[go: up one dir, main page]

KR102815503B1 - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR102815503B1
KR102815503B1 KR1020200152944A KR20200152944A KR102815503B1 KR 102815503 B1 KR102815503 B1 KR 102815503B1 KR 1020200152944 A KR1020200152944 A KR 1020200152944A KR 20200152944 A KR20200152944 A KR 20200152944A KR 102815503 B1 KR102815503 B1 KR 102815503B1
Authority
KR
South Korea
Prior art keywords
grayscale
dither
gradation
input
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200152944A
Other languages
English (en)
Other versions
KR20220067592A (ko
Inventor
조아라
이강희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200152944A priority Critical patent/KR102815503B1/ko
Priority to US17/382,211 priority patent/US11521538B2/en
Priority to CN202111319042.8A priority patent/CN114512083A/zh
Publication of KR20220067592A publication Critical patent/KR20220067592A/ko
Application granted granted Critical
Publication of KR102815503B1 publication Critical patent/KR102815503B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는, 화소들을 포함하는 화소부; 임계 계조 이하의 저계조 범위에 대응하는 입력 영상 데이터의 입력 계조에 따라 디더(dither) 계조를 선택하고, 디더 계조를 이용하여 저계조 범위의 입력 영상 데이터에 대한 디더링 처리를 수행하는 저계조 디더링 제어부; 및 디더링 처리된 입력 영상 데이터에 기초하여 화소들을 구동하는 표시 구동부를 포함한다.

Description

표시 장치 및 이의 구동 방법{DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 영상을 디더링(dithering)하는 표시 장치에 관한 것이다.
표시 장치는 외부로부터 공급되는 입력 영상 데이터를 이용하여 화소들을 통해 영상을 표시한다. 표시 장치는 표시 품질을 향상시키기 위해 입력 영상 데이터를 다양한 방법으로 처리할 수 있다. 예를 들면, 표시 장치는 제한된 계조를 사용하여 추가적인 계조 및 휘도를 표현하기 위해 디더링(dithering) 처리를 수행할 수 있다.
표시 장치는 영상에 대한 디더링 처리를 수행함으로써 표시 품질을 높일 수 있다.
본 발명의 일 목적은 저계조 범위의 입력 영상 데이터의 입력 계조에 따라 디더 계조를 선택하여 저계조 영상을 디더링하는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 구동 방법을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 화소들을 포함하는 화소부; 임계 계조 이하의 저계조 범위에 대응하는 입력 영상 데이터의 입력 계조에 따라 디더(dither) 계조를 선택하고, 상기 디더 계조를 이용하여 상기 저계조 범위의 상기 입력 영상 데이터에 대한 디더링 처리를 수행하는 저계조 디더링 제어부; 및 상기 디더링 처리된 상기 입력 영상 데이터에 기초하여 상기 화소들을 구동하는 표시 구동부를 포함할 수 있다.
일 실시예에 의하면, 상기 저계조 디더링 제어부는 상기 저계조 범위의 계조들 각각에 대응하는 기준 계조들이 설정된 룩업 테이블 형식의 메모리를 포함할 수 있다. 상기 저계조 디더링 제어부는 상기 입력 계조에 응답하여 상기 기준 계조들 중 하나를 상기 디더 계조로서 선택할 수 있다.
일 실시예에 의하면, 상기 기준 계조들은 상기 임계 계조보다 클 수 있다.
일 실시예에 의하면, 상기 저계조 디더링 제어부는 상기 디더 계조와 블랙 계조에 기초하여 상기 입력 계조를 표현할 수 있다.
일 실시예에 의하면, 상기 디더 계조가 동일한 경우, 상기 입력 계조가 클수록 상기 화소부의 저계조 디더링 영역에서 상기 디더 계조가 적용되는 비율이 증가할 수 있다.
일 실시예에 의하면, 상기 저계조 디더링 제어부는 제1 입력 계조에 응답하여 제1 디더 계조를 선택하고, 상기 제1 입력 계조보다 작은 제2 입력 계조에 응답하여 제2 디더 계조를 선택하며, 상기 제2 디더 계조는 상기 제1 디더 계조보다 클 수 있다.
일 실시예에 의하면, 상기 저계조 디더링 제어부는 상기 제2 입력 계조보다 작은 제3 입력 계조에 응답하여 상기 제1 디더 계조를 선택할 수 있다.
일 실시예에 의하면, 상기 화소부의 저계조 디더링 영역에 대하여, 상기 제2 디더 계조가 적용되는 비율은 상기 제1 입력 계조에 대응하여 상기 제1 디더 계조가 적용되는 비율 및 상기 제3 입력 계조에 대응하여 상기 제1 디더 계조가 적용되는 비율 중 적어도 하나와 상이할 수 있다.
일 실시예에 의하면, 상기 저계조 디더링 영역에 대하여, 상기 제2 디더 계조가 적용되는 비율은 상기 제3 입력 계조에 대응하여 상기 제1 디더 계조가 적용되는 비율 이하일 수 있다.
일 실시예에 의하면, 상기 표시 구동부는, 상기 디더 계조의 데이터 전압과 상기 블랙 계조의 블랙 데이터 전압을 상기 화소들에 공급하는 데이터 구동부를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 디더 계조의 데이터 전압과 상기 블랙 데이터 전압 간의 전압 편차는 상기 제1 디더 계조의 데이터 전압과 상기 블랙 데이터 전압 간의 전압 편차보다 클 수 있다.
일 실시예에 의하면, 상기 저계조 범위은 상기 블랙 계조 이상 상기 임계 계조 이하의 계조들을 포함할 수 있다.
일 실시예에 의하면, 상기 블랙 계조는 0 계조이고, 상기 임계 계조는 10 계조이며, 상기 기준 계조들은 11 계조 이상 15 계조 이하일 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치의 구동 방법은, 입력 영상 데이터를 분석하여 임계 계조 이하의 저계조 범위에 대응하는 입력 계조를 포함하는 화소부의 저계조 디더링 영역을 설정하는 단계; 상기 입력 계조에 응답하여 상기 저계조 범위의 계조들 각각에 대응하는 기준 계조들 중 하나를 디더 계조로서 선택하는 단계; 및 상기 디더 계조 및 블랙 계조에 기초하여 상기 저계조 디더링 영역에 대한 영상 디더링을 수행하는 단계를 포함할 수 있다.
일 실시예에 의하면, 제1 입력 계조에 응답하여 제1 디더 계조가 선택되고, 상기 제1 입력 계조보다 작은 제2 입력 계조에 응답하여 제2 디더 계조가 선택되며, 상기 제2 디더 계조는 상기 제1 디더 계조보다 클 수 있다.
일 실시예에 의하면, 상기 제2 입력 계조보다 작은 제3 입력 계조에 응답하여 상기 제1 디더 계조가 선택될 수 있다.
일 실시예에 의하면, 상기 저계조 디더링 영역에 대하여, 상기 제2 디더 계조가 적용되는 비율은 상기 제3 입력 계조에 대응하여 상기 제1 디더 계조가 적용되는 비율 이하일 수 있다.
일 실시예에 의하면, 상기 제2 디더 계조의 데이터 전압과 상기 블랙 계조의 블랙 데이터 전압 간의 전압 편차는 상기 제1 디더 계조의 데이터 전압과 상기 블랙 데이터 전압 간의 전압 편차보다 클 수 있다.
본 발명의 실시예들에 따른 표시 장치 및 이의 구동 방법은 저계조 범위 내에서 입력 계조에 따라 복수의 기준 계조들 중 선택된 디더 계조를 이용하여 저계조 영상의 디더링을 수행할 수 있다. 따라서, 10 계조 이하의 초저계조 범위에서의 색좌표 불균일 및/또는 디더링 노이즈에 의한 저계조 영상 얼룩이 최소화 또는 제거될 수 있고, 영상 화질이 개선될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 저계조 디더링 제어부를 포함하는 도면이다.
도 3은 도 2의 저계조 디더링 제어부의 동작의 일 예를 설명하기 위한 도면이다.
도 4는 입력 계조들에 대응하는 디더 계조들의 일 예를 나타내는 도면이다.
도 5a 내지 도 5c는 도 2의 저계조 디더링 제어부의 동작의 일 예들을 나타내는 도면들이다.
도 6은 디더 계조들과 데이터 전압들의 관계의 일 예를 나타내는 도면이다.
도 7은 입력 계조들에 대응하는 디더 계조들의 다른 일 예를 나타내는 도면이다.
도 8은 도 2의 저계조 디더링 제어부의 동작의 일 예를 나타내는 도면이다.
도 9는 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 화소부(100), 표시 구동부(200), 및 저계조 디더링 제어부(300)를 포함할 수 있다.
표시 장치(1000)는 평면 표시 장치, 플렉서블(flexible) 표시 장치, 커브드(curved) 표시 장치, 폴더블(foldable) 표시 장치, 벤더블(bendable) 표시 장치, 스트레쳐블(stretchable) 표시 장치일 수 있다. 또한, 표시 장치는 투명 표시 장치, 헤드 마운트(head-mounted) 표시 장치, 웨어러블(wearable) 표시 장치 등에 적용될 수 있다. 또한, 표시 장치(1000)는 스마트폰, 태블릿, 스마트 패드, TV, 모니터 등의 다양한 전자 기기에 적용될 수 있다.
표시 장치(1000)는 복수의 자발광 소자들을 포함하는 자발광 표시 장치로 구현될 수 있다. 예를 들어, 표시 장치(1000)는 유기 발광 소자들을 포함하는 유기 발광 표시 장치, 무기 발광 소자들을 포함하는 표시 장치, 또는 무기 물질 및 유기 물질이 복합적으로 구성된 발광 소자들을 포함하는 표시 장치일 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 액정 표시 장치, 플라즈마 표시 장치, 퀀텀닷 표시 장치 등으로 구현될 수도 있다.
화소부(100)는 주사선들(SL1 내지 SLn, 단, n은 1보다 큰 정수), 데이터선들(DL1 내지 DLm, 단, m은 1보다 큰 정수), 및 화소(PX)들을 포함할 수 있다. 화소(PX)들은 데이터선들(DL1 내지 DLm) 및 주사선들(SL1 내지 SLn)에 전기적으로 연결될 수 있다. 실시예에 따라, 화소(PX)들 각각에는 적어도 하나의 주사선이 접속될 수 있다.
화소(PX)들은 데이터선들(DL1 내지 DLm)로부터 공급되는 데이터 전압에 대응하는 계조 및 휘도로 발광할 수 있다.
저계조 디더링 제어부(300)는 저계조 범위에 대응하는 입력 영상 데이터(IDATA)의 계조(입력 계조)에 따라 디더(dither) 계조를 선택할 수 있다. 저계조 범위는 기 설정된 임계 계조 이하의 계조 값들을 포함하는 계조 범위일 수 있다. 예를 들어, 저계조 범위는 화소(PX)의 구동 트랜지스터로부터 제공되는 구동 전류로 발광 소자가 표현할 수 없는 매우 낮은 계조들을 포함할 수 있다. 계조가 8bit로 표현되는 경우, 임계 계조는 10계조이고, 저계조 범위는 1계조 내지 10계조를 포함할 수 있다.
저계조 디더링 제어부(300)는 디더 계조를 이용하여 입력 영상 데이터(IDATA)의 저계조 범위에 대한 디더링 처리를 수행할 수 있다. 디더링 처리된 입력 영상 데이터(IDATA)는 제1 데이터(DATA1)로서 표시 구동부(200)에 제공될 수 있다. 예를 들어, 제1 데이터(DATA1)는 화소부(100)의 저계조 디더링 영역에 상응하는 영상 데이터일 수 있다. 이에 따라, 디더링 처리에 의해 저계조 디더링 영역에서 구동 전류로 표현되지 않는 계조가 출력될 수 있다. 여기서, 0 계조는 블랙 계조로서 디더링이 적용되지 않을 수 있다.
디더링 방법으로는 공간적 디더링(Spatial Dithering) 및/또는 시간적 디더링(Temporal Dithering) 방법이 사용될 수 있다.
특히, 시간적 디더링 방법은, 시간에 따라 계조를 가변 함으로써, 표현하고자 하는 계조 영역을 넓힐 수 있다. 예를 들어, 0 계조(또는, 블랙 계조)와 디더 계조를 프레임 및/또는 위치에 따라 교번하여 표시하고, 소정의 영역에서 디더 계조의 비율을 달리하면, 0 계조와 디더 계조 사이의 저계조들이 표현될 수 있다.
표시 구동부(200)는 입력 영상 데이터(IDATA)에 기초하여 화소(PX)들을 구동할 수 있다. 일 실시예에서, 표시 구동부(200)는 주사 구동부(220), 데이터 구동부(240), 및 타이밍 제어부(260)를 포함할 수 있다.
타이밍 제어부(260)는 외부(예를 들어, 그래픽 프로세서)로부터 입력 영상 데이터(IDATA)(예를 들어, RGB 데이터)를 수신하고, 저계조 디더링 제어부(300)로부터 제1 데이터(DATA1)를 수신할 수 있다. 타이밍 제어부(260)는 외부로부터 공급되는 제어 신호에 기초하여 주사 제어 신호(SCS) 및 데이터 제어 신호(DCS)를 생성할 수 있다. 또한, 타이밍 제어부(260)는 입력 영상 데이터(IDATA) 및 제1 데이터(DATA1)를 화소부(100)의 화소 배열에 부합하는 제2 데이터(DATA2)로 재배열하여 출력할 수 있다.
주사 구동부(220)는 타이밍 제어부(260)로부터 주사 제어 신호(SCS)를 수신할 수 있다. 주사 제어 신호(SCS)를 공급받은 주사 구동부(220)는 주사선들(SL1 내지 SLn)로 주사 신호를 공급할 수 있다. 예를 들어, 주사 제어 신호(SCS)는 개시 신호, 클럭 신호들 등을 포함할 수 있다.
주사 구동부(220)는 화소부(100)의 일 영역(또는, 표시 패널의 일 영역) 상에 형성되거나, IC로 구현되고 연성 회로 기판에 실장되어 화소부(100)와 연결될 수도 있다. 일 실시예에서, 주사 구동부(220)는 화소부(100)를 사이에 두고 양측에 위치될 수도 있다.
데이터 구동부(240)는 데이터 제어 신호(DCS) 및 제2 데이터(DATA2)에 기초하여 데이터 전압을 생성하고, 데이터 전압을 데이터선들(DL1 내지 DLm)에 제공할 수 있다. 여기서, 데이터 제어 신호(DCS)는 데이터 구동부(240)의 동작을 제어하는 신호이며, 데이터 인에이블 신호 등을 포함할 수 있다.
데이터 구동부(240)는 IC(예를 들어, 구동 IC)로 구현되고, 연성 회로 기판에 실장되어 화소부(100)와 연결될 수도 있다.
한편, 도 1에서는 각각 n개의 주사선들(S1 내지 Sn)이 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 화소(PX)들의 회로 구조에 대응하여 현재 수평 라인(또는 현재 화소행)에 위치된 화소(PX)들은 이전 수평 라인(또는 이전 화소행)에 위치된 주사선 및/또는 이후 수평 라인(또는 이후 화소행)에 위치된 주사선과 추가로 접속될 수 있다. 이를 위하여, 화소부(100)에는 도시되지 않은 더미 스캔 라인들이 추가로 형성될 수 있다. 또한, 표시 장치(1000)는 화소(PX)의 발광 제어를 위한 발광 구동부를 더 포함할 수 있다.
도 1에서 저계조 디더링 제어부(300), 타이밍 제어부(260), 및 데이터 구동부(240)는 별개의 구성으로 도시되었으나, 이에 제한되는 것은 아니다. 예를 들어, 저계조 디더링 제어부(300) 및 타이밍 제어부(260)의 적어도 일부의 기능은 데이터 구동부(240)와 함께 하나의 IC로 구현되거나 데이터 구동부(240)에 포함될 수도 있다.
도 2는 도 1의 표시 장치에 포함되는 저계조 디더링 제어부를 포함하는 도면이고, 도 3은 도 2의 저계조 디더링 제어부의 동작의 일 예를 설명하기 위한 도면이다.
도 1, 도 2, 및 도 3을 참조하면, 저계조 디더링 제어부(300)는 디더링부(320) 및 메모리(340)를 포함할 수 있다.
디더링부(320)는 입력 영상 데이터(IDATA)의 입력 계조(I_GRAY)를 분석하여 화소부(100)에서 디더링이 적용될 저계조 디더링 영역을 결정할 수 있다. 예를 들어, 입력 영상 데이터(IDATA) 중 임계 계조 이하의 입력 계조(I_GRAY)가 포함되는 입력 영상 데이터(IDATA)에 대응하는 부분이 저계조 디더링 영역으로 결정될 수 있다.
또한, 디더링부(320)는 메모리(340)에 저장된 룩업 테이블(LUT)에서 입력 영상 데이터(IDATA)의 입력 계조(I_GRAY)에 상응하는 디더 계조(DG)를 선택할 수 있다.
일 실시예에서, 룩업 테이블(LUT)은 저계조 범위의 입력 계조(I_GRAY)들 각각에 대응하는 기준 계조(RG)들을 포함할 수 있다. 예를 들어, 저계조 범위는 0 계조(예를 들어, 블랙 계조(BG))를 제외한 1 계조 내지 10 계조를 포함할 수 있다. 여기서, 기준 계조(RG)들은 10 계조보다 큰 계조 값을 가질 수 있다. 예를 들어, 기준 계조(RG)들은 11 계조 이상 15 계조 이하의 계조 값들을 포함할 수 있다.
일 실시예에서, 디더링부(320)는 디더 계조(DG)와 블랙 계조(BG)에 기초하여 입력 계조(I_GRAY)에 대응하는 휘도를 구현할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 디더링부(320)는 화소부(100)의 저계조 디더링 영역(LGDA)에 포함되는 디더 패턴에 대응하는 제1 데이터(DATA1)를 생성할 수 있다. 디더 패턴은 저계조 디더링 영역(LGDA)에 포함되는 화소들 각각에 대응하는 계조들의 정보(즉, 디더 계조(DG)가 적용되는 화소의 위치 및 블랙 계조(BG)가 적용되는 화소의 위치)를 포함할 수 있다.
일 실시예에서, 디더 패턴은 시간적으로 블랙 계조(BG)와 디더 계조(DG)가 교번하여 표시되는 형태를 가질 수 있다. 예를 들어, 도 3은 소정의 저계조 디더링 영역(LGDA)에 대응하는 계조들이 디지털 형식으로 표현된 형태를 보여준다. 디더 계조(DG)가 적용되는 화소는 "1"로 표시되고, 블랙 계조(BG)가 적용되는 화소는 "0"으로 표시될 수 있다. 디더 계조(DG)는 11 계조로 절정될 수 있으며, 디지털 값인 1에 대응하여 해당 화소에 11 계조의 데이터 전압이 공급될 수 있다.
예를 들어, 도 3에 도시된 바와 같이, 2 by 2 패턴의 영역에서, 홀수 번째 프레임에 1행1열 및 2행2열에 디더 계조(DG)에 대응하는 데이터 전압이 공급된 후, 짝수 번째 프레임에 1행2열 및 2행1열에 디더 계조(DG)에 대응하는 데이터 전압이 공급될 수 있다. 이와 같은 디더 패턴은 입력 계조(I_GRAY)에 따라 기 설정된 형상을 가질 수 있다.
한편, 저계조 범위의 계조 표현을 위한 기준 계조(RG)가 단일 계조인 경우, 특정 입력 계조(I_GRAY)에 대한 표현력이 저하되는 디더링 노이즈가 발생될 수 있다. 이러한 디더링 노이즈는 영상의 얼룩으로 시인될 수 있다.
기준 계조(RG)들은 촬상에 의한 영상 분석 등을 통해 실험적으로 산출될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 1 계조, 2 계조, 3 계조, 4 계조, 6 계조, 7 계조, 9 계조, 및 10 계조의 입력 계조(I_GRAY)에 대응하여 제1 계조(A)의 기준 계조(RG)가 설정될 수 있다. 5 계조의 입력 계조(I_GRAY)에 대응하여 제2 계조(B)의 기준 계조(RG)가 설정될 수 있다. 8 계조의 입력 계조(I_GRAY)에 대응하여 제3 계조(C)의 기준 계조(RG)가 설정될 수 있다.
제1 계조(A), 제2 계조(B), 및 제3 계조(C)는 저계조 범위의 임계 계조(예를 들어, 10 계조)보다 클 수 있다. 또한, 제1 계조(A), 제2 계조(B), 및 제3 계조(C)의 크기는 입력 계조(I_GRAY)의 대소 관계와 무관할 수 있다. 예를 들어, 제2 계조(B) 및 제3 계조(C)는 제1 계조(A)보다 클 수 있다.
디더링부(320)는 룩업 테이블(LUT)로부터 입력 계조(I_GRAY)에 대응하는 기준 계조(RG)를 디더 계조(DG)로서 선택할 수 있다. 앞서 설명된 바와 같이, 일 실시예에서, 디더링부(320)는 저계조 디더링 영역(LGDA)에 대하여 디더 계조(DG) 및 블랙 계조(BG)의 조합을 이용하여 시간적 디더링(temporal dithering)을 수행할 수 있다. 예를 들어, 시간적 디더링은 하프톤(halftone) 방식으로 수행될 수 있다.
다만, 이는 예시적인 것으로서, 디더링부(320)가 디더링을 수행하는 방식이 이에 한정되는 것은 아니며, 디더 계조(DG) 및 블랙 계조(BG)를 이용하는 공지된 다양한 방식으로 디더링이 수행될 수 있다.
도 4는 입력 계조들에 대응하는 디더 계조들의 일 예를 나타내는 도면이고, 도 5a 내지 도 5c는 도 2의 저계조 디더링 제어부의 동작의 일 예들을 나타내는 도면들이다.
도 1, 도 2, 도 4, 도 5a, 도 5b, 및 도 5c를 참조하면, 저계조 디더링 제어부(300)는 저계조 범위(LGR)에서 입력 계조(I_GRAY)에 대응하여 디더링에 적용되는 출력 계조(O_GRAY)를 결정할 수 있다.
일 실시예에서, 디더링이 적용되는 저계조 범위(LGR)는 1 계조(G1) 내지 10 계조(G10)를 포함할 수 있다. 화소(PX)의 구동 트랜지스터의 구동 전류의 제어로 1 계조(G1) 내지 10 계조(G10) 각각의 구분이 어려우므로, 해당 계조들의 표현을 위해 디더링이 이용될 수 있다. 10 계조(G10)는 저계조 범위(LGR)를 정의하는 임계 계조일 수 있다. 실시예에 따라, 0 계조는 블랙 계조(BG)로서 디더링이 적용되지 않을 수 있다.
저계조 디더링 제어부(300)는 기 설정된 마스크 패턴에 포함되는 디더 계조(DG)와 블랙 계조(BG)의 패턴 조합을 이용하여 입력 계조(I_GRAY)를 표현할 수 있다. 디더 계조(DG)는 임계 계조보다 클 수 있다. 예를 들어, 디더 계조(DG)는 11 계조(G11) 이상의 계조 값일 수 있다.
저계조 디더링 제어부(300)는 룩업 테이블(LUT)을 이용하여 기준 계조(RG)들 중에서 디더 계조(DG)를 선택할 수 있다. 예를 들어, 기준 계조(RG)는 제1 디더 계조(DG1) 및 제2 디더 계조(DG2)를 포함할 수 있으며, 도 4에 도시된 바와 같이, 디더 계조(DG)는 11 계조(G11)인 제1 디더 계조(DG1) 및 13 계조(G13)인 제2 디더 계조(DG2) 중 하나로 선택될 수 있다. 제1 디더 계조(DG1)에 대응하는 데이터 전압과 제2 디더 계조(DG2)에 대응하는 데이터 전압은 상이할 수 있다.
다만, 이는 예시적인 것으로서, 제1 및 제2 디더 계조들(DG1, DG2)의 계조 값들 및 디더 계조(DG)의 개수(즉, 기준 계조(RG)의 개수)가 이에 한정되는 것은 아니다.
입력 계조(I_GRAY)가 10 계조(G10)인 경우, 제1 디더 계조(DG1)와 블랙 계조(BG)가 출력 계조(O_GRAY)로 선택될 수 있다. 저계조 디더링 제어부(300)는 제1 디더 계조(DG1)와 블랙 계조(BG)의 조합으로 구성되는 디더 패턴을 출력할 수 있다. 이에 따라, 10 계조(G10)가 표현될 수 있다.
입력 계조(I_GRAY)가 9 계조(G9)인 경우, 저계조 디더링 제어부(300)는 제1 디더 계조(DG1)와 블랙 계조(BG)의 조합으로 구성되는 디더 패턴을 출력할 수 있다. 이와 마찬가지로, 입력 계조(I_GRAY)가 1 계조(G1), 2 계조(G2), 3 계조(G3), 4 계조(G4), 6 계조(G6), 7 계조(G8), 및 8 계조(G8) 중 하나인 경우, 저계조 디더링 제어부(300)는 제1 디더 계조(DG1)와 블랙 계조(BG)의 조합으로 구성되는 디더 패턴을 출력할 수 있다.
이와 같이, 제1 디더 계조(DG1)와 블랙 계조(BG)의 조합으로 다양한 저계조 출력이 구현될 수 있다. 일 실시예에서, 제1 디더 계조(DG1)가 디더링에 적용되는 경우, 입력 계조(I_GRAY)가 클수록 화소부(100)의 저계조 디더링 영역(LGDA)에서 제1 디더 계조(DG1)가 적용되는 비율이 증가할 수 있다. 이는 도 5a 및 도 5c를 통해 확인될 수 있다.
도 5a 내지 도 5c는 4 by 4 패턴의 화소부(100)의 저계조 디더링 영역(LGDA)을 보여준다. 저계조 디더링 영역(LGDA)에는 디더링 처리에 의한 계조들이 표시될 수 있다. 여기서, 저계조 디더링 영역(LGDA)은 화소부(100)에 디더링이 적용된 영역의 일부분을 의미할 수 있다.
한편, 제1 입력 계조(I_GRAY1)는 제2 입력 계조(I_GRAY2)보다 크고, 제2 입력 계조(I_GRAY2)는 제3 입력 계조(I_GRAY3)보다 큰 것을 전제로 설명하기로 한다. 예를 들어, 제1 입력 계조(I_GRAY1)는 6 계조(G6)이고, 제2 입력 계조(I_GRAY2)는 5 계조(G5)이며, 제3 입력 계조(I_GRAY3)는 4 계조(G4)일 수 있다.
일 실시예에서, 공지된 랜덤 디더 알고리즘에 의해, 디더 계조들(DG1, DG2)은 프레임마다 저계조 디더링 영역(LGDA) 또는 기 설정된 디더 패턴 내에서 랜덤한 위치에 적용될 수 있다. 이 때, 디더 계조들(DG1, DG2)이 적용되는 위치가 변경되더라도, 동일한 입력 계조(I_GRAY)에 대하여 저계조 디더링 영역(LGDA)에서의 디더 계조(DG, 예를 들어, 제1 디더 계조(DG1) 또는 제2 디더 계조(DG2))의 비율은 해당 입력 계조(I_GRAY)에 대응하는 값으로 일정하게 유지될 수 있다.
도 5a에 도시된 바와 같이, 제1 입력 계조(I_GRAY1)에 응답하여 제1 디더 계조(DG1)는 9/16의 비율로 저계조 디더링 영역(LGDA)에 적용될 수 있다. 또한, 도 5c에 도시된 바와 같이, 제3 입력 계조(I_GRAY3)에 응답하여 제1 디더 계조(DG1)는 6/16(또는, 3/8)의 비율로 저계조 디더링 영역(LGDA)에 적용될 수 있다.
이와 같이, 제1 디더 계조(DG1)에 기초한 디더링 처리가 수행되는 경우, 입력 계조(I_GRAY)가 클수록 화소부(100)의 저계조 디더링 영역(LGDA)에서 제1 디더 계조(DG1)가 적용되는 비율이 증가할 수 있다.
한편, 제2 입력 계조(I_GRAY2)에 응답하여 제1 디더 계조(DG1)에 기초한 디더링이 수행되는 경우, 디더링 노이즈에 의한 영상 얼룩이 시인될 수 있다. 이에 따라, 제2 입력 계조(I_GRAY2)에 대해서는 제1 디더 계조(DG1)와 다른 제2 디더 계조(DG2)에 의한 디더링이 수행될 수 있다.
이에 따라, 제2 입력 계조(I_GRAY2)와 유사한 계조 및 휘도로 저계조 디더링 영역(LGDA)에 영상이 표시될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 제2 디더 계조(DG2)를 이용하여 표시되는 영상은 5 계조(G5)와 유사할 수 있다.
예를 들어, 도 5b에 도시된 바와 같이, 제2 입력 계조(I_GRAY2)에 응답하여 제2 디더 계조(DG2)는 6/16(또는, 3/8)의 비율로 저계조 디더링 영역(LGDA)에 적용될 수 있다. 이 때, 제2 디더 계조(DG2)는 제1 디더 계조(DG1)보다 클 수 있다. 일 실시예에서, 도 5b 및 도 5c에 도시된 바와 같이, 제2 입력 계조(I_GRAY2)에 대응한 저계조 디더링 영역(LGDA)에서의 제2 디더 계조(DG2)의 비율은 제3 입력 계조(I_GRAY3)에 대응한 저계조 디더링 영역(LGDA)에서의 제1 디더 계조(DG1)의 비율과 동일할 수 있다.
다만, 이는 예시적인 것으로서, 제2 입력 계조(I_GRAY2)에 대응한 저계조 디더링 영역(LGDA)에서의 제2 디더 계조(DG2)의 비율은 제3 입력 계조(I_GRAY3)에 대응한 저계조 디더링 영역(LGDA)에서의 제1 디더 계조(DG1)의 비율보다 작을 수도 있다.
한편, 입력 계조(I_GRAY)가 제3 입력 계조(I_GRAY3)보다 작아지면, 제3 입력 계조(I_GRAY3)보다 작은 입력 계조(I_GRAY)에 대응하는 디더 패턴에 적용되는 제1 디더 계조(DG1)의 비율은 도 5b에 도시된 제2 디더 계조(DG2)의 비율보다 작아질 수 있다.
다시 말하면, 제2 입력 계조(I_GRAY2)의 구현을 위한 저계조 디더링 영역(LGDA)에서의 제2 디더 계조(DG2)의 비율은 다른 입력 계조(I_GRAY)들의 구현을 위한 제1 디더 계조(DG1)의 비율들과 무관하게 결정될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(1000)는 저계조 범위(LGR) 내에서 입력 계조(I_GRAY)에 따라 복수의 기준 계조(RG)들 중 선택된 디더 계조(DG)를 이용하여 저계조 영상의 디더링을 수행할 수 있다. 따라서, 10 계조(G10) 이하의 초저계조 범위에서의 색좌표 불균일 및/또는 디더링 노이즈에 의한 저계조 영상 얼룩이 최소화 또는 제거될 수 있고, 영상 화질이 개선될 수 있다.
도 6은 디더 계조들과 데이터 전압들의 관계의 일 예를 나타내는 도면이다.
도 1, 도 2, 도 4, 도 5a, 도 5b, 도 5c, 및 도 6을 참조하면, 디더 계조(DG)에 따라 데이터 전압의 크기가 결정될 수 있다.
표시 구동부(200)에 포함되는 데이터 구동부(240)는 제2 데이터(DATA2)를 아날로그 형식의 데이터 전압으로 변환하고, 데이터 전압을 데이터선들(DL1 내지 DLm)로 공급할 수 있다.
일 실시예에서, 데이터 구동부(240)는 디지털 형식의 계조 값을 데이터 전압으로 변환하는 디지털-아날로그 컨버터를 포함할 수 있다. 데이터 구동부(240)는 디더 계조(DG)를 디더 데이터 전압으로 변환하고, 블랙 계조(BG)를 블랙 데이터 전압(V_BK)으로 변환할 수 있다.
제1 디더 계조(DG1)는 제1 디더 데이터 전압(V_DG1)으로 변환되고, 제2 디더 계조(DG2)는 제2 디더 데이터 전압(V_DG2)으로 변환될 수 있다.
제1 입력 계조(I_GRAY1)의 표현을 위해서 저계조 디더링 영역(LGDA)으로 제1 디더 데이터 전압(V_DG1) 및 블랙 데이터 전압(V_BK)이 공급될 수 있다.
제2 입력 계조(I_GRAY2)의 표현을 위해서 저계조 디더링 영역(LGDA)으로 제2 디더 데이터 전압(V_DG2) 및 블랙 데이터 전압(V_BK)이 공급될 수 있다.
제2 디더 계조(DG2)가 제1 디더 계조(DG1)보다 크기 때문에, 제1 디더 데이터 전압(V_DG1)과 블랙 데이터 전압(V_BK) 사이의 전압 편차인 제1 전압 편차(Vdf1)보다 제2 디더 데이터 전압(V_DG2)과 블랙 데이터 전압(V_BK) 사이의 전압 편차인 제2 전압 편차(Vdf2)가 더 클 수 있다.
즉, 10계조 이하의 초저계조 범위의 영상이 화소부(100)에 표현될 때, 입력 계조(I_GRAY)에 따라 디더 데이터 전압의 크기가 변할 수 있다.
한편, 도 6에는 화소(PX)의 구동 트랜지스터가 P타입(P-채널 트랜지스터)인 경우의 데이터 전압 관계가 도시된 것으로, 제1 및 제2 디더 데이터 전압들(V_DG1, V_DG2)이 블랙 전압(V_BK)보다 작을 수 있다.
다만, 이는 예시적인 것으로서, 화소(PX)의 구동 트랜지스터가 N타입(N-채널 트랜지스터)인 경우에는 제1 및 제2 디더 데이터 전압들(V_DG1, V_DG2)이 블랙 전압(V_BK)보다 클 수 있다. 또한, 제2 디더 데이터 전압(V_DG2)은 제1 디더 데이터 전압(V_DG1)보다 클 수 있다. 그러나, 제1 전압 편차(Vdf1)와 제2 전압 편차(Vdf2)의 대소 관계는 구동 트래지스터의 타입과 무관하며, 제2 전압 편차(Vdf2)가 제1 전압 편차(Vdf1)보다 더 클 수 있다.
이와 같이, 저계조 범위(LGR) 내에서 입력 계조(I_GRAY)에 따라 화소부(100)에 공급되는 디더 데이터 전압의 크기가 달라질 수 있다. 따라서, 10 계조(G10) 이하의 초저계조 범위에서의 색좌표 불균일 및/또는 디더링 노이즈에 의한 저계조 영상 얼룩이 최소화 또는 제거될 수 있다.
도 7은 입력 계조들에 대응하는 디더 계조들의 다른 일 예를 나타내는 도면이고, 도 8은 도 2의 저계조 디더링 제어부의 동작의 일 예를 나타내는 도면이다.
본 실시예에 따른 저계조 디더링 제어부(300)의 동작은 제3 디더 계조(DG3)가 추가되는 점을 제외하면 도 4 내지 도 6을 참조하여 설명된 저계조 디더링 제어부(300)의 동작과 실질적으로 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 4, 도 5a, 도 5b, 도 5c, 및 도 7을 참조하면, 저계조 디더링 제어부(300)는 저계조 범위(LGR)에서 입력 계조(I_GRAY)에 대응하여 디더링에 적용되는 출력 계조(O_GRAY)를 결정할 수 있다.
일 실시예에서, 3 계조(G3)의 입력 계조(I_GRAY)의 표현을 위해 제3 디더 계조(DG3)가 선택될 수 있다. 제3 디더 계조(DG3)는 12 계조(G12)에 상응할 수 있다. 예를 들어, 12 계조(G12)와 블랙 계조(BG)의 디더링에 의해 제3 계조(G3)가 가장 정확하게 표현될 수 있다.
예를 들어, 도 8에 도시된 바와 같이, 제4 입력 계조(I_GRAY4)에 응답하여 제3 디더 계조(DG3)는 4/16(즉, 1/4)의 비율로 저계조 디더링 영역(LGDA)에 적용될 수 있다. 제4 입력 계조(I_GRAY4)는 3 계조(G3)에 상응할 수 있다.
3 계조(G3)의 표시를 위해 제3 디더 계조(DG3)가 저계조 디더링 영역(LGDA)에 적용되는 비율은 4 계조(G4)의 표시를 위해 제1 디더 계조(DG1)가 동일 면적에 적용되는 비율 및 2 계조(G2)의 표시를 위해 제1 디더 계조(DG1)가 동일 면적에 적용되는 비율과 무관하게 설정될 수 있다.
이와 같이, 저계조 범위(LGR) 내에서 입력 계조(I_GRAY)에 따라 선택되는 디더 계조(DG)가 세분화됨으로써 저계조 영상의 품질이 더욱 개선될 수 있다.
도 9는 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 9를 참조하면, 표시 장치의 구동 방법은 화소부의 저계조 디더링 영역을 설정(S100)하고, 입력 계조에 응답하여 기준 계조들 중 하나를 디더 계조로서 선택(S200)하며, 디더 계조 및 블랙 계조에 기초하여 영상을 디더링(S300)할 수 있다.
화소부에서 저계조 디더링 영역이 설정(S100)될 수 있다. 예를 들어, 외부의 그래픽 소스로부터 표시 장치로 공급되는 입력 영상 데이터를 분석하여 임계 계조 이하의 저계조 범위 및 이에 대응하는 입력 계조들이 파악될 수 있다. 이러한 저계조 입력 계조들에 대응하는 화소부 내에서의 위치 또는 영역은 저계조 디더링 영역으로 설정(S100)될 수 있다.
표시 장치는 저계조 입력 계조들 각각에 대응하는 기준 계조들이 설정된 룩업 테이블을 포함할 수 있다. 따라서, 입력 계조에 대응하는 기준 계조가 디더 계조로 선택(S200)될 수 있다.
선택된 디더 계조 및 블랙 계조에 기초하여 저계조 디더링 영역에 대한 영상 디더링이 수행(S300)될 수 있다. 영상 디더링은 디더 계조 및 블랙 계조가 조합된 영상 패턴을 출력하여 입력 계조의 영상이 시인되도록 하는 것으로서, 도 2 내지 도 8을 참조하여 설명된 디더링 처리 방법이 이용될 수 있다.
디더 계조를 선택하여 디더링을 수행하는 표시 장치의 구동 방법은 도 2 내지 도 8을 참조하여 상세히 설명되었으므로, 중복되는 내용의 설명은 생략하기로 한다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치 및 이의 구동 방법은 저계조 범위 내에서 입력 계조에 따라 복수의 기준 계조들 선택된 디더 계조를 이용하여 저계조 영상의 디더링을 수행할 수 있다. 따라서, 10 계조 이하의 초저계조 범위에서의 색좌표 불균일 및/또는 디더링 노이즈에 의한 저계조 영상 얼룩이 최소화 또는 제거될 수 있고, 영상 화질이 개선될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 화소부 200: 표시 구동부
220: 주사 구동부 240: 데이터 구동부
260: 타이밍 제어부 300: 저계조 디더링 제어부
320: 디더링부 340: 메모리
LUT: 룩업 테이블 I_GRAY: 입력 계조
DG: 디더 계조 RG: 기준 계조
BG: 블랙 계조

Claims (18)

  1. 화소들을 포함하는 화소부;
    임계 계조 이하의 저계조 범위에 대응하는 입력 영상 데이터의 입력 계조에 따라 디더(dither) 계조를 선택하고, 상기 디더 계조를 이용하여 상기 저계조 범위의 상기 입력 영상 데이터에 대한 디더링 처리를 수행하는 저계조 디더링 제어부; 및
    상기 디더링 처리된 상기 입력 영상 데이터에 기초하여 상기 화소들을 구동하는 표시 구동부를 포함하고,
    상기 저계조 디더링 제어부는,
    상기 저계조 범위의 계조들 각각에 대응하는 기준 계조들이 설정된 룩업 테이블 형식의 메모리를 포함하고,
    상기 저계조 디더링 제어부는 상기 입력 계조에 응답하여 상기 기준 계조들 중 하나를 상기 디더 계조로서 선택하며,
    상기 디더 계조가 동일한 경우, 상기 입력 계조가 클수록 상기 화소부의 저계조 디더링 영역에서 상기 디더 계조가 적용되는 비율이 증가하는, 표시 장치.
  2. 삭제
  3. 제 1 항에 있어서, 상기 기준 계조들은 상기 임계 계조보다 큰, 표시 장치.
  4. 제 1 항에 있어서, 상기 저계조 디더링 제어부는 상기 디더 계조와 블랙 계조에 기초하여 상기 입력 계조를 표현하는, 표시 장치.
  5. 삭제
  6. 제 4 항에 있어서, 상기 저계조 디더링 제어부는 제1 입력 계조에 응답하여 제1 디더 계조를 선택하고, 상기 제1 입력 계조보다 작은 제2 입력 계조에 응답하여 제2 디더 계조를 선택하며,
    상기 제2 디더 계조는 상기 제1 디더 계조보다 큰, 표시 장치.
  7. 제 6 항에 있어서, 상기 저계조 디더링 제어부는 상기 제2 입력 계조보다 작은 제3 입력 계조에 응답하여 상기 제1 디더 계조를 선택하는, 표시 장치.
  8. 제 7 항에 있어서, 상기 화소부의 저계조 디더링 영역에 대하여, 상기 제2 디더 계조가 적용되는 비율은 상기 제1 입력 계조에 대응하여 상기 제1 디더 계조가 적용되는 비율 및 상기 제3 입력 계조에 대응하여 상기 제1 디더 계조가 적용되는 비율 중 적어도 하나와 상이한, 표시 장치.
  9. 제 8 항에 있어서, 상기 저계조 디더링 영역에 대하여, 상기 제2 디더 계조가 적용되는 비율은 상기 제3 입력 계조에 대응하여 상기 제1 디더 계조가 적용되는 비율 이하인, 표시 장치.
  10. 제 7 항에 있어서, 상기 표시 구동부는,
    상기 디더 계조의 데이터 전압과 상기 블랙 계조의 블랙 데이터 전압을 상기 화소들에 공급하는 데이터 구동부를 포함하는, 표시 장치.
  11. 제 10 항에 있어서, 상기 제2 디더 계조의 데이터 전압과 상기 블랙 데이터 전압 간의 전압 편차는 상기 제1 디더 계조의 데이터 전압과 상기 블랙 데이터 전압 간의 전압 편차보다 큰, 표시 장치.
  12. 제 4 항에 있어서, 상기 저계조 범위은 상기 블랙 계조 이상 상기 임계 계조 이하의 계조들을 포함하는, 표시 장치.
  13. 제 12 항에 있어서, 상기 블랙 계조는 0 계조이고, 상기 임계 계조는 10 계조이며, 상기 기준 계조들은 11 계조 이상 15 계조 이하인, 표시 장치.
  14. 입력 영상 데이터를 분석하여 임계 계조 이하의 저계조 범위에 대응하는 입력 계조를 포함하는 화소부의 저계조 디더링 영역을 설정하는 단계;
    상기 입력 계조에 응답하여 상기 저계조 범위의 계조들 각각에 대응하는 기준 계조들 중 하나를 디더 계조로서 선택하는 단계; 및
    상기 디더 계조 및 블랙 계조에 기초하여 상기 저계조 디더링 영역에 대한 영상 디더링을 수행하는 단계를 포함하고,
    제1 입력 계조에 응답하여 제1 디더 계조가 선택되고, 상기 제1 입력 계조보다 작은 제2 입력 계조에 응답하여 제2 디더 계조가 선택되며,
    상기 제2 디더 계조는 상기 제1 디더 계조보다 큰, 표시 장치의 구동 방법.
  15. 삭제
  16. 제 14 항에 있어서, 상기 제2 입력 계조보다 작은 제3 입력 계조에 응답하여 상기 제1 디더 계조가 선택되는, 표시 장치의 구동 방법.
  17. 제 16 항에 있어서, 상기 저계조 디더링 영역에 대하여, 상기 제2 디더 계조가 적용되는 비율은 상기 제3 입력 계조에 대응하여 상기 제1 디더 계조가 적용되는 비율 이하인, 표시 장치의 구동 방법.
  18. 제 17 항에 있어서, 상기 제2 디더 계조의 데이터 전압과 상기 블랙 계조의 블랙 데이터 전압 간의 전압 편차는 상기 제1 디더 계조의 데이터 전압과 상기 블랙 데이터 전압 간의 전압 편차보다 큰, 표시 장치의 구동 방법.
KR1020200152944A 2020-11-16 2020-11-16 표시 장치 및 이의 구동 방법 Active KR102815503B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200152944A KR102815503B1 (ko) 2020-11-16 2020-11-16 표시 장치 및 이의 구동 방법
US17/382,211 US11521538B2 (en) 2020-11-16 2021-07-21 Display device and method of driving the same
CN202111319042.8A CN114512083A (zh) 2020-11-16 2021-11-09 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200152944A KR102815503B1 (ko) 2020-11-16 2020-11-16 표시 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20220067592A KR20220067592A (ko) 2022-05-25
KR102815503B1 true KR102815503B1 (ko) 2025-06-04

Family

ID=81548539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200152944A Active KR102815503B1 (ko) 2020-11-16 2020-11-16 표시 장치 및 이의 구동 방법

Country Status (3)

Country Link
US (1) US11521538B2 (ko)
KR (1) KR102815503B1 (ko)
CN (1) CN114512083A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117015823A (zh) * 2020-11-11 2023-11-07 华为技术有限公司 在图像显示设备上显示图像的方法和装置
US12499806B2 (en) 2022-10-24 2025-12-16 Apple Inc. Multi-least significant bit (LSB) dithering systems and methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080211749A1 (en) * 2004-04-27 2008-09-04 Thomson Licensing Sa Method for Grayscale Rendition in Am-Oled

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050082118A (ko) 2004-02-17 2005-08-22 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치 및 구동 방법
KR100610494B1 (ko) 2005-03-03 2006-08-08 엘지전자 주식회사 플라즈마 디스플레이 패널에서의 노이즈 저감 장치 및 그방법
KR100898299B1 (ko) 2007-11-14 2009-05-18 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR20160072344A (ko) 2014-12-12 2016-06-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
KR102281020B1 (ko) * 2015-01-30 2021-07-26 삼성디스플레이 주식회사 표시 장치
KR20190071020A (ko) * 2017-12-13 2019-06-24 삼성디스플레이 주식회사 영상 데이터 보정 방법 및 이를 수행하는 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080211749A1 (en) * 2004-04-27 2008-09-04 Thomson Licensing Sa Method for Grayscale Rendition in Am-Oled

Also Published As

Publication number Publication date
KR20220067592A (ko) 2022-05-25
US20220157220A1 (en) 2022-05-19
CN114512083A (zh) 2022-05-17
US11521538B2 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
CN109754741B (zh) 用于显示亮度控制的设备和方法
KR100625627B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기
KR101479993B1 (ko) 4색 표시 장치 및 그 신호 변환 방법
US9613562B2 (en) Display device and method for driving the same
KR100858614B1 (ko) 유기전계발광표시장치 및 그의 구동방법
KR20140104624A (ko) 표시장치, 데이터 처리장치 및 그 방법
KR20080019722A (ko) 매트릭스형 표시 장치
KR20150015281A (ko) 데이터 변환 장치 및 이를 이용한 디스플레이 장치
KR20180024973A (ko) 타이밍 컨트롤러 및 이를 포함하는 표시 장치
JP2019128468A (ja) 表示装置、および電子機器
JP2010122493A (ja) 表示装置
KR102815503B1 (ko) 표시 장치 및 이의 구동 방법
KR102656687B1 (ko) 투명 디스플레이 장치 및 그의 영상 처리 방법
CN116052615A (zh) 显示处理设备和处理图像数据的方法
KR20060132931A (ko) 표시패널, 표시장치, 반도체 집적회로 및 전자기기
US11393374B2 (en) Display device and method of driving the same
KR102753868B1 (ko) 구동 제어부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20210112690A (ko) 디스플레이 패널 구동을 위한 영상데이터를 처리하는 장치 및 방법
KR20210050359A (ko) 표시 장치
KR20150029362A (ko) 유기전계발광 표시장치
US11682360B2 (en) Display device
KR102509878B1 (ko) 시간분할 구동 방법 및 이를 구현하는 장치
KR20240118471A (ko) 표시장치
KR20060122307A (ko) 유기전계발광 표시장치의 전처리장치 및 그 저계조표현방법
KR102741049B1 (ko) 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20201116

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20231018

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20201116

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240821

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250310

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250527

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250528

End annual number: 3

Start annual number: 1

PG1601 Publication of registration