[go: up one dir, main page]

KR102815037B1 - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR102815037B1
KR102815037B1 KR1020210029102A KR20210029102A KR102815037B1 KR 102815037 B1 KR102815037 B1 KR 102815037B1 KR 1020210029102 A KR1020210029102 A KR 1020210029102A KR 20210029102 A KR20210029102 A KR 20210029102A KR 102815037 B1 KR102815037 B1 KR 102815037B1
Authority
KR
South Korea
Prior art keywords
lighting inspection
pixel
display device
voltage
lighting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020210029102A
Other languages
Korean (ko)
Other versions
KR20210117164A (en
Inventor
박영옥
김의강
이정근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to CN202110276524.3A priority Critical patent/CN113410149B/en
Priority to US17/203,506 priority patent/US11238765B2/en
Publication of KR20210117164A publication Critical patent/KR20210117164A/en
Application granted granted Critical
Publication of KR102815037B1 publication Critical patent/KR102815037B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 표시 영역 및 표시 영역과 인접하여 위치하는 비표시 영역을 갖는 기판, 기판 상의 표시 영역에 배치되는 복수의 화소열들 및 기판 상의 비표시 영역에 배치되고, 복수의 점등 검사 트랜지스터들을 포함하며, 화소열들에 점등 검사 전압을 제공하는 점등 검사 회로부를 포함한다. 점등 검사 트랜지스터들 각각은 기판 상의 비표시 영역에 배치되고, 소스 영역, 드레인 영역 및 채널 영역을 갖는 액티브 패턴, 액티브 패턴 상의 채널 영역에 배치되는 게이트 전극, 게이트 전극을 커버하고, 액티브 패턴의 소스 영역의 일부를 노출시키며 게이트 전극의 제1 측면으로부터 7 um 이상 이격되어 위치하는 제1 콘택홀을 포함하는 층간 절연층 및 제1 콘택홀을 통해 액티브 패턴의 소스 영역과 접촉하는 소스 전극을 포함한다.A display device includes a substrate having a display area and a non-display area adjacent to the display area, a plurality of pixel rows arranged in the display area on the substrate, and a lighting inspection circuit section arranged in the non-display area on the substrate and including a plurality of lighting inspection transistors, and providing a lighting inspection voltage to the pixel rows. Each of the lighting inspection transistors includes an active pattern arranged in the non-display area on the substrate and having a source area, a drain area, and a channel area, a gate electrode arranged in the channel area on the active pattern, an interlayer insulating layer covering the gate electrode, exposing a portion of the source area of the active pattern, and including a first contact hole positioned at a distance of 7 um or more from a first side of the gate electrode, and a source electrode contacting the source area of the active pattern through the first contact hole.

Description

표시 장치{DISPLAY DEVICE}DISPLAY DEVICE

본 발명은 표시 장치에 관한 것이다. 보다 자세하게는, 본 발명은 표시 품질이 향상된 표시 장치에 관한 것이다.The present invention relates to a display device. More specifically, the present invention relates to a display device with improved display quality.

유기 발광 표시 장치는 넓은 시야각, 빠른 응답 속도, 얇은 두께, 낮은 소비 전력 등의 장점을 가지고 있기 때문에, 최근 중점적으로 개발되고 있다.Organic light-emitting diode displays have recently been the focus of development because they have the advantages of a wide viewing angle, fast response speed, thin thickness, and low power consumption.

한편, 점등 검사를 통해 표시 장치가 손상되었는지 여부(예를 들어, 배선, 화소 등이 손상되었는지 여부 등)가 검출될 수 있다. 이 경우, 점등 검사를 위한 점등 검사 트랜지스터가 표시 장치에 형성되는데, 표시 장치의 제조 공정에서 발생되는 정전기에 의해 점등 검사 트랜지스터에 절연 파괴 현상(breakdown)이 발생될 수 있다. 절연 파괴 현상이 발생하게 되면, 절연층이 절연성을 잃고 도전성을 갖게 되며, 점등 검사 트랜지스터에서 단락(short) 현상이 발생될 수 있다. 표시 장치의 구동 시, 데이터 전압이 점등 검사 트랜지스터를 통해 화소로 제공되므로, 상기 단락 현상에 의해 표시 장치의 표시 품질이 저하될 수 있다.Meanwhile, whether the display device is damaged (for example, whether the wiring, pixels, etc. are damaged) can be detected through the lighting inspection. In this case, a lighting inspection transistor for the lighting inspection is formed in the display device, and an insulation breakdown phenomenon may occur in the lighting inspection transistor due to static electricity generated during the manufacturing process of the display device. When the insulation breakdown phenomenon occurs, the insulating layer loses its insulating properties and becomes conductive, and a short phenomenon may occur in the lighting inspection transistor. When the display device is driven, the data voltage is provided to the pixels through the lighting inspection transistor, and therefore, the display quality of the display device may deteriorate due to the short phenomenon.

본 발명의 목적은 표시 품질이 향상된 표시 장치를 제공하는 것이다.An object of the present invention is to provide a display device with improved display quality.

다만, 본 발명의 목적은 상술한 목적으로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.However, the purpose of the present invention is not limited to the purpose described above, and may be expanded in various ways without departing from the spirit and scope of the present invention.

본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 영역 및 상기 표시 영역과 인접하여 위치하는 비표시 영역을 갖는 기판, 상기 기판 상의 상기 표시 영역에 배치되는 복수의 화소열들 및 상기 기판 상의 상기 비표시 영역에 배치되고, 복수의 점등 검사 트랜지스터들을 포함하며, 상기 화소열들에 점등 검사 전압을 제공하는 점등 검사 회로부를 포함하고, 상기 점등 검사 트랜지스터들 각각은 상기 기판 상의 상기 비표시 영역에 배치되고, 소스 영역, 드레인 영역 및 채널 영역을 갖는 액티브 패턴, 상기 액티브 패턴 상의 상기 채널 영역에 배치되는 게이트 전극, 상기 게이트 전극을 커버하고, 상기 액티브 패턴의 상기 소스 영역의 일부를 노출시키며 상기 게이트 전극의 제1 측면으로부터 7 um 이상 이격되어 위치하는 제1 콘택홀을 포함하는 층간 절연층 및 상기 제1 콘택홀을 통해 상기 액티브 패턴의 상기 소스 영역과 접촉하는 소스 전극을 포함할 수 있다.In order to achieve the object of the present invention, a display device according to embodiments of the present invention may include a substrate having a display area and a non-display area positioned adjacent to the display area, a plurality of pixel rows arranged in the display area on the substrate, and a lighting inspection circuit section including a plurality of lighting inspection transistors arranged in the non-display area on the substrate and providing a lighting inspection voltage to the pixel rows, wherein each of the lighting inspection transistors is arranged in the non-display area on the substrate and includes an active pattern having a source region, a drain region, and a channel region, a gate electrode arranged in the channel region on the active pattern, an interlayer insulating layer covering the gate electrode, exposing a part of the source region of the active pattern, and including a first contact hole positioned spaced apart from a first side of the gate electrode by 7 um or more, and a source electrode contacting the source region of the active pattern through the first contact hole.

일 실시예에 의하면, 상기 층간 절연층은 상기 액티브 패턴의 상기 드레인 영역의 일부를 노출시키며 상기 게이트 전극의 제2 측면으로부터 7 um 이상 이격되어 위치하는 제2 콘택홀을 더 포함하고, 상기 점등 검사 트랜지스터들 각각은 상기 제2 콘택홀을 통해 상기 액티브 패턴의 상기 드레인 영역과 접촉하는 드레인 전극을 더 포함할 수 있다.In one embodiment, the interlayer insulating layer may further include a second contact hole positioned at a distance of 7 μm or more from a second side of the gate electrode and exposing a portion of the drain region of the active pattern, and each of the lighting inspection transistors may further include a drain electrode contacting the drain region of the active pattern through the second contact hole.

일 실시예에 의하면, 상기 게이트 전극의 상기 제1 측면으로부터 상기 제1 콘택홀이 이격된 거리와 상기 게이트 전극의 상기 제2 측면으로부터 상기 제2 콘택홀이 이격된 거리는 동일할 수 있다.In one embodiment, a distance at which the first contact hole is spaced apart from the first side of the gate electrode and a distance at which the second contact hole is spaced apart from the second side of the gate electrode may be the same.

일 실시예에 의하면, 상기 게이트 전극의 상기 제1 측면과 상기 제2 측면 사이의 길이는 3 um 내지 4 um일 수 있다.In one embodiment, the length between the first side and the second side of the gate electrode may be 3 um to 4 um.

일 실시예에 의하면, 상기 제1 콘택홀과 상기 제2 콘택홀 사이의 거리는 17 um 이상일 수 있다.In one embodiment, the distance between the first contact hole and the second contact hole may be 17 um or more.

일 실시예에 의하면, 상기 점등 검사 트랜지스터들 각각은 상기 기판과 상기 층간 절연층 사이에 개재되고, 상기 액티브 패턴을 커버하는 게이트 절연층을 더 포함하고, 상기 제1 및 제2 콘택홀들 각각은 상기 게이트 절연층을 관통하여 상기 액티브 패턴의 상기 소스 및 드레인 영역들의 각각의 일부를 노출시킬 수 있다.In one embodiment, each of the lighting inspection transistors further includes a gate insulating layer interposed between the substrate and the interlayer insulating layer and covering the active pattern, and each of the first and second contact holes can penetrate the gate insulating layer to expose a portion of each of the source and drain regions of the active pattern.

일 실시예에 의하면, 상기 표시 장치는 상기 기판 상의 상기 비표시 영역에 배치되고, 데이터 전압을 생성하는 데이터 구동부를 더 포함하고, 상기 점등 검사 회로부는 상기 화소열들과 상기 데이터 구동부 사이에 배치될 수 있다.In one embodiment, the display device further includes a data driver that is arranged in the non-display area on the substrate and generates a data voltage, and the lighting inspection circuit may be arranged between the pixel rows and the data driver.

일 실시예에 의하면, 상기 표시 장치는 상기 기판 상의 상기 비표시 영역에서 상기 점등 검사 회로부와 상기 화소열들 사이에 배치되는 디멀티플렉서를 더 포함하고, 상기 디멀티플렉서는 상기 데이터 구동부로부터 상기 데이터 전압을 수신하여 상기 데이터 전압을 상기 화소열들에 제공할 수 있다.In one embodiment, the display device further includes a demultiplexer disposed between the lighting inspection circuit unit and the pixel rows in the non-display area on the substrate, and the demultiplexer can receive the data voltage from the data driver unit and provide the data voltage to the pixel rows.

일 실시예에 의하면, 상기 소스 전극은 상기 데이터 구동부와 인접하여 위치하고, 상기 드레인 전극은 상기 디멀티플렉서와 인접하여 위치할 수 있다.In one embodiment, the source electrode may be positioned adjacent to the data driver, and the drain electrode may be positioned adjacent to the demultiplexer.

일 실시예에 의하면, 상기 표시 장치는 상기 기판 상의 상기 비표시 영역에 배치되며, 상기 점등 검사 회로부와 전기적으로 연결되고, 상기 점등 검사 전압의 전압 레벨을 측정하는 정전기 방지 회로부를 더 포함하고, 상기 정전기 방지 회로부가 상기 점등 검사 전압의 전압 레벨을 기설정된 전압 레벨보다 높은 것으로 측정하는 경우, 상기 점등 검사 전압이 상기 점등 검사 트랜지스터들로 제공되지 않을 수 있다.In one embodiment, the display device is disposed in the non-display area on the substrate, and further includes an anti-static circuit section that is electrically connected to the lighting inspection circuit section and measures a voltage level of the lighting inspection voltage, and when the anti-static circuit section measures the voltage level of the lighting inspection voltage to be higher than a preset voltage level, the lighting inspection voltage may not be provided to the lighting inspection transistors.

일 실시예에 의하면, 상기 점등 검사 트랜지스터들 각각의 상기 게이트 전극의 상기 제1 측면으로부터 상기 제1 콘택홀이 이격되는 최대 거리는 상기 기설정된 전압에 대응하여 결정될 수 있다.In one embodiment, the maximum distance by which the first contact hole is spaced from the first side of the gate electrode of each of the lighting inspection transistors can be determined corresponding to the preset voltage.

일 실시예에 의하면, 상기 화소열들은 제1 색을 표시하는 제1 화소 및 제2 색을 표시하는 제2 화소가 반복적으로 배열되는 제1 화소열, 제3 색을 표시하는 제3 화소가 배열되는 제2 화소열 및 상기 제2 화소 및 상기 제1 화소가 반복적으로 배열되는 제3 화소열을 포함할 수 있다.In one embodiment, the pixel columns may include a first pixel column in which first pixels displaying a first color and second pixels displaying a second color are repeatedly arranged, a second pixel column in which third pixels displaying a third color are repeatedly arranged, and a third pixel column in which the second pixels and the first pixels are repeatedly arranged.

일 실시예에 의하면, 상기 점등 검사 회로부는 상기 제1 화소열 및 상기 제3 화소열에 포함되는 상기 제1 화소 및 상기 제2 화소에 교번하여 상기 점등 검사 전압을 인가할 수 있다.In one embodiment, the lighting inspection circuit unit can alternately apply the lighting inspection voltage to the first pixel and the second pixel included in the first pixel column and the third pixel column.

일 실시예에 의하면, 상기 점등 검사 트랜지스터들은 제1 점등 검사 트랜지스터, 제2 점등 검사 트랜지스터 및 제3 점등 검사 트랜지스터를 포함하고, 상기 제1 및 제2 점등 검사 트랜지스터들은 상기 제1 화소열 및 상기 제3 화소열에 전기적으로 연결되며, 상기 제3 점등 검사 트랜지스터는 상기 제2 화소열에 전기적으로 연결될 수 있다.In one embodiment, the lighting test transistors include a first lighting test transistor, a second lighting test transistor, and a third lighting test transistor, wherein the first and second lighting test transistors are electrically connected to the first pixel column and the third pixel column, and the third lighting test transistor can be electrically connected to the second pixel column.

일 실시예에 의하면, 상기 점등 검사 전압은 제1 점등 검사 전압, 제2 점등 검사 전압 및 제3 점등 검사 전압을 포함하고, 상기 제1 점등 검사 트랜지스터는 제1 검사 제어 신호에 기초하여 상기 제1 화소에 상기 제1 점등 검사 전압을 제공하며, 상기 제2 점등 검사 트랜지스터는 제2 검사 제어 신호에 기초하여 상기 제2 화소에 상기 제2 점등 검사 전압을 제공하고, 상기 제3 점등 검사 트랜지스터는 제3 검사 제어 신호에 기초하여 상기 제3 화소에 상기 제3 점등 검사 전압을 제공할 수 있다.In one embodiment, the lighting test voltage includes a first lighting test voltage, a second lighting test voltage, and a third lighting test voltage, and the first lighting test transistor can provide the first lighting test voltage to the first pixel based on a first test control signal, the second lighting test transistor can provide the second lighting test voltage to the second pixel based on a second test control signal, and the third lighting test transistor can provide the third lighting test voltage to the third pixel based on a third test control signal.

일 실시예에 의하면, 상기 표시 장치는 상기 화소열들에 제공되는 데이터 전압을 생성하는 데이터 구동부, 상기 화소열들에 제공되는 스캔 신호를 생성하는 게이트 구동부 및 상기 데이터 구동부 및 상기 게이트 구동부를 제어하는 제어 신호를 생성하는 타이밍 제어부를 더 포함할 수 있다.According to one embodiment, the display device may further include a data driver that generates a data voltage provided to the pixel columns, a gate driver that generates a scan signal provided to the pixel columns, and a timing control unit that generates a control signal that controls the data driver and the gate driver.

본 발명의 실시예들에 따른 표시 장치는 7 um 이상의 제1 거리를 갖는 점등 검사 트랜지스터를 포함할 수 있다. 그에 따라, 점등 검사 트랜지스터의 전하 이동도가 낮아질 수 있고, 상기 표시 장치의 제조 공정에서 발생되는 정전기에 의한 절연 파괴 현상이 발생되지 않을 수 있다. 따라서, 상기 표시 장치는 점등 검사를 수행할 수 있고, 점등 검사를 통해 상기 표시 장치가 손상되었는지 여부(예를 들어, 배선, 화소 등이 손상되었는지 여부 등)가 검출될 수 있다. 또한, 점등 검사 트랜지스터가 단락되지 않을 수 있으므로, 상기 표시 장치의 구동 시 표시 품질이 향상될 수 있다.A display device according to embodiments of the present invention may include a lighting inspection transistor having a first distance of 7 um or more. Accordingly, the charge mobility of the lighting inspection transistor may be reduced, and an insulation breakdown phenomenon caused by static electricity generated in a manufacturing process of the display device may not occur. Accordingly, the display device may perform a lighting inspection, and through the lighting inspection, whether the display device is damaged (for example, whether wiring, pixels, etc. are damaged, etc.) may be detected. In addition, since the lighting inspection transistor may not be short-circuited, the display quality may be improved when the display device is driven.

다만, 본 발명의 효과는 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.However, the effects of the present invention are not limited to the above-described effects, and may be expanded in various ways without departing from the spirit and scope of the present invention.

도 1 및 도 2는 본 발명의 실시예들에 따른 표시 장치의 제조 공정을 설명하기 위한 도면들이다.
도 3은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면이다.
도 4는 도 3의 표시 장치를 나타내는 회로도이다.
도 5는 도 3의 표시 장치에 포함되는 점등 검사 트랜지스터를 설명하기 위한 평면도이다.
도 6은 도 5의 I-I'선을 따라 절단한 단면도이다.
도 7은 도 3의 표시 장치의 블록도이다.
FIG. 1 and FIG. 2 are drawings for explaining a manufacturing process of a display device according to embodiments of the present invention.
FIG. 3 is a drawing showing a display device according to embodiments of the present invention.
Fig. 4 is a circuit diagram showing the display device of Fig. 3.
FIG. 5 is a plan view for explaining a lighting inspection transistor included in the display device of FIG. 3.
Figure 6 is a cross-sectional view taken along line I-I' of Figure 5.
Figure 7 is a block diagram of the display device of Figure 3.

이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in more detail with reference to the attached drawings. The same reference numerals are used for the same components in the drawings, and redundant descriptions of the same components are omitted.

도 1 및 도 2는 표시 장치의 제조 공정을 설명하기 위한 도면들이다.Figures 1 and 2 are drawings for explaining the manufacturing process of the display device.

도 1 및 2를 참조하면, 모기판(10)에는 도 3의 표시 장치(1000)가 각기 형성될 복수의 셀 영역들(40)이 격자 형상으로 배열될 수 있다. 모기판(10)이 복수의 개구들이 형성된 마스크(20)와 정렬된 후, 증착원(30)으로부터 증착 물질(31)이 상기 개구들을 통과하여 모기판(10)의 셀 영역(40)에 증착될 수 있다. 여기서, 셀 영역(40)은 도 3의 표시 영역(DA) 및 도 3의 비표시 영역(NDA)을 포함할 수 있다. 예를 들어, 증착 물질(31)은 표시 영역(DA)에 배치되는 화소(예를 들어, 도 3의 PX)에 포함되는 유기 물질일 수 있다. 이 경우, 표시 영역(DA)에는 상기 유기 물질의 하부에 배치되는 화소 트랜지스터들이 배치될 수 있고, 비표시 영역(NDA)에는 상기 화소의 점등 검사를 위한 점등 검사 트랜지스터들(예를 들어, 도 4의 TR1, TR2 또는 TR3)이 배치될 수 있다. 이 때, 모기판(10)과 마스크(20)를 일렬로 정렬하는 과정에서, 모기판(10)의 중앙부(A)가 처질 수 있다. 모기판(10)의 중앙부(A)가 처짐에 따라, 모기판(10)의 중앙부(A)는 마스크(20)에 가까워지거나 또는 접촉하게 될 수 있다. 이 경우, 금속으로 형성된 마스크(20)와 가까워지거나 또는 접촉하게 된 모기판(10)의 중앙부(A)에서 정전기가 발생할 수 있으며, 이로 인해 중앙부(A)에 위치하는 상기 점등 검사 트랜지스터가 손상될 수 있다. 예를 들어, 모기판(10)을 마스크(20)와 일렬로 정렬시키기 위해, 모기판(10)의 정렬 속도를 대략 300mm/s로 설정하고 모기판(10)과 마스크(20) 사이의 거리를 대략 5mm로 설정할 수 있다. 이 경우, 모기판(10)의 중앙부(A)에서 대략 500V의 전압 레벨을 갖는 정전기가 발생할 수 있다. 이로 인해 모기판(10)의 중앙부(A)에 위치하는 셀 영역들(40)에서 제조된 표시 장치(1000)의 상기 점등 검사 트랜지스터에 절연 파괴 현상(breakdown)이 발생될 수 있다. 절연 파괴 현상이 발생하게 되면, 상기 점등 검사 트랜지스터에 포함되는 절연층(예를 들어, 도 6의 게이트 절연층(250) 또는 층간 절연층(270))이 절연성을 잃고 도전성을 갖게 되며, 상기 점등 검사 트랜지스터에서 단락(short) 현상이 발생될 수 있다. 표시 장치(1000)의 구동 시, 데이터 전압이 상기 점등 검사 트랜지스터를 통해 상기 화소로 제공되므로, 상기 단락 현상에 의해 표시 장치(1000)의 표시 품질이 저하될 수 있다.Referring to FIGS. 1 and 2, a plurality of cell regions (40) in which a display device (1000) of FIG. 3 is to be formed may be arranged in a grid shape on a substrate (10). After the substrate (10) is aligned with a mask (20) in which a plurality of openings are formed, a deposition material (31) from a deposition source (30) may pass through the openings and be deposited on the cell regions (40) of the substrate (10). Here, the cell regions (40) may include the display region (DA) of FIG. 3 and the non-display region (NDA) of FIG. 3. For example, the deposition material (31) may be an organic material included in a pixel (for example, PX of FIG. 3) arranged in the display region (DA). In this case, pixel transistors disposed below the organic material may be disposed in the display area (DA), and lighting inspection transistors (for example, TR1, TR2 or TR3 of FIG. 4) for lighting inspection of the pixels may be disposed in the non-display area (NDA). At this time, in the process of aligning the mother substrate (10) and the mask (20) in a single row, the central portion (A) of the mother substrate (10) may sag. As the central portion (A) of the mother substrate (10) sags, the central portion (A) of the mother substrate (10) may come close to or come into contact with the mask (20). In this case, static electricity may be generated in the central portion (A) of the mother substrate (10) that comes close to or comes into contact with the mask (20) formed of metal, and this may damage the lighting inspection transistor located in the central portion (A). For example, in order to align the substrate (10) with the mask (20), the alignment speed of the substrate (10) may be set to approximately 300 mm/s, and the distance between the substrate (10) and the mask (20) may be set to approximately 5 mm. In this case, static electricity having a voltage level of approximately 500 V may be generated in the central portion (A) of the substrate (10). This may cause an insulation breakdown phenomenon in the lighting inspection transistor of the display device (1000) manufactured in the cell regions (40) located in the central portion (A) of the substrate (10). When the insulation breakdown phenomenon occurs, the insulating layer (for example, the gate insulating layer (250) or the interlayer insulating layer (270) of FIG. 6) included in the lighting inspection transistor loses its insulating property and becomes conductive, and a short phenomenon may occur in the lighting inspection transistor. When the display device (1000) is driven, the data voltage is provided to the pixel through the lighting inspection transistor, so the display quality of the display device (1000) may deteriorate due to the short-circuit phenomenon.

도 3은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면이다. 예를 들면, 도 1 및 2에 도시된 복수의 셀 영역들(40) 각각에 표시 장치(1000)가 형성될 수 있고, 셀 컷팅을 수행하여 표시 장치(1000)가 모기판(10)으로부터 분리될 수 있다.FIG. 3 is a drawing showing a display device according to embodiments of the present invention. For example, a display device (1000) may be formed in each of a plurality of cell regions (40) illustrated in FIGS. 1 and 2, and the display device (1000) may be separated from the substrate (10) by performing cell cutting.

도 3을 참조하면, 표시 장치(1000)는 기판(100), 데이터 라인들(DL), 복수의 화소열들(110, 120, 130), 점등 검사 회로부(200), 디멀티플렉서(300), 데이터 구동부(400) 및 정전기 방지 회로부(500)를 포함할 수 있다. 기판(100)은 표시 영역(DA) 및 표시 영역(DA)과 인접하여 위치하는 비표시 영역(NDA)을 가질 수 있다.Referring to FIG. 3, a display device (1000) may include a substrate (100), data lines (DL), a plurality of pixel columns (110, 120, 130), a lighting inspection circuit (200), a demultiplexer (300), a data driving unit (400), and a static electricity prevention circuit (500). The substrate (100) may have a display area (DA) and a non-display area (NDA) positioned adjacent to the display area (DA).

데이터 라인들(DL)은 기판(100) 상의 표시 영역(DA)에 배치될 수 있다. 예를 들어, 데이터 라인들(DL)은 열 방향으로 연장되고, 상기 열 방향에 수직하는 행 방향으로 나란히 배열될 수 있다. 데이터 라인들(DL)은 화소열들(110, 120, 130)과 각각 전기적으로 연결될 수 있다.Data lines (DL) may be arranged in a display area (DA) on a substrate (100). For example, the data lines (DL) may extend in a column direction and be arranged in parallel in a row direction perpendicular to the column direction. The data lines (DL) may be electrically connected to pixel columns (110, 120, 130), respectively.

화소열들(110, 120, 130)은 데이터 라인들(DL)과 평행하게 배치될 수 있다. 화소열들(110, 120, 130) 각각은 화소들(PX)을 포함할 수 있고, 표시 장치(1000)의 점등 검사 시, 화소들(PX)은 데이터 라인들(DL)을 통해 제공되는 점등 검사 전압에 응답하여 발광할 수 있다. The pixel columns (110, 120, 130) may be arranged parallel to the data lines (DL). Each of the pixel columns (110, 120, 130) may include pixels (PX), and when the display device (1000) is tested for lighting, the pixels (PX) may emit light in response to a lighting test voltage provided through the data lines (DL).

일 실시예에서, 화소열들(110, 120, 130)은 제1 화소열(110), 제2 화소열(120) 및 제3 화소열(130)을 포함할 수 있다. 제1 화소열(110)은 제1 색을 표시하는 제1 화소(R) 및 제2 색을 표시하는 제2 화소(B)를 포함하고, 제1 화소(R)와 제2 화소(B)가 반복적으로 배열될 수 있다. 제2 화소열(120)은 제3 색을 표시하는 제3 화소(G)를 포함할 수 있고, 제3 화소(G)가 반복적으로 배열될 수 있다. 제3 화소열(130)은 제1 화소(R) 및 제2 화소(B)를 포함하고, 제1 화소(R)와 제2 화소(B)가 반복적으로 배열될 수 있다. 이 때, 제3 화소열(130)에 포함되는 제1 화소(R) 및 제2 화소(B)는, 제1 화소열(110)에 포함되는 제1 화소(R) 및 제2 화소(B)와 반대 순서로 배열될 수 있다. 예를 들어, 제1 색은 적색이고, 제2 색은 청색이며, 제3 색은 녹색일 수 있다.In one embodiment, the pixel columns (110, 120, 130) may include a first pixel column (110), a second pixel column (120), and a third pixel column (130). The first pixel column (110) may include a first pixel (R) displaying a first color and a second pixel (B) displaying a second color, and the first pixels (R) and the second pixels (B) may be arranged repeatedly. The second pixel column (120) may include a third pixel (G) displaying a third color, and the third pixels (G) may be arranged repeatedly. The third pixel column (130) may include a first pixel (R) and a second pixel (B), and the first pixels (R) and the second pixels (B) may be arranged repeatedly. At this time, the first pixel (R) and the second pixel (B) included in the third pixel column (130) may be arranged in the opposite order to the first pixel (R) and the second pixel (B) included in the first pixel column (110). For example, the first color may be red, the second color may be blue, and the third color may be green.

일 실시예에서, 도 3에 도시된 바와 같이, 기판(100) 상의 표시 영역(DA)에는 제1 화소열(110), 제2 화소열(120), 제3 화소열(130) 및 제2 화소열(120)이 반복적으로 배치될 수 있다. 한편, 화소열들(110, 120, 130)이 배치되는 순서는 이에 한정되지 아니하며, 또한 도 3에서는 8개의 화소열들(110, 120, 130)을 도시하였으나, 화소열들(110, 120, 130)이 배치되는 개수는 이에 한정되지 아니한다.In one embodiment, as illustrated in FIG. 3, a first pixel column (110), a second pixel column (120), a third pixel column (130), and a second pixel column (120) may be repeatedly arranged in a display area (DA) on a substrate (100). Meanwhile, the order in which the pixel columns (110, 120, 130) are arranged is not limited thereto, and although FIG. 3 illustrates eight pixel columns (110, 120, 130), the number of pixel columns (110, 120, 130) arranged is not limited thereto.

점등 검사 회로부(200)는 기판(100) 상의 비표시 영역(NDA)에 배치될 수 있다. 점등 검사 회로부(200)는 표시 장치(1000)의 점등 검사 시 데이터 라인들(DL)을 통해 화소열들(110, 120, 130)에 점등 검사 전압을 제공할 수 있다.The lighting inspection circuit (200) may be placed in a non-display area (NDA) on the substrate (100). The lighting inspection circuit (200) may provide a lighting inspection voltage to pixel rows (110, 120, 130) through data lines (DL) during lighting inspection of the display device (1000).

일 실시예에서, 점등 검사 회로부(200)는 제1 화소열(110) 및 제3 화소열(130)에 포함되는 제1 화소(R) 및 제2 화소(B)에 교번하여 점등 검사 전압을 인가할 수 있다. 예를 들어, 점등 검사 회로부(200)는 제1 화소(R)를 발광시키는 제1 점등 검사 전압을 인가하여, 제1 화소(R)의 점등 불량을 검출할 수 있다. 이후, 점등 검사 회로부(200)는 제2 화소(B)를 발광시키는 제2 점등 검사 전압을 인가하여, 제2 화소(B)의 점등 불량을 검출할 수 있다.In one embodiment, the lighting inspection circuit unit (200) can alternately apply a lighting inspection voltage to the first pixel (R) and the second pixel (B) included in the first pixel column (110) and the third pixel column (130). For example, the lighting inspection circuit unit (200) can detect a lighting failure of the first pixel (R) by applying a first lighting inspection voltage that causes the first pixel (R) to emit light. Thereafter, the lighting inspection circuit unit (200) can detect a lighting failure of the second pixel (B) by applying a second lighting inspection voltage that causes the second pixel (B) to emit light.

일 실시예에서, 점등 검사 회로부(200)는 제2 화소열(120)에 포함되는 제3 화소(G)에 점등 검사 전압을 인가할 수 있다. 예를 들어, 점등 검사 회로부(200)는 제3 화소(G)를 발광시키는 제3 점등 검사 전압을 인가하여, 제3 화소의 점등 불량을 검출할 수 있다.In one embodiment, the lighting inspection circuit (200) can apply a lighting inspection voltage to a third pixel (G) included in the second pixel row (120). For example, the lighting inspection circuit (200) can detect a lighting failure of the third pixel (G) by applying a third lighting inspection voltage that causes the third pixel (G) to emit light.

또한, 점등 검사 회로부(200)는 표시 장치(1000)의 구동 시 동작하지 않을 수 있다. 예를 들어 표시 장치(1000)의 구동 시, 표시 장치(1000)는 점등 검사 회로부(200)에 포함되는 점등 검사 트랜지스터를 턴오프시킬 수 있다.In addition, the lighting inspection circuit (200) may not operate when the display device (1000) is driven. For example, when the display device (1000) is driven, the display device (1000) may turn off the lighting inspection transistor included in the lighting inspection circuit (200).

디멀티플렉서(300)는 기판(100) 상의 비표시 영역(NDA)에서 점등 검사 회로부(200)와 화소열들(110, 120, 130) 사이에 배치될 수 있다. 디멀티플렉서(300)는 표시 장치(1000)의 구동 시 데이터 구동부(400)로부터 데이터 전압을 수신하여 데이터 라인들(DL)을 통해 화소열들(110, 120, 130)에 상기 데이터 전압을 인가할 수 있다.A demultiplexer (300) may be placed between a lighting inspection circuit unit (200) and pixel columns (110, 120, 130) in a non-display area (NDA) on a substrate (100). When driving a display device (1000), the demultiplexer (300) may receive a data voltage from a data driving unit (400) and apply the data voltage to pixel columns (110, 120, 130) through data lines (DL).

데이터 구동부(400)는 상기 데이터 전압을 생성할 수 있고, 표시 장치(1000)의 구동 시 디멀티플렉서(300) 및 데이터 라인들(DL)을 통해 화소열들(110, 120, 130)로 상기 데이터 전압을 제공할 수 있다. 일 실시예에서, 데이터 구동부(400)는 기판(100) 상의 비표시 영역(NDA)에 배치될 수 있다. 다른 실시예에서, 데이터 구동부(400)는 칩-온-필름(COF) 형태로 연성 인쇄 회로 기판(flexible printed circuit board FPCB) 상에 배치될 수도 있다.The data driving unit (400) can generate the data voltage and provide the data voltage to the pixel rows (110, 120, 130) through the demultiplexer (300) and the data lines (DL) when driving the display device (1000). In one embodiment, the data driving unit (400) can be placed in a non-display area (NDA) on the substrate (100). In another embodiment, the data driving unit (400) can be placed on a flexible printed circuit board (FPCB) in the form of a chip-on-film (COF).

정전기 방지 회로부(500)는 기판(100) 상의 비표시 영역(NDA)에 배치될 수 있다. 정전기 방지 회로부(500)는 도 4를 참조하여 자세히 설명하기로 한다.The static electricity prevention circuit (500) can be placed in a non-display area (NDA) on the substrate (100). The static electricity prevention circuit (500) will be described in detail with reference to FIG. 4.

도 4는 도 3의 표시 장치를 나타내는 회로도이다.Fig. 4 is a circuit diagram showing the display device of Fig. 3.

도 3 및 4를 참조하면, 점등 검사 회로부(200)는 제1 내지 제3 점등 검사 트랜지스터들(TR1, TR2, TR3)을 포함할 수 있다. 표시 장치(1000)의 점등 검사 시, 제1 내지 제3 점등 검사 트랜지스터들(TR1, TR2, TR3)은 제1 내지 제3 화소들(R, G, B)에 점등 검사 전압을 제공할 수 있다. 이를 위해, 제1 및 제2 점등 검사 트랜지스터들(TR1, TR2)은 제1 화소열(110) 및 제3 화소열(130)에 전기적으로 연결되고, 제3 점등 검사 트랜지스터(TR3)는 제2 화소열(120)에 전기적으로 연결될 수 있다.Referring to FIGS. 3 and 4, the lighting inspection circuit unit (200) may include first to third lighting inspection transistors (TR1, TR2, TR3). When performing a lighting inspection of the display device (1000), the first to third lighting inspection transistors (TR1, TR2, TR3) may provide a lighting inspection voltage to the first to third pixels (R, G, B). To this end, the first and second lighting inspection transistors (TR1, TR2) may be electrically connected to the first pixel column (110) and the third pixel column (130), and the third lighting inspection transistor (TR3) may be electrically connected to the second pixel column (120).

제1 점등 검사 트랜지스터(TR1)는 제1 검사 제어 신호(LCS_R)에 기초하여 제1 화소(R)에 제1 점등 검사 전압(LS_R)을 제공할 수 있다. 제1 검사 제어 신호(LCS_R)는 제1 점등 검사 트랜지스터(TR1)를 턴온 및 턴오프시키는 전압 레벨들을 가질 수 있고, 제1 점등 검사 전압(LS_R)은 제1 화소(R)을 발광시키는 전압 레벨을 가질 수 있다. 예를 들어, 제1 점등 검사 트랜지스터(TR1)의 게이트 단자는 제1 검사 제어 신호(LCS_R)을 제공받고, 소스 단자는 제1 점등 검사 전압(LS_R)을 제공받으며, 드레인 단자는 제1 화소열(110) 또는 제3 화소열(130)로 제1 점등 검사 전압(LS_R)을 제공할 수 있다.The first lighting test transistor (TR1) can provide a first lighting test voltage (LS_R) to the first pixel (R) based on a first test control signal (LCS_R). The first test control signal (LCS_R) can have voltage levels for turning on and off the first lighting test transistor (TR1), and the first lighting test voltage (LS_R) can have a voltage level for causing the first pixel (R) to emit light. For example, a gate terminal of the first lighting test transistor (TR1) can receive the first test control signal (LCS_R), a source terminal can receive the first lighting test voltage (LS_R), and a drain terminal can provide the first lighting test voltage (LS_R) to the first pixel column (110) or the third pixel column (130).

제2 점등 검사 트랜지스터(TR2)는 제2 검사 제어 신호(LCS_B)에 기초하여 제2 화소(B)에 제2 점등 검사 전압(LS_B)을 제공할 수 있다. 제2 검사 제어 신호(LCS_B)는 제2 점등 검사 트랜지스터(TR2)를 턴온 및 턴오프시키는 전압 레벨들을 가질 수 있고, 제2 점등 검사 전압(LS_B)은 제2 화소(B)을 발광시키는 전압 레벨을 가질 수 있다. 예를 들어, 제2 점등 검사 트랜지스터(TR2)의 게이트 단자는 제2 검사 제어 신호(LCS_B)을 제공받고, 소스 단자는 제2 점등 검사 전압(LS_B)을 제공받으며, 드레인 단자는 제1 화소열(110) 또는 제3 화소열(130)로 제2 점등 검사 전압(LS_B)을 제공할 수 있다.The second lighting test transistor (TR2) can provide a second lighting test voltage (LS_B) to the second pixel (B) based on a second test control signal (LCS_B). The second test control signal (LCS_B) can have voltage levels for turning on and off the second lighting test transistor (TR2), and the second lighting test voltage (LS_B) can have a voltage level for causing the second pixel (B) to emit light. For example, a gate terminal of the second lighting test transistor (TR2) can receive the second test control signal (LCS_B), a source terminal can receive the second lighting test voltage (LS_B), and a drain terminal can provide the second lighting test voltage (LS_B) to the first pixel column (110) or the third pixel column (130).

제1 화소(R)는 제1 점등 검사 전압(LS_R)을 제공받아 발광할 수 있으며, 제2 화소(B)는 제2 점등 검사 전압(LS_B)을 제공받아 발광할 수 있다. 예를 들어, 제1 점등 검사 전압(LS_R)의 전압 레벨은 제2 점등 검사 전압(LS_B)의 전압 레벨보다 높을 수 있다. 또한, 상술한 바와 같이, 점등 검사 회로부(200)는 제1 화소(R) 및 제2 화소(B)에 교번하여 점등 검사 전압을 인가할 수 있다. 이를 위해, 제1 검사 제어 신호(LCS_R)와 제2 검사 제어 신호(LCS_B)는 교번하여 제1 및 제2 점등 검사 트랜지스터들(TR1, TR2)에 각각 제공될 수 있다.The first pixel (R) can emit light by receiving the first lighting test voltage (LS_R), and the second pixel (B) can emit light by receiving the second lighting test voltage (LS_B). For example, the voltage level of the first lighting test voltage (LS_R) can be higher than the voltage level of the second lighting test voltage (LS_B). In addition, as described above, the lighting test circuit unit (200) can alternately apply the lighting test voltage to the first pixel (R) and the second pixel (B). To this end, the first test control signal (LCS_R) and the second test control signal (LCS_B) can be alternately provided to the first and second lighting test transistors (TR1, TR2), respectively.

제3 점등 검사 트랜지스터(TR3)는 제3 검사 제어 신호(LCS_G)에 기초하여 제3 화소(G)에 제3 점등 검사 전압(LS_G)을 제공할 수 있다. 제3 검사 제어 신호(LCS_G)는 제3 점등 검사 트랜지스터(TR3)를 턴온 및 턴오프시키는 전압 레벨들을 가질 수 있고, 제3 점등 검사 전압(LS_G)은 제3 화소(G)을 발광시키는 전압 레벨을 가질 수 있다. 예를 들어, 제3 점등 검사 트랜지스터(TR3)의 게이트 단자는 제3 검사 제어 신호(LCS_G)을 제공받고, 소스 단자는 제3 점등 검사 전압(LS_G)을 제공받으며, 드레인 단자는 제2 화소열(120)로 제3 점등 검사 전압(LS_G)을 제공할 수 있다.The third lighting inspection transistor (TR3) can provide a third lighting inspection voltage (LS_G) to the third pixel (G) based on a third inspection control signal (LCS_G). The third inspection control signal (LCS_G) can have voltage levels for turning on and off the third lighting inspection transistor (TR3), and the third lighting inspection voltage (LS_G) can have a voltage level for causing the third pixel (G) to emit light. For example, a gate terminal of the third lighting inspection transistor (TR3) can receive the third inspection control signal (LCS_G), a source terminal can receive the third lighting inspection voltage (LS_G), and a drain terminal can provide the third lighting inspection voltage (LS_G) to the second pixel row (120).

디멀티플렉서(300)는 복수의 제어 트랜지스터들을 포함할 수 있다. 표시 장치(1000)의 구동 시, 상기 제어 트랜지스터들은 제어 신호들(CS_1, CS_2)에 기초하여 제1 내지 제3 화소들(R, G, B)에 데이터 전압을 제공할 수 있다.The demultiplexer (300) may include a plurality of control transistors. When the display device (1000) is driven, the control transistors may provide data voltages to the first to third pixels (R, G, B) based on control signals (CS_1, CS_2).

상술한 바와 같이, 표시 장치(1000)의 구동 시, 데이터 구동부(400)는 데이터 전압을 생성할 수 있고, 디멀티플렉서(300) 및 데이터 라인들(DL)을 통해 제1 내지 제3 화소들(R, G, B)로 데이터 전압을 제공할 수 있다.As described above, when driving the display device (1000), the data driving unit (400) can generate a data voltage and provide the data voltage to the first to third pixels (R, G, B) through the demultiplexer (300) and the data lines (DL).

정전기 방지 회로부(500)는 점등 검사 회로부(200)와 전기적으로 연결되고, 점등 검사 회로부(200)로 제공되는 제1 내지 제3 점등 검사 전압들(LS_R, LS_G, LS_B)의 전압 레벨들을 측정할 수 있다. 정전기 방지 회로부(500)가 제1 내지 제3 점등 검사 전압들(LS_R, LS_G, LS_B) 중 적어도 하나의 점등 검사 전압의 전압 레벨을 기설정된 전압 레벨보다 높은 것으로 측정하는 경우, 상기 적어도 하나의 점등 검사 전압은 제1 내지 제3 점등 검사 트랜지스터들(TR1, TR2, TR3)로 제공되지 않을 수 있다. 다시 말하면, 정전기 방지 회로부(500)는 제1 내지 제3 점등 검사 전압들(LS_R, LS_B, LS_G)을 전달하는 배선들 중 적어도 하나의 배선에 발생된 정전기가 제1 내지 제3 점등 검사 트랜지스터들(TR1, TR2, TR3)로 제공되지 않도록 할 수 있다. 예를 들어, 정전기 방지 회로부(500)의 상기 기설정된 전압 레벨이 대략 6.5V이고 상기 적어도 하나의 배선을 통해 전달되는 전압의 전압 레벨이 대략 7V인 경우, 정전기 방지 회로부(500)는 상기 대략 7V의 전압이 제1 내지 제3 점등 검사 트랜지스터들(TR1, TR2, TR3)로 제공되지 않도록 할 수 있다.The static electricity prevention circuit unit (500) is electrically connected to the lighting inspection circuit unit (200) and can measure voltage levels of first to third lighting inspection voltages (LS_R, LS_G, LS_B) provided to the lighting inspection circuit unit (200). When the static electricity prevention circuit unit (500) measures the voltage level of at least one lighting inspection voltage among the first to third lighting inspection voltages (LS_R, LS_G, LS_B) as being higher than a preset voltage level, the at least one lighting inspection voltage may not be provided to the first to third lighting inspection transistors (TR1, TR2, TR3). In other words, the electrostatic prevention circuit unit (500) can prevent static electricity generated in at least one of the wires transmitting the first to third lighting inspection voltages (LS_R, LS_B, LS_G) from being provided to the first to third lighting inspection transistors (TR1, TR2, TR3). For example, when the preset voltage level of the electrostatic prevention circuit unit (500) is approximately 6.5 V and the voltage level of the voltage transmitted through the at least one wire is approximately 7 V, the electrostatic prevention circuit unit (500) can prevent the voltage of approximately 7 V from being provided to the first to third lighting inspection transistors (TR1, TR2, TR3).

도 5는 도 3의 표시 장치에 포함되는 점등 검사 트랜지스터를 설명하기 위한 평면도이고, 도 6은 도 5의 I-I'선을 따라 절단한 단면도이다.FIG. 5 is a plan view for explaining a lighting inspection transistor included in the display device of FIG. 3, and FIG. 6 is a cross-sectional view taken along line I-I' of FIG. 5.

도 3, 4, 5 및 6을 참조하면, 도 4의 제1 내지 제3 점등 검사 트랜지스터들(TR1, TR2, TR3) 각각은 액티브 패턴(240), 게이트 절연층(250), 게이트 전극(260), 층간 절연층(270), 소스 전극(280) 및 드레인 전극(290)을 포함할 수 있다.Referring to FIGS. 3, 4, 5, and 6, each of the first to third lighting inspection transistors (TR1, TR2, TR3) of FIG. 4 may include an active pattern (240), a gate insulating layer (250), a gate electrode (260), an interlayer insulating layer (270), a source electrode (280), and a drain electrode (290).

기판(100) 상에 버퍼층(230), 액티브 패턴(240), 게이트 절연층(250), 게이트 전극(260), 층간 절연층(270), 소스 전극(280) 및 드레인 전극(290)이 순차적으로 배치될 수 있다.A buffer layer (230), an active pattern (240), a gate insulating layer (250), a gate electrode (260), an interlayer insulating layer (270), a source electrode (280), and a drain electrode (290) can be sequentially arranged on a substrate (100).

버퍼층(230)은 기판(100) 상에 배치될 수 있다. 버퍼층(230)은 기판(100)으로부터 금속 원자들이나 불순물들이 액티브 패턴(240)으로 확산되는 현상을 방지할 수 있다. 또한, 버퍼층(230)은 액티브 패턴(240)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 액티브 패턴(240)이 균일하게 형성되도록 할 수 있다. 한편, 다른 실시예에서, 표시 장치(1000)는 버퍼층(230)을 포함하지 않을 수도 있다.The buffer layer (230) may be disposed on the substrate (100). The buffer layer (230) may prevent metal atoms or impurities from diffusing from the substrate (100) to the active pattern (240). In addition, the buffer layer (230) may control the heat transfer rate during the crystallization process for forming the active pattern (240) so that the active pattern (240) may be uniformly formed. Meanwhile, in another embodiment, the display device (1000) may not include the buffer layer (230).

액티브 패턴(240)은 버퍼층(230) 상에 배치될 수 있다. 일 실시예에서, 액티브 패턴(240)은 비정질 실리콘, 다결정 실리콘 등의 실리콘 반도체 또는 금속 산화물 반도체를 포함할 수 있다. 액티브 패턴(510)은 소스 영역(243), 드레인 영역(245) 및 소스 영역(243)과 드레인 영역(245) 사이의 채널 영역(241)을 가질 수 있다. 액티브 패턴(240)의 소스 및 드레인 영역들(243, 245)에는 불순물이 도핑될 수 있다. 그에 따라, 액티브 패턴(240)의 채널 영역(241)은 소스 및 드레인 영역들(243, 245)에 비해 도전성이 낮고, 저항이 높을 수 있다. 게이트 절연층(250)은 기판(100)과 층간 절연층(270) 사이에 개재되고, 액티브 패턴(240)을 커버할 수 있다. 제1 및 제2 콘택홀들(281, 291) 각각의 일부는 게이트 절연층(250)에 형성될 수 있고, 액티브 패턴(240)의 소스 및 드레인 영역들(243, 245) 각각의 일부를 노출시킬 수 있다. 게이트 절연층(250)은 절연 물질을 포함할 수 있다. 예를 들어, 게이트 절연층(250)은 실리콘 산화물, 실리콘 질화물, 티타늄 산화물, 탄탈륨 산화물 등으로 이루어질 수 있다. The active pattern (240) may be disposed on the buffer layer (230). In one embodiment, the active pattern (240) may include a silicon semiconductor such as amorphous silicon, polycrystalline silicon, or a metal oxide semiconductor. The active pattern (510) may have a source region (243), a drain region (245), and a channel region (241) between the source region (243) and the drain region (245). The source and drain regions (243, 245) of the active pattern (240) may be doped with impurities. Accordingly, the channel region (241) of the active pattern (240) may have lower conductivity and higher resistance than the source and drain regions (243, 245). The gate insulating layer (250) may be interposed between the substrate (100) and the interlayer insulating layer (270) and may cover the active pattern (240). A portion of each of the first and second contact holes (281, 291) may be formed in the gate insulating layer (250) and may expose a portion of each of the source and drain regions (243, 245) of the active pattern (240). The gate insulating layer (250) may include an insulating material. For example, the gate insulating layer (250) may be made of silicon oxide, silicon nitride, titanium oxide, tantalum oxide, or the like.

게이트 전극(260)은 게이트 절연층(250) 상의 채널 영역(241)에 배치될 수 있다. 게이트 전극(260)은 금속, 합금, 도전성 금속 산화물 등을 포함할 수 있다. 예를 들어, 게이트 전극(260)은 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 크롬(Cr), 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 서로 다른 금속층을 포함하는 다층 구조를 가질 수 있다. 한편, 게이트 전극(260)은 도 4를 참조하여 설명한 게이트 단자에 대응할 수 있다.The gate electrode (260) may be arranged in the channel region (241) on the gate insulating layer (250). The gate electrode (260) may include a metal, an alloy, a conductive metal oxide, etc. For example, the gate electrode (260) may include gold (Au), silver (Ag), copper (Cu), nickel (Ni), chromium (Cr), aluminum (Al), tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), or an alloy thereof, and may have a single layer or a multilayer structure including different metal layers. Meanwhile, the gate electrode (260) may correspond to the gate terminal described with reference to FIG. 4.

한편, 게이트 전극(260)은 제1 측면 및 상기 제1 측면과 대향하는 제2 측면을 포함할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 게이트 전극(260)은 소스 전극(280)과 마주보는 상기 제1 측면 및 상기 제1 측면과 대향하며 드레인 전극(290)과 마주보는 상기 제2 측면을 포함할 수 있다. 다시 말하면, 상기 제1 측면과 상기 제2 측면 사이의 거리는 게이트 전극(260)의 길이(LEN)와 동일할 수 있다.Meanwhile, the gate electrode (260) may include a first side and a second side facing the first side. For example, as illustrated in FIG. 5, the gate electrode (260) may include the first side facing the source electrode (280) and the second side facing the first side and facing the drain electrode (290). In other words, the distance between the first side and the second side may be equal to the length (LEN) of the gate electrode (260).

층간 절연층(270)은 게이트 전극(260)을 커버할 수 있고, 제1 및 제2 콘택홀들(281, 291) 각각의 일부가 형성될 수 있다. 다시 말하면, 게이트 절연층(250) 및 층간 절연층(270)의 제1 부분을 제거하여 제1 콘택홀(281)이 형성될 수 있고, 게이트 절연층(250) 및 층간 절연층(270)의 제2 부분을 제거하여 제2 콘택홀(291)이 형성될 수 있다. 즉, 게이트 절연층(250) 및 층간 절연층(270)이 제1 및 제2 콘택홀들(281, 291)을 포함할 수 있다. 층간 절연층(270)은 절연 물질을 포함할 수 있다. 예를 들어, 층간 절연층(270)은 실리콘 산화물, 실리콘 질화물, 티타늄 산화물, 탄탈륨 산화물 등으로 이루어질 수 있다. The interlayer insulating layer (270) can cover the gate electrode (260), and each of a portion of the first and second contact holes (281, 291) can be formed. In other words, a first contact hole (281) can be formed by removing a first portion of the gate insulating layer (250) and the interlayer insulating layer (270), and a second contact hole (291) can be formed by removing a second portion of the gate insulating layer (250) and the interlayer insulating layer (270). That is, the gate insulating layer (250) and the interlayer insulating layer (270) can include the first and second contact holes (281, 291). The interlayer insulating layer (270) can include an insulating material. For example, the interlayer insulating layer (270) can be made of silicon oxide, silicon nitride, titanium oxide, tantalum oxide, or the like.

제1 콘택홀(281)은 액티브 패턴(240)의 소스 영역(243)의 일부를 노출시키며 게이트 전극(260)의 상기 제1 측면으로부터 대략 7 um 이상 이격되어 위치할 수 있다. 다시 말하면, 게이트 전극(260)과 제1 콘택홀(281) 사이의 제1 거리(DIS_1)는 대략 7 um 이상일 수 있다.The first contact hole (281) may expose a portion of the source region (243) of the active pattern (240) and may be positioned at a distance of approximately 7 um or more from the first side surface of the gate electrode (260). In other words, the first distance (DIS_1) between the gate electrode (260) and the first contact hole (281) may be approximately 7 um or more.

제2 콘택홀(291)은 액티브 패턴(240)의 드레인 영역(245)의 일부를 노출시키며 게이트 전극(260)의 상기 제2 측면으로부터 대략 7 um 이상 이격되어 위치할 수 있다. 다시 말하면, 게이트 전극(260)과 제2 콘택홀(291) 사이의 제2 거리(DIS_2)는 대략 7 um 이상일 수 있다.The second contact hole (291) may expose a part of the drain region (245) of the active pattern (240) and may be positioned at a distance of about 7 um or more from the second side surface of the gate electrode (260). In other words, the second distance (DIS_2) between the gate electrode (260) and the second contact hole (291) may be about 7 um or more.

일 실시예에서, 제1 콘택홀(281)과 제2 콘택홀(291) 사이의 거리는 대략 17 um 이상일 수 있다.In one embodiment, the distance between the first contact hole (281) and the second contact hole (291) may be approximately 17 um or more.

소스 전극(280)은 층간 절연층(270) 상에 배치될 수 있고, 제1 콘택홀(281)을 통해 액티브 패턴(240)의 소스 영역(243)과 접촉할 수 있다. 소스 전극(280)은 금속, 합금, 도전 금속 산화물 등을 포함할 수 있다. 예를 들어, 소스 전극(280)은 Au, Ag, Cu, Ni, Cr, Al, W, Mo, Ti, Ta 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 서로 다른 금속층을 포함하는 다층 구조를 가질 수 있다. 또한, 소스 전극(280)은 도 4를 참조하여 설명한 소스 단자에 대응할 수 있다. 그에 따라, 소스 전극(280)은 데이터 구동부(400)와 인접하여 위치하고, 데이터 구동부(400)와 전기적으로 연결되어, 데이터 구동부(400)로부터 데이터 전압을 제공받을 수 있다.The source electrode (280) may be disposed on the interlayer insulating layer (270) and may be in contact with the source region (243) of the active pattern (240) through the first contact hole (281). The source electrode (280) may include a metal, an alloy, a conductive metal oxide, etc. For example, the source electrode (280) may include Au, Ag, Cu, Ni, Cr, Al, W, Mo, Ti, Ta, or an alloy thereof, and may have a single layer or a multilayer structure including different metal layers. In addition, the source electrode (280) may correspond to the source terminal described with reference to FIG. 4. Accordingly, the source electrode (280) may be positioned adjacent to the data driving unit (400) and may be electrically connected to the data driving unit (400) to receive a data voltage from the data driving unit (400).

드레인 전극(290)은 층간 절연층(270) 상에 배치될 수 있고, 제2 콘택홀(291)을 통해 액티브 패턴(240)의 드레인 영역(245)과 접촉할 수 있다. 드레인 전극(290)은 금속, 합금, 도전 금속 산화물 등을 포함할 수 있다. 일 실시예에서, 드레인 전극(290)은 소스 전극(280)과 함께 형성될 수 있으며, 그에 따라 소스 전극(280)과 동일한 물질을 포함할 수 있다. 또한, 드레인 전극(290)은 도 4를 참조하여 설명한 드레인 단자에 대응할 수 있다. 그에 따라, 드레인 전극(290)은 디멀티플렉서(300)와 인접하여 위치하고, 디멀티플렉서(300)와 전기적으로 연결되어, 디멀티플렉서(300)에 데이터 전압을 제공할 수 있다.The drain electrode (290) may be disposed on the interlayer insulating layer (270) and may be in contact with the drain region (245) of the active pattern (240) through the second contact hole (291). The drain electrode (290) may include a metal, an alloy, a conductive metal oxide, or the like. In one embodiment, the drain electrode (290) may be formed together with the source electrode (280), and thus may include the same material as the source electrode (280). In addition, the drain electrode (290) may correspond to the drain terminal described with reference to FIG. 4. Accordingly, the drain electrode (290) may be positioned adjacent to the demultiplexer (300) and may be electrically connected to the demultiplexer (300) to provide a data voltage to the demultiplexer (300).

제1 점등 검사 트랜지스터(TR1)의 전하 이동도는 제1 점등 검사 트랜지스터(TR1)를 이루는 구성 요소들의 길이 및 구성 요소들 사이의 거리에 따라 결정될 수 있다. 예를 들어, 소스 전극(280)이 채워지는 제1 콘택홀(281)과 게이트 전극(260)의 상기 제1 측면 사이의 제1 거리(DIS_1) 및 드레인 전극(290)이 채워지는 제2 콘택홀(291)과 게이트 전극(260)의 상기 제2 측면 사이의 제2 거리(DIS_2)가 길어짐에 따라, 소스 영역(243)에서 드레인 영역(245)으로 이동하는 전하의 이동 거리가 증가할 수 있다. 따라서, 제1 및 제2 거리들(DIS_1, DIS_2)이 길어짐에 따라, 제1 점등 검사 트랜지스터(TR1)의 전하 이동도가 낮아질 수 있다. 또한, 소스 및 드레인 영역들(243, 245)에 비해 저항이 높은 채널 영역(241)의 길이(LEN)가 길어질수록, 제1 점등 검사 트랜지스터(TR1)의 전하 이동도가 낮아질 수 있다.The charge mobility of the first lighting inspection transistor (TR1) can be determined according to the lengths of the components forming the first lighting inspection transistor (TR1) and the distances between the components. For example, as the first distance (DIS_1) between the first contact hole (281) filled with the source electrode (280) and the first side of the gate electrode (260) and the second distance (DIS_2) between the second contact hole (291) filled with the drain electrode (290) and the second side of the gate electrode (260) become longer, the movement distance of charges moving from the source region (243) to the drain region (245) can increase. Accordingly, as the first and second distances (DIS_1, DIS_2) become longer, the charge mobility of the first lighting inspection transistor (TR1) can decrease. Additionally, as the length (LEN) of the channel region (241) having high resistance compared to the source and drain regions (243, 245) increases, the charge mobility of the first lighting inspection transistor (TR1) may decrease.

한편, 상술한 바와 같이 표시 장치(1000)의 제조 공정에서, 모기판(도 1 및 2의 10)의 중앙부(도 1 및 2의 A)가 처짐에 따라, 상기 중앙부는 마스크(도 1 및 2의 20)에 가까워지거나 접촉하게 될 수 있고, 그로 인해 상기 중앙부에는 대략 500V의 전압 레벨을 갖는 정전기가 발생될 수 있다. 상기 정전기로 인한 제1 점등 검사 트랜지스터(TR1)의 절연 파괴 현상을 방지하기 위해, 제1 점등 검사 트랜지스터(TR1)의 제1 및 제2 거리들(DIS_1, DIS_2) 각각은 대략 7 um 이상일 수 있다. 다시 말하면, 제1 점등 검사 트랜지스터(TR1)가 대략 7 um 이상의 제1 또는 제2 거리들(DIS_1, DIS_2)을 가지도록 설계됨으로써, 제1 점등 검사 트랜지스터(TR1)의 전하 이동도가 낮아질 수 있고, 그에 따라 제1 점등 검사 트랜지스터(TR1)의 절연 파괴 현상이 방지될 수 있다.Meanwhile, as described above, in the manufacturing process of the display device (1000), as the central portion (A of FIGS. 1 and 2) of the substrate (10 of FIGS. 1 and 2) sags, the central portion may come close to or come into contact with the mask (20 of FIGS. 1 and 2), and thus, static electricity having a voltage level of approximately 500 V may be generated in the central portion. In order to prevent an insulation breakdown phenomenon of the first lighting inspection transistor (TR1) due to the static electricity, each of the first and second distances (DIS_1, DIS_2) of the first lighting inspection transistor (TR1) may be approximately 7 um or more. In other words, by designing the first lighting inspection transistor (TR1) to have the first or second distances (DIS_1, DIS_2) of approximately 7 um or more, the charge mobility of the first lighting inspection transistor (TR1) can be reduced, and accordingly, the insulation breakdown phenomenon of the first lighting inspection transistor (TR1) can be prevented.

또한, 일 실시예에서, 게이트 전극(260)의 길이(LEN)는 대략 3 um 내지 대략 4 um일 수 있다. 제1 점등 검사 트랜지스터(TR1)가 대략 3 um 내지 대략 4 um의 길이(LEN)를 갖는 게이트 전극(260)을 포함함으로써, 제1 점등 검사 트랜지스터(TR1)의 전하 이동도가 낮아질 수 있고, 그에 따라 제1 점등 검사 트랜지스터(TR1)의 절연 파괴 현상이 방지될 수 있다.Additionally, in one embodiment, the length (LEN) of the gate electrode (260) may be about 3 um to about 4 um. Since the first lighting inspection transistor (TR1) includes the gate electrode (260) having a length (LEN) of about 3 um to about 4 um, the charge mobility of the first lighting inspection transistor (TR1) may be reduced, and accordingly, an insulation breakdown phenomenon of the first lighting inspection transistor (TR1) may be prevented.

하기의 표 1은, 게이트 전극(260)의 길이(LEN)이 대략 3.5 um인 경우, 제1 및 제2 거리들(DIS_1, DIS_2) 각각의 변화에 따라 제1 점등 검사 트랜지스터(TR1)에 절연 파괴 현상이 발생했는지 여부를 나타내는 표이다. 하기의 표와 같이, 제1 및 제2 거리들(DIS_1, DIS_2) 각각이 대략 3.2 um, 대략 3.3 um, 대략 3.5 um, 및 대략 6 um인 경우(즉, CASE 1 내지 CASE 4의 경우), 제1 점등 검사 트랜지스터(TR1)에 절연 파괴 현상이 발생하였다. 반면, 제1 및 제2 거리들(DIS_1, DIS_2) 각각이 대략 7 um, 대략 8.7 um 및 대략 11 um인 경우(즉, CASE 5 내지 CASE 7의 경우), 제1 점등 검사 트랜지스터(TR1)에 절연 파괴 현상이 발생하지 않았다.Table 1 below is a table showing whether an insulation breakdown phenomenon occurred in the first lighting inspection transistor (TR1) according to changes in each of the first and second distances (DIS_1, DIS_2) when the length (LEN) of the gate electrode (260) is approximately 3.5 um. As shown in the table below, when the first and second distances (DIS_1, DIS_2) were approximately 3.2 um, approximately 3.3 um, approximately 3.5 um, and approximately 6 um, respectively (i.e., for CASE 1 to CASE 4), an insulation breakdown phenomenon occurred in the first lighting inspection transistor (TR1). On the other hand, when the first and second distances (DIS_1, DIS_2) were approximately 7 um, approximately 8.7 um, and approximately 11 um, respectively (i.e., for CASE 5 to CASE 7), an insulation breakdown phenomenon did not occur in the first lighting inspection transistor (TR1).

각각의 제1 및 제2 거리들
(um)
Each of the first and second distances
(um)
절연 파괴 현상 발생 여부Whether insulation breakdown phenomenon occurs
CASE 1CASE 1 3.23.2 발생함Occurred CASE 2CASE 2 3.33.3 발생함Occurred CASE 3CASE 3 3.53.5 발생함Occurred CASE 4CASE 4 66 발생함Occurred CASE 5CASE 5 77 발생하지 않음Does not occur CASE 6CASE 6 8.78.7 발생하지 않음Does not occur CASE 7CASE 7 1111 발생하지 않음Does not occur

한편, 제1 점등 검사 트랜지스터(TR1)의 제1 및 제2 거리들(DIS_1, DIS_2) 각각의 최대 거리는 정전기 방지 회로부(500)의 상기 기설정된 전압에 대응하여 결정될 수 있다. 예를 들어, 제1 점등 검사 트랜지스터(TR1)의 제1 및 제2 거리들(DIS_1, DIS_2) 각각의 최대 거리는 대략 11 um 일 수 있다. 상술한 바와 같이, 정전기 방지 회로부(500)가 점등 검사 전압의 전압 레벨을 기설정된 전압 레벨보다 높은 것으로 측정하는 경우, 상기 점등 검사 전압은 제1 내지 제3 점등 검사 트랜지스터들(TR1, TR2, TR3)로 제공되지 않을 수 있다. 예를 들어, 정전기 방지 회로부(500)의 상기 기설정된 전압 레벨은 대략 6.5V일 수 있다. 제1 점등 검사 트랜지스터(TR1)의 제1 거리(DIS_1) 또는 제2 거리(DIS_2)가 대략 11 um 이상인 경우, 제1 점등 검사 트랜지스터(TR1)의 전하 이동도가 낮아질 수 있다. 그에 따라, 제1 점등 검사 트랜지스터(TR1)는 대략 6.5V 이하의 전압 레벨을 갖는 점등 검사 전압을 전달하지 못할 수 있고, 그에 따라 표시 장치(1000)는 점등 검사를 수행하지 못할 수 있다. 그러나, 점등 검사 전압의 전압 레벨이 대략 6.5V 이상으로 설정되는 경우, 정전기 방지 회로부(500)에 의해 상기 점등 검사 전압은 제1 내지 제3 점등 검사 트랜지스터들(TR1, TR2, TR3)로 제공되지 않을 수 있다.Meanwhile, the maximum distance of each of the first and second distances (DIS_1, DIS_2) of the first lighting inspection transistor (TR1) may be determined in response to the preset voltage of the electrostatic prevention circuit (500). For example, the maximum distance of each of the first and second distances (DIS_1, DIS_2) of the first lighting inspection transistor (TR1) may be approximately 11 um. As described above, when the electrostatic prevention circuit (500) measures the voltage level of the lighting inspection voltage as being higher than the preset voltage level, the lighting inspection voltage may not be provided to the first to third lighting inspection transistors (TR1, TR2, TR3). For example, the preset voltage level of the electrostatic prevention circuit (500) may be approximately 6.5 V. When the first distance (DIS_1) or the second distance (DIS_2) of the first lighting inspection transistor (TR1) is approximately 11 um or more, the charge mobility of the first lighting inspection transistor (TR1) may be reduced. Accordingly, the first lighting inspection transistor (TR1) may not be able to transmit the lighting inspection voltage having a voltage level of approximately 6.5 V or less, and accordingly, the display device (1000) may not be able to perform the lighting inspection. However, when the voltage level of the lighting inspection voltage is set to approximately 6.5 V or more, the lighting inspection voltage may not be provided to the first to third lighting inspection transistors (TR1, TR2, TR3) by the static electricity prevention circuit unit (500).

일 실시예에서, 제1 및 제2 거리들(DIS_1, DIS_2)은 동일할 수 있다. 예를 들어, 제1 거리(DIS_1)가 제2 거리(DIS_2)보다 짧은 경우, 소스 영역(243)에서 채널 영역(241)으로 이동하는 전하의 이동 거리가, 채널 영역(241)에서 드레인 영역(245)으로 이동하는 전하의 이동 거리보다 짧아질 수 있다. 이 경우, 표시 장치(1000)의 제조 공정에서 발생되는 정전기가 소스 영역(243)에 집중하여 제공될 수 있고, 그에 따라 제1 점등 검사 트랜지스터(TR1)에 절연 파괴 현상이 발생될 수 있다. 정전기가 소스 또는 드레인 영역(243, 245)에 집중하여 제공되는 것을 방지하기 위해, 제1 및 제2 거리들(DIS_1, DIS_2)은 동일할 수 있다.In one embodiment, the first and second distances (DIS_1, DIS_2) may be the same. For example, when the first distance (DIS_1) is shorter than the second distance (DIS_2), the distance by which charges move from the source region (243) to the channel region (241) may be shorter than the distance by which charges move from the channel region (241) to the drain region (245). In this case, static electricity generated during the manufacturing process of the display device (1000) may be concentrated and provided to the source region (243), and thus, an insulation breakdown phenomenon may occur in the first lighting inspection transistor (TR1). In order to prevent static electricity from being concentrated and provided to the source or drain regions (243, 245), the first and second distances (DIS_1, DIS_2) may be the same.

한편, 제2 및 제3 점등 검사 트랜지스터들(TR2, TR3) 각각의 구조는 상술한 제1 점등 검사 트랜지스터(TR1)의 구조와 실질적으로 동일할 수 있다. 또한, 소스 및 드레인 전극들(280, 290) 상에는 표시층이 더 배치될 수 있다. 일 실시예에서, 표시 장치(1000)가 액정 표시 장치인 경우, 상기 표시층은 제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 액정층을 포함할 수 있다. 다른 실시예에서, 표시 장치(1000)가 유기 발광 표시 장치인 경우, 상기 표시층은 제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 유기 발광층을 포함할 수 있다.Meanwhile, the structure of each of the second and third lighting inspection transistors (TR2, TR3) may be substantially the same as the structure of the first lighting inspection transistor (TR1) described above. In addition, a display layer may be further disposed on the source and drain electrodes (280, 290). In one embodiment, when the display device (1000) is a liquid crystal display, the display layer may include a first electrode, a second electrode, and a liquid crystal layer disposed between the first electrode and the second electrode. In another embodiment, when the display device (1000) is an organic light emitting display, the display layer may include a first electrode, a second electrode, and an organic light emitting layer disposed between the first electrode and the second electrode.

도 7은 도 3의 표시 장치의 블록도이다.Figure 7 is a block diagram of the display device of Figure 3.

도 3 및 7을 참조하면, 표시 장치(1000)는 표시 패널(600), 데이터 구동부(400), 게이트 구동부(700) 및 타이밍 제어부(800)를 포함할 수 있다.Referring to FIGS. 3 and 7, the display device (1000) may include a display panel (600), a data driver (400), a gate driver (700), and a timing controller (800).

표시 패널(600)은 데이터 라인들(DL), 게이트 라인들 및 데이터 라인들(DL)과 상기 게이트 라인에 연결된 화소들(PX), 점등 검사 회로부(200), 디멀티플렉서(300) 및 정전기 방지 회로부(500)를 포함할 수 있다. 표시 패널(600)은 데이터 라인들(DL)을 통해 데이터 전압(DS)을 제공받을 수 있고, 상기 게이트 라인들을 통해 게이트 신호(GS)를 제공받을 수 있다.The display panel (600) may include data lines (DL), gate lines, and pixels (PX) connected to the data lines (DL) and the gate lines, a lighting inspection circuit (200), a demultiplexer (300), and a static electricity prevention circuit (500). The display panel (600) may receive a data voltage (DS) through the data lines (DL) and may receive a gate signal (GS) through the gate lines.

상기 게이트 라인들은 기판(100) 상의 표시 영역(DA)에 배치될 수 있다. 예를 들어, 상기 게이트 라인들은 행 방향으로 연장되고, 상기 행 방향에 수직하는 열 방향으로 나란히 배열될 수 있다. 상기 게이트 라인들과 데이터 라인들(DL)이 교차하는 영역에 화소들(PX)이 형성될 수 있다.The above gate lines may be arranged in a display area (DA) on a substrate (100). For example, the gate lines may extend in a row direction and be arranged in a row direction perpendicular to the row direction. Pixels (PX) may be formed in an area where the gate lines and data lines (DL) intersect.

데이터 구동부(400)는 타이밍 구동부(800)로부터 제공되는 영상 데이터(RGB') 및 데이터 제어 신호(DCTRL)에 기초하여 데이터 전압(DS)을 생성하고, 데이터 라인들(DL)을 통해 복수의 화소들(PX)에 데이터 전압(DS)을 제공할 수 있다. 예를 들어, 데이터 제어 신호(DCTRL)는 출력 데이터 인에이블 신호, 수평 개시 신호 및 로드 신호를 포함할 수 있다. The data driving unit (400) can generate a data voltage (DS) based on image data (RGB') and a data control signal (DCTRL) provided from the timing driving unit (800), and provide the data voltage (DS) to a plurality of pixels (PX) through data lines (DL). For example, the data control signal (DCTRL) can include an output data enable signal, a horizontal start signal, and a load signal.

게이트 구동부(700)는 타이밍 제어부(800)로부터 제공되는 게이트 제어 신호(GCTRL)에 기초하여 게이트 신호(GS)를 생성하고, 상기 게이트 라인들을 통해 복수의 화소들(PX)에 게이트 신호(GS)를 제공할 수 있다. 예를 들어, 게이트 제어 신호(GCTRL)는 수직 개시 신호, 클록 신호 등을 포함할 수 있다. 예를 들어, 게이트 구동부(700)는 기판(100) 상의 비표시 영역(NDA)에 직접 실장될 수 있다. 다른 실시예에서, 게이트 구동부(700)는 COF 형태로 FPCB 상에 배치될 수 있다.The gate driver (700) may generate a gate signal (GS) based on a gate control signal (GCTRL) provided from a timing controller (800) and provide the gate signal (GS) to a plurality of pixels (PX) through the gate lines. For example, the gate control signal (GCTRL) may include a vertical start signal, a clock signal, etc. For example, the gate driver (700) may be directly mounted in a non-display area (NDA) on the substrate (100). In another embodiment, the gate driver (700) may be disposed on an FPCB in the form of a COF.

타이밍 제어부(800)는 외부로부터 입력 영상 데이터(RGB) 및 제어 신호(CTRL)를 제공받을 수 있다. 예를 들어, 입력 영상 데이터(RGB)는 적색 영상 데이터, 녹색 영상 테이터 및 청색 영상 데이터를 포함하는 RGB 데이터일 수 있다. 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있다. 타이밍 제어부(800)는 입력 영상 데이터(RGB) 및 제어 신호(CTRL)에 기초하여, 게이트 제어 신호(GCTRL), 데이터 제어 신호(DCTRL) 및 영상 데이터(RGB')를 생성할 수 있다. 또한, 타이밍 제어부(800)는 게이트 제어 신호(GCTRL)를 게이트 구동부(700)에 제공하고, 데이터 제어 신호(DCTRL) 및 영상 데이터(RGB')를 데이터 구동부(400)에 제공할 수 있다.The timing control unit (800) can receive input image data (RGB) and a control signal (CTRL) from the outside. For example, the input image data (RGB) can be RGB data including red image data, green image data, and blue image data. The control signal (CTRL) can include a vertical synchronization signal, a horizontal synchronization signal, an input data enable signal, a master clock signal, etc. The timing control unit (800) can generate a gate control signal (GCTRL), a data control signal (DCTRL), and image data (RGB') based on the input image data (RGB) and the control signal (CTRL). In addition, the timing control unit (800) can provide the gate control signal (GCTRL) to the gate driver (700) and provide the data control signal (DCTRL) and the image data (RGB') to the data driver (400).

본 발명의 실시예들에 따른 표시 장치(1000)는 7 um 이상의 제1 거리(DIS_1)를 갖는 제1 내지 제3 점등 검사 트랜지스터들(TR1, TR2, TR3)을 포함할 수 있다. 그에 따라, 제1 내지 제3 점등 검사 트랜지스터들(TR1, TR2, TR3)의 전하 이동도들이 낮아질 수 있고, 표시 장치(1000)의 제조 공정에서 발생되는 정전기에 의한 절연 파괴 현상이 발생되지 않을 수 있다. 따라서, 표시 장치(1000)는 점등 검사를 수행할 수 있고, 점등 검사를 통해 표시 장치(1000)가 손상되었는지 여부(예를 들어, 배선, 화소(PX) 등이 손상되었는지 여부 등)가 검출될 수 있다. 또한, 제1 내지 제3 점등 검사 트랜지스터들(TR1, TR2, TR3)이 단락되지 않을 수 있으므로, 표시 장치(1000)의 구동 시 표시 품질이 향상될 수 있다.A display device (1000) according to embodiments of the present invention may include first to third lighting inspection transistors (TR1, TR2, TR3) having a first distance (DIS_1) of 7 um or more. Accordingly, charge mobilities of the first to third lighting inspection transistors (TR1, TR2, TR3) may be reduced, and an insulation breakdown phenomenon caused by static electricity generated during a manufacturing process of the display device (1000) may not occur. Accordingly, the display device (1000) may perform a lighting inspection, and through the lighting inspection, whether the display device (1000) is damaged (for example, whether wiring, pixels (PX), etc. are damaged, etc.) may be detected. In addition, since the first to third lighting inspection transistors (TR1, TR2, TR3) may not be short-circuited, display quality may be improved when the display device (1000) is driven.

상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.Although the present invention has been described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various modifications and changes may be made therein without departing from the spirit and scope of the present invention as set forth in the claims below.

본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등에 적용될 수 있다.The present invention can be applied to display devices and electronic devices including the same. For example, the present invention can be applied to high-resolution smart phones, mobile phones, smart pads, smart watches, tablet PCs, vehicle navigation systems, televisions, computer monitors, laptops, etc.

이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the present invention has been described above with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various modifications and changes may be made to the present invention without departing from the spirit and scope of the present invention as set forth in the claims below.

1000 : 표시 장치 10 : 모기판
20 : 마스크 100 : 기판
110, 120, 130 : 제1 내지 제3 화소열 200 : 점등 검사 회로부
300 : 디멀티플렉서 400 : 데이터 구동부
500 : 정전기 방지 회로부 DL : 데이터 라인들
TR1, TR2, TR3 : 제1 내지 제3 점등 검사 트랜지스터
240 : 액티브 패턴 260 : 게이트 전극
280 : 소스 전극 290 : 드레인 전극
281 : 제1 콘택홀 282 : 제2 콘택홀
600 : 표시 패널 700 : 게이트 구동부
800 : 타이밍 제어부
1000 : Display device 10 : Mosquito plate
20: Mask 100: Substrate
110, 120, 130: 1st to 3rd pixel rows 200: Lighting inspection circuit
300: Demultiplexer 400: Data driver
500: Anti-static circuit DL: Data lines
TR1, TR2, TR3: 1st to 3rd lighting test transistors
240: Active pattern 260: Gate electrode
280: Source electrode 290: Drain electrode
281: 1st contact hole 282: 2nd contact hole
600 : Display panel 700 : Gate driver
800 : Timing Control Unit

Claims (16)

표시 영역 및 상기 표시 영역과 인접하여 위치하는 비표시 영역을 갖는 기판;
상기 기판 상의 상기 표시 영역에 배치되는 복수의 화소열들; 및
상기 기판 상의 상기 비표시 영역에 배치되고, 복수의 점등 검사 트랜지스터들을 포함하며, 상기 화소열들에 점등 검사 전압을 제공하는 점등 검사 회로부를 포함하고,
상기 점등 검사 트랜지스터들 각각은,
상기 기판 상의 상기 비표시 영역에 배치되고, 소스 영역, 드레인 영역 및 채널 영역을 갖는 액티브 패턴;
상기 액티브 패턴 상에 배치되고, 상기 채널 영역과 중첩하는 게이트 전극;
상기 게이트 전극을 커버하고, 상기 액티브 패턴의 상기 소스 영역의 일부를 노출시키며 상기 게이트 전극의 제1 측면으로부터 7 um 이상 이격되어 위치하는 제1 콘택홀을 포함하는 층간 절연층; 및
상기 제1 콘택홀을 통해 상기 액티브 패턴의 상기 소스 영역과 접촉하는 소스 전극을 포함하는 표시 장치.
A substrate having a display area and a non-display area positioned adjacent to the display area;
A plurality of pixel rows arranged in the display area on the substrate; and
A lighting inspection circuit section is disposed in the non-display area on the substrate, includes a plurality of lighting inspection transistors, and provides a lighting inspection voltage to the pixel rows,
Each of the above lighting inspection transistors,
An active pattern disposed in the non-display area on the substrate and having a source region, a drain region, and a channel region;
A gate electrode disposed on the active pattern and overlapping the channel region;
An interlayer insulating layer covering the gate electrode, exposing a part of the source region of the active pattern, and including a first contact hole positioned at a distance of 7 um or more from the first side of the gate electrode; and
A display device including a source electrode in contact with the source region of the active pattern through the first contact hole.
제1 항에 있어서, 상기 층간 절연층은,
상기 액티브 패턴의 상기 드레인 영역의 일부를 노출시키며 상기 게이트 전극의 제2 측면으로부터 7 um 이상 이격되어 위치하는 제2 콘택홀을 더 포함하고,
상기 점등 검사 트랜지스터들 각각은,
상기 제2 콘택홀을 통해 상기 액티브 패턴의 상기 드레인 영역과 접촉하는 드레인 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
In the first paragraph, the interlayer insulating layer is,
Further comprising a second contact hole positioned at a distance of 7 um or more from the second side of the gate electrode, exposing a portion of the drain region of the active pattern;
Each of the above lighting inspection transistors,
A display device further characterized by comprising a drain electrode in contact with the drain region of the active pattern through the second contact hole.
제2 항에 있어서, 상기 게이트 전극의 상기 제1 측면으로부터 상기 제1 콘택홀이 이격된 거리와 상기 게이트 전극의 상기 제2 측면으로부터 상기 제2 콘택홀이 이격된 거리는 동일한 것을 특징으로 하는 표시 장치.A display device, characterized in that in the second paragraph, a distance at which the first contact hole is spaced from the first side of the gate electrode and a distance at which the second contact hole is spaced from the second side of the gate electrode are the same. 제2 항에 있어서, 상기 게이트 전극의 상기 제1 측면과 상기 제2 측면 사이의 길이는 3 um 내지 4 um인 것을 특징으로 하는 표시 장치.A display device according to claim 2, characterized in that the length between the first side and the second side of the gate electrode is 3 um to 4 um. 제2 항에 있어서, 상기 제1 콘택홀과 상기 제2 콘택홀 사이의 거리는 17 um 이상인 것을 특징으로 하는 표시 장치.A display device, characterized in that in the second paragraph, the distance between the first contact hole and the second contact hole is 17 um or more. 제2 항에 있어서, 상기 점등 검사 트랜지스터들 각각은,
상기 기판과 상기 층간 절연층 사이에 개재되고, 상기 액티브 패턴을 커버하는 게이트 절연층을 더 포함하고,
상기 제1 및 제2 콘택홀들 각각은 상기 게이트 절연층을 관통하여 상기 액티브 패턴의 상기 소스 및 드레인 영역들의 각각의 일부를 노출시키는 것을 특징으로 하는 표시 장치.
In the second paragraph, each of the lighting inspection transistors,
Further comprising a gate insulating layer interposed between the substrate and the interlayer insulating layer and covering the active pattern,
A display device, characterized in that each of the first and second contact holes penetrates the gate insulating layer to expose a portion of each of the source and drain regions of the active pattern.
제2 항에 있어서,
상기 기판 상의 상기 비표시 영역에 배치되고, 데이터 전압을 생성하는 데이터 구동부를 더 포함하고,
상기 점등 검사 회로부는 상기 화소열들과 상기 데이터 구동부 사이에 배치되는 것을 특징으로 하는 표시 장치.
In the second paragraph,
Further comprising a data driver arranged in the non-display area on the substrate and generating a data voltage,
A display device, characterized in that the lighting inspection circuit unit is arranged between the pixel rows and the data driving unit.
제7 항에 있어서,
상기 기판 상의 상기 비표시 영역에서 상기 점등 검사 회로부와 상기 화소열들 사이에 배치되는 디멀티플렉서를 더 포함하고,
상기 디멀티플렉서는 상기 데이터 구동부로부터 상기 데이터 전압을 수신하여 상기 데이터 전압을 상기 화소열들에 제공하는 것을 특징으로 하는 표시 장치.
In Article 7,
Further comprising a demultiplexer arranged between the lighting inspection circuit and the pixel rows in the non-display area on the substrate,
A display device, characterized in that the demultiplexer receives the data voltage from the data driving unit and provides the data voltage to the pixel columns.
제8 항에 있어서, 상기 소스 전극은 상기 데이터 구동부와 인접하여 위치하고, 상기 드레인 전극은 상기 디멀티플렉서와 인접하여 위치하는 것을 특징으로 하는 표시 장치.A display device, characterized in that in claim 8, the source electrode is positioned adjacent to the data driving unit, and the drain electrode is positioned adjacent to the demultiplexer. 제1 항에 있어서,
상기 기판 상의 상기 비표시 영역에 배치되며, 상기 점등 검사 회로부와 전기적으로 연결되고, 상기 점등 검사 전압의 전압 레벨을 측정하는 정전기 방지 회로부를 더 포함하고,
상기 정전기 방지 회로부가 상기 점등 검사 전압의 전압 레벨을 기설정된 전압 레벨보다 높은 것으로 측정하는 경우, 상기 점등 검사 전압이 상기 점등 검사 트랜지스터들로 제공되지 않는 것을 특징으로 하는 표시 장치.
In the first paragraph,
Further comprising an anti-static circuit section disposed in the non-display area on the substrate, electrically connected to the lighting inspection circuit section, and measuring the voltage level of the lighting inspection voltage;
A display device characterized in that when the static electricity prevention circuit measures the voltage level of the lighting inspection voltage as being higher than a preset voltage level, the lighting inspection voltage is not supplied to the lighting inspection transistors.
제10 항에 있어서, 상기 점등 검사 트랜지스터들 각각의 상기 게이트 전극의 상기 제1 측면으로부터 상기 제1 콘택홀이 이격되는 최대 거리는 상기 기설정된 전압에 대응하여 결정되는 것을 특징으로 하는 표시 장치.A display device, characterized in that in claim 10, the maximum distance at which the first contact hole is spaced from the first side of the gate electrode of each of the lighting inspection transistors is determined in response to the preset voltage. 제1 항에 있어서, 상기 화소열들은,
제1 색을 표시하는 제1 화소 및 제2 색을 표시하는 제2 화소가 반복적으로 배열되는 제1 화소열;
제3 색을 표시하는 제3 화소가 배열되는 제2 화소열; 및
상기 제2 화소 및 상기 제1 화소가 반복적으로 배열되는 제3 화소열을 포함하는 것을 특징으로 하는 표시 장치.
In the first paragraph, the pixel rows are
A first pixel column in which a first pixel displaying a first color and a second pixel displaying a second color are repeatedly arranged;
a second pixel array in which a third pixel representing a third color is arranged; and
A display device characterized by including a third pixel row in which the second pixel and the first pixel are repeatedly arranged.
제12 항에 있어서, 상기 점등 검사 회로부는 상기 제1 화소열 및 상기 제3 화소열에 포함되는 상기 제1 화소 및 상기 제2 화소에 교번하여 상기 점등 검사 전압을 인가하는 것을 특징으로 하는 표시 장치.A display device, characterized in that in claim 12, the lighting inspection circuit unit alternately applies the lighting inspection voltage to the first pixel and the second pixel included in the first pixel column and the third pixel column. 제13 항에 있어서, 상기 점등 검사 트랜지스터들은 제1 점등 검사 트랜지스터, 제2 점등 검사 트랜지스터 및 제3 점등 검사 트랜지스터를 포함하고,
상기 제1 및 제2 점등 검사 트랜지스터들은 상기 제1 화소열 및 상기 제3 화소열에 전기적으로 연결되며,
상기 제3 점등 검사 트랜지스터는 상기 제2 화소열에 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
In the 13th paragraph, the lighting inspection transistors include a first lighting inspection transistor, a second lighting inspection transistor, and a third lighting inspection transistor,
The first and second lighting inspection transistors are electrically connected to the first pixel row and the third pixel row,
A display device, characterized in that the third lighting inspection transistor is electrically connected to the second pixel row.
제14 항에 있어서, 상기 점등 검사 전압은 제1 점등 검사 전압, 제2 점등 검사 전압 및 제3 점등 검사 전압을 포함하고,
상기 제1 점등 검사 트랜지스터는 제1 검사 제어 신호에 기초하여 상기 제1 화소에 상기 제1 점등 검사 전압을 제공하며,
상기 제2 점등 검사 트랜지스터는 제2 검사 제어 신호에 기초하여 상기 제2 화소에 상기 제2 점등 검사 전압을 제공하고,
상기 제3 점등 검사 트랜지스터는 제3 검사 제어 신호에 기초하여 상기 제3 화소에 상기 제3 점등 검사 전압을 제공하는 것을 특징으로 하는 표시 장치.
In the 14th paragraph, the lighting inspection voltage includes a first lighting inspection voltage, a second lighting inspection voltage, and a third lighting inspection voltage,
The first lighting inspection transistor provides the first lighting inspection voltage to the first pixel based on the first inspection control signal,
The second lighting inspection transistor provides the second lighting inspection voltage to the second pixel based on the second inspection control signal,
A display device, characterized in that the third lighting inspection transistor provides the third lighting inspection voltage to the third pixel based on a third inspection control signal.
제1 항에 있어서,
상기 화소열들에 제공되는 데이터 전압을 생성하는 데이터 구동부;
상기 화소열들에 제공되는 스캔 신호를 생성하는 게이트 구동부; 및
상기 데이터 구동부 및 상기 게이트 구동부를 제어하는 제어 신호를 생성하는 타이밍 제어부를 더 포함하는 것을 특징으로 하는 표시 장치.
In the first paragraph,
A data driver that generates a data voltage provided to the above pixel rows;
A gate driver for generating a scan signal provided to the above pixel rows; and
A display device further comprising a timing control unit that generates a control signal for controlling the data driving unit and the gate driving unit.
KR1020210029102A 2020-03-16 2021-03-04 Display device Active KR102815037B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110276524.3A CN113410149B (en) 2020-03-16 2021-03-15 Display device
US17/203,506 US11238765B2 (en) 2020-03-16 2021-03-16 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200031869 2020-03-16
KR20200031869 2020-03-16

Publications (2)

Publication Number Publication Date
KR20210117164A KR20210117164A (en) 2021-09-28
KR102815037B1 true KR102815037B1 (en) 2025-06-02

Family

ID=77923297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210029102A Active KR102815037B1 (en) 2020-03-16 2021-03-04 Display device

Country Status (1)

Country Link
KR (1) KR102815037B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3396620B2 (en) * 1998-03-20 2003-04-14 シャープ株式会社 Active matrix substrate and inspection method thereof
KR102400302B1 (en) * 2015-09-08 2022-05-23 삼성디스플레이 주식회사 Display panel and method of forming a lighting test line of the same
KR102534678B1 (en) * 2018-04-09 2023-05-22 삼성디스플레이 주식회사 Display panel and display device having the same

Also Published As

Publication number Publication date
KR20210117164A (en) 2021-09-28

Similar Documents

Publication Publication Date Title
EP4123715A1 (en) Display substrate, preparation method therefor, and display apparatus
JP6004560B2 (en) Display device
CN113410149B (en) Display device
KR20170124065A (en) Backplane Substrate and Organic Light Emitting Display Device
KR20070117268A (en) Thin film transistor substrate and liquid crystal panel comprising the same
EP1918997A2 (en) Display device and method of manufacturing the same
KR102814639B1 (en) Display device
GB2576825A (en) Display apparatus with touch sensor
EP3496078A1 (en) Organic light-emitting display device
US7079199B2 (en) Liquid crystal display panel
TWI398712B (en) Thin film transistor array panel with improved connection structure to test line
JP7478257B2 (en) Display device
JP2014149429A (en) Liquid crystal display device and method for manufacturing liquid crystal display device
US9929225B2 (en) Display device and a manufacturing method thereof
KR20130001585A (en) Thin film transistor array panel and manufacturing method thereof
KR20120080913A (en) Organic light emitting display device
WO2024007435A1 (en) Display panel
US20250113714A1 (en) Display substrate and manufacturing method therefor, and display device
KR20120050147A (en) Thin film transistor array panel
CN101819986B (en) Electro-optical device and electronic apparatus
KR20070019401A (en) Driving film for organic light emitting display device, driving package, manufacturing method thereof and organic light emitting display device comprising same
KR20190100996A (en) Flat panel display device
EP4123427A1 (en) Display panel and display device
KR102815037B1 (en) Display device
WO2021005855A1 (en) Display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20210304

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20241024

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250310

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250527

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250528

End annual number: 3

Start annual number: 1

PG1601 Publication of registration