[go: up one dir, main page]

KR102803444B1 - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR102803444B1
KR102803444B1 KR1020200001423A KR20200001423A KR102803444B1 KR 102803444 B1 KR102803444 B1 KR 102803444B1 KR 1020200001423 A KR1020200001423 A KR 1020200001423A KR 20200001423 A KR20200001423 A KR 20200001423A KR 102803444 B1 KR102803444 B1 KR 102803444B1
Authority
KR
South Korea
Prior art keywords
resin layer
layer
thermoplastic resin
layers
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200001423A
Other languages
English (en)
Other versions
KR20210088226A (ko
Inventor
오카다히로키
정희정
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200001423A priority Critical patent/KR102803444B1/ko
Priority to US16/809,932 priority patent/US11122679B2/en
Priority to CN202010446826.6A priority patent/CN113079620B/zh
Publication of KR20210088226A publication Critical patent/KR20210088226A/ko
Application granted granted Critical
Publication of KR102803444B1 publication Critical patent/KR102803444B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233Filters, inductors or a magnetic substance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0269Non-uniform distribution or concentration of particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0344Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0358Resin coated copper [RCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08Magnetic details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 절연바디, 상기 절연바디에 배치된 신호부, 및 상기 절연바디의 상기 신호부 주위에 배치된 도전성 비아를 포함하는 쉴드부를 포함하며, 상기 도전성 비아는 투자율이 서로 다른 제1 및 제2금속층을 포함하는 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 개시는 인쇄회로기판에 관한 것이다.
휴대용 모바일 및 디스플레이용 전자기기의 경박단소화 추세가 급 진전되고, 기기 내 부품 간의 신호전달 속도는 고속화되며, 회로기판은 고밀도의 미세 회로화가 진행됨에 따라, 인접회로 간의 전자파 노이즈 발생에 따른 신호간섭 현상(EMI: Electromagnetic Interference)의 피해가 증가하는 추세에 있다.
본 개시의 여러 목적 중 하나는 전자파 노이즈 발생에 따른 신호간섭 현상을 개선할 수 있는 인쇄회로기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 투자율이 서로 다른 복수의 금속층을 이용하여 전자파 쉴드를 위한 도전성 비아를 형성하는 것이다.
예를 들면, 본 개시에서 제안하는 일례에 따른 인쇄회로기판은 절연바디; 상기 절연바디에 배치된 신호부; 및 상기 절연바디의 상기 신호부 주위에 배치된 도전성 비아를 포함하는 쉴드부; 를 포함하며, 상기 도전성 비아는 투자율이 서로 다른 제1 및 제2금속층을 포함하는 것일 수있다.
본 개시의 여러 효과 중 일 효과로서 전자파 노이즈 발생에 따른 신호간섭 현상을 개선할 수 있는 인쇄회로기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 인쇄회로기판의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도 5는 제1금속층의 두께에 따른 전자파 차폐 효과를 개략적으로 나타낸다.
도 6은 제1금속층과 제2금속층의 전자파 차폐 효과 차이를 개략적으로 나타낸다.
도 7은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는 예를 들면 스마트폰(1100)일 수 있다. 스마트폰(1100)에는 안테나가 적용될 수 있다. 예를 들면, 안테나는 안테나 모듈 형태로 적용될 수 있으며, 안테나 모듈은 안테나 패턴 및 피딩 패턴을 포함하는 안테나 기판 상에 무선통신 집적회로가 실장 된 것일 수 있다. 또는, 안테나 모듈은 피딩 패턴을 포함하는 안테나 기판 상에 칩 안테나와 무선통신 집적회로가 각각 실장 된 것일 수도 있다. 안테나 기판은 다층 인쇄회로기판일 수 있다. 스마튼폰(1100) 내 안테나 모듈이 적용됨으로써, 다양한 방향으로 안테나 신호의 방사(R')가 가능하다. 한편, 안테나가 적용되는 전자기기는 이러한 스마트폰(1100)에 한정되는 것은 아니다. 예를 들면, 스마트폰(1100) 외에도 상술한 바와 같은 다른 종류의 전자기기일 수도 있음은 물론이다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 인쇄회로기판의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도면을 참조하면, 일례에 따른 인쇄회로기판(100A)은 절연바디(110), 절연바디(110)에 배치된 신호부(130), 및 절연바디에 배치된 쉴드부(170)를 포함한다. 쉴드부(170)는 하나 이상의 도전성 비아(150)를 포함한다. 예를 들면, 복수 개의 도전성 비아(150)를 포함할 수 있으며, 이때 도전성 비아(150)는 신호부(130) 주위에 서로 이격되어 배치될 수 있다. 도전성 비아(150)는 투자율이 서로 다른 제1금속층(151)과 제2금속층(152)을 포함한다. 예를 들면, 제2금속층(152)은 제1금속층(151)보다 투자율이 큰 금속을 포함할 수 있다.
한편, 최근 인접회로 간의 전자파 노이즈 발생에 따른 신호간섭 현상의 피해가 증가하는 추세에 있으며, 이에 전자파 노이즈 발생에 따른 신호간섭 현상을 개선하는 것이 요구되고 있다. 예를 들면, 고주파 신호를 송수신하는 5G용 안테나 기판 등에는 전자파 차폐가 중요한 이슈로 떠오르고 있다. 이를 개선하기 위하여, 예를 들면, 신호용 회로 주위에 다수의 도전성 비아를 배치하는 것을 고려해볼 수 있다. 전자파 노이즈는 금속을 포함하는 쉴드층에 의한 반사나 쉴드층에 흡수되어 감쇠하는 것으로 제거할 수 있기 때문이다. 도전성 비아의 재료로는 도금 공정에 일반적으로 사용하는 금속, 예를 들면, 구리(Cu)를 이용할 수 있다. 한편, 흡수에 의한 노이즈 감소는 쉴드층의 두께가 두꺼울수록, 도전율이 높을수록, 그리고 투자율이 높을수록 효과가 증가한다. 그런데, 구리(Cu)는 투자율이 상대적으로 낮은바, 쉴드층의 두께가 상당히 두꺼워야 충분한 노이즈 감소 효과를 가질 수 있다. 이 경우, 도전성 비아의 크기가 커질 수 있으며, 따라서 디자인 제약을 받을 수 있다.
반면, 일례에 따른 인쇄회로기판(100A)은 신호부(130) 주위에 도전성 비아(150)를 배치하되, 도전성 비아(150)가 투자율이 서로 다른 제1금속층(151)과 제2금속층(152)을 포함한다. 예를 들면, 제2금속층(152)은 제1금속층(151)보다 투자율이 큰 금속을 포함할 수 있다. 예를 들면, 제한되지 않는 일례로서, 제1금속층(151)은 구리(Cu)를 포함할 수 있으며, 제2금속층(152)은 철(Fe) 및 니켈(Ni)을 포함하는 합금을 포함할 수 있다. 구리(Cu)에 비하여 철(Fe)과 니켈(Ni)은 투자율이 수백 내지 수천 배 크기 때문에, 이러한 조합의 제1금속층(151)과 제2금속층(152)을 포함하는 도전성 비아(150)는, 단순히 구리(Cu)를 포함하는 금속층을 포함하는 도전성 비아보다 얇은 두께로도 우수한 노이즈 감소 효과를 가질 수 있다. 따라서, 도전성 비아(150)의 크기를 축소시킬 수 있고, 그 결과 신호부(130) 주위에 보다 많은 수의 도전성 비아(150)를 용이하게 형성할 수 있다. 따라서, 디자인 유연성을 개선할 수 있으며, 보다 우수한 노이즈 감소 효과를 가질 수 있다. 더불어, 도전성 비아(150)가 단순히 투자율이 큰 제2금속층(152)을 포함하는 것이 아니라, 투자율이 낮은 제1금속층(151)을 함께 포함하는바, 투자율 외에 제1금속층(151)을 통하여 가질 수 있는 효과, 예컨대 도금 용이, 원가 절감, 공정 단순화, 및/또는 신뢰성 개선 등의 부가적인 효과를 함께 가질 수 있다.
이하에서는 도면을 참조하여 일례에 따른 인쇄회로기판(100A)의 구성요소에 대하여 보다 자세히 설명한다.
절연바디(110)는 절연영역을 제공한다. 절연바디(110)는 복수의 절연층(111, 112, 113, 114, 121, 122, 123)을 포함할 수 있다. 각각의 절연층(111, 112, 113, 114, 121, 122, 123)은 절연물질을 포함할 수 있으며, 이때 절연물질로는 열경화성 수지, 열가소성 수지, 또는 이들과 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 및/또는 무기필러와 같은 보강재를 포함하는 다양한 재료를 포함할 수 있다. 필요에 따라서, 절연바디(110)는 복수의 열가소성 수지층(111, 112, 113, 114)과 복수의 열경화성 수지층(121, 122, 123)을 포함하는 적층체를 포함할 수 있다. 예를 들면, 절연바디(110)는 제1열가소성 수지층(111), 제1열가소성 수지층(111) 상에 배치된 제1열경화성 수지층(121), 제1열경화성 수지층(121) 상에 배치된 제2열가소성 수지층(112), 제2열가소성 수지층(112) 상에 배치된 제2열경화성 수지층(122), 및 제2열경화성 수지층(122) 상에 배치된 제3열가소성 수지층(113)을 포함할 수 있다. 복수의 열가소성 수지층(111, 112, 113, 114)과 복수의 열경화성 수지층(121, 212, 123)은 상하로 교대로 적층될 수 있다.
열가소성 수지층(111, 112, 113, 114)으로는, 예컨대 고주파 신호 전달 측면에서, 액정폴리머(LCP: Liquid crystal polymer), PTFE(Polytetrafluoroethylene), PPS(Polyphenylene Sulfide), PPE(Polyphenylene Ether), 폴리이미드(PI) 등이 사용될 수 있다. 열가소성 수지층(111, 112, 113, 114)의 수지의 종류, 수지에 함유되는 필러의 종류, 필러의 함량 등에 따라서, 유전정접(Dielectric dissipation factor, Df)이 조절될 수 있다. 여기서, 유전정접은 유전손실에 대한 값으로, 유전손실은 수지층(유전체)에 교류성 전계가 형성되었을 때 발생하는 손실 전력을 의미한다. 유전정접은 유전손실에 비례하며 유전정접이 작을수록 유전손실이 작다. 저유전손실 특성을 가지는 열가소성 수지층(111, 112, 113, 114)은 고주파 신호 전달에 있어서 손실 감소 측면에서 유리하다. 열가소성 수지층(111, 112, 113, 114)의 유전정접은 각각 0.003 이하일 수 있으며, 예컨대 0.002 이하일 수 있다. 또한, 열가소성 수지층(111, 112, 113, 114)의 유전상수(Dielectric Constant, Dk)는 각각 3.5 이하일 수 있다.
열경화성 수지층(121, 122, 123)으로는, 예컨대 고주파 신호 전달 측면에서, PPE(Polyphenylene ether), 변성 폴리이미드(PI), 변성 에폭시(Epoxy) 등이 사용될 수 있다. 열경화성 수지층(121, 122, 123)의 수지의 종류, 수지에 함유되는 필러의 종류, 필러의 함량 등에 따라서, 유전정접이 조절될 수 있다. 여기서, 유전정접은 유전손실에 대한 값으로, 유전손실은 수지층(유전체)에 교류성 전계가 형성되었을 때 발생하는 손실 전력을 의미한다. 유전정접은 유전손실에 비례하며 유전정접이 작을수록 유전손실이 작다. 저유전손실 특성을 가지는 열경화성 수지층(121, 122, 123)은 고주파 신호 전달에 있어서 손실 감소 측면에서 유리하다. 열경화성 수지층(121, 122, 123)의 유전정접은 각각 0.003 이하일 수 있으며, 예를 들면, 0.002 이하일 수 있다. 또한, 열경화성 수지층(121, 122, 123)의 유전상수는 각각 3.5 이하일 수 있다.
열가소성 수지층(111, 112, 113, 114) 각각의 두께는 열경화성 수지층(121, 122, 123) 각각의 두께보다 두꺼울 수 있다. 고주파 신호 전달 측면에서, 이러한 두께 관계를 가지는 것이 보다 바람직할 수 있다. 상하로 인접한 열가소성 수지층(111, 112, 113, 114)과 열경화성 수지층(121, 122, 123)의 계면은 조도면을 포함할 수 있다. 조도면은 조화 처리가 되어 요철을 가지는 면을 의미한다. 이러한 조도면에 의하면 상하로 인접한 열가소성 수지층(111, 112, 113, 114)과 열경화성 수지층(121, 122, 123)은 서로에 대한 밀착력을 확보할 수 있다. 열가소성 수지층(111, 112, 113, 114) 각각은 열경화성 수지층(121, 122, 123) 각각보다 유전정접이 클 수 있다. 이러한 재료의 조합을 선택함으로써, 고주파 영역에서의 신호전송 손실을 더욱 효과적으로 개선할 수 있다.
신호부(130)는 복수 층의 회로층(131, 132, 133, 134)과 복수 층의 회로층(131, 132, 133, 134)을 상하로 연결하는 복수 층의 비아층(141, 142, 143)을 포함한다. 예를 들면, 신호부(130)는 제1열가소성 수지층(111)의 상에 배치되며 제1열경화성 수지층(121)에 매립된 제1회로층(131), 제2열가소성 수지층(112) 상에 배치되며 제2열경화성 수지층(122)에 매립된 제2회로층(132), 제3열가소성 수지층(113) 상에 배치되며 제3열경화성 수지층(123)에 매립된 제3회로층(133), 제4열가소성 수지층(114) 상에 배치된 제4회로층(134), 제1열경화성 수지층(121) 및 제2열가소성 수지층(112)을 관통하며 제1 및 제2회로층(131, 132)을 연결하는 제1비아층(141), 제2열경화성 수지층(122) 및 제3열가소성 수지층(113)을 관통하며 제2 및 제3회로층(132, 133)을 연결하는 제2비아층(142), 및 제3열경화성 수지층(123) 및 제4열가소성 수지층(114)을 관통하며 제3 및 제4회로층(133, 134)을 연결하는 제3비아층(143)을 포함할 수 있다. 회로층(131, 132, 133, 134)은 열가소성 수지층(111, 112, 113, 114) 상에 각각 돌출될 수 있다. 회로층(131, 132, 133, 134) 중 절연바디(110) 내에 매립되는 회로층(131, 132, 133)은 열경화성 수지층(121, 122, 123)에 각각 매립될 수 있다. 비아층(141, 142, 143)은 각각 인접한 열가소성 수지층(111, 112, 113, 114)과 열경화성 수지층(121, 122, 123)을 동시에 관통할 수 있다.
회로층(131, 132, 133, 134)의 재료로는 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 회로층(131, 132, 133, 134)은 각각 도금 공정, 예컨대 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 회로층(131, 132, 133, 134)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면 안테나 패턴, 신호 패턴, 그라운드 패턴, 파워 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 안테나 패턴, 그라운드 패턴 및 파워 패턴을 제외한 각종 신호를 위한 패턴, 예를 들면, 피딩 패턴을 포함한다. 회로층(131, 132, 133, 134)의 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다.
비아층(141, 142, 143)의 재료로도 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 비아층(141, 142, 143)도 각각 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 비아층(141, 142, 143)은 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 안테나 연결을 위한 접속비아, 신호 연결을 위한 접속비아, 그라운드 연결을 위한 접속비아, 파워 연결을 위한 접속비아 등을 포함할 수 있다. 여기서, 신호 연결을 위한 접속비아는 안테나 연결을 위한 접속비아, 그라운드 연결을 위한 접속비아 및 파워 연결을 위한 접속비아를 제외한 각종 신호의 연결을 위환 접속비아, 예를 들면, 피딩을 위한 접속비아를 포함한다. 이들 접속비아는 각각 금속물질로 완전히 충전될 수 있으며, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼 형상 등 다양한 형상을 가질 수 있다.
쉴드부(170)는 제1 내지 제3열가소성 수지층(111, 112, 113)과 제1 및 제2열경화성 수지층(121, 122)을 관통하는 도전성 비아(150)를 하나 이상, 예를 들면 복수 개로 포함한다. 도전성 비아(150)는 투자율이 서로 다른 제1금속층(151)과 제2금속층(152)을 포함한다. 예를 들면, 제2금속층(152)은 제1금속층(151)보다 투자율이 큰 금속을 포함할 수 있으며, 제한되지 않는 일례로서, 제1금속층(151)은 구리(Cu)를 포함할 수 있고, 제2금속층(152)은 철(Fe) 및 니켈(Ni)을 포함하는 합금을 포함할 수 있으나, 이에 한정되는 것은 아니며, 투자율이 다른 다양한 금속 조합이 적용될 수 있음은 물론이다. 도전성 비아(150)는 절연바디(110)의 적어도 일부를 관통하는 비아홀(150h)의 벽면을 따라 배치된 컨퍼멀 비아(Conformal VIA)일 수 있다. 예컨대, 도전성 비아(150)는 비아홀(150h)의 벽면 상에 배치된 제1금속층(151)과 제1금속층(151) 상에 배치된 제2금속층(152)을 포함할 수 있다. 이 경우, 신호부(130)를 향하여 또는 신호부(130)로부터 발생되어, 도전성 비아(150)로 유입되는 전자파의 경로에 있어서, 제1금속층(151)과 제2금속층(152)이 각각 이중으로 전자파를 차폐할 수 있으며, 결과적으로는 하나의 도전성 비아(150)마다 다중으로 전자파를 차폐할 수 있는바, 보다 우수한 전자파 차폐 효과를 가질 수 있다. 도전성 비아(150)는 인접한 한 쌍의 열가소성 수지층(111, 112, 113, 114)과 열경화성 수지층(121, 122, 123)만 관통할 수도 있으며, 이 경우 상하로 다수의 도전성 비아(150)가 패드 패턴을 사이에 두고 스택 형태로 배치될 수 있다. 도전성 비아(150)는 원기둥 형상, 테이퍼 형상 등 다양한 형상을 가질 수 있다.
쉴드부(170)는 그라운드 패턴(160)을 더 포함할 수 있다. 그라운드 패턴(160)은 절연바디(110)의 하측에 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 그라운드 패턴(160)은 필요에 따라서 절연바디(110) 내에 배치될 수도 있다. 도전성 비아(150)는 그라운드 패턴(160)과 연결될 수 있다. 예를 들면, 도전성 비아(150)는 그라운드로 기능할 수 있다. 그라운드 패턴(160)은 신호부(130)의 하측을 막는 그라운드 플레인(Ground Plane) 형태일 수 있다. 이를 통하여, 신호부(130)의 하측에서도 전자파 차폐 효과를 가질 수 있다. 그라운드 패턴(160)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 포함할 수 있으며, AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.
도 5는 제1금속층의 두께에 따른 전자파 차폐 효과를 개략적으로 나타낸다.
도면을 참조하면, (a)에서와 같이 투자율이 상대적으로 작은 금속, 예컨대 구리(Cu)를 포함하는 제1금속층(151)은 상대적으로 얇은 두께(t1)를 갖는 경우에는 충분한 전자파 노이즈 흡수 효과를 가지지 못할 수 있다. 다만, (b)에서와 같이 상대적으로 두꺼운 두께(t2)를 가지는 경우에는 충분한 전자파 노이즈 흡수 효과를 가질 수 있다. 이를 통하여, 투자율이 상대적으로 작은 금속을 포함하는 쉴드층은 두께가 두꺼워야 하는 것을 알 수 있다.
도 6은 제1금속층과 제2금속층의 전자파 차폐 효과 차이를 개략적으로 나타낸다.
도면을 참조하면, (a)에서와 같이 투자율이 상대적으로 작은 금속, 예컨대 구리(Cu)를 포함하는 제1금속층(151)은 상대적으로 두꺼운 두께(t2)를 가지는 경우에 비로서 충분한 전자파 노이즈 흡수 효과를 가질 수 있다. 반면, (b)에서와 같이 투자율이 상대적으로 큰 금속, 예컨대 니켈(Ni) 및 철(Fe)을 포함하는 합금을 포함하는 제2금속층(152)은 상대적으로 얇은 두께(t3)를 가지는 경우에도 충분한 전자파 노이즈 흡수 효과를 가질 수 있음을 알 수 있다. 이를 통해서, 투자율이 상대적으로 큰 금속을 포함하는 쉴드층은 두께가 얇아질 수 있음을 알 수 있다.
도 7은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(100B)은 절연바디(110)가 제1열가소성 수지층(111), 제1열가소성 수지층(111)의 상면 상에 배치된 제1열경화성 수지층(121), 제1열가소성 수지층(111)의 하면 상에 배치된 제2열경화성 수지층(122), 제1열경화성 수지층(121)의 상면 상에 배치된 제2열가소성 수지층(112), 및 제2열경화성 수지층(122)의 하면 상에 배치된 제3열가소성 수지층(113)을 포함한다. 또한, 신호부(130)가 제1열가소성 수지층(111)의 상면 상에 배치되며 제1열경화성 수지층(121)에 매립된 제1회로층(131), 제1열가소성 수지층(111)의 하면 상에 배치되며 제2열경화성 수지층(122)에 매립된 제2회로층(132), 제2열가소성 수지층(112)의 상면 상에 배치된 제3회로층(133), 제3열가소성 수지층(113)의 하면 상에 배치된 제4회로층(134), 제1열경화성 수지층(121) 및 제2열가소성 수지층(112)을 관통하며 제1 및 제3회로층(131, 133)을 연결하는 제1비아층(141), 및 제2열경화성 수지층(122) 및 제3열가소성 수지층(113)을 관통하며 제2 및 제4회로층(132, 134)을 연결하는 제2비아층(142)을 포함한다. 쉴드부(170)는 제1 내지 제3열가소성 수지층(111, 112, 113)과 제1 및 제2열경화성 수지층(121, 122)을 관통하는 도전성 비아(150)를 복수 개로 포함한다. 쉴드부(170)는 각각의 도전성 비아(150)와 연결된 그라운드 패턴(160)을 더 포함할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
본 개시에서 측부, 측면 등의 표현은 편의상 제1방향 또는 제2방향을 향하는 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 제3방향을 향하는 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 제3방향의 반대 방향을 향하는 방향, 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (14)

  1. 절연바디;
    상기 절연바디에 배치된 배선 구조; 및
    상기 절연바디의 상기 배선 구조 주위에 배치된 도전성 비아를 포함하는 쉴드부; 를 포함하며,
    상기 배선 구조는 복수 층의 회로층 및 두께 방향으로 상기 복수 층의 회로층을 연결하는 한층 이상의 비아층을 포함하고,
    상기 복수 층의 회로층은 각각 신호 패턴을 포함하며,
    상기 도전성 비아는 투자율이 서로 다른 제1 및 제2금속층을 포함하는,
    인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 도전성 비아는 상기 절연바디의 적어도 일부를 관통하는 비아홀의 벽면을 따라 배치된 컨퍼멀 비아(Conformal VIA)인,
    인쇄회로기판.
  3. 제 2 항에 있어서,
    상기 제1금속층은 상기 비아홀의 벽면 상에 배치되고,
    상기 제2금속층은 상기 제1금속층 상에 배치되며,
    상기 제2금속층은 상기 제1금속층보다 투자율이 큰 금속을 포함하는,
    인쇄회로기판.
  4. 제 3 항에 있어서,
    상기 제1금속층은 구리(Cu)를 포함하고,
    상기 제2금속층은 철(Fe) 및 니켈(Ni)을 포함하는 합금을 포함하는,
    인쇄회로기판.
  5. 제 1 항에 있어서,
    상기 쉴드부는 상기 도전성 비아를 복수 개로 포함하며,
    상기 복수 개의 도전성 비아는 상기 배선 구조 주위에 서로 이격되어 배치된,
    인쇄회로기판.
  6. 제 1 항에 있어서,
    상기 쉴드부는 상기 도전성 비아와 연결된 그라운드 패턴을 더 포함하는,
    인쇄회로기판.
  7. 제 1 항에 있어서,
    상기 절연바디는 열경화성 수지층 및 열가소성 수지층의 적층체를 포함하는,
    인쇄회로기판.
  8. 제 7 항에 있어서,
    상기 열가소성 수지층은 LCP(Liquid crystal polymer)를 포함하는,
    인쇄회로기판.
  9. 제 7 항에 있어서,
    상기 열가소성 수지층은 상기 열경화성 수지층보다 두꺼운,
    인쇄회로기판.
  10. 제 7 항에 있어서,
    상기 열가소성 수지층은 상기 열경화성 수지층보다 유전정접이 큰,
    인쇄회로기판.
  11. 제 7 항에 있어서,
    상기 적층체는 복수 층의 상기 열경화성 수지층 및 복수 층의 상기 열가소성 수지층이 상하로 교대로 적층된,
    인쇄회로기판.
  12. 제 11 항에 있어서,
    상기 적층체 중 상하로 인접한 어느 한 쌍의 상기 열가소성 수지층 및 상기 열경화성 수지층에 있어서,
    상기 복수 층의 회로층 중 제1회로층은 상기 열경화성 수지층에 매립되고,
    상기 복수 층의 회로충 중 제2회로층은 상기 열가소성 수지층 상에 돌출되며,
    상기 한층 이상의 비아층 중 제1비아층은 상기 열경화성 수지층 및 상기 열가소성 수지층을 관통하여 상기 제1 및 제2회로층을 연결하는,
    인쇄회로기판.
  13. 제 1 항에 있어서,
    상기 절연바디는 제1열가소성 수지층, 상기 제1열가소성 수지층 상에 배치된 제1열경화성 수지층, 상기 제1열경화성 수지층 상에 배치된 제2열가소성 수지층, 상기 제2열가소성 수지층 상에 배치된 제2열경화성 수지층, 및 상기 제2열경화성 수지층 상에 배치된 제3열가소성 수지층을 포함하고,
    상기 복수 층의 회로층은 상기 제1열가소성 수지층의 상에 배치되며 상기 제1열경화성 수지층에 매립된 제1회로층, 상기 제2열가소성 수지층 상에 배치되며 상기 제2열경화성 수지층에 매립된 제2회로층, 및 상기 제3열가소성 수지층 상에 배치된 제3회로층을 포함하고,
    상기 한층 이상의 비아층은 상기 제1열경화성 수지층 및 상기 제2열가소성 수지층을 관통하며 상기 제1 및 제2회로층을 연결하는 제1비아층, 및 상기 제2열경화성 수지층 및 상기 제3열가소성 수지층을 관통하며 상기 제2 및 제3회로층을 연결하는 제2비아층을 포함하며,
    상기 쉴드부는 상기 제1 내지 제3열가소성 수지층과 상기 제1 및 제2열경화성 수지층을 관통하는 상기 도전성 비아를 포함하는,
    인쇄회로기판.
  14. 제 1 항에 있어서,
    상기 절연바디는 제1열가소성 수지층, 상기 제1열가소성 수지층의 상면 상에 배치된 제1열경화성 수지층, 상기 제1열가소성 수지층의 하면 상에 배치된 제2열경화성 수지층, 상기 제1열경화성 수지층의 상면 상에 배치된 제2열가소성 수지층, 및 상기 제2열경화성 수지층의 하면 상에 배치된 제3열가소성 수지층을 포함하고,
    상기 복수 층의 회로층은 상기 제1열가소성 수지층의 상면 상에 배치되며 상기 제1열경화성 수지층에 매립된 제1회로층, 상기 제1열가소성 수지층의 하면 상에 배치되며 상기 제2열경화성 수지층에 매립된 제2회로층, 및 상기 제2열가소성 수지층의 상면 상에 배치된 제3회로층을 포함하고,
    상기 한층 이상의 비아층은 상기 제3열가소성 수지층의 하면 상에 배치된 제4회로층, 상기 제1열경화성 수지층 및 상기 제2열가소성 수지층을 관통하며 상기 제1 및 제3회로층을 연결하는 제1비아층, 및 상기 제2열경화성 수지층 및 상기 제3열가소성 수지층을 관통하며 상기 제2 및 제4회로층을 연결하는 제2비아층을 포함하며,
    상기 쉴드부는 상기 제1 내지 제3열가소성 수지층과 상기 제1 및 제2열경화성 수지층을 관통하는 상기 도전성 비아를 포함하는,
    인쇄회로기판.
KR1020200001423A 2020-01-06 2020-01-06 인쇄회로기판 Active KR102803444B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200001423A KR102803444B1 (ko) 2020-01-06 2020-01-06 인쇄회로기판
US16/809,932 US11122679B2 (en) 2020-01-06 2020-03-05 Printed circuit board
CN202010446826.6A CN113079620B (zh) 2020-01-06 2020-05-25 印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200001423A KR102803444B1 (ko) 2020-01-06 2020-01-06 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20210088226A KR20210088226A (ko) 2021-07-14
KR102803444B1 true KR102803444B1 (ko) 2025-05-07

Family

ID=76608994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200001423A Active KR102803444B1 (ko) 2020-01-06 2020-01-06 인쇄회로기판

Country Status (3)

Country Link
US (1) US11122679B2 (ko)
KR (1) KR102803444B1 (ko)
CN (1) CN113079620B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12137516B2 (en) * 2022-10-06 2024-11-05 Avago Technologies International Sales Pte. Limited Package with self shielding
US20250048548A1 (en) * 2023-07-31 2025-02-06 Avishtech, Inc. Ultrathin composite dielectrics for use in printed circuit boards

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068648A (ja) * 1998-08-19 2000-03-03 Hitachi Aic Inc 多層印刷配線基板の製造方法
JP2001274203A (ja) * 2000-03-24 2001-10-05 Hitachi Cable Ltd 2メタル基板とbga構造
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
JP4991296B2 (ja) 2004-03-09 2012-08-01 日本電気株式会社 多層印刷回路基板用バイア伝送線路
JP2006024653A (ja) * 2004-07-06 2006-01-26 Tokyo Electron Ltd 貫通基板および貫通基板の製造方法
US8994480B2 (en) 2009-07-21 2015-03-31 Nec Corporation Resonant elements designed vertically in a multilayer board and filters based on these elements
US8410376B2 (en) * 2009-08-28 2013-04-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
KR101922875B1 (ko) * 2016-03-31 2018-11-28 삼성전기 주식회사 전자부품 패키지
KR102052899B1 (ko) * 2016-03-31 2019-12-06 삼성전자주식회사 전자부품 패키지
KR102045235B1 (ko) * 2016-03-31 2019-11-15 삼성전자주식회사 전자부품 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20210088226A (ko) 2021-07-14
US11122679B2 (en) 2021-09-14
US20210212198A1 (en) 2021-07-08
CN113079620A (zh) 2021-07-06
CN113079620B (zh) 2025-10-28

Similar Documents

Publication Publication Date Title
KR102268389B1 (ko) 인쇄회로기판 및 이를 포함하는 안테나 모듈
KR102854182B1 (ko) 전자부품 내장기판
KR102762868B1 (ko) 안테나
KR102737545B1 (ko) 안테나 기판
KR102762873B1 (ko) 안테나 모듈
KR102762884B1 (ko) 안테나 모듈
US11758655B2 (en) Printed circuit board
KR102881007B1 (ko) 인쇄회로기판
KR102789046B1 (ko) 인쇄회로기판
KR102803444B1 (ko) 인쇄회로기판
KR20210001813A (ko) 인쇄회로기판 및 이를 포함하는 전자기기
KR20220004326A (ko) 기판 구조체
CN113411963A (zh) 基板结构和包括该基板结构的电子装置
KR102789012B1 (ko) 안테나 기판
KR102803445B1 (ko) 전자부품 내장기판
KR102789022B1 (ko) 전자부품 내장기판
KR20150142936A (ko) 패키지 기판 및 이를 이용한 패키지
CN113905513A (zh) 印刷电路板和包括该印刷电路板的天线模块
KR20210054431A (ko) 부품실장 기판 및 이를 포함하는 전자기기
CN113365414B (zh) 印刷电路板和模块
KR20230089922A (ko) 안테나 기판
US12295100B2 (en) Printed circuit board including bonding layer, having conductive particles, disposed between core portions
US11864307B2 (en) Printed circuit board
US11735814B2 (en) Antenna module
KR20250023656A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200106

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20221227

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20200106

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250221

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250429

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250430

End annual number: 3

Start annual number: 1

PG1601 Publication of registration