[go: up one dir, main page]

KR102801218B1 - 디스플레이 모듈 패키지 - Google Patents

디스플레이 모듈 패키지 Download PDF

Info

Publication number
KR102801218B1
KR102801218B1 KR1020190107476A KR20190107476A KR102801218B1 KR 102801218 B1 KR102801218 B1 KR 102801218B1 KR 1020190107476 A KR1020190107476 A KR 1020190107476A KR 20190107476 A KR20190107476 A KR 20190107476A KR 102801218 B1 KR102801218 B1 KR 102801218B1
Authority
KR
South Korea
Prior art keywords
wiring
light
wiring member
semiconductor chip
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190107476A
Other languages
English (en)
Other versions
KR20210026539A (ko
Inventor
김다혜
이석현
박정호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190107476A priority Critical patent/KR102801218B1/ko
Priority to US16/860,255 priority patent/US11282995B2/en
Priority to CN202010885240.XA priority patent/CN112447696B/zh
Publication of KR20210026539A publication Critical patent/KR20210026539A/ko
Priority to US17/693,704 priority patent/US11942586B2/en
Application granted granted Critical
Publication of KR102801218B1 publication Critical patent/KR102801218B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W90/00—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H10W20/40—
    • H10W20/49—
    • H10W74/121—
    • H10W74/47—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 일 실시예는, 제1 배선층을 갖는 제1 배선 부재, 상기 제1 배선 부재 상에 배치되며, 상기 제1 배선 부재의 제1 배선층과 전기적으로 연결되는 반도체 칩, 상기 제1 배선 부재 상에 배치되며, 상기 반도체 칩의 적어도 일부를 봉합하는 제1 몰딩 부재, 상기 반도체 칩 및 상기 제1 몰딩 부재 상에 배치되며, 제2 배선층을 갖는 제2 배선 부재, 상기 제1 배선 부재 및 상기 제2 배선 부재 사이에 배치되어 상기 제1 배선층과 상기 제2 배선층을 전기적으로 연결하는 상호 연결 부재, 상기 제2 배선 부재 상에 배치되며, 상기 제2 배선층과 전기적으로 연결되며, 상기 제2 배선 부재를 향하는 제1 면 및 상기 제1면의 반대측인 제2 면을 가지며, 상기 제2면 상에 배치되는 복수의 발광 소자들을 포함하는 발광 소자 집합체 및 상기 제2 배선 부재 상에 배치되며, 상기 복수의 발광 소자들이 노출되도록 상기 발광 소자 집합체를 봉합하는 제2 몰딩 부재를 포함하는 디스플레이 모듈 패키지를 제공한다.

Description

디스플레이 모듈 패키지{DISPLAY MODULE PACKAGE}
본 발명은 디스플레이 모듈 패키지에 관한 것이다.
전자 기기의 디스플레이 패널로서, R(Red), G(Green), B(Blue) 색을 발광하는 엘이디(Light emitting diode, LED)가 기판 상에 직접 실장된 디스플레이 패널이 주목 받고 있다. 특히, 웨어러블(Waerable) 기기와 같은 소형 기기의 경우 디스플레이를 경량화, 소형화, 고해상도화, 고기능화 시키기 위한 연구가 계속되고 있다.
본 발명이 해결하고자 하는 과제 중 하나는, 박형화 및 소형화된 디스플레이 모듈 패키지를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제 중 하나는, 디스플레이의 응답 지연 시간을 최소화할 수 있는 디스플레이 모듈 패키지를 제공하는 것이다.
전술한 과제의 해결 수단으로서, 본 발명의 일 실시예는, 제1 배선층을 갖는 제1 배선 부재, 상기 제1 배선 부재 상에 배치되며, 상기 제1 배선 부재의 제1 배선층과 전기적으로 연결되는 반도체 칩, 상기 제1 배선 부재 상에 배치되며, 상기 반도체 칩의 적어도 일부를 봉합하는 제1 몰딩 부재, 상기 반도체 칩 및 상기 제1 몰딩 부재 상에 배치되며, 제2 배선층을 갖는 제2 배선 부재, 상기 제1 배선 부재 및 상기 제2 배선 부재 사이에 배치되어 상기 제1 배선층과 상기 제2 배선층을 전기적으로 연결하는 상호 연결 부재, 상기 제2 배선 부재 상에 배치되며, 상기 제2 배선층과 전기적으로 연결되며, 상기 제2 배선 부재를 향하는 제1 면 및 상기 제1면의 반대측인 제2 면을 가지며, 상기 제2면 상에 배치되는 복수의 발광 소자들을 포함하는 발광 소자 집합체 및 상기 제2 배선 부재 상에 배치되며, 상기 복수의 발광 소자들이 노출되도록 상기 발광 소자 집합체를 봉합하는 제2 몰딩 부재를 포함하는 디스플레이 모듈 패키지를 제공한다.
또한, 반도체 칩, 상기 반도체 칩 상에 배치되며, 절연층 및 배선층을 포함하고, 상기 반도체 칩의 적어도 일부와 접촉하는 배선 부재, 상기 배선 부재 상에 배치되며, 일면에 배치된 복수의 발광 소자들을 포함하는 발광 소자 집합체 및 상기 배선 부재 상에 배치되며, 상기 발광 소자 집합체를 봉합하되 상기 복수의 발광 소자들을 노출시키는 개구부를 갖는 몰딩 부재를 포함하는 디스플레이 모듈 패키지를 제공한다.
또한, 제1 배선층 및 상기 제1 배선층과 전기적으로 연결되는 연결 단자들을 포함하는 제1 배선 부재, 상기 제1 배선 부재 상에 배치되며, 상기 제1 배선층과 전기적으로 연결되는 접속 부재들을 포함하는 반도체 칩, 상기 제1 배선 부재와 상기 반도체 칩 사이에 배치되며, 상기 접속 부재들을 덮는 언더필 수지, 상기 제1 배선 부재 상에 배치되며, 상기 반도체 칩 및 상기 언더필 수지를 봉합하는 제1 몰딩 부재, 상기 반도체 칩 및 상기 제1 몰딩 부재 상에 배치되며, 절연층, 상기 절연층 상에 배치되는 제2 배선층을 포함하는 제2 배선 부재, 상기 제1 배선 부재 및 상기 제2 배선 부재 사이에 배치되며, 상기 제1 몰딩 부재를 관통하여 상기 제1 배선 부재와 상기 제2 배선 부재를 전기적으로 연결하는 상호 연결 부재, 상기 제2 배선 부재 상에 배치되며, 일면에 배치되는 복수의 발광 소자들을 포함하며, 본딩 와이어를 통해서 상기 제2 배선 부재와 전기적으로 연결되는 발광 소자 집합체, 상기 제2 배선 부재와 상기 발광 소자 집합체 사이에 배치되는 부착 부재 및 상기 제2 배선 부재 상에 배치되며, 상기 본딩 와이어 및 상기 발광 소자 집합체를 봉합하되 상기 복수의 발광 소자들을 노출시키는 개구부를 갖는 제2 몰딩 부재를 포함하며, 상기 제2 배선 부재는 상기 반도체 칩 및 상기 제1 몰딩 부재와 직접 접촉하는 디스플레이 모듈 패키지를 제공한다.
본 발명의 실시예들에 따르면, 발광 소자들과 이들을 제어하는 반도체 칩을 하나의 모듈 패키지에 내장함으로써, 박형화 및 소형화된 디스플레이 모듈 패키지를 제공할 수 있다.
또한, 발광 소자들과 이들을 제어하는 반도체 칩의 신호 전송 거리를 단축함으로써, 디스플레이의 응답 지연 시간을 최소화할 수 있는 디스플레이 모듈 패키지를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지를 나타내는 측단면도이다.
도 2는 도 1의 I-I' 절단면을 나타내는 평면도이다.
도 3은 도 1의 II-II' 절단면을 나타내는 평면도이다.
도 4 내지 도 10은 도 1의 디스플레이 모듈 패키지의 제조 방법을 나타내는 측단면도들이다.
도 11은 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지를 나타내는 측단면도이다.
도 12 내지 도 15는 도 11의 디스플레이 모듈 패키지의 제조 방법을 나타내는 측단면도들이다.
도 16은 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지를 나타내는 측단면도이다.
도 17a 및 도 17b는 도 16의 III-III' 절단면을 예시적으로 나타내는 평면도들이다.
도 18은 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지를 나타내는 측단면도이다.
도 19는 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지를 나타내는 측단면도이다.
도 20 내지 도 25는 도 19의 디스플레이 모듈 패키지의 제조 방법을 나타내는 측단면도들이다.
도 26은 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지를 나타내는 측단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지(100A)를 나타내는 측단면도이다. 도 2는 도 1의 I-I' 절단면을 나타내는 평면도이다. 도 3은 도 1의 II-II' 절단면을 나타내는 평면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지(100A)는 제1 배선 부재(110), 반도체 칩(120), 상호 연결 부재(130), 제1 몰딩 부재(140), 제2 배선 부재(150), 발광 소자 집합체(160), 및 제2 몰딩 부재(170)를 포함할 수 있다.
상기 디스플레이 모듈 패키지(100A)는 복수의 발광 소자들(166)이 배열된 발광 소자 집합체(Array)(160)와 상기 복수의 발광 소자들(166)의 점등을 제어할 수 있는 반도체 칩(120)을 포함할 수 있다.
상기 제1 배선 부재(110)는 인쇄회로기판(PCB), 세라믹 기판, 테이프 배선기판 등의 반도체 패키지용 기판일 수 있다. 예를 들어, 상기 제1 배선 부재(110)는 에폭시 수지와 같은 열경화성 수지 또는 폴리이미드와 같은 열가소성 수지를 포함할 수 있다. 구체적으로, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등을 포함할 수 있다. 또한, 상기 제1 배선 부재(110)는 감광성 수지(Photo Imagable Dielectric resin, PID)를 포함할 수 있으며, 이 경우 포토 리소그라피(Photo-lithography) 공정을 이용한 미세 피치(Pitch)의 배선 패턴을 가질 수 있다.
또한, 상기 제1 배선 부재(110)는 서로 마주보는 상면과 하면에 각각 배치되는 복수의 패드들(미도시)과 상기 복수의 패드들을 전기적으로 연결하는 제1 배선층(112)을 포함할 수 있다. 또한, 상기 제1 배선 부재 (110)의 하부에는 상기 제1 배선 부재(110)의 하면에 배치되는 패드(미도시)들과 연결되는 연결 단자들(114)을 더 포함할 수 있다. 상기 연결 단자들(114)은 상기 제1 배선 부재(110)의 하면 상에서 상기 반도체 칩(120)과 중첩되는 영역 및 중첩되지 않는 영역에 제한 없이 배치될 수 있다. 따라서, 상기 연결 단자들(113)의 적어도 일부는 수직적으로 상기 반도체 칩(120)과 중첩되지 않는 영역에 배치될 수 있다.
상기 연결 단자들(114)은 메인 보드 등의 외부 장치와 전기적으로 연결될 수 있다. 예를 들어, 상기 연결 단자들(114)은 솔더볼(Solder ball), 도전성 범프(Conductive bump) 또는 핀 그리드 어레이(Pin grid array), 볼 그리드 어레이(Ball grid array), 랜드 그리드 어레이(Land grid array)와 같은 그리드 어레이를 가진 플립칩(Flip-chip) 연결 구조를 가질 수 있다.
상기 반도체 칩(120)은 상기 제1 배선 부재(110) 상에 배치되며, 상기 제1 배선 부재(110)의 제1 배선층(112)과 전기적으로 연결될 수 있다. 예를 들어, 상기 반도체 칩(120)은 활성면(도 1에서 "120"의 하면)에 배치되는 접속 전극들(미도시) 상에 배치되는 접속 부재들(124)를 통해서 상기 제1 배선 부재(110) 상에 플립-칩 본딩(Flip-chip bonding) 방식으로 실장될 수 있다. 상기 접속 부재들(124)은 솔더볼(Solder ball), 또는 구리 필라(Copper pillar)를 포함할 수 있다. 한편, 상기 제1 반도체 칩(120)의 상기 활성면과 상기 제1 배선 부재 (110)의 상면 사이에는 상기 접속 부재들(124)을 감싸는 엑폭시 수지 등을 포함하는 언더필 수지(Underfill resin, 125)가 형성될 수 있다.
다만, 본 발명의 실시예들이 이에 한정되는 것은 아니며, 본 발명의 다양한 실시예에서는 상기 반도체 칩(120)은 상기 제1 배선 부재(110) 상에 와이어-본딩(Wire bonding) 방식으로 실장될 수 있다.
상기 반도체 칩(120)은 상기 복수의 발광 소자들(166)의 점등 신호를 송출하는 집적 회로(IC)를 포함할 수 있다. 예를 들어, 상기 반도체 칩(120)은 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서(Application processor, AP) 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직(Logic) 칩 등이 포함될 수 있으며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있다. 또한, 상기 반도체 칩(120)은 상기 복수의 발광 소자들(166)의 점등을 제어하는 구동 회로(Driver IC)를 포함할 수 있다.
상기 상호 연결 부재(130)는 상기 제1 배선 부재(110) 및 상기 제2 배선 부재(150) 사이에 배치되어 상기 제1 배선층(112)과 상기 제2 배선층(152)을 전기적으로 연결할 수 있다. 상기 상호 연결 부재(130)는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 상기 상호 연결 부재(130)는 다양한 형태의 평단면을 갖는 기둥 형상이거나 상하로 전기적 경로가 형성된 구조체일 수 있다.
예를 들어, 상기 상호 연결 부재(130)는 상기 반도체 칩(120)을 둘러싸도록 상기 제1 배선 부재(110)의 외곽에 임의의 간격을 두고 배치될 수 있으며, 상기 제1 몰딩 부재(140)를 관통하는 도전성 포스트일 수 있다.
상기 제1 몰딩 부재(140)는 상기 제1 배선 부재(110) 상에 배치되며, 상기 반도체 칩(120)의 적어도 일부를 봉합할 수 있다. 상기 제1 몰딩 부재(140)는 상기 반도체 칩(120)의 적어도 일부를 감싸는 형태일 수 있다. 예를 들어, 상기 제1 몰딩 부재(140)는 상기 반도체 칩(120)의 측면을 감싸며, 상기 제1 몰딩 부재(140)의 상면은 상기 반도체 칩(120) 및 상기 상호 연결 부재(130) 각각의 상면과 동일한 면에 있을 수 있다. 여기서, 상기 동일한 면이란 상기 제1 몰딩 부재(140), 상기 반도체 칩(120) 및 상기 상호 연결 부재(130) 각각의 상면이 그라인딩 공정 등에 의해 평탄화된 공면을 형성하는 것을 의미한다. 이 경우, 그라인딩 공정에 의해서 상기 반도체 칩(120)의 상부가 일정 부분 제거될 수 있으며, 그 결과 디스플레이 모듈 패키지의 전체 두께가 감소될 수 있다.
그러나, 본 발명의 실시예들은 이에 한정되지 않으며, 상기 제1 몰딩 부재(140)는 상기 반도체 칩(120)의 측면 및 상면을 감싸며, 상기 제1 몰딩 부재(140)의 상면은 상기 반도체칩(120)의 상면 보다 높은 레벨에 있을 수 있다.
상기 제1 몰딩 부재(140)는 절연 물질을 포함하며, 예를 들어, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러 또는/및 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재와 혼합된, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다.
상기 제2 배선 부재(150)는 상기 반도체 칩(120) 및 상기 제1 몰딩 부재(110) 상에 배치되며, 제2 배선층(152)을 가질 수 있다. 상기 제2 배선 부재(150)는 상기 상호 연결 부재(130)를 통해서 상기 제1 배선 부재(110)와 전기적으로 연결될 수 있다.
예를 들어, 상기 제2 배선 부재(150)는 상기 제1 몰딩 부재(110)의 상면에 직접 배치되는 절연층(151), 상기 절연층(151)의 상면에 배치되는 상기 제2 배선층(152), 및 상기 절연층(151)을 관통하여 상기 제2 배선층(152)과 상기 상호 연결 부재(130)를 전기적으로 연결하는 배선 비아(153)를 포함할 수 있다. 상기 제2 배선 부재(150)의 상기 절연층(151), 상기 제2 배선층(152), 및 상기 배선 비아(153)는 도면에 도시된 것 보다 많거나 적은 수의 층으로 배치될 수 있다.
상기 절연층(151)은 절연 물질을 포함할 수 있다. 특히, 감광성 수지(PID)를 포함하는 경우, 포토 리소그라피(Photo-lithography) 공정을 통해서 상기 제2 배선층(152)과 상기 배선 비아(153)를 미세하게 형성할 수 있다. 따라서, 디스플레이 모듈 패키지의 전체 두께를 감소시킬 수 있다. 다만, 본 발명의 실시예들은 이에 한정되지 않으며, 상기 제2 배선 부재(150)는 인쇄회로기판(PCB), 세라믹 기판, 테이프 배선기판 등을 포함하는 기판일 수 있다.
상기 제2 배선층(152)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 상기 배선 비아(153)는 상기 제2 배선층(152) 마찬가지로 도전성 물질을 포함할 수 있다. 상기 배선 비아(153)는 도전성 물질로 완전히 채워지거나, 도전성 물질이 비아의 벽을 따라 배치될 수 있다.
본 발명의 일 실시예에서 상기 제2 배선 부재(150)는 상기 반도체 칩(120)의 적어도 일부와 접촉할 수 있다. 예를 들어, 상기 반도체 칩(120)의 상면은 상기 제1 몰딩 부재(140)에 의해 덮이지 않으며, 상기 제2 배선 부재(150)의 하면은 상기 반도체 칩(120)의 상면과 접촉할 수 있다. 이때, 상기 제2 배선 부재(150)의 하면은 상기 반도체 칩(120), 상기 제1 몰딩 부재(110), 및 상기 상호 연결 부재(130) 각각의 상면과 동일한 면에 있을 수 있다.
상기 발광 소자 집합체(160)는 상기 제2 배선 부재(150) 상에 배치되며, 상기 제2 배선층(152)과 전기적으로 연결되며, 상기 제2 배선 부재(150)를 향하는 제1 면 및 상기 제1면의 반대측인 제2 면을 가지며, 상기 제2면 상에 배치되는 복수의 발광 소자들(166)을 포함할 수 있다. 상기 발광 소자 집합체(160)는 상기 복수의 발광 소자들(166)을 구동시키는 구동 회로(Driver IC)를 포함할 수 있다. 예를 들어, 상기 발광 소자 집합체(160)에 박막 트랜지스터(Thin film transistor, TFT) 등을 포함하는 구동 회로가 내장되고, 상기 반도체 칩(120)은 상기 구동 회로를 제어하여 상기 복수의 발광 소자들(166)에 구동 신호를 송출함으로써 상기 복수의 발광 소자들(166)을 각각 점등시킬 수 있다.
다만, 상기 구동 회로는 상기 반도체 칩(120) 또는 상기 제2 배선 부재(150) 에 내장될 수 있으며, 이 경우 상기 발광 소자 집합체(160)는 상기 구동 회로에서 송출되는 구동 신호를 상기 복수의 발광 소자들(166)에 전달하고 상기 복수의 발광 소자들(166) 각각의 전극을 재배선하는 내부 회로(미도시)를 포함할 수 있다.
상기 발광 소자 집합체(160)는 부착 부재(165)에 의해서 상기 제2 배선 부재(150) 상에 부착될 수 있다. 상기 부착 부재(165)는 NCF(non-conductive film), ACF(anisotropic conductive film), UV 감응 필름, 순간 접착제, 열경화성 접착제, 레이저 경화형 접착제 및 초음파 경화형 접착제, NCP(nonconductive paste)등이 사용될 수 있다.
상기 복수의 발광 소자들(166)은 다양한 크기의 엘이디(LED)일 수 있다. 예를 들어, 수 밀리미터(mm) 또는 수 십 내지 수 백 마이크로미터(μm) 급의 엘이디를 사용할 수 있다. 한편, 디스플레이의 소형화 및 고해상도화를 위해서 100 마이크로미터 미만의 크기를 가지는 마이크로 엘이디를 사용할 수 있다.
상기 복수의 발광 소자들(166)은 각각 적색 광을 발광하는 엘이디 칩(166R), 녹색 광을 발광하는 엘이디 칩(166G), 및 청색 광을 발광하는 엘이디 칩(166B)들이 배열된 상태일 수 있다. 상기 복수의 발광 소자들(166)은 디스플레이 픽셀(pixel)을 구성하는 피치(Pitch) 등에 맞게 배열될 수 있다.
본 발명의 일 실시예에서 상기 발광 소자 집합체(160)는 상기 복수의 발광 소자들(166)을 둘러싸도록 상기 제2 면의 외곽에 배치되며 상기 복수의 발광 소자들(166)과 전기적으로 연결되는 복수의 접속 패드들(162)을 포함할 수 있다. 이때, 상기 제2 면의 외곽에 배치된 상기 복수의 접속 패드들(162)은 본딩 와이어(164)에 의해 상기 제2 배선 부재(150)의 상기 제2 배선층(152)과 전기적으로 연결될 수 있고, 상기 복수의 접속 패드들(162) 및 상기 본딩 와이어(164)는 상기 제2 몰딩 부재(170)에 의해 보호될 수 있다.
상기 제2 몰딩 부재(170)는 상기 제2 배선 부재(150) 상에 배치되며, 상기 복수의 발광 소자들(166)이 노출되도록 상기 발광 소자 집합체(160)의 일부를 봉합할 수 있다. 예를 들어, 상기 제2 몰딩 부재(170)는 상기 발광 소자 집합체(160)를 봉합하되, 상기 복수의 발광 소자들(166)이 노출되는 개구부(171)를 가질 수 있다. 또한, 상기 제2 몰딩 부재(170)의 개구부(171)는 일 방향을 갈수록 폭이 좁아지도록 내벽이 테이퍼진 형상일 수 있다. 예를 들어, 상기 제2 몰딩 부재(170)의 개구부(171)는 상기 복수의 발광 소자들(166)이 배치된 상기 발광 소자 집합체(160)의 표면으로 갈수록 폭이 좁아지도록 내벽이 테이퍼진 형상일 수 있다. 상기 제2 몰딩 부재(170)는 절연 물질을 포함하며, 예를 들어, 에폭시(Epoxy)계, 실리콘(Silicon)계 수지 등이 사용될 수 있다.
도 4 내지 도 10은 도 1의 디스플레이 모듈 패키지의 제조 방법을 나타내는 측단면도들이다.
도 4를 참조하면, 제1 배선 부재(110)의 상면에 상호 연결 부재(130)를 형성할 수 있다. 상기 제1 배선 부재(110)는 인쇄회로기판(PCB), 세라믹 기판 등을 포함할 수 있다. 상기 상호 연결 부재(130)는 상기 제1 배선 부재(110)의 외곽에 배치될 수 있다. 상기 상호 연결 부재(130)는 도전성 포스트로서, 예를 들어, 공지의 방법에 의해 형성된 구리(Cu) 포스트일 수 있다. 상기 상호 연결 부재(130)는 상기 제1 배선 부재(110)과 전기적으로 연결될 수 있다.
도 5를 참조하면, 제1 배선 부재(110)의 상면에 반도체 칩(120)을 실장할 수 있다. 상기 반도체 칩(120)은 플립 칩 본딩(Flip chip bonding) 방식으로 상기 제1 배선 부재(110) 상에 실장될 수 있다. 상기 반도체 칩(120)은 접속 부재들(124)을 통해서 상기 제1 배선 부재 (110)에 전기적으로 연결될 수 있다. 상기 접속 부재들(124)은 솔더 볼일 수 있으며, 상기 제1 배선 부재(110) 상면에 배치되는 패드들(미도시)과 연결될 수 있다. 상기 반도체 칩(120)과 상기 제1 배선 부재 (110) 사이에 상기 접속 부재들(124)을 봉합 및 지지하는 언더필 수지(125)가 형성될 수 있다.
도 6을 참조하면, 상기 제1 배선 부재(110) 상에 제1 몰딩 부재(140)를 형성할 수 있다. 상기 제1 몰딩 부재(140)는 상기 반도체 칩(120)과 상기 상호 연결 부재(130)의 상면을 덮도록 형성될 수 있다. 상기 제1 몰딩 부재(140)는 상기 언더필 수지(125)와 서로 다른 물질을 포함하거나 또는 동일한 물질을 포함할 수 있다. 따라서, 상기 언더필 수지(125)와 상기 제1 몰딩 부재(140)의 형성 과정이 명확히 구분되지 않을 수 있다.
도 7을 참조하면, 그라인딩 공정에 의해서 상기 제1 몰딩 부재(140)의 상측 일부를 제거할 수 있다. 상기 제1 몰딩 부재(140)의 제거와 함께 상기 반도체 칩(120)의 일부가 함께 제거되어 상기 반도체 칩(120)의 두께가 감소할 수 있다. 즉, 상기 제1 몰딩 부재(140)는 상기 반도체 칩(120)과 상기 상호 연결 부재(130) 각각의 상면이 노출되도록 제거될 수 있다. 따라서, 상기 제1 몰딩 부재(140), 상기 반도체 칩(120), 및 상기 상호 연결 부재(130) 각각의 상면은 서로 동일한 면에 있을 수 있다.
다음으로, 상기 제1 배선 부재(110)의 하부에 연결 단자들(114)을 형성할 수 있다. 상기 연결 단자들(114)은 상기 제1 배선 부재(110)의 하면에 배치되는 패드(미도시)들과 연결될 수 있다. 상기 연결 단자들(114)은 솔더볼(Solder ball)일 수 있다. 상기 연결 단자들(114)은 상기 그라인딩 고정에 의해서 평탄화된 상기 제1 몰딩 부재(140)와 상기 반도체 칩(120)의 표면을 캐리어 등에 부착한 상태로 형성된 다음 임시 보호 필름(미도시) 등을 이용하여 봉합된 후 다시 캐리어 등에 부착될 수 있다.
도 8을 참조하면, 상기 반도체 칩(120)과 상기 제1 몰딩 부재(140) 상에 제2 배선 부재(150)를 형성할 수 있다. 상기 제2 배선 부재(150)는 필요에 따라 복수의 절연층들(151a, 151b), 복수의 배선층들(152a, 152b), 및 복수의 배선 비아들(153a, 153b)를 포함할 수 있다. 전술한 바와 같이, 상부가 제거되어 평탄화된 상기 제1 몰딩 부재(140)의 표면에 직접 상기 제2 배선 부재(150)를 형성함으로써, 디스플레이 모듈의 두께를 줄일 수 있으며 반도체 칩과 발광 소자들과의 신호 전송 거리를 단축시킬 수 있다.
상기 절연층들(151a, 151b)은 공지의 라미네이션 방법으로 라미네이션한 후 경화하는 방법, 또는 공지의 도포 방법으로 전구체 물질을 도포한 후 경화하는 방법 등으로 형성할 수 있다. 상기 배선층들(152a, 152b) 및 상기 배선 비아들(153a, 153b)은 공지의 도금 공정을 이용하여 형성할 수 있고, 상기 배선 비아들(153a, 153b)이 채우는 비아홀은 기계적 드릴 및/또는 레이저 드릴 등을 이용하여 형성할 수 있다.
상기 절연층들(151a, 151b)이 감광성 수지를 포함하는 경우 노광 및 현상 공정을 통해서 더욱 미세한 상기 배선층들(152a, 152b) 및 상기 배선 비아들(153a, 153b)을 형성할 수 있다.
도 9를 참조하면, 상기 제2 배선 부재(150)의 상면에 발광 소자 집합체(160)를 실장할 수 있다. 상기 발광 소자 집합체(160)는 부착 부재(165)에 의해 상기 제2 배선 부재(150)에 부착될 수 있다. 상기 부착 부재(165)는 NCF(non-conductive film), ACF(anisotropic conductive film), UV 감응 필름, 순간 접착제, 열경화성 접착제, 레이저 경화형 접착제 및 초음파 경화형 접착제, NCP(nonconductive paste)등이 사용될 수 있다.
상기 발광 소자 집합체(160)는 복수의 발광 소자들(166)과 전기적으로 연결되는 복수의 접속 패드들(162)을 포함할 수 있고, 상기 복수의 접속 패드들(162)은 본딩 와이어(164)에 의해 상기 제2 배선 부재(150)의 제2 배선층(152)에 전기적으로 연결될 수 있다. 그러나, 본 발명의 실시예들이 이에 한정되는 것은 아니며, 상기 복수의 접속 패드들(162)은 상기 제2 배선 부재(150)를 향하는 면에 배치되어 플립 칩 본딩 방식에 의해 상기 제2 배선 부재(150)의 제2 배선층(152)과 전기적으로 연결될 수 있다.
도 10을 참조하면, 상기 발광 소자 집합체(160)의 일부를 봉합하는 제2 몰딩 부재(170)를 형성할 수 있다. 상기 제2 몰딩 부재(170)는 디스펜싱 공정, 스크린 프린팅 공정 등에 의해서 상기 복수의 발광 소자들 (166)을 노출시키는 개구부(171)를 갖도록 형성될 수 있다. 예를 들어, 실리콘 페이스트를 상기 제2 배선 부재(150)의 일부 영역 상에 상기 본딩 와이어(164) 및 상기 접속 패드들(162)를 덮도록 연속적으로 또는 복수 회 디스펜싱하여 상기 복수의 발광 소자들(166)을 노출시키는 상기 제2 몰딩 부재(170)를 형성할 수 있다. 상기 제2 몰딩 부재(170)는 에폭시(Epoxy)계, 실리콘(Silicon)계 수지 등이 사용될 수 있다.
도 11은 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지(100B)를 나타내는 측단면도이다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지(100B)에서 상기 제1 몰딩 부재(140)는 상기 반도체 칩(120)의 상면을 덮으며, 상기 제2 배선 부재(150)의 절연층(151)의 하면은 상기 제1 몰딩 부재(140)의 상면과 접촉될 수 있다. 예를 들어, 상기 제1 배선 부재(110) 상에 상기 반도체 칩(120)과 상기 상호 연결 부재(130)를 덮는 제1 몰딩 부재(140)를 형성한 다음 상기 제1 몰딩 부재(140)의 상부를 평탄화 하는 과정에서 상기 반도체 칩(120)과 상기 상호 연결 부재(130) 각각의 상면이 노출되지 않도록 상기 제1 몰딩 부재(140)의 일부만 제거될 수 있다.
또한, 상기 제2 배선 부재(150)는 상기 제1 몰딩 부재(140) 평탄화된 상면에 직접 배치되는 연결 패턴(155) 및 상기 제1 몰딩 부재(140)의 일부를 관통하여 상기 연결 패턴(155)과 상기 상호 연결 부재(130)를 물리적 및/또는 전기적으로 연결하는 연결 비아(154)를 포함할 수 있다. 본 실시예의 구성요소에 대한 설명은 특별히 반대되는 설명이 없는 한, 도 1에 도시된 디스플레이 모듈 패키지(100A)의 동일하거나 유사한 구성요소에 대한 설명을 참조할 수 있다.
도 12 내지 도 15는 도 11의 디스플레이 모듈 패키지(100B)의 제조 방법을 나타내는 측단면도들이다.
도 12를 참조하면, 전술한 도 4 및 도 5의 제조 방법과 동일하거나 유사한 방법으로 상기 제1 배선 부재(110) 상에 상기 상호 연결 부재(130) 및 상기 반도체 칩(120)을 배치할 수 있다.
도 13을 참조하면, 상기 제1 배선 부재(110) 상에 상기 상호 연결 부재(130) 및 상기 반도체 칩(120)을 덮는 제1 몰딩 부재(140)를 형성할 수 있다. 상기 제1 몰딩 부재(140)는 그라인딩 공정 등에 의해 상부가 연마될 수 있다. 이때, 상기 제1 몰딩 부재(140)의 연마는 상기 반도체 칩(120)과 상기 상호 연결 부재(130) 각각의 상면이 노출되지 않도록 수행될 수 있다.
도 14를 참조하면, 상기 제1 몰딩 부재(140)의 상면에 상기 상호 연결 부재(130)의 상면을 노출시키는 연결 비아홀(141)을 형성할 수 있다. 상기 연결 비아홀(141)은 기계적 드릴 및/또는 레이저 드릴 등을 이용하여 형성할 수 있다. 또한, 상기 연결 비아홀(141)은 상기 제1 몰딩 부재(140)가 감광성 수지를 포함하는 경우 포토 리소그라피 공정을 이용하여 형성할 수 있다.
도 15를 참조하면, 전술한 도 8의 제조 방법과 동일하거나 유사한 방법으로 상기 제2 배선 부재(150)를 형성할 수 있다. 도면에서, 상기 제2 배선 부재(150)는 각각 하나의 절연층(151), 배선층(152), 및 배선 비아(153)을 포함하고 있으나, 필요에 따라서 복수의 절연층(151), 배선층(152), 및 배선 비아(153)를 포함할 수 있다.
도 16은 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지(100C)를 나타내는 측단면도이다. 도 17a 및 도 17b는 도 16의 III-III' 절단면을 예시적으로 나타내는 평면도들이다.
도 16을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지(100C)에서 상기 상호 연결 부재(130)는 절연층(131), 상기 절연층(131)의 상면 및 하면 상에 각각 배치되며 서로 전기적으로 연결되는 연결 패드들(132)을 포함할 수 있다. 상기 연결 패드들(132)은 상기 절연층(131)을 관통하는 관통 비아(133)를 통해 전기적으로 연결될 수 있다. 상기 절연층(131)은 복수의 층으로 형성될 수 있으며, 이 경우 복수의 절연층(131) 각각에 연결 패드들(132)이 배치될 수 있다. 상기 절연층(131)의 재료에 따라 디스플레이 모듈 패키지의 강성을 개선할 수 있다. 상기 절연층(131)은 절연 물질을 포함하며, 예를 들어, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러 또는/및 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재와 혼합된, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다.
상기 상호 연결 부재(130)는 공지의 도전성 부착 부재(미도시)에 의해 상기 제1 배선 부재(110)에 부착되거나, 상기 제1 배선 부재(110) 상에 직접 절연층(131), 연결 패드들(132) 및 관통 비아(133)를 형성하여 제조될 수 있다.
도 17a 및 도 17b를 참조하면, 상기 상호 연결 부재(130)의 상기 절연층(131)은 상기 반도체 칩(120)을 연속적으로 둘러싸는 격자 형태를 가질 수 있다. 이 경우 상기 반도체 칩(120)은 상기 절연층(131)으로 둘러싸인 공간에 배치될 수 있다. 또는, 상기 상호 연결 부재(130)는 서로 분절된 복수의 상기 절연층들(131)을 포함할 수 있다. 이 경우 상기 서로 분절된 복수의 절연층들(131)의 사이에는 상기 반도체 칩(120)을 봉합하는 제1 몰딩 부재(140)가 채워질 수 있다. 본 실시예의 구성요소에 대한 설명은 특별히 반대되는 설명이 없는 한, 도 1에 도시된 디스플레이 모듈 패키지(100A)의 동일하거나 유사한 구성요소에 대한 설명을 참조할 수 있다.
도 18은 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지(100D)를 나타내는 측단면도이다.
도 18을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지(100D)에서 상기 발광 소자 집합체(160)는 제1 면에 배치되며 상기 복수의 발광 소자들(166)과 전기적으로 연결되는 복수의 접속 패드들(162)을 포함할 수 있다. 상기 복수의 접속 패드들(162)은 도전성 범프(164)에 의해 상기 제2 배선 부재(150)의 제2 배선층(152)과 전기적으로 연결될 수 있다. 이 경우, 제2 몰딩 부재(170)는 상기 발광 소자 집합체(160)를 고정 및 보호할 수 있는 일부 영역에만 형성될 수 있다. 따라서, 상기 발광 소자 집합체(160)가 본딩 와이어에 의해 상기 제2 배선 부재(150)에 연결되는 경우 보다 상기 제2 몰딩 부재(170)의 형성 영역이 감소할 수 있다.
한편, 도면에서는 상기 발광 소자 집합체(160)의 보호를 위해서 상기 발광 소자 집합체(160)의 측면과 일부 상면까지 상기 제2 몰딩 부재(170)가 형성되어 있으나, 이와 달리, 상기 제2 몰딩 부재(170)는 상기 발광 소자 집합체(160) 하부의 도전성 범프(164)와 상기 제2 배선 부재(150)의 제2 배선층(152)을 보호하도록 상기 발광 소자 집합체(160)의 하부 영역만을 덮도록 형성될 수 있다. 본 실시예의 구성요소에 대한 설명은 특별히 반대되는 설명이 없는 한, 도 1에 도시된 디스플레이 모듈 패키지(100A)의 동일하거나 유사한 구성요소에 대한 설명을 참조할 수 있다.
도 19는 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지(100E)를 나타내는 측단면도이다.
도 19를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지(100E)에서 상기 제2 배선 부재(150)는 인쇄회로기판(PCB), 세라믹 기판 등을 포함하는 인터포저 기판일 수 있다. 상기 제2 배선 부재(150)는 서로 마주보는 상면과 하면에 각각 배치되는 복수의 패드들(150P)을 포함 할 수 있다. 상기 제2 배선 부재(150)의 상면에 배치되는 패드(150P)는 본딩 와이어(164)를 통해서 상기 발광 소자 집합체(160)의 접속 패드(162)와 전기적으로 연결될 수 있다. 상기 제2 배선 부재(150)의 하면에 배치되는 패드(150P)는 상호 연결 부재(130)과 전기적으로 연결될 수 있다. 상기 상호 연결 부재(130)는 하부 연결 부재(130a)와 상부 연결 부재(130b)이 결합된 형태일 수 있다. 상기 제2 배선 부재(150)의 하면은 상기 반도체 칩(120)의 상면 및 상기 제1 몰딩 부재(140)의 상면과 이격될 수 있다.
상기 하부 연결 부재(130a)는 상기 제1 배선 부재(110)에 전기적 및/또는 물리적으로 연결될 수 있고, 상기 상부 연결 부재(130b)는 상기 제2 배선 부재(150)에 전기적 및/또는 물리적으로 연결될 수 있다. 상기 하부 연결 부재(130a) 및 상부 연결 부재(130b)는 예를 들어, 솔더볼일 수 있고, 서로 일체화된 형상을 가질 수 있다.
도면과 달리, 상기 제2 배선 부재(150)와 상기 제1 몰딩 부재(140)의 사이의 공간에는 상기 반도체 칩(120)의 보호 및 방열을 위해 열전도성이 우수한 절연 물질 등이 채워질 수 있다. 본 실시예의 구성요소에 대한 설명은 특별히 반대되는 설명이 없는 한, 도 1에 도시된 디스플레이 모듈 패키지(100A)의 동일하거나 유사한 구성요소에 대한 설명을 참조할 수 있다.
도 20 내지 도 25는 도 19의 디스플레이 모듈 패키지(100E)의 제조 방법을 나타내는 측단면도들이다.
도 20을 참조하면, 상기 제1 배선 부재(110) 상에 하부 연결 부재(130a)를 배치한다. 예를 들어, 상기 제1 배선 부재(110) 상면의 외곽 부분에 상기 하부 연결 부재(130a)가 부착된다. 상기 하부 연결 부재(130a)는 상기 제1 배선 부재(110) 와 전기적으로 연결될 수 있다. 상기 하부 연결 부재(130a)는 솔더볼일 수 있고, 열압착 공정 및/또는 리플로우 공정을 이용하여 상기 제1 배선 부재(110) 상에 부착될 수 있다.
도 21을 참조하면, 상기 제1 배선 부재(110) 상에 상기 반도체 칩(120)을 실장한다. 상기 하부 연결 부재(130a)에 둘러싸인 위치에 상기 반도체 칩(120)이 배치될 수 있다. 상기 반도체 칩(120)은 상기 제1 배선 부재(110)를 통해서 상기 하부 연결 부재(130a)와 전기적으로 연결될 수 있다. 상기 반도체 칩(120)은 플립 칩 본딩 방식으로 상기 제1 배선 부재(110) 상에 실장될 수 있다. 상기 하부 연결 부재(130a)와 상기 반도체 칩(120)은 상술한 순서와 반대로 배치되거나 동시에 배치될 수 있다.
도 22를 참조하면, 상기 제1 배선 부재(110) 상에 상기 반도체 칩(120)을 봉합하는 제1 몰딩 부재(140)를 형성한다. 상기 제1 몰딩 부재(140)는 상술한 도 6에 대한 설명과 같이, 상기 언더필 수지(125)와 서로 다른 물질을 포함하거나 또는 동일한 물질을 포함할 수 있다. 도면과 달리, 언더필 수지(125)를 형성하지 않고 상기 제1 몰딩 부재(140)가 상기 반도체 칩(120)의 하부에 형성될 수 있다.
도 23을 참조하면, 상기 제1 몰딩 부재(140)의 일부를 제거하여 상기 반도체 칩(120)의 상면을 노출시킬 수 있다. 이때, 상기 반도체 칩(120)의 상측의 일부가 제거될 수 있으며, 결과적으로 상기 반도체 칩(120)의 두께가 감소할 수 있다. 상기 제1 몰딩 부재(140)의 제거는 그라인딩 공정 등에 의해 수행될 수 있다.
다음으로, 상기 하부 연결 부재(130a)의 일부를 노출시키는 개구부(141)를 형성할 수 있다. 상기 개구부(141)는 레이저 드릴 등을 이용하여 형성될 수 있다. 상기 개구부(141)는 상기 하부 연결 부재(130a)의 일부만을 노출시키는 크기로 형성되거나 상기 하부 연결 부재(130a)와 제1 배선 부재(110)의 상면이 노출되는 크기로 형성될 수 있다.
도 24를 참조하면, 상기 제2 배선 부재(150)의 하면에 상부 연결 부재(130b) 배치될 수 있다. 상기 상부 연결 부재(130b)는 상기 개구부(141)를 통해서 상기 하부 연결 부재(130a)과 접촉하는 위치에 배치될 수 있다. 상기 상부 연결 부재(130b)는 상기 개구부(141) 내에 삽입되어 상기 하부 연결 부재(130a)와 전기적 및/또는 물리적으로 연결될 수 있다. 상기 상부 연결 부재(130b)는 상기 개구부(141) 내에 삽입된 상태에서 상기 하부 연결 부재(130a)와 사이에 이격된 공간이 존재할 수 있다.
도 25를 참조하면, 상기 하부 연결 부재(130a)와 상기 상부 연결 부재(130b)가 열 압착 공정 및/또는 리플로우 공정에 의해 서로 일체화될 수 있다. 따라서, 상기 하부 연결 부재(130a)와 상기 상부 연결 부재(130b)의 형상이 변형될 수 있으며, 이를 통해 상기 제1 배선 부재(110)와 상기 제2 배선 부재(150)를 연결하는 전기적 경로가 형성될 수 있다.
도 26은 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지(100F)를 나타내는 측단면도이다.
도 26을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 모듈 패키지(100F)에서 상기 제2 배선 부재(150)은 연결 단자(156)에 의해 상기 상호 연결 부재(130)와 연결될 수 있으며, 상기 상호 연결 부재(130)는 절연층(131), 상기 절연층(131)의 상면 및 하면 상에 각각 배치되며 서로 전기적으로 연결되는 연결 패드들(132)을 포함할 수 있다. 상기 상호 연결 부재(130)에 대한 설명은 전술한 도 16, 도 17a 및 도 17b에 관한 설명을 참조할 수 있다. 또한, 본 실시예의 구성요소에 대한 설명은 특별히 반대되는 설명이 없는 한, 도 1에 도시된 디스플레이 모듈 패키지(100A)의 동일하거나 유사한 구성요소에 대한 설명을 참조할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100A~100F: 디스플레이 모듈 패키지
110: 제1 배선 부재 112: 제1 배선층
114: 연결 단자들 120: 반도체 칩
124: 접속 부재들 125: 언더필 수지
130: 상호 연결 부재 140: 제1 몰딩 부재
150: 제2 배선 부재 151: 절연층
152: 제2 배선층 153: 배선 비아
154: 연결 비아 155: 연결 패턴
160: 발광 소자 집합체 162: 접속 패드
164: 본딩 와이어 170: 제2 몰딩 부재
171: 개구부

Claims (20)

  1. 제1 배선층을 갖는 제1 배선 부재;
    상기 제1 배선 부재 상에 배치되며, 상기 제1 배선 부재의 제1 배선층과 전기적으로 연결되는 반도체 칩;
    상기 제1 배선 부재 상에 배치되며, 상기 반도체 칩의 적어도 일부를 봉합하는 제1 몰딩 부재;
    상기 반도체 칩 및 상기 제1 몰딩 부재 상에 배치되며, 제2 배선층을 갖는 제2 배선 부재;
    상기 제1 배선 부재 및 상기 제2 배선 부재 사이에 배치되어 상기 제1 배선층과 상기 제2 배선층을 전기적으로 연결하는 상호 연결 부재;
    상기 제2 배선 부재 상에 배치되며, 상기 제2 배선층과 전기적으로 연결되며, 상기 제2 배선 부재를 향하는 제1 면 및 상기 제1 면의 반대측인 제2 면을 가지며, 상기 제2 면 상에 배치되는 복수의 발광 소자들을 포함하는 발광 소자 집합체; 및
    상기 제2 배선 부재 상에 배치되며, 상기 복수의 발광 소자들이 노출되도록 상기 발광 소자 집합체를 부분적으로 덮는 제2 몰딩 부재를 포함하고,
    상기 복수의 발광 소자들은 각각 디스플레이의 픽셀을 정의하는 복수의 발광 소자 그룹들을 포함하고,
    상기 복수의 발광 소자 그룹들 각각은 적색 광을 방출하도록 구성된 제1 발광 소자, 녹색 광을 방출하도록 구성되는 제2 발광 소자, 및 청색 광을 방출하도록 구성된 제3 발광 소자를 포함하는 디스플레이 모듈 패키지.
  2. 제1 항에 있어서,
    상기 제2 배선 부재는 상기 반도체 칩 및 상기 제1 몰딩 부재 상에 배치되는 절연층, 상기 절연층 상에 배치되는 상기 제2 배선층, 및 상기 절연층을 관통하여 상기 제2 배선층과 상기 상호 연결 부재를 전기적으로 연결하는 배선 비아를 포함하는 디스플레이 모듈 패키지.
  3. 제1 항에 있어서,
    상기 반도체 칩의 하면에 배치되며, 상기 제1 배선층과 전기적으로 연결되는 접속 부재들,
    상기 제1 배선 부재와 상기 반도체 칩의 사이에 배치되며, 상기 접속 부재들을 덮는 언더필 수지, 및
    상기 제1 배선 부재의 하면에 배치되며, 상기 제1 배선층과 전기적으로 연결되는 연결 단자들을 더 포함하고,
    상기 연결 단자들 중 적어도 일부는 수직적으로 상기 반도체 칩과 중첩되지 않는 영역에 배치되는 디스플레이 모듈 패키지.
  4. 제1 항에 있어서,
    상기 제2 배선 부재의 하면은 상기 반도체 칩의 상면과 접촉하는 디스플레이 모듈 패키지.
  5. 제4 항에 있어서,
    상기 반도체 칩의 상면은 상기 제1 몰딩 부재의 상면과 동일한 면에 있는 디스플레이 모듈 패키지.
  6. 제5 항에 있어서,
    상기 상호 연결 부재의 상면은 상기 제1 몰딩 부재의 상면과 동일한 면에 있는 디스플레이 모듈 패키지.
  7. 제1 항에 있어서,
    상기 제1 몰딩 부재는 상기 반도체 칩의 상면을 덮으며,
    상기 제2 배선 부재의 하면은 상기 제1 몰딩 부재의 상면과 접촉하는 디스플레이 모듈 패키지.
  8. 제7 항에 있어서,
    상기 제2 배선 부재는 상기 제1 몰딩 부재의 상면에 배치되는 연결 패턴 및 상기 제1 몰딩 부재의 일부를 관통하여 상기 연결 패턴과 상기 상호 연결 부재를 연결하는 연결 비아를 포함하는 디스플레이 모듈 패키지.
  9. 제1 항에 있어서,
    상기 제2 배선 부재의 하면은 상기 반도체 칩의 상면 및 상기 제1 몰딩 부재의 상면과 이격되는 디스플레이 모듈 패키지.
  10. 제1 항에 있어서,
    상기 발광 소자 집합체는 상기 복수의 발광 소자들을 둘러싸도록 상기 제2 면의 외곽에 배치되며 상기 복수의 발광 소자들과 전기적으로 연결되는 복수의 접속 패드들을 포함하고,
    상기 복수의 접속 패드들은 본딩 와이어에 의해 상기 제2 배선 부재의 제2 배선층과 전기적으로 연결되는 디스플레이 모듈 패키지.
  11. 제10 항에 있어서,
    상기 제2 몰딩 부재는 상기 복수의 접속 패드들 및 상기 본딩 와이어를 덮도록 배치되는 디스플레이 모듈 패키지.
  12. 제1 항에 있어서,
    상기 발광 소자 집합체는 상기 제1 면에 배치되며 상기 복수의 발광 소자들과 전기적으로 연결되는 복수의 접속 패드들을 포함하고,
    상기 복수의 접속 패드들은 도전성 범프에 의해 상기 제2 배선 부재의 제2 배선층과 전기적으로 연결되는 디스플레이 모듈 패키지.
  13. 제1 항에 있어서,
    상기 상호 연결 부재는 상기 반도체 칩을 둘러싸도록 상기 제1 배선 부재의 외곽에 배치되며, 상기 제1 몰딩 부재를 관통하는 도전성 포스트인 디스플레이 모듈 패키지.
  14. 제1 항에 있어서,
    상기 상호 연결 부재는 절연층, 상기 절연층의 상면 및 하면 상에 각각 배치되며 서로 전기적으로 연결되는 연결 패드를 포함하는 디스플레이 모듈 패키지.
  15. 제1 항에 있어서,
    상기 제2 몰딩 부재는 실리콘(Silicon)계 수지를 포함하는 디스플레이 모듈 패키지.
  16. 제1 배선층을 포함하는 제1 배선 부재;
    상기 제1 배선 부재 상에 배치되고, 상기 제1 배선층에 전기적으로 연결되는 접속 전극들이 배치되는 활성면, 및 상기 활성면의 반대인 비활성면을 갖는 반도체 칩;
    상기 반도체 칩 상에 배치되며, 절연층 및 제2 배선층을 포함하고, 상기 반도체 칩의 상기 비활성면과 접촉하는 제2 배선 부재;
    상기 제1 배선 부재와 상기 제2 배선 부재 사이에서 상기 제1 배선층과 상기 제2 배선층을 전기적으로 연결하는 상호 연결 부재;
    상기 제2 배선 부재 상에 배치되고, 상기 제2 배선층에 전기적으로 연결되며, 일면에 배치된 복수의 발광 소자들을 포함하는 발광 소자 집합체; 및
    상기 제2 배선 부재 상에 배치되며, 상기 발광 소자 집합체를 부분적으로 덮고, 상기 복수의 발광 소자들을 노출시키는 개구부를 갖는 몰딩 부재를 포함하고,
    상기 복수의 발광 소자들은 각각 디스플레이의 픽셀을 정의하는 복수의 발광 소자 그룹들을 포함하고,
    상기 복수의 발광 소자 그룹들 각각은 적색 광을 방출하도록 구성된 제1 발광 소자, 녹색 광을 방출하도록 구성되는 제2 발광 소자, 및 청색 광을 방출하도록 구성된 제3 발광 소자를 포함하고,
    상기 반도체 칩은 상기 복수의 발광 소자들를 제어하는 구동 회로를 포함하는 디스플레이 모듈 패키지.
  17. 제16 항에 있어서,
    상기 몰딩 부재의 상기 개구부는 상기 제2 배선 부재에 인접할수록 폭이 좁아지도록 내벽이 테이퍼진 디스플레이 모듈 패키지.
  18. 제17 항에 있어서,
    상기 발광 소자 집합체와 상기 제2 배선 부재를 전기적으로 연결하는 본딩 와이어;를 더 포함하는 디스플레이 모듈 패키지.
  19. 제18 항에 있어서,
    상기 몰딩 부재는 상기 제2 배선 부재의 단부의 적어도 일부를 노출시키는 디스플레이 모듈 패키지.
  20. 제1 배선층 및 상기 제1 배선층과 전기적으로 연결되는 연결 단자들을 포함하는 제1 배선 부재;
    상기 제1 배선 부재 상에 배치되며, 상기 제1 배선층과 전기적으로 연결되는 접속 부재들을 포함하는 반도체 칩;
    상기 제1 배선 부재와 상기 반도체 칩 사이에 배치되며, 상기 접속 부재들을 덮는 언더필 수지;
    상기 제1 배선 부재 상에 배치되며, 상기 반도체 칩 및 상기 언더필 수지를 봉합하는 제1 몰딩 부재;
    상기 반도체 칩 및 상기 제1 몰딩 부재 상에 배치되며, 절연층, 상기 절연층 상에 배치되는 제2 배선층을 포함하는 제2 배선 부재;
    상기 제1 배선 부재 및 상기 제2 배선 부재 사이에 배치되며, 상기 제1 몰딩 부재를 관통하여 상기 제1 배선 부재와 상기 제2 배선 부재를 전기적으로 연결하는 상호 연결 부재;
    상기 제2 배선 부재 상에 배치되며, 일면에 배치되는 복수의 발광 소자들을 포함하며, 본딩 와이어를 통해서 상기 제2 배선 부재와 전기적으로 연결되는 발광 소자 집합체;
    상기 제2 배선 부재와 상기 발광 소자 집합체 사이에 배치되는 부착 부재; 및
    상기 제2 배선 부재 상에 배치되며, 상기 본딩 와이어 및 상기 발광 소자 집합체를 부분적으로 덮고, 상기 복수의 발광 소자들을 노출시키는 개구부를 갖는 제2 몰딩 부재를 포함하며,
    상기 제2 배선 부재는 상기 반도체 칩 및 상기 제1 몰딩 부재와 직접 접촉하고,
    상기 복수의 발광 소자들은 각각 디스플레이의 픽셀을 정의하는 복수의 발광 소자 그룹들을 포함하고,
    상기 복수의 발광 소자 그룹들 각각은 적색 광을 방출하도록 구성된 제1 발광 소자, 녹색 광을 방출하도록 구성되는 제2 발광 소자, 및 청색 광을 방출하도록 구성된 제3 발광 소자를 포함하는 디스플레이 모듈 패키지.
KR1020190107476A 2019-08-30 2019-08-30 디스플레이 모듈 패키지 Active KR102801218B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190107476A KR102801218B1 (ko) 2019-08-30 2019-08-30 디스플레이 모듈 패키지
US16/860,255 US11282995B2 (en) 2019-08-30 2020-04-28 Display module package
CN202010885240.XA CN112447696B (zh) 2019-08-30 2020-08-28 显示模块封装件
US17/693,704 US11942586B2 (en) 2019-08-30 2022-03-14 Display module package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190107476A KR102801218B1 (ko) 2019-08-30 2019-08-30 디스플레이 모듈 패키지

Publications (2)

Publication Number Publication Date
KR20210026539A KR20210026539A (ko) 2021-03-10
KR102801218B1 true KR102801218B1 (ko) 2025-04-29

Family

ID=74681850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190107476A Active KR102801218B1 (ko) 2019-08-30 2019-08-30 디스플레이 모듈 패키지

Country Status (3)

Country Link
US (2) US11282995B2 (ko)
KR (1) KR102801218B1 (ko)
CN (1) CN112447696B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614439B (zh) * 2020-12-22 2022-11-22 业成科技（成都）有限公司 显示装置
CN113808954A (zh) * 2021-08-10 2021-12-17 珠海越亚半导体股份有限公司 混合嵌埋封装结构及其制作方法
KR20230032587A (ko) * 2021-08-31 2023-03-07 삼성전자주식회사 반도체 패키지
US12153268B2 (en) * 2022-01-03 2024-11-26 Apple Inc. Technologies for increased volumetric and functional efficiencies of optical packages
TWM635724U (zh) * 2022-08-01 2022-12-21 葳天科技股份有限公司 透明顯示器
CN115113425B (zh) * 2022-08-03 2024-09-24 长电科技（滁州）有限公司 液晶显示的封装结构及制备方法
CN117293103B (zh) * 2023-10-13 2024-09-13 苏州融睿电子科技有限公司 芯片封装结构
CN118248819A (zh) * 2024-04-02 2024-06-25 上海显耀显示科技有限公司 显示面板的封装结构以及光波导结构
CN118213363B (zh) * 2024-05-22 2024-08-27 华引芯（武汉）科技有限公司 发光器件、灯板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012528470A (ja) 2009-05-27 2012-11-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクスモジュールおよびオプトエレクトロニクスモジュールの製造方法
JP2017504959A (ja) * 2013-12-05 2017-02-09 アーエムエス アクチエンゲゼルシャフトａｍｓ ＡＧ 光学式センサ組立体および光学式センサ組立体の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3170199B2 (ja) * 1996-03-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法及び基板フレーム
TWI284402B (en) * 2005-12-30 2007-07-21 Advanced Semiconductor Eng Build-up package and method of an optoelectronic chip
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
KR101191360B1 (ko) * 2010-12-20 2012-10-15 주식회사 루멘스 발광소자 패키지 어레이 및 이를 구비한 백라이트 유닛
KR101831692B1 (ko) 2011-08-17 2018-02-26 삼성전자주식회사 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템
KR20130050077A (ko) * 2011-11-07 2013-05-15 삼성전자주식회사 스택 패키지 및 이의 제조 방법
KR101384342B1 (ko) * 2012-05-22 2014-04-14 에스티에스반도체통신 주식회사 반도체 패키지
US8890284B2 (en) * 2013-02-22 2014-11-18 Infineon Technologies Ag Semiconductor device
US9548289B2 (en) 2014-09-15 2017-01-17 Mediatek Inc. Semiconductor package assemblies with system-on-chip (SOC) packages
KR20160047424A (ko) 2014-09-26 2016-05-02 인텔 코포레이션 와이어-접합 멀티-다이 스택을 구비한 집적 회로 패키지
CN107949922B (zh) * 2015-09-08 2021-04-13 首尔伟傲世有限公司 发光二极管封装件
KR102384863B1 (ko) 2015-09-09 2022-04-08 삼성전자주식회사 반도체 칩 패키지 및 이의 제조 방법
US10665578B2 (en) * 2015-09-24 2020-05-26 Apple Inc. Display with embedded pixel driver chips
KR102420125B1 (ko) * 2015-12-10 2022-07-13 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US10276548B2 (en) 2016-09-14 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having dummy connectors and methods of forming same
US20190006339A1 (en) 2017-06-28 2019-01-03 Asm Technology Singapore Pte Ltd Three-dimensional integrated fan-out wafer level package
US10256218B2 (en) * 2017-07-11 2019-04-09 Samsung Electronics Co., Ltd. Light emitting device package
CN109673128B (zh) 2017-10-13 2021-02-12 神讯电脑(昆山)有限公司 导热模块及其显示装置和可携式电子装置
KR101939046B1 (ko) 2017-10-31 2019-01-16 삼성전기 주식회사 팬-아웃 반도체 패키지
KR102397905B1 (ko) * 2017-12-27 2022-05-13 삼성전자주식회사 인터포저 기판 및 반도체 패키지
TWI699012B (zh) * 2018-02-21 2020-07-11 華立捷科技股份有限公司 發光晶片封裝結構及封裝方法
DE102019104325A1 (de) * 2019-02-20 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronische Halbleiterbauteile
US11133423B2 (en) * 2019-07-03 2021-09-28 Advanced Semiconductor Engineering, Inc. Optical device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012528470A (ja) 2009-05-27 2012-11-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクスモジュールおよびオプトエレクトロニクスモジュールの製造方法
JP2017504959A (ja) * 2013-12-05 2017-02-09 アーエムエス アクチエンゲゼルシャフトａｍｓ ＡＧ 光学式センサ組立体および光学式センサ組立体の製造方法

Also Published As

Publication number Publication date
CN112447696B (zh) 2025-08-08
US20220199880A1 (en) 2022-06-23
KR20210026539A (ko) 2021-03-10
US11942586B2 (en) 2024-03-26
US11282995B2 (en) 2022-03-22
CN112447696A (zh) 2021-03-05
US20210066560A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
KR102801218B1 (ko) 디스플레이 모듈 패키지
US20210082824A1 (en) Method of fabricating a semiconductor package
US7129584B2 (en) Elimination of RDL using tape base flip chip on flex for die stacking
KR101479506B1 (ko) 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법
CN112086405B (zh) 具有内埋芯片的基板结构及使用其的发光装置
KR20190091751A (ko) 반도체 패키지
US20190012956A1 (en) Light emitting module and display device
CN106952885A (zh) 封装件
US11735542B2 (en) Semiconductor package
KR20170056071A (ko) 반도체 패키지
TW201820574A (zh) 預先凸起的重分佈層結構及半導體封裝
KR20210147453A (ko) 반도체 패키지 및 그 제조 방법
CN105977219B (zh) 封装件中的smd、ipd和/或引线的安装
US7847414B2 (en) Chip package structure
CN107039390A (zh) 半导体封装
CN218887167U (zh) 半导体封装装置
CN214313201U (zh) 具有内埋芯片的多像素封装结构及应用其的电子装置
CN218887173U (zh) 半导体封装装置
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법
KR20240026636A (ko) 반도체 패키지
KR20250158871A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20250058665A (ko) 양면 브리지 다이 패키지 구조의 반도체 디바이스 및 그 제조 방법
TWI544846B (zh) 封裝載板及其製作方法
CN115552641A (zh) 包括有源像素ic的发光器件封装及其封装方法
US20120175788A1 (en) Semiconductor device, semiconductor package, and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000