[go: up one dir, main page]

KR102738205B1 - Circuit testing device - Google Patents

Circuit testing device Download PDF

Info

Publication number
KR102738205B1
KR102738205B1 KR1020200031209A KR20200031209A KR102738205B1 KR 102738205 B1 KR102738205 B1 KR 102738205B1 KR 1020200031209 A KR1020200031209 A KR 1020200031209A KR 20200031209 A KR20200031209 A KR 20200031209A KR 102738205 B1 KR102738205 B1 KR 102738205B1
Authority
KR
South Korea
Prior art keywords
test
fixed frame
socket
circuit
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200031209A
Other languages
Korean (ko)
Other versions
KR20210115434A (en
Inventor
김태정
김재기
강은선
고세미
김영진
김태준
이재호
임정식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200031209A priority Critical patent/KR102738205B1/en
Publication of KR20210115434A publication Critical patent/KR20210115434A/en
Application granted granted Critical
Publication of KR102738205B1 publication Critical patent/KR102738205B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/18Screening arrangements against electric or magnetic fields, e.g. against earth's field
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

회로 테스트 장치가 제공된다. 상기 회로 테스트 장치는 DUT(Device Under test)가 전기적으로 접속하는 PCB(Printed Circuit Board)의 일부가 배치된 제1 영역과, PCB의 다른 일부가 배치된 제2 영역을 포함하는 테스트 보드, 제1 영역 상에, 테스트 보드와 DUT 사이를 전기적으로 연결시키는 소켓 및 소켓을 테스트 보드와 수평하게 고정시키고, 제2 영역의 적어도 일부를 덮어 차폐시키는 고정틀을 포함하되, 고정틀은 도전성 물질을 포함한다.A circuit test device is provided. The circuit test device includes a test board including a first region in which a portion of a printed circuit board (PCB) to which a DUT (Device Under Test) is electrically connected is arranged, and a second region in which another portion of the PCB is arranged, a socket electrically connecting the test board and the DUT on the first region, and a fixing frame horizontally fixing the socket to the test board and covering and shielding at least a portion of the second region, wherein the fixing frame includes a conductive material.

Figure R1020200031209
Figure R1020200031209

Description

회로 테스트 장치{CIRCUIT TESTING DEVICE}CIRCUIT TESTING DEVICE

본 발명은 회로 테스트 장치에 관한 것이다.The present invention relates to a circuit testing device.

집적회로(IC)의 종류에 따라, 다른 주변회로와의 배선 길이가 길어지면 집적회로 신호의 신뢰도가 떨어지는 경향이 있다. 따라서, 테스트 보드와 소켓을 부착하여 DUT(Device Under Test)를 테스트해야 할 필요가 있다. 다만, 테스트 보드와 소켓을 부착할 경우, 테스트 보드와 소켓 사이의 기울기가 발생하여 컨택이 제대로 되지 않는 경우가 발생한다.Depending on the type of integrated circuit (IC), if the wiring length with other peripheral circuits becomes long, the reliability of the integrated circuit signal tends to decrease. Therefore, it is necessary to test the DUT (Device Under Test) by attaching the test board and socket. However, when attaching the test board and socket, there are cases where the contact is not properly made due to the inclination between the test board and the socket.

소켓이 테스트 보드와 완전한 수평이 되지 않아 정상적으로 컨택되지 않으면 정상 자재 대비 입출력 손실을 초래하며, 동작조차 되지 않은 경우도 발생한다. 또한 테스트 보드와 소켓의 부착으로 인해, 다른 주변회로가 차폐되지 않을 경우, 다른 주변회로의 잡음으로 소켓에 실장되는 집적회로에 영향을 끼칠 수 있다.If the socket is not completely level with the test board and does not make normal contact, it may cause input/output loss compared to normal materials, and in some cases, it may not even work. In addition, if other peripheral circuits are not shielded due to the attachment of the test board and the socket, noise from other peripheral circuits may affect the integrated circuit mounted on the socket.

본 발명이 해결하고자 하는 기술적 과제는, 테스트시 높은 전력 효율의 신호를 출력하는 회로 테스트 장치를 제공하는 것이다.The technical problem to be solved by the present invention is to provide a circuit test device that outputs a signal with high power efficiency during testing.

본 발명이 해결하고자 하는 기술적 과제는, 소켓과 테스트 보드 사이를 고정하여 반복되는 테스트 업무의 로드를 줄여주면서, 신호의 신뢰성이 높은 회로 테스트 장치를 제공하는 것이다.The technical problem to be solved by the present invention is to provide a circuit test device with high signal reliability while reducing the load of repetitive test work by fixing between a socket and a test board.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 해당 기술 분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the description below.

상기 기술적 과제를 달성하기 위한 몇몇 실시 예에 따른 회로 테스트 장치는 DUT(Device Under test)가 전기적으로 접속하는 PCB(Printed Circuit Board)의 일부가 배치된 제1 영역과, PCB의 다른 일부가 배치된 제2 영역을 포함하는 테스트 보드, 제1 영역 상에, 테스트 보드와 DUT 사이를 전기적으로 연결시키는 소켓 및 소켓을 테스트 보드와 수평하게 고정시키고, 제2 영역의 적어도 일부를 덮어 차폐시키는 고정틀을 포함하되, 고정틀은 도전성 물질을 포함한다.According to some embodiments of the present invention for achieving the above technical problem, a circuit test device includes a test board including a first region in which a part of a printed circuit board (PCB) to which a DUT (Device Under Test) is electrically connected is arranged, and a second region in which another part of the PCB is arranged, a socket electrically connecting the test board and the DUT on the first region, and a fixing frame horizontally fixing the socket to the test board and covering and shielding at least a part of the second region, wherein the fixing frame includes a conductive material.

도 1은 본 발명의 몇몇 실시예들에 따른 테스트 시스템을 설명하기 위한 블록도이다.
도 2는 본 발명의 몇몇 실시예들에 따른 테스트 보드를 설명하기 위한 평면도이다.
도 3은 본 발명의 몇몇 실시예들에 따른 회로 테스트 장치를 설명하기 위한 평면도이다.
도 4는 도 3의 A-A'를 따라 절단한 단면도이다.
도 5는 도 3의 B-B'를 따라 절단한 단면도이다.
도 6은 본 발명의 또 다른 몇몇 실시예들에 따른 회로 테스트 장치를 나타내는 평면도이다.
도 7은 도 6의 A-A'를 따라 절단한 단면도이다.
도 8은 본 발명의 또 다른 몇몇 실시예들에 따른 도 3의 A-A'를 절단한 단면도이다.
도 9는 본 발명의 또 다른 몇몇 실시예들에 따른 도 3의 B-B'를 절단한 단면도이다.
도 10은 본 발명의 또 다른 몇몇 실시예들에 따른 회로 테스트 장치를 나타내는 평면도이다.
도 11은 도 10의 C-C'를 절단한 단면도이다.
도 12는 본 발명의 몇몇 실시예들에 따른 회로 테스트 장치의 동작을 설명하기 위한 도면이다.
도 13은 본 발명의 몇몇 실시예들에 따른 회로 테스트 장치의 효과를 설명하기 위한 그래프이다.
FIG. 1 is a block diagram illustrating a test system according to some embodiments of the present invention.
FIG. 2 is a plan view illustrating a test board according to some embodiments of the present invention.
FIG. 3 is a plan view illustrating a circuit test device according to some embodiments of the present invention.
Figure 4 is a cross-sectional view taken along line A-A' of Figure 3.
Figure 5 is a cross-sectional view taken along line B-B' of Figure 3.
FIG. 6 is a plan view illustrating a circuit test device according to some further embodiments of the present invention.
Figure 7 is a cross-sectional view taken along line A-A' of Figure 6.
FIG. 8 is a cross-sectional view taken along line A-A' of FIG. 3 according to some further embodiments of the present invention.
FIG. 9 is a cross-sectional view taken along line B-B' of FIG. 3 according to some further embodiments of the present invention.
FIG. 10 is a plan view illustrating a circuit test device according to some further embodiments of the present invention.
Figure 11 is a cross-sectional view taken along line C-C' of Figure 10.
FIG. 12 is a drawing for explaining the operation of a circuit test device according to some embodiments of the present invention.
FIG. 13 is a graph illustrating the effectiveness of a circuit test device according to some embodiments of the present invention.

이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the attached drawings. The same reference numerals are used for the same components in the drawings, and redundant descriptions thereof are omitted.

이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다.Hereinafter, embodiments according to the technical idea of the present invention will be described with reference to the attached drawings.

도 1은 본 발명의 몇몇 실시예들에 따른 테스트 시스템을 설명하기 위한 블록도이다. 몇몇 실시예들의 따른 테스트 시스템(1)은 호스트(10). 공급 전원(20), 테스트 측정기(30), 회로 테스트 장치(40) 및 테스트 지그(50)를 포함할 수 있다.FIG. 1 is a block diagram illustrating a test system according to some embodiments of the present invention. A test system (1) according to some embodiments may include a host (10), a power supply (20), a test meter (30), a circuit test device (40), and a test jig (50).

호스트(10)는 전자 장치를 포함하며, 데스크탑 PC(Destktop PC), 스마트 폰(Smart Phone), 태블릿 PC(Tablet PC), PDA(Personal Digital Assistant), 랩탑 PC(Laptop Personal Computer) 등을 포함할 있으며, 이에 제한되지 않는다. The host (10) includes an electronic device, and may include, but is not limited to, a desktop PC, a smart phone, a tablet PC, a personal digital assistant (PDA), a laptop personal computer, etc.

호스트(10)는 외부 전자 장치들에 구동 신호등을 송신하여, 유/무선 통신을 통해 제어할 수 있다. 예시적으로, 회로 테스트 장치(40)가 전용의 인터페이스를 사용하는 경우, 호스트(10)는 전용의 GPIB(General Purpose Interface Bus) 보드를 포함할 수 있고, 공급 전원(20), 테스트 측정기(30)와 GPIB를 통해 연결될 수 있다.The host (10) can control external electronic devices by transmitting driving signals to them through wired/wireless communication. For example, if the circuit test device (40) uses a dedicated interface, the host (10) can include a dedicated GPIB (General Purpose Interface Bus) board and can be connected to a power supply (20) and a test measuring device (30) through GPIB.

호스트(10)는 GPIB 포트를 통하여 회로 테스트 장치(40)에 제어 명령을 전달하고, 회로 테스트 장치(40) 내에 실장된 메모리에 저장된 테스트 실행 프로그램을 로딩(Loading)하여 테스트를 진행할 수 있다.The host (10) can transmit control commands to the circuit test device (40) through the GPIB port and load a test execution program stored in the memory installed in the circuit test device (40) to conduct a test.

공급 전원(20)은 테스트 지그(50)로 구동 전원을 공급하고, 예시적으로 공급 전원(20)은 테스트 지그(50)에 직류 전류/전원을 인가하여 전력을 공급할 수 있다. 따라서 공급 전원(20)과 테스트 지그(50)는 직류 케이블을 통해 연결될 수 있지만, 이에 한정되지는 않는다.The power supply (20) supplies driving power to the test jig (50), and for example, the power supply (20) can supply power by applying direct current/power to the test jig (50). Accordingly, the power supply (20) and the test jig (50) can be connected via a direct current cable, but are not limited thereto.

테스트 측정기(30)는 회로 테스트 장치(40)에서 송신되는 송신 신호 및 회로 테스트 장치(40)에 수신되는 수신 신호를 포함하는 상태 신호를 계측하여, 파형으로서 디스플레이하여 사용자가 관찰할 수 있다. 따라서, 테스트 측정기(30)는 테스트 지그(50)를 통해서 회로 테스트 장치(40)와 연결될 수 있으나, 실시예에 따라 회로 테스트 장치(40)와 직접 연결될 수 있다.The test meter (30) measures a status signal including a transmission signal transmitted from a circuit test device (40) and a reception signal received by the circuit test device (40), and displays the status signal as a waveform so that a user can observe it. Accordingly, the test meter (30) may be connected to the circuit test device (40) through a test jig (50), but may be directly connected to the circuit test device (40) according to an embodiment.

회로 테스트 장치(40)는 DUT(Device Under Test)가 실장되는 전자 장치를 포함할 수 있다. 상기 전자 장치는 다양한 형태의 장치가 될 수 있다. 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있지만, 본원의 기술적 사상은 상기 예시에 한정되지 않는다. The circuit test device (40) may include an electronic device on which a DUT (Device Under Test) is mounted. The electronic device may be a device of various forms. For example, the electronic device may include a portable communication device (e.g., a smart phone), a computer device, a portable multimedia device, a portable medical device, a camera, a wearable device, or a home appliance device, but the technical idea of the present invention is not limited to the above examples.

몇몇 실시예에 따른 회로 테스트 장치(40)에 실장되는 DUT는 예시적으로, RFIC (Radio Frequency Integrated Circuit), Connectivity 모듈(블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 모듈), CP(Communication Processor) 등의 집적회로를 포함할 수 있다. 다만 본원의 기술적 사상은 상기 예시에 한정되지 않는다.The DUT mounted on the circuit test device (40) according to some embodiments may include integrated circuits such as, for example, an RFIC (Radio Frequency Integrated Circuit), a Connectivity module (a short-range communication module such as Bluetooth, WiFi direct, or IrDA (infrared data association)), a CP (Communication Processor), etc. However, the technical idea of the present invention is not limited to the above examples.

몇몇 실시예들에 따른 회로 테스트 장치(40)가 전용의 인터페이스를 사용하지 않는 경우, 호스트(10), 공급 전원(20), 테스트 측정기(30)와 직접적으로 연결될 수 있다.In some embodiments, the circuit test device (40) may be directly connected to the host (10), the power supply (20), and the test meter (30) if it does not use a dedicated interface.

회로 테스트 장치(40)는 테스트 동작시 출력신호가 외부로 송출되는 것을 차단하기 위해 알에프 커넥터(Radio Frequency Connector)를 통해 테스트 지그(50)와 연결될 수 있다.The circuit test device (40) can be connected to a test jig (50) through a radio frequency connector to block the output signal from being transmitted to the outside during a test operation.

몇몇 실시예들에 따른 테스트 지그(50)는 호스트(10)로부터 입력된 구동신호를 회로 테스트 장치(40)로 구동신호를 전송하고, 그에 따른 상태신호를 회로 테스트 장치(40)로부터 수신할 수 있다.A test jig (50) according to some embodiments can transmit a driving signal input from a host (10) to a circuit test device (40) and receive a status signal corresponding thereto from the circuit test device (40).

이와 같은 구성을 갖는 테스트 시스템의 동작을 상세히 설명하면 아래와 같을 수 있다. 계측 대상인 회로 테스트 장치(40)를 테스트 지그(50)에 연결하여 로딩하고 전원 스위치를 온(ON)시키면, 공급 전원(20)로부터 테스트 지그(120)에 전압이 인가될 수 있다. 이때, 호스트(10)를 통해 구동신호가 입력되면, 테스트 지그(120)는 테스트 측정기(30)의 초기화를 수행할 수 있다. The operation of a test system having such a configuration can be described in detail as follows. When a circuit test device (40) as a measurement target is connected to a test jig (50) and loaded, and a power switch is turned on, voltage can be applied to the test jig (120) from the power supply (20). At this time, when a driving signal is input through the host (10), the test jig (120) can perform initialization of the test measuring device (30).

테스트 측정기(30)를 송신모드에 놓고, 예를 들어 AF(audio frequency) 레벨로 세팅한 후 테스트 케이블을 회로 테스트 장치(40)의 알에프 커넥터에 체결하여 회로 테스트 장치(40)로 구동신호를 송신함으로써 송신기능을 검사할 수 있다. The transmission function can be tested by placing the test meter (30) in transmission mode, setting it to, for example, the AF (audio frequency) level, and then connecting the test cable to the RF connector of the circuit test device (40) to transmit a driving signal to the circuit test device (40).

또한, 테스트 측정기(30)를 수신모드에 놓고 RF(radio frequency)주파수로 세팅한 후 테스트 케이블을 회로 테스트 장치(40)의 알에프 커넥터에 체결하여 회로 테스트 장치(40)에 구동신호를 송신함으로써 RSSI(received signal strength indicator)를 확인하여 수신기능을 검사할 수 있다. In addition, the test meter (30) is placed in the receiving mode, set to the RF (radio frequency) frequency, and a test cable is connected to the RF connector of the circuit test device (40) to transmit a driving signal to the circuit test device (40), thereby checking the RSSI (received signal strength indicator) and testing the receiving function.

이러한 동작을 반복하여 송신주파수, 송신출력, 수신감도, 송신음성 왜곡, ST(signaling tone), SAT(supervisory audio tone), DTMF(dual tone multi frequency) 등의 조정 및 확인을 수행할 수 있다. 이러한, 동작에 의해 모든 검사항목에 대한 조정 및 확인이 수행되면 테스트를 종료하고 언로딩한다.By repeating these operations, the transmission frequency, transmission output, reception sensitivity, transmission voice distortion, ST (signaling tone), SAT (supervisory audio tone), DTMF (dual tone multi frequency), etc. can be adjusted and confirmed. When adjustments and confirmations for all test items are performed through these operations, the test is terminated and unloaded.

도 2는 본 발명의 몇몇 실시예들에 따른 테스트 보드를 설명하기 위한 평면도이다. 도 3은 본 발명의 몇몇 실시예들에 따른 회로 테스트 장치를 설명하기 위한 평면도이다.FIG. 2 is a plan view illustrating a test board according to some embodiments of the present invention. FIG. 3 is a plan view illustrating a circuit test device according to some embodiments of the present invention.

도 2 및 도 3을 참조하면, 회로 테스트 장치(40)는 테스트 보드(410), PCB(Printed Circuit Board, 420), 고정틀(Stiffener, 431), 소켓(432)을 포함할 수 있다. 테스트 보드(410)는 회로 테스트 장치(40)에 포함되는 도 1의 설명에서 전술한 전자 장치의 기판을 포함할 수 있다. Referring to FIGS. 2 and 3, the circuit test device (40) may include a test board (410), a printed circuit board (PCB) 420, a stiffener 431, and a socket (432). The test board (410) may include a substrate of an electronic device described above in the description of FIG. 1 included in the circuit test device (40).

몇몇 실시예들에 따른 테스트 보드(410)는 DUT(도 7의 440)가 실장되는 PCB(420)의 타켓 영역(421)이 배치되는 영역과 타켓 영역(421) 외의 다른 PCB(420)가 배치되는 영역을 포함할 수 있다.A test board (410) according to some embodiments may include an area where a target area (421) of a PCB (420) on which a DUT (440 of FIG. 7) is mounted is placed and an area where another PCB (420) other than the target area (421) is placed.

몇몇 실시예들에 따른 PCB(420)는 타켓 영역(421), 제1 주변 영역(422), 제2 주변 영역(423) 및 제1 내지 제4 PCB 체결부(424 내지 427)를 포함할 수 있다. A PCB (420) according to some embodiments may include a target region (421), a first peripheral region (422), a second peripheral region (423), and first to fourth PCB fastening portions (424 to 427).

타켓 영역(421)에서 PCB(420)과 DUT(도 7의 440)가 전기적으로 접속될 수 있고, 제1 주변 영역(422)에서 제1 주변 집적회로(450)와 PCB(420)는 전기적으로 접속할 수 있고, 제2 주변 영역(423)에서 제2 주변 집적회로(460)와 PCB(420)는 전기적으로 접속할 수 있다. In the target area (421), the PCB (420) and the DUT (440 in FIG. 7) can be electrically connected, in the first peripheral area (422), the first peripheral integrated circuit (450) and the PCB (420) can be electrically connected, and in the second peripheral area (423), the second peripheral integrated circuit (460) and the PCB (420) can be electrically connected.

다만, 도 2 및 도 3에서 도시된 상기 DUT(도 7의 440), 제1 및 제2 집적회로(450, 460)의 테스트 보드 상의 배치는 예시적인 것으로 본원의 기술적 사상에 제한되지 않는다. However, the arrangement of the DUT (440 of FIG. 7) and the first and second integrated circuits (450, 460) on the test board as shown in FIGS. 2 and 3 is exemplary and is not limited to the technical idea of the present invention.

또한 제1 주변 집적회로(450)와 제2 주변 집적회로(460)는 중앙처리장치(central processing unit(CPU)), MCU(Micro Controller Unit), MPU(micro processing unit), 컨트롤러(controller), 어플리케이션 프로세서(application processor(AP)), 전력 관리 모듈(PMIC, Power Management IC) 등을 포함할 수 있고, 이들은 SoC(System on Chip)의 형태로 실시될 수 있어 DUT(도 7의 440) 주변의 집적회로의 개수는 본원의 기술적 사상을 한정하지 않는다.In addition, the first peripheral integrated circuit (450) and the second peripheral integrated circuit (460) may include a central processing unit (CPU), a micro controller unit (MCU), a micro processing unit (MPU), a controller, an application processor (AP), a power management module (PMIC, Power Management IC), etc., and these may be implemented in the form of a system on chip (SoC), so that the number of integrated circuits surrounding the DUT (440 in FIG. 7) does not limit the technical idea of the present invention.

몇몇 실시예에 따른 제1 내지 제4 PCB 체결부(424 내지 427)는 PCB(420)내에 배치될 수 있고, 도면에서 도시되지 않았지만 DUT(도 7의 440), 제1 주변 집적회로(450) 또는 제2 주변 집적회로(460)와 전기적으로 연결되어 있을 수 있다. The first to fourth PCB fastening portions (424 to 427) according to some embodiments may be positioned within the PCB (420) and, although not shown in the drawing, may be electrically connected to the DUT (440 of FIG. 7), the first peripheral integrated circuit (450), or the second peripheral integrated circuit (460).

실시예에 따라, 각각의 제1 내지 제4 PCB 체결부(424, 425, 426, 427)를 통해 데이터 송신 신호, 음성 송신 신호를 송신할 수 있고, 기본 데이터 수신 신호, 음성 수신 신호, 다이버시티 데이터 수신 신호를 수신할 수 있다.According to an embodiment, a data transmission signal and a voice transmission signal can be transmitted, and a basic data reception signal, a voice reception signal, and a diversity data reception signal can be received through each of the first to fourth PCB fastening portions (424, 425, 426, 427).

예시적으로, 회로 테스트 장치(40)는 제1 내지 제3 PCB 체결부(424 내지 426)를 통해 기본 데이터 수신 신호(PRx)를 수신하고, 제4 PCB 체결부(427)는 다이버시티 데이터 수신 신호(DRx)를 수신할 수 있다. For example, the circuit test device (40) can receive a basic data reception signal (PRx) through the first to third PCB fastening portions (424 to 426), and the fourth PCB fastening portion (427) can receive a diversity data reception signal (DRx).

제1 내지 제4 PCB 체결부(424, 425, 426, 427)는 도 1에서 설명한 알에프 커넥터의 기능을 수행할 수 있다. 마찬가지로, PCB 체결부 또한 개수와 배치는 예시적인 것으로 본원의 기술적 사상을 한정하지 않는다.The first to fourth PCB fastening portions (424, 425, 426, 427) can perform the function of the RF connector described in Fig. 1. Likewise, the number and arrangement of the PCB fastening portions are exemplary and do not limit the technical idea of the present invention.

또한 제1 내지 제4 PCB 체결부(424 내지 427)는 고정틀(431)과 연결된 제1 내지 제4 체결부(433 내지 436)와 연결될 수 있다. 각각의 제1 내지 제4 체결부(433 내지 436)는 외부의 입출력 신호를 제1 내지 제4 PCB 체결부(424 내지 427)로 입출력시킬 수 있으며, 호스트(도 1의 10)의 구동신호를 전송하고, 회로 테스트 장치(40)의 상태신호를 외부로 송신할 수 있다.In addition, the first to fourth PCB fastening parts (424 to 427) can be connected to the first to fourth fastening parts (433 to 436) connected to the fixing frame (431). Each of the first to fourth fastening parts (433 to 436) can input/output external input/output signals to the first to fourth PCB fastening parts (424 to 427), transmit a drive signal of a host (10 in FIG. 1), and transmit a status signal of a circuit test device (40) to the outside.

몇몇 실시예에 따른 고정틀(431) 및 소켓(432)의 각각의 설명은 도 4 내지 도 5 및 도 6 내지 도 7 각각에서 후술한다.A description of each of the fixed frame (431) and the socket (432) according to some embodiments is described below with reference to FIGS. 4 to 5 and FIGS. 6 to 7, respectively.

도 4는 도 3의 A-A'를 따라 절단한 단면도이다. 도 5는 도 3의 B-B'를 따라 절단한 단면도이다.Fig. 4 is a cross-sectional view taken along line A-A' of Fig. 3. Fig. 5 is a cross-sectional view taken along line B-B' of Fig. 3.

도 3 내지 도 5를 참조하면, 몇몇 실시예에 따른 고정틀(431)은 상부 영역(431a), 고정틀 제1 측벽(431b), 고정틀 제2 측벽(431c) 및 고정틀 제3 측벽(431d)을 포함할 수 있다.Referring to FIGS. 3 to 5, a fixed frame (431) according to some embodiments may include an upper region (431a), a fixed frame first side wall (431b), a fixed frame second side wall (431c), and a fixed frame third side wall (431d).

몇몇 실시예에 따른 고정틀(431)은 상부 영역(431a), 고정틀 제1 측벽(431b), 고정틀 제2 측벽(431c), 고정틀 제3 측벽(431d) 및 소켓(432)과의 연결관계를 통해 소켓(432)을 테스트 보드(410)와 수평하게 고정시킬 수 있다.According to some embodiments, the fixed frame (431) can horizontally fix the socket (432) to the test board (410) through a connection relationship with the upper region (431a), the fixed frame first side wall (431b), the fixed frame second side wall (431c), the fixed frame third side wall (431d) and the socket (432).

상기 연결관계는 구체적으로 아래와 같다. 고정틀(431)의 상부 영역(431a)의 하면과 소켓(432)의 최상면의 일부와 접촉할 수 있고, 실시예에 따라 상부 영역(431a)과 소켓(432)은 스크류(Screw)를 통해 서로 체결될 수 있다. 다만, 체결 방법은 이에 한정되지 않고, 접착 물질을 이용하거나 열 처리를 통해 접합시키는 것을 포함할 수 있고, 상기 체결을 통해 소켓(432)과 상부 영역(431a)을 서로 고정시킬 수 있다.The above connection relationship is specifically as follows. The lower surface of the upper region (431a) of the fixed frame (431) may be in contact with a part of the upper surface of the socket (432), and according to an embodiment, the upper region (431a) and the socket (432) may be fastened to each other through a screw. However, the fastening method is not limited thereto, and may include bonding using an adhesive material or through heat treatment, and the socket (432) and the upper region (431a) may be fastened to each other through the fastening.

고정틀(431)의 상부 영역(431a)의 하면은 고정틀 제1 측벽(431b)의 상면과 접촉할 수 있다. 실시예에 따라 테스트 보드(410)와 고정틀 제1 측벽(431b)의 상면 사이의 높이와 테스트 보드(410)와 소켓(432)의 최상면 사이의 높이가 일치할 수 있다.The lower surface of the upper region (431a) of the fixed frame (431) may be in contact with the upper surface of the fixed frame first side wall (431b). Depending on the embodiment, the height between the test board (410) and the upper surface of the fixed frame first side wall (431b) may be the same as the height between the test board (410) and the uppermost surface of the socket (432).

고정틀(431)의 상부 영역(431a)의 하면은 고정틀 제1 측벽(431b)의 상면과 접촉할 수 있다. 상부 영역(431a)과 고정틀 제1 측벽(431b)은 스크류를 통해 서로 체결될 수 있다. 다만, 체결 방법은 이에 한정되지 않고, 접착 물질을 이용하거나 열 처리를 통해 접합시키는 것을 포함할 수 있고, 상기 체결을 통해 고정틀 제1 측벽(431b)과 상부 영역(431a)을 서로 고정시킬 수 있다.The lower surface of the upper region (431a) of the fixed frame (431) can be in contact with the upper surface of the first side wall (431b) of the fixed frame. The upper region (431a) and the first side wall (431b) of the fixed frame can be fastened to each other through a screw. However, the fastening method is not limited thereto, and may include bonding using an adhesive material or through heat treatment, and the first side wall (431b) of the fixed frame and the upper region (431a) can be fastened to each other through the fastening.

고정틀 제1 측벽(431b)의 일측은 테스트 보드(410)의 측벽과 접촉할 수 있다. 고정틀 제1 측벽(431b)과 테스트 보드(410)는 스크류를 통해 서로 체결될 수 있다. 다만, 체결 방법은 이에 한정되지 않고, 접착 물질을 이용하거나 열 처리를 통해 접합시키는 것을 포함할 수 있고, 상기 체결을 통해 고정틀 제1 측벽(431b)과 테스트 보드(410)를 서로 고정시킬 수 있다.One side of the fixed frame first side wall (431b) can be in contact with the side wall of the test board (410). The fixed frame first side wall (431b) and the test board (410) can be fastened to each other through a screw. However, the fastening method is not limited thereto, and may include bonding using an adhesive material or through heat treatment, and the fixed frame first side wall (431b) and the test board (410) can be fastened to each other through the fastening.

고정틀 제2 측벽(431c)의 상면은 고정틀(431)의 상부 영역(431a)의 하면과 접촉할 수 있고, 고정틀 제2 측벽(431c)의 일 측벽은 테스트 보드(410)의 측벽과 접촉할 수 있다. 또한 도시되지 않았지만, 고정틀 제2 측벽(431c)의 또 다른 측벽과 고정틀 제1 측벽(431b)의 일측이 접촉할 수 있다. 상기 고정틀 제2 측벽(431c)의 접촉 관계로 상기 고정틀 제2 측벽(431c)은 고정틀(431)의 타 영역 및 테스트 보드(410)와 고정될 수 있다. 접촉된 구성과의 체결시킬 수 있고, 상기 체결 방법은 다른 구성과 접촉된 부분을 스크류를 통해 체결하거나, 접착 물질을 이용하거나 열 처리를 통해 접합시키는 것을 포함할 수 있지만, 본원의 기술적 사상은 이에 한정되지 않는다.The upper surface of the fixed frame second side wall (431c) can be in contact with the lower surface of the upper region (431a) of the fixed frame (431), and one side wall of the fixed frame second side wall (431c) can be in contact with the side wall of the test board (410). Also, although not shown, another side wall of the fixed frame second side wall (431c) and one side of the fixed frame first side wall (431b) can be in contact. Due to the contact relationship of the fixed frame second side wall (431c), the fixed frame second side wall (431c) can be fixed to the other region of the fixed frame (431) and the test board (410). It can be fastened with the contacted component, and the fastening method can include fastening a portion in contact with another component through a screw, using an adhesive material, or bonding through heat treatment, but the technical idea of the present invention is not limited thereto.

고정틀 제3 측벽(431d)의 상면은 고정틀(431)의 상부 영역(431a)의 하면과 접촉할 수 있고, 고정틀 제3 측벽(431d)의 하면은 PCB(420)와 접촉할 수 있고, 실시예에 따라 PCB(420)가 아닌 테스트 보드(410)와 접촉할 수 있다. 따라서 고정틀 제3 측벽(431d)의 높이는 고정틀 제2 측벽(431c)의 높이보다 낮을 수 있다. 또한 도시되지 않았지만, 고정틀 제3 측벽(431d)의 또 다른 측벽과 고정틀 제1 측벽(431b)의 일측이 접촉할 수 있다. 상기 고정틀 제3 측벽(431d)의 접촉 관계로 상기 고정틀 제3 측벽(431d)은 고정틀(431)의 타 영역 및 테스트 보드(410)와 고정될 수 있다. 접촉된 구성과의 체결시킬 수 있고, 상기 체결 방법은 다른 구성과 접촉된 부분을 스크류를 통해 체결하거나, 접착 물질을 이용하거나 열 처리를 통해 접합시키는 것을 포함할 수 있지만, 본원의 기술적 사상은 이에 한정되지 않는다.The upper surface of the fixed frame third side wall (431d) can be in contact with the lower surface of the upper region (431a) of the fixed frame (431), and the lower surface of the fixed frame third side wall (431d) can be in contact with the PCB (420), and according to an embodiment, can be in contact with the test board (410) instead of the PCB (420). Therefore, the height of the fixed frame third side wall (431d) can be lower than the height of the fixed frame second side wall (431c). Also, although not shown, another side wall of the fixed frame third side wall (431d) can be in contact with one side of the fixed frame first side wall (431b). Due to the contact relationship of the fixed frame third side wall (431d), the fixed frame third side wall (431d) can be fixed to the other region of the fixed frame (431) and the test board (410). It can be fastened with a contacted component, and the fastening method may include fastening a part in contact with another component through a screw, using an adhesive material, or joining through heat treatment, but the technical idea of the present invention is not limited thereto.

몇몇 실시예에 따른 고정틀(431)은 제1 주변 집적회로(450)를 덮고, 제2 주변 집적회로(460)를 덮지 않을 수 있다. 즉 제1 주변 집적회로(450)에 대해서만 차폐할 수 있다. According to some embodiments, the fixed frame (431) may cover the first peripheral integrated circuit (450) and not cover the second peripheral integrated circuit (460). That is, it may shield only the first peripheral integrated circuit (450).

고정틀(431)은 도전성 물질을 포함하며, 상기 도전성 물질은 Ag, Cu, Au, Al, W, Zn, Sn, Pb등을 포함할 수 있고, 본원 발명은 상기 예시에 한정되지 않는다.The fixed frame (431) includes a conductive material, and the conductive material may include Ag, Cu, Au, Al, W, Zn, Sn, Pb, etc., and the present invention is not limited to the above examples.

도 6은 본 발명의 또 다른 몇몇 실시예들에 따른 회로 테스트 장치를 나타내는 평면도이다. 도 7은 도 6의 A-A'를 따라 절단한 단면도이다. 앞선 도 3 내지 도 5 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.Fig. 6 is a plan view showing a circuit test device according to some other embodiments of the present invention. Fig. 7 is a cross-sectional view taken along line A-A' of Fig. 6. The same reference numerals are used for the same components in the preceding Figs. 3 to 5, and redundant descriptions thereof are omitted.

도 6 내지 도 7을 참조하면, 제2 주변 영역은 쉴드 캔(423s)에 의해 차폐된 것을 확인할 수 있다. 몇몇 실시예에 따른 쉴드 캔(423s)은 도전성 물질을 포함하며, 상기 도전성 물질은 Ag, Cu, Au, Al, W, Zn, Sn, Pb등을 포함할 수 있고, 본원 발명은 상기 예시에 한정되지 않는다.Referring to FIGS. 6 and 7, it can be confirmed that the second peripheral area is shielded by a shield can (423s). The shield can (423s) according to some embodiments includes a conductive material, and the conductive material may include Ag, Cu, Au, Al, W, Zn, Sn, Pb, etc., and the present invention is not limited to the above examples.

몇몇 실시예에 따른 소켓(432)은 접촉기(432a), 소켓 바디(432b), 연성 실리콘층(432c) 및 테스트 블레이드(432d)를 포함할 수 있다. 상기 소켓(432) 내에 DUT(440)가 실장될 수 있다.A socket (432) according to some embodiments may include a contact (432a), a socket body (432b), a flexible silicone layer (432c), and a test blade (432d). A DUT (440) may be mounted within the socket (432).

몇몇 실시예에 따른 접촉기(432a)는 포고 핀(pogo pin) 또는 도전성 고무(conductive rubber)를 포함할 수 있고, 상기 접촉기(432a)는 테스트 동작시 PCB(420)와 DUT(440) 사이에 배치될 수 있다.The contactor (432a) according to some embodiments may include a pogo pin or conductive rubber, and the contactor (432a) may be placed between the PCB (420) and the DUT (440) during a test operation.

DUT(440)의 하면에 접속 단자(441)가 배치될 수 있고, 여기서 접속 단자는 핀 또는 패드를 의미할 수 있다. 다만 DUT(440)가 BGA(ball grid array)-타입으로 구현될 때, 접속 단자(441)는 도면에서 나타난 것과 같이 솔더 볼(solder ball)로 구현될 수 있다.A connection terminal (441) may be arranged on the lower surface of the DUT (440), and the connection terminal may mean a pin or a pad. However, when the DUT (440) is implemented as a BGA (ball grid array) type, the connection terminal (441) may be implemented as a solder ball as shown in the drawing.

접촉기(432a)와 DUT(440)의 접속 단자(441)를 서로 접촉하여 PCB(420)와 DUT(440)를 전기적으로 접속시킬 수 있다. The PCB (420) and the DUT (440) can be electrically connected by bringing the contactor (432a) and the connection terminal (441) of the DUT (440) into contact with each other.

몇몇 실시예에 따른 소켓 바디(432b)는 접촉기(432a)를 지탱할 수 있다. 또한 소켓 바디(432b)는 테스트 블레이드(432d)의 외형과 대응되는 형상을 가질 수 있다. 즉, 상기 테스트 블레이드(432d)가 하강하여 DUT(440)에 가압할 때, 상기 테스트 블레이드(432d)는 상기 소켓 바디(432b)의 내측면을 감싸도록 형성될 수 있다. 따라서 소켓 바디(432b)는 오목한 홈을 포함할 수 있다. 상기 오목한 홈을 통해 테스트 블레이드(432d)의 동작을 용이하게 해줄 수 있다.The socket body (432b) according to some embodiments may support the contactor (432a). In addition, the socket body (432b) may have a shape corresponding to the outer shape of the test blade (432d). That is, when the test blade (432d) descends and presses the DUT (440), the test blade (432d) may be formed to surround the inner surface of the socket body (432b). Accordingly, the socket body (432b) may include a concave groove. The concave groove may facilitate the operation of the test blade (432d).

또한 소켓(432)은 소켓 바디(432b)의 최상면을 통해 고정틀(431)의 상부 영역(431a)의 하면과 접촉할 수 있고, 소켓 바디(432b)의 바닥면을 통해 PCB(420) 또는 테스트 보드(410)와 접촉할 수 있고, 고정될 수 있다. 상기 접촉 관계를 통해 소켓(432)과 소켓 바디(432b)의 바닥면은 테스트 보드(410)와 수평하게 고정할 수 있다.In addition, the socket (432) can contact the lower surface of the upper region (431a) of the fixing frame (431) through the upper surface of the socket body (432b), and can contact and be fixed to the PCB (420) or the test board (410) through the bottom surface of the socket body (432b). Through the above contact relationship, the bottom surfaces of the socket (432) and the socket body (432b) can be fixed horizontally to the test board (410).

실시예에 따라 소켓 바디(432b)는 도전성 물질을 포함하며, 상기 도전성 물질은 Ag, Cu, Au, Al, W, Zn, Sn, Pb등을 포함할 수 있고, 본원 발명은 상기 예시에 한정되지 않는다.According to an embodiment, the socket body (432b) includes a conductive material, and the conductive material may include Ag, Cu, Au, Al, W, Zn, Sn, Pb, etc., and the present invention is not limited to the above examples.

테스트 블레이드(432d)의 하부에는 연성 실리콘층(432c)이 형성될 수 있다. 상기 연성 실리콘층(432c)은 테스트 블레이드(432d)와 동일한 중심을 갖는 동심원 형태 또는 육면체 형태를 가질 수 있다. 다만, 상기 연성 실리콘층(432c)의 형상이 원형 또는 육면체로 제한되는 것은 아니고, 다각 기둥을 포함하는 다양한 형상을 가질 수 있다.A flexible silicone layer (432c) may be formed at the bottom of the test blade (432d). The flexible silicone layer (432c) may have a concentric circle shape or a hexahedral shape having the same center as the test blade (432d). However, the shape of the flexible silicone layer (432c) is not limited to a circle or a hexahedron, and may have various shapes including polygonal columns.

상기 연성 실리콘층(432c)은 연질의 물질로 이루어질 수 있다. 예를 들어, 상기 연성 실리콘층(432c)은 연성 실리콘, 연질의 실리콘 고무, 폴리 우레탄, 폴리머, 합성 수지제를 포함하는 연질 물질 중 어느 하나로 이루어질 수 있다. 본 발명의 일 실시예에서, 상기 연성 실리콘층(432c)은 경도 1 내지 10의 연성 실리콘으로 이루어질 수 있다.The above soft silicone layer (432c) may be made of a soft material. For example, the soft silicone layer (432c) may be made of any one of soft materials including soft silicone, soft silicone rubber, polyurethane, polymer, and synthetic resin. In one embodiment of the present invention, the soft silicone layer (432c) may be made of soft silicone having a hardness of 1 to 10.

DUT(440)과 테스트 블레이드(432d) 사이에 이물질이 유입되는 경우 연성 실리콘층(432c)을 통해 상기 이물질에 의해 DUT(440)가 손상되는 것을 막아줄 수 있다.If foreign matter is introduced between the DUT (440) and the test blade (432d), the DUT (440) can be prevented from being damaged by the foreign matter through the flexible silicone layer (432c).

몇몇 실시예에 따른 테스트 블레이드(432d)는 푸셔 블록과 핸들러를 포함할 수 있으며, 상기 핸들러의 조작을 통해 푸셔 블록에 힘이 가해져 동작될 수 있다.A test blade (432d) according to some embodiments may include a pusher block and a handler, and may be operated by applying force to the pusher block through manipulation of the handler.

푸셔 블록에 힘이 가해진 테스트 블레이드(432d)는 연성 실리콘층(432c)을 통해 DUT(440)에 압력을 가해 DUT(440)와 PCB(420)를 전기적으로 접속시킬 수 있고, 뿐만 아니라 테스트 블레이드(432d)는 DUT(440)를 접촉기(432a)에 밀착시켜 접촉기(432a)와 접속 단자(441)를 전기적으로 접속시킬 때 DUT(440)가 테스트 보드(410)와 수평하게 고정될 수 있게 한다. A test blade (432d) to which force is applied to the pusher block can apply pressure to the DUT (440) through the flexible silicone layer (432c) to electrically connect the DUT (440) and the PCB (420), and furthermore, the test blade (432d) can secure the DUT (440) horizontally to the test board (410) when electrically connecting the contactor (432a) and the connection terminal (441) by bringing the DUT (440) into close contact with the contactor (432a).

즉, DUT(440)가 PCB(420)와 전기적으로 접속시 DUT(440)가 테스트 보드(410)와 수평하게 고정될 수 있게 한다.That is, when the DUT (440) is electrically connected to the PCB (420), the DUT (440) can be fixed horizontally to the test board (410).

도 7을 참조하면, 테스트 블레이드(432d)는 소켓 바디(432b)의 내부에 있는 오목한 홈을 채워 감싸도록 형성될 수 있다. 상기 형태를 통해 푸셔 블록에 대한 힘 전달 효율을 높여줄 수 있다.Referring to Fig. 7, the test blade (432d) can be formed to fill and surround a concave groove inside the socket body (432b). Through the above shape, the efficiency of force transmission to the pusher block can be increased.

실시예에 따라 테스트 블레이드(432d)는 도전성 물질을 포함하며, 상기 도전성 물질은 Ag, Cu, Au, Al, W, Zn, Sn, Pb등을 포함할 수 있고, 본원 발명은 상기 예시에 한정되지 않는다.According to an embodiment, the test blade (432d) includes a conductive material, and the conductive material may include Ag, Cu, Au, Al, W, Zn, Sn, Pb, etc., and the present invention is not limited to the above examples.

이하에서, 도 8 내지 도 9를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 회로 테스트 장치를 설명한다. 도 3 내지 도 5에 도시된 회로 테스트 장치들과의 차이점을 중심으로 설명한다. 마찬가지로, 도 3 내지 도 5 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.Hereinafter, a circuit test device according to some other embodiments of the present invention will be described with reference to FIGS. 8 to 9. The description will focus on differences from the circuit test devices illustrated in FIGS. 3 to 5. Similarly, the same reference numerals will be used for the same components in FIGS. 3 to 5, and redundant descriptions thereof will be omitted.

도 8은 본 발명의 또 다른 몇몇 실시예들에 따른 도 3의 A-A'를 절단한 단면도이다. 도 9는 본 발명의 또 다른 몇몇 실시예들에 따른 도 3의 B-B'를 절단한 단면도이다.FIG. 8 is a cross-sectional view taken along line A-A' of FIG. 3 according to some further embodiments of the present invention. FIG. 9 is a cross-sectional view taken along line B-B' of FIG. 3 according to some further embodiments of the present invention.

고정틀(531)은 상부 영역(531a), 고정틀 제1 측벽(531b), 고정틀 제2 측벽(531c) 및 고정틀 제3 측벽(531d)을 포함할 수 있다.The fixed frame (531) may include an upper region (531a), a fixed frame first side wall (531b), a fixed frame second side wall (531c), and a fixed frame third side wall (531d).

고정틀(531)의 상부 영역(531a)은 소켓(432)의 최상면의 일부와 소켓 바디(532b)의 측벽 일부와 접촉할 수 있고, 실시예에 따라 상부 영역(531a)과 소켓(432)은 접촉된 부분을 스크류를 통해 체결하거나, 접착 물질을 이용하거나 열 처리를 통해 접합시키는 것을 포함할 수 있다. 다만, 본원의 기술적 사상은 이에 한정되지 않는다.The upper region (531a) of the fixed frame (531) may be in contact with a portion of the uppermost surface of the socket (432) and a portion of the side wall of the socket body (532b), and according to an embodiment, the upper region (531a) and the socket (432) may be joined by fastening the contacted portions through a screw, using an adhesive material, or through heat treatment. However, the technical idea of the present invention is not limited thereto.

고정틀(531)의 상부 영역(531a)의 하면은 고정틀 제1 측벽(431b)의 상면과 접촉할 수 있다. 다만, 고정틀(531)의 상부 영역(531a)의 하면 내에 높이 차이가 존재하여, 테스트 보드(410)와 고정틀 제1 측벽(531b)의 상면 사이의 높이는 테스트 보드(410)와 소켓(432)의 최상면 사이의 높이보다 작을 수 있다.The lower surface of the upper region (531a) of the fixed frame (531) may be in contact with the upper surface of the first side wall (431b) of the fixed frame. However, since there is a height difference in the lower surface of the upper region (531a) of the fixed frame (531), the height between the test board (410) and the upper surface of the first side wall (531b) of the fixed frame may be smaller than the height between the test board (410) and the uppermost surface of the socket (432).

고정틀(531)의 상부 영역(531a)의 하면은 고정틀 제1 측벽(531b)의 상면과 접촉할 수 있다. 상부 영역(531a)과 고정틀 제1 측벽(531b)은 스크류를 통해 서로 체결될 수 있다. 다만, 체결 방법은 이에 한정되지 않고, 접착 물질을 이용하거나 열 처리를 통해 접합시키는 것을 포함할 수 있고, 상기 체결을 통해 고정틀 제1 측벽(531b)과 상부 영역(531a)을 서로 고정시킬 수 있다.The lower surface of the upper region (531a) of the fixed frame (531) can be in contact with the upper surface of the first side wall (531b) of the fixed frame. The upper region (531a) and the first side wall (531b) of the fixed frame can be fastened to each other through a screw. However, the fastening method is not limited thereto, and may include bonding using an adhesive material or through heat treatment, and the first side wall (531b) of the fixed frame and the upper region (531a) can be fastened to each other through the fastening.

고정틀 제1 측벽(531b)의 일측은 테스트 보드(410)의 측벽과 접촉할 수 있다. 고정틀 제1 측벽(531b)과 테스트 보드(410)는 스크류를 통해 서로 체결될 수 있다. 다만, 체결 방법은 이에 한정되지 않고, 접착 물질을 이용하거나 열 처리를 통해 접합시키는 것을 포함할 수 있고, 상기 체결을 통해 고정틀 제1 측벽(531b)과 테스트 보드(410)를 서로 고정시킬 수 있다.One side of the fixed frame first side wall (531b) can be in contact with the side wall of the test board (410). The fixed frame first side wall (531b) and the test board (410) can be fastened to each other through a screw. However, the fastening method is not limited thereto, and may include bonding using an adhesive material or through heat treatment, and the fixed frame first side wall (531b) and the test board (410) can be fastened to each other through the fastening.

고정틀 제2 측벽(531c)의 상면은 고정틀(531)의 상부 영역(531a)의 하면과 접촉할 수 있고, 고정틀 제2 측벽(531c)의 일 측벽은 테스트 보드(410)의 측벽과 접촉할 수 있다. 또한 도시되지 않았지만, 고정틀 제2 측벽(531c)의 또 다른 측벽과 고정틀 제1 측벽(531b)의 일측이 접촉할 수 있다. 상기 고정틀 제2 측벽(531c)의 접촉 관계로 상기 고정틀 제2 측벽(531c)은 고정틀(531)의 타 영역 및 테스트 보드(410)와 고정될 수 있다. 따라서 상기 고정틀 제2 측벽(531c)의 높이는 도 5의 고정틀 제2 측벽(431c) 보다 낮을 수 있다.The upper surface of the fixed frame second side wall (531c) can be in contact with the lower surface of the upper region (531a) of the fixed frame (531), and one side wall of the fixed frame second side wall (531c) can be in contact with the side wall of the test board (410). Also, although not shown, another side wall of the fixed frame second side wall (531c) and one side of the fixed frame first side wall (531b) can be in contact. Due to the contact relationship of the fixed frame second side wall (531c), the fixed frame second side wall (531c) can be fixed to the other region of the fixed frame (531) and the test board (410). Therefore, the height of the fixed frame second side wall (531c) can be lower than the fixed frame second side wall (431c) of FIG. 5.

고정틀 제3 측벽(531d)의 상면은 고정틀(531)의 상부 영역(531a)의 하면과 접촉할 수 있고, 고정틀 제3 측벽(531d)의 하면은 PCB(420)와 접촉할 수 있고, 실시예에 따라 PCB(420)가 아닌 테스트 보드(410)와 접촉할 수 있다. 따라서 고정틀 제3 측벽(531d)의 높이는 고정틀 제2 측벽(531c)의 높이보다 낮을 수 있다. 또한 도시되지 않았지만, 고정틀 제3 측벽(531d)의 또 다른 측벽과 고정틀 제1 측벽(531b)의 일측이 접촉할 수 있다. 상기 고정틀 제3 측벽(531d)의 접촉 관계로 상기 고정틀 제3 측벽(531d)은 고정틀(531)의 타 영역 및 테스트 보드(410)와 고정될 수 있다. 접촉된 구성과의 체결시킬 수 있고, 상기 체결 방법은 다른 구성과 접촉된 부분을 스크류를 통해 체결하거나, 접착 물질을 이용하거나 열 처리를 통해 접합시키는 것을 포함할 수 있지만, 본원의 기술적 사상은 이에 한정되지 않는다.The upper surface of the fixed frame third side wall (531d) can be in contact with the lower surface of the upper region (531a) of the fixed frame (531), and the lower surface of the fixed frame third side wall (531d) can be in contact with the PCB (420), and according to an embodiment, can be in contact with the test board (410) instead of the PCB (420). Therefore, the height of the fixed frame third side wall (531d) can be lower than the height of the fixed frame second side wall (531c). Also, although not shown, another side wall of the fixed frame third side wall (531d) can be in contact with one side of the fixed frame first side wall (531b). Due to the contact relationship of the fixed frame third side wall (531d), the fixed frame third side wall (531d) can be fixed to the other region of the fixed frame (531) and the test board (410). It can be fastened with a contacted component, and the fastening method may include fastening a part in contact with another component through a screw, using an adhesive material, or joining through heat treatment, but the technical idea of the present invention is not limited thereto.

이하에서, 도 10 내지 도 11을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 회로 테스트 장치를 설명한다. 도 3 내지 도 5에 도시된 회로 테스트 장치들과의 차이점을 중심으로 설명한다. 마찬가지로, 도 3 내지 도 5 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.Hereinafter, a circuit test device according to another embodiment of the present invention will be described with reference to FIGS. 10 to 11. The description will focus on differences from the circuit test devices illustrated in FIGS. 3 to 5. Similarly, the same reference numerals will be used for the same components in FIGS. 3 to 5, and redundant descriptions thereof will be omitted.

도 10은 본 발명의 또 다른 몇몇 실시예들에 따른 회로 테스트 장치를 나타내는 평면도이다. 도 11은 도 10의 C-C'를 절단한 단면도이다.Fig. 10 is a plan view showing a circuit test device according to some other embodiments of the present invention. Fig. 11 is a cross-sectional view taken along line C-C' of Fig. 10.

몇몇 실시예에 따른 고정틀(431)은 회로 테스트 장치(40) 내에 모든 PCB를 덮고, 제1 주변 집적회로(450)와 제2 주변 집적회로(460)를 덮을 수 있다. 즉 제1 및 제2 주변 집적회로(450)에 대해 차폐할 수 있다. 따라서 제2 주변 집적회로(460)는 도 6과 달리 쉴드 캔에 의해 차폐되지 않을 수 있다.The fixing frame (431) according to some embodiments may cover all the PCBs within the circuit test device (40) and may cover the first peripheral integrated circuit (450) and the second peripheral integrated circuit (460). That is, the first and second peripheral integrated circuits (450) may be shielded. Accordingly, the second peripheral integrated circuit (460) may not be shielded by the shield can, unlike in FIG. 6.

또한 고정틀 제3 측벽(631d)의 일측은 테스트 보드(410)의 측벽과 접촉할 수 있고, 따라서 고정틀 제3 측벽(631d)의 바닥면은 테스트 보드(410)와 미접촉할 수 있다. 따라서 고정틀 제3 측벽(631d)의 높이는 고정틀 제2 측벽(631c)의 높이와 동일할 수 있다.In addition, one side of the fixed frame third side wall (631d) may be in contact with the side wall of the test board (410), and thus the bottom surface of the fixed frame third side wall (631d) may not be in contact with the test board (410). Accordingly, the height of the fixed frame third side wall (631d) may be the same as the height of the fixed frame second side wall (631c).

도 12는 본 발명의 몇몇 실시예들에 따른 회로 테스트 장치의 동작을 설명하기 위한 도면이다.FIG. 12 is a drawing for explaining the operation of a circuit test device according to some embodiments of the present invention.

도 1 및 도 12를 참조하면, 몇몇 실시예에 따른 테스트 시스템(1)이 동작시 소켓(432)은 고정틀(431)에 의해 고정되어 테스트 보드(410)와 수평하게 고정될 수 있고, 소켓(432)내에 테스트 블레이드(432d)의 가압에 의해 DUT(440) 또한 테스트 보드(410)와 수평하게 고정될 수 있고, 타겟 영역(421)에 테스트 보드(410)와 동일한 면으로 전기적으로 접속될 수 있다.Referring to FIGS. 1 and 12, when a test system (1) according to some embodiments is in operation, a socket (432) can be fixed by a fixing frame (431) and horizontally fixed to a test board (410), and a DUT (440) can also be horizontally fixed to the test board (410) by the pressure of a test blade (432d) within the socket (432) and can be electrically connected to a target area (421) on the same surface as the test board (410).

또한, 테스트 시스템(1)이 동작시 제1 주변 집적회로(450) 주변에 제1 및 제2 전파(E1, E2)가 발생할 수 있다. 상기 제1 및 제2 전파(E1, E2)는 직진성을 갖고 있기 때문에 테스터 보드(410)를 향해 직진하는 제2 전파(E2)는 테스터 보드(410) 내에 배치되는 그라운드(접지단, 미도시)에 의해 직진하는 것이 차단되지만, 제1 전파(E1)의 경우 제1 주변 집적회로(450)를 둘러쌓고 있는 고정틀(431)에 의해 직진이 차단될 수 있다. 고정틀(431)은 도전성 물질을 포함하기 때문에 전파의 성질상 도전성 물질을 통과할 수 없다. In addition, when the test system (1) operates, first and second radio waves (E1, E2) may be generated around the first peripheral integrated circuit (450). Since the first and second radio waves (E1, E2) have a straight line, the second radio wave (E2) that travels straight toward the tester board (410) is blocked from traveling straight by the ground (ground terminal, not shown) arranged within the tester board (410), but in the case of the first radio wave (E1), the straight line may be blocked by the fixed frame (431) surrounding the first peripheral integrated circuit (450). Since the fixed frame (431) includes a conductive material, the radio wave cannot pass through the conductive material due to the nature of the radio wave.

따라서 제1 전파(E1)는 호스트(10). 공급 전원(20), 테스트 측정기(30) 및 테스트 지그(50)에 전달될 수 없다.Therefore, the first wave (E1) cannot be transmitted to the host (10), the power supply (20), the test meter (30), and the test jig (50).

도 13은 본 발명의 몇몇 실시예들에 따른 회로 테스트 장치의 효과를 설명하기 위한 그래프이다.FIG. 13 is a graph illustrating the effectiveness of a circuit test device according to some embodiments of the present invention.

도 13을 참조하면, 도 13의 그래프는 주파수에 따른 신호 출력의 이득(Gain)을 나타낸 그래프이고, 도 1의 테스트 측정기(30)에서 수신된 상태신호를 기초로 구해질 수 있다. Referring to FIG. 13, the graph of FIG. 13 is a graph showing the gain of signal output according to frequency, and can be obtained based on the status signal received from the test measuring device (30) of FIG. 1.

이득이 높을수록 테스트시 전력 손실이 적고, 높은 전력 효율의 신호를 출력하는 것을 의미하고, 테스트 동작의 신뢰도가 높아지는 것을 의미한다.A higher gain means less power loss during testing, higher power-efficient signal output, and higher reliability of test operation.

LTE B5는 800~900MHz, LTE B25는 1.85~2.0GHz, LTE B7은 2.5~2.7GHz 그리고 Sub-6 N78은 3.3~3.8GHz 주파수 대역대를 포함하는 것을 의미한다.LTE B5 refers to the 800–900 MHz frequency band, LTE B25 refers to the 1.85–2.0 GHz frequency band, LTE B7 refers to the 2.5–2.7 GHz frequency band, and Sub-6 N78 refers to the 3.3–3.8 GHz frequency band.

SMD 보드 기준(ref)은 PCB와 집적회로 사이에 납땜이나 열처리가 수행되어, 소켓(432)없이 PCB와 집적회로가 실장된 것을 의미한다. SMD 보드 기준(ref)은 LTE B5에서 -34dB, LTE B25에서 -35dB, LTE B7에서 -36dB 그리고 Sub-6 N78에서 -37dB의 이득을 얻을 수 있다.SMD board reference (ref) means that soldering or heat treatment is performed between the PCB and the integrated circuit, and the PCB and the integrated circuit are mounted without a socket (432). The SMD board reference (ref) can obtain a gain of -34dB in LTE B5, -35dB in LTE B25, -36dB in LTE B7, and -37dB in Sub-6 N78.

고정틀(431, Stiffener)를 통해 소켓(432)을 고정하고 테스트 수행시 LTE B5에서 -35dB, LTE B25에서 -34.5dB, LTE B7에서 -36.5dB 그리고 Sub-6 N78에서 -38.5dB의 이득을 얻을 수 있다.By fixing the socket (432) through the fixing frame (431, Stiffener), a gain of -35 dB in LTE B5, -34.5 dB in LTE B25, -36.5 dB in LTE B7, and -38.5 dB in Sub-6 N78 can be obtained during the test.

고정틀(431, Stiffener)없이 테스트 수행시 LTE B5에서 -38dB, LTE B25에서 -39dB, LTE B7에서 -42dB 그리고 Sub-6 N78에서 -42.5dB의 이득을 얻을 수 있다.When performing tests without a stiffener (431), gains of -38dB at LTE B5, -39dB at LTE B25, -42dB at LTE B7, and -42.5dB at Sub-6 N78 were achieved.

고정틀(431, Stiffener)를 통해 소켓(432)을 고정하고 테스트 수행하는 경우, 고정틀(431, Stiffener)없이 테스트 수행하는 경우보다 LTE B5에서 3dB, LTE B25에서 4.5dB, LTE B7에서 5.5dB 그리고 Sub-6 N78에서 4dB만큼 출력 이득을 확보할 수 있다. When performing a test by fixing the socket (432) through a fixing frame (431, Stiffener), an output gain of 3 dB in LTE B5, 4.5 dB in LTE B25, 5.5 dB in LTE B7, and 4 dB in Sub-6 N78 can be secured compared to performing a test without the fixing frame (431, Stiffener).

따라서, 본원의 회로 테스트 장치(40)를 이용하여 테스트 실시할 경우 고정틀(431, Stiffener)없이 테스트를 실시하는 것보다 높은 신뢰도를 보여줄 수 있다.Therefore, when conducting a test using the circuit test device (40) of this invention, higher reliability can be shown than when conducting a test without a fixing frame (431, Stiffener).

또한 소켓(432)을 테스트 보드(410)에 고정하여 복수의 DUT를 테스트 동작 수행시 높은 신뢰도를 가지면서, 적은 비용과 시간으로 반복적으로 테스트를 실시할 수 있다.In addition, by fixing the socket (432) to the test board (410), it is possible to perform repeated tests with high reliability and low cost and time when performing test operations on multiple DUTs.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments of the present invention have been described with reference to the attached drawings, the present invention is not limited to the embodiments described above, but can be manufactured in various different forms, and a person having ordinary skill in the art to which the present invention pertains will understand that the present invention can be implemented in other specific forms without changing the technical idea or essential features of the present invention. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

1: 테스트 시스템 10: 호스트
20: 공급 전원 30: 테스트 측정기
40: 회로 테스트 장치 50: 테스트 지그
410: 테스트 보드 420: PCB
421: 타켓 영역 422: 제1 주변 영역
431: 고정틀 432: 소켓
440: DUT 450: 제1 주변 집적회로
1: Test System 10: Host
20: Power Supply 30: Test Meter
40: Circuit test device 50: Test jig
410: Test Board 420: PCB
421: Target area 422: 1st peripheral area
431: Fixed Frame 432: Socket
440: DUT 450: 1st peripheral integrated circuit

Claims (10)

DUT(Device Under test)가 전기적으로 접속하는 PCB(Printed Circuit Board)의 일부가 배치된 제1 영역과, 상기 PCB의 다른 일부가 배치된 제2 영역을 포함하는 테스트 보드;
상기 제1 영역 상에, 상기 PCB와 상기 DUT 사이를 전기적으로 연결시키는 소켓; 및
상기 소켓을 상기 테스트 보드와 수평하게 고정시키고, 상기 제2 영역의 적어도 일부를 덮어 차폐시키는 고정틀을 포함하되,
상기 고정틀은 도전성 물질을 포함하는 회로 테스트 장치.
A test board including a first area in which a portion of a PCB (Printed Circuit Board) to which a DUT (Device Under Test) is electrically connected is arranged, and a second area in which another portion of the PCB is arranged;
On the first region, a socket electrically connecting between the PCB and the DUT; and
A fixing frame is included to fix the socket horizontally to the test board and cover and shield at least a portion of the second area,
The above-mentioned fixture is a circuit test device including a conductive material.
제1항에 있어서,
상기 고정틀은 상기 소켓 상면의 적어도 일부와 접촉하고, 상기 테스트 보드와 연결되어 상기 소켓을 고정시키는 회로 테스트 장치.
In the first paragraph,
A circuit test device in which the above fixing frame contacts at least a portion of the upper surface of the socket and is connected to the test board to fix the socket.
제2항에 있어서,
상기 고정틀은 상기 테스트 보드의 측벽과 스크류를 통해 연결되는 회로 테스트 장치.
In the second paragraph,
The above-mentioned fixture is a circuit test device connected to the side wall of the above-mentioned test board through screws.
제1항에 있어서,
상기 고정틀은 상기 소켓의 측벽과 비접촉하는 회로 테스트 장치.
In the first paragraph,
The above fixture is a circuit test device that does not contact the side wall of the socket.
제1항에 있어서,
상기 고정틀은 상기 소켓의 측벽의 적어도 일부와 접촉하는 회로 테스트 장치.
In the first paragraph,
The above fixture is a circuit test device in contact with at least a portion of the side wall of the socket.
제1항에 있어서,
상기 고정틀은 상기 제2 영역의 전체와 평면적으로 중첩되는 회로 테스트 장치.
In the first paragraph,
The above fixed frame is a circuit test device that overlaps the entire second region in a plane.
제1항에 있어서,
상기 소켓은 테스트 블레이드를 포함하고,
상기 테스트 블레이드에 의해 압력이 가해져, 상기 DUT는 상기 테스트 보드와 수평하게 고정되는 회로 테스트 장치.
In the first paragraph,
The above socket contains a test blade,
A circuit test device in which the DUT is fixed horizontally to the test board by applying pressure by the test blade.
제7항에 있어서,
상기 소켓은 접촉기를 포함하고,
상기 DUT는 볼 형태의 접속단자를 포함하고,
상기 테스트 블레이드에 의해 압력이 가해져, 상기 접촉기와 상기 접속단자는 전기적으로 접속하는 회로 테스트 장치.
In Article 7,
The above socket includes a contactor,
The above DUT includes a ball-shaped connection terminal,
A circuit test device in which pressure is applied by the test blade to electrically connect the contactor and the connection terminal.
제1항에 있어서,
상기 고정틀은 상기 도전성 물질 중 알루미늄을 포함하는 회로 테스트 장치.
In the first paragraph,
The above-mentioned fixture is a circuit test device including aluminum among the above-mentioned conductive materials.
제9항에 있어서,
상기 제2 영역 상에 제1 주변 집적회로 및 제2 주변 집적회로가 배치되고,
상기 제1 주변 집적회로는 상기 고정틀과 평면적으로 중첩되고,
상기 제2 주변 집적회로는 상기 고정틀과 평면적으로 비중첩되고, 쉴드 캔(shield can)에 의해 덮히는 회로 테스트 장치.
In Article 9,
A first peripheral integrated circuit and a second peripheral integrated circuit are arranged on the second region,
The above first peripheral integrated circuit overlaps the above fixed frame in a planar manner,
A circuit test device in which the second peripheral integrated circuit is planarly non-overlapping with the fixed frame and covered by a shield can.
KR1020200031209A 2020-03-13 2020-03-13 Circuit testing device Active KR102738205B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200031209A KR102738205B1 (en) 2020-03-13 2020-03-13 Circuit testing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200031209A KR102738205B1 (en) 2020-03-13 2020-03-13 Circuit testing device

Publications (2)

Publication Number Publication Date
KR20210115434A KR20210115434A (en) 2021-09-27
KR102738205B1 true KR102738205B1 (en) 2024-12-03

Family

ID=77925418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200031209A Active KR102738205B1 (en) 2020-03-13 2020-03-13 Circuit testing device

Country Status (1)

Country Link
KR (1) KR102738205B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007198750A (en) 2006-01-23 2007-08-09 Fujitsu Ltd Inspection equipment for semiconductor devices
KR100831945B1 (en) 2007-01-17 2008-05-26 삼성중공업 주식회사 Electronic circuit board inspection method and system
JP2010181251A (en) 2009-02-05 2010-08-19 Yokogawa Electric Corp Semiconductor test device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980048139A (en) * 1996-12-17 1998-09-15 이국상 Connecting member of semiconductor tester
KR20000073001A (en) * 1999-05-04 2000-12-05 윤종용 Test interface board capable of controlling power noise and ground noise
TWI286606B (en) * 2004-03-16 2007-09-11 Gunsei Kimoto Electric signal connecting device, and probe assembly and prober device using it
KR20070098049A (en) * 2006-03-30 2007-10-05 엘지이노텍 주식회사 Test jig for test jig system and camera module
KR20100067844A (en) * 2008-12-12 2010-06-22 한미반도체 주식회사 Test apparatus for semiconductor packages
US8461855B2 (en) * 2009-10-02 2013-06-11 Teradyne, Inc. Device interface board with cavity back for very high frequency applications
KR102102830B1 (en) * 2014-04-10 2020-04-23 (주)테크윙 Test handler, pushing device and test tray for testhandler, interface board for tester
KR20170011553A (en) * 2015-07-23 2017-02-02 삼성전자주식회사 Test interface board and test system including the same
US10114067B2 (en) * 2016-02-04 2018-10-30 Advantest Corporation Integrated waveguide structure and socket structure for millimeter waveband testing
KR20190064080A (en) * 2017-11-30 2019-06-10 삼성전자주식회사 Test interface board and system including the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007198750A (en) 2006-01-23 2007-08-09 Fujitsu Ltd Inspection equipment for semiconductor devices
KR100831945B1 (en) 2007-01-17 2008-05-26 삼성중공업 주식회사 Electronic circuit board inspection method and system
JP2010181251A (en) 2009-02-05 2010-08-19 Yokogawa Electric Corp Semiconductor test device

Also Published As

Publication number Publication date
KR20210115434A (en) 2021-09-27

Similar Documents

Publication Publication Date Title
CN209707601U (en) Test device and test system
US11193972B2 (en) Inspection equipment for an over the air testing process and testing device thereof
US7915909B2 (en) RF integrated circuit test methodology and system
US6537831B1 (en) Method for selecting components for a matched set using a multi wafer interposer
US11496227B2 (en) Electronic component handling apparatus, electronic component testing apparatus, and socket
JPH11329648A (en) Ic device socket
US12025654B2 (en) Electronic component testing apparatus, sockets, and replacement parts for electronic component testing apparatus
CA2488832C (en) Multi-socket board for open/short tester
US11029331B2 (en) Universal test mechanism for semiconductor device
US6483330B1 (en) Method for selecting components for a matched set using wafer interposers
US6815712B1 (en) Method for selecting components for a matched set from a wafer-interposer assembly
CN110784270A (en) BGA port radio frequency transmission performance detection device and detection method
US6489791B1 (en) Build off self-test (Bost) testing method
US7768280B1 (en) Apparatus for a low-cost semiconductor test interface system
TWI708066B (en) Testing device for antenna-incorporated semiconductor device
KR102738205B1 (en) Circuit testing device
KR102259225B1 (en) Probe card
CN210572558U (en) Testing device
US20140253165A1 (en) Probe card
US6507205B1 (en) Load board with matrix card for interfacing to test device
US20230024045A1 (en) Semiconductor testing apparatus with adaptor
KR101421048B1 (en) Device For Testing Semiconductor On Mounted Active Element Chip
US7352197B1 (en) Octal/quad site docking compatibility for package test handler
US6107792A (en) Test board having a plurality of power supply wiring patterns
CN114006661B (en) Detection device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200313

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20230112

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20200313

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241002

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241129

End annual number: 3

Start annual number: 1

PG1601 Publication of registration