[go: up one dir, main page]

KR102667402B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102667402B1
KR102667402B1 KR1020180153018A KR20180153018A KR102667402B1 KR 102667402 B1 KR102667402 B1 KR 102667402B1 KR 1020180153018 A KR1020180153018 A KR 1020180153018A KR 20180153018 A KR20180153018 A KR 20180153018A KR 102667402 B1 KR102667402 B1 KR 102667402B1
Authority
KR
South Korea
Prior art keywords
layer
area
planarization
clause
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180153018A
Other languages
English (en)
Other versions
KR20200066497A (ko
Inventor
문동진
정예리
한인영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180153018A priority Critical patent/KR102667402B1/ko
Priority to US16/512,310 priority patent/US10964913B2/en
Priority to CN202411965219.5A priority patent/CN119789713A/zh
Priority to CN201911198974.4A priority patent/CN111261797B/zh
Priority to EP19211803.2A priority patent/EP3660917A1/en
Publication of KR20200066497A publication Critical patent/KR20200066497A/ko
Priority to US17/213,143 priority patent/US11641758B2/en
Priority to US18/141,781 priority patent/US12075649B2/en
Priority to KR1020240063393A priority patent/KR102866038B1/ko
Application granted granted Critical
Publication of KR102667402B1 publication Critical patent/KR102667402B1/ko
Priority to US18/810,512 priority patent/US20240431135A1/en
Priority to KR1020250130179A priority patent/KR20250141661A/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)

Abstract

본 발명의 일 실시예는, 제1영역, 제2영역, 및 제3영역을 구비한 기판과, 제2영역에 배치된 복수의 표시요소들과, 표시요소들을 커버하며 무기봉지층 및 유기봉지층을 포함하는 박막봉지층과, 제3영역에 구비된 그루브와, 제3영역에 위치하며 그루브 상에 위치하는 평탄화층, 및 평탄화층 상에 위치하며 제2영역에 인접한 평탄화층의 제1끝단을 적어도 부분적으로 커버하는 커버층을 포함하는, 표시 장치를 개시한다.

Description

표시 장치{Display device}
본 발명의 실시예들은 제1영역 또는/및 개구를 포함하는 표시 패널 및 표시 패널을 포함하는 표시 장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치 중 표시영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역에 개구가 형성된 표시 장치가 있다.
개구를 구비하는 표시 장치의 경우, 개구 및 그 주변에 배치된 구성요소들의 구조에 따라 개구 주변에서 막이 들뜨거나 박리되는 등의 문제가 발생할 수 있다. 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 품질이 향상된 개구를 구비한 표시 패널을 제공한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 제1영역, 제2영역, 및 상기 제1영역과 상기 제2영역 사이의 제3영역을 구비한 기판; 상기 제2영역에 배치된 복수의 표시요소들; 상기 표시요소들을 커버하며, 무기봉지층 및 유기봉지층을 포함하는 박막봉지층; 상기 제3영역에 구비된 그루브; 상기 제3영역에 위치하며, 상기 그루브 상에 위치하는 평탄화층; 및 상기 평탄화층 상에 위치하며, 상기 제2영역에 인접한 평탄화층의 제1끝단을 적어도 부분적으로 커버하는 커버층;을 포함하는, 표시 장치를 개시한다.
상기 커버층은 금속층을 포함할 수 있다.
상기 평탄화층의 아래에 배치된 제1절연층을 더 포함할 수 있다.
상기 커버층은 상기 평탄화층의 상기 제1끝단을 지나 연장된 제1부분 및 상기 평탄화층과 중첩하는 제2부분을 포함하며, 상기 제2부분의 폭은 상기 제1부분의 폭 보다 클 수 있다.
상기 제1절연층은 무기절연물을 포함할 수 있다.
상기 평탄화층과 상기 커버층 사이에 배치된 제2절연층을 더 포함할 수 있다.
상기 제2절연층과 상기 제1절연층은 상기 평탄화층의 끝단과 인접한 영역에서 서로 접촉할 수 있다.
상기 제2절연층은 무기절연물을 포함할 수 있다.
상기 제3영역에서, 상기 평탄화층은 상기 유기봉지층 상에 위치하며 상기 유기봉지층의 끝단을 덮을 수 있다.
상기 제3영역에 위치하고 상기 제1영역을 우회하는 라인들을 더 포함하며, 상기 커버층은 상기 라인들 중 적어도 어느 하나와 중첩할 수 있다.
상기 제3영역에 위치하며, 상기 제1영역의 가장자리를 따라 연장되는 배선을 더 포함할 수 있다.
상기 커버층은 상기 기판에 수직인 방향에서 보았을 때 적어도 일 측이 개방된 고리 형상이며, 상기 배선의 일 부분은 상기 커버층의 개방 영역이 위치할 수 있다.
본 발명의 다른 실시예는, 제1영역, 제2영역, 및 상기 제1영역과 상기 제2영역 사이의 제3영역을 구비한 기판; 상기 제2영역에 배치된 복수의 표시요소들, 상기 표시요소들을 커버하며, 무기봉지층 및 유기봉지층을 포함하는 박막봉지층; 복수의 표시요소들 상에 위치하는 입력감지층; 상기 제3영역에 위치하는 평탄화층; 및 상기 평탄화층 상에 위치하며, 상기 제2영역에 인접한 평탄화층의 제1끝단을 적어도 부분적으로 커버하는 금속층;을 포함하는, 표시 장치를 개시한다.
상기 입력감지층은 도전층을 포함하고, 상기 금속층은 상기 도전층과 동일한 물질을 포함할 수 있다.
상기 평탄화층 아래에 위치하는 제1절연층을 더 포함할 수 있다.
상기 금속층은 상기 평탄화층의 상기 제1끝단을 지나 연장된 제1부분 및 상기 평탄화층과 중첩하는 제2부분을 포함하며, 상기 제2부분의 폭은 상기 제1부분의 폭 보다 클 수 있다.
상기 평탄화층과 상기 금속층 사이에 위치하는 제2절연층을 더 포함할 수 있다.
상기 제2절연층은 상기 입력감지층에 포함된 절연층과 일체일 수 있다.
상기 제3영역에 위치하되, 상기 제1영역과 상기 금속층 사이에 위치하는 배선을 더 포함할 수 있다.
상기 배선은 상기 제1영역 주변의 크랙 발생 여부를 검출하는 신호가 인가될 수 있다.
상기 기판에 수직인 방향에서 보았을 때, 상기 금속층은 적어도 일 부분이 개방된 고리 형상일 수 있다.
상기 제3영역에 위치하고 상기 제1영역을 우회하는 라인들을 더 포함하며, 상기 금속층은 상기 라인들 중 적어도 어느 하나와 중첩할 수 있다.
상기 라인들은 데이터라인 또는 스캔라인을 포함할 수 있다.
상기 제3영역에 위치하며, 상기 라인들 중 일부와 중첩하는 쉴드층을 더 포함할 수 있다.
본 발명의 실시예들은, 개구영역 주변에서 막이 들뜨거나 분리되는 등의 불량 발생을 방지할 수 있다. 그러나 이와 같은 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 간략하게 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 4는 표시 패널의 어느 한 화소를 개략적으로 나타낸 등가 회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도로서, 제1비표시영역에 위치하는 신호라인들을 나타낸다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도로서, 제1비표시영역에 위치하는 그루브를 나타낸다.
도 7은 본 발명의 일 실시예에 따른 표시 패널을 나타낸 단면도이다.
도 8은 본 발명의 일 실시예에 따른 입력감지층을 발췌하여 개략적으로 나타낸 평면도이다.
도 9a 및 도 9b는 각각 본 발명의 일 실시예에 따른 입력감지층 중 제1도전층 및 제2도전층을 나타낸 평면도이며, 도 9c는 본 발명의 일 실시예에 따른 입력감지층을 나타낸 단면도이다.
도 10a 및 도 10b는 각각 본 발명의 다른 실시예에 따른 입력감지층 중 제1도전층 및 제2도전층을 나타낸 평면도이며, 도 10c는 본 발명의 다른 실시예에 따른 입력감지층을 나타낸 단면도이다.
도 11a 및 도 11b는 각각 본 발명의 다른 실시예에 따른 입력감지층 중 제1도전층 및 제2도전층을 나타낸 평면도이며, 도 11c는 본 발명의 다른 실시예에 따른 입력감지층을 나타낸 단면도이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 13은 도 12의 XIII 부분을 발췌하여 나타낸 단면도이다.
도 14는 본 발명의 일 실시예에 따른 표시 장치의 단면도로서 커버층을 발췌하여 나타낸 단면도이다.
도 15 및 도 16은 각각 본 발명의 다른 실시예에 따른 표시 장치의 단면도로서 커버층을 발췌하여 나타낸 단면도이다.
도 17은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다
도 18은 본 발명의 일 실시예 따른 표시 장치 중 제1영역 및 그 주변을 나타낸 평면도이다.
도 19는 본 발명의 일 실시예에 따른 표시 장치 상의 입력감지층을 개략적으로 나타낸 평면도이다.
도 20은 도 19에서 제1영역 및 그 주변을 확대하여 나타낸 평면도이다.
도 21은 도 20의 일 부분을 확대하여 나타낸 평면도이다.
도 22는 도 21의 XXII-XXII'선에 따른 단면도이다.
도 23은 도 21의 XXIIIa-XXIIIa'선 및 XXIIIb-XXIIIb'선에 따른 단면도이다.
도 24는 본 발명의 다른 실시예에 따른 표시 장치 중 제1영역 및 그 주변을 나타낸 평면도이다.
도 25는 도 24의 일부분을 확대하여 나타낸 평면도이다.
도 26은 도 25의 XXVI- XXVI'선에 따른 단면도이다.
도 27은 본 발명의 다른 실시예에 따른 표시 장치 중 제1영역 및 그 주변을 나타낸 평면도이다.
도 28은 본 발명의 다른 실시예에 따른 표시 장치 중 개구영역 및 그 주변을 나타낸 평면도이다.
도 29는 본 발명의 다른 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 30은 본 발명의 다른 실시예에 따른 표시 장치의 일부를 나타낸 평면도이다.
도 31은 본 발명의 다른 실시예에 따른 표시 장치에서 커버층을 나타낸 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 표시 장치(1)는 제1영역(OA) 및 제1영역(OA)을 적어도 부분적으로 둘러싸는 제2영역인 표시영역(DA)을 포함한다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 일 실시예로, 도 1은 표시영역(DA)의 내측에 하나의 제1영역(OA)이 배치된 것을 도시한다. 다른 실시예로, 제1영역(OA)의 개수는 2개 이상일 수 있다. 제1영역(OA)은 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다. 제1영역(OA)은 도 2를 참조하여 후술할 컴포넌트가 배치되는 영역일 수 있다.
제1영역(OA)과 제2영역인 표시영역(DA) 사이에는 제3영역으로서 중간영역(MA)이 배치되며, 표시영역(DA)은 제4영역인 외곽영역(PA)에 의해 둘러싸일 수 있다. 중간영역(MA) 및 외곽영역(PA)은 화소들이 배치되지 않은 일종의 비표시영역일 수 있다. 중간영역(MA)은 표시영역(DA)에 의해 전체적으로 둘러싸이고, 표시영역(DA)은 외곽영역(PA)에 의해 전체적으로 둘러싸일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 다른 실시예로서, 액정 표시 장치, 무기 발광 표시 장치(또는 무기 EL 표시 장치, Inorganic Light Emitting Display), 퀀텀닷 발광 표시 장치(Quantum dot Light Emitting Display) 등과 같이 다양한 방식의 표시 장치가 사용될 수 있다.
도 1에는 제1영역(OA)이 하나 구비되며 대략 원형인 것을 도시하고 있으나 본 발명은 이에 한정되지 않는다. 평면상에서(또는 기판의 주면에 수직인 방향에서 보았을 때) 제1영역(OA) 각각의 형상은 원형, 타원형, 다각형, 별 형상, 다이아몬드 형상 등 다양하게 변경될 수 있음은 물론이다.
도 1에는 제1영역(OA)이 하나 구비되며 대략 원형인 것을 도시하고 있으나 본 발명은 이에 한정되지 않는다. 제1영역(OA)의 개수는 2개 이상일 수 있으며, 각각의 형상은 원형, 타원형, 삼각형이나 사각형과 같은 다각형, 별 형상, 다이아몬드 형상, 비정형화된 형상과 같이 다양하게 변경될수 있음은 물론이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 간략하게 나타낸 단면도로서, 도 1의 II-II'선에 따른 단면에 대응할 수 있다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(10), 표시 패널(10) 상에 배치되는 입력감지층(40), 및 광학 기능층(50)을 포함할 수 있으며, 이들은 윈도우(60)로 커버될 수 있다. 표시 장치(1)는 휴대폰(mobile phone), 노트북, 스마트 워치와 같은 다양한 전자 기기일 수 있다.
표시 패널(10)은 이미지를 표시할 수 있다. 표시 패널(10)은 표시영역(DA)에 배치된 화소들을 포함한다. 화소들은 표시요소 및 이와 연결된 화소회로를 포함할 수 있다. 표시요소는 유기발광다이오드를 포함할 수 있다. 또는, 표시요소는 무기발광다이오드, 또는 퀀텀닷 발광다이오드 등을 포함할 수 있다.
입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득한다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 신호라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 표시 패널(10) 위에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
입력감지층(40)은 표시 패널(10) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제(OCA, optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 예컨대, 입력감지층(40)은 표시 패널(10)을 형성하는 공정 이후에 연속적으로 이뤄질 수 있으며, 이 경우 점착층은 입력감지층(40)과 표시 패널(10) 사이에 개재되지 않을 수 있다. 도 2에는 입력감지층(40)이 표시 패널(10)과 광학 기능층(50) 사이에 개재된 것을 도시하지만, 다른 실시예로서 입력감지층(40)은 광학 기능층(50) 위에 배치될 수 있다.
광학 기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 윈도우(60)를 통해 외부에서 표시 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자 및 편광자 자체 또는 보호필름이 반사방지 층의 베이스층으로 정의될 수 있다.
다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학 기능층(50)은 렌즈층을 포함할 수 있다. 렌즈층은 표시 패널(10)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학 기능층(50)은 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.
표시 패널(10), 입력감지층(40), 및 광학 기능층(50)은 개구를 포함할 수 있다. 이와 관련하여, 도 2에는 표시 패널(10), 입력감지층(40), 및 광학 기능층(50)이 각각 제1 내지 제3개구(10H, 40H, 50H)를 포함하며, 제1 내지 제3개구(10H, 40H, 50H)들이 서로 중첩되는 것을 도시한다. 제1 내지 제3개구(10H, 40H, 50H)들은 제1영역(OA)에 대응하도록 위치하며, 제1영역(OA)은 일종의 개구영역일 수 있다. 제1 내지 제3개구(10H, 40H, 50H)의 크기(또는 직경)은 서로 같거나 서로 다를 수 있다. 다른 실시예로, 표시 패널(10), 입력감지층(40), 및/또는 광학 기능층(50) 중 적어도 하나는 개구를 포함하지 않을 수 있다. 예컨대, 표시 패널(10), 입력감지층(40), 및 광학 기능층(50) 중에서 선택된 어느 하나, 또는 두 개의 구성요소는 개구를 포함하지 않을 수 있다.
제1영역(OA)은 표시 장치(1)에 다양한 기능을 부가하기 위한 컴포넌트(20)가 위치하는 일종의 컴포넌트 영역(예, 센서 영역, 카메라 영역, 스피커 영역 등)일 수 있다. 컴포넌트(20)는 도 2에 실선으로 도시된 바와 같이 제1 내지 제3개구(10H, 40H, 50H) 내에 위치할 수 있다. 또는, 컴포넌트(20)는 점선으로 도시된 바와 같이 표시 패널(10)의 아래에 배치될 수 있으며, 이 경우 표시 패널(10), 입력감지층(40), 및 광학 기능층(50) 중 하나 이상은 개구를 포함하지 않을 수 있다.
컴포넌트(20)는 전자요소를 포함할 수 있다. 예컨대, 컴포넌트(20)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 일부 실시예에서, 제1영역(OA)은 컴포넌트(20)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다.
다른 실시예로, 표시 장치(1)가 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(20)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 지시하는 바늘 등을 포함하는 부재일 수 있다. 표시 장치(1)가 시계 바늘이나 차량용 계기판과 같은 컴포넌트(20)를 포함하는 경우, 컴포넌트(20)가 윈도우(60)를 관통하여 외부로 노출될 수 있으며, 윈도우(60)는 제1영역(OA)에 대응하는 개구를 포함할 수 있다. 또는, 표시 장치(1)가 스피커와 같은 컴포넌트(20)를 포함하는 경우에도 윈도우(60)는 제1영역(OA)에 대응하는 개구를 포함할 수 있다.
컴포넌트(20)는 전술한 바와 같이 표시 패널(10)의 기능과 관계된 구성요소(들)를 포함하거나, 표시 패널(10)의 심미감을 증가시키는 액세서리와 같은 구성요소 등을 포함할 수 있다. 도 2에는 도시되지 않았으나 윈도우(60)와 광학 기능층(50) 사이에는 광학 투명 점착제 등을 포함하는 층이 위치할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이고, 도 4는 표시 패널의 어느 한 화소를 개략적으로 나타낸 등가 회로도이다.
도 3을 참조하면, 표시 패널(10)은 제1영역(OA), 제2영역인 표시영역(DA), 제3영역인 중간영역(MA), 및 외곽영역(PA)을 포함한다. 도 3은 표시 패널(10) 중 기판(100)의 모습으로 이해될 수 있다. 예컨대, 기판(100)이 제1영역(OA), 표시영역(DA), 중간영역(MA), 및 외곽영역(PA)을 갖는 것으로 이해될 수 있다.
표시 패널(10)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 각 화소(P)는 도 4에 도시된 바와 같이 화소회로(PC), 및 화소회로(PC)에 연결된 표시요소로서, 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 또는 청색의 빛을 방출하거나, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 따라 데이터라인(DL)으로부터 입력된 데이터 전압을 제1박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)는 제2전원전압(ELVSS)을 공급받을 수 있다.
도 4는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있음은 물론이다.
다시 도 3을 참조하면, 중간영역(MA)은 제1영역(OA)을 둘러쌀 수 있다. 중간영역(MA)은 빛을 방출하는 유기발광다이오드와 같은 표시요소가 배치되지 않은 영역으로, 중간영역(MA)에는 제1영역(OA) 주변에 구비된 화소(P)들에 신호를 제공하는 신호라인들이 지나갈 수 있다. 외곽영역(PA)에는 각 화소(P)에 스캔신호를 제공하는 스캔 드라이버(1100), 각 화소(P)에 데이터신호를 제공하는 데이터 드라이버(1200), 및 제1 및 제2전원전압을 제공하기 위한 메인 전원배선(미도시) 등이 배치될 수 있다. 도 3에는 데이터 드라이버(1200)가 기판(100)의 일 측변에 인접하게 배치된 것을 도시하나, 다른 실시예에 따르면, 데이터 드라이버(1200)는 표시 패널(10)의 일 측에 배치된 패드와 전기적으로 접속된 FPCB(flexible Printed circuit board) 상에 배치될 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도로서, 제1비표시영역에 위치하는 신호라인들을 나타낸다.
도 5를 참조하면, 화소(P)들이 표시영역(DA)에 배치되며, 제1영역(OA)과 표시영역(DA) 사이에는 중간영역(MA)이 위치할 수 있다. 제1영역(OA)에 인접한 화소(P)들은 평면상에서 제1영역(OA)을 중심으로 상호 이격되어 배치될 수 있다. 화소(P)들은 제1영역(OA)을 중심으로 위와 아래에 이격되어 배치되거나, 제1영역(OA)을 중심으로 좌우로 이격되어 배치될 수 있다.
화소(P)들에 신호를 공급하는 신호라인들 중 제1영역(OA)과 인접한 신호라인들은 제1영역(OA)을 우회할 수 있다. 표시영역(DA)을 지나는 데이터라인들 중 일부 데이터라인(DL)은, 제1영역(OA)을 사이에 두고 위와 아래에 각각 배치된 화소(P)들에 데이터신호를 제공하도록 y방향으로 연장되되, 중간영역(MA)에서 제1영역(OA)의 가장자리를 따라 우회할 수 있다. 표시영역(DA)을 지나는 스캔라인들 중 일부 스캔라인(SL)은, 제1영역(OA)을 사이에 두고 좌우에 각각 배치된 화소(P)들에 스캔신호를 제공하도록 x방향으로 연장되되, 중간영역(MA)에서 제1영역(OA)의 가장자리를 따라 우회할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도로서, 제1비표시영역에 위치하는 그루브를 나타낸다.
도 6을 참조하면, 제1영역(OA)과 표시영역(DA) 사이에는 하나 또는 그 이상의 그루브들이 위치한다. 도 6은 제1영역(OA)과 표시영역(DA) 사이에 3 개의 그루브(G)들이 위치한 것을 도시하나, 다른 실시예로서, 중간영역(MA)에는 1개, 2개, 또는 4개 이상의 그루브들이 배치될 수 있다.
평면상에서 그루브(G)들은 중간영역(MA)에서 제1영역(OA)을 전체적으로 둘러싸는 고리 형상일 수 있다. 평면상에서 제1영역(OA)의 중심(C)에 대한 그루브(G)들 각각의 반지름은 제1영역(OA)의 반지름 보다 크게 형성될 수 있다. 그루브(G)들은 서로 이격될 수 있다.
도 5와 도 6를 함께 고려하면, 그루브(G)들은 제1영역(OA)의 가장자리를 우회하는 데이터라인(DL) 또는/및 스캔라인(SL)의 우회 부분들 보다 제1영역(OA)에 더 인접하게 위치할 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 패널을 나타낸 단면도로서, 도 6의 VII- VII'선에 따른 단면에 해당한다.
도 7을 참조하면, 표시영역(DA)에는 화소회로(PC) 및 화소회로(PC)에 전기적으로 연결된 유기발광 다이오드(OLED)가 배치될 수 있다. 화소회로(PC)는 기판(100) 상에 배치되며, 화소회로(PC) 상에는 유기발광 다이오드(OLED)가 위치할 수 있다. 화소회로(PC)는 기판(100) 상에 위치하는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하며, 화소전극(221)은 이들에 전기적으로 연결된다.
기판(100)은 고분자 수지 또는 글래스를 포함할 수 있다. 일 실시예로, 기판(100)은 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 또는/및 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등과 같은 고분자 수지를 포함할 수 있으며, 플렉서블한 성질을 가질 수 있다. 기판(100)은 SiO2를 주성분으로 하는 글래스재를 포함하거나, 강화 플라스틱과 같은 수지를 포함할 수 있으며, 리지드(rigid)한 성질을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 전술한 고분자 수지층 상에 위치하는 배리어층의 적층 구조일 수 있다. 예컨대, 기판(100)은 제1고분자 수지층, 제1배리어층, 제2고분자 수지층 및 제2배리어층이 적층된 구조를 가질 수 있다. 고분자 수지를 포함하는 기판(100)은 가요성(flexibility)을 향상시킬 수 있다. 배리어층은 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON), 및 실리콘옥사이드(SiOx) 등을 포함할 수 있다.
기판(100) 상에는 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 형성될 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
버퍼층(201) 상에는 화소회로(PC)가 배치될 수 있다. 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함한다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 드레인전극(DE)을 포함할 수 있다. 도 7에 도시된 박막트랜지스터(TFT)는 도 4를 참조하여 설명한 구동 박막트랜지스터일 수 있다. 본 실시예에서는 게이트전극(GE)이 게이트절연층(203)을 가운데 두고 반도체층(Act) 상에 배치된 탑 게이트 타입을 도시하였으나, 또 다른 실시예에 따르면 박막트랜지스터(TFT)는 바텀 게이트 타입일 수 있다.
반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이의 게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 및 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 게이트절연층(203)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
소스전극(SE) 및 드레인전극(DE)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(SE) 및 드레인전극(DE)은 Ti/Al/Ti의 다층을 포함할 수 있다.
스토리지 커패시터(Cst)는 제1층간절연층(205)을 사이에 두고 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함한다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 7은 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부 전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2층간절연층(207)으로 커버될 수 있다.
제1 및 제2층간절연층(205, 207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 제1 및 제2층간절연층(205, 207)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)는 평탄화 절연층(209)으로 커버될 수 있다. 평탄화 절연층(209)은 상면이 대략 편평한 면을 포함할 수 있다. 평탄화 절연층(209)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 평탄화 절연층(209)은 폴리이미드를 포함할 수 있다. 또는, 평탄화 절연층(209)은 무기 절연물을 포함하거나, 무기 및 유기절연물을 포함할 수 있다.
화소전극(221)은 평탄화 절연층(209) 상에 형성될 수 있다. 화소전극(221)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(221)은 전술한 반사막의 위 또는/및 아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소전극(221) 상에는 화소정의막(211)이 형성될 수 있다. 화소정의막(211)은 화소전극(221)의 상면을 노출하는 개구를 포함하되, 화소전극(221)의 가장자리를 커버할 수 있다. 화소정의막(211)은 유기 절연물을 포함할 수 있다. 또는, 화소정의막(211)은 실리콘나이트라이드(SiNx)나 실리콘옥시나이트라이드(SiON), 또는 실리콘옥사이드(SiOx)와 같은 무기 절연물을 포함할 수 있다. 또는, 화소정의막(211)은 유기절연물 및 무기절연물을 포함할 수 있다.
중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
제1기능층(222a)은 단층 또는 다층일 수 있다. 예컨대 제1기능층(222a)이 고분자 물질로 형성되는 경우, 제1기능층(222a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1기능층(222a)이 저분자 물질로 형성되는 경우, 제1기능층(222a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2기능층(222c)은 언제나 구비되는 것은 아니다. 예컨대, 제1기능층(222a)과 발광층(222b)을 고분자 물질로 형성하는 경우, 제2기능층(222c)을 형성하는 것이 바람직하다. 제2기능층(222c)은 단층 또는 다층일 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
중간층(222) 중 발광층(222b)은 표시영역(DA)에서 각 화소마다 배치될 수 있다. 발광층(222b)은 화소정의막(211)의 개구를 통해 노출된 화소전극(221)의 상면과 접촉할 수 있다. 중간층(222) 중 제1 및 제2기능층(222a, 222c)은 발광층(222b)과 달리, 도 7의 표시영역(DA)뿐만 아니라 제1비표시영역(NDA1, 도 12 등 참조)에도 존재할 수 있다.
대향전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(223)은 표시영역(DA)뿐만 아니라 중간영역(MA) 상에도 형성될 수 있다. 중간층(222) 및 대향전극(223)은 열 증착법에 의해 형성될 수 있다.
캡핑층(230)은 대향전극(223) 상에 위치할 수 있다. 예컨대, 캡핑층(230)은 LiF를 포함할 수 있으며, 열 증착법에 의해 형성될 수 있다. 또는, 캡핑층(230)은 실리콘옥사이드, 실리콘 나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있다. 또는, 캡핑층(230)은 유기절연물을 포함할 수 있다. 또는, 캡핑층(230)은 생략될 수 있다.
화소정의막(211) 상에는 스페이서(213)가 형성될 수 있다. 스페이서(213)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다. 또는, 스페이서(213)는 실리콘나이트라이드나 실리콘옥사이드와 같은 무기 절연물을 포함하거나, 유기절연물 및 무기절연물을 포함할 수 있다.
스페이서(213)는 화소정의막(211)과 다른 물질을 포함할 수 있다. 또는, 스페이서(213)는 화소정의막(211)과 동일한 물질을 포함할 수 있으며, 이 경우 화소정의막(211)과 스페이서(213)는 하프톤 마스크 등을 이용한 마스크 공정에서 함께 형성될 수 있다. 일 실시예로서, 화소정의막(211) 및 스페이서(213)는 폴리이미드를 포함할 수 있다.
유기발광다이오드(OLED)는 박막봉지층(300)으로 커버된다. 박막봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 일 실시예로, 도 7은 박막봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1 및 제2무기봉지층(310, 330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드와 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
표시 패널(10) 상에는 입력감지층(40)이 배치될 수 있다. 일 실시예로, 도 7에는 입력감지층(40)이 표시 패널(10) 상에 직접 형성되면서 박막봉지층(300)과 접촉하는 것을 도시한다.
도 8은 본 발명의 일 실시예에 따른 입력감지층을 발췌하여 개략적으로 나타낸 평면도이다. 도 8은 도 7에 도시된 바와 같이 입력감지층 중 표시영역(DA)에 해당하는 부분을 나타낸다.
도 8을 참조하면, 입력감지층(40)은 표시영역(DA)에 위치하는 제1감지전극(SP1) 및 제2감지전극(SP2)을 포함한다. 제1감지전극(SP1)들은 x방향을 따라 배열되고, 제2감지전극(SP2)들은 제1감지전극(SP1)들과 교차하는 y방향을 따라 배열된다. 제1감지전극(SP1)들 및 제2감지전극(SP2)들은 수직으로 교차할 수 있다.
제1감지전극(SP)들 및 제2감지전극(SP2)들은 서로 코너가 인접하게 배치될 수 있다. 이웃하는 제1감지전극(SP1)들은 제1연결전극(CP1)을 통해 서로 전기적으로 연결될 수 있으며, 이웃하는 제2감지전극(SP2)들은 제2연결전극(CP2)을 통해 서로 전기적으로 연결될 수 있다.
도 9a 및 도 9b는 각각 본 발명의 일 실시예에 따른 입력감지층 중 제1도전층 및 제2도전층을 나타낸 평면도이며, 도 9c는 본 발명의 일 실시예에 따른 입력감지층을 나타낸 단면도로서, 도 8의 VIII- VIII'선에 따른 단면에 대응할 수 있다.
도 9a 및 도 9b를 참조하면, 제1감지전극(SP1) 및 제2감지전극(SP2)은 동일한 층 상에 배치될 수 있다. 제1도전층(410)은 제1연결전극(CP1)을 포함(도 9a 참조)하고, 제2도전층(420)은 제1감지전극(SP1), 제2감지전극(SP2), 및 제2연결전극(CP2)을 포함(도 9b 참조)할 수 있다.
제2감지전극(SP2)들은 동일 층에 배치된 제2연결전극(CP2)에 의해서 연결될 수 있다. 제1감지전극(SP1)들은 x방향을 따라 배열되되, 다른 층에 배치된 제1연결전극(CP1)에 의해 연결될 수 있다.
도 9c를 참조하면, 제1도전층(410)과 제2도전층(420) 사이에는 중간 절연층(403)이 개재될 수 있다. 제2도전층(420)에 배치된 제1감지전극(SP1)들은 중간 절연층(403)의 콘택홀(CNT)을 통해 제1도전층(410)에 배치된 제1연결전극(CP1)과 접속될 수 있다. 제2도전층(420)은 상부 절연층(405)으로 커버될 수 있으며, 제1도전층(410) 아래에는 하부 절연층(401)이 배치될 수 있다. 하부 및 중간 절연층(401, 403)은 실리콘나이트라이드와 같은 무기절연층이거나 유기절연층일 수 있다. 상부 절연층(405)은 유기절연층이거나 무기절연층일 수 있다. 제1 및 제2도전층(410, 420)은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴(Mo), 멘델레븀(Mb), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그 밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 탄소 나노튜브, 그래핀(graphene) 등을 포함할 수 있다.
도 9c에는 박막봉지층(300)과 제1도전층(410) 사이에 하부 절연층(401)이 개재된 것을 도시하나, 다른 실시예로서 하부 절연층(401)은 생략되고 제1도전층(410)은 박막봉지층(300)의 바로 위에 위치할 수 있다.
도 10a 및 도 10b는 각각 본 발명의 다른 실시예에 따른 입력감지층 중 제1도전층 및 제2도전층을 나타낸 평면도이며, 도 10c는 본 발명의 다른 실시예에 따른 입력감지층을 나타낸 단면도로서, 도 8의 VIII- VIII'선에 따른 단면에 대응할 수 있다.
도 10a 및 도 10b를 참조하면, 제1도전층(410)은 제1감지전극(SP1)들 및 이들을 연결하는 제1연결전극(CP1)을 포함하고, 제2도전층(420)은 제2감지전극(SP2)들 및 이들을 연결하는 제2연결전극(CP2)을 포함한다. 제1도전층(410)은 제2감지전극(SP2)과 접속되는 제2보조감지전극(S―SP2)을 더 포함할 수 있으며, 제2도전층(420)은 제1감지전극(SP1)과 접속되는 제1보조감지전극(S―SP1)을 더 포함할 수 있다.
도 10a의 확대도를 참조하면, 각각의 제1감지전극(SP1)은 복수의 홀(H)을 포함하는 메쉬 구조일 수 있다. 홀(H)은 화소의 발광영역(P-E)과 중첩하도록 배치될 수 있다. 도시되지는 않았으나, 제2감지전극(SP2), 제1보조감지전극(S―SP1) 및 제2보조감지전극(S―SP2)도 도 10a의 확대도와 같이 화소의 발광영역(P-E)과 대응하는 복수의 홀들을 포함하는 메쉬 구조일 수 있다.
도 10c를 참조하면, 제1보조감지전극(S―SP1)은 중간 절연층(403)의 콘택홀(CNT)을 통해 제1감지전극(SP1)에 접속될 수 있으며, 이와 같은 구조를 통해 제1감지전극(SP1)의 저항을 감소시킬 수 있다. 마찬가지로, 제2감지전극(SP2)은 중간 절연층(403)의 콘택홀을 통해 제2보조감지전극(S―SP2)에 접속될 수 있다. 하부 및 중간 절연층(401, 403)은 실리콘나이트라이드와 같은 무기절연층이거나 유기절연층일 수 있고, 상부 절연층(405)은 유기절연층이거나 무기절연층일 수 있다. 제1 및 제2도전층(410, 420)은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴(Mo), 멘델레븀(Mb), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 및 이들의 합금을 포함할 수 있으며, 전술한금속을 포함하는 단층 또는 다층일 수 있다. 예컨대, 제1 및 제2도전층(410, 420)은 Ti/Al/Ti의 3개의 서브층을 포함하는 금속층일 수 있다. 투명 도전층은 앞서 설명한 투명 전도성 산화물, 전도성 고분자, 금속 나노와이어, 그래핀 등을 포함할 수 있다.
도 11a 및 도 11b는 각각 본 발명의 다른 실시예에 따른 입력감지층 중 제1도전층 및 제2도전층을 나타낸 평면도이며, 도 11c는 본 발명의 다른 실시예에 따른 입력감지층을 나타낸 단면도로서, 도 8의 VIII- VIII'선에 따른 단면에 대응할 수 있다.
도 11a 및 도 11b를 참조하면, 제1도전층(410)은 제1감지전극(SP1)들 및 이들을 연결하는 제1연결전극(CP1)을 포함하고, 제2도전층(420)은 제2감지전극(SP2)들 및 이들을 연결하는 제2연결전극(CP2)을 포함한다.
도 11c를 참조하면, 제1도전층(410)과 제2도전층(420) 사이에는 중간 절연층(403)이 배치될 수 있다. 중간 절연층(403)은 별도의 콘택홀을 구비하지 않으며, 제1 및 제2감지전극(SP1, SP2)는 중간 절연층(403)을 사이에 두고 전기적으로 절연될 수 있다. 제2도전층(420)은 상부 절연층(405)으로 커버될 수 있다. 제1도전층(410)의 아래에는 무기물 또는 유기물을 포함하는 하부 절연층(401)이 더 포함될 수 있다. 중간 및 상부 절연층(403, 405)은 유기절연층이거나 무기절연층일 수 있다. 제1 및 제2도전층(410, 420)은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴(Mo), 멘델레븀(Mb), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그 밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그래핀 등을 포함할 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 단면도로서, 도 6의 XII-XII'선에 따른 단면에 해당할 수 있고, 도 13은 도 12의 XIII 부분을 발췌하여 나타낸 단면도이며, 도 14는 본 발명의 일 실시예에 따른 표시 장치의 단면도로서 커버층을 발췌하여 나타낸 단면도이며, 도 15 및 도 16은 각각 본 발명의 다른 실시예에 따른 표시 장치의 단면도로서 커버층을 발췌하여 나타낸 단면도들이며, 도 17은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 12 등은 편의 상 표시 장치 중 표시 패널 및 입력감지층을 발췌하여 나타낸다.
도 12를 참조하면, 표시 패널(10)은 제1영역(OA)에 해당하는 제1개구(10H)를 포함할 수 있다. 표시영역(DA)에는 기판(100) 상의 화소회로(PC) 및 화소회로(PC)에 연결된 화소전극(221), 그리고 화소전극(221) 상에 순차적으로 적층된 중간층(222)과 대향전극(223)을 포함한다.
기판(100)은 다층일 수 있다. 예컨대, 기판(100)은 순차적으로 적층된, 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 포함할 수 있다.
제1 및 제2베이스층(101, 103)은 각각 고분자 수지를 포함할 수 있다. 예컨대, 제1 및 제2베이스층(101, 103)은 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등과 같은 고분자 수지를 포함할 수 있다. 전술한 고분자 수지는 투명할 수 있다.
제1 및 제2배리어층(102, 104)은 각각, 외부 이물질의 침투를 방지하는 배리어층으로서, 실리콘나이트라이드(SiNx) 및/또는 실리콘옥사이드(SiOx)와 같은 무기물을 포함하는 단층 또는 다층일 수 있다.
화소회로(PC)는 기판(100) 상에 배치되며, 박막트랜지스터 및 스토리지 커패시터 등을 포함한다. 화소전극(221), 중간층(222)의 발광층, 및 대향전극(223)을 포함하는 유기발광다이오드는 소정의 빛을 방출하며, 박막봉지층(300)에 의해 커버된다. 표시영역(DA)에 배치된 구성요소들은 앞서 도 7을 참조하여 설명한 바와 동일하다.
도 12의 중간영역(MA)을 참조하면, 중간영역(MA)은 상대적으로 표시영역(DA)에 인접한 제1서브-중간영역(SMA1) 및 상대적으로 제1영역(OA) 또는 제1개구(10H)에 인접한 제2서브-중간영역(SMA2)을 포함할 수 있다.
제1서브-중간영역(SMA1)은 신호라인들, 예컨대 도 5를 참조하여 설명한 데이터라인(DL)들이 지나는 영역일 수 있다. 도 12에 도시된 데이터라인(DL)들은 제1영역(OA)을 우회하는 데이터라인들에 해당할 수 있다. 제1서브-중간영역(SMA1)은 데이터라인(DL)들이 지나는 배선영역 또는 우회영역일 수 있다. 제1서브-중간영역(SMA1)의 폭이 제2서브-중간영역(SMA2)의 폭 보다 작거나, 클 수 있다. 제1서브-중간영역(SMA1)의 폭은 제2서브-중간영역(SMA2)의 폭과 같을 수 있다.
데이터라인(DL)들은 도 12에 도시된 바와 같이 절연층을 사이에 두고 교번적으로 배치될 수 있다. 이웃한 데이터라인(DL)들이 절연층(예컨대, 제2층간절연층: 207)을 사이에 두고 아래와 위에 각각 배치되는 경우, 이웃한 데이터라인(DL)들 사이의 갭(피치)을 줄일 수 있으며, 중간영역(MA)의 폭을 줄일 수 있다. 다른 실시예로, 데이터라인(DL)들은 동일한 절연층(예컨대, 제2층간절연층: 207) 상에 배치될 수 있다. 도 12는 제1서브-중간영역(SMA1)에 데이터라인(DL)들이 위치하는 것을 나타내고 있으나, 앞서 도 5를 참조하여 설명한 제1영역(OA)을 우회하는 스캔라인들도 제1서브-중간영역(SMA1)에 위치할 수 있음은 물론이다. 제1서브-중간영역(SMA1)에 위치하는 데이터라인(DL)들 또는/및 스캔라인들 상에는 쉴드층(80)이 배치될 수 있다 쉴드층(80)은 데이터라인(DL)들 또는/및 스캔라인들과 중첩하도록 배치되어, 사용자에게 데이터라인(DL)들 또는/및 스캔라인들이 시인되는 것을 방지할 수 있다. 일 실시예로, 쉴드층(80)은 금속을 포함할 수 있다.
제2서브-중간영역(SMA2)은 그루브들이 배치되는 일종의 그루브영역으로서, 도 12는 제2서브-중간영역(SMA2)에 위치하는 5개의 그루브를 도시하지만, 그 개수는 다양하게 변경될 수 있다.
그루브(G)들 각각은 서로 다른 물질을 포함하는 제1층 및 제2층을 포함하는 다층 막에 형성될 수 있는데, 일 실시예로서 도 12는 그루브(G)가 기판(100)에 구비된 서브층에 형성된 것을 도시한다.
도 12 및 도 13을 참조하면, 그루브(G)는 제2배리어층(104)의 일부 및 제2베이스층(103)의 일부를 제거하여 형성될 수 있다. 제2배리어층(104)을 관통하는 홀(H2) 및 제2베이스층(103)에 형성된 리세스(R1)는, 공간적으로 연결되어 그루브(G)를 형성할 수 있다. 제2베이스층(103) 및 앞서 설명한 다층 막의 제1층에 해당하고, 제2배리어층(104)은 다층 막의 제2층에 해당할 수 있다.
그루브(G)를 형성되는 공정에서, 제2배리어층(104) 상의 버퍼층(201) 중 일부는 제2배리어층(104)과 함께 제거되어 홀(H2)을 이룰 수 있다. 본 명세서에서는, 버퍼층(201)과 제2배리어층(104)을 별도의 구성요소로 설명하고 있으나, 기판(100) 상의 버퍼층(201)은 다층 구조를 갖는 제2배리어층(104)의 서브 층일 수 있다.
그루브(G) 중 제2배리어층(104)을 지나는 부분, 예컨대 홀(H2)의 폭은 그루브(G) 중 제2베이스층(103)을 지나는 부분, 예컨대 리세스(R1)의 폭 보다 작을 수 있다. 홀(H2)의 폭(W2, 또는 직경)은 리세스(R1)의 폭(W1, 또는 직경) 보다 작게 형성되며, 그루브(G)는 언더컷 단면을 가질 수 있다.
홀(H2)을 정의하는 제2배리어층(104)의 측면은 리세스(R1)를 정의하는 제2베이스층(103)의 측면보다 그루브(G)의 중심을 향해 더 돌출될 수 있다. 그루브(G)의 중심을 향해 돌출된 제2배리어층(104)의 부분들은 한 쌍의 처마(또는 한 쌍의 돌출 팁 또는 팁, PT)을 형성할 수 있다. 제2배리어층(104)과 함께 버퍼층(201)도 한 쌍의 처마를 형성할 수 있다.
그루브(G)는 중간층(222)을 형성하는 공정 이전에 형성될 수 있다. 중간층(222) 중 일부(222'), 예컨대 중간영역(MA)까지 연장되는 제1 및/또는 제2기능층(222a, 222c)은 그루브(G)를 중심으로 단절된다. 마찬가지로, 대향전극(223), 및 LiF를 포함하는 캡핑층(230)도 그루브(G)를 중심으로 단절될 수 있다. 한 쌍의 팁(PT) 각각의 길이(ℓ)는 2.0㎛ 보다 작을 수 있다. 일 실시예로, 길이(ℓ)는 1.0㎛ 내지 1.8㎛일 수 있다.
도 12 및 도 13에서는 그루브(G)의 바닥면이 제2베이스층(103)의 바닥면과 상면 사이에 위치하는 가상의 평면 상에 위치하는 것을 도시하나, 다른 실시예에서 그루브(G)의 바닥면은 제2베이스층(103)의 바닥면과 동일한 평면 상에 위치할 수 있다. 예컨대, 그루브(G)를 형성하는 에칭 공정에서 리세스(R1)의 깊이(dp)는 제2베이스층(103)의 두께(t)와 실질적으로 동일할 수 있으며, 이 경우 그루브(G)의 바닥면은 제2베이스층(103)의 바닥면과 동일한 평면 상에 놓일 수 있다. 리세스(R1)의 깊이(dp)는 2.0㎛이거나 그 보다 클 수 있다. 리세스(R1)의 깊이(dp)가 제2베이스층(103)의 두께(t)와 동일한 경우 리세스(R1)는 제2베이스층(103)을 관통하는 홀로 이해할 수 있다.
표시영역(DA)에서 표시요소들을 커버하는 박막봉지층(300)은 도 12에 도시된 바와 같이 중간영역(MA)을 커버하도록 연장될 수 있다. 예컨대, 제1 및 제2무기봉지층(310, 330)은 중간영역(MA)으로 연장될 수 있다. 제1 및 제2무기봉지층(310, 330)은 화학기상증착법(CVD) 등으로 형성될 수 있으며, 중간층의 일부(222') 또는 대향전극(223) 보다 스텝 커버리지가 상대적으로 우수할 수 있다. 따라서, 제1 및 제2무기봉지층(310, 330)은 각각 그루브(G)를 중심으로 단절되지 않고 연속적으로 형성될 수 있다. 제1무기봉지층(310)은 그루브(G)의 내부 표면(inner surface)을 커버할 수 있다. 제1 및 제2무기봉지층(310, 330)은 서로 다른 두께를 가질 수 있다. 예컨대, 제1무기봉지층(310)은 약 1㎛의 두께를 가질 수 있고, 제2무기봉지층(330)은 약 0.7㎛의 두께로서, 제1무기봉지층(310)의 두께 보다 작을 수 있다. 또는, 제1무기봉지층(310)의 두께와 제2무기봉지층(330)의 두께는 동일하거나, 제1무기봉지층(310)의 두께는 제2무기봉지층(330)의 두께 보다 클 수 있다.
도 12 및 도 13에는 LiF를 포함하는 캡핑층(230)이 그루브(G)를 중심으로 단절된 구조를 도시하나, 다른 실시예로서 캡핑층(230)이 무기물을 포함하는 경우 제1무기봉지층(310)과 유사하게 그루브(G)를 중심으로 단절되지 않고 그루브(G)의 내부 표면(inner surface)을 연속적으로 커버할 수 있다.
유기봉지층(320)은 도 12에 도시된 바와 같이 표시영역(DA)을 커버하되, 끝단(320E)이 제1격벽(510)의 일측에 위치할 수 있다. 유기봉지층(320)은 모노머를 도모하고 이를 경화하여 형성할 수 있는데, 모노머는 제1격벽(510)에 의해 흐름이 제어될 수 있으며, 제1격벽(510)에 의해 유기봉지층(320)의 두께가 제어될 수 있다. 유기봉지층(320), 예컨대 유기봉지층(320)의 끝단(320E)이 제1영역(OA)과 상호 이격되도록 배치됨으로써, 제1개구(10H)를 통해 침투한 외부의 수분이 유기봉지층(320)을 통해 표시영역(DA)의 유기발광다이오드로 진행하는 것을 방지할 수 있다.
제1격벽(510)은 복수의 층으로 형성될 수 있다. 이와 관련하여, 도 12는 제1격벽(510)이 게이트절연층(203), 제1층간절연층(205), 제2층간절연층(207)과 동일한 물질을 포함하는 층들, 및 평탄화 절연층(209) 및 화소정의막(211)과 동일한 물질을 포함하는 층들의 적층 구조인 것을 도시한다. 다른 실시예로서, 제1격벽(510)을 이루는 층의 개수는 도 12에 도시된 층의 개수 보다 많거나 적을 수 있다.
유기물층(320A)은 유기봉지층(320)과 소정의 간격 이격된 채 제1영역(OA)에 인접하게 배치된다. 유기물층(320A)은 유기봉지층(320)과 동일한 공정에서 형성될 수 있고, 유기봉지층(320)과 동일한 물질을 포함할 수 있다. 유기봉지층(320)의 형성 공정 중 모노머의 흐름이 제1격벽(510)에 의해 조절되는 것과 유사하게, 유기물층(320A)은 제2격벽(520)에 의해 조절될 수 있으며, 유기물층(320A)의 끝단(320AE)은 제2격벽(520)의 일 측에 위치할 수 있다. 도 12에 도시된 바와 같이, 제1무기봉지층(310)과 제2무기봉지층(330)은 서로 접촉한 채 중간영역(MA) 상에 위치할 수 있다. 제1무기봉지층(310)과 제2무기봉지층(330)의 접촉 면적이 특정 값 이상이 되면 제1무기봉지층(310)과 제2무기봉지층(330)의 스트레스에 의해 제1 및 제2무기봉지층(310, 330)이나 주변의 층, 예컨대 후술할 평탄화층(720)이 들뜨는 문제가 발생할 수 있다. 그러나, 본 발명의 실시예와 같이, 유기물층(320A)을 배치함으로써 제1 및 제2무기봉지층(310, 330) 사이의 접촉 면적을 줄일 수 있으며 따라서 전술한 문제를 방지하거나 최소화할 수 있다. 유기봉지층(320)과 상호 이격된 유기물층(320A)이 배치된 경우, 제1무기봉지층(310)과 제2무기봉지층(330)은 유기봉지층(320)의 끝단(320E)과 유기물층(320A)의 끝단(320AE) 사이에서 서로 접촉할 수 있다.
평탄화층(720)은 중간영역(MA)에 배치될 수 있다. 평탄화층(720)은 유기절연층일 수 있다. 평탄화층(720)은 폴리머 계열의 물질을 포함할 수 있다. 예컨대, 평탄화층(720)은 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 전술한 폴리머 계열의 물질은 투명할 수 있다. 일 실시예로, 평탄화층(720)은 유기봉지층(320)과 다른 물질을 포함할 수 있다. 예컨대, 유기봉지층(320)은 실리콘계 수지를 포함하고, 평탄화층(720)은 아크릴계 수지를 포함할 수 있다. 다른 실시예로, 유기봉지층(320)과 평탄화층(720)은 동일한 물질을 포함할 수 있다.
평탄화층(720)은 중간영역(MA)에 위치하는 적어도 하나의 그루브(G)를 커버할 수 있다. 평탄화층(720)은 중간영역(MA)에서 적어도 유기봉지층(320)으로 커버되지 않는 영역을 커버함으로써, 제1영역(OA) 주변에서 표시 패널(10)의 편평도를 증가시킬 수 있다. 따라서, 표시 패널(10) 상에 배치되는 입력감지층(40, 도 2), 또는/및 광학 기능층(50, 도 2)이 분리되거나 떨어지는 등의 문제를 방지할 수 있다. 평탄화층(720)의 일부는 유기봉지층(320)에 중첩할 수 있다. 평탄화층(720)의 일 끝단, 예컨대 표시영역(DA)에 인접한 제1끝단(720E1)은 유기봉지층(320) 위에 위치할 수 있다.
평탄화층(720)은 노광 및 현상 공정 등을 통해 중간영역(MA) 상에 형성될 수 있는데, 평탄화층(720)을 형성하는 공정들 중 일부 공정(예컨대 세정 공정)시 외부 이물질, 예컨대 수분에 표시 패널(10)의 측 방향(예, xy 평면에 나란한 방향)을 통해 진행하는 경우 표시영역(DA)의 유기발광다이오드가 손상될 수 있다. 그러나 본 발명의 실시예들은 평탄화층(720)의 아래와 위에 각각 절연층, 예컨대 제1절연층(710) 및 제2절연층(740)을 배치함으로써, 평탄화층(720)을 형성하는 공정 및 공정 이후에 수분 침투에 의한 전술한 문제 및/또는 주변에 위치하는 막의 들뜸 등을 방지할 수 있다.
제1절연층(710)은 평탄화층(720)의 바로 아래에 배치될 수 있다. 평탄화층(720)은 제1절연층(710)의 상면과 직접 접촉할 수 있다. 제1절연층(710)은 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드와 같은 무기 절연물을 포함할 수 있다. 제1절연층(710)은 박막봉지층(300)과 직접 접촉할 수 있다. 예컨대, 제1절연층(710)은 제2무기봉지층(330)의 상면과 직접 접촉할 수 있다. 제1절연층(710)은 제2무기봉지층(330)과 동일한 물질을 포함하거나, 서로 다른 물질을 포함할 수 있다. 제1절연층(710)은 제2무기봉지층(330)과 동일한 물질, 예컨대 실리콘나이트라이드로 형성된다 하더라도 구체적인 조성비(예컨대 실리콘과 질소의 함량비 등)가 다를 수 있으며, 제1절연층(710)과 제2무기봉지층(330) 사이에는 계면이 형성될 수 있다. 제1절연층(710)의 두께는 제2무기봉지층(330)의 두께 보다 작을 수 있다. 또는, 제1절연층(710)의 두께는 제2무기봉지층(330)의 두께 와 동일하거나 그 보다 클 수 있다.
제2절연층(740)은 평탄화층(720) 위에, 예컨대 평탄화층(720)의 바로 위에 배치될 수 있다. 제2절연층(740)은 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드와 같은 무기 절연물을 포함할 수 있다. 제1절연층(710) 및 제2절연층(740)은 동일한 물질을 포함하거나, 서로 다른 물질을 포함할 수 있다. 제2절연층(740)의 두께는 제1절연층(710)의 두께 보다 클 수 있다. 또는, 제2절연층(740)의 두께는 제1절연층(710)의 두께 보다 작거나, 동일할 수 있다.
평탄화층(720)은 그 아래의 층과 단차를 이룰 수 있다. 도 12 및 도 14를 참조하면, 평탄화층(720)의 제1끝단(720E1)은 그 아래의 층, 예컨대 제1절연층(710)의 상면과 단차를 이룰 수 있다. 표시 패널(10)의 제조하는 단계 또는/및 제조 이후에 표시 패널(10)을 사용하는 단계에서, 평탄화층(720)은 전술한 단차에 의해 제1끝단(720E1)이 그 아래의 층으로부터 분리되거나 뜰뜨거나 하는 문제를 방지하기 위하여 평탄화층(720)의 제1끝단(720E1)은 제2절연층(740) 및/또는 커버층(730)으로 덮일 수 있다. 커버층(730)은 제1 및 제2절연층(710, 740)과 다른 물질을 포함할 수 있다. 예컨대, 커버층(730)은 표시영역(DA)에 위치하는 입력감지층(40) 중 제1도전층(410) 및/또는 제2도전층(420)과 동일한 물질을 포함할 수 있다. 일 실시예로, 커버층(730)은 금속층을 포함할 수 있다.
도 14에는 제1끝단(720E1)을 포함하는 평탄화층(720)의 단부가 그 아래에 배치된 제1절연층(710)의 상면에 대하여 순방향 테이퍼진 경사(예컨대, 경사각이 예각)를 갖는 것을 도시하지만 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 도 15에 도시된 바와 같이 제1끝단(720E1)을 포함하는 평탄화층(720)의 단부는 그 아래에 배치된 제1절연층(710)의 상면에 대하여 대략 90도의 경사각을 가질 수 있다. 또는, 도 16에 도시된 바와 같이 제1끝단(720E1)을 포함하는 평탄화층(720)의 단부는 그 아래에 배치된 제1절연층(710)의 상면에 대하여 역방향 테이퍼진 경사를 가질 수 있다. 도 15 및 도 16에 도시된 바와 같은 경사각을 갖는 평탄화층(720)의 단부도 제2절연층(740) 및/또는 커버층(730)으로 덮인다. 평탄화층(720)의 제1끝단(720E1)과 그 아래에 배치된 제1절연층(710) 사이의 단차에 의한 평탄화층(720)의 분리 또는 들뜨는 문제를 방지할 수 있다.
커버층(730)의 제3폭(W3)은 수십 ㎛ ~ 수백 ㎛일 수 있다. 예컨대, 커버층(730)의 제3폭(W3)은 50㎛ 내지 500㎛ 이거나, 50㎛ 내지 400㎛이거나, 50㎛ 내지 300㎛이거나, 50㎛ 내지 200㎛이거나, 50㎛ 내지 100㎛이거나, 60㎛ 내지 100㎛일 수 있다.
커버층(730)은 평탄화층(720)의 위에 위치할 수 있다. 예컨대, 도 12 내지 도 16에 도시된 바와 같이, 커버층(730)은 제2절연층(740)의 바로 위에 위치할 수 있다. 커버층(730)의 제1끝단(730E1)은 평탄화층(720)의 제1끝단(720E1)을 지나 표시영역(DA)을 향해 더 연장될 수 있으며, 따라서 제1끝단(730E1)을 포함하는 커버층(730)의 제1부분은 평탄화층(720)과 오버랩되지 않는다. 제1끝단(730E1)의 반대편인 커버층(730)의 제2끝단(730E2)은 평탄화층(720) 상에서 제1영역(OA)을 향해 연장되며, 따라서 제2끝단(730E2)을 포함하는 커버층(730)의 제2부분은 평탄화층(720)과 오버랩될 수 있다.. 커버층(730)의 제1부분의 폭(W31)은 커버층(730)의 제2부분의 폭(W32)보다 작을 수 있다. 예컨대, 커버층(730)의 제1부분의 폭(W31)은 약 20㎛이고, 커버층(730)의 제2부분의 폭(W32)은 약 60㎛일 수 있다.
커버층(730) 상에는 제3절연층(750) 및 제4절연층(760)이 배치될 수 있다. 제3절연층(750)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있다. 또는, 제3절연층(750)은 유기절연물을 포함할 수 있다. 제4절연층(760)은 무기절연물을 포함하거나 유기절연물을 포함할 수 있다. 유기절연물을 포함하는 제4절연층(760)은 비교적 편평한 상면을 가질 수 있다. 유기절연물은 포토레지스트(네거티브 또는 포지티브)이거나 폴리머(polymer) 계열의 유기물 등을 포함할 수 있다.
제1절연층(710), 제2절연층(740), 제3절연층(750) 및 제4절연층(760) 중 적어도 어느 하나는 앞서 도 8 내지 도 11c를 참조하여 설명한 입력감지층(40)에 포함된 절연층과 동일한 물질을 포함할 수 있다. 일 실시예로, 제1절연층(710), 제2절연층(740), 제3절연층(750) 및 제4절연층(760)은 각각 앞서 도 8 내지 도 11C를 참조하여 설명한 입력감지층(40) 중 적어도 어느 하나의 절연층과 동일한 공정에서 함께 형성될 수 있다. 예컨대, 도 12에 도시된 바와 같이 제1절연층(710)은 입력감지층(40)의 하부 절연층(401)의 일부인 제1서브-하부 절연층(401a)과 동일한 물질을 포함할 수 있으며, 입력감지층(40)의 제1서브-하부 절연층(401a)과 일체로 형성될 수 있다. 제2절연층(740)은 하부 절연층(401)의 일부인 제2서브-하부절연층(401b)과 동일한 물질을 포함할 수 있으며, 제2서브-하부절연층(401b)과 일체로 형성될 수 있다. 제3절연층(750)은 입력감지층(40)의 중간 절연층(403)과 동일한 물질을 포함할 수 있으며, 중간 절연층(403)과 일체로 형성될 수 있다. 제4절연층(760)은 입력감지층(40)의 상부 절연층(405)과 동일한 물질을 포함할 수 있으며, 상부 절연층(405)과 일체로 형성될 수 있다. 일 실시예로, 제1절연층(710), 제2절연층(740), 및 제3절연층(750)은 무기절연물을 포함하고, 제4절연층(760)은 유기절연물을 포함할 수 있다.
표시 장치의 제1 및 제2개구(10H, 40H)는 기판(100) 상에 전술한 구성요소 및 층들을 형성한 이후 커팅 또는 스크라이빙 공정을 진행하여 형성할 수 있다. 이와 관련하여 도 12의 단면 구조는 제1라인(SCL1)을 따라 커팅 또는 스크라이빙 공정을 수행하여 제조된 표시 패널(10)의 단면으로 이해할 수 있다. 제1영역(OA) 주변에서 기판(100) 상에 배치된 층들의 끝단은 제1개구(10H)를 정의하는 기판(100)의 끝단(100E)과 동일한 수직 선상에 위치할 수 있다. 예컨대, 제1절연층(710)의 끝단(710E), 평탄화층(720)의 제2끝단(720E2), 및 제2절연층(740)의 끝단(740E)은 기판(100)의 개구(100H)를 정의하는 끝단(100E)과 동일한 수직 선상에 위치할 수 있다. 마찬가지로, 제1 및 제2무기봉지층(310, 330), 유기물층(320A), 제3 및 제4절연층(750, 760)의 끝단들도 기판(100)의 끝단(100E)과 동일한 수직 선상에 위치할 수 있다
도 12에 도시된 제1라인(SCL1)으로부터 n번째 라인(SCLn)까지의 영역은 표시 패널의 제조 공정 중 커팅 또는 스크라이빙 공정 중 레이저가 지나갈 수 있는 영역(CA)일 수 있다. 즉, 제1라인(SCL1)으로부터 n번째 라인(SCLn)들 중 어느 하나의 라인을 따라 커팅 또는 스크라이빙 공정이 진행될 수 있으며, 그에 따른 단면 구조는 본 발명의 실시예(들)에 따른 표시 장치의 구조에 해당할 수 있다. 이와 관련하여, 도 17은 n번째 라인(SCLn)을 따라 커팅 또는 스크라이빙 공정이 진행된 표시 패널의 단면 구조를 나타낸다. 도 12에 도시된 제1라인(SCL1)으로부터 n번째 라인(SCLn)들 중 어느 하나의 라인을 따라 커팅 또는 스크라이빙 공정이 진행된 표시 패널의 단면구조(들)은 본원의 실시형태에 해당함은 물론이다.
도 12 및 도 16에 도시된 단면 구조는, 제1영역(OA)을 둘러싸는 구조로 이해할 수 있다. 예컨대, 제1영역(OA)과 표시영역(DA) 사이의 그루브(G)들은 앞서 도 6을 참조하여 설명한 바와 같이 제1개구(10H) 및 제1영역(OA)을 둘러싸는 고리 형상일 수 있다. 마찬가지로, 평면 상에서 도 12의 평탄화층(720)은 제1개구(10H) 및 제1영역(OA)을 둘러싸는 고리 형상일 수 있으며, 이와 관련하여 도 18은 평탄화층(720)을 도시한다.
도 18은 본 발명의 일 실시예 따른 표시 장치 중 제1영역 및 그 주변을 나타낸 평면도로서, 설명의 편의를 위하여 평탄화층 및 커버층을 발췌하여 나타낸다.
도 18을 참조하면, 평탄화층(720)은 제1영역(OA)을 둘러싸는 고리 형상일 수 있다. 평탄화층(720)은 중간영역(MA)에 위치하되, 평탄화층(720)의 제2끝단(720E2)은 평면 상에서 제1영역(OA)의 외곽선과 실질적으로 동일할 수 있다.
커버층(730)은 평탄화층(720)의 제1끝단(720E1)을 적어도 부분적으로 덮을 수 있다. 이와 관련하여 도 17은 커버층(730)이 제1영역(OA)을 둘러싸는 고리 형상이며, 평탄화층(720)의 제1끝단(720E1)을 전체적으로 덮는 것을 도시한다. 다른 실시예로, 커버층(730)은 평탄화층(720)의 제1끝단(720E1)을 부분적으로 덮을 수 있으며, 평면상에서 제1영역(OA)을 부분적으로 둘러싸는 형상일 수 있으며, 해당 구조에 대해서는 도 25 등을 참조하여 해당 부분에서 설명한다.
커버층(730)은 앞서 설명한 바와 같이 입력감지층(40, 도 12)에 포함된 어느 하나의 도전층과 동일한 물질을 포함할 수 있으며, 입력감지층(40, 도 12)에 포함된 어느 하나의 도전층과 동일한 층 상에 위치할 수 있다.
도 19는 본 발명의 일 실시예에 따른 표시 장치 상의 입력감지층을 개략적으로 나타낸 평면도이고, 도 20은 도 19에서 제1영역 및 그 주변을 확대하여 나타낸 평면도이고, 도 21은 도 20의 일 부분을 확대하여 나타낸 평면도이며, 도 22는 도 21의 XXII-XXII'선에 따른 단면도이며, 도 23은 도 21의 XXIIIa-XXIIIa'선 및 XXIIIb-XXIIIb'선에 따른 단면도이다.
도 19를 참조하면, 입력감지층(40)은 제1감지전극(SP1)들, 제1감지전극(SP1)들에 연결된 제1신호라인(415-1 내지 415-5)들, 제2감지전극(SP2)들, 및 제2감지전극(SP2)들에 연결된 제2신호라인(425-1 내지 425-4)들을 포함할 수 있다.
제1감지전극(SP1)들은 x방향을 따라 배열될 수 있고, 제2감지전극(SP2)들은 x방향과 교차하는 y방향을 따라 배열될 수 있다. x방향을 따라 배열된 제1감지전극(SP1)들은 이웃하는 제1감지전극(SP1)들 사이의 제1연결전극(CP1)에 의해 서로 연결될 수 있으며, 각각의 제1감지라인(R1, R2, R3, R4, R5)을 형성할 수 있다. y방향을 따라 배열된 제2감지전극(SP2)들은 이웃하는 제2감지전극(SP2)들 사이의 제2연결전극(CP2)에 의해 서로 연결될 수 있으며, 각각의 제2감지라인(C1, C2, C3, C4)을 형성할 수 있다. 제1감지라인(R1, R2, R3, R4, R5)들 및 제2감지라인(C1, C2, C3, C4)들은 서로 교차할 수 있다. 예컨대, 제1감지라인(R1, R2, R3, R4, R5)들 및 제2감지라인(C1, C2, C3, C4)들은 서로 수직일 수 있다.
제1감지라인(R1, R2, R3, R4, R5)들 및 제2감지라인(C1, C2, C3, C4)들은 표시영역(DA) 상에 배치된다. 제1감지전극(SP1)들, 제1연결전극(CP1)들, 제2감지전극(SP2)들, 및 제2연결전극(CP2)들은 도전성을 갖는 물질을 포함한다. 제1감지전극(SP1)들, 제1연결전극(CP1)들, 제2감지전극(SP2)들, 및 제2연결전극(CP2)들의 구체적 구조는 앞서 도 9a 내지 도 11c를 참조하여 설명한 바와 같다.
제1감지라인(R1, R2, R3, R4, R5)들 및 제2감지라인(C1, C2, C3, C4)들은 각각 외곽영역(PA)에 형성된 제1 및 제2신호라인(415-1 내지 415-5, 425-1 내지 425-4)들을 통해 감지 신호 패드(440)와 연결될 수 있다. 제1감지라인(R1, R2, R3, R4, R5)들은 각각 제1신호라인(415-1 내지 415-5)들과 연결되고, 제2감지라인(C1, C2, C3, C4)들은 각각 제2신호라인(425-1 내지 425-4)들과 연결될 수 있다.
도 19는 제2신호라인(425-1 내지 425-4)들이 각각 제2감지라인(C1, C2, C3, C4)들의 상측 및 하측에 각각 연결된 더블 라우팅 구조를 개시하며, 전술한 더블 라우팅 구조를 통해 센싱 감도를 향상시킬 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 다른 실시예로, 제2신호라인(425-1 내지 425-4)들은 제2감지라인(C1, C2, C3, C4)들의 상측 또는 하측에 연결될 수 있다. 제1 및 제2신호라인(415-1 내지 415-5, 425-1 내지 425-4)들의 배치 형태는, 표시영역(DA)의 형상, 크기, 또는 입력감지층(40)의 감지 방식 등에 의해 다양하게 변경될 수 있다.
중간영역(MA)에는 커버층(730) 및 섹터 그룹(800)이 위치할 수 있다.
도 20을 참조하면, 섹터 그룹(800)은 복수의 섹터(810, 820, 830, 840, 850, 860, 870)들을 포함할 수 있다. 도 20에는 7개의 섹터들을 도시하고 있으나, 그 개수는 변경될 수 있다.
복수의 섹터(810, 820, 830, 840, 850, 860, 870)들은 중간영역(MA)에서 제1영역(OA)을 둘러싸는 원주방향을 따라 배열될 수 있다. 복수의 섹터(810, 820, 830, 840, 850, 860, 870)들은 상호 이격된다.
제1영역(OA)에 인접하게 배치된 제1 및 제2감지전극(SP1, SP2)들의 면적은 다른 제1 및 제2감지전극(SP1, SP2)들의 면적 보다 작게 형성될 수 있다. 복수의 섹터(810, 820, 830, 840, 850, 860, 870)들 중 적어도 하나는 제1 또는 제2감지전극(SP1, SP2)들과 연결될 수 있는데, 전술한 연결 구조를 통해 상대적으로 면적이 작은 제1영역(OA) 주변의 제1 또는 제2감지전극(SP1, SP2)의 센싱 감도를 보상하거나 제1영역(OA)을 중심으로 상호 이격된 제1감지전극(SP1)들 및/또는 제2감지전극(SP2)들을 전기적으로 연결할 수 있다.
예컨대, 평면상에서 제1영역(OA)의 위와 아래에 각각 배치된 이웃하는 제2감지전극(SP2)들은 제1 및 제2서브-연결전극(421A, 421B)에 의해 전기적으로 연결될 수 있다. 제1 및 제2서브-연결전극(421A, 421B)은, 전술한 제1 및 제2서브-연결전극(421A, 421B)와 다른 층 상에 위치하는 섹터와 전기적으로 연결될 수 있다. 일 실시예로, 도 21 및 도 22에 도시된 바와 같이, 제1서브-연결전극(421A)은 하부 절연층(401) 상에 위치하고, 제1섹터(810)는 중간 절연층(403) 상에 위치하는 것과 같이 서로 다른 층 상에 위치할 수 있다. 제1섹터(810)는 중간 절연층(403)에 형성된 콘택홀을 통해, 제1서브-연결전극(421A)의 제1 및 제2부분(421Aa, 421Ab)에 접속할 수 있다. 마찬가지로, 제2서브-연결전극(421B)은 하부 절연층(401) 상에 위치하고, 제6섹터(860)는 중간 절연층(403) 상에 위치할 수 있으며, 제6섹터(860)는 중간 절연층(403)에 형성된 콘택홀을 통해 제2서브-연결전극(421B)의 제1 및 제2부분(421Ba, 421Bb)에 접속할 수 있다.
도 20에 도시된 바와 같이, 제1영역(OA)의 우상측과 좌상측에 각각 배치된 이웃하는 제1감지전극(SP1)들은 제1연결전극(CP1)에 의해 전기적으로 연결될 수 있다. 제1영역(OA)의 우하측과 좌하측에 각각 배치된 이웃하는 제1감지전극(SP1)들은 제3 및 제4서브-연결전극(411A, 411B) 및 제5섹터(850)에 의해 전기적으로 연결될 수 있다. 일 실시예로, 제1감지전극(SP1)들, 제3 및 제4서브-연결전극(411A, 411B), 및 제5섹터(850)는 동일한 층 상에 위치하며, 서로 일체로 형성될 수 있다. 또는, 제1감지전극(SP1)들, 제3 및 제4서브-연결전극(411A, 411B), 및 제5섹터(850) 중 어느 하나는 다른 층 상에 배치되며, 절연층에 형성된 콘택홀을 통해 접속될 수 있다.
제1 내지 제7섹터(810, 820, 830, 840, 850, 860, 870)들 중 적어도 어느 하나는 제1 또는 제2감지전극(SP1, SP2)에 전기적으로 연결될 수 있다. 이와 관련하여, 도 20에는 전술한 바와 같이 제1 및 제6섹터(810, 860)은 제2감지전극(SP2)에 연결되고, 제2, 제3 및 제5섹터(820, 830, 850)가 제1감지전극(SP1)들에 연결된 것을 도시하나 본 발명은 이에 한정되지 않는다. 다른 실시예로, 제1 및 제6섹터(810, 860)은 제1감지전극(SP1)에 연결되고, 제2, 제3 및 제5섹터(820, 830, 850)가 제2감지전극(SP2)들에 연결되는 것과 같이 섹터들은 선택적으로 이웃하거나 이웃하지 않은 감지전극에 전기적으로 연결될 수 있다. 일부 섹터들, 예컨대 제4 및 제7섹터(840, 870)은 감지전극에 연결되지 않을 수 있다.
커버층(730)은 섹터 그룹(800) 보다 제1영역(OA)에 인접하게 배치될 수 있다. 커버층(730)의 제1끝단(730E1)은 도 21에 도시된 바와 같이 섹터들과 소정의 간격 이격되어 배치될 수 있다. 커버층(730)은 평탄화층(720)의 제1끝단(720E1)을 커버한다.
커버층(730)은 섹터 그룹(800)과 다른 층 상에 위치할 수 있다. 예컨대, 제1 내지 제7섹터(810, 820, 830, 840, 850, 860, 870)들은 입력감지층(40, 도 12)의 제2도전층(420)과 동일한 층 상에 위치하고, 커버층(730)은 입력감지층(40, 도 12)의 제1도전층(410)과 동일한 층 상에 위치할 수 있다. 일 실시예로, 도 23에 도시된 바와 같이 커버층(730)은 제2서브-하부 절연층(401b)과 동일한 물질을 포함하는 제2절연층(740) 상에 위치할 수 있으며, 제1섹터(810)는 제3절연층(750)과 동일한 물질을 포함하는 중간 절연층(403) 상에 위치할 수 있다.
커버층(730)은 금속층을 포함할 수 있다. 예컨대, 커버층(730)은 티타늄층, 알루미늄층 및 티타늄층이 순차적으로 적층된 금속 다층일 수 있다.
섹터 그룹(800) 중 적어도 어느 하나의 섹터가 제1 또는 제2감지전극(SP1, SP2)과 전기적으로 연결된 것과 달리, 커버층(730)은 플로팅 상태일 수 있다. 예컨대, 커버층(730)은 일종의 플로팅 전극일 수 있다. 다른 실시예로, 커버층(730)은 소정의 전압 레벨(예, 정전압)을 가질 수 있다. 예컨대, 커버층(730)은 표시영역(DA)이나 외곽영역(PA)에 위치하는 전극 또는 라인과 전기적으로 연결될 수 있다.
도 24는 본 발명의 다른 실시예에 따른 표시 장치 중 제1영역 및 그 주변을 나타낸 평면도이고, 도 25는 도 24의 일부분을 확대하여 나타낸 평면도이며, 도 26은 도 25의 XXVI- XXVI'선에 따른 단면도이고, 도 27은 본 발명의 다른 실시예에 따른 표시 장치 중 제1영역 및 그 주변을 나타낸 평면도
도 24를 참조하면, 커버층(730') 및 배선(900)을 제외한 다른 구성요소들은 앞서 도 20 내지 도 23을 참조하여 설명한 구성요소들과 동일하다. 이하에서는 차이점을 중심으로 설명한다.
도 20 내지 도 23을 참조하여 설명한 커버층(730)은 제1영역(OA)을 둘러싸는 고리 형상인데 반해, 도 24에 도시된 커버층(730')은 일 부분이 개방된 고리 형상, 또는 C자 형상일 수 있다. 커버층(730')은 제1영역(OA)을 부분적으로 둘러쌀 수 있다. 평면상에서, 커버층(730')의 양 단부는 개방 부분(731')을 중심으로 소정의 간격 이격될 수 있다. 개방 부분(731')과 대응하는 평탄화층(720)의 제1끝단(720E1)은 도 25에 도시된 바와 같이 커버층(730')으로 덮이지 않는다.
중간영역(MA)에는 배선(900)이 배치될 수 있다. 배선(900)은 개방 부분(731')에 위치하는 제1부분(900A)과 제3부분(900C), 그리고 제1부분(900A)과 제3부분(900C) 사이에 연결된 제2부분(900B)을 포함한다. 일 실시예로, 제2부분(900B)은 제1부분(900A)과 동일한 층 상에 위치하며 일체로 형성될 수 있고, 제3부분(900C)과는 서로 다른 층 상에 위치하며 콘택홀(CNT, 도 25)을 통해 전기적으로 연결될 수 있다.
일 실시예로, 배선(900)의 제1부분(900A) 및 제2부분(900B)은 섹터 그룹, 예컨대 제1섹터(810)와 동일한 층 상에 위치할 수 있고, 배선(900)의 제3부분(900C)은 커버층(730)과 동일한 층 상에 위치할 수 있다. 배선(900)의 제1부분(900A) 및 제2부분(900B)은 입력감지층의 제2도전층과 동일한 층 상에 위치하고, 배선(900)의 제3부분(900C)은 입력감지층의 제1도전층과 동일한 층 상에 위치할 수 있다. 예컨대, 도 26에 도시된 바와 같이, 배선(900)의 제1부분(900A)은 제3절연층(750) 상에 위치하고, 배선(900)의 제3부분(900C)은 하부 제2절연층(740) 상에 위치할 수 있다. 다른 실시예로, 배선(900)의 제1부분(900A) 및 제2부분(900B)은 입력감지층의 제1도전층과 동일한 층(예, 제2절연층 740) 상에 위치할 수 있고, 제3부분(900C)은 입력감지층의 제2도전층과 동일한 층(예, 제3절연층, 750) 상에 위치할 수 있다.
도 24 및 도 25는 배선(900)의 제2부분(900B)이 제1부분(900A)과 일체로 형성되며, 제3부분(900C)은 제1 및 제2부분(900A, 900B)과 서로 다른 층 상에 위치하는 것을 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 도 27에 도시된 바와 같이, 배선(900)의 제2부분(900B)은 제1부분(900A)과 서로 다른 층 상에 위치할 수 있다. 제2부분(900B)은 제3부분(900C)과 동일한 층 상에 위치하며 일체로 형성될 수 있다. 이 경우, 제2부분(900B)은 제1부분(900A)과 이들 사이에 개재되는 절연층에 형성된 콘택홀(CNT)을 통해 전기적으로 연결될 수 있다.
배선(900)의 제1부분(900A)을 통해 인가된 신호는 제2부분(900B)을 지나 제3부분(900C)을 통해 외부로 출력될 수 있는데, 제1영역(OA) 주변에 크랙이 발생하여 배선(900)의 일부가 끊어지면 제3부분(900C)을 통해 신호가 출력되지 않을 수 있다. 이와 같이 배선(900)은 제1영역(OA) 주변의 크랙 발생 유무를 검사하는데 사용될 수 있다.
도 28은 본 발명의 다른 실시예에 따른 표시 장치 중 개구영역 및 그 주변을 나타낸 평면도이다.
도 28은 배선(900')의 평면 구조 및 커버층(730")의 평면 구조가 앞서 도 24 내지 도 27를 설명한 것과 차이가 있다. 배선(900') 및 커버층(730")을 제외한 다른 구성요소들은 앞서 도 20 내지 도 23을 참조하여 설명한 구성요소들과 동일하므로, 이하에서는 차이점을 중심으로 설명한다.
배선(900')의 제1부분(900A')은 커버층(730")의 제1개방 부분(731")에 위치하고, 제3부분(900C')은 커버층(730")의 제1개방 부분(731")에 위치하지 않을 수 있다. 제2부분(900B')은 제1부분(900A') 및 제3부분(900C')을 연결하되, 커버층(730")의 안쪽 가장자리와 커버층(730")의 바깥쪽 가장자리를 따라 연장될 수 있다. 여기서 커버층(730")의 안쪽 가장자리라 함은 제1영역(OA)을 향하는 커버층(730")의 제1끝단(730E1")을 나타내고, 커버층(730")의 바깥쪽 가장자리라 함은 커버층(730")의 제2끝단(730E2")을 나타낼 수 있다.
도 26은 배선(900')의 제2부분(900B')이 커버층(730")의 제1개방 부분(731")과 반대편에 위치하는 제2개방 부분(732")을 지나는 것을 도시하지만 본 발명은 이에 한정되지 않는다. 다른 실시예로, 제2개방 부분(732")은 도 26과 다른 위치에 구비될 수 있다. 다른 실시예로, 제2개방 부분(732")의 개수는 2개 이상일 수 있으며, 그에 따라 배선(900')의 제2부분(900B')은 커버층(730")의 안쪽 가장자리와 커버층(730")의 바깥쪽 가장자리를 따라 반복적으로 연장될 수 있다. 제2개방 부분(732")의 개수에 따라 커버층(730")은 도 26에 도시된 바와 같이 2개의 세그먼트(730-1", 730-2")를 포함하거나, 2개 보다 많은 수의 세그먼트들을 포함할 수 있다. 전술한 세그먼트(730-1", 730-2")들은 제1영역(OA)의 원주 방향을 따라 배열될 수 있다.
도 29는 본 발명의 다른 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 29를 참조하면, 커버층의 위치가 앞서 도 12를 참조하여 설명한 바와 차이가 있다. 커버층(730)은 도 29에 도시된 바와 같이 평탄화층(720)의 바로 위에 위치할 수 있다.
커버층(730)의 제1끝단은 평탄화층(720)의 제1끝단(720E1)을 지나 표시영역(DA)을 향해 더 연장될 수 있다. 평탄화층(720)의 제1끝단(720E1)을 지나 표시영역(DA)으로 더 연장된 커버층(730)의 제1부분은 평탄화층(720)의 아래에 배치된 제1절연층(710)의 상면과 직접 접촉할 수 있다. 커버층(730)의 제2끝단은 평탄화층(720) 상에서 제1영역(OA)을 향해 연장되며, 따라서 제2끝단(730E2)을 포함하는 커버층(730)의 제2부분은 평탄화층(720)의 상면과 직접 접촉할 수 있다.
도 12를 참조하며 설명한 커버층(730)이 제2절연층(740)의 위에 배치된 데 반해, 다른 실시예로서 도 29를 참조하면 커버층(730)은 제2절연층(740)의 아래에 배치될 수 있으며, 이 경우 제2절연층(740)은 입력감지층(40)에 포함된 중간 절연층의 서브층, 예컨대 제1서브-중간 절연층(403a)과 동일한 물질을 포함할 수 있으며 제1서브-중간 절연층(403a)과 일체로 형성될 수 있다. 제3절연층(750)은 입력감지층(40)에 포함된 중간 절연층의 다른 서브층, 예컨대 제2서브-중간 절연층(403b)과 동일한 물질을 포함할 수 있고, 제2서브-중간 절연층(403b)과 일체로 형성될 수 있다. 제1절연층(710)은 입력감지층(40)에 포함된 하부 절연층(401)과 동일한 물질을 포함하고, 이와 일체로 형성될 수 있다. 제4절연층(760)은 입력감지층(40)에 포함된 상부 절연층(405)와 동일한 물질을 포함하고 이와 일체로 형성될 수 있다.
커버층(730)은 입력감지층(40)에 포함된 도전층, 예컨대 제1도전층과 동일한 층 상에 위치하고 제1도전층과 동일한 물질을 포함할 수 있다. 도 29를 참조하여 설명한 실시예의 특징은 앞서 도 15 내지 도 28을 참조하여 설명한 실시예들 및/또는 그로부터 파생되는 실시예들에 적용될 수 있다. 예컨대, 도 15, 도 16, 도 17, 도 23, 및/또는 도 26의 단면 상에서, 커버층(730)은 제2절연층(740)의 아래에 배치될 수 있다.
도 30은 본 발명의 다른 실시예에 따른 표시 장치의 일부를 나타낸 평면도이고, 도 31은 본 발명의 다른 실시예에 따른 표시 장치에서 커버층을 나타낸 평면도이다.
도 3을 참조하여 설명한 표시 장치는 제1영역(OA)이 표시영역(DA)에 의해 전체적으로 둘러싸인 것을 설명하였으나, 본 발명은 이에 한정되지 않는다. 도 30에 도시된 바와 같이 표시 장치(1')는 제1영역(OA)이 표시영역(DA)에 의해 부분적으로 둘러싸일 수 있다. 예컨대, 평면상에서 제1영역(OA)의 상측에는 화소가 구비되지 않을 수 있다. 제1영역(OA)과 표시영역(DA) 사이의 중간영역(MA)은 외곽영역(PA)과 서로 연결될 수 있다.
도 31을 참조하면, 커버층(730)은 적어도 부분적으로 제1영역(OA)을 둘러싸는 고리형상일 수 있으며, 커버층(730) 및 그 주변의 구성은 앞서 도 12 내지 도 23을 참조하여 설명한 바와 같다. 도 31에는 커버층(730)이 제1영역(OA)을 둘러싸는 고리 형상인 것을 도시하나, 다른 실시예로 도 24 내지 도 28를 참조하여 설명한 바와 같이 적어도 하나 이상의 개방 부분을 포함할 수 있음은 물론이다.
전술한 내용은 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판
300: 박막봉지층
720: 평탄화층
730, 730', 730": 커버층

Claims (44)

  1. 기판에 정의된 홀;
    화소전극, 대향전극 및 상기 화소전극과 상기 대향전극 사이의 발광층을 포함하는 상기 기판 상의 표시요소;
    상기 표시요소와 전기적으로 연결된 트랜지스터를 포함하는 스위칭요소;
    상기 표시요소를 커버하는 박막봉지층;
    상기 홀과 상기 표시요소 사이의 영역에 위치하는 그루브;
    상기 그루브가 위치하는 상기 영역에 배치되는 평탄화층; 및
    상기 평탄화층의 제1끝단을 적어도 부분적으로 커버하는 커버층;
    을 포함하며,
    상기 평탄화층은 상기 박막봉지층의 일부 위에 있고, 상기 평탄화층의 일부는 상기 평탄화층의 제1끝단 및 상기 평탄화층의 제2끝단 사이에 위치하되 상기 그루브 내에 위치하고, 상기 평탄화층의 상기 제1끝단은 상기 평탄화층의 상기 제2끝단 보다 상기 표시요소에 가까이 위치하는, 표시 장치.
  2. 제1항에 있어서,
    상기 커버층은 금속층을 포함하는, 표시 장치.
  3. 제1항에 있어서,
    상기 박막봉지층 및 상기 평탄화층 사이에 배치된 제1절연층을 더 포함하는, 표시 장치.
  4. 제3항에 있어서,
    상기 커버층은 제1부분 및 상기 평탄화층과 중첩하는 제2부분을 포함하되, 상기 평탄화층의 상기 제1끝단은 상기 제1부분과 상기 제2부분 사이에 위치하고,
    상기 제2부분의 폭은 상기 제1부분의 폭 보다 큰, 표시 장치.
  5. 제3항에 있어서,
    상기 제1절연층은 무기절연물을 포함하는, 표시 장치.
  6. 제3항에 있어서,
    상기 평탄화층과 상기 커버층 사이에 배치된 제2절연층을 더 포함하는, 표시 장치.
  7. 제6항에 있어서,
    상기 제2절연층과 상기 제1절연층은 상기 평탄화층의 상기 제1끝단과 인접한 영역에서 서로 접촉하는, 표시 장치.
  8. 제6항에 있어서,
    상기 제2절연층은 무기절연물을 포함하는, 표시 장치.
  9. 제1항에 있어서,
    상기 박막봉지층은 유기봉지층을 포함하고,
    상기 평탄화층은 상기 유기봉지층과 부분적으로 중첩하며, 상기 유기봉지층의 끝단은 상기 평탄화층의 상기 제1끝단 및 상기 평탄화층의 상기 제2끝단 사이에 위치하는, 표시 장치.
  10. 기판에 정의된 홀;
    화소전극, 대향전극 및 상기 화소전극과 상기 대향전극 사이의 발광층을 포함하는 상기 기판 상의 표시요소;
    상기 표시요소와 전기적으로 연결된 트랜지스터;
    상기 표시요소를 커버하는 박막봉지층;
    상기 홀과 상기 표시요소 사이의 영역에 위치하는 그루브;
    상기 영역에 배치되고 상기 그루브와 중첩하는 평탄화층;
    상기 평탄화층의 제1끝단을 적어도 부분적으로 커버하는 커버층; 및
    상기 트랜지스터와 전기적으로 연결되며 상기 커버층과 중첩하는 도전성 라인;을 포함하며,
    상기 평탄화층의 일부는 상기 평탄화층의 제1끝단 및 상기 평탄화층의 제2끝단 사이에 위치하되 상기 그루브 내에 위치하고, 상기 평탄화층의 상기 제1끝단은 상기 평탄화층의 상기 제2끝단 보다 상기 표시요소에 가까이 위치하고,
    상기 홀은 상기 도전성 라인의 두 부분 사이에 위치하며, 상기 도전성 라인은 평면 상에서 상기 홀의 가장자리와 교차하지 않는, 표시 장치.
  11. 제10항에 있어서,
    평면 상에서 상기 홀의 상기 가장자리를 따라 상기 홀을 실질적으로 둘러싸도록 연장된 배선을 더 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 커버층은 평면 상에서 상기 커버층의 양측 가장자리들 사이에 위치하는 적어도 하나의 개방 영역을 포함하고,
    상기 배선의 일부는 상기 커버층의 개방 영역에 위치하는, 표시 장치.
  13. 제1영역, 제2영역, 및 상기 제1영역과 상기 제2영역 사이의 제3영역을 구비하며, 상기 제1영역에 위치하는 홀을 구비하는, 기판;
    상기 제2영역에 배치되며, 화소전극, 대향전극, 및 상기 화소전극과 상기 대향전극 사이의 발광층을 포함하는 표시요소;
    상기 표시요소에 전기적으로 연결된 트랜지스터를 포함하는 스위칭요소;
    상기 표시요소를 커버하며, 무기봉지층 및 유기봉지층을 포함하는 박막봉지층;
    상기 표시요소 상에 위치하는 입력감지층;
    상기 제3영역에서 상기 박막봉지층의 일부 위에 위치하는 평탄화층; 및
    상기 평탄화층의 제1끝단을 적어도 부분적으로 커버하는 금속층;
    을 포함하고,
    상기 평탄화층의 상기 제1끝단은 제2끝단 보다 상기 표시요소에 가까이 위치하는, 표시 장치.
  14. 제13항에 있어서,
    상기 입력감지층은 도전층을 포함하고, 상기 금속층의 도전 물질은 상기 도전층의 도전 물질과 동일한, 표시 장치.
  15. 제13항에 있어서,
    상기 박막봉지층과 상기 평탄화층 사이에 배치되는 제1절연층을 더 포함하는, 표시 장치.
  16. 제13항에 있어서,
    상기 금속층은 제1부분 및 상기 평탄화층과 중첩하는 제2부분을 포함하되, 상기 평탄화층의 상기 제1끝단은 상기 제1부분과 상기 제2부분 사이에 위치하고,
    상기 제2부분의 폭은 상기 제1부분의 폭 보다 큰, 표시 장치.
  17. 제13항에 있어서,
    상기 평탄화층과 상기 금속층 사이에 배치되는 제2절연층을 더 포함하는, 표시 장치.
  18. 제17항에 있어서,
    상기 제2절연층은 상기 금속층 및 상기 입력감지층의 도전성 부재 각각과 직접 접촉하는, 표시 장치.
  19. 제13항에 있어서,
    일부가 상기 홀과 상기 금속층 사이에 위치하는 배선을 더 포함하는, 표시 장치.
  20. 제19항에 있어서,
    상기 배선은 평면상에서 상기 홀의 가장자리를 실질적으로 둘러싸고 상기 홀 주변의 크랙 발생 여부를 검출하는 신호가 인가되는, 표시 장치.
  21. 제19항에 있어서,
    상기 금속층은 평면 상에서 상기 금속층의 양측 가장자리들 사이에 위치하는 적어도 하나의 개방 영역을 포함하는, 표시 장치.
  22. 제13항에 있어서,
    상기 제3영역에 위치하고 상기 제1영역을 우회하는 복수의 라인들을 더 포함하고,
    상기 금속층은 상기 복수의 라인들 중 적어도 하나와 중첩하는, 표시 장치.
  23. 제22항에 있어서,
    상기 복수의 라인들 중 적어도 하나는 상기 스위칭요소의 게이트전극, 또는 상기 스위칭요소의 소스 또는 드레인전극과 전기적으로 연결되는, 표시 장치.
  24. 제22항에 있어서,
    상기 금속층과 상기 입력감지층 사이에 배치되며, 상기 복수의 라인들의 일부와 중첩하는 쉴드층을 더 포함하는, 표시 장치.
  25. 홀, 및 상기 홀을 둘러싸는 표시영역을 구비하는 기판;
    화소전극, 대향전극 및 상기 화소전극과 상기 대향전극 사이의 중간층을 포함하고 상기 표시영역에 위치하는 상기 기판 상의 표시요소;
    상기 표시요소를 커버하며, 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하는 박막봉지층;
    상기 박막봉지층 상에 위치하고, 복수의 터치전극들을 포함하는 입력감지층;
    상기 홀과 상기 표시영역 사이의 영역을 커버하는 상기 기판 상의 평탄화층; 및
    상기 평탄화층의 제1끝단을 적어도 부분적으로 커버하는 커버층;을 포함하고,
    상기 평탄화층의 상기 제1끝단은 상기 평탄화층의 제2끝단 보다 상기 표시요소에 가까이 위치하고, 상기 복수의 터치전극들 중에서 선택된 적어도 하나 및 상기 커버층은 동일한 층 상에 배치되는, 표시 장치.
  26. 제25항에 있어서,
    상기 커버층은 상기 복수의 터치전극들 중에서 선택된 적어도 하나와 동일한 물질을 포함하는, 표시 장치.
  27. 제26항에 있어서,
    상기 커버층은 금속 물질을 포함하는, 표시 장치.
  28. 제25항에 있어서,
    상기 입력감지층은,
    제1도전층; 및
    상기 제1도전층과의 사이에 중간절연층을 개재한 채 상기 제1도전층 위에 위치하는 제2도전층;을 포함하고,
    상기 제1도전층 및 상기 제2도전층 중에서 선택된 적어도 하나는 상기 복수의 터치전극들을 포함하고,
    상기 커버층은 상기 제1도전층 및 상기 제2도전층 중에서 선택된 적어도 하나와 동일한 물질을 포함하는, 표시 장치.
  29. 제25항에 있어서,
    상기 평탄화층 및 상기 커버층 사이에 배치되는 제1절연층을 더 포함하는, 표시 장치.
  30. 제29항에 있어서,
    상기 평탄화층의 아래에 배치되는 제2절연층을 더 포함하고,
    상기 제1절연층은 상기 평탄화층의 상기 제1끝단 주변에서 상기 제2절연층과 직접 접촉하는, 표시 장치.
  31. 제30항에 있어서,
    상기 박막봉지층은,
    제1무기봉지층;
    상기 제1무기봉지층 위의 유기봉지층; 및
    상기 유기봉지층 위의 제2무기봉지층을 포함하고,
    상기 제2절연층은 상기 제2무기봉지층과 직접 접촉하며, 상기 제2절연층과 상기 제2무기봉지층 간의 직접접촉영역은 상기 평탄화층에 중첩되는, 표시 장치.
  32. 제25항에 있어서,
    상기 커버층의 제1부분은 상기 평탄화층의 상기 제1끝단을 지나 연장되고,
    상기 커버층의 제2부분은 상기 평탄화층과 중첩하며,
    상기 평탄화층의 상기 제1끝단으로부터 상기 커버층의 상기 제1부분의 끝단까지의 제1폭은, 상기 평탄화층의 상기 제1끝단으로부터 상기 커버층의 상기 제2부분의 끝단까지의 제2폭 보다 작은, 표시 장치.
  33. 제25항에 있어서,
    상기 평탄화층의 일부는 상기 적어도 하나의 유기봉지층의 일부와 중첩하는, 표시 장치.
  34. 제25항에 있어서,
    상기 영역에 배치되고 언더컷 형상의 단면을 갖는 그루브 구조; 및
    상기 영역에 위치하는 격벽;을 더 포함하고,
    상기 중간층에 포함된 적어도 하나의 유기층은 상기 영역에서 상기 그루브 구조에 의해 분리되며,
    상기 그루브 구조 및 사이 격벽은 상기 평탄화층에 중첩되는, 표시 장치.
  35. 홀이 정의된 기판;
    상기 기판의 상기 홀을 둘러싸는 표시영역에 배치되며, 화소전극, 대향전극, 및 상기 화소전극과 상기 대향전극 사이의 중간층을 포함하는 표시요소;
    상기 표시요소를 커버하며, 유기봉지층 및 적어도 하나의 유기봉지층을 포함하는 박막봉지층;
    상기 표시요소 상에 배치되고, 복수의 터치전극들을 포함하는 입력감지층;
    상기 홀과 상기 표시영역 사이의 영역에 배치되고, 평면 상에서 상기 홀을 둘러싸며, 상기 홀에서 먼 제1끝단 및 상기 홀에 가까운 제2끝단을 포함하는, 평탄화층; 및
    상기 평탄화층의 상기 제1끝단을 적어도 부분적으로 커버하는 커버층;을 포함하는, 표시 장치.
  36. 제35항에 있어서,
    상기 커버층은 평면상에서 상기 기판의 상기 홀을 적어도 부분적으로 둘러싸는, 표시 장치.
  37. 제36항에 있어서,
    상기 커버층은 평면상에서 개방된 영역을 포함하는 만곡된 형상을 갖는, 표시 장치.
  38. 제35항에 있어서,
    상기 커버층은 상기 복수의 터치전극들 중에서 선택된 적어도 하나와 동일한 물질을 포함하는, 표시 장치.
  39. 제35항에 있어서,
    상기 복수의 터치전극들 중에서 선택된 적어도 하나 및 상기 커버층은 동일한 층 상에 배치되는, 표시 장치.
  40. 제35항에 있어서,
    상기 평탄화층 아래의 제1절연층; 및
    상기 평탄화층 상의 제2절연층;을 더 포함하고,
    상기 제2절연층은 상기 평탄화층의 상기 제1끝단 주변에서 상기 제1절연층과 직접 접촉하는, 표시 장치.
  41. 제40항에 있어서,
    상기 입력감지층은,
    상기 제2절연층 위의 제1도전층; 및
    상기 제1도전층과의 사이에 중간 절연층을 개재한 채 상기 제1도전층 위에 배치되는 제2도전층;을 포함하고,
    상기 제1도전층 및 상기 제2도전층 중에서 선택된 적어도 하나는 상기 복수의 터치전극들을 포함하고,
    상기 커버층은 상기 제1도전층 및 상기 제2도전층 중에서 선택된 적어도 하나와 동일한 물질을 포함하는, 표시 장치.
  42. 제40항에 있어서,
    상기 박막봉지층은,
    제1무기봉지층; 및
    상기 유기봉지층 위의 제2무기봉지층;을 포함하고,
    상기 유기봉지층은 상기 제1무기봉지층 위에 위치하며, 상기 제1절연층은 상기 제2무기봉지층과 직접 접촉하는, 표시 장치.
  43. 제35항에 있어서,
    상기 평탄화층의 일부는 상기 유기봉지층의 일부와 중첩하는, 표시 장치.
  44. 제43항에 있어서,
    상기 커버층은 상기 평탄화층의 일부 및 상기 유기봉지층의 일부와 중첩하는, 표시 장치.
KR1020180153018A 2018-11-30 2018-11-30 표시 장치 Active KR102667402B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020180153018A KR102667402B1 (ko) 2018-11-30 2018-11-30 표시 장치
US16/512,310 US10964913B2 (en) 2018-11-30 2019-07-15 Display device
CN201911198974.4A CN111261797B (zh) 2018-11-30 2019-11-27 显示设备
EP19211803.2A EP3660917A1 (en) 2018-11-30 2019-11-27 Display device with hole
CN202411965219.5A CN119789713A (zh) 2018-11-30 2019-11-27 显示设备、显示面板和电子装置
US17/213,143 US11641758B2 (en) 2018-11-30 2021-03-25 Display device
US18/141,781 US12075649B2 (en) 2018-11-30 2023-05-01 Display device
KR1020240063393A KR102866038B1 (ko) 2018-11-30 2024-05-14 표시 장치
US18/810,512 US20240431135A1 (en) 2018-11-30 2024-08-21 Display device
KR1020250130179A KR20250141661A (ko) 2018-11-30 2025-09-11 표시 장치 및 이를 포함하는 전자 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180153018A KR102667402B1 (ko) 2018-11-30 2018-11-30 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240063393A Division KR102866038B1 (ko) 2018-11-30 2024-05-14 표시 장치

Publications (2)

Publication Number Publication Date
KR20200066497A KR20200066497A (ko) 2020-06-10
KR102667402B1 true KR102667402B1 (ko) 2024-05-23

Family

ID=68699325

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020180153018A Active KR102667402B1 (ko) 2018-11-30 2018-11-30 표시 장치
KR1020240063393A Active KR102866038B1 (ko) 2018-11-30 2024-05-14 표시 장치
KR1020250130179A Pending KR20250141661A (ko) 2018-11-30 2025-09-11 표시 장치 및 이를 포함하는 전자 기기

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020240063393A Active KR102866038B1 (ko) 2018-11-30 2024-05-14 표시 장치
KR1020250130179A Pending KR20250141661A (ko) 2018-11-30 2025-09-11 표시 장치 및 이를 포함하는 전자 기기

Country Status (4)

Country Link
US (4) US10964913B2 (ko)
EP (1) EP3660917A1 (ko)
KR (3) KR102667402B1 (ko)
CN (2) CN119789713A (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7116538B2 (ja) * 2017-11-20 2022-08-10 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US10541380B1 (en) * 2018-08-30 2020-01-21 Samsung Display Co., Ltd. Display device with substrate comprising an opening and adjacent grooves
CN110164916B (zh) * 2018-12-05 2021-02-02 京东方科技集团股份有限公司 显示面板、显示设备及制造显示面板的方法
KR102517734B1 (ko) * 2018-12-17 2023-04-03 엘지디스플레이 주식회사 센서패키지 모듈을 포함하는 유기발광 표시장치
KR102778473B1 (ko) * 2019-01-21 2025-03-12 삼성디스플레이 주식회사 디스플레이 장치
KR102818640B1 (ko) * 2019-05-31 2025-06-11 삼성디스플레이 주식회사 표시 장치
KR102814723B1 (ko) 2019-06-21 2025-05-30 삼성디스플레이 주식회사 표시 장치
KR102720609B1 (ko) * 2019-07-19 2024-10-24 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN110265583B (zh) * 2019-07-26 2022-08-12 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN110444572A (zh) * 2019-08-13 2019-11-12 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
KR102846771B1 (ko) 2019-08-21 2025-08-14 삼성디스플레이 주식회사 표시 장치
US11195900B2 (en) * 2019-09-02 2021-12-07 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate with protrusion patterns and method of fabricating same
KR102857785B1 (ko) * 2019-09-27 2025-09-09 엘지디스플레이 주식회사 터치 디스플레이 장치
US11244994B2 (en) * 2019-10-23 2022-02-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor array substrate and organic light emitting diode panel
KR102813706B1 (ko) * 2019-11-04 2025-05-27 엘지디스플레이 주식회사 플렉서블 표시 장치
KR20210079614A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 유기발광 표시장치
KR102749504B1 (ko) * 2019-12-31 2025-01-03 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR102899769B1 (ko) * 2019-12-31 2025-12-12 엘지디스플레이 주식회사 표시 패널 및 이를 이용한 표시 장치
KR102904033B1 (ko) * 2020-01-03 2025-12-24 삼성디스플레이 주식회사 표시 장치
WO2021159299A1 (zh) * 2020-02-12 2021-08-19 京东方科技集团股份有限公司 触控显示基板及触控显示装置
CN111725425A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
KR102912630B1 (ko) * 2020-07-02 2026-01-14 삼성디스플레이 주식회사 디스플레이 패널과, 이의 제조방법
KR102862222B1 (ko) * 2020-07-27 2025-09-19 삼성디스플레이 주식회사 표시 장치
US11600800B2 (en) * 2020-07-31 2023-03-07 Innolux Corporation Electronic device having a curved profile interface corresponding to a recess
KR102850624B1 (ko) * 2020-08-25 2025-08-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
CN111816118B (zh) * 2020-08-28 2020-12-15 京东方科技集团股份有限公司 显示面板及显示装置
CN114651328B (zh) * 2020-09-02 2024-08-09 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN114335374B (zh) * 2020-09-30 2024-06-04 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
US12382781B2 (en) * 2021-04-30 2025-08-05 Samsung Display Co., Ltd. Display panel and display apparatus
DE112021008014T5 (de) 2021-07-23 2024-05-23 Boe Technology Group Co., Ltd. Anzeigetafel und anzeigevorrichtung
KR20230025575A (ko) * 2021-08-12 2023-02-22 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 기기
CN113451385B (zh) * 2021-08-30 2021-11-12 北京京东方技术开发有限公司 显示基板和显示装置
KR102880553B1 (ko) * 2021-09-24 2025-11-04 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US12507583B2 (en) 2021-10-12 2025-12-23 Samsung Display Co., Ltd. Apparatus for manufacturing display apparatus and method of manufacturing display apparatus
KR102919946B1 (ko) * 2021-12-28 2026-01-30 엘지디스플레이 주식회사 표시장치
KR20250131636A (ko) * 2024-02-27 2025-09-03 엘지디스플레이 주식회사 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102054848B1 (ko) 2013-06-04 2019-12-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP6468686B2 (ja) * 2014-04-25 2019-02-13 株式会社半導体エネルギー研究所 入出力装置
KR102457252B1 (ko) 2015-11-20 2022-10-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10205122B2 (en) 2015-11-20 2019-02-12 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
KR102490891B1 (ko) * 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
KR102465377B1 (ko) * 2016-02-12 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102556838B1 (ko) 2016-06-01 2023-07-19 삼성디스플레이 주식회사 터치 패널, 이를 포함하는 전자 장치, 및 터치 패널 제조 방법
KR102740572B1 (ko) 2016-12-27 2024-12-10 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
JP2019020463A (ja) * 2017-07-12 2019-02-07 株式会社ジャパンディスプレイ 表示装置、および表示装置の製造方法
KR102014179B1 (ko) * 2017-12-08 2019-08-26 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR102653424B1 (ko) * 2018-08-30 2024-04-03 삼성디스플레이 주식회사 표시 패널
US10541380B1 (en) 2018-08-30 2020-01-21 Samsung Display Co., Ltd. Display device with substrate comprising an opening and adjacent grooves
KR102626939B1 (ko) * 2018-10-05 2024-01-19 삼성디스플레이 주식회사 표시 장치
KR102746592B1 (ko) * 2018-11-22 2024-12-24 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR102866038B1 (ko) 2025-09-29
US20210217992A1 (en) 2021-07-15
CN111261797A (zh) 2020-06-09
KR20200066497A (ko) 2020-06-10
US11641758B2 (en) 2023-05-02
US10964913B2 (en) 2021-03-30
US20240431135A1 (en) 2024-12-26
CN111261797B (zh) 2025-01-21
KR20250141661A (ko) 2025-09-29
US20230269964A1 (en) 2023-08-24
US12075649B2 (en) 2024-08-27
EP3660917A1 (en) 2020-06-03
US20200176709A1 (en) 2020-06-04
KR20240080185A (ko) 2024-06-05
CN119789713A (zh) 2025-04-08

Similar Documents

Publication Publication Date Title
KR102667402B1 (ko) 표시 장치
US12108623B2 (en) Display panel
KR102869844B1 (ko) 표시 패널
KR102906645B1 (ko) 표시 패널 및 표시 장치
KR102626939B1 (ko) 표시 장치
US20220393610A1 (en) Display panel
KR102593535B1 (ko) 표시 장치
KR102697457B1 (ko) 표시 패널
KR102846771B1 (ko) 표시 장치
KR102830389B1 (ko) 표시 패널
KR102906646B1 (ko) 표시 패널 및 표시 장치
KR102819120B1 (ko) 표시 장치
KR20220033611A (ko) 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A18-div-PA0107

St.27 status event code: A-0-1-A10-A16-div-PA0107

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000