[go: up one dir, main page]

KR102603408B1 - Display device and method for controlling thereof - Google Patents

Display device and method for controlling thereof Download PDF

Info

Publication number
KR102603408B1
KR102603408B1 KR1020180130921A KR20180130921A KR102603408B1 KR 102603408 B1 KR102603408 B1 KR 102603408B1 KR 1020180130921 A KR1020180130921 A KR 1020180130921A KR 20180130921 A KR20180130921 A KR 20180130921A KR 102603408 B1 KR102603408 B1 KR 102603408B1
Authority
KR
South Korea
Prior art keywords
voltage
subpixel
data
size
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180130921A
Other languages
Korean (ko)
Other versions
KR20200048639A (en
Inventor
안재국
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180130921A priority Critical patent/KR102603408B1/en
Publication of KR20200048639A publication Critical patent/KR20200048639A/en
Application granted granted Critical
Publication of KR102603408B1 publication Critical patent/KR102603408B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/029Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/045Compensation of drifts in the characteristics of light emitting or modulating elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/028Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시 장치 및 표시 장치의 제어 방법에 관한 것이다. 본 발명의 일 실시예에 따른 표시 장치는, 다수의 데이터 라인, 다수의 게이트 라인 및 상기 다수의 데이터 라인 및 상기 다수의 게이트 라인에 의하여 정의되는 다수의 서브픽셀을 포함하는 표시 패널, 상기 다수의 데이터 라인에 영상 데이터를 공급하는 데이터 구동 회로, 상기 다수의 게이트 라인에 게이트 신호를 공급하는 게이트 구동 회로, 상기 서브픽셀의 구동에 필요한 전압을 생성하여 공급하는 전압 생성 회로 및 상기 데이터 구동 회로, 상기 게이트 구동 회로 및 상기 전압 생성 회로의 동작을 제어하는 타이밍 제어 회로를 포함한다.The present invention relates to a display device and a method of controlling the display device. A display device according to an embodiment of the present invention includes a display panel including a plurality of data lines, a plurality of gate lines, and a plurality of subpixels defined by the plurality of data lines and the plurality of gate lines, the plurality of A data driving circuit for supplying image data to a data line, a gate driving circuit for supplying gate signals to the plurality of gate lines, a voltage generating circuit and the data driving circuit for generating and supplying a voltage necessary for driving the subpixel, It includes a gate driving circuit and a timing control circuit that controls the operation of the voltage generation circuit.

Description

표시 장치 및 표시 장치의 제어 방법{DISPLAY DEVICE AND METHOD FOR CONTROLLING THEREOF}Display device and control method of the display device {DISPLAY DEVICE AND METHOD FOR CONTROLLING THEREOF}

본 발명은 표시 장치 및 표시 장치의 제어 방법에 관한 것이다.The present invention relates to a display device and a method of controlling the display device.

유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED) 표시 장치는 전자와 정공의 재결합으로 유기 발광층을 발광시키는 자발광 소자인 OLED를 이용한 표시 장치로서, 휘도가 높고 구동 전압이 낮으며 초박막화가 가능하여 차세대 표시 장치로 각광받고 있다.The Organic Light Emitting Diode (OLED) display device is a display device using OLED, a self-luminous element that emits light in the organic light-emitting layer by recombination of electrons and holes. It has high brightness, low driving voltage, and can be made into ultra-thin films, making it a next-generation display device. It is in the spotlight as a display device.

OLED 표시 장치를 구성하는 다수의 서브픽셀들 각각은 애노드 전극 및 캐소드 전극과 그들 사이의 유기 발광층으로 구성된 OLED와, OLED를 독립적으로 구동하는 서브픽셀 구동 회로를 구비한다. 서브픽셀 구동 회로는 스위칭 박막 트랜지스터(Thin Film Transistor; 이하 TFT)와, 구동 TFT 및 커패시터 등을 구비한다. 스위칭 TFT는 스캔 펄스에 응답하여 데이터 신호에 대응하는 전압을 커패시터에 충전하고, 구동 TFT는 커패시터에 충전된 전압의 크기에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 발광량을 조절한다.Each of the plurality of subpixels constituting the OLED display device includes an OLED composed of an anode electrode, a cathode electrode, and an organic light emitting layer between them, and a subpixel driving circuit that independently drives the OLED. The subpixel driving circuit includes a switching thin film transistor (TFT), a driving TFT, and a capacitor. The switching TFT charges the capacitor with a voltage corresponding to the data signal in response to the scan pulse, and the driving TFT controls the amount of current supplied to the OLED according to the size of the voltage charged in the capacitor to adjust the amount of light emitted by the OLED.

이러한 OLED 표시 장치에서 각 서브픽셀에 포함된 유기 발광 다이오드(OLED)나 구동 트랜지스터와 같은 회로 소자는 각각 고유한 특성치(예: 문턱전압, 이동도 등)를 갖는다. 이와 같은 회로 소자는 OLED 표시 장치의 구동 시간에 따라 열화(Degradation)되며, 열화로 인해 각 회로 소자의 특성치가 변화한다. 이러한 회로 소자의 특성치 변화는 회로 소자를 포함하는 각각의 서브픽셀 간에 휘도 편차를 유발시켜 표시 패널의 전체적인 휘도 균일도를 저하시킨다.In such an OLED display device, circuit elements such as organic light-emitting diodes (OLEDs) or driving transistors included in each subpixel each have unique characteristics (e.g., threshold voltage, mobility, etc.). Such circuit elements deteriorate depending on the operating time of the OLED display device, and the characteristics of each circuit element change due to deterioration. This change in the characteristics of the circuit element causes a luminance deviation between each subpixel including the circuit element, thereby lowering the overall luminance uniformity of the display panel.

이러한 문제점을 해결하기 위하여, 각각의 서브픽셀에 포함된 회로 소자의 특성치를 센싱하고 센싱된 값을 토대로 회로 소자의 특성치에 대한 보상을 수행하는 기술이 적용되고 있다. 전술한 보상 프로세스는 OLED 표시 장치를 통해 영상이 표시되는 과정에서 수행될 수 있는데, 종래 기술에 따르면 영상 표시 과정에서 보상 프로세스가 적용될 때 특정 라인이 지나치게 밝아지는 현상이 나타난다.In order to solve this problem, a technology is being applied that senses the characteristic values of the circuit elements included in each subpixel and compensates for the characteristic values of the circuit elements based on the sensed values. The above-described compensation process may be performed during the process of displaying an image through an OLED display device. According to the prior art, when the compensation process is applied during the image display process, a phenomenon occurs in which a specific line becomes excessively bright.

본 발명은 표시 장치를 통해 영상이 표시되는 과정에서 보상 프로세스의 적용으로 인하여 특정 라인이 지나치게 밝아지는 현상을 개선하여 영상 품질을 높일 수 있는 표시 장치 및 표시 장치의 제어 방법을 제공하는 것을 목적으로 한다.The purpose of the present invention is to provide a display device and a control method for the display device that can improve image quality by improving the phenomenon in which certain lines become excessively bright due to the application of a compensation process in the process of displaying an image through a display device. .

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The objects of the present invention are not limited to the objects mentioned above, and other objects and advantages of the present invention that are not mentioned can be understood by the following description and will be more clearly understood by the examples of the present invention. Additionally, it will be readily apparent that the objects and advantages of the present invention can be realized by the means and combinations thereof indicated in the patent claims.

본 발명의 일 실시예에 따른 표시 장치는, 다수의 데이터 라인, 다수의 게이트 라인 및 상기 다수의 데이터 라인 및 상기 다수의 게이트 라인에 의하여 정의되는 다수의 서브픽셀을 포함하는 표시 패널, 상기 다수의 데이터 라인에 영상 데이터를 공급하는 데이터 구동 회로, 상기 다수의 게이트 라인에 게이트 신호를 공급하는 게이트 구동 회로, 상기 서브픽셀의 구동에 필요한 전압을 생성하여 공급하는 전압 생성 회로 및 상기 데이터 구동 회로, 상기 게이트 구동 회로 및 상기 전압 생성 회로의 동작을 제어하는 타이밍 제어 회로를 포함한다.A display device according to an embodiment of the present invention includes a display panel including a plurality of data lines, a plurality of gate lines, and a plurality of subpixels defined by the plurality of data lines and the plurality of gate lines, the plurality of A data driving circuit for supplying image data to a data line, a gate driving circuit for supplying gate signals to the plurality of gate lines, a voltage generating circuit and the data driving circuit for generating and supplying a voltage necessary for driving the subpixel, It includes a gate driving circuit and a timing control circuit that controls the operation of the voltage generation circuit.

여기서 상기 서브픽셀은 센싱 모드 또는 구동 모드로 동작하고, 상기 센싱 모드에서 센싱 구간이 종료된 이후 리커버리 구간에서 상기 서브픽셀에 리커버리 전압이 공급된다.Here, the subpixel operates in a sensing mode or a driving mode, and a recovery voltage is supplied to the subpixel in a recovery section after the sensing section ends in the sensing mode.

본 발명의 일 실시예에서, 상기 타이밍 제어 회로는 상기 전압 생성 회로가 상기 서브픽셀에 공급한 공급 기준 전압의 크기와 상기 전압 생성 회로에 의해 측정되는 피드백 기준 전압의 크기에 기초하여 최적 기준 전압의 크기를 결정한다.In one embodiment of the present invention, the timing control circuit determines the optimal reference voltage based on the magnitude of the supply reference voltage supplied to the subpixel by the voltage generation circuit and the magnitude of the feedback reference voltage measured by the voltage generation circuit. Decide on size.

또한 본 발명의 일 실시예에서, 상기 전압 생성 회로는 상기 타이밍 제어 회로에 의해 설정된 기준 전압의 크기에 따라서 상기 서브픽셀에 기준 전압을 공급하고, 상기 서브픽셀에 실제로 공급된 전압의 크기를 측정하여 상기 타이밍 제어 회로에 전달한다.Additionally, in one embodiment of the present invention, the voltage generation circuit supplies a reference voltage to the subpixel according to the size of the reference voltage set by the timing control circuit, and measures the size of the voltage actually supplied to the subpixel. It is transmitted to the timing control circuit.

또한 본 발명의 일 실시예에서, 상기 타이밍 제어 회로는 상기 서브픽셀에 공급되는 기준 전압의 크기에 기초하여 상기 리커버리 전압의 크기를 결정한다.Additionally, in one embodiment of the present invention, the timing control circuit determines the size of the recovery voltage based on the size of the reference voltage supplied to the subpixel.

또한 본 발명의 일 실시예에서, 상기 타이밍 제어 회로는 하기 [수학식 1]에 기초하여 상기 리커버리 전압의 크기를 결정한다.Additionally, in one embodiment of the present invention, the timing control circuit determines the magnitude of the recovery voltage based on Equation 1 below.

[수학식 1][Equation 1]

GRAY2 = G×VpreR + OffsetGRAY2 = G×VpreR + Offset

(단, GRAY2는 상기 리커버리 전압의 크기, G는 미리 설정된 게인값, VpreR은 상기 서브픽셀에 공급되는 기준 전압의 크기, Offset은 미리 설정된 오프셋값)(However, GRAY2 is the size of the recovery voltage, G is a preset gain value, VpreR is the size of the reference voltage supplied to the subpixel, and Offset is a preset offset value)

또한 본 발명의 일 실시예에 따르면, 다수의 데이터 라인, 다수의 게이트 라인 및 상기 다수의 데이터 라인 및 상기 다수의 게이트 라인에 의하여 정의되는 다수의 서브픽셀을 포함하는 표시 패널, 상기 다수의 데이터 라인에 영상 데이터를 공급하는 데이터 구동 회로 및 상기 다수의 게이트 라인에 게이트 신호를 공급하는 게이트 구동 회로를 포함하는 표시 장치의 제어 방법은, 상기 서브픽셀을 센싱 모드로 동작시켜 상기 서브픽셀의 구동 트랜지스터의 특성치를 센싱하는 단계, 상기 센싱 모드에서 센싱 구간이 종료된 이후 리커버리 구간에서 공급될 리커버리 전압의 크기를 결정하는 단계 및 결정된 리커버리 전압의 크기에 따라서 상기 서브픽셀에 상기 리커버리 전압을 공급하는 단계 및 상기 서브픽셀을 구동 모드로 동작시키는 단계를 포함한다.In addition, according to an embodiment of the present invention, a display panel including a plurality of data lines, a plurality of gate lines, and a plurality of subpixels defined by the plurality of data lines and the plurality of gate lines, the plurality of data lines A method of controlling a display device including a data driving circuit for supplying image data to a display device and a gate driving circuit for supplying gate signals to the plurality of gate lines includes operating the subpixel in a sensing mode to control the driving transistor of the subpixel. Sensing a characteristic value, determining a size of a recovery voltage to be supplied in a recovery section after the sensing section ends in the sensing mode, and supplying the recovery voltage to the subpixel according to the size of the determined recovery voltage, and It includes operating the subpixel in a driving mode.

본 발명의 일 실시예에서, 상기 표시 장치의 제어 방법은 상기 서브픽셀에 공급한 공급 기준 전압의 크기와 상기 전압 생성 회로에 의해 측정되는 피드백 기준 전압의 크기에 기초하여 상기 서브픽셀에 공급될 최적 기준 전압의 크기를 결정하는 단계를 더 포함한다.In one embodiment of the present invention, the control method of the display device is based on the size of the supply reference voltage supplied to the subpixel and the size of the feedback reference voltage measured by the voltage generation circuit. It further includes determining the magnitude of the reference voltage.

또한 본 발명의 일 실시예에서, 상기 표시 장치의 제어 방법은 미리 설정된 기준 전압의 크기에 따라서 상기 서브픽셀에 기준 전압을 공급하는 단계 및 상기 서브픽셀에 실제로 공급된 전압의 크기를 측정하는 단계를 더 포함한다.In addition, in one embodiment of the present invention, the method for controlling the display device includes supplying a reference voltage to the subpixel according to the size of a preset reference voltage and measuring the size of the voltage actually supplied to the subpixel. Includes more.

또한 본 발명의 일 실시예에서, 상기 리커버리 전압의 크기는 상기 서브픽셀에 공급되는 기준 전압의 크기에 기초하여 결정된다.Additionally, in one embodiment of the present invention, the size of the recovery voltage is determined based on the size of the reference voltage supplied to the subpixel.

또한 본 발명의 일 실시예에서, 상기 리커버리 전압의 크기는 하기 [수학식 1]에 기초하여 결정된다.Additionally, in one embodiment of the present invention, the magnitude of the recovery voltage is determined based on the following [Equation 1].

[수학식 1][Equation 1]

GRAY2 = G×VpreR + OffsetGRAY2 = G×VpreR + Offset

(단, GRAY2는 상기 리커버리 전압의 크기, G는 미리 설정된 게인값, VpreR은 상기 서브픽셀에 공급되는 기준 전압의 크기, Offset은 미리 설정된 오프셋값)(However, GRAY2 is the size of the recovery voltage, G is a preset gain value, VpreR is the size of the reference voltage supplied to the subpixel, and Offset is a preset offset value)

본 발명에 따르면 표시 장치를 통해 영상이 표시되는 과정에서 보상 프로세스의 적용으로 인하여 특정 라인이 지나치게 밝아지는 현상을 개선하여 영상 품질을 높일 수 있다.According to the present invention, image quality can be improved by improving the phenomenon in which a specific line becomes excessively bright due to the application of a compensation process during the process of displaying an image through a display device.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 서브픽셀의 회로 구성을 나타낸다.
도 3은 본 발명의 일 실시예에서 표시 장치에 수직 동기 신호 및 데이터 전압이 인가되는 타이밍을 나타내는 타이밍도이다.
도 4는 종래 기술에 따른 서브픽셀의 센싱 모드 및 구동 모드에서 데이터 라인을 통해 인가되는 전압의 크기 변화를 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 구성 및 서브픽셀의 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널과 연결되는 소스 PCB 및 컨트롤 PCB의 구성을 나타낸다.
도 7은 본 발명의 일 실시예에서 서브픽셀의 센싱 모드 및 구동 모드에서 데이터 라인을 통해 인가되는 전압의 크기 변화를 나타내는 도면이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 제어 방법을 나타내는 흐름도이다.
1 is a configuration diagram of a display device according to an embodiment of the present invention.
Figure 2 shows the circuit configuration of a subpixel included in a display device according to an embodiment of the present invention.
Figure 3 is a timing diagram showing the timing at which a vertical synchronization signal and a data voltage are applied to a display device in an embodiment of the present invention.
Figure 4 is a diagram showing changes in the magnitude of voltage applied through a data line in the sensing mode and driving mode of a subpixel according to the prior art.
FIG. 5 is a diagram for explaining the configuration of a display device and the operation of a subpixel according to an embodiment of the present invention.
Figure 6 shows the configuration of a source PCB and a control PCB connected to the display panel of a display device according to an embodiment of the present invention.
Figure 7 is a diagram showing changes in the magnitude of voltage applied through a data line in the sensing mode and driving mode of a subpixel in an embodiment of the present invention.
Figure 8 is a flowchart showing a control method of a display device according to an embodiment of the present invention.

전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.The above-mentioned objects, features, and advantages will be described in detail later with reference to the attached drawings, so that those skilled in the art will be able to easily implement the technical idea of the present invention. In describing the present invention, if it is determined that a detailed description of known technologies related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the attached drawings. In the drawings, identical reference numerals are used to indicate identical or similar components.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성도이다.1 is a configuration diagram of a display device according to an embodiment of the present invention.

도면을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(1)는 영상을 표시하는 표시 패널(18)을 포함한다. 표시 패널(18) 상에서 다수의 데이터 라인(DL)과 다수의 게이트 라인(GL)이 서로 교차되어 배치된다. 이하에서는 다수의 데이터 라인(DL)이 열(Column)로 배치되고, 다수의 게이트 라인(GL)이 행(Row)으로 배치되는 것으로 정의하나, 실시예에 따라서는 다수의 데이터 라인(DL)이 행(Row)으로 배치되고, 다수의 게이트 라인(GL)이 열(Column)로 배치되는 것으로 정의될 수도 있다.Referring to the drawings, a display device 1 according to an embodiment of the present invention includes a display panel 18 that displays an image. On the display panel 18, a plurality of data lines DL and a plurality of gate lines GL are arranged to cross each other. Hereinafter, it is defined that a plurality of data lines DL are arranged in columns and a plurality of gate lines GL are arranged in rows. However, depending on the embodiment, a plurality of data lines DL are arranged in rows. It may be defined as being arranged in rows, and multiple gate lines (GL) being arranged in columns.

다수의 데이터 라인(DL)과 다수의 게이트 라인(GL)은 서로 교차하여 매트릭스 형태의 서브픽셀 영역을 정의한다. 각각의 서브픽셀 영역에는 서브픽셀(SP)이 배치된다.A plurality of data lines (DL) and a plurality of gate lines (GL) intersect each other to define a matrix-shaped subpixel area. A subpixel (SP) is disposed in each subpixel area.

각각의 서브픽셀(SP)은 박막 트랜지스터(Thin Film Transistor, TFT)를 구비한다. 각 서브픽셀(SP)에 구비된 TFT를 통해서 데이터 구동 회로(16)로부터 데이터 전압이 공급된다. 표시 장치(1)가 액정 표시 장치일 경우 서브픽셀(SP)은 공급되는 데이터 전압에 따라서 액정 분자 배열이 가변되는 액정 커패시터를 포함할 수 있다. 표시 장치(1)가 유기 발광 다이오드 표시 장치일 경우 서브픽셀(SP)은 데이터 전압 공급에 의해서 스스로 발광하는 유기 발광 다이오드를 포함할 수 있다.Each subpixel (SP) is equipped with a thin film transistor (TFT). A data voltage is supplied from the data driving circuit 16 through the TFT provided in each subpixel SP. When the display device 1 is a liquid crystal display device, the subpixel SP may include a liquid crystal capacitor whose arrangement of liquid crystal molecules varies depending on the supplied data voltage. When the display device 1 is an organic light emitting diode display device, the subpixel SP may include an organic light emitting diode that emits light by itself by supplying a data voltage.

데이터 구동 회로(16)는 타이밍 제어 회로(12)로부터 데이터 제어 신호(DCS) 및 영상 데이터(Data)를 수신한다. 데이터 구동 회로(16)는 데이터 제어 신호(DCS)에 기초하여 타이밍 제어 회로(12)로부터 수신한 영상 데이터(Data)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)에 공급한다.The data driving circuit 16 receives the data control signal (DCS) and image data (Data) from the timing control circuit 12. The data driving circuit 16 converts the image data (Data) received from the timing control circuit 12 into an analog data voltage based on the data control signal (DCS) and supplies it to the plurality of data lines (DL).

데이터 구동 회로(16)는 적어도 하나의 소스 드라이버 집적회로(Source Driver Integrated Circuit)를 포함할 수 있다. 각 소스 드라이버 집적회로는 테이프 오토메티드 본딩(Tape Automated Bonding, TAB) 방식 또는 칩 온 글래스(Chip On Glass, COG) 방식으로 표시 패널(18)의 본딩 패드(Bonding Pad)에 연결되거나, 표시 패널(18) 상에 직접 배치될 수도 있으며, 표시 패널(18)에 집적화되어 배치될 수도 있다.The data driving circuit 16 may include at least one source driver integrated circuit. Each source driver integrated circuit is connected to the bonding pad of the display panel 18 using the Tape Automated Bonding (TAB) method or the Chip On Glass (COG) method, or is connected to the display panel ( 18), or may be integrated and placed on the display panel 18.

또한 각 소스 드라이버 집적회로는 칩 온 필름(Chip On Film, COF) 방식으로 구현될 수도 있다. 이 경우, 각 소스 드라이버 집적회로가 실장된 필름의 일단은 적어도 하나의 소스 인쇄 회로 기판(Source Printed Circuit Board)에 본딩되고, 타단은 표시 패널(18)에 본딩된다.Additionally, each source driver integrated circuit may be implemented using a chip on film (COF) method. In this case, one end of the film on which each source driver integrated circuit is mounted is bonded to at least one source printed circuit board (Source Printed Circuit Board), and the other end is bonded to the display panel 18.

게이트 구동 회로(14)는 타이밍 제어 회로(12)로부터 게이트 제어 신호(GCS)를 수신한다. 게이트 구동 회로(14)는 게이트 제어 신호(GCS)에 기초하여 스캔 신호를 생성하고, 생성된 스캔 신호를 각각의 게이트 라인(GL)에 공급한다.The gate driving circuit 14 receives the gate control signal (GCS) from the timing control circuit 12. The gate driving circuit 14 generates a scan signal based on the gate control signal (GCS) and supplies the generated scan signal to each gate line (GL).

게이트 구동 회로(14)는 하나 이상의 게이트 드라이버 집적회로(Gate Driver Integrated Circuit)를 포함할 수 있다. 각각의 게이트 드라이버 집적회로는 테이프 오토메티드 본딩(TAB) 방식 또는 칩 온 글래스(COG) 방식으로 표시 패널(18)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시 패널(18) 상에 직접 배치될 수 있다. 또한 게이트 구동 회로(14)는 표시 패널(18)에 집적화되어 배치될 수도 있으며, 표시 패널(18)과 연결된 필름 상에 실장되는 칩 온 필름(COF) 방식으로 구현될 수도 있다.The gate driving circuit 14 may include one or more gate driver integrated circuits. Each gate driver integrated circuit is connected to the bonding pad of the display panel 18 using a tape automated bonding (TAB) method or a chip on glass (COG) method, or is implemented as a GIP (Gate In Panel) type. It can be placed directly on the display panel 18. Additionally, the gate driving circuit 14 may be integrated and disposed on the display panel 18, or may be implemented using a chip-on-film (COF) method mounted on a film connected to the display panel 18.

타이밍 제어 회로(12)는 외부 장치로부터 입력되는 영상 데이터를 수신하고, 수신된 영상 데이터를 데이터 구동 회로(16)의 구동에 적합하도록 변환한다. 변환된 영상 데이터(Data)는 데이터 제어 신호(DCS)와 함께 데이터 구동 회로(16)로 공급된다.The timing control circuit 12 receives image data input from an external device and converts the received image data to be suitable for driving the data driving circuit 16. The converted image data (Data) is supplied to the data driving circuit 16 together with the data control signal (DCS).

또한 타이밍 제어 회로(12)는 외부 장치로부터 입력되는 동기 신호들, 예컨대 도트클럭(DCLK), 데이터 인에이블 신호(DE), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync)를 이용하여 데이터 제어 신호(DCS) 및 게이트 제어 신호(GCS)를 생성하고, 생성된 데이터 제어 신호(DCS) 및 게이트 제어 신호(GCS)를 데이터 구동 회로(16) 및 게이트 구동 회로(14)에 각각 공급한다.Additionally, the timing control circuit 12 controls data using synchronization signals input from an external device, such as a dot clock (DCLK), a data enable signal (DE), a horizontal synchronization signal (Hsync), and a vertical synchronization signal (Vsync). A signal (DCS) and a gate control signal (GCS) are generated, and the generated data control signal (DCS) and gate control signal (GCS) are supplied to the data driving circuit 16 and the gate driving circuit 14, respectively.

전압 생성 회로(13)는 표시 패널(18)에 배치되는 각 서브픽셀(SP)의 구동을 위해 필요한 전압, 예컨대 구동 전압(VDD), 기저 전압(VSS), 기준 전압(VpreR)을 생성하고, 생성된 전압을 각 서브픽셀(SP)에 공급한다. 전압 생성 회로(13)에 의해서 생성되는 구동 전압(VDD), 기저 전압(VSS), 기준 전압(VpreR)의 크기는 타이밍 제어 회로(12)에 의해서 다르게 설정될 수 있다.The voltage generation circuit 13 generates voltages necessary for driving each subpixel SP disposed on the display panel 18, such as a driving voltage (VDD), a base voltage (VSS), and a reference voltage (VpreR), The generated voltage is supplied to each subpixel (SP). The sizes of the driving voltage (VDD), base voltage (VSS), and reference voltage (VpreR) generated by the voltage generation circuit 13 may be set differently by the timing control circuit 12.

도 2는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 서브픽셀의 회로 구성을 나타낸다.Figure 2 shows the circuit configuration of a subpixel included in a display device according to an embodiment of the present invention.

도면을 참조하면, 각 서브픽셀(SP)은 유기 발광 다이오드(OLED), 유기 발광 다이오드(OLED)를 구동하는 구동 트랜지스터(DRT), 구동 트랜지스터(DRT)의 제1 노드(N1)와 기준 전압(VpreR)을 공급하는 기준 전압 라인(RVL) 사이에 전기적으로 연결되는 센싱 트랜지스터(SENT), 구동 트랜지스터(DRT)의 제2 노드(N2)와 데이터 전압(Vdata)을 공급하는 데이터 라인(DL) 사이에 전기적으로 연결되는 스위칭 트랜지스터(SWT), 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결되는 스토리지 캐패시터(Cstg)를 포함한다.Referring to the drawing, each subpixel (SP) includes an organic light emitting diode (OLED), a driving transistor (DRT) for driving the organic light emitting diode (OLED), a first node (N1) of the driving transistor (DRT), and a reference voltage ( The sensing transistor (SENT) is electrically connected between the reference voltage line (RVL) that supplies VpreR), the second node (N2) of the driving transistor (DRT), and the data line (DL) that supplies the data voltage (Vdata). It includes a switching transistor (SWT) electrically connected to and a storage capacitor (Cstg) electrically connected between the first node (N1) and the second node (N2) of the driving transistor (DRT).

유기 발광 다이오드(OLED)는 제1 전극(예: 애노드 전극 또는 캐소드 전극), 유기층 및 제2 전극(예: 캐소드 전극 또는 애노드 전극)을 포함한다. 또한 유기 발광 다이오드(OLED)는 구동 전류가 흐르면 스스로 발광하는 유기 발광층을 포함한다.An organic light emitting diode (OLED) includes a first electrode (eg, an anode electrode or cathode electrode), an organic layer, and a second electrode (eg, a cathode electrode or anode electrode). Additionally, organic light-emitting diodes (OLEDs) include an organic light-emitting layer that emits light on its own when a driving current flows.

구동 트랜지스터(DRT)는 유기 발광 다이오드(OLED)로 구동 전류를 공급하여 유기 발광 다이오드(OLED)를 구동한다. 구동 트랜지스터(DRT)의 제1 노드(N1)는 유기 발광 다이오드(OLED)의 제1 전극과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다. 구동 트랜지스터(DRT)의 제2 노드(N2)는 스위칭 트랜지스터(SWT)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있으며, 게이트 노드일 수 있다. 구동 트랜지스터(DRT)의 제3노드(N3)는 구동 전압(EVDD)을 공급하는 구동 전압 라인(DVL)과 전기적으로 연결될 수 있으며, 드레인 노드 또는 소스 노드일 수 있다.The driving transistor (DRT) supplies driving current to the organic light emitting diode (OLED) to drive the organic light emitting diode (OLED). The first node N1 of the driving transistor DRT may be electrically connected to the first electrode of the organic light emitting diode (OLED) and may be a source node or a drain node. The second node N2 of the driving transistor DRT may be electrically connected to the source node or drain node of the switching transistor SWT and may be a gate node. The third node N3 of the driving transistor DRT may be electrically connected to the driving voltage line DVL that supplies the driving voltage EVDD, and may be a drain node or a source node.

센싱 트랜지스터(SENT)는 게이트 신호에 의해서 턴 온되어, 구동 트랜지스터(DRT)의 제1 노드(N1)에 기준 전압(VpreR)을 인가한다. 또한, 센싱 트랜지스터(SENT)는 게이트 신호에 의해서 턴 온되어 구동 트랜지스터(DRT)의 제1 노드(N1)에 대한 전압 센싱 경로로 활용될 수도 있다.The sensing transistor (SENT) is turned on by the gate signal and applies the reference voltage (VpreR) to the first node (N1) of the driving transistor (DRT). Additionally, the sensing transistor (SENT) may be turned on by a gate signal and used as a voltage sensing path for the first node (N1) of the driving transistor (DRT).

스위칭 트랜지스터(SWT)가 게이트 신호에 의해 턴 온되면 데이터 라인(DL)을 통해 공급된 데이터 전압(Vdata)이 구동 트랜지스터(DRT)의 제2 노드(N2)에 전달된다.When the switching transistor (SWT) is turned on by the gate signal, the data voltage (Vdata) supplied through the data line (DL) is transmitted to the second node (N2) of the driving transistor (DRT).

이때, 센싱 트랜지스터(SENT)와 스위칭 트랜지스터(SWT)는 서로 다른 게이트 라인(GL)에 연결되어 별도로 온-오프가 제어될 수도 있고, 동일한 게이트 라인(GL)에 연결되어 제어될 수도 있다.At this time, the sensing transistor (SENT) and the switching transistor (SWT) may be connected to different gate lines (GL) and controlled on-off separately, or may be connected to the same gate line (GL) and controlled.

스토리지 캐패시터(Cstg)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결되며, 영상 신호에 대응되는 데이터 전압(Vdata) 또는 이에 대응하는 전압을 유지한다.The storage capacitor (Cstg) is electrically connected between the first node (N1) and the second node (N2) of the driving transistor (DRT) and maintains the data voltage (Vdata) corresponding to the image signal or a voltage corresponding thereto. .

한편, 전술한 바와 같이 각 서브픽셀(SP)의 구동 시간이 길어짐에 따라, 유기 발광 다이오드(OLED), 구동 트랜지스터(DRT) 등의 회로 소자에 대한 열화가 진행될 수 있다. 이에 따라서 유기 발광 다이오드(OLED), 구동 트랜지스터(DRT) 등의 회로 소자가 갖는 고유한 특성치(예: 문턱전압, 이동도 등)가 변할 수 있다.Meanwhile, as described above, as the driving time of each subpixel (SP) increases, circuit elements such as the organic light emitting diode (OLED) and driving transistor (DRT) may deteriorate. Accordingly, the unique characteristics (e.g., threshold voltage, mobility, etc.) of circuit elements such as organic light-emitting diodes (OLEDs) and driving transistors (DRTs) may change.

이러한 회로 소자의 특성치 변화는 해당 서브픽셀(SP)의 휘도 변화를 야기하며, 회로 소자 간의 열화 정도의 차이로 인한 회로 소자 간의 특성치 변화 차이는 서브픽셀(SP) 간의 휘도 편차를 발생시키고 표시 패널(110)의 휘도 균일도 저하를 초래할 수 있다. 여기서, 회로 소자의 특성치는 구동 트랜지스터(DRT)의 문턱전압이나 이동도를 포함하며, 유기 발광 다이오드(OLED)의 문턱전압을 포함할 수도 있다.Changes in the characteristics of these circuit elements cause changes in the luminance of the corresponding subpixel (SP), and differences in changes in the characteristics of the circuit elements due to differences in the degree of deterioration between the circuit elements cause luminance deviations between the subpixels (SP) and the display panel ( 110) may result in a decrease in luminance uniformity. Here, the characteristic values of the circuit element include the threshold voltage or mobility of the driving transistor (DRT) and may also include the threshold voltage of the organic light emitting diode (OLED).

본 발명에 따른 표시 장치(1)는 서브픽셀(SP) 간의 특성치 변화 또는 각 서브픽셀(SP) 간의 특성치 편차를 센싱하는 센싱 기능과, 센싱 결과를 이용하여 서브픽셀(SP)의 특성치를 보상하는 보상 기능을 제공할 수 있다.The display device 1 according to the present invention includes a sensing function that senses a change in characteristic value between subpixels (SP) or a difference in characteristic value between each subpixel (SP), and a function that compensates for the characteristic value of the subpixel (SP) using the sensing result. A compensation function can be provided.

표시 장치(1)가 센싱 모드로 구동되면 각 서브픽셀(SP)에 센싱 전압이 인가되어 각 서브픽셀(SP)의 특성치가 센싱되고, 센싱된 특성치를 반영하여 보상 데이터가 생성된다. 또한 표시 장치(1)가 구동 모드로 구동되면 센싱 모드를 통해서 생성된 보상 데이터가 반영된 데이터 전압이 각 서브픽셀(SP)에 인가되어 표시 패널(10)을 통해 영상이 출력된다.When the display device 1 is driven in the sensing mode, a sensing voltage is applied to each subpixel (SP), the characteristic value of each subpixel (SP) is sensed, and compensation data is generated by reflecting the sensed characteristic value. Additionally, when the display device 1 is driven in the driving mode, a data voltage reflecting compensation data generated through the sensing mode is applied to each subpixel SP, and an image is output through the display panel 10.

도 3은 본 발명의 일 실시예에서 표시 장치에 수직 동기 신호 및 데이터 전압이 인가되는 타이밍을 나타내는 타이밍도이다.Figure 3 is a timing diagram showing the timing at which a vertical synchronization signal and a data voltage are applied to a display device in an embodiment of the present invention.

전술한 바와 같이, 표시 패널(10)을 통한 영상 구동 중에 서브픽셀(SP) 간의 특성치 변화 또는 각 서브픽셀(SP) 간의 특성치 편차를 보상하기 위한 센싱이 수행될 수 있다. 이러한 센싱은 수직 동기 신호(Vsync)를 기준으로 액티브 시간(Vactive) 사이의 블랭크 시간(Vblank)마다 진행될 수 있다.As described above, during image driving through the display panel 10, sensing may be performed to compensate for changes in characteristic values between subpixels (SP) or differences in characteristic values between each subpixel (SP). This sensing may be performed every blank time (Vblank) between active times (Vactive) based on the vertical synchronization signal (Vsync).

각각의 액티브 시간(Vactive)에는 각 서브픽셀(SP)을 통해 표시되어야 하는 영상의 각 프레임에 대응되는 데이터 전압(N-1 Frame Data, N Frame Data)이 데이터 라인(DL)을 통해 인가된다. 그리고 각각의 블랭크 시간(Vblank)에는 센싱 데이터의 인가를 통한 센싱이 이루어진다. 즉, 블랭크 시간(Vblank)에서 센싱 데이터 인가 구간(S1) 동안에는 센싱을 위한 센싱 전압이 데이터 라인(DL)을 통해 인가된다. 그리고 센싱 구간(Sensing)에는 센싱 데이터 인가 구간(S1)에 인가된 센싱 전압을 이용한 센싱이 이루어진다.At each active time (Vactive), a data voltage (N-1 Frame Data, N Frame Data) corresponding to each frame of the image to be displayed through each subpixel (SP) is applied through the data line (DL). And at each blank time (Vblank), sensing is performed by applying sensing data. That is, during the sensing data application period (S1) in the blank time (Vblank), the sensing voltage for sensing is applied through the data line (DL). And in the sensing section (Sensing), sensing is performed using the sensing voltage applied to the sensing data application section (S1).

도 4는 종래 기술에 따른 서브픽셀의 센싱 모드 및 구동 모드에서 데이터 라인을 통해 인가되는 전압의 크기 변화를 나타내는 도면이다.Figure 4 is a diagram showing changes in the magnitude of voltage applied through a data line in the sensing mode and driving mode of a subpixel according to the prior art.

도면을 참조하면, 서브픽셀(SP)이 센싱 모드로 동작하는 구간 중 센싱 구간(Sensing) 동안에는 센싱을 위한 센싱 전압이 데이터 라인(DL)을 통해 인가된다. 이후 센싱이 완료되어 서브픽셀(SP)이 구동 모드로 동작하게 되면, 서브픽셀(SP)을 통해 표시될 영상 데이터와 대응되는 전압, 즉 데이터 전압(Vdata)이 데이터 라인(DL)을 통해 인가된다.Referring to the drawing, a sensing voltage for sensing is applied through the data line DL during a sensing section (Sensing) during which the subpixel (SP) operates in a sensing mode. Afterwards, when sensing is completed and the subpixel (SP) operates in driving mode, the voltage corresponding to the image data to be displayed through the subpixel (SP), that is, the data voltage (Vdata), is applied through the data line (DL). .

또한 서브픽셀(SP)이 구동 모드로 동작하게 되면 서브픽셀(SP)의 구동을 위한 기준 전압(VpreR)이 기준 전압 라인(RVL)을 통해서 서브픽셀(SP)로 공급된다. (도 2 참조)Additionally, when the subpixel (SP) operates in a driving mode, the reference voltage (VpreR) for driving the subpixel (SP) is supplied to the subpixel (SP) through the reference voltage line (RVL). (see Figure 2)

그런데 도면에 도시된 바와 같이 센싱 전압은 데이터 전압(Vdata)보다 낮은 크기를 갖기 때문에, 서브픽셀(SP)의 동작 모드가 구동 모드로 진입할 때 데이터 라인(DL)을 통해 공급되는 전압의 크기와 구동 모드 이전에 데이터 라인(DL)에 공급되는 전압 크기의 차이(ΔV)가 매우 크게 나타난다.However, as shown in the figure, since the sensing voltage has a magnitude lower than the data voltage (Vdata), when the operation mode of the subpixel (SP) enters the driving mode, the magnitude of the voltage supplied through the data line (DL) and The difference (ΔV) in the voltage level supplied to the data line DL before the driving mode appears very large.

이와 같이 구동 모드 전후로 데이터 라인(DL)을 통해 공급되는 전압 크기의 차이(ΔV)가 커질수록 데이터 라인(DL)과 근접하게 배치되는 기준 전압 라인(RVL)을 통해서 공급되는 기준 전압(VpreR)의 리플(Ripple)이 증가하게 된다. 여기서 리플이란 도면에 도시된 바와 같이 구동 모드와 동시에 기준 전압 라인(RVL)을 통해서 인가되는 기준 전압(VpreR)의 크기가 데이터 라인(DL)을 통해 순간적으로 커지는 데이터 전압(Vdata)의 영향으로 인해 순간적으로 오버 슈팅 또는 언더 슈팅되었다가 일정한 값을 유지하게 되는 현상을 의미한다.In this way, as the difference (ΔV) in the voltage level supplied through the data line (DL) before and after the driving mode increases, the reference voltage (VpreR) supplied through the reference voltage line (RVL) located close to the data line (DL) increases. Ripple increases. Here, as shown in the figure, ripple refers to the size of the reference voltage (VpreR) applied through the reference voltage line (RVL) simultaneously with the driving mode due to the influence of the data voltage (Vdata) that instantaneously increases through the data line (DL). This refers to the phenomenon of momentarily overshooting or undershooting and then maintaining a constant value.

이처럼 서브픽셀(SP)의 동작 모드가 센싱 모드에서 구동 모드로 변경되는 순간 발생하는 기준 전압(VpreR)의 리플로 인하여, 표시 패널의 특정 라인이 지나치게 밝아지는 현상이 발생한다. 이로 인해서 표시 장치가 구동되어 보상 프로세스에 의한 센싱 동작이 수행될 때마다 특정 라인이 밝게 표시됨으로써 표시 장치의 영상 품질이 저하되는 문제가 있다.As such, a phenomenon occurs in which a specific line of the display panel becomes excessively bright due to the ripple of the reference voltage (VpreR) that occurs the moment the operation mode of the subpixel (SP) changes from the sensing mode to the driving mode. Because of this, whenever the display device is driven and a sensing operation by a compensation process is performed, a specific line is displayed brightly, causing a problem in which the image quality of the display device deteriorates.

본 발명은 전술한 바와 같이 서브픽셀(SP)의 동작 모드가 센싱 모드에서 구동 모드로 변경되는 순간 발생하는 기준 전압(VpreR)의 리플 현상을 개선함으로써 표시 장치의 영상 품질을 높이는 것을 과제로 한다.As described above, the present invention aims to improve the image quality of a display device by improving the ripple phenomenon of the reference voltage (VpreR) that occurs the moment the operation mode of the subpixel (SP) changes from the sensing mode to the driving mode.

도 5는 본 발명의 일 실시예에 따른 표시 장치의 구성 및 서브픽셀의 동작을 설명하기 위한 도면이다.FIG. 5 is a diagram for explaining the configuration of a display device and the operation of a subpixel according to an embodiment of the present invention.

도 5를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 서브픽셀(SP), 센싱부(310), 보상부(320), 메모리(330), 기준 전압 스위치(SPRE), 샘플링 스위치(SAMP), 타이밍 제어 회로(12), 전압 생성 회로(13)를 포함한다.Referring to FIG. 5, the display device according to an embodiment of the present invention includes a subpixel (SP), a sensing unit 310, a compensation unit 320, a memory 330, a reference voltage switch (SPRE), and a sampling switch ( SAMP), a timing control circuit 12, and a voltage generation circuit 13.

센싱부(310)는 서브픽셀(SP)의 특성치 또는 특성치의 변화를 센싱하기 위한 전압을 센싱하고, 센싱된 전압을 디지털 값으로 변환하며 변환된 센싱값을 포함하는 센싱 데이터를 출력한다. 여기서 서브픽셀(SP)의 특성치는 구동 트랜지스터(DRT)의 문턱전압, 이동도나 유기 발광 다이오드(OLED)의 문턱 전압을 의미한다.The sensing unit 310 senses a voltage for sensing the characteristic value or change in characteristic value of the subpixel (SP), converts the sensed voltage into a digital value, and outputs sensing data including the converted sensing value. Here, the characteristic value of the subpixel (SP) refers to the threshold voltage and mobility of the driving transistor (DRT) or the threshold voltage of the organic light emitting diode (OLED).

센싱부(310)는 적어도 하나의 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 포함하여 구현될 수 있다. 각각의 아날로그 디지털 컨버터(ADC)는 소스 드라이버 집적회로의 내부에 포함될 수 있으며, 경우에 따라서는 소스 드라이버 집적회로의 외부에 배치될 수도 있다.The sensing unit 310 may be implemented by including at least one analog to digital converter (ADC). Each analog-to-digital converter (ADC) may be included inside the source driver integrated circuit, and in some cases, may be placed outside the source driver integrated circuit.

보상부(320)는 센싱부(310)가 출력하는 센싱 데이터를 이용하여 서브픽셀(SP)의 특성치 또는 그 변화를 파악하여 서브픽셀(SP) 간의 특성치 편차를 보상해주는 보상 프로세스를 수행한다. 보상부(320)는 타이밍 제어 회로(12)의 내부에 포함될 수 있으며, 경우에 따라서는 타이밍 제어 회로(12)의 외부에 배치될 수도 있다.The compensation unit 320 uses the sensing data output by the sensing unit 310 to determine the characteristic value of the subpixel (SP) or its change, and performs a compensation process to compensate for the difference in characteristic value between the subpixels (SP). The compensation unit 320 may be included inside the timing control circuit 12, and in some cases, may be placed outside the timing control circuit 12.

메모리(330)는 센싱부(310)가 출력하는 센싱 데이터를 저장하며, 보상부(320)가 센싱 데이터를 토대로 산출한 보상값을 저장할 수도 있다.The memory 330 stores the sensing data output by the sensing unit 310, and may also store the compensation value calculated by the compensation unit 320 based on the sensing data.

기준 전압 스위치(SPRE)는 기준 전압 라인(RVL)으로의 기준 전압(VpreR)의 공급 여부를 제어하며, 샘플링 스위치(SAMP)는 서브픽셀(SP)의 특성치를 센싱하기 위한 전압을 센싱하기 위하여 기준 전압 라인(RVL)과 센싱부(310)의 연결을 제어한다.The reference voltage switch (SPRE) controls whether or not the reference voltage (VpreR) is supplied to the reference voltage line (RVL), and the sampling switch (SAMP) controls the reference voltage to sense the characteristic value of the subpixel (SP). Controls the connection between the voltage line (RVL) and the sensing unit 310.

기준 전압 스위치(SPRE)가 턴 온 되면, 기준 전압(VpreR)이 기준 전압 라인(RVL)으로 공급된다. 기준 전압 라인(RVL)으로 공급된 기준 전압(VpreR)은 턴 온 되어있는 센싱 트랜지스터(SENT)를 통해 구동 트랜지스터(DRT)의 제1 노드(N1)로 인가될 수 있다.When the reference voltage switch (SPRE) is turned on, the reference voltage (VpreR) is supplied to the reference voltage line (RVL). The reference voltage (VpreR) supplied to the reference voltage line (RVL) may be applied to the first node (N1) of the driving transistor (DRT) through the sensing transistor (SENT) that is turned on.

한편, 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압이 서브픽셀(SP)의 특성치를 반영하는 전압 상태가 되면, 구동 트랜지스터(DRT)의 제1 노드(N1)와 등전위일 수 있는 기준 전압 라인(RVL)의 전압도 서브픽셀(SP)의 특성치를 반영하는 전압 상태가 될 수 있다. 이때, 기준 전압 라인(RVL) 상에 형성된 라인 캐패시터에 서브픽셀(SP)의 특성치를 반영하는 전압이 충전될 수 있다.Meanwhile, when the voltage of the first node (N1) of the driving transistor (DRT) is in a voltage state that reflects the characteristic value of the subpixel (SP), the reference that may be at equal potential with the first node (N1) of the driving transistor (DRT) The voltage of the voltage line RVL may also be in a voltage state that reflects the characteristic value of the subpixel SP. At this time, the line capacitor formed on the reference voltage line RVL may be charged with a voltage reflecting the characteristic value of the subpixel SP.

즉, 센싱 트랜지스터(SENT)가 턴 온 된 경우, 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압은 기준 전압 라인(RVL)의 전압 또는 기준 전압 라인(RVL) 상에 형성된 라인 캐패시터에 충전된 전압과 동일할 수 있다.That is, when the sensing transistor (SENT) is turned on, the voltage of the first node (N1) of the driving transistor (DRT) is charged to the voltage of the reference voltage line (RVL) or the line capacitor formed on the reference voltage line (RVL). It may be the same as the applied voltage.

구동 트랜지스터(DRT)의 제1 노드(N1)의 전압이 서브픽셀(SP)의 특성치를 반영하는 전압 상태가 되면, 샘플링 스위치(SAMP)가 턴 온 되어 센싱부(310)와 기준 전압 라인(RVL)이 연결될 수 있다. 이에 따라, 센싱부(310)는 서브픽셀(SP)의 특성치를 반영하는 전압 상태인 기준 전압 라인(RVL)의 전압을 센싱한다. 이 때 기준 전압 라인(RVL)은 센싱 라인(SL)으로 지칭될 수 있다.When the voltage of the first node (N1) of the driving transistor (DRT) becomes a voltage state that reflects the characteristic value of the subpixel (SP), the sampling switch (SAMP) is turned on and the sensing unit 310 and the reference voltage line (RVL) are turned on. ) can be connected. Accordingly, the sensing unit 310 senses the voltage of the reference voltage line (RVL), which is a voltage state that reflects the characteristic value of the subpixel (SP). At this time, the reference voltage line (RVL) may be referred to as the sensing line (SL).

센싱부(310)는 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압을 센싱한다. 센싱부(310)가 구동 트랜지스터(DRT)에 대한 문턱전압을 센싱하도록 설정된 경우, 센싱부(310)에서 센싱된 전압은 구동 트랜지스터(DRT)의 문턱전압(Vth) 또는 문턱전압 변화(ΔVth)를 포함하는 전압 값일 수 있다. 또한 센싱부(310)가 구동 트랜지스터(DRT)에 대한 이동도를 센싱하도록 설정된 경우, 센싱부(310)에서 센싱된 전압은 구동 트랜지스터(DRT)의 이동도를 센싱하기 위한 전압 값일 수 있다.The sensing unit 310 senses the voltage of the first node (N1) of the driving transistor (DRT). When the sensing unit 310 is set to sense the threshold voltage for the driving transistor (DRT), the voltage sensed by the sensing unit 310 is the threshold voltage (Vth) or the threshold voltage change (ΔVth) of the driving transistor (DRT). It may be a voltage value including: Additionally, when the sensing unit 310 is set to sense the mobility of the driving transistor (DRT), the voltage sensed by the sensing unit 310 may be a voltage value for sensing the mobility of the driving transistor (DRT).

또한 센싱부(310)에서 센싱된 전압은 유기 발광 다이오드(OLED)의 특성치인 문턱전압을 반영하는 전압 값일 수도 있다.Additionally, the voltage sensed by the sensing unit 310 may be a voltage value reflecting the threshold voltage, which is a characteristic value of an organic light emitting diode (OLED).

표시 장치가 센싱 모드로 동작할 때, 센싱부(310) 및 보상부(320)에 의한 보상 과정을 설명하면 다음과 같다. 먼저 구동 트랜지스터(DRT)의 문턱전압 센싱 과정을 설명하면, 구동 트랜지스터(DRT)의 문턱전압 센싱 구동 시, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2)는 각각 기준 전압(VpreR)과 센싱용 데이터 전압(Vdata)으로 초기화된다.When the display device operates in a sensing mode, the compensation process by the sensing unit 310 and the compensation unit 320 is explained as follows. First, to explain the threshold voltage sensing process of the driving transistor (DRT), when the threshold voltage sensing of the driving transistor (DRT) is driven, the first node (N1) and the second node (N2) of the driving transistor (DRT) each have a reference voltage. It is initialized with (VpreR) and the data voltage for sensing (Vdata).

이후, 기준 전압 스위치(SPRE)가 턴 오프 되면 구동 트랜지스터(DRT)의 제1 노드(N1)가 플로팅(Floating)된다. 이에 따라, 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압이 상승한다.Thereafter, when the reference voltage switch (SPRE) is turned off, the first node (N1) of the driving transistor (DRT) is floating. Accordingly, the voltage of the first node N1 of the driving transistor DRT increases.

구동 트랜지스터(DRT)의 제1 노드(N1)의 전압은 상승하다가 상승 폭이 서서히 줄어들며 포화된다. 구동 트랜지스터(DRT)의 제1 노드(N1)의 포화된 전압은 데이터 전압(Vdata)과 문턱전압(Vth)의 차이 또는 데이터 전압(Vdata)과 문턱전압 편차(ΔVth)의 차이에 해당할 수 있다.The voltage of the first node N1 of the driving transistor DRT increases, then gradually decreases and becomes saturated. The saturated voltage of the first node (N1) of the driving transistor (DRT) may correspond to the difference between the data voltage (Vdata) and the threshold voltage (Vth) or the difference between the data voltage (Vdata) and the threshold voltage deviation (ΔVth). .

구동 트랜지스터(DRT)의 제1 노드(N1)의 전압이 포화되면, 센싱부(310)는 구동 트랜지스터(DRT)의 제1 노드(N1)의 포화된 전압을 센싱한다. 센싱부(310)에 의해 센싱된 전압(Vsen)은 데이터 전압(Vdata)에서 문턱전압(Vth)을 뺀 전압(Vdata-Vth)이거나, 데이터 전압(Vdata)에서 문턱전압 편차(Δ Vth)를 뺀 전압(Vdata-Δ Vth)일 수 있다.When the voltage of the first node (N1) of the driving transistor (DRT) is saturated, the sensing unit 310 senses the saturated voltage of the first node (N1) of the driving transistor (DRT). The voltage (Vsen) sensed by the sensing unit 310 is a voltage (Vdata-Vth) obtained by subtracting the threshold voltage (Vth) from the data voltage (Vdata), or the threshold voltage deviation (Δ Vth) is subtracted from the data voltage (Vdata). It may be voltage (Vdata-ΔVth).

다음으로 구동 트랜지스터(DRT)의 이동도를 센싱하는 방식을 설명하면 다음과 같다. 구동 트랜지스터(DRT)의 이동도 센싱 구동 시, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2)는 각각 기준 전압(VpreR)과 센싱용 데이터 전압(Vdata)으로 초기화된다.Next, the method of sensing the mobility of the driving transistor (DRT) is explained as follows. When driving the mobility sensing of the driving transistor (DRT), the first node (N1) and the second node (N2) of the driving transistor (DRT) are initialized to the reference voltage (VpreR) and the sensing data voltage (Vdata), respectively.

이후, 기준 전압 스위치(SPRE)가 턴 오프 되면 구동 트랜지스터(DRT)의 제1 노드(N1)가 플로팅된다. 이때, 스위칭 트랜지스터(SWT)가 턴 오프 되어 구동 트랜지스터(DRT)의 제2 노드(N2)도 플로팅된다. 이에 따라, 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압이 상승하기 시작한다.Thereafter, when the reference voltage switch (SPRE) is turned off, the first node (N1) of the driving transistor (DRT) is floated. At this time, the switching transistor (SWT) is turned off and the second node (N2) of the driving transistor (DRT) is also floating. Accordingly, the voltage of the first node N1 of the driving transistor DRT begins to rise.

여기서 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압 상승 폭(ΔV)은 전압 상승 속도로서, 구동 트랜지스터(DRT)의 전류 능력, 즉, 이동도에 따라 달라진다. 즉, 전류 능력(이동도)이 큰 구동 트랜지스터(DRT)일수록 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압이 더욱 가파르게 상승하여, 일정 시간 동안 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압 상승 폭(ΔV)이 크다.Here, the voltage increase width (ΔV) of the first node (N1) of the driving transistor (DRT) is the voltage increase rate and varies depending on the current capability, that is, mobility, of the driving transistor (DRT). That is, the higher the current capability (mobility) of the driving transistor (DRT), the more steeply the voltage of the first node (N1) of the driving transistor (DRT) rises, so that the voltage of the first node (N1) of the driving transistor (DRT) rises more steeply for a certain period of time. ) has a large voltage increase (ΔV).

구동 트랜지스터(DRT)의 제1 노드(N1)의 전압이 일정 시간 동안 상승한 이후, 센싱부(310)는 구동 트랜지스터(DRT)의 제1 노드(N1)의 상승된 전압을 센싱한다. 센싱부(310)에 의해 센싱된 전압(Vsen)에 따른 전압 상승 폭(ΔV)의 시간당 변화율, 즉, 기울기는 이동도일 수 있다.After the voltage of the first node (N1) of the driving transistor (DRT) increases for a certain period of time, the sensing unit 310 senses the increased voltage of the first node (N1) of the driving transistor (DRT). The rate of change per hour, that is, the slope, of the voltage rise width (ΔV) according to the voltage (Vsen) sensed by the sensing unit 310 may be mobility.

센싱부(310)는 문턱전압 또는 이동도 센싱 구동에 따라 센싱된 전압(Vsen)을 디지털 값으로 변환하고, 변환된 센싱값을 포함하는 센싱 데이터를 생성하여 출력한다. 센싱부(310)에서 출력된 센싱 데이터는 메모리(330)에 저장되거나 보상부(320)로 제공될 수 있다.The sensing unit 310 converts the sensed voltage (Vsen) into a digital value according to the threshold voltage or mobility sensing drive, and generates and outputs sensing data including the converted sensing value. Sensing data output from the sensing unit 310 may be stored in the memory 330 or provided to the compensation unit 320.

보상부(320)는 센싱부(310)에 의해 제공된 센싱 데이터 또는 메모리(330)에 저장된 센싱 데이터를 토대로 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 특성치 변화를 보상하기 위한 보상 데이터를 생성한다. 보상부(320)는 타이밍 제어 회로(12)로부터 공급되는 영상 데이터에 기초한 데이터 전압에 보상 데이터를 적용한 보상된 데이터 전압(Vdata)을 데이터 라인(DL)을 통해 서브픽셀(SP)로 공급한다.The compensation unit 320 generates compensation data to compensate for changes in the characteristics of the driving transistor (DRT) in the subpixel (SP) based on the sensing data provided by the sensing unit 310 or the sensing data stored in the memory 330. . The compensation unit 320 supplies a compensated data voltage Vdata obtained by applying compensation data to the data voltage based on the image data supplied from the timing control circuit 12 to the subpixel SP through the data line DL.

한편, 타이밍 제어 회로(12)는 전압 생성 회로(13)에 의해서 공급되는 기준 전압(VperR)의 크기를 최적의 크기로 설정할 수 있다. 본 발명의 일 실시예에서, 타이밍 제어 회로(12)는 전압 생성 회로(13)가 서브픽셀(SP)에 공급한 기준 전압의 크기인 공급 기준 전압의 크기와, 전압 생성 회로(13)에 의해 측정되는 피드백 기준 전압의 크기에 기초하여 최적 기준 전압의 크기를 결정할 수 있다. 이하에서는 도 5 및 도 6을 참조하여 타이밍 제어 회로(12)가 최적 기준 전압의 크기를 설정하는 실시예가 설명된다.Meanwhile, the timing control circuit 12 can set the size of the reference voltage VperR supplied by the voltage generation circuit 13 to an optimal size. In one embodiment of the present invention, the timing control circuit 12 is configured to determine the size of the supply reference voltage, which is the size of the reference voltage supplied by the voltage generation circuit 13 to the subpixel SP, and the voltage generation circuit 13. The size of the optimal reference voltage can be determined based on the size of the measured feedback reference voltage. Below, an embodiment in which the timing control circuit 12 sets the size of the optimal reference voltage will be described with reference to FIGS. 5 and 6.

도 6은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널과 연결되는 소스 PCB 및 컨트롤 PCB의 구성을 나타낸다.Figure 6 shows the configuration of a source PCB and a control PCB connected to the display panel of a display device according to an embodiment of the present invention.

도면을 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 표시 패널(18)에는 하나 이상의 소스 PCB(Printed Circuit Board)(64a, 64b)가 연결된다. 도면에는 설명의 편의를 위하여 2개의 소스 PCB(64a, 64b)만이 도시되어 있으나 실시예에 따라서 표시 패널(18)에 연결되는 소스 PCB의 개수는 달라질 수 있다. 각각의 소스 PCB(64a, 64b) 상에는 소스 드라이버 IC(66a, 66b)가 배치된다. Referring to the drawings, one or more source printed circuit boards (PCBs) 64a and 64b are connected to the display panel 18 of the display device according to an embodiment of the present invention. For convenience of explanation, only two source PCBs 64a and 64b are shown in the drawing, but the number of source PCBs connected to the display panel 18 may vary depending on the embodiment. Source driver ICs 66a and 66b are disposed on each source PCB 64a and 64b.

또한 소스 PCB(64a, 64b)는 연결 부재(62a 내지 62d), 예컨대 연성 케이블을 통해서 컨트롤 PCB(60)와 연결된다. 컨트롤 PCB(60) 상에는 타이밍 제어 회로(12) 및 전압 생성 회로(13)가 각각 배치된다.Additionally, the source PCBs 64a and 64b are connected to the control PCB 60 through connection members 62a to 62d, such as flexible cables. A timing control circuit 12 and a voltage generation circuit 13 are respectively disposed on the control PCB 60.

전술한 바와 같이 전압 생성 회로(13)는 표시 패널(18) 상에 배치된 서브픽셀의 구동을 위한 기준 전압(VpreR)을 생성한다. 전압 생성 회로(13)에 의해 생성된 기준 전압(VpreR)은 연결 부재(62c)를 거쳐 소스 드라이버 IC(66b)와 연결되는 전압 공급 라인(602)을 통해 소스 드라이버 IC(66b)로 공급되고, 소스 드라이버 IC(66b)를 거친 기준 전압(VpreR)은 각각의 서브픽셀(SP)로 공급된다. 이 때 타이밍 제어 회로(12)는 전압 생성 회로(13)가 공급한 기준 전압의 크기, 즉 공급 기준 전압의 크기를 획득한다.As described above, the voltage generation circuit 13 generates a reference voltage (VpreR) for driving subpixels disposed on the display panel 18. The reference voltage VpreR generated by the voltage generation circuit 13 is supplied to the source driver IC 66b through a voltage supply line 602 connected to the source driver IC 66b via a connection member 62c, The reference voltage (VpreR) passed through the source driver IC (66b) is supplied to each subpixel (SP). At this time, the timing control circuit 12 obtains the magnitude of the reference voltage supplied by the voltage generation circuit 13, that is, the magnitude of the supplied reference voltage.

한편, 전압 생성 회로(13)에 의해서 공급되는 기준 전압(VpreR)을 공급하기 위한 전압 공급 라인(602)은 컨트롤 PCB(60), 연결 부재(62c), 소스 드라이버 IC(66b)를 거쳐 소스 드라이버 IC(66b)와 연결되며, 그 길이에 따른 저항 성분을 갖게 된다. 따라서 전압 공급 라인(602)을 통해 공급되는 전압의 크기는 전압 공급 라인(602)을 거치면서 전압 강하로 인하여 공급 기준 전압의 크기보다 작아지게 된다. 이에 따라서 전압 생성 회로(13)가 공급한 기준 전압(VpreR)의 크기, 즉 공급 기준 전압의 크기와 실제로 소스 드라이버 IC(66b) 및 서브픽셀(SP)에 공급되는 기준 전압(VpreR)의 크기는 달라진다.Meanwhile, the voltage supply line 602 for supplying the reference voltage (VpreR) supplied by the voltage generation circuit 13 passes through the control PCB 60, the connection member 62c, and the source driver IC 66b. It is connected to the IC (66b) and has a resistance component depending on its length. Therefore, the magnitude of the voltage supplied through the voltage supply line 602 becomes smaller than the magnitude of the supply reference voltage due to the voltage drop while passing through the voltage supply line 602. Accordingly, the size of the reference voltage (VpreR) supplied by the voltage generation circuit 13, that is, the size of the supplied reference voltage, and the size of the reference voltage (VpreR) actually supplied to the source driver IC 66b and the subpixel (SP) are It changes.

전압 생성 회로(13)는 이처럼 소스 드라이버 IC(66b)에 실제로 공급된 기준 전압(VpreR)의 크기를 피드백 라인(604)을 통해서 측정한다. 본 발명에서는 전압 생성 회로(13)가 피드백 라인(604)을 통해서 측정한 기준 전압(VpreR)의 크기를 피드백 기준 전압으로 지칭한다. 타이밍 제어 회로(12)는 전압 생성 회로(13)를 통해서 측정되는 피드백 기준 전압의 크기를 획득한다.The voltage generation circuit 13 measures the magnitude of the reference voltage VpreR actually supplied to the source driver IC 66b through the feedback line 604. In the present invention, the magnitude of the reference voltage (VpreR) measured by the voltage generation circuit 13 through the feedback line 604 is referred to as the feedback reference voltage. The timing control circuit 12 obtains the magnitude of the feedback reference voltage measured through the voltage generation circuit 13.

전술한 바와 같이 공급 기준 전압의 크기 및 피드백 기준 전압의 크기를 획득한 타이밍 제어 회로(12)는 공급 기준 전압의 크기 및 피드백 기준 전압의 크기에 기초하여 최적 기준 전압의 크기를 결정한다.As described above, the timing control circuit 12, which obtains the magnitude of the supply reference voltage and the magnitude of the feedback reference voltage, determines the magnitude of the optimal reference voltage based on the magnitude of the supply reference voltage and the magnitude of the feedback reference voltage.

본 발명의 일 실시예에서 최적 기준 전압의 크기는 공급 기준 전압의 크기 및 피드백 기준 전압의 크기의 평균, 즉 공급 기준 전압의 크기와 피드백 기준 전압의 크기를 더한 값을 2로 나눈 값으로 결정될 수 있다. 다른 실시예에서, 최적 기준 전압의 크기는 피드백 기준 전압에 미리 정해진 보상 전압값을 더한 값으로 결정될 수도 있다.In one embodiment of the present invention, the size of the optimal reference voltage can be determined as the average of the size of the supply reference voltage and the size of the feedback reference voltage, that is, the sum of the size of the supply reference voltage and the size of the feedback reference voltage divided by 2. there is. In another embodiment, the size of the optimal reference voltage may be determined by adding a predetermined compensation voltage value to the feedback reference voltage.

타이밍 제어 회로(12)는 결정된 최적 기준 전압의 크기를 전압 생성 회로(13)가 공급하는 기준 전압(VpreR)의 크기로 설정한다. 이에 따라서 전압 생성 회로(13)는 타이밍 제어 회로(12)가 설정한 최적 기준 전압의 크기와 동일한 크기의 전압을 전압 공급 라인(602)을 통해서 기준 전압(VpreR)으로 공급한다. 이와 같은 제어에 의해서 전압 공급 라인(602)에 의한 전압 강하로 인한 기준 전압(VpreR) 크기의 변동성을 줄여 안정적인 전압 공급이 가능하다.The timing control circuit 12 sets the size of the determined optimal reference voltage to the size of the reference voltage VpreR supplied by the voltage generation circuit 13. Accordingly, the voltage generation circuit 13 supplies a voltage of the same size as the optimal reference voltage set by the timing control circuit 12 as the reference voltage VpreR through the voltage supply line 602. Such control allows stable voltage supply by reducing the variation in the size of the reference voltage (VpreR) due to the voltage drop by the voltage supply line 602.

도 7은 본 발명의 일 실시예에서 서브픽셀의 센싱 모드 및 구동 모드에서 데이터 라인을 통해 인가되는 전압의 크기 변화를 나타내는 도면이다.Figure 7 is a diagram showing changes in the magnitude of voltage applied through a data line in the sensing mode and driving mode of a subpixel in an embodiment of the present invention.

도 4를 참조하면, 앞서 언급된 센싱부(310)에 의한 센싱 동작이 이루어지는 센싱 모드가 종료된 이후 서브픽셀(SP)은 구동 모드로 동작하게 된다. 그러나 종래에는 센싱 모드가 종료된 이후 서브픽셀(SP)에 곧바로 데이터 전압(Vdata)이 인가되므로, 서브픽셀(SP)로 인가되는 전압 크기의 차이(ΔV)로 인해 기준 전압 라인을 통해 공급되는 기준 전압(VpreR)에 리플이 발생한다.Referring to FIG. 4, after the sensing mode in which the above-mentioned sensing operation by the sensing unit 310 is performed is terminated, the subpixel SP operates in a driving mode. However, conventionally, since the data voltage (Vdata) is applied immediately to the subpixel (SP) after the sensing mode ends, the difference in voltage magnitude (ΔV) applied to the subpixel (SP) causes the reference voltage supplied through the reference voltage line. Ripple occurs in the voltage (VpreR).

이러한 문제를 해결하기 위하여, 본 발명의 일 실시예에서는 도 7에 도시된 바와 같이 센싱 모드에서 센싱 구간(Sensing)이 종료된 이후 리커버리 구간(S2) 동안 서브픽셀(SP)에 리커버리 전압(GRAY2)이 공급된다.To solve this problem, in one embodiment of the present invention, as shown in FIG. 7, a recovery voltage (GRAY2) is applied to the subpixel (SP) during the recovery period (S2) after the sensing period (Sensing) ends in the sensing mode. This is supplied.

이처럼 리커버리 구간(S2)을 통해서 서브픽셀(SP)에 리커버리 전압(GRAY2)이 공급되면, 서브픽셀(SP)이 구동 모드로 진입할 때 데이터 라인(DL)을 통해 서브픽셀(SP)에 공급되는 데이터 전압(Vdata)과 구동 모드 이전에 데이터 라인(DL)을 통해 서브픽셀(SP)에 공급되는 전압 크기의 차이(ΔV)가 종래에 비해 감소하게 된다. In this way, when the recovery voltage (GRAY2) is supplied to the subpixel (SP) through the recovery section (S2), the recovery voltage (GRAY2) is supplied to the subpixel (SP) through the data line (DL) when the subpixel (SP) enters the driving mode. The difference (ΔV) between the data voltage (Vdata) and the magnitude of the voltage supplied to the subpixel (SP) through the data line (DL) before the driving mode is reduced compared to the prior art.

이에 따라서 도 7과 같이 서브픽셀(SP)이 구동 모드로 진입할 때 서브픽셀(SP)에 공급되는 기준 전압(VpreR)의 리플 현상이 줄어들거나 발생하지 않게 되므로 안정적인 기준 전압(VpreR)의 공급이 가능해진다. 또한 기준 전압(VpreR)의 리플 현상이 줄어들거나 발생하지 않게 되면 앞서 언급된 바와 같이 서브픽셀(SP)이 구동 모드로 동작할 때 특정 라인이 지나치게 밝게 나타나는 현상이 개선되므로 표시 장치의 영상 품질이 개선된다.Accordingly, as shown in FIG. 7, when the subpixel (SP) enters the driving mode, the ripple phenomenon of the reference voltage (VpreR) supplied to the subpixel (SP) is reduced or does not occur, thereby ensuring a stable supply of the reference voltage (VpreR). It becomes possible. In addition, when the ripple phenomenon of the reference voltage (VpreR) is reduced or does not occur, the phenomenon of certain lines appearing too bright when the subpixel (SP) operates in driving mode, as mentioned earlier, is improved, thereby improving the image quality of the display device. do.

한편, 본 발명의 일 실시예에서 타이밍 제어 회로(12)는 서브픽셀(SP)에 공급되는 기준 전압(VpreR)의 크기에 기초하여 리커버리 전압(GRAY2)의 크기를 결정할 수 있다. 예컨대 타이밍 제어 회로(12)는 하기 [수학식 1]과 같이 기준 전압(VpreR)의 크기에 기초하여 리커버리 전압(GRAY2)의 크기를 결정할 수 있다.Meanwhile, in one embodiment of the present invention, the timing control circuit 12 may determine the size of the recovery voltage GRAY2 based on the size of the reference voltage VpreR supplied to the subpixel SP. For example, the timing control circuit 12 may determine the size of the recovery voltage GRAY2 based on the size of the reference voltage VpreR as shown in Equation 1 below.

[수학식 1][Equation 1]

GRAY2 = G×VpreR + OffsetGRAY2 = G×VpreR + Offset

[수학식 1]에서 GRAY2는 리커버리 전압의 크기, G는 미리 설정된 게인값, Offset은 미리 설정된 오프셋값을 각각 의미한다. 게인값(G) 및 오프셋값(Offset)은 실시예에 따라서 각각 다르게 설정될 수 있다.In [Equation 1], GRAY2 means the size of the recovery voltage, G means the preset gain value, and Offset means the preset offset value. The gain value (G) and offset value (Offset) may be set differently depending on the embodiment.

또한 [수학식 1]에서 VpreR은 서브픽셀(SP)에 공급되는 기준 전압의 크기를 나타낸다. 본 발명의 일 실시예에서 타이밍 제어 회로(12)는 전압 생성 회로(13)가 소스 드라이버 IC(66b)에 공급하는 기준 전압의 크기, 즉 공급 기준 전압을 [수학식 1]의 VpreR로서 사용할 수도 있고, 전압 생성 회로(13)에 의해서 측정되는 피드백 기준 전압을 VpreR로서 사용할 수도 있다. 다른 실시예에서, 타이밍 제어 회로(12)는 앞서 언급된 바와 같이 공급 기준 전압 및 피드백 기준 전압을 기초로 산출되는 최적 기준 전압을 [수학식 1]의 VpreR로서 사용할 수도 있다.Also, in [Equation 1], VpreR represents the size of the reference voltage supplied to the subpixel (SP). In one embodiment of the present invention, the timing control circuit 12 may use the magnitude of the reference voltage supplied by the voltage generation circuit 13 to the source driver IC 66b, that is, the supply reference voltage, as VpreR in [Equation 1] Also, the feedback reference voltage measured by the voltage generation circuit 13 may be used as VpreR. In another embodiment, the timing control circuit 12 may use the optimal reference voltage calculated based on the supply reference voltage and the feedback reference voltage as VpreR in [Equation 1] as mentioned above.

도 8은 본 발명의 일 실시예에 따른 표시 장치의 제어 방법을 나타내는 흐름도이다.Figure 8 is a flowchart showing a control method of a display device according to an embodiment of the present invention.

도면을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 먼저 서브픽셀을 센싱 모드로 동작시켜 서브픽셀의 구동 트랜지스터의 특성치를 센싱한다(S802).Referring to the drawings, the display device according to an embodiment of the present invention first operates the subpixel in a sensing mode to sense the characteristic value of the driving transistor of the subpixel (S802).

다음으로, 표시 장치는 센싱 모드에서 센싱 구간이 종료된 이후 리커버리 구간에서 공급될 리커버리 전압의 크기를 결정한다(S804). 전술한 바와 같이 본 발명에서는 센싱 모드에서 센싱 구간 종료 후 리커버리 구간이 존재하며, 리커버리 구간에 서브픽셀로 리커버리 전압을 공급함으로써 구동 모드 전후로 데이터 라인(DL)에 공급되는 전압 크기의 차이를 종래에 비해 감소시킨다.Next, the display device determines the size of the recovery voltage to be supplied in the recovery section after the sensing section ends in the sensing mode (S804). As described above, in the present invention, there is a recovery section after the sensing section ends in the sensing mode, and by supplying the recovery voltage to the subpixel in the recovery section, the difference in the magnitude of the voltage supplied to the data line DL before and after the driving mode is reduced compared to the prior art. reduce.

또한 단계(S804)에서, 리커버리 전압의 크기는 [수학식 1]에 기초하여 결정될 수 있다.Also, in step S804, the size of the recovery voltage may be determined based on [Equation 1].

다음으로, 표시 장치는 결정된 리커버리 전압의 크기에 따라서 서브픽셀에 리커버리 전압을 공급한다(S806). 이처럼 서브픽셀이 구동 모드로 동작하기 전에 데이터 라인(DL)을 통해 리커버리 전압을 공급함으로써 종래 기준 전압(VpreR)에 발생하던 리플 현상이 줄어들게 되며, 이에 따라서 종래 구동 모드에서 특정 라인이 지나치게 밝게 나타나는 현상이 개선된다.Next, the display device supplies a recovery voltage to the subpixel according to the size of the determined recovery voltage (S806). In this way, by supplying the recovery voltage through the data line (DL) before the subpixel operates in the driving mode, the ripple phenomenon that occurred in the conventional reference voltage (VpreR) is reduced, and accordingly, the phenomenon in which certain lines appear excessively bright in the conventional driving mode. This is improved.

리커버리 구간을 통해 리커버리 전압 공급이 완료되면, 표시 장치는 서브픽셀을 구동 모드로 동작시킨다(S808).When the recovery voltage supply is completed through the recovery period, the display device operates the subpixel in a driving mode (S808).

이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시 예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시 예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.As described above, the present invention has been described with reference to the illustrative drawings, but the present invention is not limited to the embodiments and drawings disclosed herein, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. It is obvious that transformation can occur. In addition, although the operational effects according to the configuration of the present invention were not explicitly described and explained while explaining the embodiments of the present invention above, it is natural that the predictable effects due to the configuration should also be recognized.

Claims (10)

다수의 데이터 라인, 다수의 게이트 라인 및 상기 다수의 데이터 라인 및 상기 다수의 게이트 라인에 의하여 정의되는 다수의 서브픽셀을 포함하는 표시 패널;
상기 다수의 데이터 라인에 영상 데이터를 공급하는 데이터 구동 회로;
상기 다수의 게이트 라인에 게이트 신호를 공급하는 게이트 구동 회로;
상기 서브픽셀의 구동에 필요한 전압을 생성하여 공급하는 전압 생성 회로; 및
상기 데이터 구동 회로, 상기 게이트 구동 회로 및 상기 전압 생성 회로의 동작을 제어하는 타이밍 제어 회로를 포함하고,
상기 서브픽셀은 센싱 모드 또는 구동 모드로 동작하고,
상기 센싱 모드에서 센싱 구간이 종료된 이후 리커버리 구간에서 상기 서브픽셀에 리커버리 전압이 공급되고,
상기 전압 생성 회로는
상기 타이밍 제어 회로에 의해 설정된 기준 전압의 크기에 따라서 상기 서브픽셀에 기준 전압을 공급하고, 상기 서브픽셀에 실제로 공급된 전압의 크기를 측정하여 상기 타이밍 제어 회로에 전달하는,
표시 장치.
A display panel including a plurality of data lines, a plurality of gate lines, and a plurality of subpixels defined by the plurality of data lines and the plurality of gate lines;
a data driving circuit that supplies image data to the plurality of data lines;
a gate driving circuit that supplies gate signals to the plurality of gate lines;
a voltage generation circuit that generates and supplies a voltage necessary to drive the subpixel; and
A timing control circuit that controls operations of the data driving circuit, the gate driving circuit, and the voltage generating circuit,
The subpixel operates in sensing mode or driving mode,
After the sensing period ends in the sensing mode, a recovery voltage is supplied to the subpixel in a recovery period,
The voltage generating circuit is
Supplying a reference voltage to the subpixel according to the magnitude of the reference voltage set by the timing control circuit, measuring the magnitude of the voltage actually supplied to the subpixel, and transmitting the magnitude to the timing control circuit.
display device.
제1항에 있어서,
상기 타이밍 제어 회로는
상기 전압 생성 회로가 상기 서브픽셀에 공급한 공급 기준 전압의 크기와 상기 전압 생성 회로에 의해 측정되는 피드백 기준 전압의 크기에 기초하여 최적 기준 전압의 크기를 결정하는
표시 장치.
According to paragraph 1,
The timing control circuit is
Determining the size of the optimal reference voltage based on the size of the supply reference voltage supplied by the voltage generation circuit to the subpixel and the size of the feedback reference voltage measured by the voltage generation circuit.
display device.
삭제delete 다수의 데이터 라인, 다수의 게이트 라인 및 상기 다수의 데이터 라인 및 상기 다수의 게이트 라인에 의하여 정의되는 다수의 서브픽셀을 포함하는 표시 패널;
상기 다수의 데이터 라인에 영상 데이터를 공급하는 데이터 구동 회로;
상기 다수의 게이트 라인에 게이트 신호를 공급하는 게이트 구동 회로;
상기 서브픽셀의 구동에 필요한 전압을 생성하여 공급하는 전압 생성 회로; 및
상기 데이터 구동 회로, 상기 게이트 구동 회로 및 상기 전압 생성 회로의 동작을 제어하는 타이밍 제어 회로를 포함하고,
상기 서브픽셀은 센싱 모드 또는 구동 모드로 동작하고,
상기 센싱 모드에서 센싱 구간이 종료된 이후 리커버리 구간에서 상기 서브픽셀에 리커버리 전압이 공급되고,
상기 타이밍 제어 회로는
상기 서브픽셀에 공급되는 기준 전압의 크기에 기초하여 상기 리커버리 전압의 크기를 결정하는
표시 장치.
A display panel including a plurality of data lines, a plurality of gate lines, and a plurality of subpixels defined by the plurality of data lines and the plurality of gate lines;
a data driving circuit that supplies image data to the plurality of data lines;
a gate driving circuit that supplies gate signals to the plurality of gate lines;
a voltage generation circuit that generates and supplies a voltage necessary to drive the subpixel; and
A timing control circuit that controls operations of the data driving circuit, the gate driving circuit, and the voltage generating circuit,
The subpixel operates in sensing mode or driving mode,
After the sensing period ends in the sensing mode, a recovery voltage is supplied to the subpixel in a recovery period,
The timing control circuit is
Determining the size of the recovery voltage based on the size of the reference voltage supplied to the subpixel
display device.
다수의 데이터 라인, 다수의 게이트 라인 및 상기 다수의 데이터 라인 및 상기 다수의 게이트 라인에 의하여 정의되는 다수의 서브픽셀을 포함하는 표시 패널;
상기 다수의 데이터 라인에 영상 데이터를 공급하는 데이터 구동 회로;
상기 다수의 게이트 라인에 게이트 신호를 공급하는 게이트 구동 회로;
상기 서브픽셀의 구동에 필요한 전압을 생성하여 공급하는 전압 생성 회로; 및
상기 데이터 구동 회로, 상기 게이트 구동 회로 및 상기 전압 생성 회로의 동작을 제어하는 타이밍 제어 회로를 포함하고,
상기 서브픽셀은 센싱 모드 또는 구동 모드로 동작하고,
상기 센싱 모드에서 센싱 구간이 종료된 이후 리커버리 구간에서 상기 서브픽셀에 리커버리 전압이 공급되고,
상기 타이밍 제어 회로는
하기 [수학식 1]에 기초하여 상기 리커버리 전압의 크기를 결정하는
표시 장치.

[수학식 1]
GRAY2 = G×VpreR + Offset
(단, GRAY2는 상기 리커버리 전압의 크기, G는 미리 설정된 게인값, VpreR은 상기 서브픽셀에 공급되는 기준 전압의 크기, Offset은 미리 설정된 오프셋값)
A display panel including a plurality of data lines, a plurality of gate lines, and a plurality of subpixels defined by the plurality of data lines and the plurality of gate lines;
a data driving circuit that supplies image data to the plurality of data lines;
a gate driving circuit that supplies gate signals to the plurality of gate lines;
a voltage generation circuit that generates and supplies a voltage necessary to drive the subpixel; and
A timing control circuit that controls operations of the data driving circuit, the gate driving circuit, and the voltage generating circuit,
The subpixel operates in sensing mode or driving mode,
After the sensing period ends in the sensing mode, a recovery voltage is supplied to the subpixel in a recovery period,
The timing control circuit is
Determining the size of the recovery voltage based on [Equation 1] below:
display device.

[Equation 1]
GRAY2 = G×VpreR + Offset
(However, GRAY2 is the size of the recovery voltage, G is a preset gain value, VpreR is the size of the reference voltage supplied to the subpixel, and Offset is a preset offset value)
다수의 데이터 라인, 다수의 게이트 라인 및 상기 다수의 데이터 라인 및 상기 다수의 게이트 라인에 의하여 정의되는 다수의 서브픽셀을 포함하는 표시 패널, 상기 다수의 데이터 라인에 영상 데이터를 공급하는 데이터 구동 회로 및 상기 다수의 게이트 라인에 게이트 신호를 공급하는 게이트 구동 회로를 포함하는 표시 장치의 제어 방법에 있어서,
상기 서브픽셀을 센싱 모드로 동작시켜 상기 서브픽셀의 구동 트랜지스터의 특성치를 센싱하는 단계;
상기 센싱 모드에서 센싱 구간이 종료된 이후 리커버리 구간에서 공급될 리커버리 전압의 크기를 결정하는 단계;
결정된 리커버리 전압의 크기에 따라서 상기 서브픽셀에 상기 리커버리 전압을 공급하는 단계; 및
상기 서브픽셀을 구동 모드로 동작시키는 단계를 포함하고,
미리 설정된 기준 전압의 크기에 따라서 상기 서브픽셀에 기준 전압을 공급하는 단계; 및
상기 서브픽셀에 실제로 공급된 전압의 크기를 측정하는 단계를 더 포함하는,
표시 장치의 제어 방법.
A display panel including a plurality of data lines, a plurality of gate lines, and a plurality of subpixels defined by the plurality of data lines and the plurality of gate lines, a data driving circuit that supplies image data to the plurality of data lines, and In the control method of a display device including a gate driving circuit that supplies gate signals to the plurality of gate lines,
operating the subpixel in a sensing mode to sense characteristic values of a driving transistor of the subpixel;
determining the size of a recovery voltage to be supplied in a recovery section after the sensing section ends in the sensing mode;
supplying the recovery voltage to the subpixel according to the size of the determined recovery voltage; and
comprising operating the subpixel in a driving mode,
supplying a reference voltage to the subpixel according to a preset size of the reference voltage; and
Further comprising measuring the magnitude of the voltage actually supplied to the subpixel,
Control method of display device.
제6항에 있어서,
상기 서브픽셀에 공급한 공급 기준 전압의 크기와 전압 생성 회로에 의해 측정되는 피드백 기준 전압의 크기에 기초하여 상기 서브픽셀에 공급될 최적 기준 전압의 크기를 결정하는 단계를 더 포함하는
표시 장치의 제어 방법.
According to clause 6,
Further comprising determining the size of an optimal reference voltage to be supplied to the subpixel based on the size of the supply reference voltage supplied to the subpixel and the size of the feedback reference voltage measured by the voltage generation circuit.
Control method of display device.
삭제delete 다수의 데이터 라인, 다수의 게이트 라인 및 상기 다수의 데이터 라인 및 상기 다수의 게이트 라인에 의하여 정의되는 다수의 서브픽셀을 포함하는 표시 패널, 상기 다수의 데이터 라인에 영상 데이터를 공급하는 데이터 구동 회로 및 상기 다수의 게이트 라인에 게이트 신호를 공급하는 게이트 구동 회로를 포함하는 표시 장치의 제어 방법에 있어서,
상기 서브픽셀을 센싱 모드로 동작시켜 상기 서브픽셀의 구동 트랜지스터의 특성치를 센싱하는 단계;
상기 센싱 모드에서 센싱 구간이 종료된 이후 리커버리 구간에서 공급될 리커버리 전압의 크기를 결정하는 단계;
결정된 리커버리 전압의 크기에 따라서 상기 서브픽셀에 상기 리커버리 전압을 공급하는 단계; 및
상기 서브픽셀을 구동 모드로 동작시키는 단계를 포함하고,
상기 리커버리 전압의 크기는 상기 서브픽셀에 공급되는 기준 전압의 크기에 기초하여 결정되는
표시 장치의 제어 방법.
A display panel including a plurality of data lines, a plurality of gate lines, and a plurality of subpixels defined by the plurality of data lines and the plurality of gate lines, a data driving circuit that supplies image data to the plurality of data lines, and In the control method of a display device including a gate driving circuit that supplies gate signals to the plurality of gate lines,
operating the subpixel in a sensing mode to sense characteristic values of a driving transistor of the subpixel;
determining the size of a recovery voltage to be supplied in a recovery section after the sensing section ends in the sensing mode;
supplying the recovery voltage to the subpixel according to the size of the determined recovery voltage; and
comprising operating the subpixel in a driving mode,
The size of the recovery voltage is determined based on the size of the reference voltage supplied to the subpixel.
Control method of display device.
다수의 데이터 라인, 다수의 게이트 라인 및 상기 다수의 데이터 라인 및 상기 다수의 게이트 라인에 의하여 정의되는 다수의 서브픽셀을 포함하는 표시 패널, 상기 다수의 데이터 라인에 영상 데이터를 공급하는 데이터 구동 회로 및 상기 다수의 게이트 라인에 게이트 신호를 공급하는 게이트 구동 회로를 포함하는 표시 장치의 제어 방법에 있어서,
상기 서브픽셀을 센싱 모드로 동작시켜 상기 서브픽셀의 구동 트랜지스터의 특성치를 센싱하는 단계;
상기 센싱 모드에서 센싱 구간이 종료된 이후 리커버리 구간에서 공급될 리커버리 전압의 크기를 결정하는 단계;
결정된 리커버리 전압의 크기에 따라서 상기 서브픽셀에 상기 리커버리 전압을 공급하는 단계; 및
상기 서브픽셀을 구동 모드로 동작시키는 단계를 포함하고,
상기 리커버리 전압의 크기는 하기 [수학식 1]에 기초하여 결정되는
표시 장치의 제어 방법.

[수학식 1]
GRAY2 = G×VpreR + Offset
(단, GRAY2는 상기 리커버리 전압의 크기, G는 미리 설정된 게인값, VpreR은 상기 서브픽셀에 공급되는 기준 전압의 크기, Offset은 미리 설정된 오프셋값)
A display panel including a plurality of data lines, a plurality of gate lines, and a plurality of subpixels defined by the plurality of data lines and the plurality of gate lines, a data driving circuit that supplies image data to the plurality of data lines, and In the control method of a display device including a gate driving circuit that supplies gate signals to the plurality of gate lines,
operating the subpixel in a sensing mode to sense characteristic values of a driving transistor of the subpixel;
determining the size of a recovery voltage to be supplied in a recovery section after the sensing section ends in the sensing mode;
supplying the recovery voltage to the subpixel according to the size of the determined recovery voltage; and
comprising operating the subpixel in a driving mode,
The size of the recovery voltage is determined based on [Equation 1] below:
Control method of display device.

[Equation 1]
GRAY2 = G×VpreR + Offset
(However, GRAY2 is the size of the recovery voltage, G is a preset gain value, VpreR is the size of the reference voltage supplied to the subpixel, and Offset is a preset offset value)
KR1020180130921A 2018-10-30 2018-10-30 Display device and method for controlling thereof Active KR102603408B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180130921A KR102603408B1 (en) 2018-10-30 2018-10-30 Display device and method for controlling thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180130921A KR102603408B1 (en) 2018-10-30 2018-10-30 Display device and method for controlling thereof

Publications (2)

Publication Number Publication Date
KR20200048639A KR20200048639A (en) 2020-05-08
KR102603408B1 true KR102603408B1 (en) 2023-11-16

Family

ID=70677644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180130921A Active KR102603408B1 (en) 2018-10-30 2018-10-30 Display device and method for controlling thereof

Country Status (1)

Country Link
KR (1) KR102603408B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102854762B1 (en) * 2021-12-24 2025-09-03 엘지디스플레이 주식회사 Panel Driving Device And Method Therefor And Electroluminescence Display Device
WO2025198196A1 (en) * 2024-03-18 2025-09-25 주식회사 엘엑스세미콘 Data compensation circuit and display device including same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842488B1 (en) * 2005-03-31 2008-07-01 가시오게산키 가부시키가이샤 Display driving device, display device and driving control method thereof
JP2006317696A (en) * 2005-05-12 2006-11-24 Sony Corp Pixel circuit, display device, and pixel circuit control method
KR102274698B1 (en) * 2015-06-12 2021-07-08 엘지디스플레이 주식회사 Timing controller controlling divided operation of display panel and organic light emitting display device with comprising thereof

Also Published As

Publication number Publication date
KR20200048639A (en) 2020-05-08

Similar Documents

Publication Publication Date Title
US10964274B2 (en) Method of sensing characteristic value of circuit element and display device using it
KR102570832B1 (en) Organic light emitting diode display device and driving method the same
EP3188177B1 (en) Organic light emitting display panel, organic light emitting display device, and method of driving organic light emitting display device
US8345039B2 (en) Organic light emitting display device and method of driving the same
KR101992898B1 (en) Organic light emitting diode display device
US10115343B2 (en) Sub-pixel of organic light emitting display device and organic light emitting display device including the same
KR101178911B1 (en) Pixel and Organic Light Emitting Display Device
TW202008339A (en) Driver circuit, light-emitting display device, and driving method
KR20200142818A (en) Display device and driving method thereof
KR102363842B1 (en) Orgainc light emitting diode display device and sensing method thereof
KR102569729B1 (en) Display device and method for controlling thereof
KR102771827B1 (en) Display device, driving circuit, and driving method
KR20170122432A (en) Organic light emitting diode display device and driving method the same
KR102706728B1 (en) Power compensation circuit for driving pixel and display using the same
KR101935539B1 (en) Pixel and Organic Light Emitting Display Device Using the same
CN106887207A (en) Image element circuit and its driving method and OLED
KR101968116B1 (en) Organic electroluminescent display device and method of driving the same
KR20130057595A (en) Organic light emitting diode display device and method of driving the same
KR102899883B1 (en) Subpixel circuit, display panel and display device
KR102603408B1 (en) Display device and method for controlling thereof
KR101064452B1 (en) Pixel and organic light emitting display device using same
KR100707624B1 (en) Pixel, light emitting display device and driving method thereof
KR102345847B1 (en) Voltage selecting device and organic light emitting display device comprising thereof
KR20170064962A (en) Organic light emitting display panel and organic light emitting display device
KR20170081048A (en) Organic light emitting display device and method for driving the organic light emitting display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181030

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210901

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20181030

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221231

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20231030

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231114

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231114

End annual number: 3

Start annual number: 1

PG1601 Publication of registration