KR102608815B1 - 반도체 메모리 장치 및 그것의 동작 방법 - Google Patents
반도체 메모리 장치 및 그것의 동작 방법 Download PDFInfo
- Publication number
- KR102608815B1 KR102608815B1 KR1020160122210A KR20160122210A KR102608815B1 KR 102608815 B1 KR102608815 B1 KR 102608815B1 KR 1020160122210 A KR1020160122210 A KR 1020160122210A KR 20160122210 A KR20160122210 A KR 20160122210A KR 102608815 B1 KR102608815 B1 KR 102608815B1
- Authority
- KR
- South Korea
- Prior art keywords
- area
- data
- semiconductor memory
- memory device
- fail
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 118
- 238000011017 operating method Methods 0.000 title 1
- 230000002093 peripheral effect Effects 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000001514 detection method Methods 0.000 claims abstract description 28
- 230000004044 response Effects 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 22
- 239000000872 buffer Substances 0.000 description 19
- 238000012545 processing Methods 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000012937 correction Methods 0.000 description 7
- 238000013507 mapping Methods 0.000 description 7
- 101100481704 Arabidopsis thaliana TMK3 gene Proteins 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000013519 translation Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 2
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 1
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/40—Response verification devices using compression techniques
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 기술은 전자 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 그것의 동작 방법에 관한 것이다. 본 기술에 따른 주변 회로 내에서 특정 영역의 페일을 감지할 수 있는 반도체 메모리 장치는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이 및 일부 영역이 상기 메모리 셀 어레이의 하부에 위치하고, 상기 메모리 셀 어레이를 제어하는 주변 회로 및 상기 주변 회로에 대한 데이터 입출력 페일이 발생하면, 상기 주변 회로 중 상기 메모리 셀 어레이의 하부에 위치하는 제1 영역과 상기 주변 회로 중 상기 제1 영역 이외의 영역인 제2 영역 중 어느 영역에서 페일이 발생하였는지를 감지하는 페일 감지부를 포함한다.
Description
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 그것의 동작 방법에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리는 크게 노어 타입과 낸드 타입으로 구분된다.
본 발명의 실시 예는 주변 회로 내에서 특정 영역의 페일을 감지할 수 있는 반도체 메모리 장치 및 그것의 동작 방법을 제공하기 위한 것이다.
본 발명의 실시 예에 따른 반도체 메모리 장치는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이 및 일부 영역이 상기 메모리 셀 어레이의 하부에 위치하고, 상기 메모리 셀 어레이를 제어하는 주변 회로 및 상기 주변 회로에 대한 데이터 입출력 페일이 발생하면, 상기 주변 회로 중 상기 메모리 셀 어레이의 하부에 위치하는 제1 영역과 상기 주변 회로 중 상기 제1 영역 이외의 영역인 제2 영역 중 어느 영역에서 페일이 발생하였는지를 감지하는 페일 감지부를 포함한다.
본 발명의 실시 예에 따른 메모리 셀 어레이와 일부 영역이 상기 메모리 셀 어레이의 하부에 위치하고 상기 메모리 셀 어레이를 제어하는 주변 회로를 포함하는 반도체 메모리 장치의 동작 방법은, 상기 주변 회로 중 상기 메모리 셀 어레이의 하부에 위치하는 제1 영역과 상기 주변 회로 중 상기 제1 영역 이외의 영역인 제2 영역 중 어느 영역에서 페일이 발생하였는지를 감지하는 페일 체크 동작을 오프(OFF)로 설정하는 단계, 상기 메모리 셀 어레이에 포함된 선택된 메모리 셀들에 제1 프로그램 데이터를 프로그램 하는 단계, 상기 선택된 메모리 셀들에 대한 제1 리드 동작을 수행하는 단계 및 상기 제1 리드 동작이 페일이면, 상기 페일 체크 동작을 온(ON)으로 설정하는 단계를 포함한다.
본 발명의 실시 예에 따르면, 주변 회로 내에서 특정 영역의 페일을 감지할 수 있는 반도체 메모리 장치 및 그것의 동작방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치를 보여주는 블록도이다.
도 2는 도 1의 반도체 메모리 장치를 예시적으로 보여주는 블록도이다.
도 3은 도 2의 메모리 셀 어레이의 구조를 나타낸 도면이다.
도 4는 도 2의 메모리 셀 어레이의 다른 실시 예를 나타낸 것이다.
도 5는 도 2의 메모리 셀 어레이의 다른 실시 예를 나타낸 것이다.
도 6은 본 발명의 실시 예에 따른 반도체 메모리 장치를 포함하는 메모리 칩을 보여주는 사시도이다.
도 7은 도 6의 메모리 칩의 단면도이다.
도 8은 프로그램 동작시 주변 회로의 PUC영역과 non-PUC영역의 동작을 설명하기 위한 도면이다.
도 9는 리드 동작시 PUC영역과 non-PUC영역의 동작을 설명하기 위한 도면이다.
도 10은 본 발명의 실시 예에 따른 반도체 메모리 장치의 프로그램 동작시 PUC영역과 non-PUC영역의 동작을 설명하기 위한 도면이다.
도 11은 본 발명의 실시 예에 따른 반도체 메모리 장치의 리드 동작시 PUC영역과 non-PUC영역의 동작을 설명하기 위한 도면이다.
도 12는 도 10 내지 11의 PUC페일 감지부의 구조를 설명하기 위한 도면이다.
도 13은 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작을 나타낸 순서도이다.
도 14는 도 2의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블록도이다.
도 15는 도 14의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 16은 도 15를 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
도 2는 도 1의 반도체 메모리 장치를 예시적으로 보여주는 블록도이다.
도 3은 도 2의 메모리 셀 어레이의 구조를 나타낸 도면이다.
도 4는 도 2의 메모리 셀 어레이의 다른 실시 예를 나타낸 것이다.
도 5는 도 2의 메모리 셀 어레이의 다른 실시 예를 나타낸 것이다.
도 6은 본 발명의 실시 예에 따른 반도체 메모리 장치를 포함하는 메모리 칩을 보여주는 사시도이다.
도 7은 도 6의 메모리 칩의 단면도이다.
도 8은 프로그램 동작시 주변 회로의 PUC영역과 non-PUC영역의 동작을 설명하기 위한 도면이다.
도 9는 리드 동작시 PUC영역과 non-PUC영역의 동작을 설명하기 위한 도면이다.
도 10은 본 발명의 실시 예에 따른 반도체 메모리 장치의 프로그램 동작시 PUC영역과 non-PUC영역의 동작을 설명하기 위한 도면이다.
도 11은 본 발명의 실시 예에 따른 반도체 메모리 장치의 리드 동작시 PUC영역과 non-PUC영역의 동작을 설명하기 위한 도면이다.
도 12는 도 10 내지 11의 PUC페일 감지부의 구조를 설명하기 위한 도면이다.
도 13은 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작을 나타낸 순서도이다.
도 14는 도 2의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블록도이다.
도 15는 도 14의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 16은 도 15를 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치를 보여주는 블록도이다.
도 1을 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(110) 및 주변 회로(120)를 포함할 수 있다.
반도체 메모리 장치(100)는 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND flash memory), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 또한, 본 발명의 반도체 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
반도체 메모리 장치(100)는 메모리 셀 어레이(110) 및 메모리 셀 어레이(110)를 구동하기 위한 주변 회로(120)를 포함한다. 메모리 셀 어레이(100)는 복수의 불휘발성 메모리 셀들을 포함한다.
메모리 셀 어레이(110)와 주변 회로(120)는 소스 선택 라인들(SSL), 워드 라인들(WL), 드레인 선택 라인들(DSL), 그리고 비트 라인들(BL)을 통해 연결될 수 있다. 메모리 셀 어레이(110)는 복수의 메모리 블록들을 포함할 수 있다.
주변 회로(120)는 외부 장치로부터 커맨드(CMD) 및 어드레스(ADDR)를 수신할 수 있다.
주변 회로(120)는 외부 장치로부터 수신한 커맨드에 응답하여 메모리 셀 어레이(110)를 제어할 수 있다. 예를 들어 주변 회로(120)는 메모리 셀 어레이(110)에 데이터를 프로그램 할 수 있다. 주변 회로(120)는 메모리 셀 어레이(110)로부터 데이터를 읽고, 메모리 셀 어레이(110)의 데이터를 소거하도록 동작할 수 있다. 다양한 실시 예에서, 반도체 메모리 장치(1000)의 읽기 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 반도체 메모리 장치(1000)의 소거 동작은 메모리 블록 단위로 수행될 수 있다.
프로그램 동작 시, 주변 회로(120)는 외부 장치로부터 프로그램 동작을 나타내는 커맨드(CMD), 어드레스(ADDR) 및 데이터(DATA)를 수신할 수 있다. 주변회로(120)는 어드레스(ADDR)에 의해 하나의 메모리 블록과 해당 메모리 블록에 포함된 하나의 페이지가 선택되면, 선택된 페이지에 데이터를 프로그램 할 수 있다.
읽기 동작 시, 주변 회로(120)는 외부 장치로부터 읽기 동작을 나타내는 커맨드(CMD), 어드레스(ADDR)를 수신할 수 있다. 주변 회로(120)는 어드레스(ADDR)에 의해 선택된 하나의 메모리 블록과 그것에 포함된 하나의 페이지로부터 데이터를 읽고, 읽어진 데이터(이하, 페이지 데이터라 한다.)를 외부 장치로 출력할 수 있다.
소거 동작 시에, 주변 회로(120)는 외부 장치로부터 소거 동작을 나타내는 커맨드(CMD) 및 어드레스(ADDR)를 수신할 수 있다. 어드레스(ADDR)는 하나의 메모리 블록을 특정할 것이다. 주변 회로(600)는 주변 회로(120)는 어드레스(ADDR)에 대응하는 메모리 블록의 데이터를 소거할 것이다.
커맨드(CMD), 어드레스(ADDR) 및 데이터(DATA)는 패드(Pad)(미도시)를 통해서 외부 장치와 송수신될 수 있다. 실시 예에서, 패드(Pad)와 주변 회로(120) 사이의 경로가 짧을수록 주변 회로(120)는 고속으로 동작할 수 있다.
도 2는 도 1의 반도체 메모리 장치(100)를 예시적으로 보여주는 블록도이다.
도 3은 도 2의 메모리 셀 어레이(110)의 구조를 나타낸 도면이다.
도 2를 참조하면, 반도체 장치(100)는 메모리 셀 어레이(110) 및 주변 회로(120)를 포함할 수 있다. 주변 회로(120)는 어드레스 디코더(121), 전압 생성부(122), 입출력 회로(123), 및 제어 로직(124)을 포함할 수 있다.
메모리 셀 어레이(110)는 소스 선택 라인들(SSL), 워드 라인들(WL) 및 그리고 드레인 선택 라인들(DSL)을 통해 어드레스 디코더(121)에 연결되고, 비트 라인들(BL)을 통해 입출력 회로(123)에 연결될 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들을 포함한다. 각 메모리 블록의 메모리 셀들은 2차원 구조를 형성할 수 있다. 또한, 각 메모리 블록의 메모리 셀들은 기판과 수직한 방향으로 적층되어 3차원 구조를 형성할 수 있다. 각 메모리 블록은 복수의 메모리 셀들 및 복수의 선택 트랜지스터들을 포함할 수 있다. 메모리 셀들은 워드 라인들(WL)에 연결되고, 선택 트랜지스터들은 소스 선택 라인들(SSL) 또는 드레인 선택 라인들(DSL)에 연결될 수 있다. 동일 워드라인에 연결된 메모리 셀들은 하나의 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 페이지들로 구성된다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
도 3의 메모리 셀 어레이(110_1)는 도 2의 메모리 셀 어레이(110)의 일 실시 예를 나타낸다.
도 3을 참조하면, 메모리 셀 어레이(110_1)에 포함된 제 1 내지 제 z 메모리 블록들(BLK1~BLKz)은 제 1 내지 제 m 비트 라인들(BL1~BLm)에 공통 연결된다. 도 3에서, 설명의 편의를 위해 복수의 메모리 블록들(BLK1~BLKz) 중 제 1 메모리 블록(BLK1)에 포함된 요소들이 도시되고, 나머지 메모리 블록들(BLK2~BLKz) 각각에 포함된 요소들은 생략된다. 나머지 메모리 블록들(BLK2~BLKz) 각각은 제 1 메모리 블록(BLK1)과 마찬가지로 구성됨이 이해될 것이다.
메모리 블록(BLK1)은 복수의 셀 스트링들(CS1_1~CS1_m)을 포함한다. 제 1 내지 제 m 셀 스트링들(CS1_1~CS1_m)은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다.
제 1 내지 제 m 셀 스트링들(CS1_1~CS1_m) 각각은 드레인 선택 트랜지스터(DST), 직렬 연결된 복수의 메모리 셀들(MC1~MCn) 및 소스 선택 트랜지스터(SST)를 포함한다. 드레인 선택 트랜지스터(DST)는 드레인 선택 라인(DSL1)에 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다. 소스 선택 트랜지스터(SST)는 소스 선택 라인(SSL1)에 연결된다. 드레인 선택 트랜지스터(DST)의 드레인 측은 해당 비트 라인에 연결된다. 제 1 내지 제 m 셀 스트링들(CS1_1~CS1_m)의 드레인 선택 트랜지스터들은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다. 소스 선택 트랜지스터(SST)의 소스 측은 공통 소스 라인(CSL)에 연결된다. 실시 예로서, 공통 소스 라인(CSL)은 제 1 내지 제 z 메모리 블록들(BLK1~BLKz)에 공통 연결될 수 있다.
드레인 선택 라인(DSL1), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 어드레스 디코더(121)에 의해 제어된다. 공통 소스 라인(CSL)은 제어 로직(124)에 의해 제어된다. 제 1 내지 제 m 비트 라인들(BL1~BLm)은 입출력 회로(123)에 의해 제어된다.
다시 도 2를 참조하면, 주변 회로(120)는 어드레스 디코더(121), 전압 생성부(122), 입출력 회로(123), 및 제어 로직(124)을 포함할 수 있다.
주변회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변회로(120)는 프로그램 동작, 읽기 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
어드레스 디코더(121)는 스트링 선택 라인들(SSL), 워드 라인들(WL) 및 접지 선택 라인들(GSL)을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 어드레스 디코더(121)는 제어 로직(124)의 제어에 응답하여 동작하도록 구성될 수 있다. 어드레스 디코더(121)는 반도체 메모리 장치(100)에 포함된 입력 버퍼(미도시)를 통해 제어 로직(124)로부터 어드레스(ADDR)를 수신한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 디코딩된 행 어드레스를 이용하여, 어드레스 디코더(121)는 스트링 선택 라인들(SSL), 워드 라인들(WL) 및 접지 선택 라인들(GSL)을 선택할 수 있다. 어드레스 디코더(121)는 전압 생성부(122)로부터 다양한 전압들을 수신하고, 수신된 전압들을 선택 및 비선택된 스트링 선택 라인들(SSL), 워드 라인들(WL) 및 접지 선택 라인들(GSL)에 각각 전달할 수 있다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다.
읽기 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 읽기 전압을 인가하고, 비선택된 워드 라인들에 읽기 전압보다 높은 패스 전압을 인가할 것이다.
실시 예로서, 반도체 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 반도체 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드 라인에 접지 전압을 인가할 수 있다.
어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 열 어드레스(DCA)는 입출력 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
전압 생성부(122)는 반도체 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 전압 생성부(122)는 제어 로직(124)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 반도체 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 전압 생성부(122)는 불 휘발성 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(124)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 어드레스 디코더(200)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
입출력 회로(123)는 비트 라인들(BL)을 통해 메모리 셀 어레이(110)에 연결되고, 외부 장치와 데이터(DATA)를 교환할 수 있다. 입출력 회로(123)는 제어 로직(124)의 제어에 응답하여 동작할 수 있다. 입출력 회로(123)는 어드레스 디코더(121)로부터 디코딩된 열 어드레스를 수신하도록 구성될 수 있다. 디코딩된 열 어드레스를 이용하여, 입출력 회로(123)는 비트 라인들(BL)을 선택할 수 있다.
예시적으로, 입출력 회로(123)는 외부 장치로부터 데이터를 수신하고, 수신된 데이터를 메모리 셀 어레이(110)에 프로그램 할 수 있다. 입출력 회로(123)는 메모리 셀 어레이(110)로부터 데이터를 읽고, 읽어진 데이터를 외부에 전달할 수 있다. 입출력 회로(123)는 메모리 셀 어레이(110)의 제 1 저장 영역으로부터 데이터를 읽고, 읽어진 데이터를 메모리 셀 어레이(110)의 제 2 저장 영역에 기입할 수 있다. 예를 들면, 입출력 회로(123)는 카피-백(Copy-Back) 동작을 수행하도록 구성될 수 있다.
실시 예에서, 입출력 회로(123)는 복수의 페이지 버퍼들을 포함할 수 있다. 복수의 페이지 버퍼들은 비트라인들을 통해 메모리 셀 어레이(110)에 연결된다. 복수의 페이지 버퍼들은 제어 로직(124)의 제어에 응답하여 동작할 수 있다.
프로그램 동작 시, 복수의 페이지 버퍼들은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 수신한 데이터(DATA)를 비트 라인들을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다. 프로그램 검증 동작 시에, 복수의 페이지 버퍼들은 선택된 메모리 셀들로부터 비트 라인들을 통해 페이지 데이터를 읽는다.
읽기 동작 시, 입출력 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트 라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 외부로 출력한다.
소거 동작 시에, 입출력 회로(123)는 비트 라인들(BL)을 플로팅(floating) 시킬 수 있다.
예시적으로, 입출력 회로(123)는 페이지 버퍼(또는 페이지 레지스터), 열 선택 회로, 데이터 버퍼 등과 같은 구성 요소들을 포함할 수 있다. 다른 예로서, 입출력 회로(123)는 감지 증폭기, 쓰기 드라이버, 열 선택 회로, 데이터 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
제어 로직(124)은 어드레스 디코더(121), 전압 생성부(122), 그리고 입출력 회로(123)에 연결될 수 있다. 제어 로직(124)은 불 휘발성 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(124)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.
도 4는 도 2의 메모리 셀 어레이(110)의 다른 실시 예를 나타낸 것이다.
도 4를 참조하면, 메모리 셀 어레이(110_2)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 도 4에서, 인식의 편의를 위해 제 1 메모리 블록(BLK1)의 내부 구성이 도시되고, 나머지 메모리 블록들(BLK2~BLKz)의 내부 구성은 생략되어 있다. 제 2 내지 제 z 메모리 블록들(BLK2~BLKz)도 제 1 메모리 블록(BLK1)과 마찬가지로 구성됨이 이해될 것이다.
도 4를 참조하면 제 1 메모리 블록(BLK1)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 제 1 메모리 블록(BLK1) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 4에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)을 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 4에서, 제 1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제 1 내지 제 n 메모리 셀들(MC1~MCn)은 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 셀 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라, 메모리 블록(BLK1)에 저장된 데이터의 신뢰성은 향상된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)은 해당 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트 라인에 연결된다. 도 4에서, 제 1 열의 셀 스트링들(CS11, CS21)은 제 1 비트 라인(BL1)에 연결되어 있다. 제 m 열의 셀 스트링들(CS1m, CS2m)은 제 m 비트 라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제 1 행의 셀 스트링들(CS11~CS1m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
도 5는 도 2의 메모리 셀 어레이(110)의 다른 실시 예를 나타낸 것이다.
도 5를 참조하면, 메모리 셀 어레이(110_3)는 복수의 메모리 블록들(BLK1'~BLKz')을 포함한다. 도 5에서, 인식의 편의를 위해 제 1 메모리 블록(BLK1')의 내부 구성이 도시되고, 나머지 메모리 블록들(BLK2'~BLKz')의 내부 구성은 생략되어 있다. 제 2 내지 제 z 메모리 블록들(BLK2'~BLKz')도 제 1 메모리 블록(BLK1')과 마찬가지로 구성됨이 이해될 것이다.
제 1 메모리 블록(BLK1')은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 제 1 메모리 블록(BLK1') 내에서, +X 방향으로 m개의 셀 스트링들이 배열된다. 도 5에서, +Y 방향으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)은 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제 1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)과 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 셀 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라 메모리 블록(BLK1')에 저장된 데이터의 신뢰성은 향상된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 5의 메모리 블록(BLK1')은 도 4의 메모리 블록(BLK1)과 유사한 등가 회로를 갖는다.
도 6은 본 발명의 실시 예에 따른 반도체 메모리 장치를 포함하는 메모리 칩을 보여주는 사시도이다.
도 7은 도 6의 메모리 칩의 단면도이다.
도 6 및 도 7의 실시 예에서와 같이 주변 회로(120)는 반도체 메모리 장치로 집적될 때, 메모리 셀 어레이(110)의 하부에 위치할 수 있다. 이를 페리 언더 셀(Peri Under Cell, PUC) 구조라고 정의한다. 도면에는 미도시 되었으나, 메모리 셀 어레이(110) 및 주변 회로(120)는 금속층들을 통해 서로 연결될 수 있다. 셀 영역 금속층은 메모리 셀 어레이(110) 상에 형성될 수 있다. 셀 영역 금속층은 복수의 셀 배선들을 포함할 수 있다. 주변 영역 금속층은 주변 회로(120) 상에 형성될 수 있다. 주변 영역 금속층은 복수의 주변 배선들을 포함할 수 있다. 메모리 셀 어레이(110)는 셀 컨택을 통해 셀 영역 금속층과 연결될 수 있다. 주변 회로(120)는 주변 컨택을 통해 주변 영역 금속층과 연결될 수 있다. 셀 영역 금속층과 주변 영역 금속층은 금속층 간 컨택을 통해 연결될 수 있다.
메모리 셀 어레이(110)는 3차원 구조(또는 수직 구조)를 가질 수 있다. 예를 들면, 메모리 셀 어레이(110)는 제 X 및 제 Y 방향들을 따라 신장된 평면 상에, 제 Z 방향을 따라 적층된 구조물을 형성할 수 있다. 반면에 주변 회로(120)는 평면 구조를 갖는다. 주변 회로(120)는 제 1 및 제 3 방향들을 따라 신장된 평면 상에 형성된다.
주변 회로(120)는 다양한 기능을 수행하기 위한 복수의 트랜지스터들을 포함할 수 있다. 각각의 트랜지스터는 게이트 전극과 게이트 전극을 중심으로 대칭적으로 배치된 소스 및 드레인 영역을 포함할 수 있다.
도 6 및 도 7에서 주변 회로(120)는 편의상 PUC영역(120_1)과 non-PUC영역(120_2)으로 구분될 수 있다. PUC영역(120_1)은 주변 회로(120) 중 메모리 셀 어레이(110)의 하부에 위치한 영역을 나타내고, non-PUC영역(120_2)은 주변 회로(120) 중 메모리 셀 어레이(110)의 하부에 위치하지 않은 영역 즉 PUC영역(120_1) 이외의 주변 회로(120)를 나타낸다.
도 6 및 도 7을 참조하면, 메모리 칩은 복수의 패드(PAD)들을 포함할 수 있다. 메모리 칩은 패드(PAD)를 통해 외부 장치와 연결될 수 있다. 외부 장치로부터 수신된 커맨드(CMD), 어드레스(ADDR) 및 데이터(DATA)는 패드(PAD)를 통해서 송수신될 수 있다.
이 때, 데이터(DATA)를 프로그램 하고, 리드 할 때, 주변 회로(120)에서 페일이 발생하는 경우, 해당 페일이 non-PUC영역(120_2)에서 발생한 경우, 주변 회로(120)의 상부에 메모리 셀 어레이(110)가 위치하지 않아 페일을 수정하기 위한 조치를 취하는데에 용이하다. 그러나, PUC영역(120_1)에서 페일이 발생한 경우에는 메모리 셀 어레이(110)를 드러낸 뒤에 페일을 수정하기 위한 조치를 취해야 하므로, 반도체 메모리 장치의 테스트 단계에서 많은 시간이 소모될 수 있다.
본 발명의 실시 예에 따르면, 주변 회로(120)에서 페일이 발생한 경우, PUC영역(120_1)과 non-PUC영역(120_2) 중 어느 영역에서 발생한 것인지를 판단할 수 있다. 이를 위해 본 발명의 실시 예에 따른 반도체 메모리 장치는 PUC영역(120_1)과 non-PUC영역(120_2) 사이에 PUC영역(120_1)과 non-PUC영역(120_2) 중 어느 영역에서 발생한 페일인지를 판단할 수 있는 PUC페일 감지부를 포함할 수 있다.
도 8은 프로그램 동작시 주변 회로(120)의 PUC영역(120_1)과 non-PUC영역(120_2)의 동작을 설명하기 위한 도면이다.
도 8을 참조하면, 프로그램 동작시, 컨트롤러(200)는 반도체 메모리 장치에 프로그램 커맨드(CMD), 어드레스(ADDR) 및 저장할 데이터인 프로그램 데이터(DATA)를 전달한다. 컨트롤러(200)가 전달하는 커맨드(CMD), 어드레스(ADDR) 및 저장할 데이터인 프로그램 데이터(DATA)는 DQ라인을 통해 입력될 수 있다. DQ라인을 통해 입력되는 커맨드(CMD), 어드레스(ADDR) 및 저장할 데이터인 프로그램 데이터(DATA)는 데이터 스트로브 신호인 DQS신호와 DQSB신호에 따라 입력될 수 있다.
DQS신호, DQSB신호 및 DQ신호는 도 6 내지 7을 통해 설명된 패드(PAD)를 통해 입력될 수 있다.
입력되는 DQS신호, DQSB신호 및 DQ신호는 먼저 입력 버퍼를 거쳐 래치에 저장된다. 이후, 데이터가 입력될 메모리 셀의 비트라인들에 입력될 수 있도록 래치에 저장된 데이터는 병렬변환기(pararellizer)에 제공될 수 있다. 쓰기 드라이버는 병렬화된 데이터를 페이지버퍼(PB)에 제공한다. 페이지 버퍼(PB)는 제공된 프로그램 데이터를 비트라인들을 통해 메모리 셀에 저장한다.
도 8에서 입력버퍼와 래치는 주변회로(120)의 non-PUC영역(120_2)에 포함되고, 병렬변환기, 쓰기드라이버 및 페이지버퍼는 PUC영역(120_1)에 포함된다. 다만, 이는 설명의 편의를 위한 것이고, 주변 회로(120)에 포함된 구성요소들은 랜덤하게 PUC영역(120_1)과 non-PUC영역(120_2)에 배치될 수 있다. 따라서, PUC영역(120_1)과 non-PUC영역(120_2)에 포함되는 구성요소들은 도 8의 실시 예에 의해 제한되지 않는다.
도 9는 리드 동작시 PUC영역(120_1)과 non-PUC영역(120_2)의 동작을 설명하기 위한 도면이다.
도 9를 참조하면, 리드 동작시, 컨트롤러(200)는 반도체 메모리 장치에 읽기 커맨드(CMD) 및 어드레스(ADDR)를 사전에 제공할 것이다. 반도체 메모리 장치는 수신된 어드레스에서 데이터를 리드한 읽기 데이터를 컨트롤러(200)로 출력할 것이다.
구체적으로 반도체 메모리 장치는 페이지 버퍼(PB)를 통해 사전에 제공된 어드레스에 대응되는 메모리 셀들의 데이터를 리드한다. 읽기 데이터는 입출력 센스 AMP(INOUT SENSE AMP)를 거쳐 파이프라인 래치에 임시로 저장될 수 있다. 래치에 저장된 읽기 데이터는 컨트롤러로 출력될 수 있도록 직렬변환기(serializer)를 거쳐 래치에 저장될 수 있다. 읽기 동작시, 컨트롤러(200)는 반도체 메모리 장치에 RE신호와 REB신호를 제공할 것이다. 래치에 저장된 데이터는 입력되는 RE신호와 REB신호에 응답하여 프리 드라이버와 입출력 메인 드라이버를 거쳐 DQS, DQSB 및 DQ패드를 통해 컨트롤러(200)에 제공된다.
도 9에서 입력버퍼, 입출력 메인드라이버, 프리 드라이버 및 래치는 주변회로(120)의 non-PUC영역(120_2)에 포함되고, 직렬변환기, 파이프라인 래치, 입출력 센스AMP 및 페이지버퍼는 PUC영역(120_1)에 포함된다. 다만, 이는 설명의 편의를 위한 것이고, 주변 회로(120)에 포함된 구성요소들은 랜덤하게 PUC영역(120_1)과 non-PUC영역(120_2)에 배치될 수 있다. 따라서, PUC영역(120_1)과 non-PUC영역(120_2)에 포함되는 구성요소들은 도 9의 실시 예에 의해 제한되지 않는다.
도 10은 본 발명의 실시 예에 따른 반도체 메모리 장치의 프로그램 동작시 PUC영역(120_1)과 non-PUC영역(120_2)의 동작을 설명하기 위한 도면이다.
도 11은 본 발명의 실시 예에 따른 반도체 메모리 장치의 리드 동작시 PUC영역(120_1)과 non-PUC영역(120_2)의 동작을 설명하기 위한 도면이다.
도 10 및 11을 참조하면, 반도체 메모리 장치는 PUC영역(120_1)과 non-PUC영역(120_2) 사이에 PUC페일 감지부(130)를 포함할 수 있다. PUC페일 감지부(130)는 입력되는 PUC체크인에이블신호(PUC_Check_EN)에 따라 입력되는 데이터를 발생된 페일이 PUC영역(120_1) 또는 non-PUC영역(120_2) 중 어느 영역에서 발생한 것인지 감지할 수 있다.
주변 회로(120)에서 페일이 발생하기 전, PUC페일 감지부(130)는 입력되는 PUC체크인에이블신호(PUC_Check_EN)에 따라 PUC체크 동작이 오프(OFF)상태로 설정할 수 있다. PUC체크 동작이 오프(OFF)상태인 경우, PUC페일 감지부(130)는 입력되는 데이터를 PUC영역(120_1)에 전달할 수 있다. 이 경우 도 8을 참조하여 설명된 프로그램 동작에 따라 주변 회로의 프로그램 동작에 따라 PUC영역(120_1)과 non-PUC영역(120_2)의 동작이 수행될 수 있다.
이후, 도 9를 참조하여 설명된 리드 동작에서 리드 페일이 발생하면, PUC페일 감지부(130)의 PUC체크 동작이 온(ON)상태로 설정될 수 있다.
구체적으로, PUC페일 감지부(130)는 PUC체크인에이블신호(PUC_Check_EN)에 따라 PUC체크 동작이 온(ON)상태로 설정되면, 프로그램 동작시, 프로그램 데이터를 PUC영역(120_1)에 전달하지 않고, 내부에 포함된 래치에 임시로 저장할 수 있다. 따라서, 프로그램 동작시 데이터는 PUC영역(120_1)의 병렬변환기에 제공되지 않고, PUC페일 감지부(130)에 저장될 것이다. 실시 예에서, PUC페일 감지부(130)는 컨트롤러(200)에 프로그램이 완료되었음을 나타내는 신호를 제공할 수 있다.
이후, 해당 어드레스에 대한 리드 동작이 수행될 때, PUC페일 감지부(130)는 임시로 저장하고 있던 데이터를 non-PUC영역(120_2)에 포함된 래치에 제공할 것이다. 리드 동작이 패스이면, 기 발생했던 주변 회로(120)의 페일이 PUC영역(120_1)에서 발생하였음을 알 수 있다. 또는 리드 동작이 페일이면, non-PUC영역(120_2)에서 페일이 발생하였음을 알 수 있다.
본 발명의 실시 예에 따르면, 반도체 메모리 장치는 주변 회로(120)에서 발생한 페일이 PUC영역(120_1)에서 발생한 것인지 또는 non-PUC영역(120_2)에서 발생한 것인지를 감지할 수 있다. 이를 통해 PUC구조를 활용한 반도체 메모리 장치의 테스트 시간을 효과적으로 단축시킬 수 있다.
도 12는 도 10 내지 11의 PUC페일 감지부(130)의 구조를 설명하기 위한 도면이다.
도 12를 참조하면, PUC페일 감지부(130)는 래치부(131) 및 PUC체크 제어부(132)를 포함할 수 있다.
래치부(131)는 프로그램 동작시(DATA IN), Non-PUC영역으로부터 입력되는 프로그램 데이터를 저장할 수 있다. 래치부(131)는 리드 동작시(DATA OUT), 저장되어 있던 데이터를 Non-PUC영역에 제공할 수 있다.
PUC체크 제어부(132)는 PUC체크 동작의 온(ON) 또는 오프(OFF)를 제어할 수 있다. 구체적으로 PUC체크인에이블신호(PUC_Check_EN)가 인에이블이면, PUC체크 동작이 오프(OFF)상태로 설정될 수 있다. 또는 PUC체크인에이블신호(PUC_Check_EN)가 디스에이블이면 PUC체크 동작이 온(ON)상태로 설정될 수 있다.
도 13은 본 발명의 실시 예에 따른 반도체 메모리 장치의 동작을 나타낸 순서도이다.
도 13을 참조하면, 1301 단계에서 반도체 메모리 장치는 PUC체크 동작을 오프(OFF)상태로 설정할 수 있다. 예를 들어 반도체 메모리 장치는 PUC체크 제어부로 입력되는 PUC체크인에이블신호(PUC_Check_EN)를 인에이블 함으로써 PUC체크 동작을 오프(OFF)상태로 설정할 수 있다. PUC체크 동작이 오프(OFF)상태로 설정된 경우, non-PUC영역을 통해 입력되는 데이터는 PUC영역에 제공될 수 있다.
1303 단계에서, 반도체 메모리 장치는 임의의 어드레스에 데이터를 프로그램 할 수 있다. PUC체크 동작이 오프(OFF)상태로 설정되었으므로, 데이터는 non-PUC영역과 PUC영역 거쳐 메모리 셀에 저장될 것이다.
1305 단계에서, 반도체 메모리 장치는 해당 어드레스의 데이터를 리드할 수 있다. 반도체 메모리 장치는 비트라인을 통해 해당 어드레스에 대응하는 메모리 셀들에 저장된 데이터를 외부로 출력할 수 있다.
1307 단계에서, 반도체 메모리 장치는 리드 동작이 패스인지 여부를 판단할 수 있다. 판단 결과, 리드 동작이 패스이면, 반도체 메모리 장치에 페일이 발생하지 않았으므로 동작을 종료한다. 1307 단계에서 판단한 결과, 리드 동작이 페일이면, 1309 단계로 진행한다.
1309 단계에서, 반도체 메모리 장치는 PUC체크 동작을 온(ON)상태로 설정할 수 있다. 예를 들어 반도체 메모리 장치는 PUC체크 제어부로 입력되는 PUC체크인에이블신호(PUC_Check_EN)를 디스에이블 함으로써 PUC체크 동작을 온(ON)상태로 설정할 수 있다. PUC체크 동작이 온(ON)상태로 설정된 경우, non-PUC영역을 통해 입력되는 데이터는 PUC영역에 제공되지 않는다.
1311 단계에서, 반도체 메모리 장치는 1307 단계에서 페일이 발생한 어드레스에 데이터를 프로그램 할 수 있다. PUC체크 동작이 온(ON)상태로 설정되었으므로, 데이터는 PUC영역을 통과하지 않고, PUC페일 감지부에 포함된 래치부에 임시로 저장될 것이다.
1313 단계에서, 반도체 메모리 장치는 해당 어드레스의 데이터를 리드할 수 있다. 반도체 메모리 장치는 PUC페일 감지부에 포함된 래치부에 임시로 저장되어 있던 데이터를 읽기 데이터로 출력할 수 있다.
1315 단계에서, 반도체 메모리 장치는 리드 동작이 패스인지 여부를 판단할 수 있다. 판단 결과, 리드 동작이 패스이면 1317 단계로 진행하고 리드 동작이 페일이면 1319 단계로 진행한다.
1317 단계에서, 반도체 메모리 장치는 발생한 페일이 Non-PUC영역에서 발생한 것으로 결정할 수 있다.
1319 단계에서, 반도체 메모리 장치는 발생한 페일이 PUC영역에서 발생한 것으로 결정할 수 있다.
본 발명의 실시 예에 따르면, 반도체 메모리 장치는 주변 회로에서 발생한 페일이 PUC영역에서 발생한 것인지 또는 non-PUC영역에서 발생한 것인지를 감지할 수 있다. 이를 통해 PUC구조를 활용한 반도체 메모리 장치의 테스트 시간을 효과적으로 단축시킬 수 있다.
도 14는 도 2의 반도체 메모리 장치를 포함하는 메모리 시스템(1000)을 보여주는 블록도이다.
도 14를 참조하면, 메모리 시스템(1000)은 반도체 메모리 장치(1300) 및 컨트롤러(1200)를 포함한다.
반도체 메모리 장치(1300)는 도 2를 참조하여 설명된 반도체 메모리 장치(100)와 마찬가지로 구성되고, 동작할 수 있다. 이하, 중복되는 설명은 생략된다.
컨트롤러(1200)는 호스트(Host) 및 반도체 메모리 장치(1300)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1200)는 반도체 메모리 장치(1300)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1200)는 반도체 메모리 장치(1300)의 리드, 프로그램, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1200)는 반도체 메모리 장치(1300) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1200)는 반도체 메모리 장치(1300)을 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
컨트롤러(1200)는 램(1210, Random Access Memory), 프로세싱 유닛(1220, processing unit), 호스트 인터페이스(1230, host interface), 메모리 인터페이스(1240, memory interface) 및 에러 정정 블록(1250)을 포함한다.
램(1210)은 프로세싱 유닛(1220)의 동작 메모리, 반도체 메모리 장치(1300) 및 호스트(Host) 사이의 캐시 메모리, 그리고 반도체 메모리 장치(1300) 및 호스트(Host) 사이의 버퍼 메모리 중 어느 하나로서 이용된다.
프로세싱 유닛(1220)은 컨트롤러(1200)의 제반 동작을 제어한다. 프로세싱 유닛(1220)은 반도체 메모리 장치(1000)의 읽기 동작, 프로그램 동작, 소거 동작, 그리고 배경(background) 동작을 제어하도록 구성된다. 프로세싱 유닛(1220)은 반도체 메모리 장치(1000)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 프로세싱 유닛(1220)은 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세싱 유닛(1220)은 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세싱 유닛(1220)은 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세싱 유닛(1220)은 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 반도체 메모리 장치(1300)에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세싱 유닛(1220)은 리드 동작 시 반도체 메모리 장치(1300)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세싱 유닛(1220)은 디랜더마이징 시드를 이용하여 반도체 메모리 장치(1300)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세싱 유닛(1220)은 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
호스트 인터페이스(1230)는 호스트(Host) 및 컨트롤러(1200) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적인 실시 예로서, 컨트롤러(1200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer system interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(Host)와 통신하도록 구성된다.
메모리 인터페이스(1240)는 반도체 메모리 장치(1300)과 인터페이싱한다. 예를 들면, 메모리 인터페이스(1240)는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
에러 정정 블록(1250)은 에러 정정 코드(ECC, Error Correcting Code)를 이용하여 반도체 메모리 장치(1300)로부터 수신된 데이터의 에러를 검출하고, 정정하도록 구성된다. 에러 정정 블록(1250)은 독출한 페이지 데이터에 대해 에러 정정 코드를 이용하여 오류를 정정할 수 있다. 에러 정정 블록(1250)은 LDPC(low density parity check) code, BCH (Bose, Chaudhri, Hocquenghem) Code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation), 해밍 코드(hamming code) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
읽기 동작 시, 에러 정정 블록(1250)은 독출된 페이지 데이터의 오류를 정정할 수 있다. 독출된 페이지 데이터에 정정 가능한 비트 수를 초과하는 에러 비트들이 포함된 경우 디코드는 실패할 수 있다. 페이지 데이터에 정정 가능한 비트 수보다 같거나 작은 에러 비트들이 포함된 경우 디코드는 성공할 수 있다. 디코드의 성공은 해당 읽기 커맨드가 패스(pass)되었음을 나타낸다. 디코드의 실패는 해당 읽기 커맨드가 실패(fail)하였음을 나타낸다. 디코드가 성공될 때 컨트롤러(1200)는 에러가 정정된 페이지 데이터를 호스트로 출력한다.
컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적될 수 있다. 예시적인 실시 예로서, 컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적인 실시 예로서, 반도체 메모리 장치(1300) 또는 메모리 시스템은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 반도체 메모리 장치(1300) 또는 메모리 시스템은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Small Outline integrated circuit (SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline Package(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi-Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 15는 도 14의 메모리 시스템의 응용 예(2000)를 보여주는 블록도이다.
도 15를 참조하면, 메모리 시스템(2000)은 반도체 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 반도체 메모리 장치(2100)는 복수의 반도체 메모리 칩들을 포함한다. 복수의 반도체 메모리 칩들은 복수의 그룹들로 분할된다.
도 15에서, 복수의 그룹들은 각각 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리 칩은 도 14를 참조하여 설명된 반도체 메모리 장치(1000) 중 하나와 마찬가지로 구성되고, 동작할 것이다.
각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 컨트롤러(2200)는 도 14를 참조하여 설명된 컨트롤러(1200)와 마찬가지로 구성되고, 복수의 채널들(CH1~CHk)을 통해 반도체 메모리 장치(2100)의 복수의 메모리 칩들을 제어하도록 구성된다.
도 15에서, 하나의 채널에 복수의 반도체 메모리 칩들이 연결되는 것으로 설명되었다. 그러나, 하나의 채널에 하나의 반도체 메모리 칩이 연결되도록 메모리 시스템(2000)이 변형될 수 있음이 이해될 것이다.
도 16은 도 15를 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
도 16을 참조하면, 컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 시스템 버스(3500), 그리고 메모리 시스템(2000)을 포함한다.
메모리 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다.
도 16에서, 반도체 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 반도체 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다. 이때, 컨트롤러(2200)의 기능은 중앙 처리 장치(3100) 및 램(3200)에 의해 수행될 것이다.
도 16에서, 도 15를 참조하여 설명된 메모리 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 14를 참조하여 설명된 메모리 시스템(1000)으로 대체될 수 있다. 실시 예로서, 컴퓨팅 시스템(3000)은 도 14 및 도 15을 참조하여 설명된 메모리 시스템(1000, 2000)들을 모두 포함하도록 구성될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
100: 반도체 메모리 장치
110: 메모리 셀 어레이
120: 주변 회로
110: 메모리 셀 어레이
120: 주변 회로
Claims (18)
- 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
일부 영역이 상기 메모리 셀 어레이의 하부에 위치하고, 상기 메모리 셀 어레이를 제어하는 주변 회로; 및
상기 주변 회로에 대한 데이터 입출력 페일이 발생하면, 상기 주변 회로 중 상기 메모리 셀 어레이의 하부에 위치하는 제1 영역과 상기 주변 회로 중 상기 제1 영역 이외의 영역인 제2 영역 중 어느 영역에서 페일이 발생하였는지를 감지하는 페일 감지부;를 포함하고,
상기 페일 감지부는,
상기 복수의 메모리 셀들 중 선택된 메모리 셀들에 저장할 데이터를 임시로 저장하는 래치부; 및
입력되는 제어 신호에 따라 상기 저장할 데이터가 상기 제1 영역으로 전달되는 것을 차단하는 페일 제어부;를 포함하고,
상기 페일 감지부는,
상기 선택된 메모리 셀들에 대한 리드 커맨드에 대응하여 임시로 저장한 데이터를 상기 제2 영역으로 출력하는 반도체 메모리 장치. - ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 페일 감지부는,
상기 제1 영역과 상기 제2 영역 사이에 위치하는 반도체 메모리 장치. - ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 페일 감지부는,
상기 메모리 셀에 저장될 데이터를 상기 제2 영역으로부터 수신하고 상기 제1 영역으로 전달하는 반도체 메모리 장치. - ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 페일 감지부는,
상기 메모리 셀에 저장될 데이터를 상기 제2 영역으로부터 수신하고 임시 저장하는 반도체 메모리 장치. - ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 페일 감지부는,
상기 메모리 셀에 저장된 데이터가 상기 제1 영역에 전달되는 것을 차단하는 반도체 메모리 장치. - 삭제
- ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 페일 감지부는,
상기 제어신호가 인에이블이면, 상기 저장할 데이터를 상기 제1 영역으로 전달하고, 상기 제어신호가 디스에이블이면, 상기 저장할 데이터가 상기 제1 영역으로 전달되는 것을 차단하는 반도체 메모리 장치. - 삭제
- ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 페일 감지부는,
상기 리드 커맨드의 응답이 페일이면, 상기 제2 영역에 페일이 존재하는 것으로 결정하는 반도체 메모리 장치. - ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서, 상기 페일 감지부는,
상기 리드 커맨드의 응답이 패스이면, 상기 제1 영역에 페일이 존재하는 것으로 결정하는 반도체 메모리 장치. - 메모리 셀 어레이와 일부 영역이 상기 메모리 셀 어레이의 하부에 위치하고 상기 메모리 셀 어레이를 제어하는 주변 회로를 포함하는 반도체 메모리 장치의 동작 방법에 있어서,
상기 주변 회로 중 상기 메모리 셀 어레이의 하부에 위치하는 제1 영역과 상기 주변 회로 중 상기 제1 영역 이외의 영역인 제2 영역 중 어느 영역에서 페일이 발생하였는지를 감지하는 페일 체크 동작을 오프(OFF)로 설정하는 단계;
상기 메모리 셀 어레이에 포함된 선택된 메모리 셀들에 제1 프로그램 데이터를 프로그램 하는 단계;
상기 선택된 메모리 셀들에 대한 제1 리드 동작을 수행하는 단계;
상기 제1 리드 동작이 페일이면, 상기 페일 체크 동작을 온(ON)으로 설정하는 단계; 및
상기 제1 리드 동작에서 감지된 페일이 상기 제1 영역과 상기 제2 영역 중 어느 영역에서 발생하였는지를 감지하는 단계;를 포함하고,
상기 감지하는 단계는,
상기 선택된 메모리 셀들에 프로그램할 제2 프로그램 데이터를 상기 제1 영역과 상기 제2 영역 사이에 위치하는 래치에 임시로 저장하는 단계; 및
상기 선택된 메모리 셀들에 대한 제2 리드 동작을 수행하는 단계;를 포함하는 반도체 메모리 장치의 동작 방법. - ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제 11항에 있어서, 상기 제1 프로그램 데이터를 프로그램 하는 단계는,
상기 제1 프로그램 데이터를 상기 제2 영역으로부터 상기 제1 영역을 통해 상기 선택된 메모리 셀에 저장하는 반도체 메모리 장치의 동작 방법. - 삭제
- ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈제 11항에 있어서, 상기 감지하는 단계는,
상기 제2 리드 동작이 페일이면, 상기 제2 영역에 페일이 존재하는 것으로 결정하는 단계;를 포함하는 반도체 메모리 장치의 동작 방법. - ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제 14항에 있어서,
상기 제2 리드 동작이 패스이면, 상기 제1 영역에 페일이 존재하는 것으로 결정하는 단계;를 더 포함하는 반도체 메모리 장치의 동작 방법. - 삭제
- ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈제 11항에 있어서, 상기 제2 프로그램 데이터를 프로그램 하는 단계는,
상기 제2 프로그램 데이터가 상기 제1 영역으로 전달되는 것을 차단하는 단계; 및
상기 제2 프로그램 데이터를 상기 제1 영역과 상기 제2 영역 사이에 위치하는 래치에 임시로 저장하는 단계;를 포함하는 반도체 메모리 장치의 동작 방법. - ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈제 11항에 있어서, 제2 리드 동작을 수행하는 단계는,
상기 래치에 임시 저장된 데이터를 상기 제2 리드 동작에 대응하는 리드 데이터로 출력하는 반도체 메모리 장치의 동작 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160122210A KR102608815B1 (ko) | 2016-09-23 | 2016-09-23 | 반도체 메모리 장치 및 그것의 동작 방법 |
| US15/416,268 US10020070B2 (en) | 2016-09-23 | 2017-01-26 | Semiconductor memory device and method of operating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160122210A KR102608815B1 (ko) | 2016-09-23 | 2016-09-23 | 반도체 메모리 장치 및 그것의 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180032911A KR20180032911A (ko) | 2018-04-02 |
| KR102608815B1 true KR102608815B1 (ko) | 2023-12-04 |
Family
ID=61685660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160122210A Active KR102608815B1 (ko) | 2016-09-23 | 2016-09-23 | 반도체 메모리 장치 및 그것의 동작 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10020070B2 (ko) |
| KR (1) | KR102608815B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102665270B1 (ko) * | 2016-11-09 | 2024-05-13 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
| KR102456175B1 (ko) * | 2018-04-30 | 2022-10-19 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
| KR102886600B1 (ko) | 2019-11-05 | 2025-11-14 | 에스케이하이닉스 주식회사 | 컨트롤러, 이를 포함하는 메모리 시스템 및 컨트롤러의 동작 방법 |
| KR102768154B1 (ko) | 2019-12-04 | 2025-02-19 | 삼성전자주식회사 | 불휘발성 메모리 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070070669A1 (en) * | 2005-09-26 | 2007-03-29 | Rambus Inc. | Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology |
| US20140369127A1 (en) * | 2013-06-12 | 2014-12-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140080943A (ko) * | 2012-12-21 | 2014-07-01 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 |
| KR102128469B1 (ko) * | 2013-11-08 | 2020-06-30 | 삼성전자주식회사 | 반도체 장치 |
| KR20150116176A (ko) | 2014-04-07 | 2015-10-15 | 에스케이하이닉스 주식회사 | 셀 하부에 단위 페이지 버퍼들을 갖는 비휘발성 메모리 장치 |
| KR102249172B1 (ko) | 2014-09-19 | 2021-05-11 | 삼성전자주식회사 | 불 휘발성 메모리 장치 |
| KR102259943B1 (ko) * | 2014-12-08 | 2021-06-04 | 삼성전자주식회사 | 멀티 플래인을 포함하는 불 휘발성 메모리 장치 |
-
2016
- 2016-09-23 KR KR1020160122210A patent/KR102608815B1/ko active Active
-
2017
- 2017-01-26 US US15/416,268 patent/US10020070B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070070669A1 (en) * | 2005-09-26 | 2007-03-29 | Rambus Inc. | Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology |
| US20140369127A1 (en) * | 2013-06-12 | 2014-12-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180090224A1 (en) | 2018-03-29 |
| KR20180032911A (ko) | 2018-04-02 |
| US10020070B2 (en) | 2018-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102648779B1 (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| KR102624612B1 (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| KR102663261B1 (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| KR102429452B1 (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| KR102603243B1 (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| KR102669909B1 (ko) | 메모리 시스템 및 그것의 동작 방법 | |
| KR102643658B1 (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| KR102565888B1 (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| US10515685B2 (en) | Semiconductor memory device for performing erase operation and operating method thereof | |
| US9679660B1 (en) | Semiconductor memory device and operating method thereof | |
| KR102429456B1 (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| KR102595291B1 (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| KR102503169B1 (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| US20170220413A1 (en) | Memory system, semiconductor memory device and operating method thereof | |
| KR102608815B1 (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| KR102665270B1 (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| US10199079B2 (en) | Semiconductor memory device | |
| KR20190012571A (ko) | 메모리 장치 및 그 동작 방법 | |
| US10354702B2 (en) | Semiconductor memory device with a control logic capable of controlling the ready busy output control unit to adjust an output current to be outputted to a ready/busy pad, and a method for operating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20160923 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20210726 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20160923 Comment text: Patent Application |
|
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20230228 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20231123 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20231128 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20231129 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |