[go: up one dir, main page]

KR102597814B1 - 멀티 타임 프로그램을 위한 파워 스위치 및 이를 이용한 비휘발성 메모리 장치 - Google Patents

멀티 타임 프로그램을 위한 파워 스위치 및 이를 이용한 비휘발성 메모리 장치 Download PDF

Info

Publication number
KR102597814B1
KR102597814B1 KR1020210111857A KR20210111857A KR102597814B1 KR 102597814 B1 KR102597814 B1 KR 102597814B1 KR 1020210111857 A KR1020210111857 A KR 1020210111857A KR 20210111857 A KR20210111857 A KR 20210111857A KR 102597814 B1 KR102597814 B1 KR 102597814B1
Authority
KR
South Korea
Prior art keywords
voltage
driver
negative voltage
positive voltage
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020210111857A
Other languages
English (en)
Other versions
KR20230029405A (ko
Inventor
김진형
박성범
안기식
Original Assignee
주식회사 키파운드리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 키파운드리 filed Critical 주식회사 키파운드리
Priority to KR1020210111857A priority Critical patent/KR102597814B1/ko
Priority to US17/544,260 priority patent/US12068042B2/en
Publication of KR20230029405A publication Critical patent/KR20230029405A/ko
Application granted granted Critical
Publication of KR102597814B1 publication Critical patent/KR102597814B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors

Landscapes

  • Read Only Memory (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

파워 스위치 및 이를 이용한 비휘발성 메모리 장치가 제공된다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 제1 및 제2 양전압과, 제1 및 제2 음전압을 생성하는 파워 제너레이터; 파워 스위치- 상기 파워 스위치는, 상기 제1 및 제2 양전압을 공급하도록 제어하는 양전압 스위칭 소자; 및 상기 제1 및 제2 음전압을 공급하도록 제어하는 음전압 스위칭 소자를 포함하고; TG(Tunnel Gate) 드라이버, 상기 TG 드라이버는 상기 제1 및 제2 양전압 중 하나의 양전압을 공급받고, 상기 제1 및 제2 음전압 중 하나의 음전압을 공급받고, CG(Control Gate) 드라이버, 상기 CG 드라이버는 상기 제1 및 제2 양전압 중 다른 하나의 양전압을 공급받고, 상기 제1 및 제2 음전압 중 다른 하나의 음전압을 공급받고, 셀 어레이, 상기 셀 어레이는 상기 CG 드라이버 및 상기 TG 드라이버에 의해 소거 동작 또는 프로그램 동작이 수행되는 복수의 비휘발성 메모리 셀을 포함하고, 상기 소거 동작에서, 상기 제1 양전압 및 제1 음전압이 상기 TG 드라이버에 공급되고, 상기 제2 양전압 및 제2 음전압이 상기 CG 드라이버에 공급된다.

Description

멀티 타임 프로그램을 위한 파워 스위치 및 이를 이용한 비휘발성 메모리 장치{POWER SWITCH AND NON-VOLATILE MEMORY DEVICE FOR MULTI TIME PROGRAM AND USING IT}
본 발명은 멀티 타임 프로그램(Multi-Time Program, MTP)을 위한 파워 스위치 및 이를 이용한 비휘발성 메모리 장치에 관한 것이다.
비휘발성 메모리 장치는 읽기(read) 동작을 수행할 경우에는 회로에 인가되는 전원전압과 동일한 전압을 사용한다. 그러나, 프로그램(program) 및 소거(erase) 동작을 수행할 경우에는 절연막에 둘러싸인 플로팅 게이트(floating gate)로 전하를 주입하거나 제거하기 위하여 전원 전압보다 높은 양전압(positive voltage) 및 접지 전압보다 낮은 음전압(negative voltage)을 필요로 한다. 그러므로, 플로팅 게이트에 전압을 인가하는 회로는 전원 전압과 접지 전압 외에 양전압과 음전압을 출력할 수 있어야 한다.
종래 기술에서, 트랜지스터의 드레인-바디 항복 전압보다 큰 양전압과 음전압이 인가되는 경우 드레인-바디 항복현상이 발생하는 것을 방지하면서 양전압과 음전압을 인가하는 기술을 개시하고 있다. 그러나, 출력 노드는 양전압 또는 음전압 중 어느 하나가 선택되어 인가될 수는 있으나, 2개의 음전압 중 어느 하나를 선택하여 인가할 수는 없는 문제점이 있다.
한국 공개특허 10-2016-0108647호 (2016.09.20. 공개) 한국 공개특허 10-2011-0114875호 (2011.10.20. 공개)
본 발명은 상기 문제점을 해결하기 위한 것으로, 비휘발성 메모리 셀의 각 노드에 필요한 전압을 안정적으로 공급할 수 있는 멀티 타임 프로그램을 위한 파워 스위치 및 이를 이용한 비휘발성 메모리 장치를 제공한다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 제1 및 제2 양전압과, 제1 및 제2 음전압을 생성하는 파워 제너레이터; 파워 스위치- 상기 파워 스위치는, 상기 제1 및 제2 양전압을 공급하도록 제어하는 양전압 스위칭 소자; 및 상기 제1 및 제2 음전압을 공급하도록 제어하는 음전압 스위칭 소자를 포함하고; TG(Tunnel Gate) 드라이버, 상기 TG 드라이버는 상기 제1 및 제2 양전압 중 하나의 양전압을 공급받고, 상기 제1 및 제2 음전압 중 하나의 음전압을 공급받고, CG(Control Gate) 드라이버, 상기 CG 드라이버는 상기 제1 및 제2 양전압 중 다른 하나의 양전압을 공급받고, 상기 제1 및 제2 음전압 중 다른 하나의 음전압을 공급받고, 셀 어레이, 상기 셀 어레이는 상기 CG 드라이버 및 상기 TG 드라이버에 의해 소거 동작 또는 프로그램 동작이 수행되는 복수의 비휘발성 메모리 셀을 포함하고, 상기 소거 동작에서, 상기 제1 양전압 및 제1 음전압이 상기 TG 드라이버에 공급되고, 상기 제2 양전압 및 제2 음전압이 상기 CG 드라이버에 공급된다.
또한, 상기 파워 제너레이터는, 상기 제1 양전압 및 제2 양전압으로 Vpp 및 Vpp/3의 전압을 생성하고, 상기 제1 음전압 및 제2 음전압으로 -Vpp/3 및 -Vpp의 전압을 생성할 수 있다.
또한, 상기 파워 제너레이터는, 상기 제1 양전압이 상기 제2 양전압보다 크게 생성되며, 상기 제1 음전압이 상기 제2 음전압보다 크게 생성될 수 있다.
또한, 상기 프로그램 동작에서, 상기 제2 양전압 및 제2 음전압이 상기 TG 드라이버에 공급되고, 상기 제1 양전압 및 제1 음전압이 상기 CG 드라이버에 공급될 수 있다.
또한, 상기 양전압 스위칭 소자는 TG 양전압부; 및 CG 양전압부를 포함하고, 상기 음전압 스위칭 소자는 TG 음전압부; 및 CG 음전압부를 포함할 수 있다.
또한, 상기 파워 스위치는, 상기 소거 동작에서, 상기 TG 양전압부에서 상기 제1 양전압을 공급하고, 상기 TG 음전압부에서 상기 제1 음전압을 공급하고, 상기 CG 양전압부에서 상기 제2 양전압을 공급하고, 상기 CG 음전압부에서 상기 제2 음전압을 공급하도록 제어할 수 있다.
그리고, 상기 파워 스위치는, 상기 프로그램 동작의 경우, 상기 TG 양전압부에서 상기 제2 양전압을 공급하고, 상기 TG 음전압부에서 상기 제2 음전압을 공급하고, 상기 CG 양전압부에서 상기 제1 양전압을 공급하고, 상기 CG 음전압부에서 상기 제1 음전압을 공급하도록 제어할 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 파워 스위치는, CG 드라이버 및 TG 드라이버에 서로 다른 양전압을 공급하도록 제어하는 양전압 스위칭 소자; 및 상기 CG 드라이버 및 상기 TG 드라이버에 서로 다른 음전압을 공급하도록 제어하는 음전압 스위칭 소자를 한다.
또한, 상기 양전압 스위칭 소자는, 제1 양전압 또는 제2 양전압 중 하나의 양전압을 상기 TG 드라이버에 공급하도록 제어하는 TG 양전압부; 및 상기 제1 양전압 또는 상기 제2 양전압 중 다른 하나의 양전압을 상기 CG 드라이버에 공급하도록 제어하는 CG 양전압부를 포함할 수 있다.
또한, 상기 제1 양전압이 상기 제2 양전압보다 높게 인가될 수 있다.
또한, 상기 양전압 스위칭 소자는, 소거(erase) 모드의 경우, 상기 TG 드라이버에 상기 제1 양전압을 공급하도록 제어하며, 상기 CG 드라이버에 상기 제2 양전압을 공급하도록 제어하고, 프로그램(program) 모드의 경우, 상기 CG 드라이버에 상기 제1 양전압을 공급하도록 제어하며, 상기 TG 드라이버에 상기 제2 양전압을 공급하도록 제어할 수 있다.
또한, 상기 음전압 스위칭 소자는, 제1 음전압 또는 제2 음전압 중 하나의 음전압을 상기 TG 드라이버에 공급하도록 제어하는 TG 음전압부; 및 상기 제1 음전압 또는 상기 제2 음전압 중 다른 하나의 음전압을 상기 CG 드라이버에 공급하도록 제어하는 CG 음전압부를 포함할 수 있다.
또한, 상기 제1 음전압이 상기 제2 음전압보다 높게 인가될 수 있다.
또한, 상기 음전압 스위칭 소자는, 소거(erase) 모드의 경우, 상기 TG 드라이버에 상기 제1 음전압을 공급하도록 제어하며, 상기 CG 드라이버에 상기 제2 음전압을 공급하도록 제어하고, 프로그램(program) 모드의 경우, 상기 CG 드라이버에 상기 제1 음전압을 공급하도록 제어하며, 상기 TG 드라이버에 상기 제2 음전압을 공급하도록 제어할 수 있다.
그리고, 상기 양전압 스위칭 소자는, 3개의 P형 트랜지스터와 2개의 N형 트랜지스터로 이루어진 4개의 모듈을 포함하며, 상기 4개의 모듈의 각각은, 상기 2개의 N형 트랜지스터들의 각 소스가 각각 접지에 연결되고, 상기 4개의 모듈의 각각은, 상기 3개의 P형 트랜지스터들의 각 소스가 각각 상기 제1 및 제2 양전압을 공급하는 PS(power supply)와 출력단 중 하나에 연결될 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에 따르면, 비휘발성 메모리 장치에서 비휘발성 메모리 셀의 프로그램(program) 동작 또는 소거(erase) 동작을 실행하기 위하여 필요한 전압을 인가할 수 있는 멀티 타임 프로그램을 위한 파워 스위치를 제공할 수 있다.
또한, 로직(logic) 또는 BCD(Bipolar-CMOS-DMOS) 공정에서 비휘발성 메모리를 위한 별도의 추가 마스크 없이 메모리 셀의 소거 또는 프로그램이 가능하며, 최소한의 마스크를 사용하여 비휘발성 메모리를 구현하는 공정에 사용할 수 있다.
도 1은 비휘발성 메모리 셀을 포함하는 셀 어레이의 구조를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구성을 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 양전압 스위칭 소자 및 음전압 스위칭 소자를 포함하는 파워 스위치의 구성을 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 소거 모드(Erase mode)에서 멀티 타임 프로그램을 위한 파워 스위치에서 제공되는 전압을 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 프로그램 모드(Program mode)에서 멀티 타임 프로그램을 위한 파워 스위치에서 제공되는 전압을 나타낸 도면이다.
도 6은 멀티 타임 프로그램을 위한 파워 스위치의 양전압을 선택하기 위한 회로의 구성을 도시한 도면이다.
도 7은 멀티 타임 프로그램을 위한 파워 스위치의 음전압을 선택하기 위한 회로의 구성을 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "이루어지다(made of)"는 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명에 대하여 첨부된 도면에 따라 보다 상세히 설명한다.
도 1은 비휘발성 메모리 셀을 포함하는 셀 어레이의 구조를 도시한 도면이다.
도 1을 참조하면, 셀 어레이는 4개의 메모리 셀(Cell 1, Cell 2, Cell 3, Cell 4)을 포함하고 있다. 셀 어레이(50)는 셀이 2X2로 배치된다. 각 메모리 셀은 커패시터, 센싱 트랜지스터와 선택 트랜지스터를 포함한다.
센싱 트랜지스터(Sensing transistor)는 터널 게이트(tunnel gate, TG)와 드레인 단자(D)를 포함하고 있다. 터널 게이트(tunnel gate, TG)를 센싱 게이트(sensing gate)로 부르기도 한다. 선택 트랜지스터(selection transistor)는 선택 게이트와 소스 단자(S)를 포함한다. 센싱 트랜지스터(sensing transistor)와 선택 트랜지스터(selection transistor)는 같은 제1 웰 영역 상에 형성될 수 있다.
커패시터는 컨트롤 게이트(control gate, CG)를 포함하고 있다. 컨트롤 게이트(control gate, CG)도 제2 웰 영역 상에 형성될 수 있다. 컨트롤 게이트(control gate, CG)와 터널 게이트(tunnel gate, TG)는 하나의 도전막으로, 서로 물리적으로, 전기적으로 연결되어 있다. 컨트롤 게이트(control gate, CG)와 터널 게이트(tunnel gate, TG)를 묶어서 플로팅 게이트(FG)라고 부를 수 있다.
프로그램 동작에 의해, 웰 영역으로부터 컨트롤 게이트(control gate, CG)와 터널 게이트(tunnel gate, TG)로 전자가 충전될 수 있다. 반대로 소거 동작에 의해, 컨트롤 게이트(control gate, CG)와 터널 게이트(tunnel gate, TG)로부터 웰 영역으로 전자가 방전될 수 있다.
또한 셀 어레이(50)는 커패시터 구조와 연결된 복수의 컨트롤 게이트 라인(CG0, CG1); 선택 트랜지스터의 소스 단자(S)와 연결된 복수의 터널 게이트 라인(TG0, TG1); 선택 트랜지스터의 선택 게이트와 연결된 복수의 선택 게이트 라인(SG0, SG1); 그리고 센싱 트랜지스터의 드레인 단자(D)와 연결된 복수의 비트 라인(BL0, BL1)을 포함한다.
예를 들어, 터널 게이트 라인(TG0)은 제1 웰 영역과 전기적으로 연결되어 있다. 컨트롤 게이트 라인(CG0)은 제2 웰 영역과 전기적으로 연결되어 있다. 터널 게이트 라인(TG0) 및 컨트롤 게이트 라인(CG0)에 전압을 인가하게 되면 각각 제1 웰 영역과 제2 웰 영역에 전압을 각각 인가하는 것과 같은 의미이다. 여기서 제1 웰 영역과 제2 웰 영역은 전기적으로 서로 분리되어 있다.
Cell 1 및 Cell 2가 컨트롤 게이트 라인(CG0)를 공유하며, Cell 3 및 Cell 4가 컨트롤 게이트 라인(CG1)을 공유한다. 그리고, Cell 1 및 Cell 3이 터널 게이트 라인(TG0)을 공유하며, Cell 2 및 Cell 4가 터널 게이트 라인(TG1)을 공유한다.
터널 게이트 라인(TG0, TG1)은 선택 트랜지스터의 소스 및 픽업 단자와 연결되어 있어서 소스 라인(SL0, SL1)으로도 부른다. 터널 게이트 라인(TG0, TG1)에 인가되는 전압은 기판에 형성된 제1 웰 영역에 인가되는 전압으로서, 웰 바이어스로도 볼 수 있다.
그래서 제1 웰 영역 상에 형성된 터널 게이트 절연막 및 터널 게이트(또는 센싱 게이트 또는 컨트롤 게이트 또는 플로팅 게이트)로의 전자의 출입에 영향을 준다. 터널 게이트(또는 센싱 게이트 또는 컨트롤 게이트 또는 플로팅 게이트)에 전자가 충전되면 프로그램 동작(program operation, PGM)이 일어난 것이다.
터널 게이트(또는 센싱 게이트 또는 컨트롤 게이트 또는 플로팅 게이트)에서 전자가 빠져 나가면, 소거 동작(erase operation, ERS)이 일어난 것이다.
예를 들어 CG0에 양의 프로그램 전압, +Vpp를 인가하고, TG0에 음의 프로그램 전압, -Vpp을 인가하면, Cell 1은 프로그램 동작이 일어난다. 반대로, CG0에 음의 프로그램 전압(-Vpp)을 인가하고, TG0에 양의 프로그램 전압, +Vpp를 인가하면, Cell 1은 소거 동작이 일어난다. 이 때 SG에는 접지 전압, 0V가 인가되고, BL0은 플로팅(floating) 상태를 유지한다.
SG0, SG1 및 BL0, BL1 등은 stanby 상태에서는 접지 전압 또는 floating 상태로 인가되어 있지만, 읽기 동작(Read operation)에 필요한 읽기 전압과 관련된 전압을 인가할 수 있다.
본 발명을 적용하면 NVM(Single Poly EEPROM 또는 MTP) 셀을 소거(erase) 또는 프로그램(program) 하기 위하여 필요한 전압을 비휘발성 메모리 셀의 각 노드에 안정적으로 공급한다. 로직(logic) 또는 BCD 공정에서 NVM 만을 위한 별도의 추가 마스크 없이 비휘발성 메모리 셀을 소거(erase) 또는 프로그램(program)이 가능하다. 그리고, NVM이 적용되는 제품에서 공정이 줄어들어 개발 기간이 단축될 수 있다.
MTP 메모리(Multi-Time Programmable Memory) 또는 단일-폴리 EEPROM(Single-Poly Electrically Erasable Programmable Read Only Memory)의 셀은 전기적으로 소거와 쓰기가 가능하다. 전원 전압이 오프되어도 데이터가 보존되고, 터널링(Tunneling)을 이용하여 전기적으로 소거(erase)와 프로그램(program)이 가능하다. 그래서 사용자의 정보 변경이 가능하다
표 1은 비휘발성 메모리 셀의 동작 조건을 표시한 도면이다.
Mode SG(WL) CG TG BL DNW
ERS Slelected(Cell1) 0.0 -Vpp Vpp Floating Vpp
Unslelected(Cell2) 0.0 -Vpp -Vpp/3 Floating Vpp
Unslelected(Cell3) 0.0 +Vpp/3 Vpp Floating Vpp
Unslelected(Cell4) 0.0 +Vpp/3 -Vpp/3 Floating Vpp
PGM Slelected(Cell1) 0.0 Vpp -Vpp Floating Vpp
Unslelected(Cell2) 0.0 Vpp +Vpp/3 Floating Vpp
Unslelected(Cell3) 0.0 -Vpp/3 -Vpp Floating Vpp
Unslelected(Cell4) 0.0 -Vpp/3 +Vpp/3 Floating Vpp
표 1을 참조하면, 도 1에서 선택된 셀인 Cell 1 및 나머지 셀들(Cell 2, Cell 3, Cell 4)의 소거 동작, 프로그램 동작을 위해 필요한 전압이 표시되어 있다.소거(erase, ERS) 모드의 경우, Cell 1의 경우, 선택된 셀로서, -Vpp 및 +Vpp 전압이 각각 CG 및 TG에 인가 된다. Cell 4의 경우, 선택되지 않는 셀에 대해 +Vpp/3, -Vpp/3 전압이 각각 CG 및 TG에 인가된다.
소거(erase, ERS) 모드에서, 컨트롤 게이트(CG)만 볼 경우, Cell 1 과 Cell 2에는 -Vpp 전압이 인가된다. Cell 3과 Cell 4에는 +Vpp/3 전압이 인가된다. CG에 -Vpp 또는 +Vpp/3이 필요하다.
소거(erase, ERS) 모드에서, 터널 게이트(TG)만 볼 경우, Cell 1 과 Cell 3에는 +Vpp 전압이 인가된다. Cell 2과 Cell 4에는 -Vpp/3 전압이 인가된다. TG에 +Vpp 또는 -Vpp/3 전압이 필요하다.
프로그램(program, PGM) 모드의 경우, Cell 1의 경우, 선택된 셀로서, +Vpp 및 -Vpp 전압이 각각 CG 및 TG에 인가 된다. Cell 4의 경우, 선택되지 않는 셀에 대해 -Vpp/3, +Vpp/3 전압이 각각 CG 및 TG에 인가된다.
프로그램(program, PGM) 모드에서, 컨트롤 게이트(CG)만 볼 경우, Cell 1과 Cell 2의 CG에 +Vpp 전압이 인가된다. Cell 3과 Cell 4의 CG에 -Vpp/3 전압이 인가된다. CG에 +Vpp 또는 -Vpp/3이 필요하다.
프로그램(program, PGM) 모드에서, 터널 게이트(TG)만 볼 경우, Cell 1 과 Cell 3의 TG에 -Vpp 전압이 인가된다. Cell 2과 Cell 4의 TG에 +Vpp/3 전압이 인가된다. TG에 -Vpp 또는 +Vpp/3 전압이 필요하다.
전체적으로, CG에 양전압으로 +Vpp 및 Vpp/3 전압이 필요하고, 음전압으로 -Vpp 및 -Vpp/3 전압이 필요하다. 마찬가지로, TG에도 +Vpp 및 Vpp/3 전압이 필요하고, 음전압으로 -Vpp 및 -Vpp/3 전압이 필요하다. 이러한 2개의 양전압, 2개의 음전압을 공급하기 위한 비휘발성 메모리 장치의 구조에 대해 아래에서 설명하고자 한다.
도 2는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구성을 도시한 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 파워 제너레이터(10), 파워 스위치(20), TG 드라이버(30), CG 드라이버(40), 셀 어레이(50)를 포함한다. 상기 비휘발성 메모리 장치는 프로그램(program) 및 소거(erasa) 모드에 따라 파워 스위치(20)를 제어하여 셀 어레이(50)의 비휘발성 메모리 셀에 프로그램(program) 동작 또는 소거(erasa) 동작에 필요한 전압을 인가할 수 있다.
파워 제너레이터(10)는 제1 및 제2 양전압과, 제1 및 제2 음전압을 생성한다. 여기에서, 파워 제너레이터(10)는 상기 제1 양전압이 상기 제2 양전압보다 크게 생성되며, 상기 제1 음전압이 상기 제2 음전압보다 크게 생성할 수 있다. 예를 들어, 파워 제너레이터(10)는 아래 표 2와 같이 다양한 전압을 생성할 수 있다.
구분 전압
제1 양전압 +VPP
제2 양전압 VPP/3
제1 음전압 -VPP/3
제2 음전압 -VPP
파워 스위치(20)가 음전압 및 양전압을 선택하도록 제어하여 셀 어레이(50)의 비휘발성 메모리 셀에 필요한 음전압 및 양전압을 공급할 수 있다.파워 스위치(20)는 제1 및 제2 양전압을 공급하도록 제어하는 양전압 스위칭 소자와, 제1 및 제2 음전압을 공급하도록 제어하는 음전압 스위칭 소자를 포함한다.
TG 드라이버(30)는 터널 게이트 라인(TG0, TG1)에 전압을 인가하는 것으로, 선택 트랜지스터의 웰 영역(well region)에 전압이 인가되는 것이다. 웰 영역에 인가하는 전압에 따라, 웰 영역 상에 형성된 터널 게이트 절연막을 사이에 두고 형성된 터널 게이트(TG)에 전하를 충전 또는 방전할 수 있다.
CG 드라이버(40)는 커패시터 구조에 전압을 인가하는 역할을 한다. 앞서 설명하였듯이, CG 드라이버(40)는 컨트롤 게이트 라인(CG0, CG1)에 전압을 인가하는 것이다.
TG 드라이버(30) 및 CG 드라이버(40)는 파워 스위치(20)를 통해 파워 제너레이터(10)에서 생성한 제1 및 제2 양전압 중 하나의 양전압과, 제1 및 제2 음전압 중 하나의 음전압을 각각 공급 받는다.
예를 들어, TG 드라이버(30)에 제1 양전압이 공급되면, CG 드라이버(40)에 제2 양전압이 공급된다. 또한, CG 드라이버(40)에 제1 음전압이 공급되면, TG 드라이버(30)에 제2 음전압이 공급된다.
선택 트랜지스터 및 커패시터 구조에 인가된 전압에 따라 메모리 셀의 소거 또는 프로그램 동작이 이루어진다. 즉, 복수의 비휘발성 메모리 셀을 포함하는 셀 어레이(50)가 TG 드라이버(30) 및 CG 드라이버(40)에 의해 소거 동작 또는 프로그램 동작이 수행된다.
도 3은 본 발명의 일 실시예에 따른 멀티 타임 프로그램을 위한 파워 스위치의 구성을 도시한 도면이다.
본 발명의 일 실시예에 따른 파워 스위치(20)는 TG 양전압부(TG_HV, 21), TG 음전압부(TG_LV, 22), CG 양전압부(CG_HV, 23) 및 CG 음전압부(CG_LV, 24)를 포함한다. 파워 스위치(20)는 프로그램(program) 동작 또는 소거(erasa) 동작에 필요한 전압을 인가하도록 제어한다.
TG 양전압부(TG_HV, 21)는 TG 드라이버(30)에 제1 양전압 또는 제2 양전압 중 하나의 양전압을 공급하도록 제어한다.
TG 음전압부(TG_LV, 22)는 TG 드라이버(30)에 제1 음전압 또는 제2 음전압 중 하나의 음전압을 공급하도록 제어한다.
CG 양전압부(CG_HV, 23)는 CG 드라이버(40)에 제1 양전압 또는 제2 양전압 중 하나의 양전압을 공급하도록 제어한다.
CG 음전압부(CG_LV, 24)는 CG 드라이버(40)에 제1 음전압 또는 제2 음전압 중 하나의 음전압을 공급하도록 제어한다.
양전압 스위칭 소자는 CG 양전압부(CG_HV, 23) 및 TG 양전압부(TG_HV, 21)를 포함한다. 음전압 스위칭 소자는 CG 음전압부(CG_LV, 24) 및 TG 음전압부(TG_LV, 22)를 포함한다. 소거 모드, 프로그램 모드에서 아래 표3과 같이 전압을 공급한다.
스위칭
소자		 구분 소거(erase) 모드 프로그램(program) 모드
양전압 스위칭 소자 TG 양전압부 TG_HV 제1 양전압 (+VPP) 제2 양전압 (VPP/3)
CG 양전압부 CG_HV 제2 양전압 (VPP/3) 제1 양전압 (+VPP)
음전압 스위칭 소자 TG 음전압부 TG_LV 제1 음전압 (-VPP/3) 제2 음전압 (-VPP)
CG 음전압부 CG_LV 제2 음전압 (-VPP) 제1 음전압 (-VPP/3)
양전압 스위칭 소자는, 소거(erase) 모드의 경우, TG 드라이버(30)에 제1 양전압을 공급하도록 제어하며, CG 드라이버(40)에 제2 양전압을 공급하도록 제어할 수 있다.양전압 스위칭 소자는, 프로그램(program) 모드의 경우, TG 드라이버(30)에 제2 양전압을 공급하도록 제어하며, CG 드라이버(40)에 제1 양전압을 공급하도록 제어할 수 있다.
제1 양전압이 제2 양전압보다 높게 인가되는 것이 바람직하다. 예를 들어, 상기 제1 양전압으로 Vpp, 상기 제2 양전압으로 Vpp/3가 인가될 수 있다.
음전압 스위칭 소자는, 소거(erase) 모드의 경우, TG 드라이버(30)에 제1 음전압을 공급하도록 제어하며, CG 드라이버(40)에 제2 음전압을 공급하도록 제어할 수 있다.
음전압 스위칭 소자는, 프로그램(program) 모드의 경우, TG 드라이버(30)에 제2 음전압을 공급하도록 제어하며, CG 드라이버(40)에 제1 음전압을 공급하도록 제어할 수 있다.
제1 음전압이 제2 음전압보다 높게 인가되는 것이 바람직하다. 예를 들어, 상기 제1 음전압으로 -Vpp/3, 상기 제2 음전압으로 -Vpp가 인가될 수 있다.
도 4는 본 발명의 일 실시예에 따른 소거 모드에서 멀티 타임 프로그램을 위한 파워 스위치에서 제공되는 전압을 나타낸 도면이다.
소거(erase) 모드의 경우, TG 드라이버(30)에 제1 양전압과 제1 음전압을 공급하고, CG 드라이버(40)에 제2 양전압 및 제2 음전압을 공급한다. 예를 들어, 파워 스위치(20)는 TG 드라이버(30)에 Vpp와 -Vpp/3를 공급하고, CG 드라이버(40)에 Vpp/3 와 -Vpp를 공급하도록 제어할 수 있다.
도 5는 본 발명의 일 실시예에 따른 프로그램 모드에서 멀티 타임 프로그램을 위한 파워 스위치에서 제공되는 전압을 나타낸 도면이다.
프로그램(program) 모드의 경우, TG 드라이버(30)에 제2 양전압과 제2 음전압을 공급하고, CG 드라이버(40)에 제1 양전압 및 제1 음전압을 공급하도록 파워 스위치(20)를 제어한다. 예를 들어, 파워 스위치(20)는 TG 드라이버(30)에 Vpp/3와 -Vpp를 공급하고, CG 드라이버(40)에 Vpp와 -Vpp/3를 공급하도록 제어할 수 있다.
도 6은 멀티 타임 프로그램을 위한 파워 스위치의 양전압을 선택하기 위한 회로의 구성을 도시한 도면이다.
도 6을 참조하면, 양전압을 선택하기 위한 양전압 선택 회로(100)는 2개의 다른 PS(power supply)인 PS1(101) 또는 PS2(102) 중 어느 하나를 선택하여 출력단(OUT)에 전달한다. 편의상, 제1 양전압은 PS1(101)에서 공급되며, 제2 양전압은 PS2(102)에서 공급되는 것으로 한다. 여기에서, 제1 양전압이 제2 양전압보다 높은 것이 바람직하다. 예를 들어, 제1 양전압이 Vpp이면, 제2 양전압은 Vpp/3 일 수 있다.
이때, 제어신호를 사용하여 양전압을 출력단(OUT)에 전달할 수 있다. 구체적으로, 양 제어신호단인 SW(105)를 제어함으로써 PS1(101) 또는 PS2(102) 중 하나를 출력단(OUT)에 전달해 주게 된다.
여기에서, SW(105)는 PS1(101) 및 PS2(102) 중 어떤 양전압을 출력단(OUT)에 전달할지 결정하는 제어 신호이다. SW(105)가 logical “0” 이면 PS1(101)로부터 제1 양전압이 출력단(OUT)에 전달되며, logical “1” 이면 PS2(102)로부터 제2 양전압이 출력단(OUT)에 전달된다.
도 6에서, 3개의 P형 트랜지스터와 2개의 N형 트랜지스터가 그룹화되어 4개의 모듈로 구성된다. 각 모듈의 2개의 N형 트랜지스터들의 소스는 접지(GND)에 연결된다. 그리고, 각 모듈의 3개의 P형 트랜지스터들의 소스는 PS1(101), PS2(102), 출력단(OUT) 중 하나에 연결된다.
또한, 도 6에서, 3개의 P형 트랜지스터 중 2개의 P형 트랜지스터는 각 드레인이 2개의 N형 트랜지스터의 각 드레인과 연결된다. 그리고, 3개의 P형 트랜지스터 중 나머지 1개의 P형 트랜지스터는 드레인이 다른 모듈에 위치한 3개의 P형 트랜지스터 중 나머지 1개의 P형 트랜지스터의 드레인과 연결된다. 나머지 1개의 P형 트랜지스터의 게이트가 2개의 P형 트랜지스터 및 2개의 N형 트랜지스터의 연결되는 공통 노드에 연결된다.
보다 구체적으로, 도 6에서, PS1(101)은 제1 P형 트랜지스터(PM1), 제2 P형 트랜지스터(PM2), 제3 P형 트랜지스터(PM3)의 소스에 연결된다.
도 6에서, PS2(102)는 제10 P형 트랜지스터(PM10), 제11 P형 트랜지스터(PM11), 제12 P형 트랜지스터(PM12)의 소스에 연결된다.
도 6에서, 출력단(OUT)은 제4 P형 트랜지스터(PM4), 제5 P형 트랜지스터(PM5), 제6 P형 트랜지스터(PM6)의 각 소스 및 제7 P형 트랜지스터(PM7), 제8 P형 트랜지스터(PM8), 제9 P형 트랜지스터(PM9)의 각 소스에 연결된다.
도 6에서, 접지(GND)에 제1 N형 트랜지스터(NM1) 및 제2 N형 트랜지스터(NM2)의 각 소스, 제4 N형 트랜지스터(NM4) 및 제5 N형 트랜지스터(NM5)의 각 소스, 제7 N형 트랜지스터(NM7) 및 제8 N형 트랜지스터(NM8)의 각 소스, 제10 N형 트랜지스터(NM10) 및 제11 N형 트랜지스터(NM11)의 각 소스가 연결된다.
또한, 도 6에서, 제1 P형 트랜지스터(PM1), 제2 P형 트랜지스터(PM2), 1 N형 트랜지스터(NM1) 및 제2 N형 트랜지스터(NM2)의 각 드레인 및 게이트가 공통의 노드에 연결된다. 상기 공통의 노드에 제3 P형 트랜지스터(PM3)의 게이트가 연결된다. 여기에서, 제3 P형 트랜지스터(PM3)의 드레인은 제6 P형 트랜지스터(PM6)의 드레인과 연결된다.
또한, 도 6에서, 제4 P형 트랜지스터(PM4), 제5 P형 트랜지스터(PM5), 제4 N형 트랜지스터(NM4) 및 제5 N형 트랜지스터(NM5)의 각 드레인 및 게이트가 공통의 노드에 연결되며, 상기 공통의 노드에 제6 P형 트랜지스터(PM6)의 게이트가 연결된다.
또한, 도 6에서, 제7 P형 트랜지스터(PM7), 제8 P형 트랜지스터(PM8), 제7 N형 트랜지스터(NM7) 및 제8 N형 트랜지스터(NM8)의 각 드레인 및 게이트가 공통의 노드에 연결되며, 상기 공통의 노드에 제9 P형 트랜지스터(PM9)의 게이트가 연결된다. 여기에서, 제9 P형 트랜지스터(PM9)의 드레인은 제12 P형 트랜지스터(PM12)의 드레인과 연결된다.
또한, 도 6에서, 제10 P형 트랜지스터(PM10), 제11 P형 트랜지스터(PM11), 제10 N형 트랜지스터(NM10) 및 제11 N형 트랜지스터(NM11)의 각 드레인 및 게이트가 공통의 노드에 연결되며, 상기 공통의 노드에 제12 P형 트랜지스터(PM12)의 게이트가 연결된다.
TG 양전압부(21) 및 CG 양전압부(23)는 모두 제1 양전압 또는 제2 양전압을 선택할 수 있으며, 회로의 구성은 양전압 선택 회로(100)와 같다. 그리고, 상술한 바와 같이, TG 양전압부(21)가 제1 양전압을 선택하면, CG 양전압부(23)는 제2 양전압을 선택하고, TG 양전압부(21)가 제2 양전압을 선택하면, CG 양전압부(23)는 제1 양전압을 선택하게 된다.
도 7은 멀티 타임 프로그램을 위한 파워 스위치의 음전압을 선택하기 위한 회로의 구성을 도시한 도면이다.
도 7을 참조하면, 음전압을 선택하기 위한 음전압 선택 회로(200)는 2개의 다른 NPS(negative power supply)인 NPS1(201) 또는 NPS2(202) 중 어느 하나를 선택하여 출력단(OUT)에 전달한다. 편의상, 제1 음전압은 NPS1(101)에서 공급되며, 제2 음전압은 NPS2(102)에서 공급되는 것으로 한다. 여기에서, 제1 음전압이 제2 음전압보다 높은 것이 바람직하다. 예를 들어, 제2 음전압이 -Vpp이면, 제1 음전압은 -Vpp/3 일 수 있다.
이때, 2개의 제어신호를 사용하여 음전압을 출력단(OUT)에 전달할 수 있다. 구체적으로, 제1 제어신호단인 SWEN1(206) 및 제2 제어신호단인 SWEN2(207)를 제어함으로써 NPS1(201) 또는 NPS2(202) 중 하나를 출력단(OUT)에 전달해 주게 된다.
SWEN2(207)는 NPS1(201) 및 NPS2(202) 중 어떤 음전압을 출력단(OUT)에 전달할지 결정하는 제어 신호이다. 또한, SWEN1(206)은 NPS(negative power supply)를 출력단(OUT)에 정상적으로 공급하기 위해 사용되는 제어 신호이다.
예를 들어, SWEN1(206)이 logical “0”이면 출력단(OUT)에 전원이 공급되지 않고, logical “1”이면 NPS1(201)로부터 제1 음전압 또는 NPS2(202)로부터 제2 음전압이 공급된다. 또한, SWEN2(207)가 logical “0” 이면 NPS1(201)로부터 제1 음전압이 출력단(OUT)에 전달되며, logical “1” 이면 NPS2(202)로부터 제2 음전압이 출력단(OUT)에 전달된다.
먼저, SWEN2(207)를 logical “0”으로 하여 NPS1(201)을 출력단(OUT)에 전달할 수 있다.
도 7에서, NPS1(201)을 선택하고, SWEN1을 logical “1” 로 함으로써, 제3 P형 트랜지스터(PM3), 제4 P형 트랜지스터(PM4), 제7 P형 트랜지스터(PM7), 제8 P형 트랜지스터(PM8), 제9 P형 트랜지스터(PM9), 제10 P형 트랜지스터(PM10), 제3 N형 트랜지스터(NM3), 제4 N형 트랜지스터(NM4), 제7 N형 트랜지스터(NM7), 제8 N형 트랜지스터(NM8), 제9 N형 트랜지스터(NM9), 제10 N형 트랜지스터(NM10) 소자들이 항복 전압(Break down voltage) 아래에서 동작할 수 있도록 한다.
이때, 도 7에서, 제3 P형 트랜지스터(PM3), 제4 P형 트랜지스터(PM4)의 공통 노드 및 제7 P형 트랜지스터(PM7), 제8 P형 트랜지스터(PM8), 제9 P형 트랜지스터(PM9), 제10 P형 트랜지스터(PM10)의 공통 노드에 0V가 공급된다.
이에, 제12 N형 트랜지스터(NM12)는 턴온되어 제14 N형 트랜지스터(NM14), 제15 N형 트랜지스터(NM15)의 공통 노드에 NPS1(201)에 따른 제1 음전압이 전달된다.
제14 N형 트랜지스터(NM14)의 게이트가 연결되는 노드는 0V가 되어 제13 N형 트랜지스터(NM13)이 턴온된다. 제14 N형 트랜지스터(NM14), 제15 N형 트랜지스터(NM15)의 공통 노드에 전달된 NPS1(101)에 따른 제1 음전압이 출력단(OUT)에 전달된다.
제18 N형 트랜지스터(NM18)의 게이트가 연결되는 노드는 NPS2(102)에 따른 제2 음전압이 전달된다. 제11 N형 트랜지스터(NM11)과 제18 N형 트랜지스터(NM18)가 오프(off) 된다. 제2 음전압이 제1 음전압에 영향을 미치지 않게 된다.
다음으로, SWEN2(207)를 logical “1”로 하여 NPS2(202)을 출력단(OUT)에 전달할 수 있다.
이때, 도 7에서, NPS2(202)을 선택하고, SWEN1을 logical “1” 로 함으로써, 제3 P형 트랜지스터(PM3), 제4 P형 트랜지스터(PM4), 제7 P형 트랜지스터(PM7), 제8 P형 트랜지스터(PM8), 제9 P형 트랜지스터(PM9), 제10 P형 트랜지스터(PM10), 제3 N형 트랜지스터(NM3), 제4 N형 트랜지스터(NM4), 제7 N형 트랜지스터(NM7), 제8 N형 트랜지스터(NM8), 제9 N형 트랜지스터(NM9), 제10 N형 트랜지스터(NM10) 소자들이 동작할 수 있도록 한다. 상기 동작은 항복 전압(Break down voltage) 아래에서 동작한다.
이때, 도 7에서, 제3 P형 트랜지스터(PM3), 제4 P형 트랜지스터(PM4)의 공통 노드 및 제7 P형 트랜지스터(PM7), 제8 P형 트랜지스터(PM8), 제9 P형 트랜지스터(PM9), 제10 P형 트랜지스터(PM10)의 공통 노드에 0V가 공급된다.
제18 N형 트랜지스터(NM18)의 게이트가 연결되는 노드는 0V가 되어 제11 및 제18 N형 트랜지스터(NM11 및 NM18)가 턴온된다.
제11 N형 트랜지스터(NM11), 제16 N형 트랜지스터(NM16), 제18 N형 트랜지스터(NM18)의 공통 노드에 전달된 NPS2(202)에 따른 제2 음전압이 출력단(OUT)에 전달된다.
제13 N형 트랜지스터(NM13)의 게이트가 연결되는 노드는 제11 N형 트랜지스터(NM11)를 통하여 NPS2(202)에 따른 제2 음전압이 전달된다.
제13 N형 트랜지스터(NM13)가 오프(off)되고, 제12 N형 트랜지스터(NM12)를 오프시켜, 제1 음전압이 제2 음전압에 영향을 미치지 않게 된다.
TG 음전압부(22) 및 CG 음전압부(24)는 모두 제1 음전압 또는 제2 음전압을 선택할 수 있으며, 회로의 구성은 음전압 선택 회로(200)와 같다.
상술한 바와 같이, TG 음전압부(22)가 제1 음전압을 선택하면, CG 음전압부(24)는 제2 음전압을 선택하고, TG 음전압부(22)가 제2 음전압을 선택하면, CG 음전압부(24)는 제1 음전압을 선택하게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 파워 제너레이터
20: 파워 스위치
30: TG 드라이버
40: CG 드라이버
50: 셀 어레이

Claims (15)

  1. 제1 및 제2 양전압과, 제1 및 제2 음전압을 생성하는 파워 제너레이터;
    파워 스위치- 상기 파워 스위치는,
    상기 제1 및 제2 양전압을 공급하도록 제어하는 양전압 스위칭 소자; 및
    상기 제1 및 제2 음전압을 공급하도록 제어하는 음전압 스위칭 소자를 포함하고;
    TG(Tunnel Gate) 드라이버, 상기 TG 드라이버는
    상기 제1 및 제2 양전압 중 하나의 양전압을 공급받고,
    상기 제1 및 제2 음전압 중 하나의 음전압을 공급받고,
    CG(Control Gate) 드라이버, 상기 CG 드라이버는
    상기 제1 및 제2 양전압 중 다른 하나의 양전압을 공급받고,
    상기 제1 및 제2 음전압 중 다른 하나의 음전압을 공급받고,
    셀 어레이, 상기 셀 어레이는 상기 CG 드라이버 및 상기 TG 드라이버에 의해 소거 동작 또는 프로그램 동작이 수행되는 복수의 비휘발성 메모리 셀을 포함하고,
    상기 소거 동작에서,
    상기 제1 양전압 및 제1 음전압이 상기 TG 드라이버에 공급되고,
    상기 제2 양전압 및 제2 음전압이 상기 CG 드라이버에 공급되는
    비휘발성 메모리 장치.
  2. 제 1항에 있어서,
    상기 파워 제너레이터는,
    상기 제1 양전압 및 제2 양전압으로 Vpp 및 Vpp/3의 전압을 생성하고,
    상기 제1 음전압 및 제2 음전압으로 -Vpp/3 및 -Vpp의 전압을 생성하는, 비휘발성 메모리 장치.
  3. 제 2항에 있어서,
    상기 파워 제너레이터는,
    상기 제1 양전압이 상기 제2 양전압보다 크게 생성되며,
    상기 제1 음전압이 상기 제2 음전압보다 크게 생성되는, 비휘발성 메모리 장치.
  4. 제 1항에 있어서,
    상기 프로그램 동작에서,
    상기 제2 양전압 및 제2 음전압이 상기 TG 드라이버에 공급되고,
    상기 제1 양전압 및 제1 음전압이 상기 CG 드라이버에 공급되는 비휘발성 메모리 장치.
  5. 제 1항에 있어서,
    상기 양전압 스위칭 소자는
    TG 양전압부; 및
    CG 양전압부를 포함하고,
    상기 음전압 스위칭 소자는
    TG 음전압부; 및
    CG 음전압부를 포함하는, 비휘발성 메모리 장치.
  6. 제 5항에 있어서,
    상기 파워 스위치는, 상기 소거 동작에서,
    상기 TG 양전압부에서 상기 제1 양전압을 공급하고,
    상기 TG 음전압부에서 상기 제1 음전압을 공급하고,
    상기 CG 양전압부에서 상기 제2 양전압을 공급하고,
    상기 CG 음전압부에서 상기 제2 음전압을 공급하도록 제어하는, 비휘발성 메모리 장치.
  7. 제 5항에 있어서,
    상기 파워 스위치는, 상기 프로그램 동작의 경우,
    상기 TG 양전압부에서 상기 제2 양전압을 공급하고,
    상기 TG 음전압부에서 상기 제2 음전압을 공급하고,
    상기 CG 양전압부에서 상기 제1 양전압을 공급하고,
    상기 CG 음전압부에서 상기 제1 음전압을 공급하도록 제어하는, 비휘발성 메모리 장치.
  8. CG 드라이버 및 TG 드라이버에 서로 다른 양전압을 공급하도록 제어하는 양전압 스위칭 소자; 및
    상기 CG 드라이버 및 상기 TG 드라이버에 서로 다른 음전압을 공급하도록 제어하는 음전압 스위칭 소자를 포함하는, 파워 스위치.
  9. 제 8항에 있어서,
    상기 양전압 스위칭 소자는,
    제1 양전압 또는 제2 양전압 중 하나의 양전압을 상기 TG 드라이버에 공급하도록 제어하는 TG 양전압부; 및
    상기 제1 양전압 또는 상기 제2 양전압 중 다른 하나의 양전압을 상기 CG 드라이버에 공급하도록 제어하는 CG 양전압부를 포함하는, 파워 스위치.
  10. 제 9항에 있어서,
    상기 제1 양전압이 상기 제2 양전압보다 높게 인가되는, 파워 스위치.
  11. 제 9항에 있어서,
    상기 양전압 스위칭 소자는,
    소거(erase) 모드의 경우, 상기 TG 드라이버에 상기 제1 양전압을 공급하도록 제어하며, 상기 CG 드라이버에 상기 제2 양전압을 공급하도록 제어하고,
    프로그램(program) 모드의 경우, 상기 CG 드라이버에 상기 제1 양전압을 공급하도록 제어하며, 상기 TG 드라이버에 상기 제2 양전압을 공급하도록 제어하는, 파워 스위치.
  12. 제 8항에 있어서,
    상기 음전압 스위칭 소자는,
    제1 음전압 또는 제2 음전압 중 하나의 음전압을 상기 TG 드라이버에 공급하도록 제어하는 TG 음전압부; 및
    상기 제1 음전압 또는 상기 제2 음전압 중 다른 하나의 음전압을 상기 CG 드라이버에 공급하도록 제어하는 CG 음전압부를 포함하는, 파워 스위치.
  13. 제 12항에 있어서,
    상기 제1 음전압이 상기 제2 음전압보다 높게 인가되는, 파워 스위치.
  14. 제 12항에 있어서,
    상기 음전압 스위칭 소자는,
    소거(erase) 모드의 경우, 상기 TG 드라이버에 상기 제1 음전압을 공급하도록 제어하며, 상기 CG 드라이버에 상기 제2 음전압을 공급하도록 제어하고,
    프로그램(program) 모드의 경우, 상기 CG 드라이버에 상기 제1 음전압을 공급하도록 제어하며, 상기 TG 드라이버에 상기 제2 음전압을 공급하도록 제어하는, 파워 스위치.
  15. 제 9항에 있어서,
    상기 양전압 스위칭 소자는,
    3개의 P형 트랜지스터와 2개의 N형 트랜지스터로 이루어진 4개의 모듈을 포함하며,
    상기 4개의 모듈의 각각은, 상기 2개의 N형 트랜지스터들의 각 소스가 각각 접지에 연결되고,
    상기 4개의 모듈의 각각은, 상기 3개의 P형 트랜지스터들의 각 소스가 각각 상기 제1 및 제2 양전압을 공급하는 PS(power supply)와 출력단 중 하나에 연결되는, 파워 스위치.
KR1020210111857A 2021-08-24 2021-08-24 멀티 타임 프로그램을 위한 파워 스위치 및 이를 이용한 비휘발성 메모리 장치 Active KR102597814B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210111857A KR102597814B1 (ko) 2021-08-24 2021-08-24 멀티 타임 프로그램을 위한 파워 스위치 및 이를 이용한 비휘발성 메모리 장치
US17/544,260 US12068042B2 (en) 2021-08-24 2021-12-07 Multi time program device with power switch and non-volatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210111857A KR102597814B1 (ko) 2021-08-24 2021-08-24 멀티 타임 프로그램을 위한 파워 스위치 및 이를 이용한 비휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20230029405A KR20230029405A (ko) 2023-03-03
KR102597814B1 true KR102597814B1 (ko) 2023-11-06

Family

ID=85386427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210111857A Active KR102597814B1 (ko) 2021-08-24 2021-08-24 멀티 타임 프로그램을 위한 파워 스위치 및 이를 이용한 비휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US12068042B2 (ko)
KR (1) KR102597814B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040228192A1 (en) 2001-03-30 2004-11-18 Tedrow Kerry D. Method, apparatus, and system to enhance negative voltage switching
US20090267127A1 (en) 2008-04-25 2009-10-29 Weize Chen Single Poly NVM Devices and Arrays

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3522788B2 (ja) * 1992-10-29 2004-04-26 株式会社ルネサステクノロジ 半導体集積回路装置
US6418060B1 (en) * 2002-01-03 2002-07-09 Ememory Technology Inc. Method of programming and erasing non-volatile memory cells
US20050219913A1 (en) * 2004-04-06 2005-10-06 O2Ic, Inc. Non-volatile memory array
US8295087B2 (en) * 2008-06-16 2012-10-23 Aplus Flash Technology, Inc. Row-decoder and select gate decoder structures suitable for flashed-based EEPROM operating below +/− 10v BVDS
KR101104642B1 (ko) 2010-04-14 2012-01-12 창원대학교 산학협력단 비휘발성 메모리 장치
US8811093B2 (en) * 2012-03-13 2014-08-19 Silicon Storage Technology, Inc. Non-volatile memory device and a method of operating same
KR20140020135A (ko) * 2012-08-08 2014-02-18 삼성전자주식회사 비휘발성 반도체 메모리 장치의 프로그램 디스터번스 방지 방법
US10262747B2 (en) * 2013-03-12 2019-04-16 Cypress Semiconductor Corporation Method to reduce program disturbs in non-volatile memory cells
KR102177433B1 (ko) 2015-03-04 2020-11-11 주식회사 키 파운드리 레벨시프터 및 이를 포함하는 비휘발성 메모리 장치
KR102143260B1 (ko) * 2016-01-15 2020-08-11 매그나칩 반도체 유한회사 싱글 폴리 비휘발성 기억소자, 이의 제조 방법 및 싱글 폴리 비휘발성 기억소자 어레이
US10797064B2 (en) * 2018-09-19 2020-10-06 Ememory Technology Inc. Single-poly non-volatile memory cell and operating method thereof
US11017851B1 (en) * 2019-11-26 2021-05-25 Cypress Semiconductor Corporation Silicon-oxide-nitride-oxide-silicon based multi level non-volatile memory device and methods of operation thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040228192A1 (en) 2001-03-30 2004-11-18 Tedrow Kerry D. Method, apparatus, and system to enhance negative voltage switching
US20090267127A1 (en) 2008-04-25 2009-10-29 Weize Chen Single Poly NVM Devices and Arrays

Also Published As

Publication number Publication date
US12068042B2 (en) 2024-08-20
KR20230029405A (ko) 2023-03-03
US20230070554A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
US6108240A (en) Implementation of EEPROM using intermediate gate voltage to avoid disturb conditions
EP0739016B1 (en) Non-volatile semiconductor memory device with block erase function
US8017994B2 (en) Nonvolatile semiconductor memory
KR100378273B1 (ko) 채널 소거형 불휘발성 반도체 기억 장치
US6738291B2 (en) Nonvolatile semiconductor memory device
US6785182B2 (en) Nonvolatile semiconductor memory device
KR100338548B1 (ko) 반도체 메모리 장치의 부스팅 회로
US20110199830A1 (en) Flotox-based, bit-alterable, combo flash and eeprom memory
CN100470675C (zh) 可编程互连单元开关电路结构和用于现场可编程门阵列的方法
US7274603B2 (en) Level shifter circuit and semiconductor memory device using same
JP2018190477A (ja) 不揮発性半導体記憶装置
US7630242B2 (en) Nonvolatile semiconductor memory device
KR102597814B1 (ko) 멀티 타임 프로그램을 위한 파워 스위치 및 이를 이용한 비휘발성 메모리 장치
US20090052259A1 (en) Non-volatile semiconductor memory device
US5504707A (en) Semiconductor device
TW200923947A (en) Non-volatile semiconductor memory device
JPH02223097A (ja) 不揮発性半導体メモリ装置
KR100490605B1 (ko) 비휘발성 반도체기억장치
WO2010050440A1 (ja) 再構成可能集積回路
JPH0373497A (ja) 不揮発性半導体メモリ装置
KR102639068B1 (ko) 음전압 스위칭 장치 및 이를 이용한 비휘발성 메모리 장치
EP0453812B1 (en) Worldline driver circuit for nonvolatile memory cell array
CN116168749B (zh) 嵌入式Flash存储器的驱动电路
JP5629968B2 (ja) 不揮発性半導体メモリセル及び不揮発性半導体メモリ装置
US8908412B2 (en) Array architecture for reduced voltage, low power, single poly EEPROM

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20210824

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230421

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20231027

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231031

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231101

End annual number: 3

Start annual number: 1

PG1601 Publication of registration