[go: up one dir, main page]

KR102403036B1 - 랜덤 함수를 이용한 테스트 패턴 생성 방법 - Google Patents

랜덤 함수를 이용한 테스트 패턴 생성 방법 Download PDF

Info

Publication number
KR102403036B1
KR102403036B1 KR1020150099921A KR20150099921A KR102403036B1 KR 102403036 B1 KR102403036 B1 KR 102403036B1 KR 1020150099921 A KR1020150099921 A KR 1020150099921A KR 20150099921 A KR20150099921 A KR 20150099921A KR 102403036 B1 KR102403036 B1 KR 102403036B1
Authority
KR
South Korea
Prior art keywords
polygon
test pattern
generating
area
bar shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150099921A
Other languages
English (en)
Other versions
KR20170008574A (ko
Inventor
정지은
이정훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150099921A priority Critical patent/KR102403036B1/ko
Priority to US15/058,300 priority patent/US9989842B2/en
Publication of KR20170008574A publication Critical patent/KR20170008574A/ko
Application granted granted Critical
Publication of KR102403036B1 publication Critical patent/KR102403036B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

제1 폴리곤을 생성하고, 패턴 영역 내에 상기 제1 폴리곤을 배치하고, 상기 제1 폴리곤의 주변 영역들 하나를 선택하고, 제2 폴리곤을 생성하고, 상기 선택된 영역에 상기 제2 폴리곤을 배치하고, 및 상기 과정을 반복하는 것을 포함하는 테스트 패턴 생성 방법이 설명된다.

Description

랜덤 함수를 이용한 테스트 패턴 생성 방법{Method of Generating Test Patterns Using a Radom function}
본 발명은 테스트 패턴을 생성하는 방법에 관한 것으로, 특히 랜덤 함수를 이용하여 랜덤하게 배치된 다양한 폴리곤들의 조합을 갖는 테스트 패턴을 생성하는 방법에 관한 것이다.
반도체 소자의 회로 패턴은 포토마스크를 이용한 포토리소그래피 공정을 통하여 형성된다. 포토리소그래피 공정에서, 광학적 패턴이 미세해짐에 따라 광학적 근접 효과(Optical Proximity effect)를 보정하기 위한 방법, 이중 패터닝 방법을 이용한 패턴 컬러링 방법 등이 제안되었다. 이러한 방법의 실효성을 검증하기 위하여, 1D 형태의 라인 앤 스페이스 타입 패턴, 또는 2D 형태를 가진 메시 타입 패턴들이 테스트 패턴으로 사용되고 있다. 그러나, 실질적으로 반도체 소자에 사용되는 회로 패턴들은 매우 다양하고 복잡하므로, 정교한 테스트 결과를 얻기 위하여 보다 다양한 모양들을 가진 테스트 패턴들이 필요하다.
본 발명이 해결하고자 하는 과제는 다양한 모양들을 가진 폴리곤 조합들을 가진 테스트 패턴을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 다양한 모양들을 가진 폴리곤 조합들을 가진 테스트 패턴을 생성하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다양한 과제들은 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상의 일 실시예에 의한 테스트 패턴을 생성하는 방법은 제1 폴리곤을 생성하고, 패턴 영역 내에 상기 제1 폴리곤을 배치하고, 상기 제1 폴리곤의 주변 영역들 하나를 선택하고, 제2 폴리곤을 생성하고, 상기 선택된 영역에 상기 제2 폴리곤을 배치하고, 및 상기 과정을 반복하는 것을 포함할 수 있다.
상기 제1 폴리곤 및 상기 제2 폴리곤은 직사각형 형태의 수직 바 또는 수평 바 모양을 포함할 수 있다.
상기 제1 폴리곤과 상기 제2 폴리곤은 동일한 크기를 가질 수 있다.
상기 제1 폴리곤은 랜덤 좌표 함수를 상기 패턴 영역 내에 이용하여 배치될 수 있다.
상기 제1 폴리곤의 주변 영역은 상기 제1 폴리곤의 탑 영역, 바텀 영역, 좌측 영역, 및 우측 영역 중 하나일 수 있다.
상기 제2 폴리곤은 랜덤 디렉션 함수를 이용하여 수직 바 모양 또는 수평 바 모양으로 상기 선택된 영역 내에 배치될 수 있다.
상기 제1 폴리곤과 상기 제2 폴리곤은 설정된 거리 내에 배치될 수 있다.
상기 제1 폴리곤과 상기 제2 폴리곤은 랜덤 설정을 통하여 병합되거나 분리될 수 있다.
상기 방법은 상기 제1 폴리곤과 상기 제2 폴리곤의 간격을 체크하여 상기 제1 폴리곤과 상기 제2 폴리곤의 상기 간격이 설정된 최소 간격보다 작으면 상기 제1 폴리곤 및 상기 제2 폴리곤 중 적어도 하나를 삭제하는 것을 더 포함할 수 있다.
상기 반복되어 생성된 상기 제1 폴리곤들 및 상기 제2 폴리곤들은 서로 교차하거나 또는 중첩하는 것이 허용(allow)될 수 있다.
본 발명의 기술적 사상의 일 실시예에 의한 테스트 패턴을 형성하는 방법은 제1 폴리곤을 생성하고, 상기 제1 폴리곤을 패턴 영역 내에 배치하고, 상기 제1 폴리곤의 탑 영역, 바텀 영역, 좌측 영역, 및 우측 영역 중 하나를 랜덤하게 선택하고, 제2 폴리곤을 생성하고, 상기 제2 폴리곤을 상기 선택된 영역 내에 배치하고, 상기 제1 폴리곤과 상기 제2 폴리곤의 간격을 체크하여 상기 간격이 설정 된 최소 간격보다 크면 상기 제1 폴리곤 및 상기 제2 폴리곤을 정상적인 패스(pass) 패턴들로 판단하고, 및 상기 과정을 반복하는 것을 포함할 수 있다.
상기 제1 폴리곤 및 상기 제2 폴리곤을 생성하는 것은 랜덤 디렉션 함수를 이용하여 수직 바 모양 또는 수평 바 모양 중 어느 하나를 선택하는 것을 포함할 수 있다.
상기 제1 폴리곤은 지정된 좌표에 배치되고, 및 상기 제2 폴리곤은 랜덤 포지션 함수를 이용하여 선택된 상기 영역 내에 랜덤 디렉션 함수를 이용하여 선택된 수직 바 모양 또는 수평 바 모양 중 하나를 가지고 랜덤하게 배치될 수 있다.
상기 방법은 상기 제1 폴리곤과 상기 제2 폴리곤의 상기 체크된 간격이 상기 설정된 최소 간격보다 작으면 상기 제1 폴리곤 및 상기 제2 폴리곤을 오류(fail) 패턴으로 판단하여 삭제하는 것을 더 포함할 수 있다.
상기 제1 폴리곤과 상기 제2 폴리곤은 서로 교차하거나 부분적으로 중첩하는 것이 허용될 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 기술적 사상의 일 실시예에 의한 테스트 패턴 및 테스트 패턴 생성 방법은 반도체 소자의 복잡한 회로 패턴들을 형성하기 위한 포토리소그래피 공정을 최적화하는데 이용될 수 있다.
본 발명의 기술적 사상의 일 실시예에 의한 테스트 패턴 및 테스트 패턴 생성 방법은 광학적 근접 효과 보정 (OPC, Optical Proximity effect Correction) 기술에 유용하게 이용될 수 있다.
본 발명의 기술적 사상의 일 실시예에 의한 테스트 패턴 및 테스트 패턴 생성 방법은 선폭 과 스페이스의 적절성을 평가, 판단하기 위한 디자인 룰 검증 방법에 유용하게 이용될 수 있다.
본 발명의 기술적 사상의 일 실시예에 의한 테스트 패턴 및 테스트 패턴 생성 방법은 이중 패터닝 공정의 패턴 컬러링 방법에서, 컬러링된 패턴들의 상호 영향 및 컬러링의 적합성을 평가, 판단하는데 이용될 수 있다.
본 발명의 효과는 상기 언급된 것에 한정되지 않으며, 본 발명의 다양한 실시예로부터 당업자가 예측하거나 예측 가능하거나 역검증된(reversely verified) 효과까지 포함될 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 테스트 패턴을 생성하는 방법을 설명하는 플로우 차트이다.
도 2 내지 도 10은 본 발명의 기술적 사상의 일 실시예에 의한 테스트 패턴을 생성하는 방법을 설명하는 개념적인 도면들이다.
도 11a 내지 11d는 본 발명의 기술적 사상의 일 실시예에 의한 생성된 다양한 폴리곤들의 조합들을 보이는 도면들이다.
도 12는 본 발명의 기술적 사상의 일 실시예에 의하여 생성된 실질적 테스트 패턴을 개념적으로 보이는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 구성은 하나 이상의 다른 구성요소, 단계, 동작 및/또는 구성의 존재 또는 추가를 배제하지 않는다.
명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
본 명세서에서 ‘가깝다(near)’라는 표현은 대칭적 개념을 갖는 둘 이상의 구성 요소들 중 어느 하나가 다른 특정한 구성 요소에 대해 상대적으로 가깝게 위치하는 것을 의미한다. 예를 들어, 제1 단부(first end)가 제1 면(first side)에 가깝다는 표현은 제1 단부가 제2 단부보다 제1 면에 더 가깝다는 의미이거나, 제1 단부가 제2 면보다 제1 면에 더 가깝다는 의미로 이해될 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 테스트 패턴을 생성하는 방법을 설명하는 플로우 차트이고, 도 2 내지 도 10은 본 발명의 기술적 사상의 일 실시예에 의한 테스트 패턴을 생성하는 방법을 설명하는 개념적인 도면들이다. 도 2 내지 도 10에 도시된 패턴들은 컴퓨터 모니터, 포토마스크 레이아웃, 또는 웨이퍼 상의 포토레지스트 패턴 또는 광학적 물질 패턴 중 어느 하나로 해석, 이해될 수 있다.
도 1, 및 도 2를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 테스트 패턴을 생성하는 방법은 반복 횟수를 설정하고, 및 제1 폴리곤(P1)을 생성하는 것을 포함할 수 있다. 상기 반복 횟수는 필요한 테스트 패턴의 수 보다 크게 설정될 수 있다. 상기 반복 횟수는 보다 상세하게 후술된다.
상기 제1 폴리곤(P1)은 직사각형 형태의 수직(vertical) 바(bar) 모양 또는 수평 (horizontal) 바(bar) 모양을 가질 수 있다. 상기 제1 폴리곤(P1)이 직사각형 모양을 가질 경우, 상기 제1 폴리곤(P1)은 네 개의 좌표들((x1, y1), (x1, y2), (x2, y1), (x2, y2)) 상에 위치한 꼭지점들을 가질 수 있다. 예를 들어, 상기 제1 폴리곤(P1)은 컴퓨터 프로그램 상에서 두 개의 제1 좌표(x1, y1), 및 제2 좌표 (x2, y2)를 이용하여 표시될 수 있다. 상기 제2 좌표(x2, y2)는 제1 좌표(x1, y1)에 특정한 수치를 더하는 형식을 가질 수 있다. 예를 들어, 상기 제1 폴리곤(P1)은 상기 제1 좌표(x1, y1)와 상기 제2 좌표(x1+a, y1+b)를 이용하여 표시될 수 있다. (a, b는 설계자가 지정한 상수)
도 1 및 도 3을 참조하면, 상기 방법은 상기 제1 폴리곤(P1)을 패턴 영역(A) 내에 배치하는 것을 포함할 수 있다. 예를 들어, 상기 제1 폴리곤(P1)은 랜덤 좌표 함수를 이용하여 상기 패턴 영역(A) 내에 랜덤한 위치에 배치될 수 있다. 본 실시예에서, 상기 제1 폴리곤(P1)이 수직 바 모양을 가진 것으로 가정, 설명될 것이다. 따라서, 상기 제1 폴리곤(P1)은 도 2를 더 참조하여, x2 - x1 = a의 단폭 및 y2 - y1 = b의 장폭을 가질 수 있다.
도 1 및 도 4를 참조하면, 상기 방법은 상기 제1 폴리곤(P1)의 주변 영역들 중 하나를 랜덤 포지션 함수를 이용하여 선택 또는 지정하는 것을 포함할 수 있다. 예를 들어, 다른 폴리곤이 추가적으로 배치될 영역은 상기 제1 폴리곤(P1)의 탑 영역(top region), 바텀 영역(bottom region), 좌측 영역(left region), 또는 우측 영역(right region) 중 랜덤하게 선택된 어느 하나일 수 있다.
도 1 및 도 5를 참조하면, 상기 방법은 상기 제2 폴리곤(P2)을 생성하는 것을 포함할 수 있다. 상기 제2 폴리곤(P2)도 직사각형 형태의 수직 바 모양 또는 수평 바 모양을 가질 수 있다. 상기 제2 폴리곤(P2)은 랜덤 디렉션 함수를 이용하여 수직 방향 또는 수평 방향 중 어느 하나가 선택되어 생성될 수 있다. 따라서, 상기 제2 폴리곤(P2)은 수직 바 모양 및 수평 바 모양 중 하나가 랜덤하게 선택될 수 있다. 예시적으로 상기 제2 폴리곤(P2)이 수평 바 모양을 갖도록 선택, 생성된 것으로 가정, 설명될 것이다. 따라서, 상기 제2 폴리곤(P2)은 네 개의 좌표들((x1', y1'), (x1', y2'), (x2', y1'), (x2', y2')) 상에 위치한 꼭지점들을 가질 수 있다. 상기 제2 폴리곤(P2)은 컴퓨터 프로그램 상에서 두 개의 제1 좌표(x1', y1'), 및 제2 좌표 (x2', y2')를 이용하여 표시될 수 있다. 상기 제1 폴리곤(P1)을 참조하여, 상기 제2 좌표(x2', y2')도 제1 좌표(x1', y1')에 특정한 수치를 더하는 형식을 가질 수 있다. 예를 들어, 상기 제2 폴리곤(P2)은 x2' - x1' = a'의 장폭 및 y2' - y1' = b'의 단폭을 가질 수 있다. 본 발명의 기술적 사상을 쉽게 설명하기 위하여, 상기 제2 폴리곤(P2)의 크기가 상기 제1 폴리곤(P1)의 모양과 크기와 동일한 것(a = b', b = a')으로 가정, 설명될 것이다. 이후에서 설명될 추가적인 폴리곤들도 역시 동일한 모양과 크기를 갖는 것으로 가정, 설명될 것이다. 그러므로, 예를 들어, 모든 폴리곤들이 동일한 모양과 크기를 가질 경우, 상기 제2 폴리곤(P2)을 생성하는 것은 상기 추가적으로 배치될 제2 폴리곤(P2)이 수직 바 모양인지 수평 바 모양인지를 랜덤하게 선택하는 것으로 대체될 수 있다.
도 1 및 도 6을 참조하면, 상기 방법은 상기 패턴 영역(A) 내에 상기 제2 폴리곤(P2)을 랜덤 함수를 이용하여 선택된 위치에 랜덤하게 배치하는 것을 포함할 수 있다. 상기 제2 폴리곤(P2)이 배치될 영역은 상기 제1 폴리곤(P1)의 상기 탑 영역(top region), 상기 바텀 영역(bottom region), 상기 좌측 영역(left region), 또는 우측 영역(right region) 중 선택된 어느 한 영역일 것이다. 본 실시예에서, 상기 제2 폴리곤(P2)이 상기 제1 폴리곤(P1)의 상기 탑 영역 내에 배치된 것으로 가정, 도시되었다.
상기 제2 폴리곤(P2)이 상기 제1 폴리곤(P1)과 설정된 거리 내에 배치되도록 한계(limit) 좌표 범위가 설정될 수 있다. 예를 들어, 상기 제1 폴리곤(P1)의 좌표 x1과 상기 제2 폴리곤(P2)의 좌표 x1'의 차이 및 상기 제1 폴리곤(P1)의 좌표 y1과 상기 제2 폴리곤(P2)의 좌표 y1'의 차이가 일정한 한계 수치 이하 이도록, 상기 제2 폴리곤(P2)이 배치될 수 있다. (x1 - x </≤ x'1 </≤ x1 + x, y1 - y </≤ y1' </≤ y1 ± y, x 및 y는 상수)
상기 방법은 상기 제2 폴리곤(P2)을 배치하기 전에 랜덤 함수를 이용하여 상기 제1 폴리곤(P1)과 상기 제2 폴리곤(P2)이 병합(merge or unite)될 것인지 분리(split or separate)될 것인지를 선택하는 것을 더 포함할 수 있다. 예를 들어, 상기 제2 폴리곤(P2)의 x1' 좌표 또는 y1' 좌표 중 어느 하나가 지정될 수 있다. 구체적으로, 상기 제2 폴리곤(P2)이 상기 제1 폴리곤(P1)의 좌측 영역 또는 우측 영역 내에 배치될 것으로 선택된 경우, 상기 제2 폴리곤(P2)의 x1' 좌표가 지정될 수 있고 및 y1' 좌표는 랜덤하게 일정한 범위 내에서 선택될 수 있다. 상기 제2 폴리곤(P2)이 상기 제1 폴리곤(P1)의 탑 영역 또는 바텀 영역 내에 배치될 것으로 선택된 경우, 상기 제2 폴리곤(P2)의 y1' 좌표가 지정될 수 있고, 및 x1' 좌표는 랜덤하게 일정한 범위 내에서 선택될 수 있다. 본 실시예에서, 예시적으로 상기 제1 폴리곤(P1)과 상기 제2 폴리곤(P2)이 분리된 것으로 가정, 도시되었다.
도 1 및 도 7을 참조하면, 상기 방법은 상기 제1 폴리곤(P1)과 상기 제2 폴리곤(P2)의 간격(S, space)를 체크하는 것을 포함할 수 있다. 예를 들어, 상기 방법은 상기 제1 폴리곤(P1)의 에지들 또는 꼭지점들과 상기 제2 폴리곤(P2)의 에지들 또는 꼭지점들 사이의 최단 거리의 간격을 체크하는 것을 포함할 수 있다. 다른 말로, 상기 제1 폴리곤(P1)의 장축들 또는 단축들과 상기 제2 폴리곤(P2)의 장축들 또는 단축들 사이의 간격을 체크하는 것을 포함할 수 있다. 컴퓨터 프로그래밍에서, 상기 장축은 사이드(side)라 명명될 수 있고, 및 상기 단축은 팁(tip)이라 명명될 수 있다.
구체적으로, 상기 방법은 상기 제1 폴리곤(P1)의 좌표들 (x1, x2, y1, y2) 중 적어도 어느 하나와 상기 제2 폴리곤(P2)의 좌표들 (x1', x2', y1', y2') 중 적어도 어느 하나를 비교하는 것을 포함할 수 있다. 본 실시예에서, 상기 제2 폴리곤(P2)이 상기 제1 폴리곤(P1)의 탑 영역 내에 배치되었으므로, 상기 방법은 상기 제2 폴리곤(P2)의 좌표 y1'과 상기 제1 폴리곤(P1)의 좌표 y2를 비교하는 것을 포함할 수 있다. (y1' - y2) 상기 방법은 상기 제1 폴리곤(P1)과 상기 제2 폴리곤(P2)의 상기 간격(S1)이 디자인 룰에 의한 최소 간격보다 크면 통과(pass)시켜 패턴을 형성하고, 작으면 오류(fail)로 분류하여 상기 제1 폴리곤(P1) 및 상기 제2 폴리곤(P2)을 삭제하는 것을 포함할 수 있다.
도 8a 내지 8d는 상기 제1 폴리곤(P1)과 상기 제2 폴리곤(P2)이 생성, 배치된 다양한 조합들을 보인다. 구체적으로, 도 8a는 상기 제1 폴리곤(P1)의 탑 영역 내에 상기 제2 폴리곤(P2)이 다양하게 배치된 것을 보이고, 도 8b는 상기 제1 폴리곤(P1)의 바텀 영역 내에 상기 제2 폴리곤(P2)이 다양하게 배치된 것을 보이고, 도 8c는 상기 제1 폴리곤(P1)의 좌측 영역 내에 상기 제2 폴리곤(P2)이 다양하게 배치된 것을 보이고, 및 도 8d는 상기 제1 폴리곤(P1)의 우측 영역 내에 상기 제2 폴리곤(P2)이 다양하게 배치된 것을 보인다.
보다 상세하게, 도 8a의 (a)는 상기 제1 폴리곤(P1)의 탑 영역 내에 수평 바 모양을 가진 상기 제2 폴리곤(P2)이 분리, 이격되도록 배치된 것을 보이고, (b)는 상기 제1 폴리곤(P1)의 탑 영역 내에 수평 바 모양을 가진 상기 제2 폴리곤(P2)이 병합되도록 배치된 것을 보이고, (c)는 상기 제1 폴리곤(P1)의 탑 영역 내에 수직 바 모양을 가진 상기 제2 폴리곤(P2)이 분리, 이격되도록 배치된 것을 보이고, 및 (d)는 상기 제1 폴리곤(P1)의 탑 영역 내에 수직 바 모양을 가진 상기 제2 폴리곤(P2)이 병합되도록 배치된 것을 보인다. 도 8b의 (a) 내지 (d)는 상기 제1 폴리곤(P1)의 바텀 영역 내에 수평/수직 바 모양을 가진 상기 제2 폴리곤(P2)이 분리, 이격되거나 병합되도록 배치된 것을 보인다. 도 8c의 (a) 내지 (d)는 상기 제1 폴리곤(P1)의 좌측 영역 내에 수평/수직 바 모양을 가진 상기 제2 폴리곤(P2)이 분리, 이격되거나 병합되도록 배치된 것을 보인다. 도 8d의 (a) 내지 (d)는 상기 제1 폴리곤(P1)의 우측 영역 내에 수평/수직 바 모양을 가진 상기 제2 폴리곤(P2)이 분리, 이격되거나 병합되도록 배치된 것을 보인다. 다른 실시예에서, 상기 제1 폴리곤(P1)들과 상기 제2 폴리곤(P2)들은 서로 교차하거나 부분적으로 중첩할 수 있다.
도 1을 참조하면, 상기 방법은 상기 설정된 반복 횟수만큼 상기 과정들이 수행되었는지를 체크하는 것을 포함할 수 있다. 상기 과정들이 상기 설정된 반복 횟수만큼 수행되었다면, 본 발명의 기술적 사상의 일 실시예에 의한 테스트 패턴 생성 방법은 종료될 수 있다. 상기 과정들이 상기 설정된 반복 횟수만큼 수행되지 않았다면, 상기 과정들을 반복하는 것을 포함할 수 있다.
도 1 및 도 9를 참조하면, 상기 방법은 상기 과정들을 반복하는 것을 포함할 수 있다. 예시적으로, 도 8a 내지 8d에 도시된 다양한 상기 제1 폴리곤(P1)들과 제2 폴리곤(P2)들의 조합된 배치들이 도시되었다.
도 10은 반복 수행되어 생성, 배치된 상기 폴리곤들이 다양한 모양으로 교차 또는 중첩되는 것이 허용(allow)된다는 것을 보여준다. 예를 들어, 도 8a 내지 8d에 도시된 다양한 배치들이 서로 접(abut)하거나, 교차(intersect)하거나 서로 부분적 중첩(overlap)하도록 랜덤한 위치에 다양하게 생성, 배치될 수 있다. 모든 폴리곤들의 상호 간격(S)들은 디자인 룰에 의한 최소 간격보다 크게 이격될 수 있다.
도 11a 내지 11d는 상기 제1 폴리곤(P1)이 수평 바 모양일 경우, 상기 제1 폴리곤(P1)과 상기 제2 폴리곤(P2)이 생성, 배치된 다양한 모양들을 보인다. 도 11a 내지 11d에 도시된 다양한 상기 제1 폴리곤(P1)과 상기 제2 폴리곤(P2)의 조합들은 도 8a 내지 8d를 참조하여 이해될 수 있을 것이다.
도 12는 본 발명의 기술적 사상의 일 실시예에 의하여 생성된 상기 방법에 의하여 생성된 실질적인 테스트 패턴을 도시한 도면이다. 도 12를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의하여, 상기 패턴 영역(A) 내에 랜덤하게 배치된 다양한 폴리곤들의 조합들을 갖는 테스트 패턴이 생성될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
A: 패턴 영역
P1: 제1 폴리곤
P2: 제2 폴리곤

Claims (10)

  1. 제1 폴리곤을 생성하고,
    패턴 영역 내에 상기 제1 폴리곤을 배치하고,
    상기 제1 폴리곤의 주변 영역들 하나를 선택하고,
    제2 폴리곤을 생성하고,
    상기 선택된 영역에 상기 제2 폴리곤을 배치하고, 및
    상기 제1 및 제2 폴리곤들을 생성하고 배치하는 상기 과정을 반복하는 것을 포함하되,
    상기 제1 폴리곤은 랜덤 좌표 함수를 이용하여 상기 패턴 영역 내에 배치되는 테스트 패턴 생성 방법.
  2. 제1항에 있어서,
    상기 제1 폴리곤 및 상기 제2 폴리곤은 직사각형 형태의 수직 바 또는 수평 바 모양인 테스트 패턴 생성 방법.
  3. 제2항에 있어서,
    상기 제1 폴리곤과 상기 제2 폴리곤은 동일한 크기를 갖는 테스트 패턴 생성 방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 제1 폴리곤의 주변 영역은 상기 제1 폴리곤의 탑 영역, 바텀 영역, 좌측 영역, 및 우측 영역 중 하나인 테스트 패턴 생성 방법.
  6. 제1항에 있어서,
    상기 제2 폴리곤은 랜덤 디렉션 함수를 이용하여 수직 바 모양 또는 수평 바 모양으로 상기 선택된 영역 내에 배치되는 테스트 패턴 생성 방법.
  7. 제1항에 있어서,
    상기 제1 폴리곤과 상기 제2 폴리곤은 설정된 거리 내에 배치되는 테스트 패턴 생성 방법.
  8. 제1항에 있어서,
    상기 제1 폴리곤과 상기 제2 폴리곤은 랜덤 설정을 통하여 병합되거나 분리되는 테스트 패턴 생성 방법.
  9. 제1항에 있어서,
    상기 제1 폴리곤과 상기 제2 폴리곤의 간격을 체크하여 상기 제1 폴리곤과 상기 제2 폴리곤의 상기 간격이 설정된 최소 간격보다 작으면 상기 제1 폴리곤 및 상기 제2 폴리곤 중 적어도 하나를 삭제하는 것을 더 포함하는 테스트 패턴 생성 방법.
  10. 제1항에 있어서,
    상기 반복되어 생성된 상기 제1 폴리곤들 및 상기 제2 폴리곤들은 서로 교차하거나 또는 중첩하는 것이 허용(allow)되는 테스트 패턴 생성 방법.
KR1020150099921A 2015-07-14 2015-07-14 랜덤 함수를 이용한 테스트 패턴 생성 방법 Active KR102403036B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150099921A KR102403036B1 (ko) 2015-07-14 2015-07-14 랜덤 함수를 이용한 테스트 패턴 생성 방법
US15/058,300 US9989842B2 (en) 2015-07-14 2016-03-02 Method of generating test patterns using random function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150099921A KR102403036B1 (ko) 2015-07-14 2015-07-14 랜덤 함수를 이용한 테스트 패턴 생성 방법

Publications (2)

Publication Number Publication Date
KR20170008574A KR20170008574A (ko) 2017-01-24
KR102403036B1 true KR102403036B1 (ko) 2022-05-27

Family

ID=57775082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150099921A Active KR102403036B1 (ko) 2015-07-14 2015-07-14 랜덤 함수를 이용한 테스트 패턴 생성 방법

Country Status (2)

Country Link
US (1) US9989842B2 (ko)
KR (1) KR102403036B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755341B (zh) * 2020-06-03 2021-12-14 武汉光谷信息光电子创新中心有限公司 硅光子晶圆的打点标记方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060160001A1 (en) * 2005-01-19 2006-07-20 Winbond Electronics Corp. Systems and methods for determining width/space limits for mask layout
JP2010267209A (ja) 2009-05-18 2010-11-25 Fujitsu Semiconductor Ltd 検証支援プログラム、検証支援装置および検証支援方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050064768A (ko) 2003-12-24 2005-06-29 주식회사 하이닉스반도체 반도체소자의 테스트 패턴 형성방법
KR100548718B1 (ko) 2003-12-30 2006-02-02 동부아남반도체 주식회사 반도체 제조공정에서의 테스트 패턴 제작 방법
JP4643401B2 (ja) 2005-09-07 2011-03-02 株式会社東芝 テストパターン作成方法、テストパターン作成プログラム、マスク作製方法、及び半導体装置製造方法
KR100662961B1 (ko) 2005-12-17 2006-12-28 동부일렉트로닉스 주식회사 광근접보정 모델링 데이타 추출을 위한 테스트 패턴제작방법
KR100734658B1 (ko) 2005-12-28 2007-07-02 동부일렉트로닉스 주식회사 Ｍｏｄｅｌ ｏｐｃ용 데이터 산출 방법
KR20080049372A (ko) * 2006-11-30 2008-06-04 삼성전자주식회사 테그 영역과 포토리소그래피용 패턴 영역이 중첩되는스크라이브 레인을 포함하는 반도체 소자용 웨이퍼,포토마스크 및 레이 아웃
KR20090057735A (ko) 2007-12-03 2009-06-08 주식회사 동부하이텍 Ｏｐｃ테스트 패턴용 레티클 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060160001A1 (en) * 2005-01-19 2006-07-20 Winbond Electronics Corp. Systems and methods for determining width/space limits for mask layout
JP2010267209A (ja) 2009-05-18 2010-11-25 Fujitsu Semiconductor Ltd 検証支援プログラム、検証支援装置および検証支援方法

Also Published As

Publication number Publication date
US9989842B2 (en) 2018-06-05
US20170017748A1 (en) 2017-01-19
KR20170008574A (ko) 2017-01-24

Similar Documents

Publication Publication Date Title
US20230223392A1 (en) Integrated circuit having angled conductive feature
KR102058224B1 (ko) 집적 회로 레이아웃 방법, 구조물, 및 시스템
US9165106B2 (en) Layout design for electron-beam high volume manufacturing
US8527916B1 (en) Dissection splitting with optical proximity correction to reduce corner rounding
CN105159026B (zh) 栅极区域的光学临近修正验证方法
US20150227666A1 (en) Method of decomposing design layout for double patterning process
TWI597616B (zh) 驗證多重樣式化技術的設計方法、驗證系統以及非暫時性電腦可讀取媒體
TWI493373B (zh) 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法
CN105988300B (zh) 用于光学邻近修正的方法
US8095897B2 (en) Methods and systems for layout and routing using alternating aperture phase shift masks
Du et al. DSA-aware detailed routing for via layer optimization
JP2019502959A (ja) ホットスポット及び処理窓監視
US9189588B2 (en) Polygon-based optical proximity correction
JP2013073139A (ja) マスクレイアウト分割方法、マスクレイアウト分割装置、及びマスクレイアウト分割プログラム
Liebmann et al. Design and technology co-optimization near single-digit nodes
US9158878B2 (en) Method and apparatus for generating circuit layout using design model and specification
KR102403036B1 (ko) 랜덤 함수를 이용한 테스트 패턴 생성 방법
US8972907B1 (en) Layout correcting method, recording medium and design layout correcting apparatus
US10474026B2 (en) Method for correcting bevel corners of a layout pattern
US8383299B2 (en) Double patterning mask set and method of forming thereof
JP5606369B2 (ja) パターン修正方法および半導体装置の製造方法
JP5540576B2 (ja) テストデータ生成方法
KR20200079173A (ko) 반도체 집적 회로 레이아웃 설계 방법
KR100914281B1 (ko) 프랙처링 바이어스를 고려한 마스크 레이아웃 제작 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000