[go: up one dir, main page]

KR102405054B1 - 메모리 장치 및 메모리 장치의 동작 방법 - Google Patents

메모리 장치 및 메모리 장치의 동작 방법 Download PDF

Info

Publication number
KR102405054B1
KR102405054B1 KR1020150167633A KR20150167633A KR102405054B1 KR 102405054 B1 KR102405054 B1 KR 102405054B1 KR 1020150167633 A KR1020150167633 A KR 1020150167633A KR 20150167633 A KR20150167633 A KR 20150167633A KR 102405054 B1 KR102405054 B1 KR 102405054B1
Authority
KR
South Korea
Prior art keywords
memory cells
data
test
word line
backup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150167633A
Other languages
English (en)
Other versions
KR20170062624A (ko
Inventor
김태균
조진희
최준기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150167633A priority Critical patent/KR102405054B1/ko
Priority to TW105109863A priority patent/TWI677874B/zh
Priority to US15/089,230 priority patent/US10157685B2/en
Priority to CN201610439739.1A priority patent/CN106816180B/zh
Publication of KR20170062624A publication Critical patent/KR20170062624A/ko
Application granted granted Critical
Publication of KR102405054B1 publication Critical patent/KR102405054B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G06F11/1451—Management of the data involved in backup or backup restore by selection of backup contents
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software
    • G06F11/3668—Testing of software
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/84—Using snapshots, i.e. a logical point-in-time copy of the data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1806—Address conversion or mapping, i.e. logical to physical address

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

메모리 장치는 다수의 메모리 셀; 하나 이상의 백업 메모리 셀; 상기 다수의 메모리 셀 중 선택된 하나 이상의 메모리 셀의 데이터가 상기 하나 이상의 백업 메모리 셀로 카피되도록 제어하고, 상기 선택된 하나 이상의 메모리 셀의 데이터 보유 시간(data retention time)을 테스트하여 패스 또는 페일로 판정하는 테스트 회로; 및 상기 선택된 하나 이상의 메모리 셀 대신에 상기 하나 이상의 백업 메모리 셀이 액세스되도록 제어하는 제어회로를 포함할 수 있다.

Description

메모리 장치 및 메모리 장치의 동작 방법{MEMORY DEVICE AND METHOD FOR OPERATING MEMORY DEVICE}
본 특허문헌은 메모리 장치 및 메모리 장치의 동작 방법에 관한 것이다.
메모리 장치의 메모리셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시(refresh) 동작이라 한다.
리프레시 동작은 메모리 콘트롤러로부터 메모리로 리프레시 커맨드가 입력될 때마다 수행되는데, 메모리 콘트롤러는 메모리의 데이터 보유 시간(data retention time)을 고려해 일정 시간마다 메모리로 리프레시 커맨드를 입력한다. 예를 들어, 메모리의 데이터 보유 시간(data retention time)이 64ms이고, 리프레시 커맨드가 8000번 입력되어야 메모리 내부의 전체 메모리 셀이 리프레시 될 수 있는 경우에, 메모리 콘트롤러는 64ms 동안에 8000번의 리프레시 커맨드를 메모리 장치로 입력한다. 한편, 메모리 장치의 테스트 과정에서 메모리에 포함된 일부 메모리 셀들의 데이터 보유 시간(data retention time)이 규정된 기준시간을 초과하지 못하는 경우 메모리 장치는 페일로 처리되는데, 이렇게 페일로 처리된 메모리 장치의 경우 버려져야 한다.
데이터 보유 시간이 기준시간에 미치지 못하는 메모리 셀을 포함하는 메모리 장치를 모두 페일로 처리하는 경우 수율이 하락하는 문제점이 있다. 또한 테스트를 통과한 메모리 장치라도 사후적인 요인에 의해 데이터 보유 시간이 기준시간에 미치지 못하는 메모리 셀이 발생하면 오류를 일으킬 수 있다.
본 발명의 일 실시예는 메모리 장치의 동작 중에 데이터 보유 시간이 기준시간에 미치지 못하는 메모리 셀들을 검출할 수 있는 메모리 장치 및 메모리 장치의 동작 방법을 제공할 수 있다.
또한 본 발명의 일 실시예는 데이터 보유 시간이 기준시간에 미치지 못하는 메모리 셀들이 정상적으로 동작할 수 있도록 리프레시를 수행하는 메모리 장치 및 메모리 장치의 동작방법을 제공할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 메모리 셀; 하나 이상의 백업 메모리 셀; 상기 다수의 메모리 셀 중 선택된 하나 이상의 메모리 셀의 데이터가 상기 하나 이상의 백업 메모리 셀로 카피되도록 제어하고, 상기 선택된 하나 이상의 메모리 셀의 데이터 보유 시간(data retention time)을 테스트하여 패스 또는 페일로 판정하는 테스트 회로; 및 상기 선택된 하나 이상의 메모리 셀 대신에 상기 하나 이상의 백업 메모리 셀이 액세스되도록 제어하는 제어회로를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 메모리 셀이 연결된 다수의 워드라인; 다수의 백업 메모리 셀이 연결된 백업 워드라인; 상기 다수의 워드라인 중 선택된 워드라인의 상기 다수의 메모리 셀 중 선택된 하나 이상의 메모리 셀의 데이터가 상기 백업 워드라인의 상기 다수의 백업 메모리 셀 중 하나 이상의 백업 메모리 셀로 카피되도록 제어하고, 상기 선택된 워드라인의 상기 선택된 하나 이상의 메모리 셀의 데이터 보유 시간을 테스트하여 패스 또는 페일로 판정하는 테스트 회로; 및 상기 선택된 워드라인의 상기 선택된 하나 이상의 메모리 셀 대신에 상기 백업 워드라인의 상기 하나 이상의 백업 메모리 셀이 액세스되도록 제어하는 제어회로를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치의 동작 방법은 다수의 메모리 셀 및 하나 이상의 백업 메모리 셀을 포함하는 메모리 장치의 동작 방법에 있어서, 상기 다수의 메모리 셀 중 하나 이상의 메모리 셀을 선택하는 단계; 상기 선택된 하나 이상의 메모리 셀의 데이터를 상기 하나 이상의 백업 메모리 셀로 카피하는 단계; 상기 선택된 하나 이상의 메모리 셀의 데이터 보유 시간을 테스트 하는 단계; 및 상기 하나 이상의 백업 메모리 셀의 데이터를 상기 선택된 하나 이상의 메모리 셀로 카피하는 단계를 포함할 수 있다.
본 기술은 메모리 장치의 동작 중에 테스트를 수행함으로써 데이터 보유 시간이 기준시간에 미치지 못하는 메모리 셀들을 검출할 수 있다.
본 기술은 메모리 장치의 리프레시 동작을 제어함으로써 데이터 유지 시간이 기준시간에 미치지 못하는 메모리 셀들이 정상적으로 동작하도록 할 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치의 구성도,
도 2는 도 1의 메모리 장치의 동작을 설명하기 위한 도면,
도 3은 셀 어레이(110)의 구성의 일부를 도시한 도면,
도 4는 테스트 회로(180)의 구성도,
도 5는 도 1의 메모리 장치의 테스트 동작을 설명하기 위한 도면,
도 6은 제1실시예에 따른 도 1의 메모리 장치의 리프레시 동작을 설명하기 위한 도면,
도 7는 제2실시예에 따른 도 1의 메모리 장치의 리프레시 동작을 설명하기 위한 도면,
도 8a 및 도 8b는 제2실시예에 따른 메모리 장치와 동일한 방법을 사용하여 수행되는 리프레시 동작을 설명하기 위한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
이하에서 제1리프레시는 스펙에 규정된 리프레시 구간(tRFC) 동안 셀 어레이(메모리 뱅크 등)에 포함된 모든 워드라인(또는 모든 메모리 셀)들이 차례로 1회씩 리프레시되는 노멀 리프레시(normal refresh)이고, 제2리프레시는 불량으로 검출된 워드라인(데이터 보유 시간이 짧은 워드라인)이 데이터를 유지할 수 있도록 노멀 리프레시 이외에 추가로 수행하는 추가 리프레시일 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치의 구성도이다.
도 1을 참조하면, 메모리 장치는 셀 어레이(110), 리프레시 카운터(120), 리프레시 제어부(130), 제1어드레스 저장부(140), 제2어드레스 저장부(150), 로우 회로(160), 컬럼 회로(170) 및 테스트 회로(180)를 포함할 수 있다. 리프레시 카운터(120), 리프레시 제어부(130), 제1어드레스 저장부(140), 제2어드레스 저장부(150), 로우 회로(160) 및 컬럼 회로(170) 등은 셀 어레이(110)의 동작을 제어하기 위한 제어 회로를 구성할 수 있다.
셀 어레이(110)는 다수의 셀 매트(MAT0 - MATn, n은 자연수)를 포함할 수 있다. 각각의 셀 매트(MAT)는 다수의 워드라인(WL), 하나 이상의 백업 워드라인(BWL), 다수의 비트라인(BL), 워드라인(WL) 및 비트라인(BL) 사이에 연결된 다수의 메모리 셀(MC), 백업 워드라인(BWL) 및 비트라인(BL) 사이에 연결된 다수의 백업 메모리 셀(BMC)을 포함할 수 있다. 도 1에서는 도시의 편의를 위해 매트(MAT0)만 내부의 구성을 도시하였다. 나머지 매트들(MAT1 - MATn)도 도시된 매트(MAT0)와 동일한 구성을 포함할 수 있다.
리프레시 카운터(120)는 제1리프레시 신호(REF1)가 활성화될 때마다 카운팅을 수행하여 카운팅 어드레스(C_RADD)를 생성할 수 있다. 리프레시 카운터(120)는 제1리프레시 신호(REF1)가 활성화될 때마다 카운팅 어드레스(C_RADD)의 값을 1씩 증가시킬 수 있다. 카운팅 어드레스(C_RADD)의 값을 1씩 증가시킨다는 것은 금번에 K번째 워드라인이 선택되었다면 다음번에는 K+1번째 워드라인이 선택되도록 카운팅 어드레스(C_RADD)를 변화시킨다는 것을 나타낼 수 있다.
리프레시 제어부(130)는 리프레시 커맨드(REF)가 인가되면 제1리프레시 신호(REF1)를 활성화하되, 소정의 조건에서 제2리프레시 신호(REF2)를 활성화할 수 있다. 리프레시 제어부(130)가 제2리프레시 신호(REF2)를 활성화하는 조건은 설계에 따라 다양하게 설정될 수 있다. 제1실시예에 따르면 리프레시 제어부(130)는 제2리프레시 인에이블 신호(R2_EN)가 활성화된 구간에서 리프레시 커맨드(REF)가 설정된 횟수(예, 32회)만큼 인가될 때마다 제2리프레시 신호(REF2)를 활성화할 수 있다. 제2실시예에 따르면 리프레시 제어부(130)는 제2리프레시 인에이블 신호(R2_EN)가 활성화된 구간에서 카운팅 어드레스(C_RADD)와 IR 어드레스(IR_RADD)를 비교하여 하나 이상의 비트가 다르고, 나머지 비트들은 다른 경우에만 리프레시 커맨드(REF)가 인가되면 제2리프레시 신호(REF2)를 활성화할 수 있다.
예를 들어, 리프레시 제어부(130)는 카운팅 어드레스(C_RADD)와 IR 어드레스(IR_RADD)가 10비트인 경우 상위 K(K는 자연수)비트만 다르고 나머지 10-K비트는 같은 경우에만 리프레시 커맨드(REF)가 인가되면 제2리프레시 신호(REF2)가 활성화될 수 있다. 제2리프레시 신호(REF2)가 활성화되는 조건은 설계에 따라 달라질 수 있다. 이 경우 리프레시 구간에서 제2리프레시는 2k(k는 자연수)회 수행될 수 있다.
제1어드레스 저장부(140)는 현재 테스트가 진행 중인 메모리 셀들의 어드레스를 제1어드레스로 저장할 수 있다. 제1어드레스 저장부(140)는 백업 신호(BACKUP)가 활성화되면 테스트 로우 어드레스(T_RADD)를 제1어드레스로 저장할 수 있다. 제1어드레스 저장부(140)는 액티브 커맨드(ACT)가 인가되면 입력 어드레스(I_RADD)와 제1어드레스를 비교하여 같으면 백업 워드라인 액세스 신호(BWL_ACC)를 활성화하고, 다르면 백업 워드라인 액세스 신호(BWL_ACC)를 비활성화할 수 있다.
제2어드레스 저장부(150)는 페일 신호(FAIL)가 활성화되면 테스트 로우 어드레스(T_RADD)를 제2어드레스로 저장할 수 있다. 제2어드레스 저장부(150)는 제2어드레스가 저장되면 제2리프레시 인에이블 신호(R2_EN)를 활성화하고, 저장된 제2어드레스를 IR 어드레스(IR_RADD)로 출력할 수 있다. 도 1에서는 제2어드레스 저장부(150)가 1개의 제2어드레스를 저장 및 출력하는 경우에 대해 도시하였으나, 제2어드레스 저장부(150)는 2개 이상의 제2어드레스를 저장 및 출력할 수 있다. 이 경우 제2어드레스 저장부(150)는 2개 이상의 제2어드레스들을 한 번에 출력하거나 2개 이상의 제2어드레스들을 차례로 출력할 수 있다.
로우 회로(160)는 입력 어드레스(I_RADD), 카운팅 어드레스(C_RADD), IR 어드레스(IR_RADD) 또는 테스트 로우 어드레스(T_RADD)에 의해 선택된 워드라인의 액티브 및 프리차지 동작을 제어하기 위한 회로이다. 로우 회로(160)는 액티브 커맨드(ACT)가 인가되면 입력 어드레스(I_RADD)에 대응하는 워드라인을 액티브하고, 프리차지 커맨드(PRE)가 인가되면 액티브된 워드라인을 프리차지할 수 있다.
로우 회로(160)는 제1리프레시 신호(REF1)가 활성화되면 카운팅 어드레스(C_RADD)에 의해 선택된 워드라인을 제1리프레시하고, 제2리프레시 신호(REF2)가 활성화되면 IR 어드레스(IR_RADD)에 의해 선택된 워드라인을 제2리프레시할 수 있다. 여기서 제1 및 제2리프레시는 선택된 워드라인을 소정의 구간만큼 액티브하는 것을 나타낼 수 있다.
로우 회로(160)는 백업 신호(BACKUP)가 활성화되면 테스트 로우 어드레스(T_RADD)에 의해 선택된 워드라인을 소정의 구간 동안 액티브-프리차지하고, 다음으로 백업 워드라인(BWL)을 소정의 구간 동안 액티브-프리차지할 수 있다. 이러한 동작을 통해 테스트 로우 어드레스(T_RADD)에 의해 선택된 워드라인에 연결된 메모리 셀들(MC)의 데이터가 백업 워드라인(BWL)에 연결된 백업 메모리 셀들(BMC)로 카피될 수 있다.
또한 로우 회로(160)는 테스트 라이트 신호(T_WT) 또는 테스트 리드 신호(T_RD)가 활성화되면 테스트 로우 어드레스(T_RADD)에 의해 선택된 워드라인을 소정의 구간 동안 액티브-프리차지할 수 있다. 테스트 라이트 신호(T_WT)가 활성화된 경우 선택된 워드라인에 연결된 메모리 셀들(MC) 중 테스트 컬럼 어드레스(T_CADD)에 의해 선택된 하나 이상의 메모리 셀(MC)에 기준 데이터(R_DATA)가 라이트될 수 있다. 테스트 리드 신호(T_RD)가 활성화된 경우 선택된 워드라인에 연결된 메모리 셀들(MC) 중 테스트 컬럼 어드레스(T_CADD)에 의해 선택된 하나 이상의 메모리 셀(MC)들의 데이터가 리드되어 테스트 회로(180)로 출력(T_DATA)될 수 있다.
마지막으로 로우 회로(160)는 업데이트 신호(UPDATE)가 활성화되면 백업 워드라인(BWL)을 소정의 구간 동안 액티브-프리차지하고, 다음으로 테스트 로우 어드레스(T_RADD)에 의해 선택된 워드라인을 소정의 구간 동안 액티브-프리차지할 수 있다. 이러한 동작을 통해 백업 워드라인(BWL)에 연결된 백업 메모리 셀들(BMC)의 데이터가 테스트 로우 어드레스(T_RADD)에 의해 선택된 워드라인에 연결된 메모리 셀들(MC)로 카피될 수 있다.
컬럼 회로(170)는 리드 커맨드(RD)가 인가되면 입력 어드레스(I_CADD)에 의해 선택된 하나 이상의 비트라인을 통해 선택된 메모리 셀들(MC)의 데이터가 리드되도록 제어하고, 라이트 커맨드(WT)가 인가되면 입력 어드레스(I_CADD)에 의해 선택된 하나 이상의 비트라인을 통해 선택된 메모리 셀들(MC)에 데이터가 라이트되도록 제어할 수 있다. 데이터(DATA)는 리드 동작시 셀 어레이(110)에서 출력되어 컬럼 회로(170)를 통해 출력되는 데이터나 라이트 동작시 컬럼 회로(170)를 통해 셀 어레이(110)로 입력되는 데이터를 나타낼 수 있다.
컬럼 회로(170)는 테스트 라이트 신호(T_WT)가 활성화된 경우 R_DATA를 테스트 컬럼 어드레스(T_CADD)에 의해 선택된 하나 이상의 비트라인(BL)으로 전달하고, 테스트 리드 신호(T_RD)가 활성화된 경우 테스트 컬럼 어드레스(T_CADD)에 의해 선택된 하나 이상의 비트라인(BL)의 데이터(T_DATA)를 테스트 회로(180)로 전달할 수 있다. 101은 컬럼 회로(170)와 테스트 회로(180) 사이에 데이터(R_DATA, T_DATA)가 전달되는 다수의 라인을 나타낸 것이다.
테스트 회로(180)는 다수의 메모리 셀들(MC) 중 선택된 하나 이상의 메모리 셀들의 데이터 보유 시간(data retention time)을 테스트할 수 있다. 테스트 회로(180)는 선택된 하나 이상의 메모리 셀(MC)의 데이터 보유 시간이 기준 시간 이상인 경우 패스로 판정하고, 그렇지 않은 경우 페일로 판정할 수 있다. 테스트 회로(180)는 전자의 경우 페일 신호(FAIL)를 비활성화하고, 후자의 경우 페일 신호(FAIL)를 활성화할 수 있다. 테스트 회로(180)는 테스트를 위한 각 동작을 리프레시 커맨드(REF)가 인가되면 리프레시 구간에서 수행할 수 있다. 이때 리프레시되는 워드라인과 테스트 대상인 워드라인은 서로 다른 셀 매트에 포함된 워드라인인일 수 있다.
테스트 회로(180)는 다음과 같은 방법으로 메모리 셀(MC)의 데이터 보유 시간을 테스트할 수 있다. 테스트 회로(180)는 테스트 대상인 메모리 셀들(MC)을 선택하기 위해 테스트 로우 어드레스(T_RADD) 및 테스트 컬럼 어드레스(T_CADD)를 생성할 수 있다. 테스트 회로(180)는 첫번째 리프레시 커맨드(REF)에 응답하여 백업 신호(BACKUP)를 활성화할 수 있다. 백업 신호(BACKUP)가 활성화되면 테스트 로우 어드레스(T_RADD)에 대응하는 워드라인(이하 테스트 대상 워드라인)에 연결된 메모리 셀들(MC)의 데이터가 백업 워드라인(BWL)에 연결된 백업 메모리 셀들(BMC)로 카피될 수 있다.
테스트 회로(180)는 두번째 리프레시 커맨드(REF)에 응답하여 테스트 라이트 신호(T_WT)를 활성화할 수 있다. 테스트 라이트 신호(T_WT)가 활성화되면 테스트 대상 워드라인의 메모리 셀들(MC) 중 테스트 컬럼 어드레스(T_CADD)에 대응하는 하나 이상의 메모리 셀들(MC, 이하 테스트 대상 메모리 셀이라 함)에 기준 데이터(R_DATA)가 라이트될 수 있다(이하 테스트 라이트 동작).
테스트 회로(180)는 세번째 리프레시 커맨드(REF)에 응답하여 테스트 리드 신호(T_RD)를 활성화할 수 있다. 테스트 리드 신호(T_RD)가 활성화되면 테스트 대상 메모리 셀들(MC)에서 데이터가 리드되어 테스트 회로(180)로 전달(T_DATA)되고, 테스트 회로(180)는 테스트 데이터(T_DATA)와 기준 데이터(R_DATA)를 비교하여 테스트 대상 메모리 셀들(MC)의 데이터 보유 시간이 기준 시간 이상인지 판정할 수 있다. 여기서 기준 시간은 인접한 두 리프레시 커맨드들(REF) 사이 이상의 시간일 수 있다(이하 테스트 비교 동작).
테스트 대상 메모리 셀들(MC) 모두의 데이터 보유 시간이 기준 시간 이상인 경우 테스트 대상 메모리 셀들(MC)의 데이터가 기준 시간 동안 보존되므로 테스트 대상인 메모리 셀들(MC)에서 리드된 데이터(T_DATA)와 기준 데이터(R_DATA)는 동일하다. 그러나 테스트 대상 메모리 셀들(MC) 중 하나 이상의 메모리 셀(MC)의 데이터 보유 시간이 기준 시간보다 짧은 경우 이러한 메모리 셀들(MC)의 데이터가 기준 시간 동안 보존되지 않고 소실되므로 테스트 데이터(T_DATA)와 기준 데이터(R_DATA)는 다르다.
테스트 회로(180)는 테스트 대상 메모리 셀들(MC)의 테스트가 완료될 때마다 테스트 컬럼 어드레스(T_CADD)를 변경하면서 테스트 라이트 동작 및 테스트 비교 동작을 반복하여 수행할 수 있다. 테스트 회로(180)는 테스트 로우 어드레스(T_RADD)에 대응하는 워드라인에 연결된 메모리 셀들(MC)의 테스트가 모두 완료되면(해당 워드라인에 마지막으로 연결된 메모리 셀의 테스트 비교 동작이 완료됨) 다음 리프레시 커맨드(REF)에 응답하여 업데이트 신호(UPDATE)를 활성화하고, 테스트 로우 어드레스(T_RADD)를 변경할 수 있다. 백업 워드라인(BWL)에 연결된 백업 메모리 셀들(BMC)의 데이터가 로우 어드레스(T_RADD)에 대응하는 워드라인에 연결된 메모리 셀들(MC)로 카피될 수 있다. 이러한 과정을 통해 테스트 회로(180)에 의한 테스트는 모든 워드라인들에 대해 반복될 수 있다.
테스트 대상 워드라인에 대한 테스트가 진행되는 동안 테스트 대상 워드라인에 대한 노멀 액세스 동작(액티브, 리드, 라이트 동작)은 수행될 수 없다. 테스트 구간 동안 테스트 대상 메모리 셀들의 데이터가 변경되면 안되기 때문이다. 도 1의 메모리 장치는 테스트가 시작되면 먼저 테스트 대상 워드라인의 데이터를 백업 워드라인에 카피하고, 테스트 구간 동안 테스트 대상 워드라인 대신에 백업 워드라인에 대해 노멀 액세스 동작을 수행하고, 테스트가 완료되면 백업 워드라인의 데이터를 테스트 대상 워드라인에 카피함으로써 테스트 동작과 노멀 액세스 동작을 함께 수행할 수 있다.
또한 메모리 장치는 리프레시 커맨드(REF)이 인가되어 카운팅 어드레스(C_RADD)에 대응하는 워드라인이 리프레시되는 동안 테스트 로우 어드레스(T_RADD)에 대응하는 워드라인을 테스트할 수 있다. 즉, 리프레시와 테스트를 동시에 수행할 수 있다. 이를 위해 리프레시가 수행되는 셀 매트와 테스트가 수행되는 셀 매트는 서로 다를 수 있다. 또한 각각의 셀 매트는 백업 워드라인을 포함할 수 있다.
도 2는 도 1의 메모리 장치의 동작을 설명하기 위한 도면이다.
도 2를 참조하면, 직사각형(201)은 한번에 테스트되는 하나 이상의 메모리 셀을 나타내고, 직사각형(202)은 한번에 테스트되는 하나 이상의 메모리 셀에 대응하는 하나 이상의 백업 메모리 셀을 나타낼 수 있다. 같은 열에 배치된 직사각형들은 같은 워드라인에 연결된 메모리 셀들을 나타낼 수 있다.
테스트가 시작되면 먼저 테스트 대상 워드라인(TEST_WL)의 메모리 셀(201)들의 데이터가 백업 워드라인(BWL)의 백업 메모리 셀들(202)로 카피될 수 있다(S1).
이후 테스트 대상 워드라인(TEST_WL)에 연결된 메모리 셀들이 차례로 테스트(S2_1 - S2_m, m은 자연수) 될 수 있다. 이때 직사각형(203)은 테스트 대상 워드라인(TEST_WL)의 메모리 셀들 중 테스트가 완료된 메모리 셀들을 나타낼 수 있다. 이때 테스트 대상 메모리 셀들의 테스트가 완료될 때마다 테스트 컬럼 어드레스(T_CADD)가 차례로 증가하여 테스트 대상 메모리 셀들이 변경될 수 있다.
테스트 대상 워드라인(TEST_WL)에 연결된 모든 메모리 셀들에 대한 테스트가 완료된 후 백업 워드라인(BWL)의 백업 메모리 셀들(202)의 데이터가 테스트 대상 워드라인(TEST_WL)의 메모리 셀들(201)로 카피될 수 있다(S3). 이후 테스트 로우 어드레스(T_RADD)가 변경되면 테스트 대상 워드라인이 변경되며 테스트 동작은 S1, S2_1 - S2_m, S3와 동일하게 수행될 수 있다.
도 3은 셀 어레이(110)의 구성의 일부를 도시한 도면이다.
도 3을 참조하면, 각 셀 매트(MAT0 - MATn)는 대응하는 제1라인 쌍(MIO<0:n>/MIOB<0:n>)과 연결되며 각 제1라인 쌍(MIO<0:n>/MIOB<0:n>)은 대응하는 매트 스위치(SW0 - SWn)를 통해 제2데이터 라인 쌍(BIO, BIOB)와 연결될 수 있다. 매트 스위치(SW0 - SWn)는 다수의 매트 선택신호(RMA<0:n>) 중 대응하는 매트 선택신호에 응답하여 온/오프될 수 있다.
셀 매트(MATx)는 다수의 메모리 셀(미도시 됨)을 포함하는 서브 어레이(SUB_ARRAY), 다수의 감지 증폭기(SEN0 - SENm)를 포함할 수 있다. 각 감지 증폭기(SEN0 - SENm)는 대응하는 비트라인(도 3에 미도시 됨)의 데이터를 증폭할 수 있다.
리프레시 동작 및 테스트 동작시 매트 선택신호들(RMA<0:n>)은 활성화되지 않는다. 따라서 리프레시 동작 및 테스트 동작을 위해 서로 다른 매트에서 워드라인이 동시에 액티브되어도 액티브된 워드라인에 연결된 메모리 셀들의 데이터가 제2데이터 라인 쌍(BIO, BIOB)으로 전달되지 않기 때문에 데이터가 충돌할 염려가 없다. 따라서 리프레시 동작과 테스트 동작을 동시에 수행하는 것이 가능하다.
도 4는 테스트 회로(180)의 구성도이다.
도 4를 참조하면, 테스트 회로(180)는 테스트 어드레스 생성부(410), 기준 데이터 생성부(420) 및 테스트 제어부(430)를 포함할 수 있다.
테스트 어드레스 생성부(410)는 테스트 로우 어드레스(T_RADD) 및 테스트 컬럼 어드레스(T_CADD)를 생성하고, 테스트 로우 어드레스(T_RADD) 및 테스트 컬럼 어드레스(T_CADD)의 값을 변경할 수 있다.
테스트 어드레스 생성부(410)는 테스트 리드 신호(T_RD)가 활성화된 후 소정의 시간이 지난 후에 테스트 컬럼 어드레스(T_CADD)의 값을 변경할 수 있다. 보다 자세히 살펴보면 테스트 어드레스 생성부(410)는 테스트 리드 신호(T_RD)에 응답하여 리드된 데이터(T_DATA)와 기준 데이터(R_DATA)의 비교가 완료된 후 테스트 컬럼 어드레스(T_CADD)의 값을 1씩 증가시킬 수 있다. 테스트 컬럼 어드레스(T_CADD)가 종료값(예, 최대값)인 경우 테스트 컬럼 어드레스(T_CADD)의 값으로 초기값(예, 최소값)으로 변경할 수 있다.
테스트 어드레스 생성부(410)는 업데이트 신호(UPDATE)가 활성화된 후 소정의 시간이 지난 후에 테스트 로우 어드레스(T_RADD)의 값을 변경할 수 있다. 보다 자세히 살펴보면 테스트 어드레스 생성부(410)는 업데이트 신호(UPDATE)에 응답하여 백업 워드라인(BWL)에 연결된 백업 메모리 셀들(BMC)의 데이터가 테스트 대상 워드라인에 연결된 메모리 셀들(MC)로 카피된 후 테스트 로우 어드레스(T_RADD)의 값을 1씩 증가시킬 수 있다. 테스트 로우 어드레스(T_RADD)가 종료값(예, 최대값)인 경우 테스트 로우 어드레스(T_RADD)의 값으로 초기값(예, 최소값)으로 변경할 수 있다.
테스트 어드레스 생성부(410)는 테스트 컬럼 어드레스(T_CADD)가 변경되면 컬럼 변경 신호(C_CHANGE)를 활성화하고, 테스트 로우 어드레스(T_RADD)가 변경되면 로우 변경 신호(R_CHANGE)를 활성화할 수 있다. 또한 테스트 어드레스 생성부(410)는 테스트 컬럼 어드레스(T_CADD)가 종료값에 도달하면 종료신호(END)를 활성화할 수 있다.
기준 데이터 생성부(420)는 테스트 리드 신호(T_RD) 또는 테스트 라이트 신호(T_WT)에 응답하여 기준 데이터(R_DATA)를 생성할 수 있다. 기준 데이터 생성부(420)는 테스트 리드 신호(T_RD)가 활성화된 경우 기준 데이터(R_DATA)를 생성하여 라인들(401)을 통해 테스트 제어부(430)로 전달하고, 테스트 라이트 신호(T_WT)가 활성화된 경우 101을 통해 테스트 회로(180)의 외부로 출력할 수 있다.
테스트 제어부(430)는 테스트 대상 메모리 셀들(MC)의 데이터가 백업 메모리 셀들(BMC)로 카피되도록 제어하고, 테스트 대상 메모리 셀들(MC)에 기준 데이터(R_DATA)가 라이트되도록 제어하고, 테스트 대상 메모리 셀들(MC)에서 리드된 데이터(T_DATA)와 기준 데이터(R_DATA)를 비교하여 테스트 대상 메모리 셀들(MC)의 패스 또는 페일을 판정하고, 백업 메모리 셀들(BMC)의 데이터가 테스트 대상 메모리 셀들(MC)로 카피되도록 제어할 수 있다.
테스트 제어부(430)는 로우 변경 신호(R_CHANGE)가 활성화된 후 첫번째 리프레시 커맨드(REF)가 인가되면 백업 신호(BACKUP)를 활성화할 수 있다. 테스트 제어부(430)는 로우 변경 신호(R_CHANGE)가 활성화된 후 두번째 리프레시 커맨드(REF)가 인가되면 테스트 라이트 신호(T_WT)를 활성화할 수 있다. 테스트 제어부(430)는 로우 변경 신호(R_CHANGE)가 활성화된 후 세번째 리프레시 커맨드(REF)가 인가되면 테스트 리드 신호(T_RD)를 활성화하고, 테스트 리드 신호(T_RD)에 응답하여 리드된 데이터(T_DATA)와 기준 데이터(R_DATA)를 비교하여 페일 신호(FAIL)를 생성할 수 있다.
그 후 테스트 제어부(430)는 컬럼 변경 신호(C_CHANGE)가 활성화된 후 첫번째 리프레시 커맨드(REF)가 인가되면 테스트 라이트 신호(T_WT)를 활성화하고, 두번째 리프레시 커맨드(REF)가 인가되면 테스트 리드 신호(T_RD)를 활성화하고, 페일 신호(FAIL)를 생성할 수 있다.
테스트 제어부(430)는 종료신호(END)가 활성화된 상태에서 테스트 라이트 신호(T_WT) 및 테스트 리드 신호(T_RD)를 각각 1회씩 활성화한 후 리프레시 커맨드(REF)가 인가되면 업데이트 신호(UPDATE)를 활성화할 수 있다.
도 5는 도 1의 메모리 장치의 테스트 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 리프레시 커맨드(REF)에 응답하여 백업 신호(BACKUP)가 활성화된 경우(E1) 리프레시 동작을 수행하는 구간에서 테스트 대상 워드라인에 연결된 메모리 셀들(MC)의 데이터가 백업 워드라인(BWL)에 연결된 백업 메모리 셀들(BMC)로 카피될 수 있다. 그 다음으로 리프레시 커맨드(REF)가 인가되면 테스트 라이트 신호(T_WT)가 활성화되어 리프레시 동작이 수행되는 구간에서 테스트 컬럼 어드레스(T_CADD)에 대응하는 메모리 셀들(MC)에 기준 데이터(R_DATA)가 라이트될 수 있다(E2). 그 다음으로 리프레시 커맨드(REF)가 인가되면 테스트 리드 신호(T_RD)가 활성화되고, 리드된 데이터(T_DATA)와 기준 데이터(R_DATA)를 비교하여 그 결과에 따라 페일 신호(FAIL)가 활성화되거나 비활성화될 수 있다(E3, 페일 신호(FAIL)는 비활성화됨). 테스트 대상 메모리 셀들(MC)의 테스트가 완료되면 테스트 컬럼 어드레스(T_CADD)가 변경될 수 있다(E4).
테스트 라이트 동작 및 테스트 비교 동작이 반복되다가 테스트 대상 메모리 셀들(MC)이 페일로 판정된 경우(E5) 테스트 대상 로우 어드레스(T_RADD)가 제2어드레스 저장부(150)에 제2어드레스로 저장되고 제2리프레시 인에이블 신호(R2_EN)가 활성화될 수 있다. 도 5에서는 테스트 컬럼 어드레스(T_CADD)가 초기값(0)에서 시작하여 1씩 더해져서 종료값(max)에 도달한 후 다시 초기값(0)으로 변경되는 경우를 도시하였다. 또한 테스트 컬럼 어드레스(T_CADD)가 q(q는 자연수)일 때 페일이 검출되는 경우를 도시하였다.
테스트 대상 워드라인에 연결된 메모리 셀들(MC)에 대한 테스트가 완료되면 리프레시 커맨드(REF)에 응답하여 업데이트 신호(UPDATE)가 활성화되고, 리프레시 동작을 수행하는 구간에서 백업 워드라인(BWL)에 연결된 백업 메모리 셀들(BMC)의 데이터가 테스트 대상 워드라인에 연결된 메모리 셀들(MC)로 카피될 수 있다(E6). 그 후 테스트 로우 어드레스(T_RADD)의 값이 변경될 수 있다. 도 5에서는 테스트 로우 어드레스(T_RADD)의 값이 p(p는 자연수)에서 p+1로 변경되는 경우를 도시하였다.
도 6은 제1실시예에 따른 도 1의 메모리 장치의 리프레시 동작을 설명하기 위한 도면이다.
도 6을 참조하면, 제2리프레시 인에이블 신호(R2_EN)가 비활성화된 상태에서 메모리 장치는 카운팅 어드레스(C_RADD)에 의해 차례로 선택되는 워드라인을 리프레시하는 제1리프레시 동작만 수행할 수 있다(R2_DISABLE). 제2리프레시 인에이블 신호(R2_EN)가 활성화된 후에는 제1리프레시와 제2리프레시가 함께 수행될 수 있으며, 제2리프레시는 리프레시 커맨드(REF)가 소정의 횟수(예, 32회)만큼 인가될 때마다 수행될 수 있다(R2_ENIBLE).
도 7는 제2실시예에 따른 도 1의 메모리 장치의 리프레시 동작을 설명하기 위한 도면이다. 도 7에서는 카운팅 어드레스(C_RADD) 및 IR 어드레스(IR_RADD)가 6비트인 경우를 도시하였다.
도 7을 참조하면, 제2리프레시 인에이블 신호(R2_EN)가 비활성화된 상태에서 메모리 장치는 카운팅 어드레스(C_RADD)에 의해 차례로 선택되는 워드라인을 리프레시하는 제1리프레시 동작만 수행할 수 있다(R2_DISABLE). 제2리프레시 인에이블 신호(R2_EN)가 활성화된 후에는 제1리프레시와 제2리프레시가 함께 수행될 수 있으며, 제2리프레시는 카운팅 어드레스(C_RADD)와 IR 어드레스(IR_RADD)를 비교하여 하나 이상의 비트가 다르고, 나머지 비트들은 다른 경우에만 리프레시 커맨드(REF)가 인가되면 제2리프레시 신호(REF2)를 활성화할 수 있다.
제2어드레스 저장부(150)에 저장된 어드레스가 001010(10)이라 하자. 제2리프레시 인에이블 신호(R2_EN)가 활성화되면 001010(10)의 값을 가지는 IR 어드레스(IR_RADD)가 제2어드레스 저장부(150)에서 출력된다. 카운팅 어드레스(C_RADD)가 001010(10)인 경우, 즉 카운팅 어드레스(C_RADD)와 IR 어드레스(IR_RADD)의 모든 비트가 같은 경우 리프레시 커맨드(REF)에 응답하여 제1리프레시 신호(REF1)가 활성화되고, 카운팅 어드레스(C_RADD) = 001010(10)에 대응하는 10번 워드라인이 리프레시된다.
다음으로 카운팅 어드레스(C_RADD) = 101010(42)일 때 리프레시 커맨드(REF)가 인가되면 제1리프레시 신호가 활성화되고, 카운팅 어드레스(C_RADD) = 101010(42)에 대응하는 42번 워드라인이 제1리프레시된다. 이와 함께 카운팅 어드레스(C_RADD)와 IR 어드레스(IR_RADD)가 최상위 비트만 다르고, 나머지 5비트가 같으므로 제2리프레시 신호가 활성화되어 IR 어드레스(IR_RADD)에 대응하는 10번 워드라인이 제2리프레시된다.
이때 카운팅 어드레스(C_RADD)와 IR 어드레스(IR_RADD) 중 제2리프레시 수행여부를 위해 비교되는 비트의 개수는 IR 어드레스(IR_RADD)에 대응하는 워드라인이 리프레시 구간동안 리프레시되는 횟수에 대응할 수 있다. 예를 들어, 카운팅 어드레스(C_RADD)와 IR 어드레스(IR_RADD)가 각각 10비트라고 하자. 두 어드레스(C_RADD, IR_RADD)의 10비트 중 하위 10-k(k는 10이하인 자연수)비트가 같고, 상위 k비트가 다른 경우 IR 어드레스(IR_RADD)에 대응하는 워드라인을 제2리프레시한다고 하면 IR 어드레스(IR_RADD)에 대응하는 워드라인은 리프레시 구간 동안 2k-1회 제2리프레시될 수 있다. IR 어드레스(IR_RADD)에 대응하는 워드라인이 리프레시 구간 동안 제1 또는 제2리프레시되는 횟수는 2k회(제1리프레시 1회, 제2리프레시 2k-1회)일 수 있다.
도 7에서는 두 어드레스(C_RADD, IR_RADD)에 포함된 다수의 비트 중 상위 1비트만 다르고 나머지 비트들이 같은 경우 IR 어드레스(IR_RADD)에 대응하는 워드라인이 제2리프레시되는 경우에 대해서 개시하였다. 따라서 도 7에서는 IR 어드레스(IR_RADD)에 대응하는 워드라인은 리프레시 구간 동안 총 2회(제1리프레시 1회, 제2리프레시 21-1회) 리프레시될 수 있다.
도 7을 참조하면, 제2리프레시가 비활성화된 구간(R2_DISABLE)에서는 제2리프레신 신호(REF2)는 활성화되지 않는다. 제2리프레시가 활성화된 구간(R2_ENABLE)에서는 IR 어드레스(IR_RADD)와 카운팅 어드레스(C_RADD)의 모든 비트가 같은 경우 제1리프레시 신호(REF1)가 활성화되고, IR 어드레스(IR_RADD)와 카운팅 어드레스(C_RADD)의 상위 1비트는 다르고 하위 5비트는 같은 경우 제1 및 제2리프레시 신호(REF1, REF2)가 활성화될 수 있다.
도 8a 및 도 8b는 제2실시예에 따른 메모리 장치와 동일한 방법을 사용하여 수행되는 리프레시 동작을 설명하기 위한 도면이다. 이하에서 설명되는 리프레시 동작을 수행하는 메모리 장치는 8196개(WL0 - WL8195)의 워드라인을 포함한다고 가정하자. 따라서 카운팅 어드레스(C_RADD) 및 IR 어드레스(IR_RADD)는 13비트의 신호이다. 또한 검출 동작시 10번 워드라인의 어드레스 0000000001010가 검출되어 제2어드레스 저장부(150)에 저장되었다고 가정하자.
도 8a는 검출된 워드라인을 리프레시 구간 동안 총 21회(제1리프레시 1회, 제2리프레시 21-1회) 리프레시하는 동작을 설명하기 위한 도면이다.
도 8a를 참조하면, 카운팅 어드레스(C_RADD)가 10(0000000001010)인 경우 10번 워드라인이 제1리프레시되고, 카운팅 어드레스(C_RADD)가 4106(1000000001010)인 경우 4106번 워드라인이 제1리프레시되고, 10번 워드라인이 제2리프레시된다.
도 8b는 검출된 워드라인을 리프레시 구간 동안 총 22회(제1리프레시 1회, 제2리프레시 22-1회) 리프레시하는 동작을 설명하기 위한 도면이다.
도 8b를 참조하면, 카운팅 어드레스(C_RADD)가 10(0000000001010)인 경우 10번 워드라인이 제1리프레시되고, 카운팅 어드레스(C_RADD)가 2058(0100000001010)인 경우 2058번 워드라인이 제1리프레시되고, 10번 워드라인이 제2리프레시된다. 또한 카운팅 어드레스(C_RADD)가 4106(1000000001010)인 경우 4106번 워드라인이 이 제1리프레시되고, 10번 워드라인이 제2리프레시되고, 카운팅 어드레스(C_RADD)가 6154(1100000001010)인 경우 6154번 워드라인이 제1리프레시되고, 10번 워드라인이 제2리프레시된다.
도 1 내지 도 8에서 설명한 메모리 장치는 내부적으로 데이터 보유 시간이 기준에 미치지 못하는 메모리 셀들을 검출하고, 이러한 메모리 셀들의 어드레스를 저장하여 리프레시 빈도를 높임으로써 데이터 보유 시간이 기준에 미치지 못하는 메모리 셀들을 포함하는 메모리 장치가 정상적으로 동작하도록 할 수 있다.
이하에서는 도 1 내지 도 8b를 참조하여 메모리 장치의 동작 방법에 대해 설명한다.
도 1의 메모리 장치에서 테스트 회로(180)는 테스트 로우 어드레스(T_RADD) 및 테스트 컬럼 어드레스(T_CADD)를 생성함으로써 다수의 메모리 셀들(MC) 중 하나 이상의 메모리 셀(MC)이 선택되도록 할 수 있다(셀 선택 단계). 다음으로 테스트 회로(180)는 테스트 로우 어드레스(T_RADD)에 대응하는 워드라인에 연결된 메모리 셀들(MC)의 데이터가 백업 워드라인(BWL)에 연결된 백업 메모리 셀들(BMC)로 카피되도록 제어할 수 있다(데이터 백업 단계).
테스트 회로(180)는 테스트 대상 메모리 셀(MC)의 데이터 보유 시간을 테스트할 수 있다. 테스트 회로(180)는 테스트 대상 메모리 셀(MC)에 기준 데이터(R_DATA)가 라이트되도록 제어하고, 기준 시간이 지난 후 테스트 대상 메모리 셀(MC)에서 리드된 데이터(T_DATA)와 기준 데이터(R_DATA)를 비교하여 테스트 대상 메모리 셀들(MC)의 패스 또는 페일을 판정할 수 있다(테스트 단계).
테스트 회로(180)는 테스트 대상 메모리 셀들(MC)에서 리드된 데이터(T_DATA)와 기준 데이터(R_DATA)가 같으면 테스트 대상 메모리 셀들(MC)을 패스로 판정하고, 다르면 페일로 판정할 수 있다. 테스트 회로(180)는 테스트 대상 메모리 셀들(MC)이 페일로 판정된 경우 테스트 대상 메모리 셀들(MC)의 어드레스가 제2어드레스 저장부(150)에 저장되도록 제어할 수 있다. 테스트가 수행되는 동안 제어회로는 테스트 대상 메모리 셀들(MC) 대신에 백업 메모리 셀들(BMC)이 액세스되도록 제어할 수 있다.
테스트 회로(180)는 테스트 동작이 완료되면 백업 메모리 셀들(BMC)의 데이터가 테스트 대상 메모리 셀들(MC)로 카피되도록 할 수 있다(업데이트 단계). 제어회로는 제2어드레스 저장부(150)에 저장된 어드레스에 대응하는 메모리 셀들(MC), 즉 페일로 판정된 메모리 셀들(MC)이 다른 메모리 셀들(MC)보다 높은 빈도로 리프레시되도록 제어할 수 있다. 보다 자세하게는 페일로 판정된 메모리 셀들(MC)이 리프레시 구간에서 1회 이상 제2리프레시 되도록 제어할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (26)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 다수의 메모리 셀이 연결된 다수의 워드라인;
    상기 다수의 워드라인과 동일 셀 매트에 배치되며, 다수의 백업 메모리 셀이 연결된 백업 워드라인;
    상기 다수의 워드라인 중 선택된 워드라인의 상기 다수의 메모리 셀 중 선택된 하나 이상의 메모리 셀의 데이터가 상기 백업 워드라인의 상기 다수의 백업 메모리 셀 중 하나 이상의 백업 메모리 셀로 카피하는 백업 동작, 상기 선택된 워드라인의 상기 선택된 하나 이상의 메모리 셀의 데이터 보유 시간을 테스트하여 패스 또는 페일로 판정하는 테스트 동작, 및 상기 백업 워드라인의 상기 하나 이상의 백업 메모리 셀의 데이터가 상기 하나 이상의 메모리 셀로 카피하는 업데이트 동작을 수행하는 테스트 회로; 및
    상기 선택된 워드라인의 상기 선택된 하나 이상의 메모리 셀 대신에 상기 백업 워드라인의 상기 하나 이상의 백업 메모리 셀이 액세스되도록 제어하는 제어회로
    를 포함하고, 상기 테스트 회로는, 리프레시 커맨드에 응답하여, 상기 백업 동작, 상기 테스트 동작 및 상기 업데이트 동작을 순차적으로 수행하는 메모리 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서,
    상기 테스트 회로는
    상기 선택된 워드라인의 상기 선택된 하나 이상의 메모리 셀에 기준 데이터를 라이트하고, 소정의 시간이 지난 후 상기 선택된 워드라인의 상기 선택된 하나 이상의 메모리 셀의 데이터를 리드하여 상기 기준 데이터와 비교하는 메모리 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서,
    상기 테스트 회로는
    상기 선택된 워드라인의 상기 선택된 하나 이상의 메모리 셀에서 리드된 데이터와 상기 기준 데이터가 같으면 상기 선택된 하나 이상의 메모리 셀을 패스로 판정하고, 상기 선택된 워드라인의 상기 선택된 하나 이상의 메모리 셀에서 리드된 데이터와 상기 기준 데이터가 다르면 상기 선택된 하나 이상의 메모리 셀을 페일로 판정하는 메모리 장치.
  17. 삭제
  18. 삭제
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서,
    상기 제어회로는
    상기 선택된 워드라인의 상기 선택된 하나 이상의 메모리 셀이 페일로 판정되면, 상기 선택된 워드라인이 다른 워드라인들보다 높은 빈도로 리프레시되도록 제어하는 메모리 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서,
    상기 제어회로는
    상기 선택된 워드라인의 상기 선택된 하나 이상의 메모리 셀의 테스트가 수행되는 구간에서 상기 선택된 워드라인의 상기 선택된 하나 이상의 메모리 셀의 어드레스를 제1어드레스로 저장하고, 상기 선택된 워드라인의 상기 선택된 하나 이상의 메모리 셀이 페일로 판정되면 상기 선택된 워드라인의 어드레스를 제2어드레스로 저장하는 메모리 장치.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 20항에 있어서,
    상기 제어회로는
    액세스 명령에 대응하는 입력 어드레스가 상기 제1어드레스와 같으면 상기 상기 백업 워드라인의 상기 하나 이상의 백업 메모리 셀이 액세스되도록 제어하고, 상기 제2어드레스에 대응하는 메모리 셀들이 리프레시 구간 - 상기 리프레시 구간은 상기 다수의 메모리 셀들이 차례로 1회 제1리프레시되는 구간임 - 동안 1회 이상 제2리프레시 되도록 제어하는 메모리 장치.
  22. 다수의 메모리 셀이 연결된 다수의 워드라인 및 상기 다수의 워드라인과 동일 셀 매트에 배치되며, 하나 이상의 백업 메모리 셀이 연결된 백업 워드라인을 포함하는 메모리 장치의 동작 방법에 있어서,
    상기 다수의 워드라인 중 선택된 워드라인의 상기 다수의 메모리 셀 중 하나 이상의 메모리 셀을 선택하는 단계;
    리프레시 커맨드에 응답하여, 상기 선택된 워드라인의 상기 선택된 하나 이상의 메모리 셀의 데이터를 상기 하나 이상의 백업 메모리 셀로 카피하는 단계;
    상기 리프레시 커맨드에 응답하여, 상기 선택된 워드라인의 상기 선택된 하나 이상의 메모리 셀의 데이터 보유 시간을 테스트 하는 단계; 및
    상기 리프레시 커맨드에 응답하여, 상기 백업 워드라인의 상기 하나 이상의 백업 메모리 셀의 데이터를 상기 선택된 하나 이상의 메모리 셀로 카피하는 단계
    를 포함하는 메모리 장치의 동작 방법.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제 22항에 있어서,
    상기 선택된 워드라인의 상기 선택된 하나 이상의 메모리 셀을 테스트 하는 단계는
    상기 선택된 하나 이상의 메모리 셀에 기준 데이터를 라이트하는 단계;
    소정의 시간이 지난 후 상기 선택된 하나 이상의 메모리 셀의 데이터를 리드하여 상기 기준 데이터와 비교하는 단계; 및
    상기 선택된 하나 이상의 메모리 셀의 데이터를 리드하여 상기 기준 데이터의 비교 결과에 따라 패스 또는 페일을 판정하는 단계
    를 포함하는 메모리 장치의 동작 방법.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제 23항에 있어서,
    상기 패스 또는 페일을 판정하는 단계는
    상기 선택된 하나 이상의 메모리 셀에서 리드된 데이터와 상기 기준 데이터가 같으면 상기 선택된 하나 이상의 메모리 셀을 상기 패스로 판정하고, 상기 선택된 하나 이상의 메모리 셀에서 리드된 데이터와 상기 기준 데이터가 다르면 상기 선택된 하나 이상의 메모리 셀을 상기 페일로 판정하는 메모리 장치의 동작 방법.
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제 22항에 있어서,
    상기 선택된 하나 이상의 메모리 셀의 데이터 보유 시간을 테스트하는 구간에서 상기 선택된 하나 이상의 메모리 셀 대신에 상기 하나 이상의 백업 메모리 셀을 액세스하는 메모리 장치의 동작 방법.
  26. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈
    제 23항에 있어서,
    상기 선택된 하나 이상의 메모리 셀이 상기 페일로 판정된 경우 상기 선택된 하나 이상의 메모리 셀은 다른 메모리 셀들보다 높은 빈도로 리프레시되도록 제어하는 메모리 장치의 동작 방법.
KR1020150167633A 2015-11-27 2015-11-27 메모리 장치 및 메모리 장치의 동작 방법 Active KR102405054B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150167633A KR102405054B1 (ko) 2015-11-27 2015-11-27 메모리 장치 및 메모리 장치의 동작 방법
TW105109863A TWI677874B (zh) 2015-11-27 2016-03-29 記憶體裝置及其操作方法
US15/089,230 US10157685B2 (en) 2015-11-27 2016-04-01 Memory device and operating method thereof
CN201610439739.1A CN106816180B (zh) 2015-11-27 2016-06-17 存储器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150167633A KR102405054B1 (ko) 2015-11-27 2015-11-27 메모리 장치 및 메모리 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170062624A KR20170062624A (ko) 2017-06-08
KR102405054B1 true KR102405054B1 (ko) 2022-06-08

Family

ID=58777760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150167633A Active KR102405054B1 (ko) 2015-11-27 2015-11-27 메모리 장치 및 메모리 장치의 동작 방법

Country Status (4)

Country Link
US (1) US10157685B2 (ko)
KR (1) KR102405054B1 (ko)
CN (1) CN106816180B (ko)
TW (1) TWI677874B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102591121B1 (ko) * 2016-09-28 2023-10-19 에스케이하이닉스 주식회사 반도체장치
KR102634813B1 (ko) * 2016-10-10 2024-02-13 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20190074691A (ko) 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR102468710B1 (ko) * 2018-03-26 2022-11-21 에스케이하이닉스 주식회사 메모리 장치와 메모리 컨트롤러를 포함하는 메모리 시스템, 및 그의 동작방법
KR20200052649A (ko) * 2018-11-07 2020-05-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
KR102648186B1 (ko) * 2018-12-24 2024-03-18 에스케이하이닉스 주식회사 트래이닝 기능을 갖는 반도체 시스템
KR102685470B1 (ko) 2018-12-24 2024-07-17 에스케이하이닉스 주식회사 트래이닝 기능을 갖는 반도체 장치 및 반도체 시스템
KR102674550B1 (ko) 2019-10-07 2024-06-13 삼성전자주식회사 온-다이 미러링 기능을 갖는 메모리 칩 및 그것을 테스트하는 방법
CN112927750A (zh) * 2021-03-01 2021-06-08 长鑫存储技术有限公司 失效单元测试方法及装置、存储介质、电子设备
CN116583902A (zh) * 2021-12-08 2023-08-11 华为技术有限公司 存储器、存储器测试方法和电子设备
CN116340191B (zh) * 2023-05-31 2023-08-08 合肥康芯威存储技术有限公司 一种存储器固件的测试方法、装置、设备及介质
US12307258B2 (en) * 2023-07-07 2025-05-20 Quanta Computer Inc. Systems and methods for efficient transfer of data to a baseboard management controller

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130173970A1 (en) * 2012-01-01 2013-07-04 Mosys, Inc. Memory device with background built-in self-testing and background built-in self-repair

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56101691A (en) * 1980-01-14 1981-08-14 Toshiba Corp Refresh control system
US4747082A (en) * 1984-11-28 1988-05-24 Hitachi Ltd. Semiconductor memory with automatic refresh means
US5307481A (en) * 1990-02-28 1994-04-26 Hitachi, Ltd. Highly reliable online system
US5157634A (en) * 1990-10-23 1992-10-20 International Business Machines Corporation Dram having extended refresh time
US6272588B1 (en) * 1997-05-30 2001-08-07 Motorola Inc. Method and apparatus for verifying and characterizing data retention time in a DRAM using built-in test circuitry
US6122206A (en) * 1998-03-16 2000-09-19 Nec Corporation Semiconductor memory device having means for outputting redundancy replacement selection signal for each bank
US7225375B2 (en) * 2004-03-31 2007-05-29 International Business Machines Corporation Method and apparatus for detecting array degradation and logic degradation
JP2006260630A (ja) * 2005-03-15 2006-09-28 Elpida Memory Inc 半導体記憶装置における不良解析方法及び半導体記憶装置
CN1862706A (zh) * 2005-05-12 2006-11-15 恩益禧电子股份有限公司 易失性半导体存储器
JP5014125B2 (ja) * 2005-05-30 2012-08-29 スパンション エルエルシー 半導体装置及びプログラムデータ冗長方法
JP4439009B2 (ja) * 2005-09-15 2010-03-24 株式会社アドバンテスト 試験装置、試験方法、解析装置及びプログラム
KR100799688B1 (ko) * 2007-01-03 2008-02-01 삼성전자주식회사 백업 회로를 갖는 메모리 시스템 및 그것의 프로그램 방법
JP2009205555A (ja) * 2008-02-28 2009-09-10 Toshiba Corp メモリシステム
CN101321341B (zh) * 2008-07-11 2011-12-28 东信和平智能卡股份有限公司 智能卡断电保护方法
JP2011048725A (ja) * 2009-08-28 2011-03-10 Panasonic Corp 不揮発性記憶装置および不揮発性メモリコントローラ
US8976604B2 (en) 2012-02-13 2015-03-10 Macronix International Co., Lt. Method and apparatus for copying data with a memory array having redundant memory
US8719493B2 (en) * 2012-03-21 2014-05-06 Dell Products L.P. Memory controller-independent memory sparing
KR20130117198A (ko) * 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
US8661301B1 (en) * 2012-09-07 2014-02-25 Storart Technology Co. Ltd. Method for dodging bad page and bad block caused by suddenly power off
KR102189533B1 (ko) * 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
JP6206160B2 (ja) * 2013-12-18 2017-10-04 富士通株式会社 ストレージ制御装置、ストレージ制御プログラム及びストレージ制御方法
KR102174818B1 (ko) * 2014-04-07 2020-11-06 에스케이하이닉스 주식회사 휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법
KR20150120558A (ko) * 2014-04-17 2015-10-28 에스케이하이닉스 주식회사 휘발성 메모리 장치, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법
KR102258905B1 (ko) 2015-07-02 2021-05-31 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR20170023249A (ko) 2015-08-19 2017-03-03 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130173970A1 (en) * 2012-01-01 2013-07-04 Mosys, Inc. Memory device with background built-in self-testing and background built-in self-repair

Also Published As

Publication number Publication date
CN106816180A (zh) 2017-06-09
KR20170062624A (ko) 2017-06-08
US10157685B2 (en) 2018-12-18
US20170154688A1 (en) 2017-06-01
TW201732829A (zh) 2017-09-16
CN106816180B (zh) 2020-11-10
TWI677874B (zh) 2019-11-21

Similar Documents

Publication Publication Date Title
KR102405054B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
US9123447B2 (en) Memory, memory system including the same and method for operating memory
KR102403341B1 (ko) 메모리 및 이를 포함하는 시스템
KR102469065B1 (ko) 메모리 장치
CN105304138B (zh) 存储器件
KR102710360B1 (ko) 메모리 장치
US9336852B2 (en) Memory and memory system including the same
KR102387589B1 (ko) 메모리 장치
KR102103873B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102501651B1 (ko) 리프레쉬 제어 장치
US20080031068A1 (en) Dynamic memory refresh configurations and leakage control methods
CN105989870B (zh) 存储器件和包括存储器件的存储系统
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템
US8274853B2 (en) Semiconductor device and method for testing the same
KR20150071294A (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102118520B1 (ko) 메모리, 메모리 시스템 및 메모리의 동작 방법
KR20170044347A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20170030215A (ko) 메모리 장치
JP3495312B2 (ja) 半導体記憶回路
WO2007039252A1 (en) Memory device having low vpp current consumption
US10255966B2 (en) Memory device and operating method thereof
KR100660628B1 (ko) 데이터 보호회로를 구비하는 반도체 장치 및 데이터보호방법
KR102464304B1 (ko) 반도체 장치
TWI891296B (zh) 半導體記憶裝置及其控制方法
US12308083B2 (en) Volatile memory devices and methods of operating same to improve reliability

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151127

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201023

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20151127

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211026

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220425

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220530

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220531

End annual number: 3

Start annual number: 1

PG1601 Publication of registration