[go: up one dir, main page]

KR102374049B1 - 포토레지스트를 이용한 패턴 형성 방법 - Google Patents

포토레지스트를 이용한 패턴 형성 방법 Download PDF

Info

Publication number
KR102374049B1
KR102374049B1 KR1020150078132A KR20150078132A KR102374049B1 KR 102374049 B1 KR102374049 B1 KR 102374049B1 KR 1020150078132 A KR1020150078132 A KR 1020150078132A KR 20150078132 A KR20150078132 A KR 20150078132A KR 102374049 B1 KR102374049 B1 KR 102374049B1
Authority
KR
South Korea
Prior art keywords
layer
photoresist
exposed portion
lower coating
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150078132A
Other languages
English (en)
Other versions
KR20160142151A (ko
Inventor
박철홍
우상윤
고차원
김현우
박상민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150078132A priority Critical patent/KR102374049B1/ko
Priority to US15/047,659 priority patent/US9772555B2/en
Publication of KR20160142151A publication Critical patent/KR20160142151A/ko
Application granted granted Critical
Publication of KR102374049B1 publication Critical patent/KR102374049B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
    • G03F7/70391—Addressable array sources specially adapted to produce patterns, e.g. addressable LED arrays
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

패턴 형성 방법에 있어서, 식각 대상막 상에 순차적으로 하부 코팅막 및 포토레지스트 막을 형성한다. 노광 공정을 통해 포토레지스트 막을 노광부 및 비노광부로 구분시킨다. 노광부와 중첩되는 하부 코팅막 부분의 적어도 일부를 노광부와 동일 타입의 극성을 갖는 극성 변환부로 변환시킨다. 포토레지스트 막의 비노광부를 선택적으로 제거한다. 극성 변환부에 의해 노광부의 구조적 안정성이 강화될 수 있다.

Description

포토레지스트를 이용한 패턴 형성 방법{METHODS OF FORMING PATTERNS USING PHOTORESIST}
본 발명은 포토레지스트를 이용한 패턴 형성 방법에 관한 것이다. 보다 상세하게는 노광 공정을 포함하는 포토레지스트를 이용한 패턴 형성 방법에 관한 것이다.
반도체 장치에 포함되는 각종 패턴 형성을 위해, 포토레지스트를 사용하는 사진 식각 공정이 활용되고 있다. 예를 들면, 노광 공정을 통해 포토레지스트 막을 노광부 및 비노광부로 구분하고 현상 공정을 통해 상기 노광부 또는 비노광부를 제거하여 포토레지스트 패턴을 형성할 수 있다. 이후, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 식각 대상막을 패터닝함으로써 원하는 패턴을 형성할 수 있다.
상기 노광 공정 시 상기 포토레지스트 막에서 발생하는 화학반응에 의해 상기 포토레지스트 막의 화학 구조 및 특성이 변화할 수 있다.
본 발명의 일 과제는 향상된 해상도를 갖는 포토레지스트를 이용한 패턴 형성 방법에 관한 것이다.
본 발명의 일 과제는 향상된 해상도를 갖는 포토레지스트를 이용한 반도체 장치의 제조 방법에 관한 것이다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 패턴 형성 방법에 따르면, 식각 대상막 상에 순차적으로 하부 코팅막 및 포토레지스트 막을 형성한다. 노광 공정을 통해 상기 포토레지스트 막을 노광부 및 비노광부로 구분시킨다. 상기 노광부와 중첩되는 상기 하부 코팅막 부분의 적어도 일부를 상기 노광부와 동일 타입의 극성을 갖는 극성 변환부로 변환시킨다. 상기 포토레지스트 막의 상기 비노광부를 선택적으로 제거한다.
예시적인 실시예들에 있어서, 상기 하부 코팅막 및 상기 포토레지스트 막은 최초 친수성을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 포토레지스트 막은 네거티브 톤의 포토레지스트 고분자 및 광산 발생제를 포함하는 포토레지스트 조성물을 사용하여 형성될 수 있다. 상기 노광 공정에 의해 상기 광산 발생제로부터 발생한 산에 의해 상기 노광부는 소수성으로 극성이 변환될 수 있다.
예시적인 실시예들에 있어서, 상기 산이 상기 노광부 하부의 상기 하부 코팅막 부분으로 확산되어 상기 극성 변환부가 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 하부 코팅막은 극성 변환 그룹이 결합된 반복 단위를 포함하는 고분자를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 하부 코팅막 부분으로 확산된 상기 산에 의해 상기 극성 변환 그룹에서 탈수 반응이 유도될 수 있다.
예시적인 실시예들에 있어서, 상기 극성 변환 그룹은 3차 알코올 그룹을 포함하며, 상기 탈수 반응에 의해 상기 3차 알코올 그룹에 포함된 히드록실기가 이중 결합으로 전환될 수 있다.
예시적인 실시예들에 있어서, 상기 극성 변환 그룹은 상기 3차 알코올 그룹이 결합된 지환족 탄화수소 그룹 또는 방향족 탄화수소 그룹을 포함할 수 있다.
예시적인 실시예들에 있어서, 잔류하는 상기 노광부를 식각 마스크로 사용하여 상기 식각 대상막을 부분적으로 제거할 수 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 패턴 형성 방법에 따르면, 식각 대상막 상에 극성 변환 그룹이 결합된 고분자를 포함하는 하부 코팅막을 형성한다. 상기 하부 코팅막 상에 포토레지스트 막을 형성한다. 상기 포토레지스트 막 상에 노광 공정을 수행하여, 극성이 전환된 노광부 및 극성이 유지되는 비노광부를 형성한다. 상기 노광부와 접촉하는 상기 하부 코팅막 부분에 포함된 상기 극성 변환 그룹 내 탈수 반응을 유도한다. 상기 포토레지스트 막의 비노광부를 제거한다.
예시적인 실시예들에 있어서, 상기 하부 코팅막은 하부 반사 방지 코팅(Bottom of Anti-Reflection Coating: BARC) 고분자, 및 상기 극성 변환 그룹이 결합된 반복단위를 포함하는 극성 변환 고분자를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 반복단위는 하기의 화학식 1로 표시될 수 있다.
[화학식 1]
Figure 112015053289861-pat00001
상기 화학식 1에 있어서, R1은 수소 또는 C1~C4의 알킬기이고, R2는 C1~C6의 알킬렌, 아릴렌, 아크릴레이트, 카르보닐, 옥시, 에스테르기 또는 이들의 조합 중에서 선택되는 2가의 작용기이고, R3은 지환족 탄화수소 그룹 또는 방향족 탄화수소 그룹이고, R4는 C3~C10의 분지형 알킬렌기이고, n은 1 또는 2일 수 있다.
예시적인 실시예들에 있어서, R4는 터트-부틸기를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 하부 코팅막은 상기 극성 변환 그룹이 병합된 하부 반사 방지 코팅(Bottom of Anti-Reflection Coating: BARC) 고분자를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 BARC 고분자는 하기의 화학식 6으로 표시될 수 있다.
[화학식 6]
Figure 112015053289861-pat00002
상기 화학식 6에서, R1은 수소 또는 C1~C4의 알킬기이고, R3은 지환족 탄화수소 그룹 또는 방향족 탄화수소 그룹이고, R4는 C3~C10의 분지형 알킬렌기이고, R6은 황, 산소 또는 아미노기를 포함하며, R7은 C5~C10의 지환족 탄화수소 그룹, C5~C10의 방향족 탄화수소 그룹, 또는 황 또는 질소를 포함하는 헤테로고리 그룹이고, R8은 히드록실기, 히드록실기가 결합된 알킬기, 또는 히드록실기가 결합된 티오에테르(thioether) 기이며, n은 1 또는 2일 수 있다.
예시적인 실시예들에 있어서, 상기 BARC 고분자는 하기의 화학식 7 또는 화학식 8로 표시될 수 있다.
[화학식 7]
Figure 112015053289861-pat00003
[화학식 8]
Figure 112015053289861-pat00004
예시적인 실시예들에 있어서, 상기 노광부와 접촉하는 상기 하부 코팅막 부분에 상기 탈수 반응에 의해 극성 변환부가 형성되며, 상기 극성 변환부 및 상기 노광부는 소수성을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 노광부는 탈수 반응에 의해 히드록실기가 제거되어 형성된 이중 결합을 포함할 수 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 반도체 장치의 제조 방법에 따르면, 기판 상에 소자 분리막에 의해 한정되는 액티브 패턴을 형성한다. 상기 액티브 패턴 및 상기 소자 분리막 상에 순차적으로 하부 코팅막 및 포토레지스트 막을 형성한다. 노광 공정을 통해 상기 포토레지스트 막을 노광부 및 비노광부로 구분시킨다. 상기 노광부와 중첩되는 상기 하부 코팅막 부분의 적어도 일부를 상기 노광부와 동일 타입의 극성을 갖는 극성 변환부로 변환시킨다. 상기 포토레지스트 막의 상기 비노광부를 선택적으로 제거한다. 상기 노광부를 마스크로 사용하여 상기 액티브 패턴을 부분적으로 식각하여 트렌치를 형성한다. 상기 트렌치 내에 게이트 구조물을 형성한다.
예시적인 실시예들에 있어서, 상기 하부 코팅막은 하기의 화학식 3으로 표시되는 고분자를 포함할 수 있다.
[화학식 3]
Figure 112015053289861-pat00005
상기 화학식 3에 있어서, R1은 수소 또는 C1~C4의 알킬기이고, R2는 C1~C6의 알킬렌, 아릴렌, 아크릴레이트, 카르보닐, 옥시, 에스테르기 또는 이들의 조합 중에서 선택되는 2가의 작용기이고, R3은 지환족 탄화수소 그룹 또는 방향족 탄화수소 그룹이고, R4는 C3~C10의 분지형 알킬렌기이고, R5는 히드록실기, C1~C6의 알킬기 또는 히드록실기가 결합된 C1~C6의 알킬기이고, n은 1 또는 2일 수 있다.
전술한 바와 같이 예시적인 실시예들에 따르면, 포토레지스트 막 하부의 하부 코팅막에 노광 공정시 발생하는 산과 반응가능한 고분자 또는 반복단위를 삽입할 수 있다. 예를 들면, 상기 하부 코팅막은 산에 의해 제거가 용이한 3차 알코올 그룹을 포함할 수 있다. 상기 3차 알코올 그룹에 포함된 히드록실기가 산에 의해 제거되면서 상기 포토레지스트 막의 노광부와 접하는 상기 하부 코팅막 부분은 상기 노광부와 유사하게 소수성을 갖도록 변환될 수 있다. 따라서, 포토레지스트 패턴 및 상기 하부 코팅막 사이의 친화도 및 접착력이 강화되며, 후속 공정 시에도 상기 포토레지스트 패턴은 원하는 프로파일의 패턴 형상을 유지할 수 있다.
다만, 본 발명의 과제 및 효과는 상기 언급한 바에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1 내지 도 14은 예시적인 실시예들에 따른 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 15 내지 도 30은 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 평면도 및 단면도들이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1 내지 도 14는 예시적인 실시예들에 따른 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 기판(100) 상에 식각 대상막(110)을 형성할 수 있다. 기판(100)은 예를 들면, 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, 실리콘-온-인슐레이터(Silicon-On-Insulator: SOI) 기판, 게르마늄-온-인슐레이터(Germanium-On-Insulator: GOI) 기판 등과 같은 반도체 기판을 포함할 수 있다. 일부 실시예들에 있어서, 기판(100)은 GaP, GaAs, GaSb 등과 같은 III-V족 화합물을 포함할 수도 있다.
식각 대상막(110)은 포토레지스트 패턴으로부터 이미지가 전사되어 소정의 패턴으로 변환되는 층을 의미할 수 있다. 일부 실시예들에 있어서, 식각 대상막(110)은 예를 들면, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물과 같은 절연 물질을 포함하도록 형성될 수 있다. 일부 실시예들에 있어서, 식각 대상막(110)은 금속, 금속 질화물, 금속 실리사이드, 금속 실리사이드 질화막과 같은 도전 물질을 포함하도록 형성될 수 있다. 일부 실시예들에 있어서, 식각 대상막(110)은 폴리실리콘과 같은 반도체 물질을 포함하도록 형성될 수 있다.
식각 대상막(110)은 예를 들면, 화학 기상 증착(Chemical Vapor Deposition: CVD) 공정, 플라즈마 강화 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition: PECVD) 공정, 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition: LPCVD) 공정, 고밀도 플라즈마 화학 기상 증착(High Density Plasma Chemical Vapor Deposition: HDP-CVD) 공정, 스핀 코팅(spin coating) 공정, 스퍼터링(sputtering) 공정, 원자층 증착(Atomic Layer Deposition: ALD) 공정, 물리 기상 증착(physical vapor deposition: PVD) 공정 들 중 적어도 하나의 공정을 통해 형성될 수 있다.
도 2를 참조하면, 식각 대상막(110) 상에 순차적으로 제1 하부 코팅막(120) 및 제1 포토레지스트 막(130)을 형성할 수 있다.
제1 하부 코팅막(120)은 포토레지스트 패턴(도 5 참조)의 프로파일 개선 및/또는 접착력 강화를 위해 제공될 수 있다. 일부 실시예들에 있어서, 노광 공정(도 3 참조) 시 사용되는 광원이 KrF 또는 ArF를 포함하는 경우, 제1 하부 코팅막(120)은 추가적으로 반사 방지막으로 기능할 수 있다. 일부 실시예들에 있어서, 상기 광원이 극자외선(EUV)을 포함하는 경우, 제1 하부 코팅막(120)은 상기 포토레지스트 패턴의 프로파일 개선과 함께, 제1 포토레지스트 막(130) 형성을 위한 평탄화 막 또는 레벨링 막으로 기능할 수도 있다.
일부 예시적인 실시예들에 있어서, 제1 하부 코팅막 (120)은 하부 반사 방지 코팅(Bottom of Anti-Reflection Coating: BARC) 고분자 및 극성 변환 고분자를 포함할 수 있다.
상기 BARC 고분자는 유기 BARC용 고분자를 포함할 수 있다. 상기 유기 BARC 고분자의 비제한적인 예로서, 폴리 비닐 페놀 계열, 폴리 히드록시 스티렌 계열, 폴리 노르보넨 계열, 폴리 아다만 계열, 폴리 이미드 계열, 폴리 아크릴레이트 계열, 폴리 메타아크릴레이트 계열, 폴리 플루오린 계열, 폴리 설폰 계열의 단중합체 또는 공중합체를 들 수 있다.
일부 실시예들에 있어서, 상기 BARC 고분자는 백-본(back-bone) 구조내에 히드록실 기 또는 카르복실 기와 같은 친수성 기들이 결합된 반복 단위를 포함할 수 있다. 따라서, 제1 하부 코팅막(120)의 표면은 실질적으로 친수성을 가질 수 있다.
상기 극성 변환 고분자는 예를 들면, 노광 공정 수행시 발생되는 산에 의해 친수성에서 소수성으로 변환될 수 있다. 일 실시예에 있어서, 상기 극성 변환 고분자는 백-본 내에 극성 변환 그룹이 결합된 반복 단위를 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 극성 변환 그룹은 산에 불안정한 작용기를 포함할 수 있다. 일 실시예에 있어서, 상기 극성 변환 그룹은 탈수(dehydration) 유도 그룹을 포함할 수 있다.
예를 들면, 상기 극성 변환 그룹은 3차 알코올 그룹을 포함할 수 있다. 상기 노광 공정 수행시 제1 하부 코팅막(120)으로 확산된 산에 의해 상기 3차 알코올 그룹으로부터 탈수반응(dehydrolysis)을 통해 히드록실 기가 제거될 수 있다. 이에 따라, 상기 극성 변환 그룹 내에 카르보양이온(carbocation)이 생성되며, 이에 따라 예를 들면 E1 메커니즘에 의해 이중 결합이 생성될 수 있다.
상기 극성 변환 그룹에 포함된 히드록실 기가 상기 이중 결합으로 치환되면서 노광부의 상기 극성 변환 고분자 및/또는 제1 하부 코팅막(120) 부분은 친수성에서 소수성으로 변환될 수 있다.
상기 극성 변환 그룹에 있어서, 상기 3차 알코올 그룹은 지환족(alicyclic) 탄화수소 그룹 또는 방향족(aromatic) 탄화수소 그룹에 결합될 수 있다. 이에 따라, 상기 히드록실기가 제거된 부분의 소수성이 보다 강화될 수 있다.
일부 실시예들에 있어서, 상기 지환족 탄화수소 그룹 또는 상기 방향족 탄화수소 그룹에 2개의 상기 3차 알코올 그룹이 결합될 수 있다. 이 경우, 노광 공정 전 및 노광 공정 후 사이의 극성 차이가 보다 현저해질 수 있다.
상기 극성 변환 고분자에 포함된 상기 극성 변환 그룹이 결합된 상기 반복단위는 하기의 화학식 1로 표시될 수 있다.
[화학식 1]
Figure 112015053289861-pat00006
상기 구조식 1에 있어서, R1은 수소 또는 C1~C4의 알킬기일 수 있다. R2는 C1~C6의 알킬렌, 아릴렌, 아크릴레이트, 카르보닐, 옥시, 에스테르 기 또는 이들의 조합 중에서 선택되는 2가의 작용기일 수 있다.
-R3-R4-OH는 상기 극성 변환 그룹을 표시할 수 있다. R3은 상기 지환족 탄화수소 그룹 또는 방향족 탄화수소 그룹을 표시할 수 있다. 예를 들면, R3은 C5~C10의 지환족 탄화수소 그룹 또는 방향족 탄화수소 그룹을 나타낼 수 있다. R4는 C3~C10의 분지형 알킬렌기를 포함할 수 있다. 일부 실시예들에 있어서, R4는 터트-부틸기를 포함할 수 있다. n은 1 혹은 2의 정수일 수 있다.
일부 실시예들에 있어서, 상기 극성 변환 그룹이 결합된 상기 반복단위는 하기의 화학식 2로 표시될 수 있다.
[화학식 2]
Figure 112015053289861-pat00007
예를 들면, 상기 극성 변환 그룹은 하기의 구조식들로 나타내는 그룹을 포함할 수 있다.
Figure 112015053289861-pat00008
Figure 112015053289861-pat00009
상술한 극성 변환 그룹을 포함하는 상기 극성 변환 고분자는 하기의 화학식 3으로 나타낼 수 있다.
[화학식 3]
Figure 112015053289861-pat00010
상기 화학식 3에서 R1, R2, R3 및 R4는 상기의 화학식 1에서 정의된 바와 같다. R5는 히드록실기, C1~C6의 알킬기 또는 히드록실기가 결합된 C1~C6의 알킬기를 포함할 수 있다.
상기 화학식 3에서 오른쪽 반복 단위는 상기 극성 변환 그룹이 결합된 반복단위일 수 있다. 상기 화학식 3에서 왼쪽 반복 단위는 제1 포토레지스트 막(130)과의 정합성 또는 접착력 확보를 위한 완충 단위로 제공될 수 있다.
일부 실시예들에 있어서, 상기 극성 변환 고분자는 하기의 화학식 4로 표시될 수 있다.
[화학식 4]
Figure 112015053289861-pat00011
일부 실시예들에 있어서, 상기 화학식 3 및 화학식 4에서 상기 왼쪽 반복 단위는 생략될 수도 있다. 이 경우, 상기 극성 변환 고분자는 실질적으로 백-본 구조 및 상기 극성 변환 그룹이 결합된 반복단위로 구성될 수 있다.
일부 실시예들에 있어서, 상기 극성 변환 고분자는 2 이상의 상기 극성 변환 그룹이 결합된 반복단위를 포함할 수 있다. 이 경우, 예를 들면 상기 극성 변환 고분자는 하기의 화학식 5로 표시된 수 있다.
[화학식 5]
Figure 112015053289861-pat00012
상기 화학식 5에서, R1, R2, R3, R4 및 R5는 상기 화학식 1 내지 화학식 3에서 정의된 바와 같다. 상기 화학식 5에 포함된 각 반복단위의 R1, R3, R4 들은 서로 동일하거나 상이할 수 있다.
일부 예시적인 실시예들에 있어서, 상기 극성 변환 그룹은 상기 BARC 고분자 구조 내로 병합될 수도 있다. 예를 들면, 상기 BARC 고분자는 상기 극성 변환 그룹이 결합된 반복 단위를 백-본 구조내에 포함할 수 있다.
이 경우, 상기 BARC 고분자는 예를 들면, 하기의 화학식 6으로 표시될 수 있다.
[화학식 6]
Figure 112015053289861-pat00013
상기 화학식 6에서, R1, R3 및 R4는 상기 화학식 1에서 정의된 바와 같다. 상기 화학식 6의 우측 반복단위의 ??R3-R4-OH는 상기 극성 변환 그룹을 나타낼 수 있다.
R6은 황(S), 산소(O) 또는 아미노기(예를 들면, -NH)를 포함할 수 있다. R7은 예를 들면, C5~C10의 지환족 탄화수소 그룹, C5~C10의 방향족 탄화수소 그룹, 또는 황 또는 질소(N)를 포함하는 헤테로고리 그룹을 포함할 수 있다. R8은 히드록실기, 히드록실기가 결합된 알킬기, 또는 히드록실기가 결합된 티오에테르(thioether) 기를 포함할 수 있다.
상기 화학식 6의 좌측 반복단위는 상기 BARC 고분자에 대해 소수성을 보조적으로 부여하는 역할을 할 수 있다. 상기 화학식 6의 중앙부의 반복단위는 소수성 및 친수성 사이에서의 완충 역할을 하는 단위로서 제공될 수 있다. 상기 화학식 6의 상기 우측 반복단위는 상기 BARC 고분자에 최초 친수성을 강화화는 단위로서 제공될 수 있다.
상술한 바와 같이, 노광 공정에 의해 확산된 산에 의해 상기 우측 반복단위에서 극성 변환이 발생하여 노광부의 제1 하부 코팅막(120) 부분은 실질적으로 소수성을 가질 수 있다.
예를 들면, 상기 BARC 고분자는 하기의 화학식 7 또는 화학식 8로 표시될 수 있다.
[화학식 7]
Figure 112015053289861-pat00014
[화학식 8]
Figure 112015053289861-pat00015
예시적인 실시예들에 따르면, 제1 포토레지스트 막(130)은 네거티브-톤(negative-tone)의 포토레지스트 조성물을 사용하여 형성될 수 있다. 상기 포토레지스트 조성물은 네거티브 타입의 포토레지스트 고분자 및 용매를 포함할 수 있다. 상기 포토레지스트 조성물은 광산 발생제(photoacid generator)를 더 포함할 수 있다. 상기 포토레지스트 조성물은 가교제(cross-linker), 증감제(sensitizer)와 같은 보조 성분을 더 포함할 수도 있다.
상기 포토레지스트 고분자는 백-본 구조내에 노광 공정에 의해 극성 변환되는 반복단위를 포함할 수 있다. 상기 포토레지스트 고분자의 상기 반복 단위는 히드록실기 및/또는 카르복실기와 같은 친수성 그룹을 포함하며, 이에 따라 제1 포토레지스트 막(130)은 최초 도포 시, 실질적으로 친수성을 가질 수 있다. 상기 노광 공정이 수행되면, 상기 광산 발생제에 의해 산이 생성되며, 노광부의 상기 포토레지스트 고분자에 포함된 상기 친수성 그룹이 소수성 그룹으로 변환될 수 있다. 예를 들면, 상기 소수성 그룹은 알켄 또는 락톤을 포함할 수 있다.
일 실시예에 있어서, 노광 공정의 광원으로서 KrF 광원을 사용하는 경우, 상기 노광부의 제1 포토레지스트 막(130)에서는 하기의 반응식 1에 의한 극성 변환이 발생할 수 있다.
[반응식 1]
Figure 112015053289861-pat00016
상기 반응식 1에서, R9는 예를 들면, C3~C10의 분지형 알킬렌기를 나타낼 수 있다. 일부 실시예들에 있어서, R9는 터트-부틸기를 포함할 수 있다. 노광 공정 전, 반복 단위에 포함된 히드록실기에 의해 제1 포토레지스트 막(130)은 실질적으로 친수성을 가질 수 있다. 상기 노광 공정 후, 산(H+)에 의해 유도되는 탈수 반응에 의해 히드록실기가 제거되면서, 이중 결합이 생성될 수 있다. 이에 따라, 제1 포토레지스트 막(130)의 상기 노광부는 알케닐기를 포함하는 R10으로 치환되며, 상기 노광부는 실질적으로 소수성 패턴으로 변환될 수 있다.
일 실시예에 있어서, 상기 노광 공정의 광원으로서 ArF 광원을 사용하는 경우, 상기 노광부의 제1 포토레지스트 막(130)에서는 하기의 반응식 2에 의한 극성 변환이 발생할 수 있다.
[반응식 2]
Figure 112015053289861-pat00017
상기 반응식 2에서 R9 및 R10은 반응식 1에서 정의된 바와 같다. 반응식 1을 참조로 설명한 바와 같이, 예를 들면, 히드록실기가 알케닐기로 치환되면서 상기 노광부는 소수성 패턴으로 변환될 수 있다.
상기 용매는 고분자 물질에 높은 용해성을 가지며, 균일한 두께의 포토레지스트 막을 형성하기 위해 도포성이 우수한 유기 용매를 포함할 수 있다. 상기 용매의 예로서, 시클로헥사논, 시클로펜타논, 테트라히드로퓨란(tetrahydrofuran: THF), 디메틸포름아미드(dimethylformamide), 프로필렌 글리콜 모노메틸 에테르 아세테이트(propylene glycol monomethyl ether acetate: PGMEA), 에틸 락테이트(ethyl lactate), 메틸에틸케톤, 벤젠, 톨루엔 등을 들 수 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다.
상기 광산 발생제는 노광 공정에 의하여 산을 발생시킬 수 있는 화합물이면 특별히 제한되지 않는다. 예를 들면, 상기 광산 발생제로서 오늄염(onium salt), 방향족 디아조늄염(aromatic diazonium salt), 술포늄염(sulfonium salt), 트리아릴술포늄염(triarylsulfonium salt), 디아릴술포늄염(diarylsulfonium salt), 모노아릴술포늄염(monoarylsulfonium salt), 요오드염(iodonium salt), 디아릴요오드염(diaryliodonium salt), 니트로벤질 에스테르(nitrobenzyl ester), 디술폰(disulfone), 디아조-디술폰(diazo-disulfone), 술포네이트(sulfonate), 트리클로로메틸 트리아진(trichloromethyl triazine), N-히드록시숙신이미드 트리플레이트(N-hydroxysuccinimide triflate) 등을 사용할 수 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다.
제1 포토레지스트 막(130)은 상기 포토레지스트 조성물을 사용하여 스핀 코팅, 딥 코팅(dip coating), 스프레이 코팅(spray coating) 등의 막 도포 공정을 사용하여 형성될 수 있다. 일부 실시예들에 있어서, 상기 포토레지스트 조성물을 도포하여 예비 포토레지스트 막을 형성한 후, 소프트-베이킹(soft-baking) 공정과 같은 예비 경화 공정을 통해 제1 포토레지스트 막(130)이 형성될 수 있다.
제1 하부 코팅막(120) 및 제1 포토레지스트 막(130)은 최초 친수성을 가질 수 있다. 따라서, 제1 포토레지스트 막(130)은 제1 하부 코팅막(120)에 대해 친화도 및 도포성을 가지며 형성될 수 있다.
도 3을 참조하면, 제1 포토레지스트 막(130) 상에 노광 공정을 수행할 수 있다.
예시적인 실시예들에 따르면, 제1 포토레지스트 막(130) 상부에 노광 마스크(140)를 배치하고 노광 마스크(140)에 포함된 개방부 또는 투과부를 통해 광을 조사할 수 있다. 상기 노광 공정에 사용되는 광원은 특별히 제한되는 것은 아니나, 예를 들면 ArF, KrF, 전자빔, I-line, EUV 광원 등을 포함할 수 있다. 일부 실시예들에 있어서, 상기 광원으로서 KrF 또는 ArF를 사용할 수 있다.
상기 노광 공정에 의해 제1 포토레지스트 막(130)은 노광부(133) 및 비노광부(135)로 구분될 수 있다. 상술한 바와 같이, 노광부(133)에서는 화학 구조 변성에 의해 친수성에서 소수성으로 극성이 변환될 수 있다.
노광부(133)에 포함된 상기 광산 발생제로부터 산이 생성되고, 예를 들면 상술한 반응식 1 또는 반응식 2를 참조로 설명한 메커니즘에 의해 노광부(133)의 상기 포토레지스트 고분자에 포함된 히드록실기들이 알케닐기들로 치환되면서 노광부(133)는 실질적으로 소수성을 가질 수 있다.
도 4를 참조하면, 노광부(133)와 중첩되는 제1 하부 코팅막(120) 부분의 적어도 일부에 극성 변환부(125)가 형성될 수 있다.
예시적인 실시예들에 따르면, 상기 노광 공정 시 노광부(133)에 발생한 상기 산이 노광부(133)와 접촉하는 제1 하부 코팅막(120) 부분까지 확산될 수 있다. 확산된 상기 산에 의해 제1 하부 코팅막(120)에서는 극성 변환이 유도될 수 있다.
일부 실시예들에 있어서, 상술한 바와 같이 제1 하부 코팅막(120) 부분에 포함된 예를 들면, 화학식 3 내지 화학식 5의 구조를 갖는 극성 변환 고분자에서 상기 산에 의해 탈수 반응이 유도될 수 있다. 이에 따라, 상기 극성 변환 그룹에서 히드록실기가 제거되면서 이중 결합이 생성될 수 있다. 따라서, 최초 친수성을 갖는 제1 하부 코팅막(120)이 소수성으로 변환되면서 극성 변환부(125)가 형성될 수 있다.
일부 실시예들에 있어서, 상기 극성 변환 그룹은 화학식 6을 참조로 설명한 바와 같이 상기 BARC 고분자에 병합될 수 있으며, 극성 변환부(125)는 상기 극성 변환 그룹에서 탈수 반응에 의해 변성된 BARC 고분자를 포함할 수 있다.
도 4에 도시된 바와 같이, 극성 변환부(125)는 제1 포토레지스트 막(130)의 노광부(133)의 접촉하며, 노광부(133)와 중첩된 제1 하부 코팅막(120) 부분의 상부에 형성될 수 있다. 일부 실시예들에 있어서, 노광부(133)와 중첩되는 제1 하부 코팅막(120) 부분이 전체적으로 극성 변환부(125)로 변환될 수도 있다.
소수성을 갖는 극성 변환부(125)가 형성됨에 따라, 역시 소수성으로 변환된 노광부(133)와의 화학적 친화도, 접착력 및/또는 접촉각 특성이 강화될 수 있다.
일부 실시예들에 있어서, 노광 후 베이킹(post exposure baking) 공정이 더 수행될 수 있다. 상기 PEB 공정에 의해 노광부(133)에서 발생한 상기 산의 확산이 촉진되어 극성 변환부(125)를 용이하게 형성할 수 있다. 일 실시예에 있어서, 상기 PEB 공정의 온도를 조절하여, 극성 변환부(125)의 깊이 또는 높이를 조절할 수 있다.
도 5를 참조하면, 제1 포토레지스트 막(130)의 비노광부(135)를 선택적으로 제거할 수 있다. 이에 따라, 제1 하부 코팅막(120) 상에는 노광부(133)가 잔류하여 포토레지스트 패턴이 정의될 수 있다.
예시적인 실시예들에 따르면, 비노광부(135)는 예를 들면, 히드록사이드 용액과 같은 현상액이 사용되는 현상 공정을 통해 제거될 수 있다. 예를 들면, 상기 현상액으로서 테트라메틸 암모늄 히드록사이드(tetra methyl ammonium hydroxide: TMAH) 용액을 사용할 수 있다. TMAH 용액은 친수성을 가지므로 초기의 친수성이 유지되는 비노광부(135) 만이 선택적으로 제거될 수 있다.
일부 실시예들에 있어서, 상기 현상 공정 후 하드-베이킹(hard-baking) 공정을 통해 노광부(133)를 추가적으로 경화시킬 수 있다.
도 6을 참조하면, 노광부(133)를 실질적으로 식각 마스크로 사용하여, 제1 하부 코팅막(120)을 부분적으로 제거할 수 있다. 이후, 제1 하부 코팅막(120) 하부의 식각 대상막(110)을 부분적으로 식각하여 식각 대상막 패턴(115)이 형성될 수 있다.
상기 식각 공정에 있어서, 제1 포토레지스트 막(130)의 노광부(133) 및 제1 하부 코팅막(120)의 극성 변환부(125)가 실질적으로 함께 마스크 패턴으로 제공될 수 있다. 상술한 바와 같이, 노광부(133)는 극성 변환부(125)에 의해 접착성이 강화될 수 있다.
식각 대상막(110)의 높이가 증가되어 식각량이 증가되는 경우, 상기 포토레지스트 패턴으로 제공되는 노광부(133)의 종횡비가 증가될 수 있다, 상기 종횡비가 증가되더라도, 극성 변환부(125)에 의해 노광부(133)의 기울어짐, 쓰러짐 현상이 방지될 수 있다. 따라서, 패턴 오정렬, 그리드 뒤틀림(grid distortion)과 같은 현상을 방지하며, 고해상도의 사진 식각 시스템을 구현할 수 있다.
상기 식각 공정은 식각 대상막(110)에 포함된 물질, 노광부(133) 및 식각 대상막(110) 사이의 식각 선택비 등을 고려하여 적절한 건식 또는 식각 공정을 포함할 수 있다.
일부 실시예들에 있어서, 상기 건식 식각 공정은 플라즈마 식각 공정을 포함할 수 있다. 일부 실시예들에 있어서, 상기 습식 식각 공정 수행 시, 식각 대상막(110)에 포함된 물질에 따라, 불산, 인산, 황산 또는 퍼옥사이드(peroxide) 등과 같은 적절한 식각액을 선택할 수 있다.
도 7을 참조하면, 노광부(133), 극성 변환부(125) 및 제1 하부 코팅막(120)을 제거하여, 기판(100) 상에 식각 대상막 패턴(115)을 잔류시킬 수 있다.
예시적인 실시예들에 따르면, 노광부(133), 극성 변환부(125) 및 제1 하부 코팅막(120)은 애싱(ashing) 및/또는 스트립(strip) 공정을 통해 제거될 수 있다. 일부 실시예들에 있어서, 노광부(133), 극성 변환부(125) 및 제1 하부 코팅막(120)은 화학 기계적 연마(Chemical Mechanical Polish: CMP) 공정과 같은 평탄화 공정을 통해 제거될 수도 있다.
식각 대상막(110)이 도전 물질로 형성된 경우, 식각 대상막 패턴(115)은 예를 들면, 반도체 장치의 배선, 콘택, 패드, 플러그, 인터커넥션(interconnection) 구조물 등으로 제공될 수 있다.
식각 대상막(110)이 절연 물질로 형성된 경우, 식각 대상막 패턴(115)은 층간 절연막 패턴, 매립 절연 패턴과 같은 소정의 절연 패턴으로 제공될 수 있다. 일부 실시예들에 있어서, 식각 대상막(110)의 상술한 사진 식각 공정에 의해 제거된 부분에 의해 제1 개구부(117)가 형성될 수 있다. 일부 실시예들에 있어서, 도 7에 도시된 바와 같이 제1 개구부(117)에 의해 기판(100) 상면이 노출될 수 있다.
도 8을 참조하면, 일부 실시예들에 있어서, 식각 대상막 패턴(115)이 상기 절연 패턴으로 제공되는 경우, 이온 주입 공정을 통해 제1 개구부(117)에 의해 노출된 기판(100) 상부에 불순물 영역(105)을 형성할 수 있다.
제1 개구부(117) 내부에는 예를 들면, 불순물 영역(105)과 전기적으로 연결되는 하부 도전 패턴(150)을 형성할 수 있다. 예를 들면, 제1 개구부(117)를 충분히 채우는 도전막을 식각 대상막 패턴(115) 상에 형성할 수 있다. 이후, 상기 도전막 상부를 식각 대상막 패턴(115) 상면이 노출될 때까지 CMP 공정을 통해 평탄화하여 각 제1 개구부(117)를 채우는 하부 도전 패턴(150)이 형성될 수 있다. 예를 들면, 하부 도전 패턴(150)은 필라 형태의 콘택 또는 플러그 형상을 가질 수 있다.
상기 도전막은 예를 들면, 구리, 텅스텐, 알루미늄 등과 같은 금속을 사용하여 CVD 공정, ALD 공정, 스퍼터링 공정 등과 같은 증착 공정, 또는 도금 공정을 통해 형성될 수 있다.
도 9를 참조하면, 식각 대상막 패턴(115) 및 하부 도전 패턴(150) 상에 순차적으로 제1 식각 저지막(210), 층간 절연막(220) 및 제2 식각 저지막(230)을 형성할 수 있다.
제1 및 제2 식각 저지막들(210, 230)은 예를 들면, 실리콘 질화물 또는 실리콘 산질화물을 포함하도록 형성될 수 있다. 층간 절연막(220)은 실리콘 산화물, 실리콘 산질화물과 같은 절연 물질을 포함하도록 형성될 수 있다. 예를 들면, 층간 절연막(220)은 피이오엑스(Plasma Enhanced Oxide: PEOX), 테오스(TetraEthyl OrthoSilicate: TEOS), 비테오스(Boro TetraEthyl OrthoSilicate: BTEOS), 피테오스(Phosphorous TetraEthyl OrthoSilicate: PTEOS), 비피테오스(Boro Phospho TetraEthyl OrthoSilicate: BPTEOS), 비에스지(Boro Silicate Glass: BSG), 피에스지(Phospho Silicate Glass: PSG), 비피에스지(Boro Phospho Silicate Glass: BPSG) 등과 같은 실리콘 산화물 계열의 물질을 포함할 수 있다
제1 식각 저지막(210), 층간 절연막(220) 및 제2 식각 저지막(230)은 예를 들면, CVD 공정, PECVD 공정 또는 ALD 공정을 통해 형성될 수 있다.
도 10을 참조하면, 제2 식각 저지막(230) 상에 제2 하부 코팅막 (240) 및 제2 포토레지스트 막(250)을 형성할 수 있다.
예시적인 실시예들에 따르면, 제2 하부 코팅막(240) 및 제2 포토레지스트 막(250)은 각각 도 2를 참조로 설명한, 제1 하부 코팅막(120) 및 제1 포토레지스트 막(130)과 실질적으로 동일한 물질을 사용하여 형성될 수 있다.
예를 들면, 제2 포토레지스트 막(250)은 노광 공정에 의해 극성 변환이 가능한 네거티브 톤의 포토레지스트 고분자를 사용하여 형성될 수 있다. 제2 하부 코팅막(240)은 극성 변환 고분자를 포함하는 BARC 조성물 사용하여 형성될 수 있다. 일부 실시예들에 있어서, 제2 하부 코팅막(240)은 극성 변환 그룹이 반복단위로 병합된 BARC 고분자를 포함하도록 형성될 수 있다.
도 11을 참조하면, 도 3 및 도 4를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행할 수 있다.
예시적인 실시예들에 따르면, 상부 노광 마스크(260)를 통한 노광 공정을 수행하여, 제2 포토레지스트 막(250)을 노광부(253) 및 비노광부(255)로 구분할 수 있다.
상술한 바와 같이, 노광부(253)에서는 화학 구조 변성에 의해 친수성에서 소수성으로 극성이 변환될 수 있다. 예를 들면, 노광부(253)에 포함된 광산 발생제로부터 산이 생성되고, 상술한 반응식 1 또는 반응식 2를 참조로 설명한 메커니즘에 의해 노광부(253)의 상기 포토레지스트 고분자에 포함된 히드록실기들이 알케닐기들로 치환되면서 노광부(253)는 실질적으로 소수성을 가질 수 있다.
노광부(253)와 중첩 또는 접촉하는 제2 하부 코팅막(240) 부분의 적어도 일부에는 상기 산이 확산되어 극성 변환부(245)가 형성될 수 있다.
일부 실시예들에 있어서, 상술한 바와 같이 제2 하부 코팅막(240) 부분에 포함된 예를 들면, 화학식 3 내지 화학식 5의 구조를 갖는 상기 극성 변환 고분자에서 상기 산에 의해 탈수 반응이 유도될 수 있다. 이에 따라, 극성 변환 그룹에서 히드록실기가 제거되면서 이중 결합이 생성될 수 있다. 따라서, 최초 친수성을 갖는 제2 하부 코팅막(240)이 소수성으로 변환되면서 극성 변환부(245)가 형성될 수 있다.
일부 실시예들에 있어서, 상기 극성 변환 그룹은 화학식 6을 참조로 설명한 바와 같이 상기 BARC 고분자에 병합될 수 있으며, 극성 변환부(245)는 상기 극성 변환 그룹에서 탈수 반응에 의해 소수성으로 변성된 BARC 고분자를 포함할 수 있다.
도 12를 참조하면, 도 5를 참조로 설명한 바와 같이 예를 들면, TMAH와 같은 친수성 현상 용액을 사용하여 비노광부(255)를 선택적으로 제거할 수 있다. 이후, 노광부(253) 및 극성 변환부(245)를 실질적으로 식각 마스크로 사용하여 제2 하부 코팅막(240)을 부분적으로 제거할 수 있다.
일부 실시예들에 있어서, 비노광부(255)와 중첩되는 제2 하부 코팅막(240) 부분 역시 친수성을 가지므로 상기 현상 용액에 의해 함께 제거될 수 있다. 상기 현상 공정에 의해, 제2 식각 저지막(230)의 상면이 부분적으로 노출될 수 있다.
도 13을 참조하면, 노광부(253), 극성 변환부(245) 및 잔류하는 제2 하부 코팅막(240)을 실질적으로 식각 마스크로 사용하여 제2 식각 저지막(230), 층간 절연막(220) 및 제1 식각 저지막(210)을 순차적으로, 부분적으로 식각할 수 있다. 이에 따라, 하부 도전 패턴(150)을 노출시키는 제2 개구부(270)가 형성될 수 있다.
제2 개구부(270)는 예를 들면, 건식 식각 공정을 통해 형성될 수 있다. 제2 개구부(270)는 층간 절연막(220) 및 제1 식각 저지막(210)을 관통하여 하부 도전 패턴(150)의 상면을 적어도 부분적으로 노출시킬 수 있다.
일부 실시예들에 있어서, 제2 개구부(270)는 각각의 하부 도전 패턴(150)을 노출시키는 콘택 홀 형상을 가질 수 있다. 일부 실시예들에 있어서, 제2 개구부(270)는 복수의 하부 콘택들(150)의 상면들을 노출시키며 연장하는 라인 형상을 가질 수도 있다.
예시적인 실시예들에 따르면, 제2 개구부(270) 형성을 위한 층간 절연막(220)의 식각량이 증가되는 경우라도, 포토레지스트 패턴으로 제공되는 노광부(253)가 극성 변환부(245)에 의해 쓰러짐 없이 안정적으로 마스크 역할을 수행할 수 있다. 따라서, 제2 개구부(270) 형성을 위한 고 해상도의 사진 식각 공정이 수행될 수 있다.
도 14를 참조하면, 각 제2 개구부(270) 내부에 하부 도전 패턴(150)과 전기적으로 연결되는 상부 도전 패턴을 형성할 수 있다. 상기 상부 도전 패턴은 예를 들면, 배리어막 패턴(280) 및 금속막 패턴(285)을 포함할 수 있다.
예시적인 실시예들에 따르면, 제2 개구부(270)의 측벽 및 저면들을 따라 컨포멀하게 배리어 막을 형성할 수 있다. 상기 배리어 막 상에는 제2 개구부들(270)을 충분히 채우는 금속막을 형성할 수 있다.
상기 배리어 막은 티타늄 질화물, 탄탈륨 질화물 또는 텅스텐 질화물과 같은 금속 질화물을 포함하도록 형성될 수 있다. 상기 배리어 막은 상기 금속막에 포함된 금속 물질이 층간 절연막(220)으로 확산되는 것을 방지할 수 있다. 또한, 상기 배리어 막에 의해 상기 금속막 형성을 위한 소정의 접착력이 제공될 수 있다. 상기 배리어 막은 예를 들면, 스퍼터링 공정 또는 ALD 공정을 통해 형성될 수 있다.
상기 금속막은 예를 들면, 전해도금(electroplating) 공정을 통해 형성될 수 있다. 이 경우, 예를 들면, 구리 타겟을 사용하는 스퍼터링 공정을 통해 상기 배리어 막 상에 컨포멀한 형상의 씨드(seed) 막을 형성할 수 있다. 이후, 황산구리와 같은 도금액을 사용하여 상기 씨드막을 음극(cathode), 상기 도금액을 양극(anode)로 사용하여 전류를 인가할 수 있다. 이에 따라, 전기화학 반응에 의해 상기 씨드막 상에는 구리를 포함하는 상기 금속막이 석출 또는 성장될 수 있다.
일부 실시예들에 있어서, 상기 금속막은 구리, 텅스텐, 알루미늄 등과 같은 금속 타겟을 사용하는 스퍼터링 공정 또는 ALD 공정을 통해 증착될 수도 있다.
이후, 상기 금속막 및 상기 배리어막의 상부를 층간 절연막(220)의 상면이 노출될 때까지, 예를 들면 CMP 공정을 통해 평탄화 할 수 있다. 이에 따라, 각 개구부(270)의 상기 측벽 및 저면 상에 형성된 배리어 막 패턴(280) 및 배리어 막 패턴(280) 상에 형성되어 각 개구부(270)의 나머지 부분을 채우는 금속막 패턴(285)이 형성될 수 있다.
일부 실시예들에 있어서, 상기 평탄화 공정에 의해 노광부(253), 극성 변환부(245) 및 제2 하부 코팅막(240) 및 제2 식각 저지막(230)이 함께 제거될 수 있다. 일부 실시예들에 있어서, 상기 배리어 막 및 상기 금속막을 형성하기 전에, 개구부(270) 형성 후 애싱 및/또는 스트립 공정을 통해 노광부(253), 극성 변환부(245) 및 제2 하부 코팅막(240)을 먼저 제거할 수도 있다.
일부 실시예들에 있어서, 몰리브덴, 코발트 등과 같이 화학적으로 안정한 금속을 사용하여 상기 상부 도전 패턴의 상면을 커버하는 캡핑막을 더 형성할 수도 있다.
일부 실시예들에 있어서, 층간 절연막(220) 및 상기 상부 도전 패턴 상에 추가적인 절연막 및 도전 패턴을 적층할 수도 있다. 이 경우, 상기 상부 도전 패턴은 하부 도전 패턴(150) 및 상부 배선을 전기적으로 연결시키는 인터커넥션 구조물로 제공될 수 있다.
도 15 내지 도 30은 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 평면도 및 단면도들이다.
구체적으로, 도 15, 도 22 및 도 26은 상기 반도체 장치의 제조 방법을 설명하기 위한 평면도들이다. 도 16 내지 도 21, 도 23 내지 도 25, 및 도 27 내지 도 30은 상기 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 16 내지 도 21, 도 23 내지 도 25, 및 도 27 내지 도 30은 각각 도 15, 도 22 및 도 26에 표시된 I-I' 라인 및 II-II' 라인을 따라 절단한 서브 단면도들을 포함하고 있다.
예를 들면, 도 15 내지 도 30은 매립 셀 어레이 트랜지스터(buried cell array transistor: BCAT) 구조를 포함하는 반도체 장치의 제조 방법을 도시하고 있다. 또한, 도 1 내지 도 14를 참조로 설명한 바와 실질적으로 동일하거나 유사한 공정 및/또는 재료들에 대한 상세한 설명은 생략한다.
한편, 도 15 내지 도 30에서 기판 상면에 평행하며, 서로 실질적으로 수직하게 교차하는 두 방향을 각각 제1 방향 및 제2 방향으로 정의한다.
도 15 및 도 16을 참조하면, 기판(300) 상부에 소자 분리막(302)을 형성하여 액티브 패턴들(305)을 형성할 수 있다.
기판(300)은 예를 들면, 실리콘, 게르마늄, 실리콘-게르마늄, 또는 GaP, GaAs, GaSb 등과 같은 III-V족 화합물을 포함할 수 있다. 일부 실시예에 따르면, 기판(300)은 SOI 기판, 또는 GOI 기판일 수 있다.
예시적인 실시예들에 따르면, 소자 분리막(302) 및 액티브 패턴(305)은 얕은 트렌치 소자 분리(Shallow trench Isolation: STI) 공정을 통해 형성될 수 있다. 예를 들면, 이방성 식각 공정을 통해 기판(300) 상부를 제거하여 소자 분리 트렌치를 형성할 수 있다. 이후, 상기 소자 분리 트렌치를 채우며 예를 들면, 실리콘 산화물을 포함하는 절연막을 기판(300) 상에 형성할 수 있다. 이어서 상기 절연막 상부를 액티브 패턴(305)의 상면이 노출될 때까지 예를 들면, CMP 공정을 통해 평탄화하여 소자 분리막(302)을 형성할 수 있다.
소자 분리막(302)이 형성됨에 따라, 소자 분리막(302)에 의해 한정되어 서로 이격된 복수의 액티브 패턴들(305)이 형성될 수 있다. 도 15에 도시된 바와 같이, 각 액티브 패턴(305)은 상기 제1 방향 또는 상기 제2 방향에 소정의 각도로 경사진 사선 방향으로 연장될 수 있다. 또한, 복수의 액티브 패턴들(305)이 상기 제1 및 제2 방향을 따라 배열될 수 있다.
도 17을 참조하면, 소자 분리막(302) 및 액티브 패턴들(305) 상에 순차적으로 식각 저지막(310), 하부 코팅막 (312) 및 포토레지스트 막(314)을 형성할 수 있다.
식각 저지막(310)은 실리콘 산질화물 혹은 실리콘 질화물을 포함하도록 형성될 수 있다.
하부 코팅막(312) 및 포토레지스트 막(314)은 각각 도 2를 참조로 설명한, 제1 하부 코팅막(120) 및 제1 포토레지스트 막(130)과 실질적으로 동일한 물질을 사용하여 형성될 수 있다.
예를 들면, 포토레지스트 막(314)은 노광 공정에 의해 극성 변환이 가능한 네거티브 톤의 포토레지스트 고분자를 사용하여 형성될 수 있다. 하부 코팅막(312)은 극성 변환 고분자를 포함하는 BARC 조성물을 사용하여 형성될 수 있다. 일부 실시예들에 있어서, 하부 코팅막(312)은 극성 변환 그룹이 반복단위로 병합된 BARC 고분자를 포함하도록 형성될 수 있다.
도 18을 참조하면, 도 3 및 도 4를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행할 수 있다.
예시적인 실시예들에 따르면, 노광 마스크(311)를 통한 노광 공정을 수행하여, 포토레지스트 막(314)을 노광부(313) 및 비노광부(315)로 구분할 수 있다.
상술한 바와 같이, 노광부(313)에서는 화학 구조 변성에 의해 친수성에서 소수성으로 극성이 변환될 수 있다. 예를 들면, 노광부(313)에 포함된 광산 발생제로부터 산이 생성되고, 상술한 반응식 1 또는 반응식 2를 참조로 설명한 메커니즘에 의해 노광부(313)의 상기 포토레지스트 고분자에 포함된 히드록실기들이 알케닐기들로 치환되면서 노광부(313)는 실질적으로 소수성을 가질 수 있다.
노광부(313)와 중첩 또는 접촉하는 하부 코팅막 (312) 부분의 적어도 일부에는 상기 산이 확산되어 극성 변환부(316)가 형성될 수 있다.
일부 실시예들에 있어서, 상술한 바와 같이 하부 코팅막 (312) 부분에 포함된 예를 들면, 화학식 3 내지 화학식 5의 구조를 갖는 상기 극성 변환 고분자에서 상기 산에 의해 탈수 반응이 유도될 수 있다. 이에 따라, 극성 변환 그룹에서 히드록실기가 제거되면서 이중 결합이 생성될 수 있다. 따라서, 최초 친수성을 갖는 하부 코팅막(312)이 소수성으로 변환되면서 극성 변환부(316)가 형성될 수 있다.
일부 실시예들에 있어서, 상기 극성 변환 그룹은 화학식 6을 참조로 설명한 바와 같이 상기 BARC 고분자에 병합될 수 있으며, 극성 변환부(316)는 상기 극성 변환 그룹에서 탈수 반응에 의해 소수성으로 변성된 BARC 고분자를 포함할 수 있다.
도 19를 참조하면, 예를 들면 TMAH와 같은 현상액을 사용하여 비노광부(315)를 선택적으로 제거할 수 있다. 잔류하는 노광부(313)는 포토레지스트 패턴(317)으로 정의될 수 있다. TMAH는 실질적으로 친수성 용액이므로, 소수성으로 변성된 노광부(313)는 손상됨이 없이 비노광부(315) 만이 선택적으로 제거될 수 있다.
도 20을 참조하면, 포토레지스트 패턴(317) 및 극성 변환부(316)를 식각 마스크로 사용하여 하부 코팅막(312) 및 식각 저지막(310)을 순차적으로 부분적으로 제거할 수 있다, 이에 따라, 액티브 패턴(305)의 상면을 노출시키는 개구부(319)가 형성될 수 있다.
예시적인 실시예들에 따르면, 개구부(319)는 상기 제1 방향으로 연장하며, 액티브 패턴들(305) 및 소자 분리막(302)의 상면을 노출시킬 수 있다. 또한, 복수의 개구부들(319)이 상기 제2 방향을 따라 형성될 수 있다. 일부 실시예들에 있어서, 도 20에 도시된 바와 같이, 하나의 액티브 패턴(305) 위로 2개의 개구부들(319)이 연장될 수 있다.
도 21을 참조하면, 개구부(319)를 통해 노출된 액티브 패턴들(305) 및 소자 분리막(302)의 상부를 식각하여 게이트 트렌치들(309)을 형성할 수 있다.
게이트 트렌치들(309)은 개구부들(319)의 배열과 실질적으로 상응하는 배열을 갖도록 형성될 수 있다. 예를 들면, 게이트 트렌치(309)는 상기 제1 방향을 따라 연장될 수 있다. 또한, 복수의 게이트 트렌치들(309)이 상기 제2 방향을 따라 형성될 수 있다. 일부 실시예들에 있어서, 하나의 액티브 패턴(305)에 2 개의 게이트 트렌치들(309)이 형성될 수 있다.
게이트 트렌치(309) 형성 후, 예를 들면, 애싱 공정, 스트립 공정, 및/또는 CMP 공정을 통해 포토레지스트 패턴(317), 극성 변환부(316), 하부 코팅막(312) 및 식각 저지막(310)은 제거될 수 있다.
도 22 및 도 23을 참조하면, 게이트 트렌치(309)를 채우며 연장하는 게이트 구조물(328)을 형성할 수 있다.
예시적인 실시예들에 따르면, 예를 들면, 게이트 트렌치(309)에 의해 노출된 액티브 패턴(305)의 표면에 대해 열산화 공정을 수행하거나, 액티브 패턴(305)의 상기 표면 상에 예를 들면, CVD 공정을 통해 실리콘 산화물 또는 금속 산화물을 증착하여 게이트 절연막을 형성할 수 있다.
상기 게이트 절연막 상에 게이트 트렌치(309)의 나머지 부분을 채우는 게이트 도전막을 형성할 수 있다. 이후, CMP 공정을 통해 액티브 패턴(305)의 상면이 노출될 때까지 상기 게이트 도전막을 평탄화하고, 에치-백 공정을 통해 게이트 트렌치(309) 내부에 형성된 상기 게이트 절연막 및 상기 게이트 도전막의 일부를 제거할 수 있다. 이에 따라, 게이트 트렌치(309)의 저부를 채우는 게이트 절연막 패턴(322) 및 게이트 전극(324)을 형성할 수 있다.
게이트 도전막은 예를 들면, 금속 및/또는 금속 질화물을 사용하여ALD 공정, 스퍼터링 공정 등을 통해 형성될 수 있다.
게이트 절연막 패턴(322) 및 게이트 전극(324) 상에 게이트 트렌치(309)의 나머지 부분을 채우는 마스크 막을 형성한 후, 상기 마스크 막의 상부를 액티브 패턴(305)의 상기 상면이 노출될 때까지 평탄화하여 게이트 마스크(326)를 형성할 수 있다. 상기 마스크 막은 예를 들면, 실리콘 질화물을 사용하여 CVD 공정을 통해 형성될 수 있다.
이에 따라, 게이트 트렌치(309) 내부에 순차적으로 적층된 게이트 절연막 패턴(322), 게이트 전극(324) 및 게이트 마스크(326)를 포함하는 게이트 구조물(328)이 형성될 수 있다.
상술한 게이트 트렌치(309)의 배열 형태에 따라, 게이트 구조물(328)은 상기 제1 방향으로 연장되며, 상기 제2 방향을 따라 복수로 형성될 수 있다. 게이트 구조물(328)은 액티브 패턴(305) 내에 매립된 구조를 가지며, 액티브 패턴(305)의 상부는 예를 들면, 2 개의 게이트 구조물들(328) 사이의 중앙부, 및 상기 2 개의 게이트 구조물들(328) 각각을 사이에 두고, 상기 중앙부와 대향하는 외곽부들로 구분될 수 있다.
이후, 게이트 구조물들(328)과 인접한 액티브 패턴(305)의 상기 상부에 이온 주입 공정을 수행하여 제1 불순물 영역(301) 및 제2 불순물 영역(303)을 형성할 수 있다. 예를 들면, 액티브 패턴(305)의 상기 중앙부에 제1 불순물 영역(301)이 형성되고, 액티브 패턴(305)의 상기 외곽부들에 제2 불순물 영역(303)이 형성될 수 있다.
일부 실시예들에 있어서, 도 23에 도시된 바와 같이, 소자 분리막(302) 상부를 에치-백 공정을 통해 일부 제거하여, 액티브 패턴(305)의 상기 상부를 노출시킨 후 상기 이온 주입 공정을 수행하여 불순물 영역들(301, 303)을 형성할 수도 있다.
이어서, 액티브 패턴(305) 및 소자 분리막(302)을 커버하는 캡핑막(330)을 형성하고, 캡핑막(330) 상에 제1 층간 절연막(335)을 형성할 수 있다. 예를 들면, 캡핑막(330) 및 제1 층간 절연막(335)은 각각 실리콘 질화물 및 실리콘 산화물을 사용하여 형성될 수 있다. 캡핑막(330)은 후속 식각 공정들에 있어서, 실질적으로 식각 저지막으로 기능할 수 있다.
도 24를 참조하면, 제1 층간 절연막(335) 및 캡핑막(330)을 순차적으로, 부분적으로 식각하여 제1 불순물 영역들(301)을 노출시키는 그루브(groove)(337)를 형성할 수 있다. 그루브(337)는 도 15에 표시된 상기 제2 방향을 따라 연장하며, 상기 제1 방향을 따라 복수로 형성될 수 있다.
일부 실시예들에 있어서, 그루브(337) 형성을 위한 상기 식각 공정에 의해 제1 불순물 영역(301)의 일부가 함께 제거될 수 있다. 이에 따라, 제1 및 제2 불순물 영역들(301, 303) 사이에 단차가 발생할 수 있으며, 후속 공정에서 형성되는 도전 라인 구조물(355) 및 도전 콘택(375)(도 30 참조) 사이의 브릿지 또는 단락을 방지할 수 있다.
도 25를 참조하면, 제1 층간 절연막(335) 상에 그루브(337)를 채우는 제1 도전막(340)을 형성할 수 있다. 제1 도전막(340) 상에는 배리어 도전막(345) 및 제2 도전막(347)을 형성하고, 제2 도전막(347) 상에는 마스크 패턴(350)을 형성할 수 있다.
예를 들면, 제1 도전막(340)은 도핑된 폴리실리콘을 사용하여 형성될 수 있으며, 배리어 도전막(345)은 금속 질화물 또는 금속 실리사이드 질화물을 사용하여 형성될 수 있다. 제2 도전막(347)은 금속을 사용하여 형성될 수 있다. 제1 도전막(340), 배리어 도전막(345) 및 제2 도전막(347)은 예를 들면, 스퍼터링 공정, PVD 공정, 또는 ALD 공정 등을 통해 형성될 수 있다.
마스크 패턴(350)은 예를 들면, 실리콘 질화물을 포함하며, 상기 제2 방향으로 연장되는 라인 형상을 가질 수 있다. 마스크 패턴(350)의 폭(예를 들면, 상기 제1 방향으로의 폭)은 그루브(337)의 폭보다 작을 수 있다.
일부 실시예들에 있어서, 마스크 패턴(350)은 예시적인 실시예들에 따른 패턴 형성 방법에 의해 형성될 수 있다. 예를 들면, 제2 도전막(347) 상에 실리콘 질화물을 포함하는 마스크막을 형성할 수 있다. 이후 상기 마스크 막을 식각 대상막으로 사용하여 도 2 내지 도 7을 참조로 설명한 공정과 실질적으로 동일하거나 유사한 공정을 수행함으로써 마스크 패턴(350)을 형성할 수 있다.
도 26 및 도 27을 참조하면, 마스크 패턴(350)을 식각 마스크로 사용하여 제2 도전막(347), 배리어 도전막(345) 및 제1 도전막(340)을 순차적으로 식각할 수 있다. 이에 따라, 제1 불순물 영역(301) 상에 순차적으로 적층되는 제1 도전막 패턴(342), 배리어 도전막 패턴(346) 및 제2 도전막 패턴(348)이 형성될 수 있다. 설명의 편의를 위해, 도 26에서 제1 층간 절연막(335) 및 캡핑막(330)의 도시는 생략되었다.
이에 따라, 제1 도전막 패턴(342), 배리어 도전막 패턴(346), 제2 도전막 패턴(348) 및 마스크 패턴(350)을 포함하며, 제1 불순물 영역(301) 상에서 상기 제2 방향을 따라 연장하는 도전라인 구조물(355)이 형성될 수 있다. 예를 들면, 도전라인 구조물(355)는 비트 라인으로 제공될 수 있다.
일부 실시예들에 있어서, 도전라인 구조물(355)은 그루브(337) 보다 작은 폭을 가질 수 있다. 따라서, 도전라인 구조물(355)의 측벽은 그루브(337)의 측벽과 이격될 수 있다.
도 28을 참조하면, 도전라인 구조물(355)의 상기 측벽 상에 스페이서(357)를 형성할 수 있다. 예를 들면, 실리콘 질화물을 사용하여 제1 층간 절연막(335) 상에 도전라인 구조물(355)을 덮는 스페이서 막을 형성하고, 상기 스페이서 막을 이방성 식각하여 스페이서(357)를 형성할 수 있다.
이어서, 제1 층간 절연막(335) 상에 도전라인 구조물(355)을 덮는 제2 층간 절연막(360)을 형성할 수 있다. 제2 층간 절연막(360)은 그루브(337)의 나머지 부분을 채울 수 있다. 제2 층간 절연막(360)은 제1 층간 절연막(335)과 실질적으로 동일하거나 유사한 실리콘 산화물을 사용하여 형성될 수 있다.
일부 실시예들에 있어서, CMP 공정을 통해 제2 층간 절연막(360)의 상부를 평탄화하여 마스크 패턴(350) 상면을 노출시킬 수 있다.
도 29를 참조하면, 제2 층간 절연막(360), 제1 층간 절연막(335) 및 캡핑막(330)을 관통하여 제2 불순물 영역(303)을 노출시키는 콘택 홀(370)을 형성할 수 있다. 콘택 홀(370)은 도 26에 도시된 홀 형성 지점(357) 마다 대응하도록 형성될 수 있다.
일부 실시예들에 있어서, 콘택 홀(370)은 예시적인 실시예들에 따른 패턴 형성 방법에 의해 형성될 수 있다. 예를 들면, 제2 층간 절연막(360) 및 마스크 패턴(350) 상에 도 2를 참조로 설명한 바와 같이, 하부 코팅막 및 포토레지스트 막을 형성할 수 있다. 이후, 제2 층간 절연막(360)을 식각 대상막으로 사용하여 도 3 내지 도 7을 참조로 설명한 공정과 실질적으로 동일하거나 유사한 공정을 수행함으로써 콘택 홀(370)을 형성할 수 있다.
도 30을 참조하면, 콘택 홀(370)을 채우며, 제2 불순물 영역(303)과 접촉하거나 전기적으로 연결되는 도전 콘택(375)을 형성할 수 있다. 도전 콘택(375) 상에는 예를 들면, 커패시터(390)를 형성할 수 있다. 이 경우, 도전 콘택(375)은 커패시터 콘택으로 기능할 수 있다.
예를 들면, 콘택 홀들(370) 채우는 도전막을 형성한 후, 상기 도전막의 상부를 예를 들면, CMP 공정을 통해 마스크 패턴(350)의 상면이 노출될 때까지 평탄화할 수 있다. 이에 따라, 각 콘택 홀(370) 내부에 제2 불순물 영역(303)과 접촉하는 도전 콘택(375)이 형성될 수 있다.
상기 도전막은 구리 또는 텅스텐과 같은 금속 물질을 사용하여 스퍼터링 공정, PVD 공정, ALD 공정, 또는 CVD 공정 등을 통해 형성될 수 있다. 일 실시예에 있어서, 상기 도전막은 전해 도금 혹은 무전해 도금을 통해 형성될 수도 있다. 일 실시예에 있어서, 콘택 홀(370) 내벽에 티타늄 질화물, 티타늄 등을 포함하는 배리어 도전막을 먼저 형성할 수도 있다.
이후, 도전 콘택(375)과 전기적으로 연결되는 커패시터(390)를 형성할 수 있다. 이에 따라, BCAT 구조를 갖는 디램(Dynamic Random Access Memory: DRAM) 장치가 제조될 수 있다.
예를 들면, 마스크 패턴(350), 제2 층간 절연막(360) 및 도전 콘택(375) 상에 식각 저지막(도시되지 않음) 및 몰드막(도시되지 않음)을 형성하고, 상기 몰드막 및 상기 식각 저지막의 일부를 제거하여 도전 콘택(375)의 상면을 노출시키는 커패시터 개구부(도시되지 않음)를 형성할 수 있다.
상기 커패시터 개구부의 내벽 및 상기 몰드막의 상면을 따라 하부 전극막을 형성할 수 있다. 상기 하부 전극막 상에 희생막(도시되지 않음)을 형성한 후, 상기 몰드막의 상면이 노출되도록 상기 희생막 및 하부 전극막의 상부를 평탄화할 수 있다. 이후, 상기 희생막 및 상기 몰드막을 제거함으로써, 하부 전극(380)을 형성할 수 있다.
상기 식각 저지막 및 하부 전극(380)의 표면을 따라 유전막(385)을 형성하고, 유전막(385) 상에 상부 전극(387)을 형성하여 커패시터(390)를 형성할 수 있다. 유전막(385)은 실리콘 산화물 또는 고유전율의 금속 산화물을 사용하여 형성될 수 있다. 하부 전극(380) 및 상부 전극(387)은 텅스텐, 텅스텐 질화물, 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 텅스텐 질화물, 또는 루테늄 등과 같은 금속 혹은 금속 질화물을 사용하여 형성될 수 있다.
일부 실시예들에 있어서, 도전 콘택(375) 상에 자기 터널 접합(Magnetic Tunnel Junction: MTJ) 구조체가 형성될 수도 있다. 이 경우, 상기 반도체 장치는 BCAT 구조를 갖는 자성 메모리(Magnetic Random Access Memory: MRAM) 장치로서 제공될 수 있다.
예를 들면, 마스크 패턴(350), 제2 층간 절연막(360) 및 도전 콘택(375) 상에 고정층(fixed layer)과 자유층(free layer), 및 이들 사이에 개재된 터널 배리어막을 형성할 수 있다. 상기 고정층 및 자유층은 자성 물질을 포함하도록 형성될 수 있다. 상기 터널 배리어막은 산화마그네슘, 산화티타늄, 산화알루미늄, 산화마그네슘아연, 산화마그네슘붕소 등과 같은 물질을 포함하도록 형성될 수 있다.
이후, 상기 자유층, 터널 배리어막 및 고정층들을 식각하여 각 도전 콘택(375) 상에 상기 MTJ 구조체를 형성할 수 있다. 일부 실시예들에 있어서, 상기 자유층, 터널 배리어막 및 고정층에 대한 상기 식각 공정은 도 2 내지 도 7을 참조로 설명한 예시적인 실시예들에 따른 사진 식각 공정 또는 패턴 형성 방법을 통해 수행될 수 있다.
전술한 예시적인 실시예들에 따른 패턴 형성 방법은 각종 반도체 장치에 포함되는 미세 배선, 콘택, 절연 패턴 등을 고해상도로 형성하기 위한 사진 식각 공정에 효과적으로 활용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 300: 기판 105: 불순물 영역
110: 식각 대상막 115: 식각 대상막 패턴
117: 제1 개구부 120: 제1 하부 코팅막
125, 245, 316: 극성 변환부 130: 제1 포토레지스트 막
133, 253, 313: 노광부 135, 255, 315: 비노광부
140, 311: 노광 마스크 150: 하부 도전 패턴
210: 제1 식각 저지막 220: 층간 절연막
230: 제2 식각 저지막 240: 제2 하부 코팅막
250: 제2 포토레지스트 막 260: 상부 노광 마스크
270: 제2 개구부 280: 배리어막 패턴
285: 금속막 패턴 301: 제1 불순물 영역
302: 소자 분리막 303: 제2 불순물 영역
305: 액티브 패턴 309: 게이트 트렌치
310: 식각 저지막 312: 하부 코팅막
314: 포토레지스트 막 317: 포토레지스트 패턴
319: 개구부 322: 게이트 절연막 패턴
324: 게이트 전극 326: 게이트 마스크
328: 게이트 구조물 330: 캡핑막
335: 제1 층간 절연막 337: 그루브
340: 제1 도전막 342: 제1 도전막 패턴
345: 배리어 도전막 346: 배리어 도전막 패턴
347: 제2 도전막 348: 제2 도전막 패턴
350: 마스크 패턴 355: 도전라인 구조물
357: 스페이서 360: 제2 층간 절연막
370: 콘택 홀 375: 도전 콘택
380: 하부 전극 385: 유전막
387: 상부 전극 390: 커패시터

Claims (10)

  1. 식각 대상막 상에 순차적으로 하부 코팅막 및 포토레지스트 막을 형성하고;
    노광 공정을 통해 상기 포토레지스트 막을 노광부 및 비노광부로 구분시키고;
    상기 노광부와 중첩되는 상기 하부 코팅막 부분의 적어도 일부를 상기 노광부와 동일 타입의 극성을 갖는 극성 변환부로 변환시키고; 그리고
    상기 포토레지스트 막의 상기 비노광부를 선택적으로 제거하는 것을 포함하며,
    상기 하부 코팅막 및 상기 포토레지스트 막은 최초 친수성을 갖는 패턴 형성 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 포토레지스트 막은 네거티브 톤의 포토레지스트 고분자 및 광산 발생제를 포함하는 포토레지스트 조성물을 사용하여 형성되며,
    상기 노광 공정에 의해 광산 발생제로부터 발생한 산에 의해 상기 노광부는 소수성으로 극성이 변환되는 패턴 형성 방법.
  4. 제3항에 있어서, 상기 산이 상기 노광부 하부의 상기 하부 코팅막 부분으로 확산되어 상기 극성 변환부가 형성되는 패턴 형성 방법.
  5. 제4항에 있어서, 상기 하부 코팅막은 극성 변환 그룹이 결합된 반복 단위를 포함하는 고분자를 포함하는 패턴 형성 방법.
  6. 제5항에 있어서, 상기 하부 코팅막 부분으로 확산된 상기 산에 의해 상기 극성 변환 그룹에서 탈수 반응이 유도되는 패턴 형성 방법.
  7. 제6항에 있어서, 상기 극성 변환 그룹은 3차 알코올 그룹을 포함하며, 상기 탈수 반응에 의해 상기 3차 알코올 그룹에 포함된 히드록실기가 이중 결합으로 전환되는 패턴 형성 방법.
  8. 제7항에 있어서, 상기 극성 변환 그룹은 상기 3차 알코올 그룹이 결합된 지환족 탄화수소 그룹 또는 방향족 탄화수소 그룹을 포함하는 패턴 형성 방법.
  9. 제1항에 있어서, 잔류하는 상기 노광부를 식각 마스크로 사용하여 상기 식각 대상막을 부분적으로 제거하는 것을 더 포함하는 패턴 형성 방법.
  10. 식각 대상막 상에 극성 변환 그룹이 결합된 고분자를 포함하는 하부 코팅막을 형성하고;
    상기 하부 코팅막 상에 포토레지스트 막을 형성하고;
    상기 포토레지스트 막 상에 노광 공정을 수행하여, 극성이 전환된 노광부 및 극성이 유지되는 비노광부를 형성하고;
    상기 노광부와 접촉하는 상기 하부 코팅막 부분에 포함된 상기 극성 변환 그룹 내 탈수 반응을 유도하고; 그리고
    상기 포토레지스트 막의 비노광부를 제거하는 것을 포함하며,
    상기 하부 코팅막 및 상기 포토레지스트 막은 최초 친수성을 갖는 패턴 형성 방법.
KR1020150078132A 2015-06-02 2015-06-02 포토레지스트를 이용한 패턴 형성 방법 Active KR102374049B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150078132A KR102374049B1 (ko) 2015-06-02 2015-06-02 포토레지스트를 이용한 패턴 형성 방법
US15/047,659 US9772555B2 (en) 2015-06-02 2016-02-19 Methods of forming patterns using photoresists

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150078132A KR102374049B1 (ko) 2015-06-02 2015-06-02 포토레지스트를 이용한 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20160142151A KR20160142151A (ko) 2016-12-12
KR102374049B1 true KR102374049B1 (ko) 2022-03-14

Family

ID=57451014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150078132A Active KR102374049B1 (ko) 2015-06-02 2015-06-02 포토레지스트를 이용한 패턴 형성 방법

Country Status (2)

Country Link
US (1) US9772555B2 (ko)
KR (1) KR102374049B1 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
TWI746628B (zh) * 2016-12-08 2021-11-21 南韓商三星電子股份有限公司 光阻組成物以及使用該光阻組成物形成精細圖案的方法
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
KR102504833B1 (ko) * 2017-11-16 2023-03-02 삼성전자 주식회사 식각 가스 혼합물과 이를 이용한 패턴 형성 방법과 집적회로 소자의 제조 방법
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10734573B2 (en) 2018-03-23 2020-08-04 Spin Memory, Inc. Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
JP7410943B2 (ja) * 2018-11-02 2024-01-10 ブルーワー サイエンス アイ エヌ シー． Ｐａｇが固定された表面上でのボトムアップ絶縁保護コーティングおよびフォトパターニング
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050277055A1 (en) 2004-06-09 2005-12-15 Fujitsu Limited Multi-layer body, method for forming resist pattern, method for manufacturing device having pattern by fine processing and electronic device
JP2012518812A (ja) * 2009-02-19 2012-08-16 ブルーワー サイエンス アイ エヌ シー． 酸感応性、現像剤可溶性の下層反射防止膜
US20140186773A1 (en) 2013-01-02 2014-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Coating material and method for photolithography

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221680B1 (en) * 1998-07-31 2001-04-24 International Business Machines Corporation Patterned recess formation using acid diffusion
KR20010087022A (ko) 2000-03-06 2001-09-15 윤종용 반도체 장치의 유기 반사 방지막 조성물
JP2003209046A (ja) 2002-01-16 2003-07-25 Mitsubishi Electric Corp レジストパターン形成方法および半導体装置の製造方法
KR100564694B1 (ko) 2004-01-16 2006-03-30 삼성전자주식회사 (디클로로테트라메틸)디실라잔 화합물과 이를 이용한 접착력 향상방법 및 포토레지스트 패턴의 형성방법
KR20060060298A (ko) 2004-11-30 2006-06-05 매그나칩 반도체 유한회사 반도체 메모리 소자의 미세 패턴 형성 방법
KR100762902B1 (ko) 2006-06-30 2007-10-08 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
TWI441239B (zh) * 2006-12-12 2014-06-11 Asml Netherlands Bv 製造微影元件的方法、微影單元及電腦程式產品
US8029969B2 (en) 2007-05-14 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Material and method for photolithography
US9046782B2 (en) 2007-06-12 2015-06-02 Fujifilm Corporation Resist composition for negative tone development and pattern forming method using the same
KR100907898B1 (ko) 2007-07-24 2009-07-14 주식회사 동부하이텍 반도체 소자 제조 방법
KR20090059650A (ko) 2007-12-07 2009-06-11 삼성전자주식회사 이머전 리소그래피용 포토레지스트 조성물 및 이를 이용한포토레지스트 패턴의 형성 방법
US8053368B2 (en) * 2008-03-26 2011-11-08 International Business Machines Corporation Method for removing residues from a patterned substrate
KR20090117324A (ko) 2008-05-09 2009-11-12 삼성전자주식회사 반도체 소자의 형성을 위한 포토레지스트의 패터닝 방법
KR20110016732A (ko) 2009-08-12 2011-02-18 주식회사 에스앤에스텍 블랭크 마스크 및 포토마스크의 제조방법
US8632948B2 (en) * 2009-09-30 2014-01-21 Az Electronic Materials Usa Corp. Positive-working photoimageable bottom antireflective coating
JP5533797B2 (ja) 2010-07-08 2014-06-25 信越化学工業株式会社 パターン形成方法
KR101742815B1 (ko) 2010-07-23 2017-06-01 삼성전자 주식회사 Ｄｕｖ 필터링용 코팅 조성물, 이를 이용한 포토레지스트 패턴 형성 방법 및 반도체 소자의 제조 방법
US8507191B2 (en) * 2011-01-07 2013-08-13 Micron Technology, Inc. Methods of forming a patterned, silicon-enriched developable antireflective material and semiconductor device structures including the same
JP5884521B2 (ja) 2011-02-09 2016-03-15 信越化学工業株式会社 パターン形成方法
KR20120126715A (ko) 2011-05-12 2012-11-21 에스케이하이닉스 주식회사 반도체 소자의 패턴 형성 방법
JP5650086B2 (ja) 2011-06-28 2015-01-07 信越化学工業株式会社 レジスト下層膜形成用組成物、及びパターン形成方法
US8715907B2 (en) * 2011-08-10 2014-05-06 International Business Machines Corporation Developable bottom antireflective coating compositions for negative resists
US8790867B2 (en) 2011-11-03 2014-07-29 Rohm And Haas Electronic Materials Llc Methods of forming photolithographic patterns by negative tone development
US8697336B2 (en) 2011-12-15 2014-04-15 Az Electronic Materials Usa Corp. Composition for forming a developable bottom antireflective coating
TWI481969B (zh) 2011-12-31 2015-04-21 羅門哈斯電子材料有限公司 光阻劑圖案修整方法
US8728715B2 (en) 2012-01-13 2014-05-20 Funai Electric Co., Ltd. Non-photosensitive siloxane coating for processing hydrophobic photoimageable nozzle plate
US9195137B2 (en) 2012-03-08 2015-11-24 Nissan Chemical Industries, Ltd. Composition for forming highly adhesive resist underlayer film
CN103309165A (zh) * 2012-03-09 2013-09-18 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
JP5833492B2 (ja) 2012-04-23 2015-12-16 信越化学工業株式会社 ケイ素化合物、ポリシロキサン化合物、これを含むレジスト下層膜形成用組成物及びパターン形成方法
US8999624B2 (en) 2012-06-29 2015-04-07 International Business Machines Corporation Developable bottom antireflective coating composition and pattern forming method using thereof
JP6328931B2 (ja) 2012-12-31 2018-05-23 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ フォトレジストパターントリミング方法
US9523917B2 (en) * 2014-09-16 2016-12-20 SK Hynix Inc. Methods of forming patterns

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050277055A1 (en) 2004-06-09 2005-12-15 Fujitsu Limited Multi-layer body, method for forming resist pattern, method for manufacturing device having pattern by fine processing and electronic device
JP2012518812A (ja) * 2009-02-19 2012-08-16 ブルーワー サイエンス アイ エヌ シー． 酸感応性、現像剤可溶性の下層反射防止膜
US20140186773A1 (en) 2013-01-02 2014-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Coating material and method for photolithography

Also Published As

Publication number Publication date
KR20160142151A (ko) 2016-12-12
US9772555B2 (en) 2017-09-26
US20160358778A1 (en) 2016-12-08

Similar Documents

Publication Publication Date Title
KR102374049B1 (ko) 포토레지스트를 이용한 패턴 형성 방법
KR102653125B1 (ko) 포토레지스트의 하부막 조성물 및 이를 이용한 패턴 형성 방법
US10234760B2 (en) Photoresist compositions, intermediate products, and methods of manufacturing patterned devices and semiconductor devices
KR102324819B1 (ko) 포토레지스트용 고분자, 포토레지스트 조성물, 패턴 형성 방법 및 반도체 장치의 제조 방법
KR20100079981A (ko) 4중 패터닝을 이용한 반도체 소자의 미세 패턴 형성방법
US11003081B2 (en) Photoresist polymers, methods of forming patterns and methods of manufacturing semiconductor devices
US20170176859A1 (en) Photoresist compositions, methods of forming patterns and methods of manufacturing semiconductor devices
US9810982B2 (en) Photoresist polymers and photoresist compositions
JP2016201542A (ja) オープンフィーチャ内に誘電体分離構造を作成するサブトラクティブ法
US20170077138A1 (en) Method for manufacturing semiconductor device
TW200937496A (en) Method for manufacturing semiconductor device
US20150241771A1 (en) Photoresist compositions and methods of forming patterns using the same
US20170077135A1 (en) Method for manufacturing semiconductor device
CN109952637A (zh) 用于后段工艺(beol)互连制造的表面对准光刻图案化方式
US10381361B2 (en) Method for manufacturing semiconductor device
CN108572513B (zh) 用于制造半导体器件的方法
CN108573860B (zh) 制造半导体器件的方法
US10319735B2 (en) Method for manufacturing semiconductor device
US20210375632A1 (en) Method for forming planarization layer and pattern forming method using the same
KR20100034309A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20060075138A (ko) 반도체 소자의 메탈 콘택홀 형성 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150602

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200506

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150602

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210625

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20211228

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220308

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220310

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250225

Start annual number: 4

End annual number: 4