[go: up one dir, main page]

KR102369812B1 - 대역내 전이중 송수신 방법 및 장치 - Google Patents

대역내 전이중 송수신 방법 및 장치 Download PDF

Info

Publication number
KR102369812B1
KR102369812B1 KR1020170177056A KR20170177056A KR102369812B1 KR 102369812 B1 KR102369812 B1 KR 102369812B1 KR 1020170177056 A KR1020170177056 A KR 1020170177056A KR 20170177056 A KR20170177056 A KR 20170177056A KR 102369812 B1 KR102369812 B1 KR 102369812B1
Authority
KR
South Korea
Prior art keywords
signal
digital
shaping
ifd
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170177056A
Other languages
English (en)
Other versions
KR20190075449A (ko
Inventor
김선애
곽동혁
김태중
손정보
이유로
이현
주형식
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020170177056A priority Critical patent/KR102369812B1/ko
Priority to US16/221,970 priority patent/US10797745B2/en
Publication of KR20190075449A publication Critical patent/KR20190075449A/ko
Application granted granted Critical
Publication of KR102369812B1 publication Critical patent/KR102369812B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/525—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/0328—Arrangements for operating in conjunction with other apparatus with interference cancellation circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage
    • H04B1/0042—Digital filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0204—Channel estimation of multiple channels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0224—Channel estimation using sounding signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03292—Arrangements for operating in conjunction with other apparatus with channel estimation circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H04B2001/485—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter inhibiting unwanted transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transceivers (AREA)
  • Noise Elimination (AREA)

Abstract

본 발명은 선형 신호뿐만 아니라 비선형 SI 신호까지 제거할 수 있고, 디지털 자기간섭 제거의 복잡도 및 하드웨어 비용을 줄일 수 있는 IFD(In-band Full Duplex) 송수신 방법 및 장치에 관한 것이다. 본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 수신단, 송신단, 디지털 SIC(Self-Interference Cancellation) 처리부 및 디지털 SI 제거부를 포함하는 IFD(In-band Full Duplex) 송수신 장치의 동작 방법으로서, 상기 디지털 SIC 처리부가 상기 송신단 신호의 성형을 위한 신호성형 계수를 생성하는 단계와, 상기 디지털 SIC 처리부가 상기 수신단의 수신 신호에서 자기간섭 신호의 제거를 위한 채널추정 계수를 생성하는 단계와, 상기 디지털 SIC 처리부가 상기 신호성형 계수에 기초하여 송신 신호를 성형하는 단계와, 상기 디지털 SIC 처리부가 상기 채널추정 계수에 기초하여 상기 수신 신호에서 자기간섭 신호의 제거를 위한 제어 신호를 생성하는 단계를 포함한다.

Description

대역내 전이중 송수신 방법 및 장치{METHOD OF IN-BAND FULL-DUPLEX TRANSMISSION AND RECEPTION, AND APPARATUS FOR THE SAME}
본 발명은 대역내 전이중 송수신 방법 및 장치에 관한 것으로, 더욱 상세하게는 선형 신호뿐만 아니라 비선형 SI 신호까지 제거할 수 있고, 디지털 자기간섭 제거의 복잡도 및 하드웨어 비용을 줄일 수 있는 IFD(In-band Full Duplex) 송수신 방법 및 장치를 제공하는 것을 목적으로 한다.
동일대역 전이중(IFD: In-band Full Duplex) 방식은 동일대역에서 동시에 신호를 송수신하는 기술로 일반적인 반이중(HD: Half Duplex) 방식에 비해 이론적으로 최대 2배의 링크 용량 증대시킬 수 있는 기술이다. 그러나 IFD 방식은 자기 송신 신호가 수신기에 유입되어 유효 수신 신호보다 매우 강한 자기 간섭(SI: Self-Interference) 신호가 발생한다는 문제점이 있다. 따라서, IFD 방식으로 원활한 통신이 이루어지기 위해서는 자기 간섭(SI) 신호를 제거해 주어야 한다. 하지만 일반적으로 자기간섭제거(SIC: Self-Interference Cancellation) 기술은 송수신기 구현 시 복잡도가 증가하는 문제점이 있다.
따라서, IFD 통신을 실현하기 위해서는 수신기에서 유효 신호(desired signal, DS)를 수신하면서 동시에 SI 신호를 실시간으로 제거해 주어야 한다. SI 신호가 단순한 선형 SI 신호라면 디지털 수신기에서는 단순히 수신된 SI 신호를 송신 SI 신호 레벨로 감쇠하여 두 신호를 상쇄시키면 된다. 하지만, 근본적으로 SI 신호는 RF 통신을 위한 변조 신호이기 때문에 RF 아날로그 소자들로 인해 그 신호 특성이 변형 또는 왜곡되어 수신기로 유입된다.
특히, 송신 출력 크기와 아날로그 소자의 특성에 따라 송신 출력 대비 수십 dB 떨어진 크기로 발생하는 비선형 SI는 별도의 신호 처리를 통해 제거하지 않을 경우, 결국 유효 신호(DS)의 간섭 잡음으로 작용하여 통신 품질을 저하시키는 주요 원인이 된다. 따라서 IFD 송수신기에서는 선형 SI 신호뿐만 아니라 비선형 SI 신호까지 제거를 목적으로 하는 실시간 자기 간섭 제거(self-interference cancellation, SIC) 방법이 요구되기 때문에 디지털 SIC의 복잡도 및 하드웨어 비용이 크게 증가한다.
본 발명은 선형 SI 신호뿐만 아니라 비선형 SI 신호까지 제거할 수 있고, 디지털 자기간섭 제거의 복잡도 및 하드웨어 비용을 줄일 수 있는 IFD(In-band Full Duplex) 송수신 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 수신단, 송신단, 디지털 SIC(Self-Interference Cancellation) 처리부 및 디지털 SI 제거부를 포함하는 IFD(In-band Full Duplex) 송수신 장치의 동작 방법으로서, 상기 디지털 SIC 처리부가 상기 송신단 신호의 성형을 위한 신호성형 계수를 생성하는 단계와, 상기 디지털 SIC 처리부가 상기 수신단의 수신 신호에서 자기간섭 신호의 제거를 위한 채널추정 계수를 생성하는 단계와, 상기 디지털 SIC 처리부가 상기 신호성형 계수에 기초하여 송신 신호를 성형하는 단계와, 상기 디지털 SIC 처리부가 상기 채널추정 계수에 기초하여 상기 수신 신호에서 자기간섭 신호의 제거를 위한 제어 신호를 생성하는 단계를 포함한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 상기 제어 신호를 생성하는 단계에서, 상기 디지털 SIC 처리부는 다운샘플링 시간 영역에서 상기 제어 신호를 생성한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 상기 제어 신호를 생성하는 단계에서, 상기 디지털 SIC 처리부는 상기 송신단에서 입력된 제1 신호 및 상기 수신단에 배치된 아날로그 디지털 변환기의 출력신호를 다운샘플링하여 생성된 제2 신호에 기초하여 상기 제어 신호를 생성한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 상기 디지털 SIC 처리부가 상기 제어 신호를 상기 디지털 SI 제거부로 출력하는 단계와, 상기 디지털 SI 제거부가 상기 제어 신호에 기초하여 상기 수신 신호에서 자기간섭 신호를 제거한 유효 신호를 생성하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 상기 디지털 SI 제거부가 상기 유효 신호를 상기 수신단에 배치된 신호 복구부로 출력하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 상기 디지털 SIC 처리부는 오버샘플링 시간 영역에서 상기 제어 신호를 생성한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 상기 제어 신호를 생성하는 단계에서, 상기 디지털 SIC 처리부는 상기 송신단에서 입력된 신호를 오버샘플링한 제1 신호 및 상기 수신단에 배치된 아날로그 디지털 변환기에서 출력된 제2 신호에 기초하여 상기 제어 신호를 생성한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법에서, 상기 디지털 SIC 처리부는 상기 송신단 신호를 아날로그 디지털 변환한 신호에 기초하여 기저 행렬을 생성한다. 그리고, 상기 디지털 SIC 처리부는 상기 기저 행렬에 기초하여 상기 제1 신호와 상기 송신 신호가 동일해지도록 상기 신호성형 계수를 생성한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 상기 디지털 SIC 처리부가 성형된 상기 송신 신호를 상기 송신단에 배치된 디지털 아날로그 변환기로 출력하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 IFD 송수신 장치는, IFD(In-band Full Duplex) 송수신 장치로서, 적어도 하나의 프로그램이 저장된 메모리와, 상기 적어도 하나의 프로그램 명령을 수행하는 프로세서와, 네트워크와 연결되어 통신을 수행하는 송수신 장치와, 상기 송수신 장치의 송신단에 배치되어 송신 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환기를 포함한다. 여기서, 상기 적어도 하나의 프로그램 명령은, 상기 송신단 신호의 성형을 위한 신호성형 계수를 생성하고, 상기 송수신 장치의 수신단의 수신 신호에서 자기간섭 신호의 제거를 위한 채널추정 계수를 생성하고, 상기 신호성형 계수에 기초하여 송신 신호를 성형하고, 상기 채널추정 계수에 기초하여 상기 수신 신호에서 자기간섭 신호의 제거를 위한 제어 신호를 생성하도록 실행된다.
본 발명의 실시 예에 따른 IFD 송수신 장치에서, 상기 적어도 하나의 프로그램 명령은, 다운샘플링 시간 영역에서 상기 제어 신호를 생성하도록 실행된다.
본 발명의 실시 예에 따른 IFD 송수신 장치에서, 상기 적어도 하나의 프로그램 명령은, 상기 송신단에서 입력된 제1 신호 및 상기 수신단에 배치된 아날로그 디지털 변환기의 출력신호를 다운샘플링하여 생성된 제2 신호에 기초하여 상기 제어 신호를 생성하도록 실행된다.
본 발명의 실시 예에 따른 IFD 송수신 장치에서, 상기 적어도 하나의 프로그램 명령은, 상기 제어 신호에 기초하여 상기 수신 신호에서 자기간섭 신호를 제거한 유효 신호를 생성하도록 실행된다.
본 발명의 실시 예에 따른 IFD 송수신 장치에서, 상기 적어도 하나의 프로그램 명령은, 상기 유효 신호를 상기 수신단에 배치된 신호 복구부로 출력하도록 실행된다.
본 발명의 실시 예에 따른 IFD 송수신 장치에서, 상기 적어도 하나의 프로그램 명령은, 오버샘플링 시간 영역에서 상기 제어 신호를 생성하도록 실행된다.
본 발명의 실시 예에 따른 IFD 송수신 장치에서, 상기 적어도 하나의 프로그램 명령은, 상기 송신단에서 입력된 신호를 오버샘플링한 제1 신호 및 상기 수신단에 배치된 아날로그 디지털 변환기에서 출력된 제2 신호에 기초하여 상기 제어 신호를 생성하도록 실행된다.
본 발명의 실시 예에 따른 IFD 송수신 장치에서, 상기 적어도 하나의 프로그램 명령은, 상기 신호성형 계수의 생성 시, 상기 송신단 신호를 아날로그 디지털 변환한 신호에 기초하여 기저 행렬을 생성하고, 상기 기저 행렬에 기초하여 상기 제1 신호와 상기 송신 신호가 동일해지도록 상기 신호성형 계수를 생성하도록 실행된다.
본 발명의 실시 예에 따른 IFD 송수신 장치에서, 상기 적어도 하나의 프로그램 명령은, 성형된 상기 송신 신호를 상기 송신단에 배치된 디지털 아날로그 변환기로 출력하도록 실행된다.
본 발명의 IFD(In-band Full Duplex) 송수신 방법 및 장치는 선형 SI 신호뿐만 아니라 비선형 SI 신호까지 제거할 수 있다. 또한, 본 발명의 IFD 송수신 방법 및 장치는 디지털 자기간섭 제거의 복잡도 및 하드웨어 비용을 줄일 수 있다.
도 1은 통신 시스템의 제1 실시 예를 도시한 개념도이다.
도 2는 통신 시스템을 구성하는 통신 노드의 제1 실시 예를 도시한 블록도이다.
도 3은 본 발명의 실시 예에 따른 IFD(In-band Full Duplex) 송수신 장치를 나타내는 도면이다.
도 4는 본 발명의 제1 실시 예에 따른 DSIC(Digital Self-Interference Cancellation) 처리부를 나타내는 도면이다.
도 5는 본 발명의 제2 실시 예에 따른 DSIC(Digital Self-Interference Cancellation) 처리부를 나타내는 도면이다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 IFD 프레임 구조로서, 훈련 구간 및 데이터 전송 구간을 나타내는 도면이다.
도 7a 및 도 7b는 무선랜 PHY 프레임 규격에서 훈련 구간을 배치하는 방법을 나타내는 도면이다.
도 8은 3GPP LTE 프레임 규격에서 훈련 구간 및 전송 신호를 구성하는 방법의 일 예를 나타내는 도면이다.
도 9는 3GPP LTE 프레임 규격에서 훈련 구간 및 전송 신호를 구성하는 방법의 다른 예를 나타내는 도면이다.
도 10은 도 4에 도시된 SI 제어 계수 생성기를 나타내는 도면이다.
도 11은 신호성형 방법의 일 예를 나타내는 도면이다.
도 12는 SI 신호성형 계수를 생성하는 방법을 나타내는 도면이다.
도 13은 SI 제어기를 나타내는 도면이다.
도 14는 자기 간섭 신호의 제거 방법의 제1 실시예를 도시한 흐름도이다.
도 15는 자기 간섭 신호의 제거 방법의 제2 실시예를 도시한 흐름도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함할 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 통신 시스템의 제1 실시 예를 도시한 개념도이다.
도 1을 참조하면, 통신 시스템(100)은 복수의 통신 노드들(110-1, 110-2, 110-3, 120-1, 120-2, 130-1, 130-2, 130-3, 130-4, 130-5, 130-6)로 구성될 수 있다. 여기서, 통신 시스템(100)은 "통신 네트워크"로 지칭될 수 있다. 복수의 통신 노드들 각각은 적어도 하나의 통신 프로토콜(protocol)을 지원할 수 있다. 예를 들어, 복수의 통신 노드들 각각은 CDMA(code division multiple access) 기반의 통신 프로토콜, WCDMA(wideband CDMA) 기반의 통신 프로토콜, TDMA(time division multiple access) 기반의 통신 프로토콜, FDMA(frequency division multiple access) 기반의 통신 프로토콜, OFDM(orthogonal frequency division multiplexing) 기반의 통신 프로토콜, OFDMA(orthogonal frequency division multiple access) 기반의 통신 프로토콜, SC(single carrier)-FDMA 기반의 통신 프로토콜, NOMA(non-orthogonal multiple access) 기반의 통신 프로토콜, SDMA(space division multiple access) 기반의 통신 프로토콜 등을 지원할 수 있다. 복수의 통신 노드들 각각은 다음과 같은 구조를 가질 수 있다.
도 2는 통신 시스템을 구성하는 통신 노드의 제1 실시 예를 도시한 블록도이다.
도 2를 참조하면, 통신 노드(200)는 적어도 하나의 프로세서(210), 메모리(220) 및 네트워크와 연결되어 통신을 수행하는 송수신 장치(230)를 포함할 수 있다. 또한, 통신 노드(200)는 입력 인터페이스 장치(240), 출력 인터페이스 장치(250), 저장 장치(260) 등을 더 포함할 수 있다. 통신 노드(200)에 포함된 각각의 구성 요소들은 버스(bus)(270)에 의해 연결되어 서로 통신을 수행할 수 있다.
프로세서(210)는 메모리(220) 및 저장 장치(260) 중에서 적어도 하나에 저장된 프로그램 명령(program command)을 실행할 수 있다. 프로세서(210)는 중앙 처리 장치(central processing unit, CPU), 그래픽 처리 장치(graphics processing unit, GPU), 또는 본 발명의 실시 예들에 따른 방법들이 수행되는 전용의 프로세서를 의미할 수 있다. 메모리(220) 및 저장 장치(260) 각각은 휘발성 저장 매체 및 비휘발성 저장 매체 중에서 적어도 하나로 구성될 수 있다. 예를 들어, 메모리(220)는 읽기 전용 메모리(read only memory, ROM) 및 랜덤 액세스 메모리(random access memory, RAM) 중에서 적어도 하나로 구성될 수 있다.
다시 도 1을 참조하면, 통신 시스템(100)은 복수의 기지국들(base stations)(110-1, 110-2, 110-3, 120-1, 120-2), 복수의 단말들(user equipment)(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)을 포함할 수 있다. 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3) 각각은 매크로 셀(macro cell)을 형성할 수 있다. 제4 기지국(120-1) 및 제5 기지국(120-2) 각각은 스몰 셀(small cell)을 형성할 수 있다. 제1 기지국(110-1)의 커버리지(coverage) 내에 제4 기지국(120-1), 제3 단말(130-3) 및 제4 단말(130-4)이 속할 수 있다. 제2 기지국(110-2)의 커버리지 내에 제2 단말(130-2), 제4 단말(130-4) 및 제5 단말(130-5)이 속할 수 있다. 제3 기지국(110-3)의 커버리지 내에 제5 기지국(120-2), 제4 단말(130-4), 제5 단말(130-5) 및 제6 단말(130-6)이 속할 수 있다. 제4 기지국(120-1)의 커버리지 내에 제1 단말(130-1)이 속할 수 있다. 제5 기지국(120-2)의 커버리지 내에 제6 단말(130-6)이 속할 수 있다.
여기서, 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 노드B(NodeB), 고도화 노드B(evolved NodeB), BTS(base transceiver station), 무선 기지국(radio base station), 무선 트랜시버(radio transceiver), 액세스 포인트(access point), 액세스 노드(node), 노변 장치(road side unit; RSU), RRH(radio remote head), TP(transmission point), TRP(transmission and reception point), 중계 노드(relay node) 등으로 지칭될 수 있다. 복수의 단말들(130-1, 130-2, 130-3, 130-4, 130-5, 130-6) 각각은 터미널(terminal), 액세스 터미널(access terminal), 모바일 터미널(mobile terminal), 스테이션(station), 가입자 스테이션(subscriber station), 모바일 스테이션(mobile station), 휴대 가입자 스테이션(portable subscriber station), 노드(node), 다바이스(device) 등으로 지칭될 수 있다.
복수의 통신 노드들(110-1, 110-2, 110-3, 120-1, 120-2, 130-1, 130-2, 130-3, 130-4, 130-5, 130-6) 각각은 셀룰러(cellular) 통신(예를 들어, 3GPP(3rd generation partnership project) 표준에서 규정된 LTE(long term evolution), LTE-A(advanced) 등)을 지원할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 서로 다른 주파수 대역에서 동작할 수 있고, 또는 동일한 주파수 대역에서 동작할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 아이디얼 백홀(ideal backhaul) 또는 논(non)-아이디얼 백홀을 통해 서로 연결될 수 있고, 아이디얼 백홀 또는 논-아이디얼 백홀을 통해 서로 정보를 교환할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 아이디얼 백홀 또는 논-아이디얼 백홀을 통해 코어(core) 네트워크(미도시)와 연결될 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 코어 네트워크로부터 수신한 신호를 해당 단말(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)에 전송할 수 있고, 해당 단말(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)로부터 수신한 신호를 코어 네트워크에 전송할 수 있다.
복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 OFDMA 기반의 다운링크(downlink) 전송을 지원할 수 있고, SC-FDMA 기반의 업링크(uplink) 전송을 지원할 수 있다. 또한, 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 MIMO(multiple input multiple output) 전송(예를 들어, SU(single user)-MIMO, MU(multi user)-MIMO, 대규모(massive) MIMO 등), CoMP(coordinated multipoint) 전송, 캐리어 애그리게이션(carrier aggregation) 전송, 비면허 대역(unlicensed band)에서 전송, 단말 간 직접(device to device, D2D) 통신(또는, ProSe(proximity services)) 등을 지원할 수 있다. 여기서, 복수의 단말들(130-1, 130-2, 130-3, 130-4, 130-5, 130-6) 각각은 기지국(110-1, 110-2, 110-3, 120-1, 120-2)과 대응하는 동작, 기지국(110-1, 110-2, 110-3, 120-1, 120-2)에 의해 지원되는 동작을 수행할 수 있다.
예를 들어, 제2 기지국(110-2)은 SU-MIMO 방식을 기반으로 신호를 제4 단말(130-4)에 전송할 수 있고, 제4 단말(130-4)은 SU-MIMO 방식에 의해 제2 기지국(110-2)으로부터 신호를 수신할 수 있다. 또는, 제2 기지국(110-2)은 MU-MIMO 방식을 기반으로 신호를 제4 단말(130-4) 및 제5 단말(130-5)에 전송할 수 있고, 제4 단말(130-4) 및 제5 단말(130-5) 각각은 MU-MIMO 방식에 의해 제2 기지국(110-2)으로부터 신호를 수신할 수 있다. 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3) 각각은 CoMP 방식을 기반으로 신호를 제4 단말(130-4)에 전송할 수 있고, 제4 단말(130-4)은 CoMP 방식에 의해 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3)으로부터 신호를 수신할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 자신의 커버리지 내에 속한 단말(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)과 캐리어 애그리게이션 방식을 기반으로 신호를 송수신할 수 있다. 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3) 각각은 제4 단말(130-4)과 제5 단말(130-5) 간의 D2D 통신을 코디네이션(coordination)할 수 있고, 제4 단말(130-4) 및 제5 단말(130-5) 각각은 제2 기지국(110-2) 및 제3 기지국(110-3) 각각의 코디네이션에 의해 D2D 통신을 수행할 수 있다.
도 3은 본 발명의 실시 예에 따른 IFD(In-band Full Duplex) 송수신 장치를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 IFD(In-band Full Duplex) 송수신 장치는 안테나부(300), RF 아날로그 SIC 처리부(400), RF 신호 처리부(500), 신호 변환부(600), DSIC(Digital SIC) 처리부(700) 및 디지털 모뎀부(800)를 포함한다.
안테나부(300)는 1개 또는 복수의 안테나로 구성되며, 각각의 안테나는 RF 아날로그 SIC 처리부(400)와 연결된다. 여기서, 안테나부(300)의 안테나로서 분리 안테나가 적용될 수 있다. 또한, 안테나부(300)의 안테나로서 공유 안테나가 적용될 수 있다. 안네나부(300)는 수신단과 송신단 간의 신호 분리를 위해 서큘레이터(Circulator)와 같은 신호 분배기를 포함할 수 있다.
일 예로서, 송수신 공유 안테나는 하나의 안테나와 그 아래 신호 분배기에 송수신 패스가 연결된 구조를 가질 수 있다. 송수신 분리 안테나는 송수신 경로에 각각 하나씩 개별 안테나가 연결된 구조를 가질 수 있다. 또한, 안테나가 전방위에 신호를 방사 또는 수신하는 전방향(omnidirectional) 안테나 타입, 특정 각도 범위, 예를 들어 섹터(sector) 또는 빔(beam)에 신호를 방사 또는 수신하는 섹터 안테나 또는 빔포밍 안테나 타입 등의 사용이 발명의 범주에 포함됨을 명시한다.
RF 아날로그 SIC 처리부(400)는 RF 대역 아날로그 영역에서 SI 신호를 제거하고, SI 신호가 제거된 신호를 RF 신호 처리부(500)로 전달할 수 있다. RF 아날로그 SIC 처리부(400)는 아날로그 FIR(finite impulse response) 필터를 포함할 수 있으며, 아날로그 FIR 필터는 다수의 감쇠기(attenuator)와 각 감쇠기에 연결된 위상 천이(phase shift) 장치를 포함할 수 있다. 다른 예로서, RF 아날로그 SIC 처리부(400)는 발룬(Balun) 필터와 같은 역 위상 생성 장치를 포함할 수 있다.
이러한 RF 아날로그 SIC 처리부(400)는 디지털 영역 신호로 변환한 아날로그 FIR 필터의 입출력 신호를 통해 아날로그 FIR 필터의 감쇠기 및 위상 천이 장치의 값을 결정할 수 있다. RF 아날로그 SIC 처리부(400)는 RF 아날로그 FIR 필터를 제어하는 디지털 제어 알고리즘을 실행시킬 수 있으며, 디지털 제어 알고리즘에 의해 결정된 아날로그 FIR 필터의 감쇠기 및 위상 천이 장치의 특정 값은 디지털 제어 정보로 생성될 수 있다.
RF 신호 처리부(500)는 송신 RF 신호 처리부(510) 및 수신 RF 신호 처리부(520)를 포함할 수 있다. 송신 RF 신호 처리부(510) 및 수신 RF 신호 처리부(520) 각각은 주파수 변환기와 신호 증폭기를 포함할 수 있다. 주파수 변환기는 기저 대역 신호를 RF 대역 신호로 변환할 수 있고, 반대로 RF 대역 신호를 기저 대역 신호로 변환할 수 있다. 구체적으로, 주파수 변환기는 로컬 오실레이터(LO: local oscillator)와 믹서/적분기(mixer/integrator)로 구성되는 업/다운 변환기(up/down converter)를 포함할 수 있다. 신호 증폭기는 입력 신호의 크기를 증폭하여 출력할 수 있으며, HPA(high power amplifier), LNA(low noise amplifier) 및 VGA(variable gain amplifier)를 포함할 수 있다. HPA는 RF 신호로 전환된 송신 신호를 증폭하여 출력할 수 있다. 그리고 LNA는 낮음 잡음 수준을 유지하면서 수신 신호를 증폭하여 출력할 수 있다. 그리고 VGA는 입력 신호의 이득을 가변적으로 조정하는 것으로, 수신되는 SI 신호 또는 유효 신호(desired signal, DS)의 크기를 일정한 크기의 디지털 신호로 변환하기 위하여 수신 신호의 크기를 조정할 수 있다. 여기서, LNA는 RF 아날로그 SIC 처리부(400)를 통과한 이후 RF 신호 처리부(500)로 입력되는 신호의 크기에 따라 선택적으로 적용할 수 있다.
신호 변환부(600)는 디지털 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환기(digital-to-analog converter, DAC)(610)와, 아날로그 신호를 디지털 신호로 변환하는 제1 아날로그 디지털 변환기(analog-to-digital converter, ADC)(620) 및 제2 아날로그 디지털 변환기(625)를 포함할 수 있다. 디지털 아날로그 변환기(610)는 DSIC 처리부(700)에서 입력되는 디지털 신호를 아날로그 신호로 변환하고, 변환된 디지털 신호를 송신 RF 신호 처리부(510)로 전달할 수 있다. 그리고 제1 아날로그 디지털 변환기(620)는 송신 RF 신호 처리부(510)에서 출력되는 아날로그 신호를 디지털 신호로 변환하고, 변환된 디지털 신호를 DSIC 처리부(700)로 전달할 수 있다. 그리고 제2 아날로그 디지털 변환기(625)는 수신 RF 신호 처리부(520)에서 입력되는 아날로그 신호를 디지털 신호로 변환하고, 변환된 디지털 신호를 DSIC 처리부(700)로 전달할 수 있다.
자기 송신 신호(예를 들어, SI 신호)가 무선 구간, 수신 RF 신호 처리부(520) 및 제2 아날로그 디지털 변환부(625)를 순차적으로 거쳐 디지털 영역으로 입력될 때, DSIC 처리부(700)는 디지털 신호 처리를 수행하여 SI 신호를 상쇄시킬 수 있다. 이러한 DSIC 처리부(700)는 디지털 모뎀부(800)와 신호 변환부(600) 사이의 송수신 디지털 전 영역에 걸쳐 배치될 수 있다. DSIC 처리부(700)는 SI 신호를 구성하는 성분을 요소별로 제어 또는 제거하기 위하여 송신 신호를 성형하고, 수신된 SI 신호를 재현 및 제거할 수 있다.
디지털 모뎀부(800)는 신호 생성부(810) 및 신호 복구부(820)를 포함할 수 있다. 신호 생성부(810)는 자기 간섭 신호의 제거(SIC)를 위한 훈련 심볼 및 실제 통신 데이터를 변조한 데이터 프레임(구체적으로, 시간 영역 전송 신호)을 생성할 수 있다. 신호 생성부(810)는 생성된 훈련 심볼 및 전송 신호를 DSIC 처리부(700)로 전달할 수 있다. 신호 복구부(820)는 DSIC 처리부(700)에서 자기 간섭(self-interference, SI)이 제거된 유효 신호(desired signal, DS)를 수신하고, 수신된 유효 신호를 프레임 형식에 맞춰 복조할 수 있다.
도 4는 본 발명의 제1 실시 예에 따른 DSIC(Digital Self-Interference Cancellation) 처리부를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 제1 실시 예에 따른 DSIC 처리부(700)는 오버 샘플링부(710), 다운 샘플링부(720) 및 DSI(Digital self-interference) 조정부(730)를 포함할 수 있다. DSI 조정부(730)는 SI 제어 계수 생성기(732), 신호 성형기(734) 및 SI 제거기(736)를 포함할 수 있다.
오버 샘플링부(710)는 입력된 신호를 R 배의 샘플링 주파수로 샘플링하고, 샘플링된 신호를 신호 성형기(734)로 출력할 수 있다.
다운 샘플링부(720)는 SI 제거기(736)에서 입력된 신호를 원 신호의 샘플로 데시메이션(decimation)하여 출력할 수 있다. 즉, 다운 샘플링부(720)는 오버 샘플링부(710)에 의해서 R 배 샘필링된 신호를 원래의 신호로 다운샘플링하여 신호 복구부(820)로 출력할 수 있다.
이하, SI 신호에 대한 디지털 영역의 시간 신호, 즉 SI 신호의 디지털 영역의 원신호를 기준 신호라고 명칭 하기로 한다. 본 발명에서 기준 신호는 발명의 구성에 따라 오버샘플 이전 또는 오버샘플 이후의 디지털 영역의 신호를 의미할 수 있다.
SI 제어 계수 생성기(732)는 송신되는 SI 신호의 비선형성을 최소화하기 위한 신호 성형 계수를 생성할 수 있다. 그리고 SI 제어 계수 생성기(732)는 송신 신호 성형 계수를 생성한 이후, DSIC 처리부(700)로 입력되는 SI 신호를 제거하기 위하여 IFD 송수신 채널 성분을 추정하여 채널추정 계수를 생성할 수 있다. SI 제어 계수 생성기(732)는 생성된 신호 성형 계수를 신호 성형기(734)로 출력하고, 채널추정 계수를 SI 제거기(736)로 출력할 수 있다.
신호 성형기(734)는 SI 제어 계수 생성기(732)에서 입력된 신호 성형 계수에 기초하여 송신 신호를 성형할 수 있다. 신호 성형기(734)는 성형된 송신 신호를 디지털 아날로그 변환기(610)로 출력할 수 있다.
SI 제거기(736)는 SI 제어 계수 생성기(732)에서 입력된 채널추정 계수에 기초하여 수신되는 SI 신호를 상쇄시키기 위한 제어 신호를 생성한다. 그리고 SI 제거기(736)는 기준 시간 동기(synchronization)에 맞춰 상기 제어 신호에 따라 실제 수신되는 SI 신호를 상쇄시켜 유효 신호(DS)를 생성할 수 있다. 그리고 SI 제거기(736)는 유효 신호(DS)를 다운 샘플링부(720)로 출력할 수 있다.
본 발명의 제1 실시 예에 따른 DSIC 처리부(700)는 DSI 조정부(730)의 전체 기능이 오버 샘플링(oversampling) 시간 영역에서 동작할 수 있다. 따라서, DSI 조정부(730)로 입력되는 신호를 획득하는 A1, A2 및 A3 지점이 오버 샘플링 시간 영역의 경로 상에 위치할 수 있다.
도 4에 도시된 바와 같이, A1 지점은 오버 샘플링부(710)와 DSI 조정부(730) 사이에 위치하고, A2 지점은 제1 아날로그 디지털 변환기(620)와 DSI 조정부(730) 사이에 위치하고, A3 지점은 제2 아날로그 디지털 변환기(625)와 DSI 조정부(730) 사이에 위치할 수 있다. 이와 같이, DSI 조정부(730)로 입력되는 신호를 획득하는 A1, A2, A3 지점이 오버 샘플링 영역의 시간 경로 상에 위치하고, DSI 조정부(730)는 오버 샘플링 영역의 샘플 수를 기준으로 신호 처리를 수행할 수 있다.
도 5는 본 발명의 제2 실시 예에 따른 DSIC(Digital Self-Interference Cancellation) 처리부를 나타내는 도면이다.
도 5를 참조하면, 본 발명의 제2 실시 예에 따른 DSIC 처리부(700)는 오버 샘플링부(710), 다운 샘플링부(720) 및 DSI 조정부(730)를 포함할 수 있다. DSI 조정부(730)는 SI 제어 계수 생성기(732), 신호 성형기(734) 및 SI 제거기(736)를 포함할 수 있다.
오버 샘플링부(710)는 입력된 신호를 R 배의 샘플링 주파수로 샘플링하고, 샘플링된 신호를 신호 성형기(734)로 출력할 수 있다.
다운 샘플링부(720)는 제2 아날로그 디지털 변환기(625)에서 입력된 신호를 원 신호의 샘플로 데시메이션(decimation)하여 SI 제거 계수 생성기(732) 및 SI 제거기(736)로 출력할 수 있다.
SI 제어 계수 생성기(732)는 송신되는 SI 신호의 비선형성을 최소화하기 위한 신호 성형 계수를 생성할 수 있다. 그리고 SI 제어 계수 생성기(732)는 송신 신호 성형 계수를 생성한 이후, DSIC 처리부(700)로 입력되는 SI 신호를 제거하기 위한 IFD 송수신 채널 성분을 추정하여 채널추정 계수를 생성할 수 있다. SI 제어 계수 생성기(732)는 생성된 신호 성형 계수를 신호 성형기(734)로 출력하고, 채널추정 계수를 SI 제거기(736)로 출력할 수 있다.
신호 성형기(734)는 SI 제어 계수 생성기(732)에서 입력된 신호 성형 계수에 기초하여 송신 신호를 성형할 수 있다. 신호 성형기(734)는 성형된 송신 신호를 디지털 아날로그 변환기(610)로 출력할 수 있다.
SI 제거기(736)는 SI 제어 계수 생성기(732)에서 입력된 채널추정 계수에 기초하여 수신되는 SI 신호를 상쇄시키기 위한 제어 신호를 생성한다. 그리고 SI 제거기(736)는 기준 시간 동기(synchronization)에 맞춰 상기 제어 신호에 따라 실제 수신되는 SI 신호를 상쇄시켜 유효 신호(DS)를 생성할 수 있다. 그리고 SI 제거기(736)는 유효 신호(DS)를 신호 복구부(820)로 출력할 수 있다.
본 발명의 제2 실시 예에 따른 DSIC 처리부(700)는 SI 제어 계수 생성기(732)가 다운 샘플링(downsampling) 기간에 동작하여 SI 채널을 추정할 수 있다. 도 4를 참조하여 설명한 제1 실시 예에 따른 DSIC 처리부(700)는 SI 제어 계수 생성기(732)가 오버 샘플링 기간에 동작하였으나, 도 5에 도시된 제2 실시 예에 따른 DSIC 처리부(700)는 SI 제어 계수 생성기(732)가 다운 샘플링 기간에 동작한다는 점에서 차이가 있다.
또한, 본 발명의 제2 실시 예에 따른 DSIC 처리부(700)는 SI 제거기(736)가 다운 샘플링 기간에 동작하여 SI 신호를 제거할 수 있다. 즉, 도 4에 도시된 제1 실시 예에 따른 DSIC 처리부(700)는 SI 제거기(736)가 오버 샘플링 기간에 동작하였으나, 도 5에 도시된 DSIC 처리부(700)는 SI 제거기(736)가 다운 샘플링 기간에 동작한다는 점에서 차이가 있다.
본 발명의 제2 실시 예에 따른 DSIC 처리부(700)는 SI 제어 계수 생성기(732) 및 SI 제거기(736)의 기능이 다운 샘플링 시간 영역에서 동작할 수 있다. 따라서, DSI 조정부(730)로 입력되는 신호를 획득하는 B1 지점은 오버 샘플링부(710)의 출력단에 위치하고, B2 지점은 오버 샘플링부(710)의 입력단에 위치할 수 있다. 그리고, SI 제어 계수 생성기(732)로 입력되는 신호를 획득하는 B3 지점은 다운 샘플링부(720)의 출력단에 위치하고, 다운 샘플링 영역의 경로 상에 B3 지점이 위치할 수 있다. 이와 같이, DSI 조정부(730)로 입력되는 신호를 획득하는 B1, B2, B3 지점이 다운 샘플링 영역의 시간 경로 상에 위치하고, DSI 조정부(730)는 다은 샘플링 영역의 샘플 수를 기준으로 신호 처리를 수행할 수 있다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 IFD 프레임 구조로서, 훈련 구간 및 데이터 전송 구간을 나타내는 도면이다.
도 6a 및 도 6b를 참조하면, 본 발명의 실시 예에 따른 IFD 프레임(810)은 자기간섭제거(SIC)를 수행하기 위한 것으로, 훈련 구간(911, 912), 보호 구간(914, guard period) 및 데이터 전송 구간(913, Data Transmission period)을 포함할 수 있다. 훈련 구간(911, 912)은 신호 성형 훈련 구간(911, SI WS(wave shaping) training period), SI 채널추정 훈련 구간(912, SI CHE(channel estimation) training period)을 포함할 수 있다.
신호 성형 훈련 구간(911)은 SI 제어 계수 생성기(732)에서 신호 성형 계수를 생성을 위한 제1 훈련 신호를 전송하는 구간이다. SI 채널추정 훈련 구간(912)은 SI 제어 계수 생성기(732)에서 SI 채널추정을 위한 제2 훈련 신호를 전송하는 구간이다.
보호 구간(914)은 훈련 동작을 수행 시 IFD 송수신 장치가 안정적으로 동작할 수 있도록 보호하는 구간으로, ISI(inter-symbol interference) 회피, IFD 송수신기의 시스템 대기 시간 및 ADC의 포화 방지를 위한 이득 조정을 위해 IFD 프레임(910) 내에 배치될 수 있다.
보호 구간(914)에서의 전송 신호는 상기 ISI(inter-symbol interference) 회피, IFD 송수신기의 시스템 대기 시간 및 ADC의 포화 방지를 위한 이득 조정 등의 목적에 따라서 자유롭게 구성할 수 있다. 또한, 보호 구간(914)은 상기 ISI(inter-symbol interference) 회피, IFD 송수신기의 시스템 대기 시간 및 ADC의 포화 방지를 위한 이득 조정 등의 목적에 따라서 전송 신호 단위 내에서 자유롭게 배치될 수 있다.
SI 신호 성형 훈련 구간(911)과 SI 채널추정 훈련 구간(912)에서는 훈련 시퀀스 또는 심볼과 같은 약속된 신호를 송신 장치와 수신 장치 간에 송수신할 수 있다.
훈련 구간(911, 912)에서 제1 훈련 신호는 SI 제어 계수 생성기(732)에서 신호성형 계수의 생성을 위해 사용될 수 있다. 그리고 훈련 구간(911, 912)에서 제2 훈련 신호는 SI 채널추정 계수를 생성을 위해 사용될 수 있다.
따라서, 훈련 구간(911, 912)에서 전송된 제1 및 제2 훈련 신호는 DSI 조정부(730) 내의 기저 저장기에 기저(basis)의 형태로 미리 계산하여 저장될 수 있다.
또한, 상기 제1 및 제2 훈련 신호는 IFD 송수신 장치들 간에 서로 약속된 신호이며, 상기 제1 및 제2 훈련 신호의 종류와 길이에는 특별한 제약이 없다. 뿐만 아니라 SI 신호 성형 훈련 구간(911)과 SI 채널추정 훈련 구간(912) 내에서 전송되는 제1 및 제2 훈련 신호는 서로 훈련 신호로 구성할 수도 있고, 서로 같은 훈련 신호를 공유할 수도 있다.
IFD 프레임(810)에서 시간 단위는 크게 전송 프레임 단위 시간 Tf와, 전송 신호 단위시간 Ts1, Ts2와, SI 신호성형 계수를 업데이트 시간 Tr로 구성될 수 있다. 전송 프레임 단위 시간 Tf는 SI 신호성형 훈련 구간(911)과 SI 채널추정 훈련 구간(912)이 포함된 하나의 프레임 시간을 의미할 수 있다.
Tr은 SI 신호성형 훈련 구간(911)이 배치되는 시간 간격을 의미하고, 하나 또는 다수의 전송 신호 단위와 휴식(rest) 구간 Ta를 더한 시간으로 설정될 수 있다. 상기 휴식 구간 Ta는 다른 노드들의 채널 점유 등으로 신호 전송이 비어있는 구간을 의미할 수 있다. 따라서, Tr 이내에는 다수의 Tf, Ts1, Ts2, Ta가 존재할 수 있다.
도 6a에 도시된 바와 같이, 하나의 전송 신호 단위시간 Ts1 내에서 데이터 전송 구간(914) 앞에 SI 신호성형 훈련 구간(911) 및 SI 채널추정 훈련 구간(912)이 순차적으로 배치될 수 있다. 또한, 하나의 전송 신호 단위시간 Ts2 내에서 SI 채널추정 훈련 구간(912)과 데이터 전송 구간(913)이 배치될 수 있다. 즉, 전송 신호 단위시간 Ts1은 SI 신호 성형 훈련 구간(911), SI 채널추정 훈련 구간(912) 및 데이터 전송 구간(913)를 포함할 수 있다. 그리고 전송 신호 단위시간 Ts2는 SI 채널추정 훈련 구간(912) 및 데이터 전송 구간(913)을 포함할 수 있다.
도 6a에 도시된 바와 같이, 긴 시간 간격 Tr을 두고 하나의 SI 신호 성형 훈련 구간(911)이 배치될 수 있다. 다른 예로서, 도 6b에 도시된 바와 같이, 전송 신호 단위시간(Ts1, Ts2) 마다 SI 신호성형 훈련 구간(911)이 배치될 수도 있다.
그러나 이에 한정되지 않고, SI 신호성형 훈련 구간(911)과 SI 채널추정 훈련 구간(912)은 무선 채널의 위상 변화가 크지 않은 하나의 전송 신호 구간 단위 내에서 연속적으로 구성될 수 있다. 또한, 전송 프레임 단위 시간 Tf 내에서 SI 신호 성형 훈련 구간(911)과 SI 채널추정 훈련 구간(912)의 개수에 제약이 없다. 또한, 하나의 전송 신호 단위시간(Ts1, Ts2) 내에 하나의 SI 신호 성형 훈련 구간(911)과 하나의 SI 채널추정 훈련 구간(912)을 배치할 수도 있고, 복수의 SI 신호 성형 훈련 구간(911)과 복수의 SI 채널추정 훈련 구간(912)을 배치할 수도 있다.
도 7a 및 도 7b는 무선랜 PHY 프레임 규격에서 훈련 구간을 배치하는 방법을 나타내는 도면이다.
도 7a 및 도 7b를 참조하면, 무선랜 프레임(920) 규격에 맞춰 도 6a 및 도 6b에 도시된 전송 신호 단위시간(Ts1, Ts2)를 구성할 수 있다.
일 예로서, 도 7a에 도시된 바와 같이, 무선랜 프레임(920) 내에서 프리앰블을 배치하고, 이후 SI 신호 성형 훈련 구간(921), SI 채널추정 훈련 구간(922) 및 보호 구간(923)을 순차적으로 배치할 수 있다. 보호 구간(923) 이후에 데이터 전송 구간(924)을 배치할 수 있다.
처음에 배치된 프리앰블을 통해 다른 노드(node)들에게 IFD 기능을 포함하는 무선랜 프레임(920)임을 알릴 수 있다. 이후, SI 신호 성형 훈련 구간(921) 동안 다른 노드에서 입력되는 간섭 신호의 방해를 받지 않도록 보호할 수 있다. 보호 구간(923)을 통해 다른 노드의 훈련 구간을 보호할 수 있다. 보호 구간(923) 이후에 데이터 전송 구간(924)을 배치하여 데이터의 전송을 수행할 수 있다.
보호 구간(923) 동안에 상대측 노드도 동일하게 프리앰블, SI 신호 성형 훈련 구간(921), SI 채널추정 훈련 구간(922) 및 보호 구간(923)을 설정하여 SI 훈련 절차를 수행할 수 있다.
일정 시간 후 SI 채널 변화에 따라, SI 채널추정을 반복 수행하고자 할 때 도 7a 및 도 7b에 도시된 바와 같이, 다시 프리앰블, SI 채널추정 훈련 구간(922) 및 보호 구간(923)을 배치하여 자신과 상대 노드의 SI 훈련 구간을 보호하면서 채널추정을 수행할 수 있다.
도 7a 및 도 7b에 도시된 무선랜 프레임(920) 구조는 IFD 노드 간(pairwise) 통신 시스템에서 마스터(master) 역할을 하는 네트워크 조정자가 슬레이브(slave) 노드와 SI 훈련 구간을 보장하면서, 무선 접속을 제어하는 동작에 이용할 수 있다. 만약, 마스터와 슬레이브 간 별도의 정보를 통해 SI 훈련 순서가 정해진 시스템이라면 상기 프리앰블을 보호 구간(930) 뒤에 배치할 수도 있다.
다른 예로서, 도 7b에 도시된 바와 같이, 무선랜 프레임(920) 내에서 프리앰블을 배치하고, 이후 SI 신호 성형 훈련 구간(921), SI 채널추정 훈련 구간(922) 및 데이터 전송 구간(924)을 배치할 수 있다. 즉, 무선랜 프레임(920) 내에서 보호 구간(924)을 배치하지 않을 수 있다.
도 7b의 무선랜 프레임(920) 구조에서도 SI 훈련 구간 동안 다른 노드에서 입력되는 간섭 신호가 없어야 한다. 따라서, 프리앰블에 IFD 기능을 포함하는 프레임임을 인지할 수 있는 정보 비트를 설정하여 SI 훈련 구간을 보호할 수 있다.
또한, 데이터 전송 구간(924)에서 다른 노드의 신호를 수신하면서 동시에 또 다른 노드에 신호를 전송할 수 있다. 따라서, IFD 기능의 네트워크 조정자와 다수의 HD((half duplex) 기능 노드가 혼재하는 무선랜 통신 시스템에서, 도 7b의 무선랜 프레임(920)을 이용하여 IFD 기능을 갖는 네트워크 조정자가 다른 노드들에 채널 점유 정보, 네트워크 동기를 제공하면서 SI 훈련 구간을 확보할 수 있다. 일정 시간 이후, SI 채널 변화에 따라 SI 채널추정을 반복 수행하고자 할 때, 프리앰블과 SI 채널추정 훈련 기간(922)을 배치하여 자신과 상대 노드의 SI 훈련 구간을 보호하면서 채널추정을 수행할 수 있다.
일반적으로 LTE(Long Term Evolution) 프레임은 HD FDD(half duplex frequency division multiplexing) 방식, HD TDD(time division multiplexing) 방식을 지원하기 위해, 하나의 프레임을 UL(uplink)와 DL(downlink)에 배분하는 구조를 갖는다. 여기서, DL은 LTE 기지국에서 LTE 노드로 하향 신호 전송이 형성되는 링크이고, 이와 반대로 UL은 LTE 노드에서 LTE 기지국으로 상향 신호 전송이 형성되는 링크이다.
본 발명에서 LTE 노드는 LTE 단말뿐만 아니라 이동 셀/소형 셀 기지국, 릴레이 등이 될 수 있고, LTE 기지국은 매크로 셀 기지국뿐만 아니라 이동 셀/소형 셀 기지국, 릴레이 등이 될 수 있다. IFD 방식은 상기 HD 방식과 달리 하나의 프레임을 UL/DL 데이터 전송 구간으로 배분하지 않고, 훈련 구간을 제외한 모든 구간을 UL/DL 동시 데이터 전송 구간으로 사용할 수 있다. 따라서 본 발명에서는 도 8 및 도 9에 도시된 바와 같이, LTE 규격의 하나의 전송 프레임에서 훈련 구간과 데이터 전송 구간을 배치할 수 있다.
도 8은 3GPP LTE 프레임 규격에서 훈련 구간 및 전송 신호를 구성하는 방법의 일 예를 나타내는 도면이다.
도 8을 참조하면, 3GPP LTE 프레임(930)에서 DsU는 DL에 대한 SI 훈련 및 UL에 대한 SI 훈련을 수행하는 서브프레임(subframe)을 의미할 수 있다. 도 8에서 D는 DL 서브프레임을 나타내고, U는 UL 서브프레임을 나타낸다. DU는 IFD 방식으로 DL과 UL이 동시에 형성되는 서브프레임을 나타낸다.
DL SI 신호 성형 훈련 구간(931) 및 DL SI 채널추정 훈련 구간(932) 동안 IFD LTE 기지국은 자신에 대한 SI 신호 성형 훈련과 SI 채널추정 훈련을 수행할 수 있다. 또한, UL SI 신호 성형 훈련 구간(933) 및 UL SI 채널추정 구간(934) 동안 IFD LTE 노드는 IFD LTE 기지국과 동일하게 자신에 대한 SI 신호 성형 훈련과 SI 채널추정 훈련을 수행할 수 있다. IFD LTE 기지국의 훈련 구간과 IFD LTE 단말의 훈련 구간 사이에 특별 서브프레임(special subframe, SS)(예를 들어, LTE 통신 시스템의 특별 서브프레임)(935)이 배치될 수 있다. 예를 들어, 특별 서브프레임(935)은 DwPTS(downlink pilot time slot), 보호 구간 및 UpPTS(uplink pilot time slot)로 구성될 수 있다. 특별 서브프레임(SS)에 의해 DL 또는 UL 신호의 전송이 보호될 수 있다.
DsU 서브프레임에서는 프레임의 첫 번째 또는 시작과 같은 역할을 하는 프레임에서 처음 두 개의 서브프레임 안에 순차적으로 DL와 UL에 대한 SI 훈련을 수행할 수 있다. 이후 두 번째 프레임부터는 첫 번째 서브프레임에서 DL 또는 UL에 대한 SI 훈련을 선택적으로 수행할 수 있다. DL SI 훈련 구간에 대한 D 서브프레임은 DL SI 신호 성형 훈련 구간(931)과 DL SI 채널추정 훈련 구간(932)을 포함할 수 있다. 또한, UL SI 훈련 구간에 대한 U 서브프레임은 UL SI 신호 성형 훈련 구간(933)과 UL SI 채널추정 훈련 구간(934)을 포함할 수 있다.
도 9는 3GPP LTE 프레임 규격에서 훈련 구간 및 전송 신호를 구성하는 방법의 다른 예를 나타내는 도면이다.
도 9를 참조하면, 3GPP LTE 프레임(940)에서 SD(special DL)는 데이터 전송 구간 DU 사이에 배치된 특별 DL 서브프레임을 의미할 수 있다. 그리고 SU(special UL)는 데이터 전송 구간 DU 사이에 배치된 특별 UL 서브프레임을 의미할 수 있다.
DsU, D 또는 U 서브프레임의 전송 시, 일정 시간 이후 SI 채널 변화에 따라 SI 채널추정 훈련을 반복 수행하고자 할 때, 특별 DL 서브프레임과 특별 UL 서브프레임을 이용하여 SI 신호의 비선형성 변화에 따라 SI 신호 성형 훈련 및 SI 채널 추정 훈련을 다시 수행할 수 있다.
이러한, 특별 DL/UL 서브프레임은 하나의 프레임 단위 안에서 자유롭게 또는 고정적으로 배치할 수 있다. 이를 위해 SD 또는 SU 서브프레임은 DL SI 신호 성형 훈련 구간(941) 앞에 특별 서브프레임(SS)을 배치할 수 있다. 그리고 DL SI 신호 성형 훈련 구간(941)과 DL SI 채널추정 구간(942) 사이에는 보호 구간(944)이 배치될 수 있다.
UL SI 신호 성형 훈련 구간(945) 및 UL SI 채널추정 구간(946) 앞에 특별 서브프레임(SS)을 배치할 수 있다. 그리고 UL SI 신호 성형 훈련 구간(945)과 UL SI 채널추정 구간(946) 사이에 보호 구간(944)을 배치할 수 있다. 여기서, DL SI 신호 성형 훈련 구간(941), DL SI 채널추정 구간(942), 특별 서브프레임(SS), 보호 구간(944), UL SI 신호 성형 훈련 구간(945), UL SI 채널추정 구간(946) 및 특별 서브프레임(SS)의 시간 단위는 적용하는 시스템에 따라 가변적으로 구성할 수 있다. 예를 들어, SD 내의 특별 서브프레임(SS)은 DwPTS, 보호 구간 및 UpPTS으로 구성될 수 있다. 또는, 특별 서브프레임(SS)은 DwPTS 및 UpPTS 중에서 적어도 하나로 구성될 수 있다.
제1 타입(Type 1) SD는 DL SI 채널추정 훈련 구간(948)으로 구성된 서브프레임으로 하나의 슬롯(1 slot) 단위 이내에 구성될 수 있다. 그리고 제1 타입(type 1) SU는 UL SI 채널추정 훈련 구간(949)으로 구성된 서브프레임으로 하나의 슬롯(1 slot) 단위 이내에 구성될 수 있다.
제2 타입(Type 2) SD는 DL SI 신호성형 훈련 구간(941) 및 DL SI 채널추정 훈련 구간(942)으로 구성된 서브프레임으로 하나의 서브프레임(1 subframe) 단위 이내에 구성될 수 있다. 그리고 제2 타입(type 2) SU는 UL SI 신호 성형 훈련 구간(945) 및 UL SI 채널추정 훈련 구간(946)으로 구성된 서브프레임으로 하나의 서브프레임(1 subframe) 단위 이내에 구성될 수 있다.
도 8 및 도 9에 도시된 LTE 프레임 구조는 IFD LTE 기지국과 다수의 IFD LTE 노드가 혼재하는 LTE 네트워크에서, 기지국이 SI 비선형 변화 및 채널 변화에 대하여 자신의 SIC 성능을 유지하도록 SI 훈련 구간을 확보하면서 다수의 단말(UE)에게 SI 훈련 구간을 제공할 수 있다. 또한, DL 서브프레임, D 또는 SD로 LTE 프레임을 구성할 경우, IFD LTE 기지국과 다수의 HD 노드가 혼재하는 네트워크에서, 고정 구간에 상기 서브프레임을 배치함으로써 전체 네트워크의 전송 효율을 높이면서 기지국의 SIC 성능을 유지할 수 있다.
도 10은 도 4에 도시된 SI 제어 계수 생성기를 나타내는 도면이다.
도 10을 참조하면, SI 제어 계수 생성기(734)는 SI 신호 성형 계수 생성기(734a), 기저 제어기(734b), SI 채널추정 계수 생성기(734c) 및 저장 장치를 포함할 수 있다.
SI 신호 성형 계수 생성기(734a)는 비선형 특성이 반영된 신호와 비선형 특성이 없는 디지털 영역의 기준 신호를 비교하고, 낮은 비선형성을 갖게 하는 SI 신호성형 계수를 생성할 수 있다. SI 채널추정 계수 생성기(734b)는 수신되는 SI 신호를 제거하기 위하여 기준 신호와 수신 SI 신호 간의 채널 변화를 추정하고, 기준 신호를 수신 SI로 재구성하기 위한 채널추정 계수를 생성할 수 있다. 기저 제어기(734c)는 특정 신호에 대한 비선형 시스템을 구성하는 기저(basis)들의 조합(Ax)을 생성하고, 생성된 기저(basis)들의 조합(Ax)을 SI 신호 성형 계수 생성기(734a)로 전달할 수 있다.
도 4 및 도 5를 결부하여 SI 제어 계수 생성기(734)는 기저 행렬의 생성 방법을 설명하기로 한다.
도 4 및 도 5에 도시된 A2 지점의 신호를 s라고 가정하면, 신호 s에 대한 기저 행렬 As는 다음의 수학식 1과 같이 나타낼 수 있다.
Figure 112017127650654-pat00001
수학식 1에서 N은 샘플 개수이고, a는 상기 식에서 N은 샘플 수이고, α는 토플리츠 행렬(toeplitz matrix)의 메모리 길이이고, AM은 신호 s로 생성할 수 있는 하위 기저에 대한 토플리츠 행렬을 의미할 수 있다.
여기서, 기저 행렬 As는 다수 하위 기저에 대한 토플리츠 행렬의 조합 형태로 구성될 수 있다. 이때, 하위 기저는 비선형 시스템을 표현할 수 있는 다항식의 항(term)이 될 수 있다. 예를 들어, AM의 하위 기저는 다음의 수학식 2와 같이 나타낼 수 있다.
Figure 112017127650654-pat00002
하위 기저를 구성하는 방법은 비선형 시스템에 의존적이므로, 비선형 다항식에 포함되는 단일항으로 다양하게 구성할 수 있다. 또한, 기저 행렬 Ax/Bx/Ac/Ad는 상기 수학식 1의 기저 행렬 생성 방법 규칙에 따라 생성될 수 있다.
DSI 조정부(730)의 신호 성형기(734)는 SI 제어 계수 생성기(732)에서 생성된 SI 신호성형 계수 Wi를 입력 받아 SI 채널추정 훈련 구간과 데이터 전송 구간의 전송 신호를 성형할 수 있다. SI 채널추정 구간 및 데이터 전송 구간에서 전송된 신호를 각각 Xc, Xd라 하면, 신호 성형기(734)에서 신호를 성형하는 동작은 다음의 수학식 3 및 수학식 4와 같이 나타낼 수 있다.
Figure 112017127650654-pat00003
Figure 112017127650654-pat00004
수학식 3 및 수학식 4에서, Vc와 Vd는 신호 성형기(734)의 출력을 의미할 수 있다. 그리고 Ac와 Ad는 기준 신호 Xc와 Xd에 대한 기저 행렬을 의미할 수 있다.
도 11은 신호 성형 방법의 일 예를 나타내는 도면이다.
도 3 내지 5와 함께 도 11을 참조하면, 수학식 3 및 수학식 4에 의해 수행되는 신호성형 방법의 일 예를 도시하고 있다. 도 4의 A1 지점과 도 5의 B1 지점에서 입력되는 신호 Xc와 Xd 각각의 하위 기저에 대하여 지연(delay) 탭과, 탭 계수(신호성형 계수, Wi)로 구성되는 FIR(finite impulse response) 필터와 같은 형태로 SI 신호성형 계수 생성기(734a)를 구성할 수 있다. 그리고 SI 신호 성형 계수 생성기(734a)는 FIR 필터 출력을 모두 합하여 최종 출력 신호를 생성할 수 있다.
신호 성형기(734)에서는 최종 송신 출력 신호의 비선형성을 낮추도록 설계된 신호성형 계수 Wi에 의해 신호 진폭과 위상을 변형할 수 있다. 따라서, 신호 성형기(734)를 통과한 출력 신호는 송신 단의 디지털 아날로그 변환기(610)와 RF 신호 처리부(500)의 증폭기를 통과하면서 비선형 특성이 낮아지고, 이로 인해 수신단으로 유입되는 SI 신호의 비선형성 또한 작아지게 할 수 있다.
SI 신호성형 계수 생성기(734a)는 도 4 및 도 5의 A2 지점의 디지털 오버샘플 신호로 생성된 기저 행렬 As와 도 4의 A1 지점과 도 5의 B1 지점의 기준 신호에 기저 행렬을 입력 받을 수 있다. 그리고 SI 신호성형 계수 생성기(734a)는 A2 지점의 신호가 A1 지점과 B1 지점의 신호와 같은 선형 신호가 되도록 하는 신호 성형 계수를 생성할 수 있다.
여기서, A2 지점의 신호는 도 3에 도시된 송신 RF 처리부(510)의 출력 신호를 디지털 영역 신호로 피드백 한 신호이다. 이러한, 디지털 영역 신호로 피드백 한 신호는 송신 경로의 RF 아날로그 소자에 의한 비선형 왜곡에 대한 대역 제한적 특성을 포함할 수 있다. 그리고 A1 지점과 B1 지점의 신호는 디지털 영역의 원 신호로서, RF 아날로그 특성이 반영되지 않은 기준 신호이다.
도 12는 SI 신호성형 계수를 생성하는 방법을 나타내는 도면이다.
도 12를 참조하면, SI 신호성형 계수 생성기(734a)는 도 11을 참조하여 설명한 신호 성형 동작을 수행하기 위해서, 델타 계산기, 역행렬 계산기 및 계수 추정기를 포함할 수 있다. 델타 계산기는 기저 제어기(734c)에서 생성한 비선형 신호에 대한 기저 행렬 As를 기준 신호에 대한 특수 기저 행렬로 치환(substitute)할 수 있다.
도 4 및 도 5에 도시된 A2 지점의 신호로 생성한 기저 행렬 As는 입력 신호에 대하여 실시간으로 변하는 특성을 가진다. 따라서, 성형 계수 생성 동작에 요구되는 As 준역행렬(pseudo inverse matrix)을 사전에 메모리에 저장하고, 기저 행렬 As의 생성을 실시간으로 수행할 수 있다. 본 발명에서는 특수 기저 행렬의 준역행렬
Figure 112017127650654-pat00005
로 기저 행렬 As를 치환화는 방법을 수행하여, 기저 행렬 As에 준역행렬을 빠르게 제공함으로써 변화하는 SI의 비선형성을 빠르게 검출할 수 있다.
델타 계산기는 다음의 수학식 5와 같이 기준 신호 x로부터 생성한 특수 기저 행렬의 준역행렬
Figure 112017127650654-pat00006
와 비선형 시스템의 통과한 신호에 대한 기저 행렬 As의 차이()를 산출할 수 있다. 상기 기준 신호 x는 도 6 내지 9에 도시된 SI 신호 성형 훈련 구간에서 전송된 SI 신호 성형 훈련 신호이다.
Figure 112017127650654-pat00007
여기서, 기저 행렬 As를 치환하기 위한 특수 기저 형렬 Bx는 다음의 수학식 6 및 수학식 7과 같이 나타낼 수 있다.
Figure 112017127650654-pat00008
Figure 112017127650654-pat00009
수학식 6에서 BM은 수학식 7의 u로 생성할 수 있는 하위 기저의 토플리츠 행렬로 나타낼 수 있으며, u는 기준 신호 x에 대한 임의의 비선형 시스템 f(·)를 통과한 예측 비선형 신호이다. 이때, L은 임의의 비선형 시스템을 제어하는 계수이고, 벡터의 길이 k는 가변적으로 설정할 수 있다. 상기 기저 행렬의 준역행렬
Figure 112017127650654-pat00010
는 사전에 구성하고, 기저 행렬의 준역행렬
Figure 112017127650654-pat00011
를 메모리에 저장하여 시스템 처리 효율을 높일 수 있다.
역행렬 계산기는 MⅹM 정방 행렬 Δ의 역행렬을 연산하여 Δ-1을 출력할 수 있다. M의 크기에 따라 고속 연산을 수행할 수 있는 장치에 역행렬 계산기를 별도로 구성할 수도 있다. 또한, 연산 속도를 높이기 위해 저장 값을 업데이트 하는 방식으로 역행렬 계산기를 구성할 수도 있다.
계수 추정기는 역행렬 계산기의 출력 Δ- 1와 도 10에 도시된 저장 장치로부터의 기저 벡터 P를 입력 받아 다음의 수학식 8과 같이 SI 신호 성형 계수 Wi를 계산할 수 있다.
Figure 112017127650654-pat00012
수학식 8에서, 기저 벡터 P는 사전에 계산되어 저장 장치에 저장된 값으로, 예측한 비선형 시스템에 의한 기준 신호 성형 값에 대한 벡터일 수 있다. 이때, i는 SI 신호성형 훈련 구간의 반복 횟수에 따른 신호 성형 계수의 갱신 번호이다. 또한, 출력된 신호성형 계수 벡터 Wi의 길이와 기저 벡터 P는 기저 제어기(734c)에서 설정한 하위 기저 수 M과 동일할 수 있다.
SI 채널추정 계수 생성기(734b)는 안테나를 통해 수신된 SI 신호(예로서, 도 4의 A3 지점의 신호 또는 도 5의 B3 지점의 신호)와 SI 채널추정 훈련 구간에서 전송된 기준 신호(즉, SI 채널추정 훈련 신호)에 대한 기저 행렬을 입력 받아, 두 신호 사이의 채널 변화를 추정할 수 있다. 그리고 두 신호 사이의 채널 변화에 따른 채널 계수를 출력할 수 있다.
이때, 안테나를 통해 수신된 SI 신호는 신호 성형기(734)의 SI 신호성형 동작에 의해 비선형성이 작아진 상태의 SI 신호에 해당한다.
SI 채널추정 계수 생성기(734b)는 SI 채널추정 구간에 전송된 훈련 신호를 기준 신호 Xc로 나타내고, 도 4의 A3 지점 또는 도 5의 B3 지점에서 입력된 수신 SI 신호를 Yc로 나타내고, 저장 장치의 기준 신호 Xc에 대한 기저 행렬의 pseudo inverse를
Figure 112017127650654-pat00013
라 나타내면 채널 추정 계수
Figure 112017127650654-pat00014
는 다음의 수학식 9와 같이 나타낼 수 있다.
Figure 112017127650654-pat00015
수학식 9에서 채널추정 계수에 대한
Figure 112017127650654-pat00016
의 길이는 미리 생성한 기저 행렬의 하위 기저 수 k와 동일할 수 있다. 즉, 수신 SI 신호를 재현하기 위한 기저 행렬 Ac의 각 하위 기저에 대응되는 채널 계수의 개수에 해당할 수 있다.
도 13은 SI 제어기를 나타내는 도면이다.
도 13을 참조하면, SI 제거기는 실제 데이터 전송 구간에서 수신 SI 신호와 SI 신호 재현기의 출력 신호인 SI 제어 신호를 서로 상쇄하여 DS 신호를 출력할 수 있다. SI 제거기는 크게 SI 신호 재현기, 기저 제어기, SI 신호 제거기 및 동기화 기능으로 구성될 수 있다.
먼저, SI 신호 재현기는 기준 신호와 SI 채널 추정부의 채널 추정 값에 대한 출력과 기저 제어부에서 생성한 원신호에 대한 기저를 입력 받아 수신된 SI 신호를 재현할 수 있다. SI 신호 재현기는 다음과 같은 동작을 수행할 수 있다. 데이터 전송 구간 동안 전송한 기준 신호를 Xd라 하고, 상기 기저 제어기에서 기준 신호로 생성한 기저 행렬을 Ad라 하면, SI 신호 재현기는 다음의 수학식 10과 같이 SI 상쇄 신호를 재현할 수 있다.
Figure 112017127650654-pat00017
수학식 10에서, 기저 제어기에서 생성한 기저 행렬 Ad는 SI 신호 성형 계수 생성기의 기저 제어기와 같은 동작을 통해 기저 행렬을 생성할 수 있다. 다만, SI 신호 성형 계수 생성기의 기저 제어기에서 생성한 기저 행렬 As와 Ad의 하위 기저의 개수와 조합은 다르게 구성할 수 있다.
동기화 기능은 SI 신호 재현기에서 구성한 SI 제어 신호와 실제 수신 경로로 유입되는 수신 SI 신호 간의 샘플 동기를 맞추는 기능을 수행할 수 있다. 본 발명에서 동기화 기능은 크게 SI 신호 재현기의 출력 신호에 대한 버퍼링(buffering) 기능과 수신 SI 신호의 시작 시점 검출 기능을 수행할 수 있다. 따라서, 상기 동기화 기능에는 SI 제어 신호의 출력 시간 조정을 위한 신호 제어 방법, 수신 SI 신호 시작 시점 검출을 위하여 훈련 신호에 기반한 상호 상관, 자기 상관 동기 검출 기법과 같은 신호 처리 방법 및 송수신기 RF 아날로그 하드웨어 지연 시간 트래킹(tracking)과 같은 방법들이 적용될 수 있다.
SI 제거기는 동기화 기능을 수행한 SI 제어 신호와 수신 SI 신호를 상쇄시키는 동작을 수행할 수 있다. 데이터 전송 구간에서 수신되는 SI 신호를 yd, SI 제어 신호를
Figure 112017127650654-pat00018
, 유효 신호를 yDS라 하면, 잡음을 제외한 SI 제거 동작은 다음의 수학식 11과 같이 나타낼 수 있다.
Figure 112017127650654-pat00019
수학식 11에서, rDS는 SI가 제거 된 후 신호 복구부로 입력되는 유효 신호로, 데이터 디코딩을 수행하는 실행 데이터를 포함할 수 있다.
따라서, 송신기의 SI 신호 성형 동작 후, 수신기의 DSI 조정부에 입력되는 SI 신호의 비선형성 정도에 따라 Ac의 하위 기저 구성을 조정할 수 있다. 예를 들어, SI 신호 성형으로 인해 안테나에 유입되는 SI 신호의 비선형성이 매우 작다고 가정할 때, 수신기의 RF 신호 처리부에서 발생한 비선형이 클 경우, Ac의 하위 기저는 다음의 수학식 12와 같이 구성될 수 있다.
Figure 112017127650654-pat00020
일반적으로, 상기 기저 행렬 Ac의 하위 기저는 선형 신호 성분과 비선형 신호 성분의 다양한 조합으로 구성될 수 있다. 이는 수신되는 SI 신호가 자기 신호에 대한 선형 성분뿐만 아니라 비선형 성분을 동시에 가지고 있기 때문에, SI 제거를 위해서는 두 신호 성분에 대한 조합으로 수신되는 SI 신호를 재현할 수 있어야 한다.
발명에서 제안하는 SI 채널 계수 생성기의 가장 큰 장점은 상기 Ac의 하위 기저 수를 최소로 구성할 수 있다는 점이다. 예를 들어, SI 신호 성형으로 인해 안테나에 유입되는 SI 신호의 비선형성이 매우 작고, 수신기의 RF 신호처리부에서 발생한 비선형성 역시 작다면, Ac의 하위 기저는 다음의 수학식 13과 같이 구성할 수 있다.
Figure 112017127650654-pat00021
SI 신호 성형 훈련 동작을 통해 SI 신호에 비선형성을 낮추었기 때문에, 다른 비선형성 유발 요인이 없다면 SI 채널 추정 훈련 구간 및 데이터 전송 구간에서 수신되는 SI 신호는 주로 SI의 무선 구간의 채널 변화 및 백색 잡음으로 구성될 수 있다. 따라서, 본 발명에서는 SI 채널 추정을 위해 기준 신호에 대한 하위 기저를 "최소 1(기준 신호) ~ 최대 채널 지연 길이"로 구성할 수 있다. 여기서, 하위 기저의 구성에 있어 위에서 제시한 기저의 개수로 제한되지는 않는다.
도 14는 자기 간섭 신호의 제거 방법의 제1 실시예를 도시한 흐름도이다.
도 14를 참조하면, 도 7의 DSIC 처리부(700)(예를 들어, DSI 조정부(730))는 도 14의 단계들을 순차적으로 수행함으로써 자기 간섭 신호를 제거할 수 있다. DSIC 처리부(700)는 프로세스 #1(단계 S1410 내지 단계 S1414, 단계 S1400), 프로세스 #2(단계 S1420, 단계 S1421, 단계 S1400, 단계 S1422, 단계 S1423) 및 프로세스 #3(단계 S1430, 단계 S1431, 단계 S1400, 단계 S1432 내지 단계 S1435)을 순차적으로 수행할 수 있다. 프로세스 #1에서 SI WS 훈련 신호의 처리에 관련된 동작들이 수행될 수 있고, 프로세스 #2에서 SI CHE 훈련 신호의 처리에 관련된 동작들이 수행될 수 있고, 프로세스 #3에서 데이터의 처리에 관련된 동작들이 수행될 수 있다. 여기서, 프로세스 #1 내지 #3은 오버샘플링 영역에서 수행될 수 있다.
신호 생성부(810)는 SI WS 훈련 신호를 생성할 수 있다(단계 S1410). SI WS 훈련 신호는 오버샘플링부(710)로 입력될 수 있고, 오버샘플링부(710)는 오버 샘플링된 SI WS 훈련 신호를 출력될 수 있다. 오버 샘플링된 SI WS 훈련 신호는 DSI 조정부(730)에 입력될 수 있다. DSI 조정부(730)는 단계 S1411 내지 단계 S1414, 및 단계 S1400을 수행할 수 있다. 단계 S1412에서 비선형 SI 신호에 대한 기저 행렬(As)은 수학식 1-2에 기초하여 생성될 수 있다. 단계 S1413에서 비선형 SI 신호에 대한 기저 행렬(As)과 기준 신호(x)의 역 기저 행렬(
Figure 112017127650654-pat00022
) 간의 차이의 역 행렬(
Figure 112017127650654-pat00023
)은 수학식 5-7에 기초하여 생성될 수 있다. 단계 S1414에서 SI 신호 성형 계수(wi)는 수학식 8에 기초하여 생성될 수 있다. 단계 S1400에서 DSI 조정부(730)는 SI 신호 성형 계수(wi)에 기초하여 SI WS 훈련 신호를 성형할 수 있다. 성형된 SI WS 훈련 신호는 안테나부(300)를 통해 전송될 수 있다.
신호 생성부(810)는 SI CHE 훈련 신호를 생성할 수 있다(단계 S1420). SI CHE 훈련 신호는 오버샘플링부(710)로 입력될 수 있고, 오버샘플링부(710)는 오버 샘플링된 SI CHE 훈련 신호를 출력할 수 있다. 오버 샘플링된 SI CHE 훈련 신호는 DSI 조정부(730)에 입력될 수 있다. DSI 조정부(730)는 단계 S1400, 단계 S1422 및 단계 S1423을 수행할 수 있다. 단계 S1400에서 오버 샘플링된 SI CHE 훈련 신호에 SI 신호 성형 계수(wi)가 적용될 수 있다. SI 신호 성형 계수(wi)가 적용된 오버 샘플링된 SI CHE 훈련 신호는 안테나부(300)를 통해 전송될 수 있다. 단계 S1422에서 SI CHE를 위한 역 기저 행렬(
Figure 112017127650654-pat00024
)이 생성될 수 있다. 단계 S1423에서 SI CHE를 위한 역 기저 행렬(
Figure 112017127650654-pat00025
)과 yc에 기초하여 채널 추정 계수(
Figure 112017127650654-pat00026
)가 획득될 수 있다. 채널 추정 계수(
Figure 112017127650654-pat00027
)는 수학식 9에 기초하여 계산될 수 있다.
신호 생성부(810)는 데이터를 생성할 수 있다(단계 S1430). 데이터는 오버샘플링부(710)로 입력될 수 있고, 오버샘플링부(710)는 오버 샘플링된 데이터를 출력할 수 있다(단계 S1431). 오버 샘플링된 데이터는 DSI 조정부(730)에 입력될 수 있다. DSI 조정부(730)는 단계 S1400, 단계 S1432 내지 단계 S1435를 수행할 수 있다. 단계 S1400에서 오버 샘플링된 데이터에 SI 신호 성형 계수(wi)가 적용될 수 있다. SI 신호 성형 계수(wi)가 적용된 데이터는 안테나부(300)를 통해 전송될 수 있다. 단계 S1432에서 기준 신호(xd)의 기저 행렬(Ad)이 생성될 수 있고, 단계 S1433에서 SI 상쇄 신호(
Figure 112017127650654-pat00028
)가 재현될 수 있다. SI 상쇄 신호(
Figure 112017127650654-pat00029
)는 수학식 10을 기초로 생성될 수 있다. 단계 S1434에서 수학식 11에 기초하여 동기화 및 SI 신호 제거 동작이 수행될 수 있고, 단계 S1434에 의해 생성된 신호는 단계 S1435에서 다운샘플링될 수 있다. 즉, 단계 S1435가 완료된 경우, 유효 신호가 획득될 수 있다.
도 15는 자기 간섭 신호의 제거 방법의 제2 실시예를 도시한 흐름도이다.
도 15를 참조하면, 도 8의 DSIC 처리부(700)(예를 들어, DSI 조정부(730))는 도 15의 단계들을 순차적으로 수행함으로써 자기 간섭 신호를 제거할 수 있다. DSIC 처리부(700)는 프로세스 #1(단계 S1510 내지 단계 S1514, 단계 S1500), 프로세스 #2(단계 S1520, 단계 S1521, 단계 S1500, 단계 S1540, 단계 S1522, 단계 S1523) 및 프로세스 #3(단계 S1530, 단계 S1531, 단계 S1500, 단계 S1540, 단계 S1532 내지 단계 S1534)을 순차적으로 수행할 수 있다. 프로세스 #1에서 SI WS 훈련 신호의 처리에 관련된 동작들이 수행될 수 있고, 프로세스 #2에서 SI CHE 훈련 신호의 처리에 관련된 동작들이 수행될 수 있고, 프로세스 #3에서 데이터의 처리에 관련된 동작들이 수행될 수 있다. 여기서, 프로세스 #1은 오버샘플링 영역에서 수행될 수 있고, 프로세스 #2 및 #3은 다운샘플링 영역에서 수행될 수 있다.
신호 생성부(810)는 SI WS 훈련 신호를 생성할 수 있다(단계 S1510). SI WS 훈련 신호는 오버샘플링부(710)로 입력될 수 있고, 오버샘플링부(710)는 오버 샘플링된 SI WS 훈련 신호를 출력될 수 있다. 오버 샘플링된 SI WS 훈련 신호는 DSI 조정부(730)에 입력될 수 있다. DSI 조정부(730)는 단계 S1511 내지 단계 S1514, 및 단계 S1500을 수행할 수 있다. 단계 S1512에서 비선형 SI 신호에 대한 기저 행렬(As)는 수학식 1-2에 기초하여 생성될 수 있다. 단계 S1513에서 비선형 SI 신호에 대한 기저 행렬(As)과 기준 신호(x)의 역 기저 행렬(
Figure 112017127650654-pat00030
) 간의 차이의 역 행렬(
Figure 112017127650654-pat00031
)은 수학식 5-7에 기초하여 생성될 수 있다. 단계 S1514에서 SI 신호 성형 계수(wi)는 수학식 8에 기초하여 생성될 수 있다. 단계 S1500에서 DSI 조정부(730)는 SI 신호 성형 계수(wi)에 기초하여 SI WS 훈련 신호를 성형할 수 있다. 성형된 SI WS 훈련 신호는 안테나부(300)를 통해 전송될 수 있다.
신호 생성부(810)는 SI CHE 훈련 신호를 생성할 수 있다(단계 S1520). SI CHE 훈련 신호는 오버샘플링부(710)로 입력될 수 있고, 오버샘플링부(710)는 오버 샘플링된 SI CHE 훈련 신호를 출력할 수 있다. 오버 샘플링된 SI CHE 훈련 신호는 DSI 조정부(730)에 입력될 수 있다. DSI 조정부(730)는 단계 S1500, 단계 S1522 및 단계 S1523을 수행할 수 있다. 단계 S1500에서 오버 샘플링된 SI CHE 훈련 신호에 SI 신호 성형 계수(wi)가 적용될 수 있다. SI 신호 성형 계수(wi)가 적용된 오버 샘플링된 SI CHE 훈련 신호는 안테나부(300)를 통해 전송될 수 있다. 단계 S1522에서 SI CHE를 위한 역 기저 행렬(
Figure 112017127650654-pat00032
)이 생성될 수 있다. 단계 S1523에서 SI CHE를 위한 역 기저 행렬(
Figure 112017127650654-pat00033
)과 yc에 기초하여 채널 추정 계수(
Figure 112017127650654-pat00034
)가 획득될 수 있다. 채널 추정 계수(
Figure 112017127650654-pat00035
)는 수학식 9에 기초하여 계산될 수 있다. 단계 S1523에서 사용되는 yc는 단계 S1540에서 다운 샘플링될 수 있다. 여기서, 단계 S1522 및 단계 S1523은 단계 S1521가 적용되지 않은 SI CHE 훈련 신호에 기초하여 수행될 수 있다.
신호 생성부(810)는 데이터를 생성할 수 있다(단계 S1530). 데이터는 오버샘플링부(710)로 입력될 수 있고, 오버샘플링부(710)는 오버 샘플링된 데이터를 출력할 수 있다(단계 S1531). 단계 S1500에서 오버 샘플링된 데이터에 SI 신호 성형 계수(wi)가 적용될 수 있다. SI 신호 성형 계수(wi)가 적용된 데이터는 안테나부(300)를 통해 전송될 수 있다. 한편, 단계 S1532 내지 단계 S1534는 단계 S1531가 적용되지 않은 데이터를 기초로 수행될 수 있다. 단계 S1532에서 기준 신호(xd)의 기저 행렬(Ad)이 생성될 수 있고, 단계 S1533에서 SI 상쇄 신호(
Figure 112017127650654-pat00036
)가 재현될 수 있다. SI 상쇄 신호(
Figure 112017127650654-pat00037
)는 수학식 10을 기초로 생성될 수 있다. 단계 S1534에서 수학식 11에 기초하여 동기화 및 SI 신호 제거 동작이 수행될 수 있다. 단계 S1534에서 사용되는 yd는 단계 S1540에서 다운 샘플링될 수 있다. 단계 S1534가 완료된 경우, 유효 신호가 획득될 수 있다.
본 발명에 따른 방법들은 다양한 컴퓨터 수단을 통해 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 컴퓨터 판독 가능 매체에 기록되는 프로그램 명령은 본 발명을 위해 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.
컴퓨터 판독 가능 매체의 예에는 롬(rom), 램(ram), 플래시 메모리(flash memory) 등과 같이 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러(compiler)에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터(interpreter) 등을 사용해서 컴퓨터에 의해 실행될 수 있는 고급 언어 코드를 포함할 수 있다. 상술한 하드웨어 장치는 본 발명의 동작을 수행하기 위해 적어도 하나의 소프트웨어 모듈로 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당 업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. 수신단, 송신단, 디지털 SIC(Self-Interference Cancellation) 처리부 및 디지털 SI 제거부를 포함하는 IFD(In-band Full Duplex) 송수신 장치의 동작 방법으로서,
    상기 디지털 SIC 처리부가 상기 송신단의 송신 신호의 성형을 위한 신호성형 계수를 생성하는 단계;
    상기 디지털 SIC 처리부가 상기 수신단의 수신 신호에서 자기간섭 신호의 제거를 위한 채널추정 계수를 생성하는 단계;
    상기 디지털 SIC 처리부가 상기 신호성형 계수에 기초하여 상기 송신 신호를 성형하는 단계; 및
    상기 디지털 SIC 처리부가 상기 채널추정 계수, 상기 송신단에서 입력된 제1 신호 및 상기 수신단에 배치된 아날로그 디지털 변환기의 출력신호를 다운샘플링하여 생성된 제2 신호에 기초하여 상기 수신 신호에서 자기간섭 신호의 제거를 위한 제어 신호를 생성하는 단계;를 포함하는, IFD 송수신 장치의 동작 방법.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 디지털 SIC 처리부가 상기 제어 신호를 상기 디지털 SI 제거부로 출력하는 단계; 및
    상기 디지털 SI 제거부가 상기 제어 신호에 기초하여 상기 수신 신호에서 자기간섭 신호를 제거한 유효 신호를 생성하는 단계;를 더 포함하는, IFD 송수신 장치의 동작 방법.
  5. 청구항 4에 있어서,
    상기 디지털 SI 제거부가 상기 유효 신호를 상기 수신단에 배치된 신호 복구부로 출력하는 단계;를 더 포함하는, IFD 송수신 장치의 동작 방법.
  6. 삭제
  7. 청구항 1에 있어서,
    상기 제어 신호를 생성하는 단계에서,
    상기 디지털 SIC 처리부는 상기 송신 신호를 아날로그 디지털 변환한 신호에 기초하여 기저 행렬을 생성하는, IFD 송수신 장치의 동작 방법.
  8. 삭제
  9. 청구항 1에 있어서,
    상기 디지털 SIC 처리부가 성형된 상기 송신 신호를 상기 송신단에 배치된 디지털 아날로그 변환기로 출력하는 단계;를 더 포함하는, IFD 송수신 장치의 동작 방법.
  10. IFD(In-band Full Duplex) 송수신 장치로서,
    적어도 하나의 프로그램이 저장된 메모리;
    상기 적어도 하나의 프로그램 명령을 수행하는 프로세서;
    네트워크와 연결되어 통신을 수행하는 송수신 장치;
    상기 송수신 장치의 송신단에 배치되어 송신 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환기;를 포함하고,
    상기 적어도 하나의 프로그램 명령은,
    상기 송신단의 상기 송신 신호의 성형을 위한 신호성형 계수를 생성하고,
    상기 송수신 장치의 수신단의 수신 신호에서 자기간섭 신호의 제거를 위한 채널추정 계수를 생성하고,
    상기 신호성형 계수에 기초하여 상기 송신 신호를 성형하고,
    상기 채널추정 계수, 상기 송신단에서 입력된 신호를 오버샘플링한 제1 신호 및 상기 수신단에 배치된 아날로그 디지털 변환기에서 출력된 제2 신호에 기초하여 상기 수신 신호에서 자기간섭 신호의 제거를 위한 제어 신호를 생성하도록 실행되는, IFD 송수신 장치.
  11. 삭제
  12. 삭제
  13. 청구항 10에 있어서,
    상기 적어도 하나의 프로그램 명령은,
    상기 제어 신호에 기초하여 상기 수신 신호에서 자기간섭 신호를 제거한 유효 신호를 생성하도록 실행되는, IFD 송수신 장치.
  14. 청구항 13에 있어서,
    상기 적어도 하나의 프로그램 명령은,
    상기 유효 신호를 상기 수신단에 배치된 신호 복구부로 출력하도록 실행되는, IFD 송수신 장치.
  15. 삭제
  16. 삭제
  17. 청구항 10에 있어서,
    상기 적어도 하나의 프로그램 명령은,
    상기 신호성형 계수의 생성 시, 상기 송신 신호를 아날로그 디지털 변환한 신호에 기초하여 기저 행렬을 생성하고, 상기 기저 행렬에 기초하여 상기 제1 신호와 상기 송신 신호가 동일해지도록 상기 신호성형 계수를 생성하도록 실행되는, IFD 송수신 장치.
  18. 청구항 10에 있어서,
    상기 적어도 하나의 프로그램 명령은,
    성형된 상기 송신 신호를 상기 송신단에 배치된 디지털 아날로그 변환기로 출력하도록 실행되는, IFD 송수신 장치.
KR1020170177056A 2017-12-21 2017-12-21 대역내 전이중 송수신 방법 및 장치 Active KR102369812B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170177056A KR102369812B1 (ko) 2017-12-21 2017-12-21 대역내 전이중 송수신 방법 및 장치
US16/221,970 US10797745B2 (en) 2017-12-21 2018-12-17 Method for in-band full-duplex transmission and reception, and apparatus for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170177056A KR102369812B1 (ko) 2017-12-21 2017-12-21 대역내 전이중 송수신 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20190075449A KR20190075449A (ko) 2019-07-01
KR102369812B1 true KR102369812B1 (ko) 2022-03-04

Family

ID=66951564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170177056A Active KR102369812B1 (ko) 2017-12-21 2017-12-21 대역내 전이중 송수신 방법 및 장치

Country Status (2)

Country Link
US (1) US10797745B2 (ko)
KR (1) KR102369812B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563481B2 (en) 2019-11-13 2023-01-24 Electronics And Telecommunications Research Institute Method and apparatus for relay based on multiple beams in vehicle-to-everything communication system
US11606116B2 (en) 2020-07-30 2023-03-14 Samsung Electronics Co., Ltd. Hybrid self-interference cancelation in frequency division duplexing system
US12541708B2 (en) * 2021-05-18 2026-02-03 International Business Machines Corporation Trusted and decentralized aggregation for federated learning
CN113315531B (zh) * 2021-05-25 2022-04-08 之江实验室 一种同时同频全双工信号接收方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487252B1 (en) * 1999-01-29 2002-11-26 Motorola, Inc. Wireless communication system and method for synchronization
KR100585152B1 (ko) * 2004-08-02 2006-05-30 삼성전자주식회사 송신 타임 도메인 이퀄라이저를 사용하는 무선 ｏｆｄｍ기반의 모뎀 및 데이터 전송 방법
US7400693B2 (en) * 2004-11-29 2008-07-15 Conexant Systems, Inc. System and method of echo cancellation
US7397849B2 (en) * 2005-03-18 2008-07-08 Interdigital Technology Corporation Channel estimation enhanced LMS equalizer
US7623605B2 (en) * 2005-08-15 2009-11-24 Research In Motion Limited Interference canceling matched filter (ICMF) and related methods
WO2008070138A2 (en) * 2006-12-05 2008-06-12 Rambus Inc. Methods and circuits for asymmetric distribution of channel equalization between transceiver devices
US10284356B2 (en) * 2011-02-03 2019-05-07 The Board Of Trustees Of The Leland Stanford Junior University Self-interference cancellation
US9019849B2 (en) * 2011-11-07 2015-04-28 Telefonaktiebolaget L M Ericsson (Publ) Dynamic space division duplex (SDD) wireless communications with multiple antennas using self-interference cancellation
US9001911B2 (en) * 2012-01-20 2015-04-07 Intersil Americas LLC Discrete multi-tone systems for half-duplex IP links
CN103945554B (zh) 2013-01-21 2020-07-24 华为技术有限公司 一种全双工蜂窝网络下的用户设备调度方法及装置
US9001927B2 (en) * 2013-01-31 2015-04-07 Hewlett-Packard Development Company, L.P. Transmitting a wireless signal based on detected signal interference
US9001867B2 (en) 2013-02-13 2015-04-07 Qualcomm Incorporated Method and apparatus for managing interference in full-duplex communication
EP3057248B1 (en) 2013-10-10 2018-07-25 Lg Electronics Inc. Interference cancellation method and apparatus between terminals in wireless access system supporting full-duplex radio scheme
US9313012B2 (en) 2014-02-21 2016-04-12 Qualcomm Incorporated Apparatus and methods for full duplex communication
US10374682B2 (en) 2014-04-17 2019-08-06 Lg Electronics Inc. Method and device for removing self-interference in wireless access system supporting full duplex radio scheme
EP3139656B1 (en) 2014-04-29 2020-03-04 LG Electronics Inc. Method and apparatuses for supporting full-duplex communication operation in wireless communication system supporting full-duplex communication
KR102415625B1 (ko) * 2015-01-27 2022-07-01 한국전자통신연구원 자기 간섭 제거 방법 및 장치
US10038471B2 (en) 2015-01-27 2018-07-31 Electronics And Telecommunications Research Institute Method and apparatus for canceling self-interference
US20160294532A1 (en) * 2015-03-31 2016-10-06 Huawei Technologies Canada Co., Ltd. Joint Radio-Frequency/Baseband Self-Interference Cancellation Methods
KR102251970B1 (ko) 2015-05-07 2021-05-14 삼성전자 주식회사 풀 듀플렉스 방식을 지원하는 통신 시스템에서 자기 간섭 신호 제거 장치 및 방법
KR20170090307A (ko) 2016-01-28 2017-08-07 한국전자통신연구원 전이중화 기반 이동 통신 시스템에서의 신호 전송 방법 및 그 장치
EP3446452B1 (en) * 2016-05-13 2020-07-01 Huawei Technologies Co., Ltd. Radio transceiving device and method using waveform adaptation
KR102331100B1 (ko) * 2017-12-11 2021-11-26 한국전자통신연구원 반복 추정에 기반한 자기간섭신호 추정 방법 및 이를 위한 장치
US11206050B2 (en) * 2018-02-06 2021-12-21 Micron Technology, Inc. Self interference noise cancellation to support multiple frequency bands

Also Published As

Publication number Publication date
US20190199392A1 (en) 2019-06-27
US10797745B2 (en) 2020-10-06
KR20190075449A (ko) 2019-07-01

Similar Documents

Publication Publication Date Title
KR102327032B1 (ko) 대역내 전이중 송수신 방법 및 장치
US8837615B2 (en) Method and arrangement for self interference cancellation
US9698862B2 (en) Transformed kernels for cancelling non-linear distortion
KR102369812B1 (ko) 대역내 전이중 송수신 방법 및 장치
US10432250B2 (en) Method for cancelling self-interference of in-band full-duplex multiple-input multiple-output wireless communication
JP5478731B2 (ja) 送信装置、受信装置および中継装置
US10917271B2 (en) Optimized channel estimation field for enhanced directional multi-gigabit network
JP2017520192A5 (ko)
EP2742659A2 (en) Multiple-input and multiple-ouptut (mimo) enhancement for backhaul relays
KR20160048160A (ko) 무선 통신 네트워크에서의 방법 및 노드
US10084562B2 (en) System and method for filtered OFDM
JP5194844B2 (ja) 無線通信装置及び通信方法
CN107852614A (zh) 具有基于fir的信道均衡器的无线中继器
US10505765B2 (en) Channel estimation fields for wireless networks
KR102814150B1 (ko) 물리임의접속채널 수신 장치 및 방법
JP2013236302A (ja) 移動局装置、基地局装置、送信方法および無線通信システム
KR20200078983A (ko) 전이중 통신 방식에서 자기간섭신호 추정을 위한 방법 및 장치
KR102382689B1 (ko) 대역내 전이중 mimo 송수신 방법 및 장치
AU2020286350B2 (en) A novel communication system of high capacity
WO2019010355A1 (en) DEFINITION OF ENHANCED DIRECTIONAL MULTI-GIGABIT FORMATION UNIT
KR20190071580A (ko) 동일 대역 전이중 통신 시스템에서의 통신 방법
WO2018080586A1 (en) Channel estimation for wireless networks
KR20200114524A (ko) 다중 주파수 대역의 신호를 수신하는 방법 및 장치
JP5594383B2 (ja) 無線通信装置及び通信方法
KR20210069458A (ko) 자기 간섭 채널 정보를 이용한 동작 감지 방법 및 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171221

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201016

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20171221

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211006

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20211217

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220225

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220225

End annual number: 3

Start annual number: 1

PG1601 Publication of registration