[go: up one dir, main page]

KR102347402B1 - 측벽 이미지 전사 방법 - Google Patents

측벽 이미지 전사 방법 Download PDF

Info

Publication number
KR102347402B1
KR102347402B1 KR1020187038105A KR20187038105A KR102347402B1 KR 102347402 B1 KR102347402 B1 KR 102347402B1 KR 1020187038105 A KR1020187038105 A KR 1020187038105A KR 20187038105 A KR20187038105 A KR 20187038105A KR 102347402 B1 KR102347402 B1 KR 102347402B1
Authority
KR
South Korea
Prior art keywords
substrate
process gas
plasma
gas
excited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020187038105A
Other languages
English (en)
Other versions
KR20190004365A (ko
Inventor
알록 란잔
소남 디. 셰르파
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190004365A publication Critical patent/KR20190004365A/ko
Application granted granted Critical
Publication of KR102347402B1 publication Critical patent/KR102347402B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70408—Interferometric lithography; Holographic lithography; Self-imaging lithography, e.g. utilizing the Talbot effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

일 실시예에 따르면, 기판 처리 방법은 실리콘(Si) 돌출 형상부를 포함하는 기판을 제공하는 단계, 상기 실리콘 돌출 형상부 상에 컨포멀 필름을 증착하는 단계, 및 상기 실리콘 돌출 형상부 상에 측벽 스페이서를 형성하도록 상기 컨포멀 필름의 수직부를 실질적으로 남기면서 상기 컨포멀 필름의 수평부를 제거하는 스페이서 에칭 처리를 수행하는 단계로서, a) 상기 기판을 H2 가스와 선택적으로 불활성 가스로 구성된 플라즈마 여기된 제1 공정 가스에 노출시키는 단계; 및 b) 상기 기판을, i) NF3, O2, H2 및 Ar, ii) NF3, O2 및 H2, iii) NF3 및 O2, NF3, O2 및 Ar, iv) NF3 및 H2, 또는 v) NF3, H2 및 Ar을 함유하는 플라즈마 여기된 제2 공정 가스에 노출시키는 단계를 포함하는 스페이서 에칭 단계를 포함한다. 상기 방법은 상기 기판 상의 측벽 스페이서를 유지하면서 상기 실리콘 돌출 형상부를 제거하는 단계를 더 포함한다. 상기 제거 단계는 상기 a)와 b) 단계를 이용하여 수행될 수 있다.

Description

측벽 이미지 전사 방법
관련 출원에 대한 상호 참조
본 출원은 그 전문이 여기에 참조로 포함된, 2016년 5월 29일자 출원된 미국 가특허 출원 제62/342,993호와 관련이 있으며 그 우선권을 주장한다.
기술 분야
본 발명은 기판을 처리하는 방법에 관한 것으로, 보다 상세하게는 실리콘 돌출 형상부 상에 측벽 스페이서를 포함하는 측벽 이미지 전사 방법에 관한 것이다.
측벽 이미지 전사(SIT)는 서브 리소그래픽 선폭을 달성하기 위해 실리콘 질화물 스페이서 및 실리콘 맨드렐을 에칭하는 것을 포함하는 간접적 패터닝 방법이다. 실리콘 질화물 스페이서의 에칭에 대한 현재의 접근법은 푸팅(footing) 및 코너 라운딩이라는 2가지 주요한 문제에 직면해 있다. 실리콘 맨드렐을 추출하는 데 사용되는 현재의 방법은 에칭 부산물의 재증착 및 에너지 이온에 의한 충격을 수반한다. 그러나, 이들 처리는 코너 잔여물을 야기하고 및 하부의 재료에 심각한 손상을 초래한다. 측벽 이미지 전사에서 이들 및 다른 문제를 해결하는 새로운 방법이 필요하다.
실리콘 돌출 형상부 상에 측벽 스페이서를 포함하는 측벽 이미지 전사 방법이 설명된다. 일 실시예에 따르면, 상기 방법은 실리콘(Si) 돌출 형상부를 포함하는 기판을 제공하는 단계와, 상기 실리콘 돌출 형상부 상에 컨포멀 필름을 증착하는 단계와, 상기 실리콘 돌출 형상부 상에 측벽 스페이서를 형성하도록 상기 컨포멀 필름의 수직부를 실질적으로 남기면서 상기 컨포멀 필름의 수평부를 제거하는 스페이서 에칭 처리를 수행하는 단계를 포함하고, 상기 에칭 처리 수행 단계는: a) 상기 기판을 H2 가스와 선택적으로 불활성 가스로 구성된 플라즈마 여기된 제1 공정 가스에 노출시키는 단계; 및 b) 상기 기판을, i) NF3, O2, H2 및 Ar, ii) NF3, O2 및 H2, iii) NF3 및 O2, iv) NF3, O2 및 Ar, v) NF3 및 H2, 또는 vi) NF3, H2 및 Ar을 함유하는 플라즈마 여기된 제2 공정 가스에 노출시키는 단계를 포함한다. 상기 방법은 상기 기판 상에 측벽 스페이서를 유지하면서 상기 실리콘 돌출 형상부를 제거하는 단계를 포함하며, 해당 제거 단계는: c) 상기 기판을 H2 가스와 선택적으로 불활성 가스로 구성된 플라즈마 여기된 제3 공정 가스에 노출시키는 단계; 및 d) 상기 기판을, i) NF3, O2, H2 및 Ar, ii) NF3, O2 및 H2, iii) NF3 및 O2, iv) NF3, O2 및 Ar, v) NF3 및 H2, 또는 vi) NF3, H2 및 Ar을 함유하는 플라즈마 여기된 제4 공정 가스에 노출시키는 단계를 포함한다.
다른 실시예에 따르면, 상기 방법은 실리콘 돌출 형상부 상에 SiN 측벽 스페이서를 포함하는 기판을 제공하는 단계 및 상기 기판 상의 상기 SiN 측벽 스페이서를 유지하면서 상기 실리콘 돌출 형상부를 제거하는 단계를 포함하며, 상기 제거 단계는: 상기 기판을 H2 가스와 선택적으로 불활성 가스로 구성된 플라즈마 여기된 제1 공정 가스에 노출시키는 단계; 및 상기 기판을, i) NF3, O2, H2 및 Ar, ii) NF3, O2 및 H2, iii) NF3 및 O2, iv) NF3, O2 및 Ar, v) NF3 및 H2, 또는 vi) NF3, H2 및 Ar을 함유하는 플라즈마 여기된 제2 공정 가스에 노출시키는 단계를 포함한다. 일례로, 상기 제1 공정 가스는 H2 및 Ar으로 구성되고, 상기 제2 공정 가스는 NF3, O2, H2 및 Ar으로 구성된다.
첨부된 도면과 관련하여 고려될 때, 이하의 상세한 설명을 참조로 더 잘 이해되는 바와 같이 본 발명 및 그 부수적인 장점에 대한 보다 완전한 이해가 쉽게 얻어질 것이다. 도면에서:
도 1a~1c는 기판 처리 방법을 개략적으로 예시한 단면도이고;
도 2a~2c는 본 발명의 일 실시예에 따른 기판 처리 방법을 개략적으로 예시한 단면도이고;
도 3a~3c는 기판 처리 방법을 개략적으로 예시한 단면도이고;
도 4a~4c는 본 발명의 일 실시예에 따른 기판 처리 방법을 개략적으로 예시한 단면도이고;
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 스페이서 에칭에 대한 실험적 결과를 예시하고;
도 6은 본 발명의 일 실시예에 따른 원자층 증착(ALD) 시스템을 개략적으로 예시하며;
도 7은 본 발명의 일 실시예에 따른 용량성 결합 플라즈마(CCP) 시스템을 개략적으로 예시한다.
본 발명의 실시예는 측벽 이미지 전사 방법을 제공한다. 본 발명의 측벽 이미지 전사는 이방적일 수 있고 실리콘 질화물 스페이서의 에칭에 요구되는 이온 충격의 악영향을 피하는 비-중합 화학 물질을 사용한다. 일 실시예에 따르면, 실리콘 질화물 스페이서 및 하부 산화물(예, SiO2)에 대해 매우 높은 선택비를 갖는 실리콘의 등방성 에칭이 맨드렐 풀링(mandrel pull)을 위해 제공된다. 본 발명의 실시예는 단일 처리 챔버에서 수행될 수 있는 다단 건식 처리 방법을 설명한다. 이것은 다중 처리 챔버를 필요로 하여 발전된 장치 제조와 양립할 수 없는 건식 및 습식 처리 방법의 조합을 이용하는 많은 종래의 방법에 비해 유리하다.
본 명세서에서 사용된 표기 "SiN"은 주요 성분으로서 실리콘 및 질소를 함유하는 층을 포함하며, 여기서 상기 층은 소정 범위의 Si 및 N 조성을 가질 수 있다. Si3N4는 가장 열역학적으로 안정된 실리콘 질화물이므로 가장 상업적으로 중요한 실리콘 질화물이다. 그러나, 본 발명의 실시예는 넓은 범위의 Si 및 N 조성을 갖는 SiN 층에 적용될 수 있다. 또한, 표기 "SiO2"는 실리콘과 산소를 주성분으로 포함하는 층을 의미하며, 여기서 상기 층은 소정 범위의 Si와 O 조성을 가질 수 있다. SiO2는 가장 열역학적으로 안정된 실리콘 산화물이므로 상업적으로 가장 중요한 실리콘 산화물이다.
본 발명의 일 실시예는 a) 코너 라운딩 및 푸팅없이 SiN 측벽 스페이서 층을 형성하도록 SiN 스페이서 층을 에칭하고, b) 코너 잔류물의 형성 및 하부 재료에 대한 손상없이 Si 맨드렐을 추출하는 공정을 제공한다. 공정 a) 및 b)는 동일하거나 유사한 처리 단계를 사용할 수 있으며, 단일 처리 챔버에서 수행될 수 있다.
도 1a~1c는 기판 처리 방법을 개략적으로 예시한 단면도이다. 도 1a는 기판(100), SiO2 층(101), Si 돌출 형상부(102) 및 해당 Si 돌출 형상부(102)의 수평부(103) 및 수직부(105) 상에 컨포멀하게(conformally) 형성된 SiN 스페이서 층(104)을 예시한다. 도 1b는 플루오로카본 함유 플라즈마를 포함할 수 있는 이방성 에칭 공정에서 수평부(103) 상의 SiN 스페이서 층(104)을 우선적으로 에칭함으로써 Si 돌출 형상부(102)의 수직부(105) 상에 형성될 수 있는 SiN 측벽 스페이서(106)를 예시한다. 플루오로카본 함유 에칭 공정은 SiO2 층(101) 상의 SiN 스페이서 층(104)의 불완전한 제거로 인한 푸팅(111)과 코너 라운딩에 기인한 SiN 측벽 스페이서(106)의 테이퍼형 프로파일(110)을 포함하는 단점을 가진다.
Si 돌출 형상부(102)는 맨드렐(mandrel)으로도 지칭되며, 할로겐 함유 에칭 공정(즉, 맨드릴 풀링 공정)을 사용하여 제거될 수 있다. 도 1c는 Si과 SiO2 사이의 불량한 에칭 선택성에 기인한 SiO2 층(101)의 리세스(115), (중합체) 코너 잔류물(113)의 존재 및 SiN 측벽 스페이서(106)의 상부에 테이퍼형 프로파일(110)을 생성하는 스페이서 침식을 포함하는, Si 돌출 형상부(102)를 제거하기 위한 할로겐-함유 에칭 공정의 여러 가지 단점을 예시한다. 본 발명의 실시예는 플루오로카본 함유 에칭 공정 및 할로겐-함유 에칭 공정을 이러한 단점을 해결한다.
도 2a~2c는 본 발명의 일 실시예에 따른 기판 처리 방법을 개략적으로 예시한 단면도이다. 도 1a는 도 2a와 같이 재현될 수 있으며, 기판(100), SiO2 층(101), Si 돌출 형상부(102) 및 해당 Si 돌출 형상부(102)의 수평부(103) 및 수직부(105) 상에 컨포멀하게(conformally) 형성된 SiN 스페이서 층(104)을 예시한다. Si 돌출 형상부(102)는 다결정 Si(poly-Si) 또는 비정질 Si(a-Si)을 포함할 수 있다.
도 2b는 수평부(103) 상에 SiN 스페이서 층(104)을 우선적으로 에칭함으로써 수직부(105) 상에 SiN 측벽 스페이서(107)를 형성하는 스페이서 에칭 이후의 구조를 예시한다. 본 발명의 실시예에 따르면, 스페이서 에칭은: a) H2 가스와 선택적으로 Ar 가스를 함유하는 제1 공정 가스를 플라즈마 여기시키고 도 2a의 구조체를 상기 플라즈마 여기된 제1 공정 가스에 노출시키는 단계 및 b) NF3, O2, H2 및 선택적으로 Ar을 함유하는 제2 공정 가스를 플라즈마 여기시키고 상기 구조체를 상기 제2 플라즈마 여기된 공정 가스에 노출시키는 단계를 포함하는 2-단계 에칭 공정을 포함한다. 상기 2-단계 공정은 적어도 한 번 반복될 수 있다. 일 실시예에 따르면, 제1 공정 가스는 H2로 이루어질 수 있다. 일 실시예에 따르면, 제1 공정 가스는 H2 및 Ar으로 구성될 수 있다. 다른 실시예에 따르면, 제2 공정 가스는 i) NF3, O2, H2 및 Ar, ii) NF3, O2, 및 H2, iii) NF3 및 O2, iv) NF3, O2 및 Ar, v) NF3 및 H2, 또는 vi) NF3, H2 및 Ar으로 이루어질 수 있다. 도 2b의 결과적인 구조는 SiN 측벽 스페이서(11)를 포함하고, 도 1b에서 전술한 코너 라운딩 및 푸팅의 단점을 가지지 않는다.
도 2c는 기판으로부터 Si 돌출 형상부(102)를 선택적으로 제거하는 추가의 플라즈마 에칭 이후의 구조를 예시한다. 본 발명의 실시예에 따르면, 상기 추가의 플라즈마 에칭은 H2 가스와 선택적으로 Ar 가스를 함유하는 제3 공정 가스를 플라즈마 여기시키고 도 2b의 구조체를 상기 플라즈마 여기된 제3 공정 가스에 노출시키는 단계 및 그 후에, NF3, O2, H2 및 선택적으로 Ar을 함유하는 제4 공정 가스를 플라즈마 여기시키고 상기 구조체를 상기 제4 플라즈마 여기된 공정 가스에 노출시키는 단계를 포함하는 2-단계 에칭 공정을 포함한다. 상기 2-단계 공정은 1회 이상 반복되어, Si 돌출 형상부(102)를 완전히 제거할 수 있다. 일 실시예에 따르면, 제3 공정 가스는 H2로 이루어질 수 있다. 일 실시예에 따르면, 제3 공정 가스는 H2 및 Ar으로 구성될 수 있다. 다른 실시예에 따르면, 제4 공정 가스는 i) NF3, O2, H2 및 Ar, ii) NF3, O2, 및 H2, iii) NF3 및 O2, iv) NF3, O2 및 Ar, v) NF3 및 H2, 또는 vi) NF3, H2 및 Ar으로 이루어질 수 있다. 도 2c의 결과적인 구조는 SiO2 층(101) 상에 SiN 측벽 스페이서(107)를 포함하며, 도 1c에서 전술한 단점을 가지지 않는다. Si 돌출 형상부(102)를 제거하는 단계는 일반적으로 SiN 측벽 스페이서(107)를 형성하는 스페이서 에칭 단계보다 빠른 에칭 속도를 가진다. 또한, Si 돌출 형상부(102)를 제거하는 단계는 SiN 측벽 스페이서(107)에 선택적이 되도록 최적화될 수 있다. 이것은 SiN 측벽 스페이서(107)의 부식을 감소시킨다. 추가의 공정은 SiN 측벽 스페이서(107)에 의해 형성된 패턴을 SiO2 층(101)으로 전사하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 제1 단계에서의 처리 조건은 20~100 mTorr의 챔버 압력, 13,56 MHz에서 75~200W의 하부 전극 전력, 90~400 mTorr의 챔버 압력, 60 MHz에서 200~1000W의 상부 전극 전력을 포함할 수 있다. 일부 예에서, 2-단계 공정은 2~10회 반복될 수 있다.
도 3a~3c는 기판 처리 방법을 개략적으로 예시한 단면도이다. 도 1a는 도 2a와 같이 재현될 수 있으며, 기판(100), SiO2 층(101), Si 돌출 형상부(102) 및 해당 Si 돌출 형상부(102)의 수평부(103) 및 수직부(105) 상에 컨포멀하게 형성된 SiN 스페이서 층(104)을 예시한다. 도 3b는 수평부(103) 및 SiO2 층(101) 상의 SiN 스페이서 층(104)을 변형시키는 이방성 플라즈마 노출 후의 구조를 예시한다. 플라즈마 노출은 H2 함유 공정 가스를 사용할 수 있다. 수평 부(103)와 SiO2 층(101) 상의 변형된 SiN 스페이서 층(109) 및 Si 돌출 형상부(102)는 습식 에칭 공정을 사용하여 후속으로 제거될 수 있다. 도 3c는 습식 에칭 공정 후의 구조를 나타낸다. 그러나, 습식 에칭 공정은 많은 반도체 제조 공정과 양립할 수 없다. 또한, 건식 및 습식 처리 방법은 다중 처리 챔버를 필요로 하므로 발전된 장치 제조와 양립할 수 없다. 본 발명의 실시예는 이러한 문제점을 해결한다.
도 4a~4c는 본 발명의 일 실시예에 따른 기판 처리 방법을 개략적으로 예시한 단면도이다. 도 3a는 도 4a와 같이 재현될 수 있으며, 기판(100), SiO2 층(101), Si 돌출 형상부(102) 및 해당 Si 돌출 형상부(102)의 수평부(103) 및 수직부(105) 상에 컨포멀하게 형성된 SiN 스페이서 층(104)을 예시한다.
도 4b는 수평부(103) 및 실리콘 이산화물 층(101) 상의 SiN 스페이서 층(104)을 변경시키는 플라즈마 노출 이후의 구조를 예시한다. 플라즈마 노출은 H2-함유 제1 공정 가스를 사용할 수 있다. 일 실시예에 따르면, 공정 가스는 H2로 이루어질 수 있다. 일 실시예에 따르면, 제1 공정 가스는 H2 및 Ar로 구성될 수 있다.
수평부(103) 및 SiO2 층(101) 상의 변형된 SiN 스페이서 층(109) 및 Si 돌출 형상부(102)는 건식 에칭 공정을 사용하여 후속으로 제거될 수 있다. 도 4c는 추가의 플라즈마 에칭 후의 구조를 예시한다. 본 발명의 일 실시예에 따르면, 상기 추가의 플라즈마 에칭은 H2 가스와 선택적으로 Ar 가스를 함유하는 제2 공정 가스를 플라즈마 여기시키고 도 2b의 구조체를 상기 플라즈마 여기된 제2 공정 가스에 노출시키는 단계 및 그 후에, NF3, O2, H2 및 선택적으로 Ar을 함유하는 제3 공정 가스를 플라즈마 여기시키고 상기 구조체를 상기 플라즈마 여기된 제3 공정 가스에 노출시키는 단계를 포함하는 2-단계 에칭 공정을 포함한다. 상기 2-단계 공정은 1회 이상 반복될 수 있다. 일 실시예에 따르면, 제2 공정 가스는 H2로 이루어질 수 있다. 일 실시예에 따르면, 제2 공정 가스는 H2 및 Ar으로 구성될 수 있다. 다른 실시예에 따르면, 제3 공정 가스는 i) NF3, O2, H2 및 Ar, ii) NF3, O2, 및 H2, iii) NF3 및 O2, iv) NF3, O2 및 Ar, v) NF3 및 H2, 또는 vi) NF3, H2 및 Ar으로 이루어질 수 있다. 도 4c의 결과적인 구조는 SiN 측벽 스페이서(106)를 포함하며, 도 3c에서 전술한 단점을 가지지 않는다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 스페이서 에칭에 대한 실험 결과를 나타낸다. 도 5a의 횡단면 주사 전자 현미경(SEM) 그래프는 SiO2 층을 덮는 Si 돌출 형상부 상의 컨포멀 Si 스페이서 층을 포함하는 수용된 샘플을 예시한다. 스페이서 에칭은 용량성 결합 플라즈마(CCP) 시스템에서 수행되었으며, 1회 반복되는 2-단계 공정을 포함한다. 제1 단계에서의 처리는 H2 및 Ar으로 구성된 공정 가스의 사용을 포함하고, 제2 단계에서의 처리는 NF3 및 O2를 함유하는 공정 가스를 포함한다. 부분적으로 형성된 SiN 측벽 스페이서가 도 5b에 예시된다.
도 6 및 도 2a를 참조하면, SiN 스페이서 층(104)을 컨포멀하게 증착하는 기술은 단일층 증착("MLD") 방법을 포함할 수 있다. MLD 방법은 예를 들어 화학 흡착에 의한 반응성 전구체 분자의 포화된 단일층의 형성 원리에 기초한 ALD 방법을 포함할 수 있다. 예를 들어, AB 필름을 형성하기위한 통상적인 MLD 공정은 A의 포화된 단일층이 기판 상에 형성되는 시간 동안 제1 전구체 또는 반응물 A("RA")를 주입하는 단계로 구성된다. 이후, RA는 불활성 가스(Gi)를 사용하여 챔버에서 제거된다. 이후, 제2 전구체 또는 반응물 B("RB")가 B와 A를 결합시키고 기판 상에 AB 층을 형성하도록 일정 기간 동안 챔버 내로 주입된다. 이후, RB는 챔버에서 제거된다. 전구체 또는 반응물을 도입하고, 반응기를 퍼징하고, 다르거나 동일한 전구체 또는 반응물을 도입하고, 반응기를 퍼징하는 이러한 과정은 원하는 두께의 AB 필름을 얻기 위해 여러 번 반복될 수 있다. 각각의 ALD 사이클에서 증착된 AB 필름의 두께는 약 0.5 옹스트롬 내지 약 2.5 옹스트롬의 범위일 수 있다.
일부 실시예에서, AB 필름을 형성할 때의 MLD 공정은 제1 단계 도중에 기판 상에 흡착된 ABC를 함유하는 전구체를 주입한 후에, 제2 단계 도중에 C를 제거하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, SiN 스페이서 층(104)은 ALD 시스템에서의 ALD 증착 공정에 의해 증착될 수 있으며, 그 일례는 도 6의 ALD 시스템(44)으로 예시되며, 상기 ALD 시스템은 기판(14)을 상부에 지지하도록 구성된 기판 홀더(48)를 갖는 처리 챔버(46)를 포함한다. 처리 챔버(46)는 (실리콘 함유 가스를 포함할 수 있는) 제1 재료 공급 시스템(52), (질소 함유 가스를 포함할 수 있는) 제2 재료 공급 시스템 54), 퍼지 가스 공급 시스템(56) 및 보조 가스 공급 시스템(58)(희석 가스 또는 원하는 스페이서 층 재료를 증착하는 데 필요한 기타 가스를 포함할 수 있음)에 결합된 상부 조립체(50)(예를 들어, 샤워 헤드) 및 기판 온도 제어 시스템(60)을 더 포함한다.
대안적으로 또는 부가적으로, 컨트롤러(62)가 추가적인 컨트롤러/컴퓨터로부터 설정 및/또는 구성 정보를 획득할 수 있는 하나 이상의 추가적인 컨트롤러/컴퓨터(미도시)에 결합될 수 있다. 컨트롤러(62)는 임의의 수의 처리 요소(52, 54, 56, 58, 60)를 구성하는 데 사용될 수 있고, 처리 요소로부터 데이터를 수집, 제공, 처리, 저장 및/또는 표시할 수 있다. 컨트롤러(62)는 하나 이상의 처리 요소(52, 54, 56, 58, 60)를 제어하기 위한 다수의 애플리케이션을 포함할 수 있고, 원한다면, 사용자가 하나 이상의 처리 요소(52, 54, 56, 58, 60)를 모니터링 및/또는 제어하기 위한 사용하기 쉬운 인터페이스를 제공할 수 있는 그래픽 사용자 인터페이스("GUI", 미도시)를 포함할 수 있다.
처리 챔버(46)는 덕트(70)를 통해 진공 펌핑 시스템(66) 및 밸브(68)를 포함하는 압력 제어 시스템(64)에 추가로 연결되고, 압력 제어 시스템(64)은 처리 챔버(46)를 SiN 스페이서 층(104)을 형성하기에 적합하고 제1 및 제2 공정 재료의 사용에 적합한 압력으로 제어 가능하게 배기시키도록 구성된다. 진공 펌핑 시스템(66)은 약 5000 리터/초(및 그 이상)까지 펌핑 속도를 낼 수 있는 터보 분자 진공 펌프("TMP") 또는 극저온 펌프를 포함할 수 있고, 밸브(68)는 챔버 압력을 조절하기 위한 게이트 밸브를 포함할 수 있다. 또한, 챔버 공정을 모니터링하기 위한 장치(미도시)가 처리 챔버(46)에 결합될 수 있다. 압력 제어 시스템(64)은 예를 들어, ALD 공정 도중에 처리 챔버 압력이 약 0.1 Torr 내지 약 100 Torr 사이에서 제어되도록 구성될 수 있다.
제1 및 제2 재료 공급 시스템(52, 54), 퍼지 가스 공급 시스템(56) 및 각각의 하나 이상의 보조 가스 공급 시스템(58)은 하나 이상의 압력 제어 장치, 하나 이상의 유동 제어 장치, 하나 이상의 필터, 하나 이상의 밸브 및/또는 하나 이상의 유동 센서를 포함할 수 있다. 유동 제어 장치는 공압 구동 밸브, 전자 기계적 (솔레노이드) 밸브 및/또는 고속 펄스화 가스 분사 밸브를 포함할 수 있다. 본 발명의 실시예에 따르면, 가스가 처리 챔버(46) 내로 연속적으로 및 교대로 펄스화될 수 있는 데, 여기서 각 가스 펄스의 길이는 예를 들어 약 0.1초 내지 약 100초 사이일 수 있다. 대안적으로, 각각의 가스 펄스의 길이는 약 1초 내지 약 10초일 수 있다. 실리콘 함유 가스 및 질소 함유 가스에 대한 예시적인 가스 펄스 길이는 약 0.3초 내지 약 3초, 예를 들어 약 1초일 수 있다. 예시적인 퍼지 가스 펄스는 약 1초 내지 약 20초, 예를 들어 약 3초일 수 있다. 여전히 도 6을 참조하면, 컨트롤러(62)는 ALD 시스템(44)으로의 입력을 전달 및 활성화하고 ALD 시스템(44)으로부터의 출력을 모니터링하기에 충분한 제어 전압을 생성할 수 있는 디지털 I/O 포트, 메모리 및 마이크로프로세서를 포함할 수 있다. 또한, 컨트롤러(62)는 처리 챔버(46), 기판 홀더(48), 상부 어셈블리(50), 처리 요소(52, 54, 56, 58), 기판 온도 제어 시스템(60) 및 압력 제어 시스템(64)에 연결될 수 있고 이들과 정보를 교환할 수 있다. 예를 들어, 컨트롤러(62)의 메모리에 저장된 프로그램은 증착 공정을 수행하기 위해 공정 레시피에 따라 ALD 시스템(44)의 전술한 구성 요소에 대한 입력을 활성화시키는 데 이용될 수 있다.
컨트롤러(62)는 메모리에 포함된 하나 이상의 명령의 하나 이상의 시퀀스를 실행하는 프로세서에 응답하여 본 발명의 마이크로 프로세서 기반의 처리 단계의 일부 또는 전부를 수행하는 범용 컴퓨터 시스템으로서 구현될 수 있다. 이러한 명령은 하드 디스크 또는 탈착 가능한 매체 드라이브와 같은 다른 컴퓨터 판독 가능 매체로부터 컨트롤러 메모리 내에서 판독될 수 있다. 다중 처리 장치 내의 하나 이상의 프로세서는 주 메모리에 포함된 명령 시퀀스를 실행하기 위해 컨트롤러 마이크로 프로세서로서 사용될 수도 있다. 대안적인 실시예에서, 하드웨어에 내장된 회로가 소프트웨어 명령 대신 또는 소프트웨어 명령과 함께 사용될 수 있다. 따라서, 실시예들은 하드웨어 회로 및 소프트웨어의 특정 조합으로 한정되지 않는다.
컨트롤러(62)는 본 발명의 교시에 따라 프로그래밍된 명령을 보유하고, 데이터 구조, 테이블, 레코드 또는 본 발명을 구현하는 데 필요할 수 있는 데이터를 포함하는 컨트롤러 메모리와 같은 적어도 하나의 컴퓨터 판독 가능 매체 또는 메모리를 포함한다. 컴퓨터 판독 가능 매체의 예는 하드 디스크, 플로피 디스크, 테이프, 광 자기 디스크, PROM(EPROM, EEPROM, 플래시 EPROM), DRAM, SRAM, SDRAM 또는 임의의 다른 자기 매체, 컴팩트 디스크(예, CD-ROM), 또는 펀치 카드, 종이 테이프, 또는 구멍의 패턴, 반송파(후술됨), 또는 컴퓨터가 판독할 수 있는 임의의 다른 매체를 갖는 다른 물리적 매체와 같은 임의의 다른 광학 매체이다.
컨트롤러(62)를 제어하고 본 발명을 구현하기 위한 장치 또는 장치들을 구동시키고 및/또는 컨트롤러(62)가 인간 사용자와 상호 작용할 수 있게 하는 소프트웨어가 컴퓨터 판독 가능 매체의 임의의 하나 또는 그 조합에 저장되고, 상주한다. 이러한 소프트웨어는 장치 드라이버, 운영 시스템, 개발 도구 및 어플리케이션 소프트웨어가 포함될 수 있지만 이에 국한되지는 않는다. 이러한 컴퓨터 판독 가능 매체는 본 발명을 구현하는데 수행되는 처리의 전부 또는 일부(처리가 분배되는 경우)를 수행하기 위한 본 발명의 컴퓨터 프로그램 제품을 더 포함한다.
컴퓨터 코드 장치는 한정되는 것은 아니지만 스크립트, 해석 가능 프로그램, 동적 링크 라이브러리("DLL"), Java 클래스 및 완전한 실행 가능 프로그램을 포함하는 임의의 해석 가능하거나 실행 가능한 코드 메카니즘일 수 있다. 또한, 본 발명의 처리의 부분은 더 양호한 성능, 신뢰성 및/또는 비용을 위해 분배될 수 있다.
본 명세서에서 사용되는 "컴퓨터 판독 가능 매체"라는 용어는 실행을 위해 컨트롤러(62)의 프로세서에 명령을 제공하는 데 참여하는 임의의 매체를 지칭한다. 따라서, 컴퓨터 판독 가능 매체는 비 휘발성 매체, 휘발성 매체 및 전송 매체를 포함하지만 이에 한정되지 않는 다수의 형태를 취할 수 있다. 비 휘발성 매체는 예를 들어 광학 디스크, 자기 디스크 및 하드 디스크 또는 탈착식 매체 드라이브와 같은 광 자기 디스크를 포함한다. 휘발성 매체는 주 메모리와 같은 동적 메모리를 포함한다. 또한, 다양한 형태의 컴퓨터 판독 가능 매체는 실행을 위해 컨트롤러(62)의 프로세서에 하나 이상의 명령의 하나 이상의 시퀀스를 수행하는 것과 관련될 수 있다. 예를 들어, 명령은 초기에 원격 컴퓨터의 자기 디스크 상에 전달될 수 있다. 원격 컴퓨터는 본 발명의 전부 또는 일부를 원격적으로 구현하기위한 명령을 동적 메모리에 로딩하여 네트워크를 통해 명령을 컨트롤러(62)로 전송할 수 있다.
컨트롤러(62)는 ALD 시스템(44)에 대해 국부적으로 위치될 수 있거나, ALD 시스템(44)에 대해 원거리에 위치될 수 있다. 예를 들어, 컨트롤러(62)는 직접 접속, 인트라넷, 인터넷 및 무선 접속 중 적어도 하나를 이용하여 ALD 시스템(44)과 데이터를 교환할 수 있다. 컨트롤러(62)는 예를 들어 고객 사이트(즉, 장치 제조사 등)에서 인트라넷에 결합될 수 있거나, 또는 예를 들어 벤더 사이트(즉, 장비 제조사)에서 인트라넷에 결합될 수 있다. 또한, 예를 들어, 컨트롤러(62)는 인터넷에 결합될 수 있다. 또한, 다른 컴퓨터(즉, 컨트롤러, 서버 등)는 직접 접속, 인트라넷 및 인터넷 중 적어도 하나를 통해 데이터를 교환하기 위해 예를 들어 컨트롤러(62)에 액세스할 수 있다. 당업자에 의해 알 수 있는 바와 같이, 컨트롤러(62)는 무선 접속을 통해 ALD 시스템(44)과 데이터를 교환할 수 있다.
SiN 스페이서 층(104)의 증착은 SiN 스페이서 층(104) 재료의 상이한 성분(여기서는, 예를 들어, 실리콘 및 질소)을 증착하기 위해 순차적 및 교호적 펄스 시퀀스에 의해 진행될 수 있다. ALD 공정은 전형적으로 가스 펄스 당 구성 요소의 단일층보다 적은 양을 증착하기 때문에, 필름의 상이한 성분의 개별 증착 시퀀스를 사용하여 균질한 재료를 형성하는 것이 가능하다. 각각의 가스 펄스는 처리 챔버(46)로부터 미반응 가스 또는 부산물을 제거하기 위해 개별 퍼지 또는 배기 단계를 포함할 수 있다. 본 발명의 다른 실시예에 따르면, 퍼지 또는 배기 단계 중 하나 이상은 생략될 수 있다.
따라서, 하나의 예시적인 실시예로서, Si 돌출 형상부(102)를 갖는 기판(14)은 ALD 시스템(44)의 처리 챔버(46) 내에 배치되고 실리콘을 함유하는 가스 펄스 및 질소 함유 가스의 가스 펄스에 순차적으로 노출되며, 상기 질소 함유 가스는 NH3, 플라즈마 여기된 질소(예, PEALD 시스템에서 사용됨), 또는 이들의 조합 및 선택적으로 아르곤(Ar)과 같은 불활성 가스를 포함할 수 있다.
실리콘은 Si 돌출 형상부(102)의 표면 상에서 반응하여 단일층 두께보다 작은 화학적 흡착층을 형성할 수 있다. 질소 함유 가스의 가스 펄스로부터의 질소는 화학적 흡착 표면층과 반응할 수 있다. 이러한 순차적인 가스 노출을 반복함으로써, 즉 상기 2가지 노출을 여러 번 교대로 반복함으로써, 원하는 두께가 달성될 때까지 사이클 당 약 1 옹스트롬(10-10 m)의 층별 성장을 달성하는 것이 가능하다.
본 발명의 실시예에 따르면, 공정 가스는 다양한 상이한 플라즈마 소스를 사용하여 플라즈마 여기될 수 있다. 일 실시예에 따르면, 플라즈마 소스는 상부 플레이트 전극과 기판을 지지하는 하부 플레이트 전극을 포함하는 CCP 소스를 포함할 수 있다. RF 발생기 및 임피던스 네트워크를 사용하여, 상부 플레이트 전극, 하부 플레이트 전극 또는 상부 플레이트 및 하부 플레이트 전극 모두에 RF(Radio Frequency) 전력을 공급할 수 있다. 상부 전극에 RF 전력을 인가하기 위한 통상적인 주파수는 10 MHz~200 MHz의 범위이며, 60 MHz일 수 있다. 또한, 하부 전극에 RF 전력을 인가하기 위한 통상적인 주파수는 0.1 MHz~100 MHz의 범위이며, 13.56 MHz일 수 있다. 일 실시예에 따르면, 플라즈마 여기된 공정 가스를 형성하는 단계는 높은 라디칼-이온 플럭스 비율을 생성하는 원격 플라즈마 소스를 사용하여 플라즈마를 생성하는 단계를 포함한다. 원격 플라즈마 소스는 플라즈마 처리 챔버의 외부에 위치될 수 있고, 플라즈마 여기된 가스는 기판을 처리하기 위해 플라즈마 처리 챔버 내로 유동한다.
도 7에 표현된 예시적인 플라즈마 처리 시스템(500) 처리 챔버(510), 처리될 기판(525)이 부착되는 기판 홀더(520)(하부 전극), 가스 주입 시스템(540) 및 진공 펌핑 시스템(550)을 포함한다. 챔버(510)는 플라즈마가 가열된 전자들과 이온화 가능한 가스 사이의 충돌을 통해 형성되는 기판(525)의 표면에 인접한 처리 영역(545) 내에 플라즈마의 발생을 가능케 하도록 구성된다. 이온화 가능한 가스 또는 가스 혼합물이 가스 주입 시스템(540)을 통해 도입되고 공정 압력이 조절된다. 예를 들어, 게이트 밸브(미도시)는 진공 펌핑 시스템(550)을 조절하도록 사용된다.
기판(525)은 기판 홀더(520) 내에 수용되고 기판 홀더 내에 수용된 장치에 의해 기계적으로 변환되는 기판 리프트 핀(미도시)에 의해 수용되는 로봇식 기판 이송 시스템을 통해 슬롯 밸브(미도시) 및 챔버 피드 스루(미도시)를 통해 챔버(510) 내외로 전달된다. 일단 기판 (525)이 기판 이송 시스템으로부터 수용되면, 기판 홀더(520)의 상부 표면으로 하강된다.
대안적인 실시예에서, 기판(525)은 정전 클램프(미도시)를 통해 기판 홀더(520)에 부착된다. 또한, 기판 홀더(520)는 기판 홀더(520)로부터 열을 수용하여 열교환 시스템(미도시)으로 열을 전달하거나, 또는 가열시, 열교환 시스템으로부터 열을 전달하는 재순환하는 냉매 흐름을 포함하는 냉각 시스템을 더 포함한다. 또한, 가스는 기판(525)과 기판 홀더(520) 사이의 가스-갭 열 전도성을 향상시키기 위해 기판의 후면으로 전달될 수 있다. 이러한 시스템은 기판의 온도 제어가 상승된 또는 감소된 온도로 요구될 때 활용된다. 예를 들어, 기판의 온도 제어는 플라즈마로부터 기판(525)으로 전달된 열 플럭스와 기판 홀더(520)로의 전도에 의해 기판(525)으로부터 제거된 열 플럭스의 균형으로 인해 달성된 정상 상태 온도를 초과하는 온도에서 유용할 수 있다. 다른 실시예에서, 저항 가열 요소 또는 열-전기 히터/냉각기와 같은 가열 요소가 포함된다.
제1 실시예에서, 기판 홀더(520)는 무선 주파수(RF) 전력이 처리 영역(545)에서 플라즈마에 결합되는 전극으로서도 기능한다. 예를 들어, 기판 홀더(520)는 RF 발생기(530)로부터 임피던스 매치 네트워크(532)를 통해 기판 홀더(520)로 RF 전력의 전송을 통해 RF 전압으로 전기적으로 바이어스된다. RF 바이어스는 전자를 가열하여 플라즈마를 형성하고 유지하는 역할을 한다. 이러한 구성에서, 시스템은 반응성 이온 에칭(RIE) 반응기로서 작동하며, 챔버 및 상부 가스 주입 전극은 접지면으로서 작용한다. RF 바이어스의 통상적인 주파수는 0.1 MHz 내지 100 MHz이고 13.56 MHz일 수 있다. 대안적인 실시예에서, RF 전력은 다중 주파수로 기판 홀더 전극에 인가된다. 또한, 임피던스 매치 네트워크(532)는 반사된 전력을 최소화함으로써 처리 챔버(10) 내의 플라즈마로의 RF 전력의 전달을 최대화하는 역할을 한다. 매치 네트워크 토폴로지(예, L-타입, π-타입, T-타입 등) 및 자동 제어 방법은 당업계에 공지되어 있다.
계속해서 도 7을 참조하면, 공정 가스(542)(예, H2 및 선택적으로 Ar을 함유하거나 또는 NF3/O2/H2 및 선택적으로 Ar을 함유)가 가스 주입 시스템(540)을 통해 처리 영역(545)에 도입된다. 가스 주입 시스템(540)은 샤워 헤드를 포함할 수 있고, 공정 가스(542)는 가스 전달 시스템(미도시)으로부터 가스 주입 플레넘(미도시), 일련의 배플 플레이트(미도시) 및 다중 오리피스 샤워 헤드 가스 주입 플레이트(미도시)를 통해 처리 영역(545)에 공급된다.
진공 펌핑 시스템(550)은 바람직하게 초당 5000 리터(또는 그 이상)의 펌핑 속도가 가능한 터보 분자 진공 펌프(TMP) 및 챔버 압력을 조절하기 위한 게이트 밸브를 포함한다. 건식 플라즈마 에칭에 이용되는 종래의 플라즈마 처리 장치에서, 1000~3000 리터/초의 TMP가 사용된다. TMP는 통상적으로 50 mTorr 미만의 저압 처리에 유용하다. 더 높은 압력에서 TMP 펌핑 속도는 크게 감소한다. 고압 처리(즉, 100 mTorr 초과)의 경우, 기계식 부스터 펌프 및 건식 러핑(roughing) 펌프가 사용된다.
컴퓨터(555)는 플라즈마 처리 시스템(500)으로의 입력을 전달 및 활성화하고 플라즈마 처리 시스템(500)으로부터의 출력을 모니터링 하기에 충분한 제어 전압을 생성할 수 있는 디지털 I/O 포트, 메모리 및 마이크로프로세서를 포함한다. 또한, 컴퓨터(555)는 RF 발생기(530), 임피던스 매치 네트워크(532), 가스 주입 시스템(540) 및 진공 펌핑 시스템(550)에 결합되어 이들과 정보를 교환한다. 메모리에 저장된 프로그램은 저장된 처리 레시피에 따라 플라즈마 처리 시스템(500)의 전술한 구성 요소에 대한 입력을 활성화하는 데 사용된다.
플라즈마 처리 시스템(500)은 RF 전력이 임피던스 매치 네트워크(574)를 통해 RF 발생기(572)로부터 결합되는 상부 플레이트 전극(570)을 더 포함한다. 상부 전극에 대한 RF 전력의 인가를 위한 통상적인 주파수는 10 MHz~200 MHz의 범위이고, 바람직하게는 60 MHz이다. 또한, 하부 전극에 대한 전력의 인가를 위한 통상적인 주파수는 0.1 MHz~30 MHz의 범위이다. 또한, 컴퓨터(555)는 상부 플레이트 전극(570)에 대한 RF 전력의 인가를 제어하기 위해 RF 발생기(572) 및 임피던스 매치 네트워크(574)에 결합된다.
측벽 이미지 전사 방법이 다양한 실시예에 개시되어 있다. 본 발명의 실시 예들에 대한 상기 설명은 예시 및 설명의 목적으로 제공된 것이다. 본 발명은 완전하거나 개시된 정확한 형태로 한정되도록 의도된 것이 아니다. 이 설명 및 하기의 청구범위는 설명의 목적으로만 사용되고 제한적으로 해석되지 않는 용어를 포함한다. 당업자는 상기 교시에 비추어 많은 수정 및 변형이 가능함을 알 수 있다. 당업자는 도면에 예시된 다양한 구성 요소에 대한 다양한 등가 조합 및 대체를 인식할 것이다. 따라서, 본 발명의 범위는 이 상세한 설명에 의해서가 아니라 오히려 첨부된 청구범위에 의해 한정되도록 의도된다.

Claims (20)

  1. 기판 처리 방법으로서:
    실리콘(Si) 돌출 형상부(raised feature)를 포함하는 기판을 제공하는 단계;
    상기 실리콘 돌출 형상부 상에 컨포멀 필름(conformal film)을 증착하는 단계;
    상기 실리콘 돌출 형상부 상에 측벽 스페이서를 형성하도록 상기 컨포멀 필름의 수직부를 실질적으로 남기면서 상기 컨포멀 필름의 수평부를 제거하는 스페이서 에칭 처리를 수행하는 단계로서:
    a) 상기 기판을 H2 가스와 선택적으로 불활성 가스로 구성된 플라즈마 여기된 제1 공정 가스에 노출시키는 단계; 및
    b) 상기 기판을, i) NF3, O2, H2 및 Ar, ii) NF3, O2 및 H2, iii) NF3 및 O2, iv) NF3, O2 및 Ar, v) NF3 및 H2, 또는 vi) NF3, H2 및 Ar을 함유하는 플라즈마 여기된 제2 공정 가스에 노출시키는 단계
    를 포함하는, 에칭 처리 수행 단계; 및
    상기 기판 상의 상기 측벽 스페이서를 유지하면서 상기 실리콘 돌출 형상부를 제거하는 단계로서:
    c) 상기 기판을 H2 가스와 선택적으로 불활성 가스로 구성된 플라즈마 여기된 제3 공정 가스에 노출시키는 단계; 및
    d) 상기 기판을, i) NF3, O2, H2 및 Ar, ii) NF3, O2 및 H2, iii) NF3 및 O2, iv) NF3, O2 및 Ar, v) NF3 및 H2, 또는 vi) NF3, H2 및 Ar을 함유하는 플라즈마 여기된 제4 공정 가스에 노출시키는 단계
    를 포함하는 제거 단계
    를 포함하는 것을 특징으로 하는 기판 처리 방법.
  2. 제1항에 있어서, 상기 제1 및 제3 공정 가스는 H2 및 Ar으로 구성된 것을 특징으로 하는 기판 처리 방법.
  3. 제1항에 있어서, 상기 제2 및 제4 공정 가스는 NF3, O2, H2 및 Ar으로 구성된 것을 특징으로 하는 기판 처리 방법.
  4. 제1항에 있어서, 상기 Si 돌출 형상부는 Si 원소로 구성된 것을 특징으로 하는 기판 처리 방법.
  5. 제4항에 있어서, 상기 Si 원소는 다결정 Si(poly-Si) 또는 비정질 Si(a-Si)을 포함하는 것을 특징으로 하는 기판 처리 방법.
  6. 제1항에 있어서, 상기 컨포멀 필름은 SiN을 포함하는 것을 특징으로 하는 기판 처리 방법.
  7. 제1항에 있어서, 상기 플라즈마 여기된 제1 공정 가스, 상기 플라즈마 여기된 제2 공정 가스, 상기 플라즈마 여기된 제3 공정 가스, 및 상기 플라즈마 여기된 제4 공정 가스는 상부 플레이트 전극과 상기 기판을 지지하는 하부 플레이트 전극을 포함하는 용량성 결합 플라즈마 소스를 사용하여 형성되는 것을 특징으로 하는 기판 처리 방법.
  8. 제1항에 있어서, 상기 플라즈마 여기된 제1 공정 가스, 상기 플라즈마 여기된 제2 공정 가스, 상기 플라즈마 여기된 제3 공정 가스, 및 상기 플라즈마 여기된 제4 공정 가스는 높은 라디칼-이온 플럭스 비율을 생성하는 원격 플라즈마 소스를 사용하여 형성되는 것을 특징으로 하는 기판 처리 방법.
  9. 제1항에 있어서, 상기 a)와 b) 단계 및 상기 c)와 d) 단계를 적어도 적어도 1회 반복하는 단계를 더 포함하는 것을 특징으로 하는 기판 처리 방법.
  10. 기판 처리 방법으로서:
    실리콘 돌출 형상부를 포함하는 기판을 제공하는 단계;
    상기 실리콘 돌출 형상부 상에 컨포멀 필름을 증착하는 단계;
    상기 컨포멀 필름의 수직부를 실질적으로 변형되지 않게 남기면서 상기 컨포멀 필름의 수평부를 변형시키는 플라즈마 공정을 수행하는 단계로서,
    a) 상기 기판을 H2 가스와 선택적으로 불활성 가스로 구성된 플라즈마 여기된 제1 공정 가스에 노출시키는 단계; 및
    b) 상기 기판을, i) NF3, O2, H2 및 Ar, ii) NF3, O2 및 H2, iii) NF3 및 O2, iv) NF3, O2 및 Ar, v) NF3 및 H2, 또는 vi) NF3, H2 및 Ar을 함유하는 플라즈마 여기된 제2 공정 가스에 노출시키는 단계
    를 포함하는, 플라즈마 공정 수행 단계; 및
    상기 컨포멀 필름의 변형된 수평부 및 상기 실리콘 돌출 형상부를 제거하는 단계로서,
    c) 상기 기판을 H2 가스와 선택적으로 불활성 가스로 구성된 플라즈마 여기된 제3 공정 가스에 노출시키는 단계; 및
    d) 상기 기판을, i) NF3, O2, H2 및 Ar, ii) NF3, O2 및 H2, iii) NF3 및 O2, iv) NF3, O2 및 Ar, v) NF3 및 H2, 또는 vi) NF3, H2 및 Ar을 함유하는 플라즈마 여기된 제4 공정 가스에 노출시키는 단계
    를 포함하는 제거 단계
    를 포함하는 것을 특징으로 하는 기판 처리 방법.
  11. 제10항에 있어서, 상기 제1 및 제3 공정 가스는 H2 및 Ar으로 구성된 것을 특징으로 하는 기판 처리 방법.
  12. 제10항에 있어서, 상기 제2 및 제4 공정 가스는 NF3, O2, H2 및 Ar으로 구성된 것을 특징으로 하는 기판 처리 방법.
  13. 제10항에 있어서, 상기 실리콘 돌출 형상부는 다결정 Si(poly-Si) 또는 비정질 Si(a-Si)을 포함하는 것을 특징으로 하는 기판 처리 방법.
  14. 제10항에 있어서, 상기 컨포멀 필름은 SiN을 포함하는 것을 특징으로 하는 기판 처리 방법.
  15. 제10항에 있어서, 상기 플라즈마 여기된 제1 공정 가스, 상기 플라즈마 여기된 제2 공정 가스, 상기 플라즈마 여기된 제3 공정 가스, 및 상기 플라즈마 여기된 제4 공정 가스는 상부 플레이트 전극과 상기 기판을 지지하는 하부 플레이트 전극을 포함하는 용량성 결합 플라즈마 소스를 사용하여 형성되는 것을 특징으로 하는 기판 처리 방법.
  16. 제10항에 있어서, 상기 플라즈마 여기된 제1 공정 가스, 상기 플라즈마 여기된 제2 공정 가스, 상기 플라즈마 여기된 제3 공정 가스, 및 상기 플라즈마 여기된 제4 공정 가스는 높은 라디칼-이온 플럭스 비율을 생성하는 원격 플라즈마 소스를 사용하여 형성되는 것을 특징으로 하는 기판 처리 방법.
  17. 제10항에 있어서, 상기 a)와 b) 단계 및 상기 c)와 d) 단계를 적어도 1회 반복하는 단계를 더 포함하는 것을 특징으로 하는 기판 처리 방법.
  18. 기판 처리 방법으로서:
    실리콘 돌출 형상부 상에 SiN 측벽 스페이서를 포함하는 기판을 제공하는 단계; 및
    상기 기판 상의 상기 SiN 측벽 스페이서를 유지하면서 상기 실리콘 돌출 형상부를 제거하는 단계
    를 포함하며, 상기 제거 단계는:
    상기 기판을 H2 가스와 선택적으로 불활성 가스로 구성된 플라즈마 여기된 제1 공정 가스에 노출시키는 단계; 및
    상기 기판을, i) NF3, O2, H2 및 Ar, ii) NF3, O2 및 H2, iii) NF3 및 O2, iv) NF3, O2 및 Ar, v) NF3 및 H2, 또는 vi) NF3, H2 및 Ar을 함유하는 플라즈마 여기된 제2 공정 가스에 노출시키는 단계
    를 포함하는 것을 특징으로 하는 기판 처리 방법.
  19. 제18항에 있어서, 상기 제1 공정 가스는 H2 및 Ar으로 구성되며, 상기 제2 공정 가스는 NF3, O2, H2 및 Ar으로 구성된 것을 특징으로 하는 기판 처리 방법.
  20. 제18항에 있어서, 상기 노출 단계를 적어도 1회 반복하는 단계를 더 포함하는 것을 특징으로 하는 기판 처리 방법.
KR1020187038105A 2016-05-29 2017-05-26 측벽 이미지 전사 방법 Active KR102347402B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662342993P 2016-05-29 2016-05-29
US62/342,993 2016-05-29
PCT/US2017/034868 WO2017210141A1 (en) 2016-05-29 2017-05-26 Method of sidewall image transfer

Publications (2)

Publication Number Publication Date
KR20190004365A KR20190004365A (ko) 2019-01-11
KR102347402B1 true KR102347402B1 (ko) 2022-01-04

Family

ID=60418325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187038105A Active KR102347402B1 (ko) 2016-05-29 2017-05-26 측벽 이미지 전사 방법

Country Status (5)

Country Link
US (1) US10373828B2 (ko)
JP (1) JP6928810B2 (ko)
KR (1) KR102347402B1 (ko)
TW (1) TWI680499B (ko)
WO (1) WO2017210141A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192743B2 (en) * 2016-08-29 2019-01-29 Tokyo Electron Limited Method of anisotropic extraction of silicon nitride mandrel for fabrication of self-aligned block structures
US10312102B2 (en) 2016-08-29 2019-06-04 Tokyo Electron Limited Method of quasi-atomic layer etching of silicon nitride
TWI761461B (zh) 2017-02-23 2022-04-21 日商東京威力科創股份有限公司 用於製造自對準塊體結構之矽氮化物心軸的異向性抽出方法
TWI756367B (zh) 2017-02-23 2022-03-01 日商東京威力科創股份有限公司 矽氮化物之準原子層蝕刻方法
US10607852B2 (en) * 2017-09-13 2020-03-31 Tokyo Electron Limited Selective nitride etching method for self-aligned multiple patterning
KR102455355B1 (ko) * 2018-01-15 2022-10-18 어플라이드 머티어리얼스, 인코포레이티드 원격 플라즈마 산화에 대한 아르곤 추가
JP7025952B2 (ja) * 2018-02-16 2022-02-25 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
JP2019165090A (ja) * 2018-03-19 2019-09-26 東芝メモリ株式会社 半導体装置の製造方法および半導体製造装置
US10867804B2 (en) * 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning method for semiconductor device and structures resulting therefrom
US10629451B1 (en) * 2019-02-01 2020-04-21 American Air Liquide, Inc. Method to improve profile control during selective etching of silicon nitride spacers

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109760A (ja) * 1991-10-18 1993-04-30 Seiko Epson Corp 半導体装置
JP2804700B2 (ja) * 1993-03-31 1998-09-30 富士通株式会社 半導体装置の製造装置及び半導体装置の製造方法
KR100322545B1 (ko) * 1999-02-10 2002-03-18 윤종용 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법
US7977249B1 (en) 2007-03-07 2011-07-12 Novellus Systems, Inc. Methods for removing silicon nitride and other materials during fabrication of contacts
US8252696B2 (en) * 2007-10-22 2012-08-28 Applied Materials, Inc. Selective etching of silicon nitride
US20090286402A1 (en) 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
US9658765B2 (en) * 2008-07-31 2017-05-23 Northrop Grumman Systems Corporation Image magnification system for computer interface
US20100267237A1 (en) * 2009-04-20 2010-10-21 Advanced Micro Devices, Inc. Methods for fabricating finfet semiconductor devices using ashable sacrificial mandrels
US20110223770A1 (en) * 2010-03-15 2011-09-15 Lam Research Corporation Nitride plasma etch with highly tunable selectivity to oxide
US8961794B2 (en) * 2010-07-29 2015-02-24 Phillips 66 Company Metal impurity and high molecular weight components removal of biomass derived biocrude
US8999856B2 (en) * 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
TWI476832B (zh) * 2011-09-28 2015-03-11 Tokyo Electron Ltd 蝕刻方法及裝置
US8809169B2 (en) * 2011-09-30 2014-08-19 Tokyo Electron Limited Multi-layer pattern for alternate ALD processes
KR101276258B1 (ko) * 2011-11-21 2013-06-20 피에스케이 주식회사 반도체 제조 장치 및 반도체 제조 방법
US9093389B2 (en) * 2013-01-16 2015-07-28 Applied Materials, Inc. Method of patterning a silicon nitride dielectric film
US9257293B2 (en) 2013-03-14 2016-02-09 Applied Materials, Inc. Methods of forming silicon nitride spacers
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
US9318343B2 (en) * 2014-06-11 2016-04-19 Tokyo Electron Limited Method to improve etch selectivity during silicon nitride spacer etch
US20150371865A1 (en) 2014-06-19 2015-12-24 Applied Materials, Inc. High selectivity gas phase silicon nitride removal
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
US9406522B2 (en) 2014-07-24 2016-08-02 Applied Materials, Inc. Single platform, multiple cycle spacer deposition and etch
US20160181116A1 (en) * 2014-12-18 2016-06-23 Lam Research Corporation Selective nitride etch
US9484202B1 (en) * 2015-06-03 2016-11-01 Applied Materials, Inc. Apparatus and methods for spacer deposition and selective removal in an advanced patterning process

Also Published As

Publication number Publication date
JP2019517743A (ja) 2019-06-24
WO2017210141A1 (en) 2017-12-07
KR20190004365A (ko) 2019-01-11
TW201812848A (zh) 2018-04-01
TWI680499B (zh) 2019-12-21
US20170345671A1 (en) 2017-11-30
US10373828B2 (en) 2019-08-06
JP6928810B2 (ja) 2021-09-01

Similar Documents

Publication Publication Date Title
KR102347402B1 (ko) 측벽 이미지 전사 방법
KR102523717B1 (ko) 선택적 실리콘 질화물 에칭 방법
US10446407B2 (en) Method of preferential silicon nitride etching using sulfur hexafluoride
KR101643830B1 (ko) 결합된 실리콘 산화물 에칭 및 오염 제거 프로세스
JP7682948B2 (ja) 高エネルギー原子層エッチング
US20170345673A1 (en) Method of selective silicon oxide etching
US20090095714A1 (en) Method and system for low pressure plasma processing
JP2008244479A (ja) 金属窒化物を乾式エッチングする方法及びシステム
JP5809144B2 (ja) 基板処理方法および基板処理装置
JP6963097B2 (ja) プラズマ処理方法
WO2021187163A1 (ja) 基板処理方法及び基板処理装置
JP2006501651A (ja) Ｈｉｇｈ−ｋ誘電材料をエッチングするための方法及びシステム
US7875555B2 (en) Method for plasma processing over wide pressure range
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20181228

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200521

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210628

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20211210

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211231

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211231

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20241128

Start annual number: 4

End annual number: 4