[go: up one dir, main page]

KR102336004B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR102336004B1
KR102336004B1 KR1020150059994A KR20150059994A KR102336004B1 KR 102336004 B1 KR102336004 B1 KR 102336004B1 KR 1020150059994 A KR1020150059994 A KR 1020150059994A KR 20150059994 A KR20150059994 A KR 20150059994A KR 102336004 B1 KR102336004 B1 KR 102336004B1
Authority
KR
South Korea
Prior art keywords
transistor
light emitting
organic light
electrode
initialization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150059994A
Other languages
English (en)
Other versions
KR20160128547A (ko
Inventor
송희림
전무경
채종철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150059994A priority Critical patent/KR102336004B1/ko
Priority to US14/928,991 priority patent/US10615240B2/en
Publication of KR20160128547A publication Critical patent/KR20160128547A/ko
Priority to US16/829,085 priority patent/US11158698B2/en
Priority to KR1020210170344A priority patent/KR102451125B1/ko
Application granted granted Critical
Publication of KR102336004B1 publication Critical patent/KR102336004B1/ko
Priority to US17/713,314 priority patent/USRE50012E1/en
Priority to KR1020220124503A priority patent/KR102583264B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 유기 발광 표시 장치는, 복수의 데이터선 및 복수의 스캔선의 교차 영역에 형성되는 복수의 화소를 포함하는 유기 발광 표시 장치로서, 각각의 상기 복수의 화소는: 데이터 전압을 저장하는 스토리지 커패시터; 상기 스토리지 커패시터의 전류 경로에 일단이 연결된 적어도 하나의 대상 트랜지스터; 발광 영역에 형성된 유기 발광층; 및 상기 유기 발광층이 형성된 영역과 중첩되는 영역에 형성된 유기 발광 소자의 제1 전극을 포함하고, 상기 제1 전극은 상기 대상 트랜지스터의 적어도 일부를 차광하도록 형성된 제1 전극 확장부를 포함한다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치에 관한 것으로서, 더 구체적으로는 제1 전극 확장부를 포함하는 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
이러한 유기 발광 표시 장치는 자발광 소자인 유기 발광 다이오드를 포함하는 복수의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수의 트랜지스터 및 스토리지 커패시터(Storage capacitor)가 형성되어 있다.
각 화소에 구비된 스토리지 커패시터에는 데이터 기록 기간 동안 데이터 전압이 기입된다. 스토리지 커패시터는 다음 발광 기간 동안 기록된 데이터 전압을 유지(holding)함으로써, 구동 트랜지스터에 흐르는 전류를 조절하여 유기 발광 다이오드가 데이터 전압에 대응하는 특정 계조로 발광하도록 한다.
일반적으로 정상 구동시에는 스토리지 커패시터가 데이터 전압을 유지하는 발광 기간이 상대적으로 짧기 때문에, 플리커(Flicker) 현상이 발생하지 않거나 사용자에게 시인되지 않는다.
하지만 전력 소비를 감소시키기 위한 저주파 구동에 있어서는, 데이터 기록의 횟수가 줄어들게 되므로, 스토리지 커패시터가 데이터 전압을 유지하는 기간이 상대적으로 길어지게 된다.
따라서 스토리지 커패시터에 저장된 전하가 시간이 지남에 따라 전류 누설 경로를 따라 빠져나가고, 스토리지 커패시터에 유지되는 전압 값이 떨어지게 된다. 이때 유기 발광 다이오드의 휘도의 변화가 발생하므로, 플리커 현상이 발생하게 되는 문제점이 있다.
또한, 이러한 전류 누설 경로에 위치한 트랜지스터가 외광 또는 인접 화소의 누설광을 조사받게 되면, 해당 트랜지스터에 광누설 전류(Photo-Leakage Currents)가 흐르게 된다.
따라서, 해당 트랜지스터가 비록 오프 상태일지라도, 스토리지 커패시터에 저장된 전하가 전류의 흐름에 따라 빠져나가게 되고, 플리커 현상이 심화되는 문제점이 있다.
따라서, 전류 누설 경로에 위치한 트랜지스터에 대한 외광 및 누설광의 차단이 가능한 유기 발광 표시 장치의 레이아웃이 필요하다.
본 발명이 해결하고자 하는 기술적 과제는 저주파 구동시에도 플리커 현상을 최소화하는 유기 발광 표시 장치를 제공하는 데 있다.
본 발명의 한 실시예에 따른 유기 발광 표시 장치는, 복수의 데이터선 및 복수의 스캔선의 교차 영역에 형성되는 복수의 화소를 포함하는 유기 발광 표시 장치로서, 각각의 상기 복수의 화소는: 데이터 전압을 저장하는 스토리지 커패시터; 상기 스토리지 커패시터의 전류 경로에 일단이 연결된 적어도 하나의 대상 트랜지스터; 발광 영역에 형성된 유기 발광층; 및 상기 유기 발광층이 형성된 영역과 중첩되는 영역에 형성된 유기 발광 소자의 제1 전극을 포함하고, 상기 제1 전극은 상기 대상 트랜지스터의 적어도 일부를 차광하도록 형성된 제1 전극 확장부를 포함한다.
각각의 상기 복수의 화소는 일단이 상기 스토리지 커패시터의 일단에 연결되고, 타단이 초기화 전압선에 연결되는 초기화 트랜지스터를 더 포함하고, 상기 대상 트랜지스터는 상기 초기화 트랜지스터일 수 있다.
각각의 상기 복수의 화소는: 상기 유기 발광 소자에 흐르는 전류량을 조절하는 구동 트랜지스터; 및 일단이 상기 구동 트랜지스터의 게이트 전극 및 상기 스토리지 커패시터의 일단에 연결되고, 타단이 상기 구동 트랜지스터의 일단에 연결되는 보상 트랜지스터를 더 포함하고, 상기 대상 트랜지스터는 상기 초기화 트랜지스터 및 상기 보상 트랜지스터일 수 있다.
상기 초기화 트랜지스터 및 상기 보상 트랜지스터 중 적어도 하나는 복수의 게이트 전극을 포함할 수 있다.
각각의 상기 복수의 화소는 제1 색 화소, 제2 색 화소 및 제3 색 화소 중 하나의 화소에 대응되고, 상기 제1 색 화소 및 상기 제2 색 화소의 각각에 포함된 상기 초기화 트랜지스터 및 상기 보상 트랜지스터는 상기 제1 전극 확장부에 의해 제1 영역만큼 차광되고, 상기 제3 색 화소 각각에 포함된 상기 초기화 트랜지스터 및 상기 보상 트랜지스터는 상기 제1 전극 확장부에 의해 제2 영역만큼 차광되고, 상기 제1 영역은 상기 제2 영역보다 클 수 있다.
상기 제1 색 및 상기 제2 색 화소의 각각에 포함된 초기화 트랜지스터 및 상기 보상 트랜지스터는 상기 제1 전극 확장부에 의해 전부 차광되고, 상기 제3 색 화소의 각각에 포함된 상기 초기화 트랜지스터는 상기 제1 전극 확장부에 의해 전부 차광되고, 상기 제3 색 화소의 각각에 포함된 상기 보상 트랜지스터는 상기 제1 전극 확장부에 의해 일부 차광될 수 있다.
상기 유기 발광 표시 장치는 단색(Mono Color) 표시 장치일 수 있다.
상기 제1 색 및 상기 제2 색 화소의 각각에 포함된 초기화 트랜지스터 및 상기 보상 트랜지스터는 상기 제1 전극 확장부에 의해 전부 차광되고, 상기 제3 색 화소의 각각에 포함된 상기 초기화 트랜지스터 및 상기 보상 트랜지스터는 상기 제1 전극 확장부에 의해 차광되지 않을 수 있다.
상기 제1 색 화소는 적색 화소이고, 상기 제2 색 화소는 녹색 화소이고, 상기 제3 색 화소는 청색 화소일 수 있다.
서로 인접한 상기 복수의 화소가 포함하는 복수의 상기 유기 발광층은 증착용 마스크가 허용하는 최소 간격으로 서로 간에 배치될 수 있다.
상기 제1 전극은 상기 유기 발광층이 형성된 영역과 중첩되는 영역; 상기 제1 전극 확장부; 및 전기 신호를 인가받는 콘택부를 포함하는 최소 크기로 구성될 수 있다.
상기 유기 발광 표시 장치는 저주파 구동되는 저소비 전력모드를 포함하고, 상기 저소비 전력모드에서 상기 스토리지 커패시터가 기록된 전압을 유지하는 시간은, 정상 구동시에 기록된 전압을 유지하는 시간보다 길 수 있다.
본 발명의 실시예에 따르면 저주파 구동시에도 플리커 현상을 최소화하는 유기 발광 표시 장치를 제공할 수 있다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치에 포함된 하나의 화소의 회로도이다.
도 2는 본 발명의 한 실시예에 따른 화소에 인가되는 신호의 타이밍도이다.
도 3은 본 발명의 한 실시예에 따른 화소의 평면도이다.
도 4는 도 3의 IV-IV'선에 따라 자른 단면도이다.
도 5는 본 발명의 한 실시예에 따른 복수의 화소에 포함된 복수의 트랜지스터의 배치를 설명하기 위한 도면이다.
도 6은 본 발명의 제1 실시예에 따른 애노드 전극의 구조 및 배치를 설명하기 위한 도면이다.
도 7은 본 발명의 제2 실시예에 따른 애노드 전극의 구조 및 배치를 설명하기 위한 도면이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치에 포함된 하나의 화소의 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소(1)는 복수의 신호선(151, 152, 153, 158, 171, 172, 192), 복수의 신호선에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 구동 트랜지스터(driving transistor)(T1), 스위칭 트랜지스터(switching transistor)(T2), 보상 트랜지스터(compensation transistor)(T3), 초기화 트랜지스터(initialization transistor)(T4), 동작 제어 트랜지스터(operation control transistor)(T5), 발광 제어 트랜지스터(light emission control transistor)(T6) 및 바이패스 트랜지스터(bypass transistor)(T7)를 포함한다.
신호선(151, 152, 153, 158, 171, 172, 192)은 스캔 신호(GW)를 전달하는 스캔선(151), 초기화 트랜지스터(T4)에 스캔 신호(GI)를 전달하는 스캔선(152), 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(EM)를 전달하는 발광 제어선(153), 바이패스 트랜지스터(T7)에 바이패스 신호(GB)를 전달하는 바이패스 제어선(158), 스캔선(151)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(171), 구동 전압(ELVDD)을 전달하며 데이터선(171)과 거의 평행하게 형성되어 있는 구동 전압선(172), 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하는 초기화 전압선(192)을 포함한다.
구동 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 일단(Cst1)과 연결되어 있고, 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 다이오드(OLED)에 구동 전류(Id)를 공급한다.
스위칭 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(151)과 연결되어 있고, 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 이러한 스위칭 트랜지스터(T2)는 스캔선(151)을 통해 전달받은 스캔 신호(GW)에 따라 턴 온되어 데이터선(171)으로 전달된 데이터 신호(Dm)를 구동 트랜지스터(T1)의 소스 전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(151)에 연결되어 있고, 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 연결되어 있으며, 보상 트랜지스터(T3)의 드레인 전극(D3)은 초기화 트랜지스터(T4)의 드레인 전극(D4), 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 보상 트랜지스터(T3)는 스캔선(151)을 통해 전달받은 스캔 신호(GW)에 따라 턴 온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 다이오드 연결시킨다.
초기화 트랜지스터(T4)의 게이트 전극(G4)은 스캔선(152)과 연결되어 있고, 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(192)과 연결되어 있으며, 초기화 트랜지스터(T4)의 드레인 전극(D4)은 보상 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 초기화 트랜지스터(T4)는 스캔선(152)을 통해 전달받은 스캔 신호(GI)에 따라 턴 온되어 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압을 초기화시키는 초기화 동작을 수행한다.
동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(153)과 연결되어 있으며, 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있고, 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(S2)에 연결되어 있다.
발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(153)과 연결되어 있으며, 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 이러한 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 발광 제어선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴 온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 구동 트랜지스터(T1)를 통해 보상되어 유기 발광 다이오드(OLED)에 전달된다.
바이패스 트랜지스터(T7)의 게이트 전극(G7)은 바이패스 제어선(158)과 연결되어 있고, 바이패스 트랜지스터(T7)의 소스 전극(S7)은 발광 제어 트랜지스터(T6)의 드레인 전극(D6) 및 유기 발광 다이오드(OLED)의 애노드에 함께 연결되어 있고, 바이패스 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압선(192) 및 초기화 박막 트랜지스터(T4)의 소스 전극(S4)에 함께 연결되어 있다. 실시예에 따라, 바이패스 제어선(158)은 스캔선(152)에 연결되어, 바이패스 신호(GB)가 스캔 신호(GI)와 동일할 수 있다.
스토리지 커패시터(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 유기 발광 다이오드(OLED)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결되어 있다.
한편, 본 발명의 일 실시예에서는 바이패스 트랜지스터(T7)를 포함하는 7 트랜지스터 1 커패시터 구조를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니며 트랜지스터의 수와 커패시터의 수는 다양하게 변형 가능하다.
이하에서 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 한 화소의 구체적인 동작 과정을 도 2를 참고하여 상세히 설명한다.
도 2는 본 발명의 한 실시예에 따른 화소에 인가되는 신호의 타이밍도이다.
도 2에 도시한 바와 같이, 우선, 초기화 기간 동안 스캔선(152)을 통해 로우 레벨(low level)의 스캔 신호(GI)가 공급된다. 그러면, 로우 레벨의 스캔 신호(GI)에 대응하여 초기화 트랜지스터(T4)가 턴 온(Turn on)되며, 초기화 전압선(192)으로부터 초기화 트랜지스터(T4)를 통해 초기화 전압(Vint)이 구동 트랜지스터(T1)의 게이트 전극(G1)에 연결되고, 초기화 전압(Vint)에 의해 구동 트랜지스터(T1)가 초기화된다.
이 후, 데이터 기록 기간 중 스캔선(151)을 통해 로우 레벨의 스캔 신호(GW)가 공급된다. 그러면, 로우 레벨의 스캔 신호(GW)에 대응하여 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)가 턴 온된다. 이 때, 구동 트랜지스터(T1)는 턴 온된 보상 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다.
그러면, 데이터선(171)으로부터 공급된 데이터 신호(Dm)에서 구동 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 트랜지스터(T1)의 게이트 전극(G1)에 인가된다. 여기서 데이터 신호(Dm)는 데이터 전압이다. 스토리지 커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 스토리지 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다.
이 후, 발광 기간 동안 발광 제어선(153)으로부터 공급되는 발광 제어 신호(EM)가 하이 레벨에서 로우 레벨로 변경된다. 그러면, 발광 기간 동안 로우 레벨의 발광 제어 신호(EM)에 의해 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)가 턴 온된다.
그러면, 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(Id)가 발생하고, 발광 제어 트랜지스터(T6)를 통해 구동 전류(Id)가 유기 발광 다이오드(OLED)에 공급된다.
발광 기간동안 스토리지 커패시터(Cst)에 의해 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압은 ELVDD+(Dm+Vth)이고, 소스 전극(S1)의 전압은 ELVDD가 된다. 따라서 구동 트랜지스터(T1)의 게이트-소스 전압(Vgs)은 Dm+Vth이 된다. 트랜지스터의 구동 전류는 게이트-소스 전압(Vgs)에서 문턱 전압(Vth)를 차감한 값의 제곱에 비례하므로, 결국 데이터 신호(Dm)의 제곱값에 비례하게 된다. 따라서 구동 전류(Id)는 구동 트랜지스터(T1)의 문턱 전압(Vth)에 관계없이 결정된다.
바이패스 트랜지스터(T7)는 바이패스 제어선(158)으로부터 바이패스 신호(GB)를 전달받는다. 바이패스 신호(GB)는 바이패스 트랜지스터(T7)를 항상 오프시킬 수 있는 소정 레벨의 전압으로서, 바이패스 트랜지스터(T7)는 트랜지스터 오프 레벨의 전압을 게이트 전극(G7)에 전달받게 됨으로써, 바이패스 트랜지스터(T7)가 항상 오프되고, 오프된 상태에서 구동 전류(Id)의 일부는 바이패스 전류(Igb)로 바이패스 트랜지스터(T7)를 통해 빠져나가게 한다.
블랙 영상을 표시하는 구동 트랜지스터(T1)의 최소 전류가 구동 전류로 흐를 경우에도 유기 발광 다이오드(OLED)가 발광하게 된다면 제대로 블랙 영상이 표시되지 않는다. 따라서, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 바이패스 트랜지스터(T7)는 구동 트랜지스터(T1)의 최소 전류의 일부를 바이패스 전류(Igb)로서 유기 발광 다이오드 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 여기서 구동 트랜지스터(T1)의 최소 전류란 구동 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 문턱 전압(Vth)보다 작아서 구동 트랜지스터(T1)가 오프되는 조건에서의 전류를 의미한다. 이렇게 구동 트랜지스터(T1)를 오프시키는 조건에서의 최소 구동 전류(예를 들어 10pA 이하의 전류)가 유기 발광 다이오드(OLED)에 전달되어 블랙 휘도의 영상으로 표현된다. 블랙 영상을 표시하는 최소 구동 전류가 흐르는 경우 바이패스 전류(Ibp)의 우회 전달의 영향이 큰 반면, 일반 영상 또는 화이트 영상과 같은 영상을 표시하는 큰 구동 전류가 흐를 경우에는 바이패스 전류(Ibp)의 영향이 거의 없다고 할 수 있다. 따라서, 블랙 영상을 표시하는 구동 전류가 흐를 경우에 구동 전류(Id)로부터 바이패스 트랜지스터(T7)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 유기 발광 다이오드(OLED)의 발광 전류(Ioled)는 블랙 영상을 확실하게 표현할 수 있는 수준으로 최소의 전류량을 가지게 된다. 따라서, 바이패스 트랜지스터(T7)를 이용하여 정확한 블랙 휘도 영상을 구현하여 콘트라스트비를 향상시킬 수 있다. 도 2에서는 바이패스 신호(GB)는 스캔 신호(GI)와 동일하나, 반드시 이에 한정되는 것은 아니다. 스캔 신호(GI)는 전단 스캔 신호일 수 있고, 스캔 신호(GW)는 현재단 스캔 신호일 수 있다.
도 3은 본 발명의 한 실시예에 따른 화소의 평면도이다.
우선, 도 1 및 도 3에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 스캔 신호(GW), 스캔 신호(GI), 발광 제어 신호(EM) 및 바이패스 신호(GB)를 각각 인가하며 행 방향을 따라 형성되어 있는 스캔선(151), 스캔선(152), 발광 제어선(153) 및 바이패스 제어선(158)을 포함한다. 그리고, 스캔선(151), 스캔선(152), 발광 제어선(153) 및 바이패스 제어선(158)과 교차하고 있으며 화소(1)에 데이터 신호(Dm) 및 구동 전압(ELVDD)을 각각 인가하는 데이터선(171) 및 구동 전압선(172)을 포함한다. 초기화 전압(Vint)은 초기화 전압선(192)에서 초기화 트랜지스터(T4)를 경유하여 보상 트랜지스터(T3)로 전달된다.
또한, 화소(1)에는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 스토리지 커패시터(Cst), 그리고 유기 발광 다이오드(OLED)가 형성되어 있다. 유기 발광 다이오드(OLED)는 애노드, 유기 발광층 및 캐소드로 이루어진다. 이 때, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치는 보상 트랜지스터(T3)와 초기화 트랜지스터(T4)는 누설 전류를 효과적으로 차단하기 위해 멀티 게이트(multi gate) 구조의 트랜지스터로 구성되어 있다.
구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)의 각각의 채널(channel)은 연결되어 있는 하나의 반도체의 내부에 형성되어 있으며, 반도체는 다양한 형상으로 굴곡되어 형성될 수 있다. 이러한 반도체는 다결정 반도체 물질 또는 산화물 반도체 물질로 이루어질 수 있다. 산화물 반도체 물질은 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O), 인듐-갈륨 산화물(In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다. 반도체가 산화물 반도체 물질로 이루어지는 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체 물질를 보호하기 위해 별도의 보호층이 추가될 수 있다.
반도체는 N형 불순물 또는 P형 불순물로 채널 도핑이 되어 있는 채널 (channel)과, 채널의 양 옆에 형성되어 있으며 채널에 도핑된 도핑 불순물보다 도핑량이 많은 소스 도핑부 및 드레인 도핑부를 포함한다. 본 실시예에서 소스 도핑부 및 드레인 도핑부는 각각 소스 전극 및 드레인 전극에 해당한다. 반도체에 형성되어 있는 소스 전극 및 드레인 전극은 해당 영역만 도핑하여 형성할 수 있다. 또한, 반도체에서 서로 다른 트랜지스터의 소스 전극과 드레인 전극의 사이 영역도 도핑되어 소스 전극과 드레인 전극이 전기적으로 연결될 수 있다.
도 3에 도시한 바와 같이, 채널(131)은 구동 트랜지스터(T1)에 형성되는 구동 채널(131a), 스위칭 트랜지스터(T2)에 형성되는 스위칭 채널(131b), 보상 트랜지스터(T3)에 형성되는 보상 채널(131c), 초기화 트랜지스터(T4)에 형성되는 초기화 채널(131d), 동작 제어 트랜지스터(T5)에 형성되는 동작 제어 채널(131e), 발광 제어 트랜지스터(T6)에 형성되는 발광 제어 채널(131f) 및 바이패스 트랜지스터(T7)에 형성되는 바이패스 채널(131g)을 포함한다.
구동 트랜지스터(T1)는 구동 채널(131a), 구동 게이트 전극(155a), 구동 소스 전극(136a) 및 구동 드레인 전극(137a)을 포함한다. 구동 채널(131a)은 굴곡되어 있으며, 사행 형상 또는 지그재그 형상을 가질 수 있다. 이와 같이, 굴곡된 형상의 구동 채널(131a)을 형성함으로써, 좁은 공간 내에 길게 구동 채널(131a)을 형성할 수 있다. 따라서, 길게 형성된 구동 채널(131a)에 의해 구동 게이트 전극(155a)에 인가되는 게이트 전압(Vg)의 구동 범위(driving range)는 넓어지게 된다. 게이트 전압(Vg)의 구동 범위가 넓으므로 게이트 전압(Vg)의 크기를 변화시켜 유기 발광 다이오드(OLED)에서 방출되는 빛의 계조를 보다 세밀하게 제어할 수 있으며, 그 결과 유기 발광 표시 장치의 해상도를 높이고 표시 품질을 향상시킬 수 있다. 이러한 구동 채널(131a)의 형상을 다양하게 변형하여 '역S', 'S', 'M', 'W' 등의 다양한 실시예가 가능하다.
구동 게이트 전극(155a)은 구동 채널(131a)과 중첩하고 있으며, 구동 소스 전극(136a) 및 구동 드레인 전극(137a)은 구동 채널(131a)의 양 옆에 인접하여 각각 형성되어 있다. 구동 게이트 전극(155a)은 접촉 구멍(미도시)을 통해 제1 데이터 연결 부재(174)와 연결되어 있다.
한편, 스위칭 트랜지스터(T2)는 스위칭 채널(131b), 스위칭 게이트 전극(155b), 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)을 포함한다. 스캔선(151)에서 아래쪽으로 확장된 일부인 스위칭 게이트 전극(155b)은 스위칭 채널(131b)과 중첩하고 있으며, 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)은 스위칭 채널(131b)의 양 옆에 인접하여 각각 형성되어 있다. 스위칭 소스 전극(136b)은 접촉 구멍을 통해 데이터선(171)과 연결되어 있다.
보상 트랜지스터(T3)는 누설 전류 방지를 위해 3개가 형성되어 있으며 서로 인접하고 있는 제1 보상 트랜지스터(T3-1), 제2 보상 트랜지스터(T3-2) 및 제3 보상 트랜지스터(T3-3)를 포함한다. 제1 보상 트랜지스터(T3-1)는 스캔선(151)을 중심으로 위치하고 있으며, 제2 보상 트랜지스터(T3-2)는 스캔선(151)의 상단 돌출부를 중심으로 위치하고 있다. 또한 제3 보상 트랜지스터(T3-3)는 스캔선(151)의 하단 돌출부를 중심으로 위치하고 있다. 제1 보상 트랜지스터(T3-1)는 제1 보상 채널(131c1), 제1 보상 게이트 전극(155c1), 제1 보상 소스 전극(136c1) 및 제1 보상 드레인 전극(137c1)을 포함하고, 제2 보상 트랜지스터(T3-2)는 제2 보상 채널(131c2), 제2 보상 게이트 전극(155c2), 제2 보상 소스 전극(136c2) 및 제2 보상 드레인 전극(137c2)을 포함한다. 또한 제3 보상 트랜지스터(T3-3)는 3 보상 채널(131c3), 제3 보상 게이트 전극(155c3), 제3 보상 소스 전극(136c3) 및 제3 보상 드레인 전극(137c3)을 포함한다.
스캔선(151)의 일부인 제1 보상 게이트 전극(155c1)은 제1 보상 채널(131c1)과 중첩하고 있으며, 제1 보상 소스 전극(136c1) 및 제1 보상 드레인 전극(137c1)은 제1 보상 채널(131c1)의 양 옆에 인접하여 각각 형성되어 있다. 제1 보상 소스 전극(136c1)은 발광 제어 소스 전극(136f)과 연결되어 있으며, 제1 보상 드레인 전극(137c1)은 제2 보상 소스 전극(136c2)과 연결되어 있다.
스캔선(151)에서 위쪽으로 돌출된 돌출부인 제2 보상 게이트 전극(155c2)은 제2 보상 채널(131c2)과 중첩하고 있으며, 제2 보상 소스 전극(136c2) 및 제2 보상 드레인 전극(137c2)은 제2 보상 채널(131c2)의 양 옆에 인접하여 각각 형성되어 있다. 제2 보상 드레인 전극(137c2)은 접촉 구멍을 통해 제1 데이터 연결 부재(174)와 연결되어 있다.
제3 보상 게이트 전극(155c3)은 제3 보상 채널(131c3)과 중첩하고 있으며, 제3 보상 소스 전극(136c3) 및 제3 보상 드레인 전극(137c3)은 제3 보상 채널(131c3)의 양 옆에 인접하여 각각 형성되어 있다. 그리고, 제3 보상 드레인 전극(137c3)은 제1 보상 소스 전극(136c1)과 연결되어 있다.
초기화 트랜지스터(T4)는 누설 전류 방지를 위해 3개가 형성되어 있으며 서로 인접하고 있는 제1 초기화 트랜지스터(T4-1), 제2 초기화 트랜지스터(T4-2) 및 제3 초기화 트랜지스터(T4-3)를 포함한다. 제1 초기화 트랜지스터(T4-1)는 스캔선(152)을 중심으로 위치하고 있으며, 제2 초기화 트랜지스터(T4-2)는 스캔선(152)의 왼쪽 돌출부를 중심으로 위치하고 있다. 제3 초기화 트랜지스터(T4-3)는 스캔선(152)의 오른편 돌출부를 중심으로 위치하고 있다. 제1 초기화 트랜지스터(T4-1)는 제1 초기화 채널(131d1), 제1 초기화 게이트 전극(155d1), 제1 초기화 소스 전극(136d1) 및 제1 초기화 드레인 전극(137d1)을 포함하고, 제2 초기화 트랜지스터(T4-2)는 제2 초기화 채널(131d2), 제2 초기화 게이트 전극(155d2), 제2 초기화 소스 전극(136d2) 및 제2 초기화 드레인 전극(137d2)을 포함한다. 또한 제3 초기화 트랜지스터(T4-3)는 제3 초기화 채널(131d3), 제3 초기화 게이트 전극(155d3), 제3 초기화 소스 전극(136d3) 및 제3 초기화 드레인 전극(137d3)을 포함한다.
스캔선(152)의 일부인 제1 초기화 게이트 전극(155d1)은 제1 초기화 채널(131d1)과 중첩하고 있으며, 제1 초기화 채널(131d1)의 양 옆에 인접하여 각각 형성되어 있다. 제1 초기화 소스 전극(136d1)은 접촉 구멍을 통해 제2 데이터 연결 부재(175)와 연결되어 있으며, 제1 초기화 드레인 전극(137d1)은 제2 초기화 소스 전극(136d2)과 연결되어 있다.
스캔선(152)에서 아래쪽으로 돌출된 돌출부인 제2 초기화 게이트 전극(155d2)은 제2 초기화 채널(131d2)과 중첩하고 있으며, 제2 초기화 소스 전극(136d2) 및 제2 초기화 드레인 전극(137d2)은 제2 초기화 채널(131c2)의 양 옆에 인접하여 각각 형성되어 있다.
마찬가지로 스캔선(152)에서 아래쪽으로 돌출된 돌출부인 제3 초기화 게이트 전극(155d3)은 제3 초기화 채널(131d3)과 중첩하고 있으며, 제3 초기화 소스 전극(136d3) 및 제3 초기화 드레인 전극(137d3)은 제3 초기화 채널(131d3)의 양 옆에 인접하여 각각 형성되어 있다. 제3 초기화 드레인 전극(137d3)은 접촉 구멍을 통해 제1 데이터 연결 부재(174)와 연결되어 있다.
이와 같이, 보상 트랜지스터(T3)는 제1 보상 트랜지스터(T3-1), 제2 보상 트랜지스터(T3-2) 및 제3 보상 트랜지스터(T3-3)로 3개를 형성하고, 초기화 트랜지스터(T4)는 제1 초기화 트랜지스터(T4-1), 제2 초기화 트랜지스터(T4-2) 및 제3 초기화 트랜지스터(T4-3)로 3개를 형성함으로써, 스토리지 커패시터(Cst)로부터 전하가 빠져나가는 것을 효과적으로 방지할 수 있다.
동작 제어 트랜지스터(T5)는 동작 제어 채널(131e), 동작 제어 게이트 전극(155e), 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)을 포함한다. 발광 제어선(153)의 일부인 동작 제어 게이트 전극(155e)은 동작 제어 채널(131e)과 중첩하고 있으며, 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)은 동작 제어 채널(131e)의 양 옆에 인접하여 각각 형성되어 있다. 동작 제어 소스 전극(136e)은 접촉 구멍을 통해 구동 전압선(172)의 일부와 연결되어 있다.
발광 제어 트랜지스터(T6)는 발광 제어 채널(131f), 발광 제어 게이트 전극(155f), 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)을 포함한다. 발광 제어선(153)의 일부인 발광 제어 게이트 전극(155f)은 발광 제어 채널(131f)과 중첩하고 있으며, 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)은 발광 제어 채널(131f)의 양 옆에 인접하여 각각 형성되어 있다.
바이패스 박막 트랜지스터(T7)는 바이패스 채널(131g), 바이패스 게이트 전극(155g), 바이패스 소스 전극(136g) 및 바이패스 드레인 전극(137g)을 포함한다. 바이패스 제어선(158)의 일부인 바이패스 게이트 전극(155g)은 바이패스 채널(131g)과 중첩하고 있으며, 바이패스 소스 전극(136g) 및 바이패스 드레인 전극(137g)은 바이패스 채널(131g)의 양 옆에 인접하여 각각 형성되어 있다.
구동 트랜지스터(T1)의 구동 채널(131a)의 일단은 스위칭 드레인 전극(137b) 및 동작 제어 드레인 전극(137e)과 연결되어 있으며, 구동 채널(131a)의 타단은 보상 소스 전극(136c) 및 발광 제어 소스 전극(136f)과 연결되어 있다.
스토리지 커패시터(Cst)는 제2 절연막(142)을 사이에 두고 배치되는 제1 스토리지 전극(155a)과 제2 스토리지 전극(156)을 포함한다. 제1 스토리지 전극(155a)은 구동 게이트 전극(155a)에 해당하고, 제2 스토리지 전극(156)은 스토리지선에서 확장된 부분으로서, 구동 게이트 전극(155a)보다 넓은 면적을 차지하며 구동 게이트 전극(155a)을 전부 덮고 있다. 여기서, 제2 절연막(142)은 유전체가 되며, 스토리지 커패시터(Cst)에서 축전된 전하와 양 전극(155a, 156) 사이의 전압에 의해 스토리지 커패시턴스(Storage Capacitance)가 결정된다. 이와 같이, 구동 게이트 전극(155a)을 제1 스토리지 전극(155a)으로 사용함으로써, 화소 내에서 큰 면적을 차지하는 구동 채널(131a)에 의해 좁아진 공간에서 스토리지 커패시터를 형성할 수 있는 공간을 확보할 수 있다.
제2 스토리지 전극(156)은 구동 전압선(172)과 콘택을 통해 연결되고, 구동 전압(ELVDD)을 인가받는다.
도 4는 도 3의 IV-IV'선에 따라 자른 단면도이다.
도 4를 참조하면, 기판(110) 위에는 버퍼층(120)이 형성되어 있다. 기판(110)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판으로 형성될 수 있고, 버퍼층(120)은 다결정 반도체를 형성하기 위한 결정화 공정 시 기판(110)으로부터 불순물을 차단하여 다결정 반도체의 특성을 향상시키고, 기판(110)이 받는 스트레스를 줄이는 역할을 할 수 있다.
버퍼층(120) 위에는 구동 채널(131a), 스위칭 채널(131b), 보상 채널(131c), 초기화 채널(131d), 동작 제어 채널(131e), 발광 제어 채널(131f) 및 바이패스 채널(131g)을 포함하는 반도체가 형성되어 있다. 반도체 중 구동 채널(131a)의 양 옆에는 구동 소스 전극(136a) 및 구동 드레인 전극(137a)이 형성되어 있고, 스위칭 채널(131b)의 양 옆에는 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)이 형성되어 있다. 그리고, 제1 보상 채널(131c1)의 양 옆에는 제1 보상 소스 전극(136c1) 및 제1 보상 드레인 전극(137c1)이 형성되어 있고, 제2 보상 채널(131c2)의 양 옆에는 제2 보상 소스 전극(136c2) 및 제2 보상 드레인 전극(137c2)이 형성되어 있고, 제1 초기화 채널(131d1)의 양 옆에는 제1 초기화 소스 전극(136d1) 및 제1 초기화 드레인 전극(137d1)이 형성되어 있고, 제2 초기화 채널(131d2)의 양 옆에는 제2 초기화 소스 전극(136d2) 및 제2 초기화 드레인 전극(137d2)이 형성되어 있다. 그리고, 동작 제어 채널(131e)의 양 옆에는 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)이 형성되어 있고, 발광 제어 채널(131f)의 양 옆에는 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)이 형성되어 있다. 그리고, 바이패스 채널(131g)의 양 옆에는 바이패스 소스 전극(136g) 및 바이패스 드레인 전극(137g)이 형성되어 있다.
또한, 제3 보상 채널(131c3)의 양 옆에는 제3 보상 소스 전극(136c3) 및 제3 보상 드레인 전극(137c3)이 형성되어 있고, 제3 초기화 채널(131d3)의 양 옆에는 제3 초기화 소스 전극(136d3) 및 제1 초기화 드레인 전극(137d3)이 형성되어 있다.
반도체 위에는 이를 덮는 제1 게이트 절연막(141)이 형성되어 있다. 제1 게이트 절연막(141) 위에는 제1 초기화 게이트 전극(155d1), 제2 초기화 게이트 전극(155d2) 및 제3 초기화 게이트 전극(155d3)을 포함하는 전단 스캔선(152), 제1 보상 게이트 전극(155c1), 제2 보상 게이트 전극(155c2) 및 제3 보상 게이트 전극(155c3)을 포함하는 스캔선(151)을 포함하는 제1 게이트 배선이 형성되어 있다.
제1 게이트 배선 및 제1 게이트 절연막(141) 위에는 이를 덮는 제2 게이트 절연막(142)이 형성되어 있다. 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위로 형성될 수 있다.
제2 게이트 절연막(142) 위에는 스캔선(151)과 평행하게 배치되어 있는 스토리지선, 스토리지선에서 확장된 부분인 제2 스토리지 전극(156)을 포함하는 제2 게이트 배선(미도시)이 형성될 수 있다.
제2 게이트 절연막(142) 위 또는 제2 게이트 배선(미도시) 위에는 층간 절연막(160)이 형성되어 있다. 층간 절연막(160)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위로 형성될 수 있다.
층간 절연막(160)에는 접촉 구멍이 형성되어 있다. 층간 절연막(160) 위에는 데이터선(171), 구동 전압선(172), 제1 데이터 연결 부재(174) 및 제2 데이터 연결 부재(175)를 포함하는 데이터 배선(171, 172, 174, 175)이 형성되어 있다.
그리고, 데이터 배선(171, 172, 174, 175) 및 층간 절연막(160) 위에는 이를 덮는 제1 유기 절연층(180)이 형성되어 있다. 제1 유기 절연층(180)은 각 화소의 애노드를 발광 제어 트랜지스터(T6)의 드레인 전극(137f)에 연결시키기 위한 비아 홀(via hole)을 포함한다. 제1 유기 절연층(180) 위에는 유기 발광 다이오드의 애노드(AN_G[n-1])가 형성된다. 애노드는 유기 발광 다이오드의 제1 전극으로 표현될 수 있다.
유기 발광 표시 장치의 해상도가 높아짐에 따라, 각 화소 회로 형성 영역에 정확히 중첩되도록 애노드 및 유기 발광층을 형성하는 것이 용이하지 않다. 따라서, 도 4에서 도시된 애노드(AN_G[n-1]) 및 유기 발광층(O_G[n-1])은 도 6의 화소(G[n])를 기준으로 예시적으로 도시한 것이다. 도 6의 화소(G[n])이란 도 5를 참고했을 때, 트랜지스터(T1_G[n], T2_G[n], T3_G[n], T4_G[n], T5_G[n], T6_G[n], T7_G[n])을 포함하는 단위 화소 영역이다. 각 화소마다 애노드 및 유기 발광층의 형상과 배치는 달라질 수 있다.
애노드(AN_G[n-1])는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg) 또는 금(Au) 등의 반사성 금속으로 구성될 수 있다. 애노드(AN_G[n-1])가 ITO/Ag/ITO의 반사성 금속으로 구성되는 경우 90% 정도의 반사율을 보인다. 따라서 애노드(AN_G[n-1])는 외광 및 다른 화소의 누설광을 차광하는 역할을 할 수 있다.
제2 유기 절연층(181)은 제1 유기 절연층(180) 위 또는 애노드(AN_G[n-1]) 위에 형성된다. 제2 유기 절연층(181)은 유기 발광 소자의 발광 영역을 구획해주는 화소 정의막으로 불리기도 한다.
제2 유기 절연층(190)은 폴리아크릴계(polyacrylates) 또는 폴리이미드계(polyimides) 등의 수지로 이루어질 수 있다.
유기 발광층(O_G[n-1])이 제2 유기 절연층(181)이 구획한 발광 영역에서 애노드(AN_G[n-1]) 위에 형성되어 있다.
유기 발광층(O_G[n-1])은 발광층, 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함하는 단일층 또는 다중층으로 구성될 수 있다.
유기 발광층(O_G[n-1])이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극(180) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
유기 발광층(O_G[n-1])은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다.
또한, 유기 발광층(O_G[n-1])은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.
다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.
캐소드(CA)는 제2 유기 절연층(181) 및 유기 발광층(O_G[n-1]) 위에 배치되어 있다. 캐소드(CA)는 ITO, IZO, ZnO 또는 In2O3 등의 투명한 도전 물질이나 리튬, 칼슘, 플루오르화리튬/칼슘, 플루오르화리튬/알루미늄), 알루미늄, 은, 마그네슘, 또는 금 등의 반사성 금속으로 구성될 수 있다.
본 실시예에서, 캐소드(CA)는 전체 화소를 덮는 판형으로 형성될 수 있다. 캐소드(CA)에는 공통 전압(ELVSS)이 인가된다. 캐소드는 유기 발광 다이오드의 제2 전극으로 표현될 수 있다.
도 5는 본 발명의 한 실시예에 따른 복수의 화소에 포함된 복수의 트랜지스터의 배치를 설명하기 위한 도면이다.
도 5에서는 도 3에서 설명한 하나의 화소가 6개 배치되어있다. 좌측 상단에는 n행의 적색 화소(R[n]), 중앙 상단에는 n행의 녹색 화소(G[n]), 우측 상단에는 n행의 청색 화소(B[n])가 배치되어 있다. 유사하게, 좌측 하단에는 n+1행의 적색 화소(R[n+1]), 중앙 하단에는 n+1행의 녹색 화소(G[n+1]), 우측 하단에는 n+1행의 청색 화소(B[n+1])가 배치되어 있다.
이때 적색 화소(R[n])란 트랜지스터(T1_R[n], T2_R[n], T3_R[n], T4_R[n], T5_R[n], T6_R[n], T7_R[n])를 포함하는 단위 화소 영역을 의미한다. 녹색 화소(G[n])란 트랜지스터(T1_G[n], T2_G[n], T3_G[n], T4_G[n], T5_G[n], T6_G[n], T7_G[n])를 포함하는 단위 화소 영역을 의미한다. 청색 화소(B[n])란 트랜지스터(T1_B[n], T2_B[n], T3_B[n], T4_B[n], T5_B[n], T6_B[n], T7_B[n])를 포함하는 단위 화소 영역을 의미한다. 각 단위 화소 영역은 n+1행에도 동일하게 정의가능하다.
각 화소의 색은 예시적인 것이며 절대적이지 않다. 단색 디스플레이에 있어서는 모든 화소가 하나의 색만을 포함하도록 구성될 수도 있다.
도 5에서 6개의 화소를 도시한 것은 도 6 및 도 7에서 후술할 각 실시예에 따른 애노드의 형상 및 배치를 설명하기 위한 최소한의 단위이기 때문이다. 도 5에서는 각 화소의 트랜지스터의 위치를 도시하기 위해서 최소한의 구성인 반도체 층과 스캔 배선 층(151, 152, 153, 158)만을 도시하고, 다른 전극 층은 도시의 명확화를 위하여 도시에서 제외되었다.
적색 화소(R[n])과 녹색 화소(G[n])의 전극 레이아웃은 동일하나, 청색 화소(B[n])의 전극 레이아웃은 녹색 화소(G[n])의 전극 레이아웃과 좌우대칭되도록 구성되어 있다. 다른 실시예에서, 청색 화소(B[n])는 적색 화소(R[n]) 및 녹색 화소(G[n])와 동일한 전극 레이아웃으로 구성될 수도 있다.
적색 화소(R[n])는 7개의 트랜지스터(T1_R[n], T2_R[n], T3_R[n], T4_R[n], T5_R[n], T6_R[n], T7_R[n]), 녹색 화소(G[n])는 7개의 트랜지스터(T1_G[n], T2_G[n], T3_G[n], T4_G[n], T5_G[n], T6_G[n], T7_G[n]), 청색 화소(B[n])는 7개의 트랜지스터(T1_B[n], T2_B[n], T3_B[n], T4_B[n], T5_B[n], T6_B[n], T7_B[n])를 포함한다.
적색 화소(R[n]), 녹색 화소(G[n]) 및 청색 화소(B[n])는 n행에 인가되는 바이패스 신호(GB[n]), 스캔 신호(GI[n]), 스캔 신호(GW[n]) 및 발광 제어 신호(EM[n])를 동일한 신호선에서 공유한다.
n+1행의 적색 화소(R[n+1]), 녹색 화소(G[n+1]) 및 청색 화소(B[n+1])에도 유사한 구성이 적용되므로 이하 설명을 생략한다.
도 6은 본 발명의 제1 실시예에 따른 애노드 전극의 구조 및 배치를 설명하기 위한 도면이다.
도 6을 참조하면 도 5와 비교하여 애노드(AN_R[n], AN_G[n-1], AN_B[n], AN_R[n+1], AN_G[n], AN_B[n+1]) 및 유기 발광층(O_R[n], O_G[n-1], O_B[n], O_R[n+1], O_G[n], O_B[n+1])이 추가로 도시되었다.
애노드(AN_R[n])는 n행의 적색 화소(R[n])에 포함되며, 유기 발광 층(O_R[n])이 형성된 영역과 중첩되는 영역에 형성되어 있다. 애노드(AN_R[n])는 콘택부(CNT_R[n])를 포함하도록 확장되어 형성되어 있다. 콘택부(CNT_R[n])는 적색 화소(R[n])의 발광 제어 트랜지스터(TR6_R[n])의 드레인 전극에 연결된다. 본 실시예에서 애노드(AN_R[n])는 제1 전극 확장부를 포함하지 않는다.
본 실시예에서 제1 전극 확장부란 애노드 전극이 차광을 위하여 확장 형성된 부분을 의미한다. 전술한 바와 같이 스토리지 커패시터(Cst)의 전류 누설 경로에 있는 대상 트랜지스터의 광누설 전류의 발생을 방지하기 위하여, 대상 트랜지스터를 차광할 필요성이 있다.
대상 트랜지스터란 스토리지 커패시터(Cst)의 전류 경로에 일단이 연결된 트랜지스터를 의미한다.
도 1을 다시 참조하면, 초기화 트랜지스터(T4)의 드레인 전극(D4) 및 보상 트랜지스터(T3)의 드레인 전극(D3)이 스토리지 커패시터(Cst)의 일단(Cst1)에 연결되어 있다. 따라서 초기화 트랜지스터(T4) 및 보상 트랜지스터(T3)는 스토리지 커패시터(Cst)의 전하가 빠져나갈 수 있는 전류 경로를 제공하므로, 대상 트랜지스터에 해당된다. 도 6 및 7의 실시예에서 대상 트랜지스터는 초기화 트랜지스터(T4_R[n], T4_G[n], T4_B[n], T4_R[n+1], T4_G[n+1], T4_B[n+1]) 및 보상 트랜지스터(T3_R[n], T3_G[n], T3_B[n], T3_R[n+1], T3_G[n+1], T3_B[n+1])이다.
본 실시예와 다른 화소 회로에도 동일한 원리가 적용될 수 있다. 즉, 스토리지 커패시터(Cst)의 일단에 전류 경로를 형성하는 트랜지스터가 있는 경우, 해당 트랜지스터를 본 발명의 대상 트랜지스터라고 판단할 수 있다.
모든 트랜지스터를 애노드로 차광하도록, 애노드 크기를 무한정 늘릴 수 없기 때문에, 본 발명에서는 애노드로 차광할 대상 트랜지스터를 다른 트랜지스터와 구별한다. 즉, 애노드 크기가 무조건적으로 확장되면, 유기 발광 소자의 애노드는 수많은 다른 전극과 기생 커패시턴스를 형성하게 된다. 따라서 다른 전극의 전압 변화량에 따라 기생 커패시턴스를 통해 전압 변화가 발생하고 바람직한 계조를 표현할 수 없게 된다. 또한, 구동 트랜지스터(T1)는 드라이빙 레인지(driving range)를 크게 하기 위하여 다른 트랜지스터에 비해 크게 형성되는데, 이에 따라 구동 트랜지스터(T1)의 게이트 전극(G1)도 크게 형성된다. 따라서, 애노드와 구동 트랜지스터(T1)의 게이트 전극(G1)이 큰 기생 커패시턴스를 형성하고, 구동 트랜지스터(T1)의 역할인 구동 전류량 제어를 적절히 수행할 수 없게 된다. 더군다나, 유기 발광 표시 장치의 고해상도화가 진행됨에 따라 애노드는 해당 화소 영역을 넘어서 다른 화소 영역에 중첩되어 위치하게 되고, 기생 커패시턴스에 의한 오차가 랜덤화되어 예측할 수 없게 된다.
따라서 본 발명에서는 최대 개구율을 위한 최소 크기의 애노드를 유지하되, 애노드가 필수로 포함하는 영역인 유기 발광층이 형성된 영역과 중첩되는 영역 및 전기 신호를 인가받는 콘택부에 더하여, 대상 트랜지스터를 차광하는 제1 전극 확장부를 더 포함하도록 하는 것이다.
전술한 바와 같이 애노드의 크기는 최소화되는 것이 바람직하기 때문에, 제1 전극 확장부의 크기 또한 대상 트랜지스터를 차광하는 정도에 따라 구성될 수 있다. 제1 전극 확장부의 크기 및 구성은 도 6의 제1 실시예 및 도 7의 제2 실시예에 따라 다르다.
애노드의 크기는 무조건적으로 최소화되지는 않는다. 유기 발광 표시 장치의 최대 개구율을 달성하기 위하여, 유기 발광층이 형성된 영역을 포함하는 범위 내에서 그 크기가 최소화될 수 있다. 즉, 형성된 유기 발광층의 영역의 크기는 애노드 크기 최소화의 기준이 될 수 있다.
유기 발광층이 형성된 영역의 크기는 유기 발광 표시 장치의 해상도 및 유기 발광층을 증착하는데 사용되는 증착용 마스크인 FMM(Fine Metal Mask)의 구성상 한계에 의해 결정될 수 있다. 유기 발광층의 형성 방법은 본 발명의 특징이 아니므로 상세히 설명하지 않는다.
애노드(AN_G[n-1])는 n-1행의 녹색 화소(미도시)에 포함되며, 유기 발광 층(O_G[n-1])이 형성된 영역과 중첩되는 영역에 형성되어 있다. 전술한 바와 같이, 유기 발광 표시 장치의 해상도 증가에 따라 n-1행의 애노드(AN_G[n-1])가 n행에 중첩되도록 형성되어 있는 형태이다.
애노드(AN_G[n-1])는 콘택부(미도시)를 포함하도록 확장되어 형성되어 있다. 콘택부는 n-1행의 녹색 화소의 발광 제어 트랜지스터(미도시)의 드레인 전극에 연결된다.
애노드(AN_G[n-1])는 제1 전극 확장부(EX_G[n-1])를 포함한다. 제1 전극 확장부(EX_G[n-1])는 초기화 트랜지스터(T4_R[n], T4_G[n], T4_B[n]) 및 보상 트랜지스터(T3_R[n], T3_G[n], T3_B[n])가 형성된 영역과 중첩되도록 구성된다. 따라서 제1 전극 확장부(EX_G[n-1])는 대상 트랜지스터인 초기화 트랜지스터(T4_R[n], T4_G[n], T4_B[n]) 및 보상 트랜지스터(T3_R[n], T3_G[n], T3_B[n])를 외광 및 다른 화소의 누설광으로부터 차광할 수 있다.
애노드(AN_B[n])는 n행의 청색 화소(B[n])에 포함되며, 유기 발광 층(O_B[n])이 형성된 영역과 중첩되는 영역에 형성되어 있다. 애노드(AN_B[n])는 콘택부(CNT_B[n])를 포함하도록 확장되어 형성되어 있다. 콘택부(CNT_B[n])는 청색 화소(B[n])의 발광 제어 트랜지스터(TR6_B[n])의 드레인 전극에 연결된다.
애노드(AN_B[n])는 제1 전극 확장부(EX_B[n])를 포함한다. 제1 전극 확장부(EX_B[n])는 보상 트랜지스터(T3_B[n+1])의 일부와 중첩되도록 구성된다. 제1 전극 확장부(EX_B[n])는 다른 애노드(AN_B[n+1], AN_G[n])와의 간섭을 방지하기 위해 다른 애노드(AN_B[n+1], AN_G[n])와 최소한의 거리를 유지한다. 따라서 제1 전극 확장부(EX_B[n])은 대상 트랜지스터인 보상 트랜지스터(T3_B[n+1])를 외광 및 다른 화소의 누설광으로부터 일부 차광할 수 있다.
또한, 애노드(AN_B[n])는 유기 발광층(O_B[n])과 중첩되는 영역을 통해 대상 트랜지스터인 초기화 트랜지스터(T4_B[n+1])를 외광 및 다른 화소의 누설광으로부터 차광하고 있다.
애노드(AN_R[n+1])는 n+1행의 적색 화소(R[n+1])에 포함되며, 유기 발광 층(O_R[n+1])이 형성된 영역과 중첩되는 영역에 형성되어 있다. 애노드(AN_R[n+1])는 콘택부(CNT_R[n+1])를 포함하도록 확장되어 형성되어 있다. 콘택부(CNT_R[n+1])는 적색 화소(R[n+1])의 발광 제어 트랜지스터(TR6_R[n+1])의 드레인 전극에 연결된다. 본 실시예에서 애노드(AN_R[n+1])는 제1 전극 확장부를 포함하지 않는다.
애노드(AN_G[n])는 n행의 녹색 화소(G[n])에 포함되며, 유기 발광 층(O_G[n])이 형성된 영역과 중첩되는 영역에 형성되어 있다. 전술한 바와 같이, 유기 발광 표시 장치의 해상도 증가에 따라 n행의 애노드가 n+1행에 중첩되도록 형성되어 있는 형태이다.
애노드(AN_G[n])는 콘택부(CNT_G[n])를 포함하도록 확장되어 형성되어 있다. 콘택부(CNT_G[n])는 n행의 녹색 화소(G[n])의 발광 제어 트랜지스터(TR6_G[n])의 드레인 전극에 연결된다.
애노드(AN_G[n])는 제1 전극 확장부(EX_G[n])를 포함한다. 제1 전극 확장부(EX_G[n])는 초기화 트랜지스터(T4_R[n+1], T4_G[n+1]) 및 보상 트랜지스터(T3_R[n+1], T3_G[n+1])가 형성된 영역과 중첩되도록 구성된다. 따라서 제1 전극 확장부(EX_G[n])는 대상 트랜지스터인 초기화 트랜지스터(T4_R[n+1], T4_G[n+1]) 및 보상 트랜지스터(T3_R[n+1], T3_G[n+1])를 외광 및 다른 화소의 누설광으로부터 차광할 수 있다.
애노드(AN_B[n+1])는 n+1행의 청색 화소(B[n+1])에 포함되며, 유기 발광 층(O_B[n+1])이 형성된 영역과 중첩되는 영역에 형성되어 있다. 애노드(AN_B[n+1])는 콘택부(CNT_B[n+1])를 포함하도록 확장되어 형성되어 있다. 콘택부(CNT_B[n+1])는 청색 화소(B[n+1])의 발광 제어 트랜지스터(TR6_B[n+1])의 드레인 전극에 연결된다.
애노드(AN_B[n+1])는 제1 전극 확장부(EX_B[n+1])를 포함한다. 제1 전극 확장부(EX_B[n+1])는 보상 트랜지스터(T3_B[n+1])의 일부와 중첩되도록 구성된다. 제1 전극 확장부(EX_B[n+1])는 다른 애노드(AN_B[n], AN_G[n])와의 간섭을 방지하기 위해 다른 애노드(AN_B[n], AN_G[n])와 최소한의 거리를 유지한다. 따라서 제1 전극 확장부(EX_B[n+1])은 대상 트랜지스터인 보상 트랜지스터(T3_B[n+1])를 외광 및 다른 화소의 누설광으로부터 일부 차광할 수 있다.
결론적으로, 도 6의 제1 실시예에서 애노드(AN_R[n], AN_G[n-1], AN_B[n], AN_R[n+1], AN_G[n], AN_B[n+1])에 의해 대상 트랜지스터인 초기화 트랜지스터(T4_R[n], T4_G[n], T4_B[n], T4_R[n+1], T4_G[n+1], T4_B[n+1]) 및 보상 트랜지스터(T3_R[n], T3_G[n], T3_B[n], T3_R[n+1], T3_G[n+1])가 완전히 차광되고, 보상 트랜지스터(T3_B[n+1])가 일부 차광되고 있다.
다른 화소 회로에 본 발명의 제1 전극 확장부를 적용하는 경우, 대상 트랜지스터인 보상 트랜지스터(T3_B[n+1])가 완전히 차광될 수도 있다. 전술한 바와 같이 차광 대상인 트랜지스터는 초기화 트랜지스터 및 보상 트랜지스터의 명칭에 기인하는 것이 아니라, 스토리지 커패시터와의 관계에 의해 정해진다.
도 6의 제1 실시예에 따른 애노드 설계의 경우, 최대 차광 효과에 의해 플리커 현상을 최소화 시킬 수 있다. 또한 본 실시예는 색편차가 문제되지 않는 단색(Mono Color) 표시 장치에 더 효과적으로 적용될 수 있다.
또한 다시 도 4를 참조했을 때, 일반적인 유기 발광 표시 장치의 제조 과정에서, 제1 유기 절연층(180)과 제2 유기 절연층(181)은 서로 간에 접착 특성이 좋지 않아, 잔여물이 부유(floating)하는 문제점이 발생할 수 있다. 하지만, 도 6의 제1 실시예에 따르면 제1 유기 절연층(180)과 제2 유기 절연층(181) 사이에 넓은 면적의 애노드가 개재되므로 접착 특성이 향상되어 이러한 문제점이 감소될 수 있는 장점이 있다.
도 6에 도시된 6개의 화소의 구성은 한 세트로서, 유기 발광 표시 장치가 포함하는 복수의 화소에 반복적으로 적용되어 레이아웃을 구성할 수 있다.
도 7은 본 발명의 제2 실시예에 따른 애노드 전극의 구조 및 배치를 설명하기 위한 도면이다.
도 7을 참조하면 도 6과 비교하여 애노드(AN2_R[n], AN2_G[n-1], AN2_B[n], AN2_R[n+1], AN2_G[n], AN2_B[n+1])의 형태가 변경되었다.
애노드(AN2_R[n])는 n행의 적색 화소(R[n])에 포함되며, 유기 발광 층(O_R[n])이 형성된 영역과 중첩되는 영역에 형성되어 있다. 애노드(AN2_R[n])는 콘택부(CNT_R[n])를 포함하도록 확장되어 형성되어 있다. 콘택부(CNT_R[n])는 적색 화소(R[n])의 발광 제어 트랜지스터(TR6_R[n])의 드레인 전극에 연결된다. 본 실시예에서 애노드(AN2_R[n])는 제1 전극 확장부를 포함하지 않는다.
애노드(AN2_G[n-1])는 n-1행의 녹색 화소(미도시)에 포함되며, 유기 발광 층(O_G[n-1])이 형성된 영역과 중첩되는 영역에 형성되어 있다. 전술한 바와 같이, 유기 발광 표시 장치의 해상도 증가에 따라 n-1행의 애노드가 n행에 중첩되도록 형성되어 있는 형태이다.
애노드(AN2_G[n-1])는 콘택부(미도시)를 포함하도록 확장되어 형성되어 있다. 콘택부는 n-1행의 녹색 화소의 발광 제어 트랜지스터(미도시)의 드레인 전극에 연결된다.
애노드(AN2_G[n-1])는 제1 전극 확장부(EX2_G[n-1])를 포함한다. 제1 전극 확장부(EX2_G[n-1])는 초기화 트랜지스터(T4_R[n], T4_G[n]) 및 보상 트랜지스터(T3_R[n], T3_G[n])가 형성된 영역과 중첩되도록 구성된다. 따라서 제1 전극 확장부(EX2_G[n-1])는 대상 트랜지스터인 초기화 트랜지스터(T4_R[n], T4_G[n]) 및 보상 트랜지스터(T3_R[n], T3_G[n])를 외광 및 다른 화소의 누설광으로부터 차광할 수 있다.
애노드(AN2_B[n])는 n행의 청색 화소(B[n])에 포함되며, 유기 발광 층(O_B[n])이 형성된 영역과 중첩되는 영역에 형성되어 있다. 애노드(AN2_B[n])는 콘택부(CNT_B[n])를 포함하도록 확장되어 형성되어 있다. 콘택부(CNT_B[n])는 청색 화소(B[n])의 발광 제어 트랜지스터(TR6_B[n])의 드레인 전극에 연결된다. 본 실시예에서 애노드(AN2_B[n])는 제1 전극 확장부를 포함하지 않는다.
애노드(AN2_B[n])는 유기 발광층(O_B[n])과 중첩되는 영역을 통해 대상 트랜지스터인 초기화 트랜지스터(T4_B[n+1])를 외광 및 다른 화소의 누설광으로부터 차광하고 있다.
애노드(AN2_R[n+1])는 n+1행의 적색 화소(R[n+1])에 포함되며, 유기 발광 층(O_R[n+1])이 형성된 영역과 중첩되는 영역에 형성되어 있다. 애노드(AN2_R[n+1])는 콘택부(CNT_R[n+1])를 포함하도록 확장되어 형성되어 있다. 콘택부(CNT_R[n+1])는 적색 화소(R[n+1])의 발광 제어 트랜지스터(TR6_R[n+1])의 드레인 전극에 연결된다. 본 실시예에서 애노드(AN2_R[n+1])는 제1 전극 확장부를 포함하지 않는다.
애노드(AN2_G[n])는 n행의 녹색 화소(G[n])에 포함되며, 유기 발광 층(O_G[n])이 형성된 영역과 중첩되는 영역에 형성되어 있다. 전술한 바와 같이, 유기 발광 표시 장치의 해상도 증가에 따라 n행의 애노드가 n+1행에 중첩되도록 형성되어 있는 형태이다.
애노드(AN2_G[n])는 콘택부(CNT_G[n])를 포함하도록 확장되어 형성되어 있다. 콘택부(CNT_G[n])는 n행의 녹색 화소(G[n])의 발광 제어 트랜지스터(TR6_G[n])의 드레인 전극에 연결된다.
애노드(AN2_G[n])는 제1 전극 확장부(EX2_G[n])를 포함한다. 제1 전극 확장부(EX2_G[n])는 초기화 트랜지스터(T4_R[n+1], T4_G[n+1]) 및 보상 트랜지스터(T3_R[n+1], T3_G[n+1])가 형성된 영역과 중첩되도록 구성된다. 따라서 제1 전극 확장부(EX2_G[n])는 대상 트랜지스터인 초기화 트랜지스터(T4_R[n+1], T4_G[n+1]) 및 보상 트랜지스터(T3_R[n+1], T3_G[n+1])를 외광 및 다른 화소의 누설광으로부터 차광할 수 있다.
애노드(AN2_B[n+1])는 n+1행의 청색 화소(B[n+1])에 포함되며, 유기 발광 층(O_B[n+1])이 형성된 영역과 중첩되는 영역에 형성되어 있다. 애노드(AN2_B[n+1])는 콘택부(CNT_B[n+1])를 포함하도록 확장되어 형성되어 있다. 콘택부(CNT_B[n+1])는 청색 화소(B[n+1])의 발광 제어 트랜지스터(TR6_B[n+1])의 드레인 전극에 연결된다. 본 실시예에서 애노드(AN2_B[n+1])는 제1 전극 확장부를 포함하지 않는다.
결론적으로, 도 7의 제2 실시예에서 애노드(AN2_R[n], AN2_G[n-1], AN2_B[n], AN2_R[n+1], AN2_G[n], AN2_B[n+1])에 의해 대상 트랜지스터인 초기화 트랜지스터(T4_R[n], T4_G[n], T4_R[n+1], T4_G[n+1], T4_B[n+1]) 및 보상 트랜지스터(T3_R[n], T3_G[n], T3_R[n+1], T3_G[n+1])가 완전히 차광되고, 초기화 트랜지스터(T4_B[n]) 및 보상 트랜지스터(T3_B[n], T3_B[n+1])가 차광되지 않고 있다.
비록 청색 화소(B[n], B[n+1])에 포함된 대상 트랜지스터가 차광되지 않도록 구성되지만, 청색 화소의 전체 휘도 기여분이 낮으므로, 시인될 수 있는 플리커는 최소화된다.
도 7의 레이아웃으로 구성된 유기 발광 표시 장치의 휘도를 측정한 결과, 유기 발광 표시 장치의 전체 휘도 값은 681.82(cd/m^2)이다. 이때, 적색 화소의 휘도 값은 185.59(cd/m^2)로서 전체 휘도 기여분이 27%이다. 녹색 화소의 휘도 값은 444.23(cd/m^2)로서 전체 휘도 기여분이 65%이다. 청색 화소의 휘도 값은 51.99(cd/m^2)로서 전체 휘도 기여분이 8%에 해당한다.
즉, 청색 화소에서 일부 플리커 현상이 발생하더라도 사용자에게는 시인되지 않을 수 있다.
도 7의 제2 실시예에 따른 애노드 설계의 경우, 동일 색상의 화소에 포함된 애노드는 동일한 형태 및 크기를 갖는다. 즉, 모든 적색 화소에 포함된 애노드는 제1 형태 및 크기를 갖고, 모든 청색 화소에 포함된 애노드는 제2 형태 및 크기를 갖고, 모든 청색 화소에 포함된 애노드는 제3 형태 및 크기를 갖는다. 따라서 동일 색상의 화소에 대해서 동일한 커패시턴스를 갖게되고, 색편차 문제가 발생할 여지가 없는 장점이 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1: 화소
Cst: 스토리지 커패시터
T1: 구동 트랜지스터
T2: 스위칭 트랜지스터
T3: 보상 트랜지스터
T4: 초기화 트랜지스터
T5: 동작 제어 트랜지스터
T6: 발광 제어 트랜지스터
T7: 바이패스 트랜지스터
151: 스캔선
171: 데이터선

Claims (12)

  1. 복수의 데이터선 및 복수의 스캔선의 교차 영역에 형성되는 복수의 화소를 포함하는 유기 발광 표시 장치로서,
    각각의 상기 복수의 화소는:
    데이터 전압을 저장하는 스토리지 커패시터;
    상기 스토리지 커패시터의 전류 경로에 일단이 연결된 적어도 하나의 대상 트랜지스터;
    발광 영역에 형성된 유기 발광층; 및
    상기 유기 발광층이 형성된 영역과 중첩되는 영역에 형성된 유기 발광 소자의 제1 전극을 포함하고,
    상기 제1 전극은 상기 대상 트랜지스터의 적어도 일부를 차광하도록 형성된 제1 전극 확장부를 포함하고,
    상기 제1 전극과 상기 제1 전극 확장부는 동일한 전극이고,
    각각의 상기 복수의 화소는
    일단이 상기 스토리지 커패시터의 일단에 연결되고, 타단이 초기화 전압선에 연결되는 초기화 트랜지스터,
    상기 유기 발광 소자에 흐르는 전류량을 조절하는 구동 트랜지스터; 및
    일단이 상기 구동 트랜지스터의 게이트 전극 및 상기 스토리지 커패시터의 일단에 연결되고, 타단이 상기 구동 트랜지스터의 일단에 연결되는 보상 트랜지스터를 더 포함하고,
    상기 대상 트랜지스터는 상기 초기화 트랜지스터 및 상기 보상 트랜지스터이며,
    각각의 상기 복수의 화소는 제1 색 화소, 제2 색 화소 및 제3 색 화소 중 하나의 화소에 대응되고,
    상기 제1 색 화소 및 상기 제2 색 화소의 각각에 포함된 상기 초기화 트랜지스터 및 상기 보상 트랜지스터는 상기 제1 전극 확장부에 의해 제1 영역만큼 차광되고,
    상기 제3 색 화소 각각에 포함된 상기 초기화 트랜지스터 및 상기 보상 트랜지스터는 상기 제1 전극 확장부에 의해 제2 영역만큼 차광되고,
    상기 제1 영역은 상기 제2 영역보다 큰,
    유기 발광 표시 장치.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서,
    상기 초기화 트랜지스터 및 상기 보상 트랜지스터 중 적어도 하나는 복수의 게이트 전극을 포함하는
    유기 발광 표시 장치.
  5. 삭제
  6. 제1 항에 있어서,
    상기 제1 색 및 상기 제2 색 화소의 각각에 포함된 초기화 트랜지스터 및 상기 보상 트랜지스터는 상기 제1 전극 확장부에 의해 전부 차광되고,
    상기 제3 색 화소의 각각에 포함된 상기 초기화 트랜지스터는 상기 제1 전극 확장부에 의해 전부 차광되고,
    상기 제3 색 화소의 각각에 포함된 상기 보상 트랜지스터는 상기 제1 전극 확장부에 의해 일부 차광되는
    유기 발광 표시 장치.
  7. 제6 항에 있어서,
    상기 유기 발광 표시 장치는 단색(Mono Color) 표시 장치인
    유기 발광 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 색 및 상기 제2 색 화소의 각각에 포함된 초기화 트랜지스터 및 상기 보상 트랜지스터는 상기 제1 전극 확장부에 의해 전부 차광되고,
    상기 제3 색 화소의 각각에 포함된 상기 초기화 트랜지스터 및 상기 보상 트랜지스터는 상기 제1 전극 확장부에 의해 차광되지 않는
    유기 발광 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 색 화소는 적색 화소이고,
    상기 제2 색 화소는 녹색 화소이고,
    상기 제3 색 화소는 청색 화소인
    유기 발광 표시 장치.
  10. 삭제
  11. 삭제
  12. 제1 항에 있어서,
    상기 유기 발광 표시 장치는 저주파 구동되는 저소비 전력모드를 포함하고,
    상기 저소비 전력모드에서 상기 스토리지 커패시터가 기록된 전압을 유지하는 시간은, 정상 구동시에 기록된 전압을 유지하는 시간보다 긴
    유기 발광 표시 장치.
KR1020150059994A 2015-04-28 2015-04-28 유기 발광 표시 장치 Active KR102336004B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020150059994A KR102336004B1 (ko) 2015-04-28 2015-04-28 유기 발광 표시 장치
US14/928,991 US10615240B2 (en) 2015-04-28 2015-10-30 Organic light-emitting diode display
US16/829,085 US11158698B2 (en) 2015-04-28 2020-03-25 Organic light-emitting diode display
KR1020210170344A KR102451125B1 (ko) 2015-04-28 2021-12-01 유기 발광 표시 장치
US17/713,314 USRE50012E1 (en) 2015-04-28 2022-04-05 Organic light-emitting diode display
KR1020220124503A KR102583264B1 (ko) 2015-04-28 2022-09-29 유기 발광 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150059994A KR102336004B1 (ko) 2015-04-28 2015-04-28 유기 발광 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210170344A Division KR102451125B1 (ko) 2015-04-28 2021-12-01 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20160128547A KR20160128547A (ko) 2016-11-08
KR102336004B1 true KR102336004B1 (ko) 2021-12-06

Family

ID=57205133

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020150059994A Active KR102336004B1 (ko) 2015-04-28 2015-04-28 유기 발광 표시 장치
KR1020210170344A Active KR102451125B1 (ko) 2015-04-28 2021-12-01 유기 발광 표시 장치
KR1020220124503A Active KR102583264B1 (ko) 2015-04-28 2022-09-29 유기 발광 표시 장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020210170344A Active KR102451125B1 (ko) 2015-04-28 2021-12-01 유기 발광 표시 장치
KR1020220124503A Active KR102583264B1 (ko) 2015-04-28 2022-09-29 유기 발광 표시 장치

Country Status (2)

Country Link
US (3) US10615240B2 (ko)
KR (3) KR102336004B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102336004B1 (ko) 2015-04-28 2021-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107665672B (zh) * 2016-07-27 2020-01-31 上海和辉光电有限公司 像素电路及其驱动方法
KR102286762B1 (ko) * 2017-03-14 2021-08-05 주식회사 실리콘웍스 유기 발광 다이오드의 측정 장치 및 방법
KR102527793B1 (ko) 2017-10-16 2023-05-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102523646B1 (ko) * 2017-11-01 2023-04-21 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102482335B1 (ko) * 2018-10-04 2022-12-29 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102583819B1 (ko) * 2018-12-18 2023-10-04 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN113261110B (zh) * 2019-01-07 2022-11-25 深圳市柔宇科技股份有限公司 Oled显示结构及电子设备
KR102905610B1 (ko) * 2020-03-06 2025-12-30 삼성디스플레이 주식회사 표시 장치
KR20210116760A (ko) * 2020-03-13 2021-09-28 삼성디스플레이 주식회사 표시 장치
CN111769147B (zh) * 2020-06-28 2023-12-26 合肥维信诺科技有限公司 显示面板和显示装置
KR102870521B1 (ko) 2020-08-04 2025-10-16 삼성디스플레이 주식회사 표시장치
KR20220034987A (ko) 2020-09-11 2022-03-21 삼성디스플레이 주식회사 표시 장치
CN115066755A (zh) * 2020-09-21 2022-09-16 京东方科技集团股份有限公司 显示基板及显示装置
CN115151970B (zh) 2020-11-27 2025-04-15 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
CN113205769B (zh) * 2021-04-30 2022-09-16 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示装置
KR102861589B1 (ko) * 2021-06-04 2025-09-18 삼성디스플레이 주식회사 발광 표시 장치
KR102875490B1 (ko) 2021-08-11 2025-10-24 삼성디스플레이 주식회사 표시 장치 및 그것을 포함하는 전자 장치
WO2024016165A1 (zh) * 2022-07-19 2024-01-25 京东方科技集团股份有限公司 显示面板及显示装置
CN116312364B (zh) * 2023-03-21 2024-04-19 惠科股份有限公司 显示面板的开机方法和显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100563131B1 (ko) * 2001-11-05 2006-03-21 엘지.필립스 엘시디 주식회사 유기전계발광 소자
KR100570995B1 (ko) * 2003-11-28 2006-04-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302914A (ja) 1991-03-28 1992-10-26 Sanyo Electric Co Ltd 燃焼機の制御装置
JP4302914B2 (ja) 2001-07-30 2009-07-29 三星モバイルディスプレイ株式會社 発光素子、および表示装置
US7071613B2 (en) 2001-10-10 2006-07-04 Lg.Philips Lcd Co., Ltd. Organic electroluminescent device
TW578441B (en) * 2003-01-10 2004-03-01 Au Optronics Corp Top emission active matrix OLED and fabricating method thereof
KR100620851B1 (ko) 2004-06-14 2006-09-19 엘지전자 주식회사 유기 전계발광 표시소자 및 그 제조방법
KR100700648B1 (ko) 2005-01-31 2007-03-27 삼성에스디아이 주식회사 전면발광 유기전계발광표시장치
KR100709194B1 (ko) 2005-11-23 2007-04-18 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100812003B1 (ko) * 2006-08-08 2008-03-10 삼성에스디아이 주식회사 유기전계발광 표시장치
JP2009133914A (ja) * 2007-11-28 2009-06-18 Sony Corp 表示装置
CN104681568B (zh) 2009-10-21 2017-11-21 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
KR101769499B1 (ko) * 2010-08-24 2017-08-21 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR101323390B1 (ko) * 2010-09-20 2013-10-29 엘지디스플레이 주식회사 유기발광다이오드 표시소자와 그 저전력 구동방법
DE102011101053B4 (de) 2011-05-10 2014-06-05 Multivac Sepp Haggenmüller Gmbh & Co. Kg Arbeitsstation für eine Verpackungsmaschine und Verfahren zum Werkzeugwechsel
KR101812176B1 (ko) * 2011-05-20 2017-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5879944B2 (ja) * 2011-11-16 2016-03-08 セイコーエプソン株式会社 電気光学装置、および電子機器
KR101952706B1 (ko) * 2012-07-24 2019-02-28 삼성디스플레이 주식회사 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR20140052454A (ko) * 2012-10-24 2014-05-07 삼성디스플레이 주식회사 주사 구동 장치 및 이를 포함하는 표시 장치
KR101990851B1 (ko) 2012-12-31 2019-06-19 엘지디스플레이 주식회사 유기전계발광표시장치
KR102295584B1 (ko) * 2014-10-31 2021-08-27 엘지디스플레이 주식회사 터치 패널 내장형 유기 발광 표시 장치
KR102336004B1 (ko) 2015-04-28 2021-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102409955B1 (ko) * 2015-08-25 2022-06-17 삼성디스플레이 주식회사 유기 발광 표시 패널 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100563131B1 (ko) * 2001-11-05 2006-03-21 엘지.필립스 엘시디 주식회사 유기전계발광 소자
KR100570995B1 (ko) * 2003-11-28 2006-04-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로

Also Published As

Publication number Publication date
US11158698B2 (en) 2021-10-26
USRE50012E1 (en) 2024-06-11
US20200227502A1 (en) 2020-07-16
KR102583264B1 (ko) 2023-09-26
US20160321991A1 (en) 2016-11-03
KR20160128547A (ko) 2016-11-08
US10615240B2 (en) 2020-04-07
KR20220138844A (ko) 2022-10-13
KR20210149017A (ko) 2021-12-08
KR102451125B1 (ko) 2022-10-05

Similar Documents

Publication Publication Date Title
KR102451125B1 (ko) 유기 발광 표시 장치
KR102494729B1 (ko) 유기 발광 표시 장치
US12262610B2 (en) Organic light emitting diode display including plurality of pixels, storage capacitor, and wiring lines
KR102419611B1 (ko) 유기 발광 표시 장치
KR102846177B1 (ko) 유기 발광 표시 장치
KR102271115B1 (ko) 유기 발광 표시 장치
KR102455618B1 (ko) 유기 발광 표시 장치
KR102491117B1 (ko) 유기 발광 표시 장치
KR102289838B1 (ko) 유기 발광 표시 장치
KR102372775B1 (ko) 유기 발광 표시 장치
KR102422108B1 (ko) 유기 발광 표시 장치
KR102457466B1 (ko) 유기 발광 표시 장치
KR20220099520A (ko) 유기 발광 표시 장치
KR102317720B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102300884B1 (ko) 유기 발광 표시 장치
KR102307813B1 (ko) 유기 발광 표시 장치
KR102351507B1 (ko) 유기 발광 표시 장치
KR102351667B1 (ko) 유기 발광 표시 장치
KR102433316B1 (ko) 유기 발광 표시 장치
KR102409500B1 (ko) 유기 발광 표시 장치
KR102301503B1 (ko) 폴더블 표시 장치
US9601561B2 (en) Organic light emitting diode display device

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

A107 Divisional application of patent
GRNT Written decision to grant
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A18-div-PA0107

St.27 status event code: A-0-1-A10-A16-div-PA0107

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 5