[go: up one dir, main page]

KR102329192B1 - Silicon carbide shottky diode forward chracteristic is improved and manufacturing method thereof - Google Patents

Silicon carbide shottky diode forward chracteristic is improved and manufacturing method thereof Download PDF

Info

Publication number
KR102329192B1
KR102329192B1 KR1020150060840A KR20150060840A KR102329192B1 KR 102329192 B1 KR102329192 B1 KR 102329192B1 KR 1020150060840 A KR1020150060840 A KR 1020150060840A KR 20150060840 A KR20150060840 A KR 20150060840A KR 102329192 B1 KR102329192 B1 KR 102329192B1
Authority
KR
South Korea
Prior art keywords
metal layer
schottky
silicon carbide
heat treatment
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150060840A
Other languages
Korean (ko)
Other versions
KR20160128831A (en
Inventor
강인호
김상철
나문경
문정현
석오균
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020150060840A priority Critical patent/KR102329192B1/en
Publication of KR20160128831A publication Critical patent/KR20160128831A/en
Application granted granted Critical
Publication of KR102329192B1 publication Critical patent/KR102329192B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L29/872
    • H01L29/47
    • H01L29/66143

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 순방향 특성이 향상된 실리콘 카바이드 쇼트키 다이오드 및 그 제조방법에 있어서, 에피층의 상부에 쇼트키금속층-확산장벽금속층-패드금속층이 적층된 금속층을 형성하는 단계와; 상기 금속층을 에칭하는 단계와; 에칭된 상기 금속층을 열처리하는 단계를 포함하는 것을 기술적 요지로 한다. 이에 의해 패드금속층과 쇼트키금속층 사이에 확산장벽금속층을 형성하여 열처리시 쇼트키금속층이 패드금속층 내로 침투하는 것을 방지하는 효과를 얻을 수 있다. 또한 고온 열처리를 통해 계면저항을 감소시키며 쇼트키 접합특성을 향상시킬 수 있다.The present invention provides a silicon carbide Schottky diode with improved forward characteristics and a method for manufacturing the same, comprising: forming a metal layer in which a Schottky metal layer-diffusion barrier metal layer-pad metal layer is laminated on an epitaxial layer; etching the metal layer; It is a technical gist to include the step of heat-treating the etched metal layer. Thereby, the diffusion barrier metal layer is formed between the pad metal layer and the Schottky metal layer, thereby preventing the Schottky metal layer from penetrating into the pad metal layer during heat treatment. In addition, it is possible to reduce the interfacial resistance and improve the Schottky bonding properties through high-temperature heat treatment.

Description

순방향 특성이 향상된 실리콘 카바이드 쇼트키 다이오드 및 그 제조방법 {Silicon carbide shottky diode forward chracteristic is improved and manufacturing method thereof}Silicon carbide shottky diode forward chracteristic is improved and manufacturing method thereof

본 발명은 순방향 특성이 향상된 실리콘 카바이드 쇼트키 다이오드 및 그 제조방법에 관한 것으로, 더욱 상세하게는 열처리시 쇼트키금속층이 패드금속층 내로 침투하는 것을 방지하며, 고온 열처리를 통해 계면저항을 감소시키며 쇼트키 접합특성을 향상시킨 순방향 특성이 향상된 실리콘 카바이드 쇼트키 다이오드 및 그 제조방법에 관한 것이다.The present invention relates to a silicon carbide Schottky diode with improved forward characteristics and a method for manufacturing the same, and more particularly, it prevents the Schottky metal layer from penetrating into the pad metal layer during heat treatment, reduces the interface resistance through high temperature heat treatment, and Schottky The present invention relates to a silicon carbide Schottky diode having improved junction characteristics and improved forward characteristics, and a method for manufacturing the same.

쇼트키 다이오드(Shottky diode)는 금속과 반도체간의 접합을 이용하여 형성되는 반도체소자로, 금속을 (+) 반도체를 (-)로 전압을 공급하면 반도체에서 전자가 주입되는 방식으로 이루어진다. 쇼트키 다이오드는 다수의 캐리어(Carrier)를 전자만으로 사용하기 때문에 전자-정공(Electron-Hole) 모두를 캐리어로 사용하는 P-N 구조의 다이오드에 비해 역방향 최대전류가 작고, 역방향 회복시간이 짧다는 장점을 가지고 있다. 이러한 장점에도 불구하고 기존의 전력시스템에서 쇼트키 다이오드는 실리콘을 전력반도체로 제작하였기 때문에 200V가 넘는 항복전압을 갖는 쇼트키 다이오드를 제작하는 것이 용이하지 못하였다. 이를 위해 최근에는 실리콘에 비해 밴드갭이 3배, 임계전계강도가 10배 정도 큰 4H-실리콘카바이드(4H-SiC) 재료기술의 발전으로 인해, 이를 적용한 4H-SiC 쇼트키 다이오드가 상용화되어 전력시스템에 사용되고 있다.A Schottky diode is a semiconductor device formed by using a junction between a metal and a semiconductor. When a voltage is supplied to a metal (+) and a semiconductor (-), electrons are injected from the semiconductor. Since the Schottky diode uses only electrons with a large number of carriers, the reverse maximum current is smaller and the reverse recovery time is shorter than the PN structure diode that uses both electron-holes as carriers. Have. Despite these advantages, it was not easy to manufacture a Schottky diode having a breakdown voltage of more than 200V because the Schottky diode was made of silicon as a power semiconductor in the existing power system. To this end, due to the development of 4H-silicon carbide (4H-SiC) material technology, which has a bandgap 3 times and a critical electric field strength 10 times larger than that of silicon, 4H-SiC Schottky diodes to which it is applied have been commercialized and power system. is being used in

도 1은 전력전자 응용분야에서 사용되는 종래의 다이오드를 전기적인 등가모델로 도식한 도면이다. 다이오드는 이상적인 다이오드(D)와 다이오드 내외부에 존재하는 직렬저항성분(Rs)으로 표현할 수 있다. 전력전자가 아닌 소신호모델에서는 직렬저항성분을 무시할 수 있지만, 대전류를 다루는 전력전자 응용에서 직렬저항성분은 순방향손실에 직접적인 영향을 미친다. 특히 이상적인 다이오드 전류는 음극(Anode)과 양극(Cathode)에 인가되는 전압강하에 지수함수(Exponential funtion)적으로 영향을 받기 때문에, 작은 직렬저항성분의 변화에도 전류크기 역시 지수함수적으로 영향을 받는다.1 is a schematic diagram of a conventional diode used in the field of power electronics as an electrical equivalent model. A diode can be expressed by an ideal diode (D) and a series resistance component (R s ) present inside and outside the diode. In small-signal models other than power electronics, the series resistance component can be neglected, but in power electronics applications dealing with large currents, the series resistance component directly affects the forward loss. In particular, since the ideal diode current is exponentially affected by the voltage drop applied to the anode and the anode, the current magnitude is also exponentially affected by a small change in the series resistance component. .

도 2는 직렬저항성분의 크기변화에 대한 전류전압특성을 나타낸 그래프로, 직렬저항성분이 0Ω인 이상적인 다이오드의 전류전압특성과, 직렬저항성분이 0.01Ω 및 0.05Ω일 때의 전류전압특성을 나타낸 것이다. 다이오드의 정격이 10A라고 한다면 직렬저항성분이 각각 0Ω, 0.01Ω 및 0.05Ω일 때 다이오드의 순방향 전압강하는 각각 1V, 1,1V 및 1.5V가 된다. 이를 다이오드 순방향 손실로 환산해보면 이상적인 다이오드에 비해 직렬저항성분이 0.05Ω을 갖는 다이오드는 전압이 50% 증가한 것을 뜻한다. 따라서 다이오드의 손실을 줄이기 위해서는 직렬저항을 감소시켜야 한다.2 is a graph showing the current-voltage characteristic with respect to the change in the magnitude of the series resistance component, and shows the current-voltage characteristic of an ideal diode having a series resistance component of 0Ω, and the current-voltage characteristic when the series resistance component is 0.01Ω and 0.05Ω. If the rating of the diode is 10A, when the series resistance component is 0Ω, 0.01Ω and 0.05Ω, respectively, the forward voltage drop of the diode becomes 1V, 1,1V, and 1.5V, respectively. If this is converted into diode forward loss, it means that the voltage of a diode with a series resistance component of 0.05Ω is increased by 50% compared to an ideal diode. Therefore, in order to reduce the loss of the diode, the series resistance must be reduced.

도 3은 종래의 일반적인 4H-SiC 쇼트키 다이오드(10) 구조 및 쇼트키 다이오드(10) 내부에 존재하는 기생직렬성분 저항을 나타낸 것이다. 쇼트키 다이오드(10)의 구조로는 n형 기판(11)과, n형 기판(11)의 상부에 항복전압을 견디기 위한 n형 에피층(12)이 형성된다. n형 에피층(12)의 상부에는 쇼트키 접합형성을 위한 쇼트키금속층(13) 및 와이어본딩을 위한 패드금속층(14)이 차례로 적층된다. 여기에 p형 접합이 구성되는데 p형 접합은 금속전극의 가장자리에서 발생하는 전계집중을 막기 위해 n형 에피층(12)에 종단구조(15)가 구성되며, 패키지를 위해 프레임과 접촉저항을 낮추도록 n형 기판(11)의 하부에 오믹접합층(16)이 적층된다. 이 이외에 쇼트키 다이오드의 가장 큰 단점인 누설전류를 줄이기 위해 쇼트키금속층(13)의 하부에 p형 접합을 삽입한 접합장벽 구조도 포함될 수 있다. 이와 같은 쇼트키 다이오드에 형성되는 직렬저항성분은 쇼트키금속층(13), 패드금속층(14) 및 이들의 계면에 의한 저항성분(21, 22), 항복전압을 지탱하기 위한 n형 에피층(12)에 의한 저항성분(23), n형 기판(11)의 저항성분(24), n형 기판(11)의 뒷면에 형성된 오믹층(16)에 의한 저항성분(25)과 같이 복수의 영역에 형성되어 있다. 이들 저항성분 중 쇼트키금속층(13), 패드금속층(14) 및 이들의 계면에 의한 저항성분(21, 22)을 제외한 나머지 저항성분(23, 24, 25)들은 n형 기판(11)과 n형 에피층(12)의 선택 및 오믹층(16) 제작공정에 의해 결정된다.FIG. 3 shows the structure of a conventional 4H-SiC Schottky diode 10 and the resistance of the parasitic series component present inside the Schottky diode 10. As shown in FIG. In the structure of the Schottky diode 10 , an n-type substrate 11 and an n-type epitaxial layer 12 for withstanding a breakdown voltage are formed on the n-type substrate 11 . A Schottky metal layer 13 for forming a Schottky junction and a pad metal layer 14 for wire bonding are sequentially stacked on the n-type epitaxial layer 12 . Here, a p-type junction is constituted. In the p-type junction, a termination structure 15 is formed on the n-type epitaxial layer 12 to prevent electric field concentration occurring at the edge of the metal electrode, and the frame and contact resistance are lowered for the package. An ohmic bonding layer 16 is stacked under the n-type substrate 11 so as to In addition to this, a junction barrier structure in which a p-type junction is inserted under the Schottky metal layer 13 may be included in order to reduce leakage current, which is the biggest drawback of the Schottky diode. The series resistance component formed in such a Schottky diode includes the Schottky metal layer 13, the pad metal layer 14 and the resistive components 21 and 22 by their interfaces, and the n-type epitaxial layer 12 for supporting the breakdown voltage. ), the resistive component 24 of the n-type substrate 11, is formed Among these resistive components, the remaining resistive components 23, 24, 25 except for the Schottky metal layer 13, the pad metal layer 14, and the resistive components 21 and 22 formed by their interfaces are the n-type substrate 11 and the n-type substrate 11 and the n-type substrate. It is determined by the selection of the type epitaxial layer 12 and the manufacturing process of the ohmic layer 16 .

종래의 쇼트키 다이오드(10)는 상부금속층이 주로 쇼트키금속층(13)과 패드금속층(14)으로 구성되어 있다. 이러한 쇼트키 다이오드(10)를 제작하는 공정으로는, 쇼트키금속층(13)을 에피층(12)의 상부에 적층한 다음 쇼트키 접합특성을 향상시키기 위한 열처리를 하고, 이후에 패드금속층(14)을 적층하게 된다. 이는 패드금속층(14)으로 주로 사용되는 알루미늄(Al)의 용융점이 낮아 패드금속층(14)을 적층한 후 열처리를 할 경우, 용융된 알루미늄이 쇼트키금속층(13)을 침투하여 에피층(12)과 직접 접합을 형성하는 것을 방지하기 위함이다. In the conventional Schottky diode 10 , the upper metal layer is mainly composed of a Schottky metal layer 13 and a pad metal layer 14 . In the process of manufacturing such a Schottky diode 10, a Schottky metal layer 13 is laminated on top of the epitaxial layer 12, and then heat treatment is performed to improve the Schottky bonding characteristics, and then the pad metal layer 14 ) are stacked. This is because the melting point of aluminum (Al), which is mainly used as the pad metal layer 14, is low, and when heat treatment is performed after laminating the pad metal layer 14, the molten aluminum penetrates the Schottky metal layer 13 and the epi layer 12. This is to prevent the formation of a direct junction with

하지만 이와 같이 쇼트키금속층(13)을 열처리한 후 패드금속층(14)을 적층하게 되면 패드금속층(14)을 적층하는 과정에서 쇼트키금속층(13)이 산화될 수 있으며, 이물질의 개입으로 인해 금속층(13, 14) 계면의 저항이 증가할 수 있다. 또한 패드금속층(14)의 품질에 따라서 저항이 달라질 수 있는데, 특히 패드금속층(14)의 결정 경계(Grain boundary)가 작은 증착조건인 경우 저항이 커질 수 있으며, 이와 같은 금속층 및 계면저항에 의해 최종적으로 직렬저항성분이 커질 수 있는 문제점이 있다.However, if the pad metal layer 14 is laminated after the Schottky metal layer 13 is heat treated in this way, the Schottky metal layer 13 may be oxidized in the process of laminating the pad metal layer 14, and the metal layer due to the intervention of foreign substances. (13, 14) The resistance of the interface may increase. In addition, the resistance may vary depending on the quality of the pad metal layer 14. In particular, in the case of a deposition condition in which the grain boundary of the pad metal layer 14 is small, the resistance may increase, and the final result due to the metal layer and the interface resistance. Therefore, there is a problem that the series resistance component may increase.

US 0237608US 0237608 US 0327017US 0327017

따라서 본 발명의 목적은 패드금속층과 쇼트키금속층 사이에 확산장벽금속층을 형성하여 열처리시 쇼트키금속층이 패드금속층 내로 침투하는 것을 방지하는 순방향 특성이 향상된 4H-실리콘 카바이드 쇼트키 다이오드 및 그 제조방법을 제공하는 것이다. Therefore, it is an object of the present invention to form a diffusion barrier metal layer between the pad metal layer and the Schottky metal layer to provide a 4H-silicon carbide Schottky diode with improved forward properties for preventing the Schottky metal layer from penetrating into the pad metal layer during heat treatment and a method for manufacturing the same will provide

또한 고온 열처리를 통해 계면저항을 감소시키며 쇼트키 접합특성을 향상시킨 순방향 특성이 향상된 4H-실리콘 카바이드 쇼트키 다이오드 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide a 4H-silicon carbide Schottky diode with improved forward characteristics, which reduces the interface resistance through high-temperature heat treatment and improves the Schottky junction characteristics, and a method for manufacturing the same.

상기한 목적은, 에피층의 상부에 쇼트키금속층-확산장벽금속층-패드금속층이 적층된 금속층을 형성하는 단계와; 상기 금속층을 에칭하는 단계와; 에칭된 상기 금속층을 열처리하는 단계를 포함하는 것을 특징으로 하는 순방향 특성이 향상된 실리콘 카바이드 쇼트키 다이오드 제조방법에 의해 달성된다.The above object comprises the steps of: forming a metal layer in which a Schottky metal layer-diffusion barrier metal layer-pad metal layer is laminated on the epitaxial layer; etching the metal layer; It is achieved by a method of manufacturing a silicon carbide Schottky diode with improved forward characteristics, characterized in that it comprises the step of heat-treating the etched metal layer.

여기서, 상기 확산장벽금속층은 녹는점이 1000℃ 이상인 금속소재 또는 전도성 세라믹소재로 형성되며, 상기 금속소재는 텅스텐(W), 니크롬(NiCr), 탄탈럼(Ta), 하프늄(Hf), 바나듐(V) 및 이의 혼합으로 이루어진 군으로부터 선택되는 것이 바람직하며, 상기 전도성 세라믹소재는 질화탄탈(TaN), 질화티탄(TiN), 티타늄텅스텐(TiW) 및 이의 혼합으로 이루어진 군으로부터 선택된 것이 바람직하다.Here, the diffusion barrier metal layer is formed of a metal material or a conductive ceramic material having a melting point of 1000° C. or higher, and the metal material is tungsten (W), nichrome (NiCr), tantalum (Ta), hafnium (Hf), and vanadium (V). ) and mixtures thereof, and the conductive ceramic material is preferably selected from the group consisting of tantalum nitride (TaN), titanium nitride (TiN), titanium tungsten (TiW), and mixtures thereof.

또한, 상기 열처리하는 단계는 400 내지 600℃에서 이루어지는 것이 바람직하다.In addition, the heat treatment step is preferably made at 400 to 600 ℃.

상기한 목적은 또한, 쇼트키금속층-패드금속층이 포함된 실리콘 카바이드 쇼트키 다이오드에 있어서, 상기 쇼트키금속층 및 상기 패드금속층 사이에 확산장벽금속층이 형성된 것을 특징으로 하는 순방향 특성이 향상된 실리콘 카바이드 쇼트키 다이오드에 의해서도 달성된다.The above object is also a Schottky metal layer-a silicon carbide Schottky diode including a pad metal layer, wherein a diffusion barrier metal layer is formed between the Schottky metal layer and the pad metal layer. Silicon carbide Schottky with improved forward characteristics This is also achieved by diodes.

상술한 본 발명의 구성에 따르면 패드금속층과 쇼트키금속층 사이에 확산장벽금속층을 형성하여 열처리시 쇼트키금속층이 패드금속층 내로 침투하는 것을 방지하는 효과를 얻을 수 있다.According to the above-described configuration of the present invention, the diffusion barrier metal layer is formed between the pad metal layer and the Schottky metal layer to prevent the Schottky metal layer from penetrating into the pad metal layer during heat treatment.

또한 고온 열처리를 통해 계면저항을 감소시키며 쇼트키 접합특성을 향상시킬 수 있다.In addition, it is possible to reduce the interfacial resistance and improve the Schottky bonding properties through high-temperature heat treatment.

도 1은 이상적인 다이오드와 직렬저항성분으로 구성된 전력용 다이오드의 전기적인 등가모델이고,
도 2는 직렬저항성분의 크기 변화에 따른 다이오드의 순방향 전류전압특성을 나타낸 그래프이고,
도 3은 기생성분들의 등가모델이 표시된 종래의 다이오드 단면도이고,
도 4는 본 발명에 따른 쇼트키 다이오드 제조방법의 순서도이고,
도 5는 본 발명에 따른 쇼트키 다이오드의 단면도이고,
도 6은 도 5의 제조단계를 나타낸 순서도이고,
도 7은 열처리 온도에 따른 쇼트키 다이오드의 저항을 나타낸 그래프이다.
1 is an electrical equivalent model of a power diode composed of an ideal diode and a series resistance component,
2 is a graph showing the forward current and voltage characteristics of the diode according to the change in the magnitude of the series resistance component;
3 is a cross-sectional view of a conventional diode in which an equivalent model of parasitic components is displayed;
4 is a flowchart of a method for manufacturing a Schottky diode according to the present invention;
5 is a cross-sectional view of a Schottky diode according to the present invention;
6 is a flowchart showing the manufacturing steps of FIG. 5,
7 is a graph showing the resistance of the Schottky diode according to the heat treatment temperature.

이하 도면을 참조하여 본 발명의 실시예에 따른 순방향 특성이 향상된 4H-실리콘 카바이드(4H-SiC) 쇼트키 다이오드 제조방법을 상세히 설명한다. 경우에 따라서 4H-SiC 이외에도 6H-SiC 및 3C-SiC를 시용하여 쇼트키 다이오드를 제조할 수도 있다.Hereinafter, a method for manufacturing a 4H-silicon carbide (4H-SiC) Schottky diode with improved forward characteristics according to an embodiment of the present invention will be described in detail with reference to the drawings. In some cases, a Schottky diode may be manufactured by using 6H-SiC and 3C-SiC in addition to 4H-SiC.

도 4 내지 도 6에 도시된 바와 같이 먼저, 에피층(110)에 p형 반도체(120)를 형성한다(S1).4 to 6 , first, a p-type semiconductor 120 is formed on the epitaxial layer 110 ( S1 ).

4H-SiC 쇼트키 다이오드(100)는 n형 기판(130)과, n형 기판(130)의 상부에 에피층(110)이 형성된 것을 포함한다. 에피층(110)에 종단구조를 구현하기 위해 도 6a에 도시된 바와 같이 에피층(110)의 상부에 원하는 종단구조 패턴을 갖는 이온주입 마스크(200)를 배치한다. 그 후 이온주입법(Ion implantation)을 이용하여 이온 불순물을 에피층(110)에 주입하여 종단구조의 p형 반도체(120)를 형성한다. 대부분의 4H-SiC 쇼트키 다이오드(100)는 n형 에피층(110)에 소자를 제조하기 때문에 종단구조는 에피층(110)과는 반대의 극성을 가지는 p형 반도체(120)로 구성하는 것이 바람직하다.The 4H-SiC Schottky diode 100 includes an n-type substrate 130 and an epitaxial layer 110 formed on the n-type substrate 130 . In order to implement a termination structure in the epitaxial layer 110 , an ion implantation mask 200 having a desired termination structure pattern is disposed on the epitaxial layer 110 as shown in FIG. 6A . Thereafter, ion impurities are implanted into the epitaxial layer 110 using ion implantation to form the p-type semiconductor 120 having a terminal structure. Since most 4H-SiC Schottky diodes 100 are manufactured in the n-type epitaxial layer 110 , the termination structure is composed of the p-type semiconductor 120 having the opposite polarity to the epitaxial layer 110 . desirable.

여기서 에피층(110)의 두께 및 농도와, p형 반도체(120)의 깊이, 농도, 링 사이의 간격 등은 소자의 항복전압에 절대적인 영향을 미치기 때문에 이에 맞도록 적절히 설계하여야 한다. 다만 p형 반도체(120)는 쇼트키 다이오드(100)의 항복특성에 크게 영향을 미치기 때문에 특정농도 이상을 주입하여야 하며, 바람직하게는 5×1018cm-3 이상으로 도핑하는 것이 좋다. 필요에 따라서 도 6b에 도시된 바와 같이 에픽층(110)과 함께 적층된 고농도 n형 기판(130)의 하부에 오믹접합(Ohmic junction)층(140)을 형성할 수도 있다.
Here, the thickness and concentration of the epitaxial layer 110 and the depth, concentration, and spacing between the rings of the p-type semiconductor 120 have an absolute influence on the breakdown voltage of the device, and therefore, it should be appropriately designed to suit them. However, since the p-type semiconductor 120 greatly affects the breakdown characteristic of the Schottky diode 100, it is necessary to inject more than a specific concentration, and it is preferable to doping with 5×10 18 cm -3 or more. If necessary, an ohmic junction layer 140 may be formed under the high-concentration n-type substrate 130 stacked together with the EPIC layer 110 as shown in FIG. 6B .

에피층(110)의 상부에 쇼트키금속층(150)-확산장벽금속층(160)-패드금속층(170)을 형성한다(S2).A Schottky metal layer 150-diffusion barrier metal layer 160-pad metal layer 170 is formed on the epitaxial layer 110 (S2).

도 6c에 도시된 바와 같이 p형 반도체(120)가 형성된 에피층(110)의 상부에 쇼트키금속층(150)을 증착하여 쇼트키접합을 형성하고, 쇼트키금속층(150)의 상부에 확산장벽금속층(160) 및 패드금속층(170)을 형성한다. 확산장벽금속층(160)은 쇼트키금속층(150)의 상부에 적층되어 쇼트키 접합특성을 향상시키고, 후에 적층되는 패드금속층(170)과 쇼트키금속층(150) 간의 저항을 감소시키기 위해 열처리를 수행할 때 패드금속층(170)의 확산을 방지할 수 있다. 이와 같은 확산장벽금속층(160)이 형성되지 않은 상태로 쇼트키금속층(150)과 패드금속층(170)을 적층한 후 열처리를 수행하게 되면 패드금속층(170)이 쇼트키금속층(150) 내부로 확산되는 문제가 발생하게 된다. As shown in FIG. 6c , a Schottky metal layer 150 is deposited on the epitaxial layer 110 on which the p-type semiconductor 120 is formed to form a Schottky junction, and a diffusion barrier is formed on the Schottky metal layer 150 . A metal layer 160 and a pad metal layer 170 are formed. The diffusion barrier metal layer 160 is laminated on top of the Schottky metal layer 150 to improve the Schottky bonding characteristics, and heat treatment is performed to reduce the resistance between the pad metal layer 170 and the Schottky metal layer 150 that are subsequently laminated. In this case, it is possible to prevent diffusion of the pad metal layer 170 . When the schottky metal layer 150 and the pad metal layer 170 are laminated in a state in which the diffusion barrier metal layer 160 is not formed and then heat treatment is performed, the pad metal layer 170 is diffused into the schottky metal layer 150. problems will arise.

패드금속층(170)은 일반적으로 알루미늄(Al)을 주로 사용하는 데 이는 녹는 점이 낮아 낮은 온도에서도 우수한 오믹특성을 보이기 때문이다. 특히 종단구조로 이루어진 p형 반도체(120)가 알루미늄 주입을 통해 형성된 경우 격자결함이 존재하여 낮은 온도에서도 오믹특성을 나타내기 때문에 오믹접합 형성에 유리하다. 하지만 알루미늄은 녹는 점이 낮기 때문에 쇼트키금속층(150)의 상부에 바로 적층한 후 열처리를 하게 되면 쇼트키금속층(150) 내부로 패드금속층(170)이 확산된다. 이러한 문제점을 해결하기 위해 종래에는 쇼트키금속층(150)을 먼저 열처리한 후 패드금속층(170)을 적층하는 방법도 사용되고 있으나 이는 쇼트키금속층(150)과 패드금속층(170) 사이에 이물질이 들어갈 확률이 높기 때문에 계면 저항이 증가할 우려가 있다. 따라서 이를 방지하기 위해 쇼트키금속층(150)과 패드금속층(170) 사이에 확산장벽금속층(160)을 적층하게 된다.In general, the pad metal layer 170 mainly uses aluminum (Al) because it has a low melting point and exhibits excellent ohmic properties even at a low temperature. In particular, when the p-type semiconductor 120 having a terminal structure is formed through aluminum implantation, lattice defects exist and exhibit ohmic characteristics even at a low temperature, which is advantageous for forming an ohmic junction. However, since aluminum has a low melting point, the pad metal layer 170 is diffused into the Schottky metal layer 150 when heat treatment is performed after being directly laminated on the Schottky metal layer 150 . In order to solve this problem, conventionally, a method of laminating the pad metal layer 170 after heat-treating the Schottky metal layer 150 is also used. Since this is high, there exists a possibility that the interface resistance may increase. Therefore, in order to prevent this, the diffusion barrier metal layer 160 is laminated between the Schottky metal layer 150 and the pad metal layer 170 .

여기서 쇼트키금속층(150)은 티타늄(Ti), 백금(Pt), 니켈(Ni), 몰리브덴(Mo) 및 이의 혼합으로 이루어진 군으로부터 선택된 것을 사용하며, 이 이외의 다른 금속이나 합금도 사용 가능하다. 또한 확산장벽금속층(160)은 녹는점이 높은 금속인 텅스텐(W), 니크롬(NiCr), 탄탈럼(Ta), 하프늄(Hf), 바나듐(V) 및 이의 혼합으로 이루어진 군으로부터 선택된 것을 사용하거나, 전도성 세라믹인 질화탄탈(TaN), 질화티탄(TiN), 티타늄텅스텐(TiW) 및 이의 혼합으로 이루어진 군으로부터 선택된 것을 사용하는 것이 바람직하다. 즉 확산장벽금속층(160)은 녹는점이 1000℃ 이상인 것이 바람직한데 이는 고온에서 열처리가 이루어질 때 확산장벽금속층(160)이 오히려 녹아 쇼트키금속층(150) 내로 침투하는 것을 방지하기 위함이다.
Here, the Schottky metal layer 150 uses a material selected from the group consisting of titanium (Ti), platinum (Pt), nickel (Ni), molybdenum (Mo), and mixtures thereof, and other metals or alloys other than this are also available. . In addition, the diffusion barrier metal layer 160 is a metal having a high melting point using a material selected from the group consisting of tungsten (W), nichrome (NiCr), tantalum (Ta), hafnium (Hf), vanadium (V), and mixtures thereof; It is preferable to use a conductive ceramic selected from the group consisting of tantalum nitride (TaN), titanium nitride (TiN), titanium tungsten (TiW), and mixtures thereof. That is, the melting point of the diffusion barrier metal layer 160 is preferably 1000° C. or higher. This is to prevent the diffusion barrier metal layer 160 from melting and penetrating into the Schottky metal layer 150 when heat treatment is performed at a high temperature.

포토레지스트(300)를 이용하여 금속층(150, 160, 170)을 에칭한다(S3).The metal layers 150 , 160 , and 170 are etched using the photoresist 300 ( S3 ).

쇼트키금속층(150)-확산장벽금속층(160)-패드금속층(170)의 상부에 에칭을 원하지 않는 영역에 도 6c와 같이 포지티브 포토레지스트(Positive photoresist, 300)를 적층한다. 그 후 빛을 가하여 포지티브 포토레지스트(300)가 적층된 영역을 제외한 금속층(150, 160, 170)의 영역을 에칭(Ething)한다. 여기서 에칭은 건식에칭이나 습식에칭 모두 가능하지만 습식에칭이 더 바람직하다.
A positive photoresist 300 is laminated on the Schottky metal layer 150 - the diffusion barrier metal layer 160 - the pad metal layer 170 in an area not to be etched as shown in FIG. 6C. Thereafter, light is applied to etch regions of the metal layers 150 , 160 , and 170 except for regions where the positive photoresist 300 is stacked. Here, both dry etching and wet etching are possible, but wet etching is more preferable.

금속층(150, 160, 170)에 열처리를 한다(S4).A heat treatment is performed on the metal layers 150 , 160 , and 170 ( S4 ).

도 6d에 도시된 바와 같이 쇼트키금속층(150)-확산장벽금속층(160)-패드금속층(170)에 열을 가하는 공정을 수행한다. 열처리 공정은 쇼트키 접합특성 및 금속층(150, 160, 170)들의 계면특성을 향상시키며, 금속층(150, 160, 170)의 결정 경계(Grain boundary)를 키워서 직렬저항을 낮추는 역할을 한다. 따라서 결정 경계를 증가시켜 저항을 낮추는 것이 바람직하다.As shown in FIG. 6D , a process of applying heat to the Schottky metal layer 150 - the diffusion barrier metal layer 160 - the pad metal layer 170 is performed. The heat treatment process improves the Schottky bonding characteristics and the interfacial characteristics of the metal layers 150 , 160 , and 170 , and increases the grain boundary of the metal layers 150 , 160 , 170 to lower the series resistance. Therefore, it is desirable to increase the crystal boundary to lower the resistance.

이때 열처리 온도는 패드금속층(170)이 쇼트키금속층(150)을 뚫고 에피층(110)과 접합을 형성하는 스파이크(Spike)가 생기지 않고 쇼트키 접합특성이 저하되지 않는 400 내지 600℃가 적당하다. 확상장벽금속층(160)이 존재하지 않는 경우에는 일반적으로 사용되는 패드금속층(170)인 알루미늄의 낮은 용융점으로 인해 400℃ 이상으로 열처리하는 것이 좋지 않다. 하지만 본 발명에서는 확상장벽금속층(160)이 존재하기 때문에 400℃ 이상으로 열처리하는 것이 가능하며, 확산장벽금속층(160)의 종류에 따라 또는 두께를 증가시킬 경우 600℃ 이상도 가능할 것으로 예상된다. 하지만 열처리 온도가 지나치게 높아질 경우 상기에서 언급한 것처럼 쇼트키 접합특성이 열화될 가능성이 있으므로 400 내지 600℃가 가장 바람직하다. 더욱 바람직한 온도는 쇼트키 접합특성이 열화될 가능성이 적으며, 스파이크가 발생하지 않고 직렬저항성분을 낮출 수 있는 450 내지 550℃이다. 이러한 열처리는 아르곤(Ar), 질소(N2), 또는 수소(H2) 분위기에서 수행할 수 있으며, 이 이외에도 다른 분위기 하에서 이루어져도 무방하다.
At this time, the heat treatment temperature is suitable for the pad metal layer 170 to penetrate the Schottky metal layer 150 and to 400 to 600° C. in which a spike that forms a junction with the epitaxial layer 110 does not occur and the Schottky bonding characteristic does not deteriorate. . When the expansion barrier metal layer 160 is not present, it is not recommended to heat treatment at 400° C. or higher due to the low melting point of aluminum, which is the generally used pad metal layer 170 . However, in the present invention, since the expansion barrier metal layer 160 is present, it is possible to heat treatment at 400° C. or higher, and depending on the type of the diffusion barrier metal layer 160 or if the thickness is increased, it is expected that 600° C. or higher is possible. However, when the heat treatment temperature is too high, as mentioned above, there is a possibility that the Schottky bonding characteristics may be deteriorated, so 400 to 600° C. is most preferable. A more preferable temperature is 450 to 550° C., which is less likely to deteriorate the Schottky junction characteristics, and can lower the series resistance component without causing spikes. Such heat treatment may be performed in an argon (Ar), nitrogen (N 2 ), or hydrogen (H 2 ) atmosphere, and may be performed under other atmospheres in addition to this.

쇼트키 다이오드(100) 최상부에 패시베이션층(180)을 형성한다(S5).A passivation layer 180 is formed on the top of the Schottky diode 100 (S5).

도 6e와 같이 쇼트키 다이오드(100)의 특성을 보호하기 위해 쇼트키 다이오드(100)의 최상부에 패시베이션층(180)을 형성하여 패시베이션(Passivation)을 수행한다. 이와 같은 단계는 패시베이션층(180)이 S4 단계의 열처리 온도에 의해 열화가 되지 않는다면 S4 단계 이전에 형성될 수도 있다. 만약 패시베이션층(180)이 폴리머 계열인 폴리이미드(Polyimide), 벤조사이클로부텐(Benzocyclobutene, BCB), 실리콘 고무(Si rubber) 등과 같은 경우에는 300℃ 이상의 열을 가하면 특성이 열화될 수 있으므로 S5 단계에서 패시베이션층(180)을 형성하고, 실리콘산화막(Silicon dioxide film) 또는 실리콘질화막(Silicon nitride film)인 경우에는 S4 단계 이전에 형성된 후 열처리가 되어도 무방하다. 패시베이션층(180)으로 실리콘산화막 또는 실리콘질화막을 사용하는 경우 패시베이션 이후 열처리를 할 수 있으므로 열안전성을 확보할 수 있고 결함치유 등이 동시에 이루어질 수 있으므로 좀 더 바람직하다.
As shown in FIG. 6E , passivation is performed by forming the passivation layer 180 on the top of the Schottky diode 100 in order to protect the characteristics of the Schottky diode 100 . Such a step may be formed before step S4 if the passivation layer 180 is not deteriorated by the heat treatment temperature of step S4. If the passivation layer 180 is a polymer-based polyimide (Polyimide), benzocyclobutene (BCB), silicon rubber (Si rubber), etc., when heat of 300 ° C or higher is applied, the properties may deteriorate, so in step S5 The passivation layer 180 is formed, and in the case of a silicon dioxide film or a silicon nitride film, heat treatment may be performed after being formed before step S4. When a silicon oxide film or a silicon nitride film is used as the passivation layer 180, heat treatment can be performed after the passivation, so that thermal stability can be secured and defect healing can be performed at the same time, which is more preferable.

도 7은 S1 내지 S5 단계를 통해 제조되는 쇼트키 다이오드(100)의 열처리 온도에 대한 직렬저항 특성을 보여주고 있는데, 전체적인 통계를 나타내는 박스 프로파일(Box profile)과 박스 프로파일을 통해 얻은 평균값 및 중앙값을 그래프를 통해 확인할 수 있다. as-dep는 열처리를 하지 않는 것을 나타낸 것으로 열처리를 하지 않을 때와 비교하여 열처리 온도가 증가할수록 산포도가 줄어들고 직렬저항의 평균값 및 중앙값이 감소하는 것을 확인할 수 있다. 특히 열처리를 하지 않은 온도에 비해 550℃에서 열처리한 경우가 직렬저항이 50% 감소하는 것을 확인할 수 있다.
7 shows the series resistance characteristics with respect to the heat treatment temperature of the Schottky diode 100 manufactured through steps S1 to S5. This can be confirmed through the graph. As-dep indicates no heat treatment, and it can be seen that as the heat treatment temperature increases, the dispersion decreases and the average and median values of series resistance decrease compared to when no heat treatment is performed. In particular, it can be seen that the series resistance is reduced by 50% in the case of heat treatment at 550 °C compared to the temperature without heat treatment.

종래의 쇼트키 다이오드는 쇼트키 접합특성을 향상시키기 위해 쇼트키금속층을 열처리 하는데, 쇼트키금속층을 열처리한 후 패드금속층을 형성시킬 경우 금속층 경계면에 이물질이 삽입되거나 쇼트키금속층이 산화될 우려가 있었다. 또한 쇼트키금속층과 패드금속층을 적층한 후 열처리를 하게되면 패드금속층이 쇼트키금속층 내로 함침되는 문제가 있었다. 따라서 열처리를 하더라도 고온에서 할 수 없었다. 이를 위해 본 발명은 쇼트키금속층(150)과 패드금속층(170) 사이에 확산장벽금속층(160)을 형성시켰으며, 쇼트키금속층(150)-확산장벽금속층(160)-패드금속층(170)을 순차적으로 적층하고 고온에서 열처리를 하여도 패드금속층(170)이 쇼트키금속층(150) 내로 함침되지 않았다. 뿐만 아니라 고온에서 열처리를 함으로 인해 저항이 감소하여 쇼트키 다이오드(100)의 성능이 향상되는 것을 확인할 수 있었다.Conventional Schottky diodes heat-treat the Schottky metal layer to improve the Schottky junction characteristics. When the pad metal layer is formed after the Schottky metal layer is heat-treated, there is a risk that foreign substances may be inserted into the metal layer interface or the Schottky metal layer may be oxidized. . In addition, when heat treatment is performed after laminating the Schottky metal layer and the pad metal layer, there is a problem in that the pad metal layer is impregnated into the Schottky metal layer. Therefore, even after heat treatment, it could not be done at high temperature. To this end, in the present invention, a diffusion barrier metal layer 160 is formed between the Schottky metal layer 150 and the pad metal layer 170, and the Schottky metal layer 150-diffusion barrier metal layer 160-pad metal layer 170 is formed. Even after sequential lamination and heat treatment at high temperature, the pad metal layer 170 was not impregnated into the Schottky metal layer 150 . In addition, it was confirmed that the performance of the Schottky diode 100 was improved by reducing the resistance due to the heat treatment at a high temperature.

10, 100: 쇼트키 다이오드
11, 130: n형 기판
12, 110: 에피층
13, 150: 쇼트키금속층
14, 170: 패드금속층
15: 종단구조
16, 140: 오믹접합층
21, 22, 23, 24, 25: 저항성분
120: p형 반도체
160: 확산장벽금속층
180: 패시베이션층
200: 이온주입 마스크
300: 포토레지스트
10, 100: Schottky diode
11, 130: n-type substrate
12, 110: epi layer
13, 150: Schottky metal layer
14, 170: pad metal layer
15: longitudinal structure
16, 140: ohmic bonding layer
21, 22, 23, 24, 25: resistant component
120: p-type semiconductor
160: diffusion barrier metal layer
180: passivation layer
200: ion implantation mask
300: photoresist

Claims (8)

순방향 특성이 향상된 실리콘 카바이드 쇼트키 다이오드 제조방법에 있어서,
에피층의 상부에 쇼트키금속층을 증착하는 단계;
상기 쇼트키금속층의 상부에 확산장벽금속층을 증착하는 단계;
상기 확산장벽금속층의 상부에 패드금속층을 증착하는 단계;
상기 쇼트키금속층, 확산장벽금속층 및 패드금속층이 적층되어 형성된 금속층을 에칭하는 단계; 및
에칭된 상기 금속층을 열처리하는 단계;를 포함하여,
상기 열처리하는 단계에서, 상기 금속층의 결정 경계가 증가하는 것을 특징으로 하는 순방향 특성이 향상된 실리콘 카바이드 쇼트키 다이오드 제조방법.
In the method for manufacturing a silicon carbide Schottky diode with improved forward characteristics,
depositing a Schottky metal layer on top of the epitaxial layer;
depositing a diffusion barrier metal layer on the Schottky metal layer;
depositing a pad metal layer on the diffusion barrier metal layer;
etching the metal layer formed by laminating the Schottky metal layer, the diffusion barrier metal layer, and the pad metal layer; and
Including; heat-treating the etched metal layer;
In the heat treatment step, the silicon carbide Schottky diode manufacturing method with improved forward characteristics, characterized in that the crystal boundary of the metal layer increases.
제 1항에 있어서,
상기 확산장벽금속층은 녹는점이 1000℃ 이상인 금속소재 또는 전도성 세라믹소재로 형성되는 것을 특징으로 하는 순방향 특성이 향상된 실리콘 카바이드 쇼트키 다이오드 제조방법.
The method of claim 1,
The diffusion barrier metal layer is a silicon carbide Schottky diode manufacturing method with improved forward characteristics, characterized in that the melting point is formed of a metal material or a conductive ceramic material of 1000 ℃ or more.
제 2항에 있어서,
상기 금속소재는 텅스텐(W), 니크롬(NiCr), 탄탈럼(Ta), 하프늄(Hf), 바나듐(V) 및 이의 혼합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 순방향 특성이 향상된 실리콘 카바이드 쇼트키 다이오드 제조방법.
3. The method of claim 2,
The metal material is silicon carbide Schottky with improved forward properties, characterized in that it is selected from the group consisting of tungsten (W), nichrome (NiCr), tantalum (Ta), hafnium (Hf), vanadium (V), and mixtures thereof. Diode manufacturing method.
제 2항에 있어서,
상기 전도성 세라믹소재는 질화탄탈(TaN), 질화티탄(TiN), 티타늄텅스텐(TiW) 및 이의 혼합으로 이루어진 군으로부터 선택된 것을 특징으로 하는 순방향 특성이 향상된 실리콘 카바이드 쇼트키 다이오드 제조방법.
3. The method of claim 2,
The conductive ceramic material is a silicon carbide Schottky diode manufacturing method with improved forward characteristics, characterized in that selected from the group consisting of tantalum nitride (TaN), titanium nitride (TiN), titanium tungsten (TiW), and mixtures thereof.
제 1항에 있어서,
상기 열처리하는 단계는 400 내지 600℃에서 이루어지는 것을 특징으로 하는 순방향 특성이 향상된 실리콘 카바이드 쇼트키 다이오드 제조방법.
The method of claim 1,
The heat treatment step is a silicon carbide Schottky diode manufacturing method with improved forward characteristics, characterized in that made at 400 to 600 ℃.
제 1항에 있어서,
상기 열처리하는 단계 이전 또는 이후에 패시베이션층을 형성하는 단계를 포함하는 것을 특징으로 하는 순방향 특성이 향상된 실리콘 카바이드 쇼트키 다이오드 제조방법.
The method of claim 1,
A method of manufacturing a silicon carbide Schottky diode having improved forward characteristics, characterized in that it comprises the step of forming a passivation layer before or after the heat treatment step.
제 1항 내지 제 6항 중 어느 한 항의 순방향 특성이 향상된 실리콘 카바이드 쇼트키 다이오드 제조방법에 따라 제조된,
순방향 특성이 향상된 실리콘 카바이드 쇼트키 다이오드.
A silicon carbide Schottky diode manufacturing method with improved forward characteristics according to any one of claims 1 to 6,
Silicon carbide Schottky diodes with improved forward characteristics.
삭제delete
KR1020150060840A 2015-04-29 2015-04-29 Silicon carbide shottky diode forward chracteristic is improved and manufacturing method thereof Active KR102329192B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150060840A KR102329192B1 (en) 2015-04-29 2015-04-29 Silicon carbide shottky diode forward chracteristic is improved and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150060840A KR102329192B1 (en) 2015-04-29 2015-04-29 Silicon carbide shottky diode forward chracteristic is improved and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20160128831A KR20160128831A (en) 2016-11-08
KR102329192B1 true KR102329192B1 (en) 2021-11-18

Family

ID=57528039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150060840A Active KR102329192B1 (en) 2015-04-29 2015-04-29 Silicon carbide shottky diode forward chracteristic is improved and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR102329192B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118016526A (en) * 2024-02-06 2024-05-10 山东大学 Method for reducing reverse leakage current of silicon carbide Schottky diode

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014085159A1 (en) * 2012-11-27 2014-06-05 Cree, Inc. Schottky diodes and method of manufacturing the same
US20140217540A1 (en) * 2013-02-04 2014-08-07 Teledyne Scientific & Imaging, Llc Fully depleted diode passivation active passivation architecture

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US327017A (en) 1885-09-29 purdy
US237608A (en) 1881-02-08 William sawyer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014085159A1 (en) * 2012-11-27 2014-06-05 Cree, Inc. Schottky diodes and method of manufacturing the same
US20140217540A1 (en) * 2013-02-04 2014-08-07 Teledyne Scientific & Imaging, Llc Fully depleted diode passivation active passivation architecture

Also Published As

Publication number Publication date
KR20160128831A (en) 2016-11-08

Similar Documents

Publication Publication Date Title
KR102343716B1 (en) Trench MOS Schottky Diode
US8952481B2 (en) Super surge diodes
JP4892787B2 (en) Schottky diode and manufacturing method thereof
JP6425659B2 (en) Schottky diode and method of manufacturing Schottky diode
US9184229B2 (en) Semiconductor device and method for manufacturing same
CN101533859B (en) Diode
JP5411422B2 (en) Bipolar semiconductor device, method for manufacturing the same, and method for controlling zener voltage
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP6168806B2 (en) Semiconductor device
JP2014236153A (en) Semiconductor device and manufacturing method of the same
JP2013254858A (en) Semiconductor device and method of manufacturing the same
JP2008277396A (en) Silicon carbide Zener diode
CN107078167B (en) Wide band gap semiconductor device and method of manufacturing wide band gap semiconductor device
US20140175450A1 (en) Vertical gan power device with breakdown voltage control
JP6758987B2 (en) Semiconductor device
KR102329192B1 (en) Silicon carbide shottky diode forward chracteristic is improved and manufacturing method thereof
JP6028676B2 (en) Silicon carbide semiconductor device
JP5872327B2 (en) Semiconductor rectifier
JP5775711B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
US20140183177A1 (en) Semiconductor device and method for driving the same
EP3454379A1 (en) Diamond semiconductor device
JP6335717B2 (en) Semiconductor device
US20180337175A1 (en) Silicon carbide semiconductor device
KR102329479B1 (en) SiC diode manufacturing method through the active heat treatment
KR101615304B1 (en) Fabrication Methods Of Schottky Barrier Diodes

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5