[go: up one dir, main page]

KR102303926B1 - 온도 센싱 회로와 그 센싱 방법 - Google Patents

온도 센싱 회로와 그 센싱 방법 Download PDF

Info

Publication number
KR102303926B1
KR102303926B1 KR1020200031441A KR20200031441A KR102303926B1 KR 102303926 B1 KR102303926 B1 KR 102303926B1 KR 1020200031441 A KR1020200031441 A KR 1020200031441A KR 20200031441 A KR20200031441 A KR 20200031441A KR 102303926 B1 KR102303926 B1 KR 102303926B1
Authority
KR
South Korea
Prior art keywords
signal
count
circuit
voltage
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200031441A
Other languages
English (en)
Inventor
타카히코 사토
Original Assignee
윈본드 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈본드 일렉트로닉스 코포레이션 filed Critical 윈본드 일렉트로닉스 코포레이션
Priority to KR1020200031441A priority Critical patent/KR102303926B1/ko
Application granted granted Critical
Publication of KR102303926B1 publication Critical patent/KR102303926B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626Temperature related aspects of refresh operations
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

[목적] 클록 주파수와 소비 전류를 증가시키지 않고, 온도에 따른 평균 리프레시 간격을 높은 분해능으로 제공하는 메모리 디바이스를 제공한다.
[해결수단] 메모리 디바이스에 적용하는 온도 센싱 회로로서, 발진기, 카운트 회로, 제어 회로, 센싱 회로 및 선택 회로를 포함한다. 발진기는 발진 신호를 제공한다. 카운트 회로가 발진 신호를 카운트하여 제1 카운트 신호를 발생하고, 제2 카운트 신호를 발생하고, 제어 회로가 제2 카운트 신호에 대해 논리 연산을 실행하여 인에이블 신호와 센싱 조정 신호를 발생한다. 센싱 회로가 센싱 조정 신호에 근거하여, 기준 전압을 분압해 기준 온도 전압을 발생하고, 인에이블 신호에 근거해, 기준 온도 전압과 모니터링 전압을 비교하여 결정 신호를 발생하고, 선택 회로가 결정 신호에 근거하여 발진 신호 또는 제1 카운트 신호를 동적으로 선택하고, 선택한 발진 신호와 제1 카운트 신호의 어느 하나에 근거해 리프레시 요구 신호의 펄스를 발생한다.

Description

온도 센싱 회로와 그 센싱 방법{TEMPERATURE SENSING CIRCUIT AND SENSING METHOD THEREOF}
본 발명은, 메모리 디바이스에 관한 것으로, 특히, 리프레시 요구 신호를 제공하기 위한 온도 센싱 회로 및 그 센싱 방법에 관한 것이다.
다이나믹 랜덤 액세스 메모리(Dynamic RAM, DRAM)는, 복수의 메모리 셀을 포함하고, 메모리 셀은, 데이터의 비트를 저장하는 것에 이용되고, 각 비트는, 메모리 셀의 콘덴서에 축적되는 전위(電位)의 레벨에 따라 결정된다. 콘덴서에 축적된 전하(電荷)는, 서서히 방전되어, 일정 시간 후에 전위 판정이 곤란해진다. 콘덴서의 전하가 방전을 개시하고 나서 데이터의 논리 전위( 「0」 또는 「1」)를 확실히 판정할 수 없게 될 때까지의 시간은, 리텐션 시간(retention time)이라고 부른다. 메모리 셀을 리프레시(refresh)하여 데이터를 보유(hold, 保持)하려면, 리텐션 시간 보다 짧은 일정 시간 마다 리프레시 요구 신호를 제공하는 필요가 있다. 리프레시 간격(refresh interval)이란 2개의 리프레시 요구 신호의 사이의 시간 간격을 가리킨다.
DRAM에서는, 메모리 셀은, 상이한 온도에 대하여 상이한 보유 시간(retention time)을 가지고, 그에 따라, 다른 리프레시 간격이 적용된다. 예를 들면, DRAM 메모리 셀이 55℃?J에서 20℃?J로 저하할 때, 그 보유 시간은, 약 4배로 증가되어, 4배의 리프레시 간격이 적용된다. 따라서, 종래 기술은, 복수의 온도 임계값을 이용하여, 동작 온도를 복수의 세그먼트(segments)로 분할하고, 각 세그먼트가 다른 리프레시 간격을 가지고 있다. 예를 들면, 55℃ 및 20℃의 2개의 온도 임계값을 사용해 3개의 온도 세그먼트, 즉, 55℃ 보다 크거나, 55℃ 이하이고 20℃ 보다 크거나, 그리고 20℃ 이하로 분할되고, 55℃ 이하이고 20℃ 보다 큰 온도 세그먼트의 시간 간격은, 55℃ 보다 큰 온도 세그먼트의 4배 보다 크게 조정되고, 또한 20℃?J 이하의 시간 간격은, 55℃ 보다 큰 온도 세그먼트의 16배 보다 크고, 상이한 온도에 근거해 다른 리프레시 간격의 리프레시 요구 신호를 제공한다.
단, 종래 기술에서는, 온도 임계값을 간신히 넘는 곳에서의 전류 소비가 과잉이 되어, 예를 들면, 55℃를 조금 넘는 온도, 및 20℃를 조금 넘는 온도에서의 리프레시 요구 신호의 갱신 레이트는, 각각 55℃와 20℃에 비교하여 4배 높기 때문에, 비교적 과잉의 리프레시 전류 소비를 초래한다. 다른 방법은, 보다 많은 온도 임계값을 사용해 동작 온도를 보다 많은 온도 세그먼트로 나누는 것이지만, 회로에서, 보다 많은 카운터, 온도 센싱 회로, 및 셀렉터를 추가할 필요가 있다. 카운터를 늘리면 코스트가 증가하고, 카운터 비트(counter bits)를 감소시키면 리프레시 간격의 분해능을 저하시킨다고 하는 과제가 있다.
본 발명은, 클록 주파수와 소비 전류를 증가시키지 않고, 온도에 따른 평균 리프레시 간격을 높은 분해능으로 제공하는 메모리 디바이스를 제공한다.
본 발명은, 메모리 디바이스에 적용하는 온도 센싱 회로를 제공한다. 메모리 디바이스는, 발진기(發振器), 카운트 회로, 제어 회로, 센싱 회로 및 선택 회로를 포함한다. 발진기는, 발진 신호를 제공하는 것에 이용된다. 카운트 회로는, 발진기에 결합되고, 발진 신호를 카운트하여 제1 카운트 신호를 발생하고, 제2 카운트 신호를 발생하는 것에 이용된다. 제어 회로는, 카운트 회로에 결합되고, 제2 카운트 신호에 대하여 논리 연산을 실행해 인에이블 신호 및 센싱 조정 신호를 발생하는 것에 이용된다. 센싱 회로는, 제어 회로에 결합되고, 센싱 조정 신호에 근거하여, 기준 전압을 분압해 기준 온도 전압을 발생하고, 인에이블 신호에 근거해, 기준 온도 전압과 모니터링 전압을 비교하여 결정 신호를 발생한다. 선택 회로는, 발진기, 카운트 회로 및 센싱 회로에 결합되고, 선택 회로는, 결정 신호에 근거하여 발진 신호와 제1 카운트 신호의 어느 하나를 동적으로 선택하고, 동적으로 선택한 발진 신호와 제1 카운트 신호의 어느 하나에 근거해 리프레시 요구 신호의 펄스를 발생한다.
본 발명은, 메모리 디바이스에 적용하는 센싱 방법을 제공한다. 메모리 디바이스는, 온도 센싱 회로를 가지고, 온도 센싱 회로는, 발진기, 카운트 회로, 제어 회로, 센싱 회로 및 선택 회로를 가진다. 센싱 방법은, 발진 신호를 제공하는 것과, 발진 신호를 카운트하여, 제1 카운트 신호를 발생하고, 제2 카운트 신호를 발생하는 것을 포함한다. 제2 카운트 신호에 대하여 논리 연산을 실행해, 인에이블 신호 및 센싱 조정 신호를 발생한다. 센싱 조정 신호에 근거하여, 기준 전압을 분압해, 기준 온도 전압을 발생하고, 인에이블 신호에 근거하여, 기준 온도 전압과 모니터링 전압을 비교해, 결정 신호를 발생한다. 결정 신호에 근거하여, 발진 신호와 제1 카운트 신호의 어느 하나를 동적으로 선택하고, 동적으로 선택한 발진 신호와 제1 카운트 신호의 어느 하나에 근거하여 리프레시 요구 신호의 펄스를 발생한다.
상기에 근거해, 본 발명의 온도 센싱 회로는, 메모리 셀의 온도에 근거하여 리프레시 요구 신호의 상이한 리프레시 간격 시간을 가지는 펄스의 비율을 동적으로 조정해, 높은 평균 리프레시 간격을 제공하고, 평균 리프레시 간격의 온도에 대한 높은 분해능을 제공하지만, 클록 주파수 및 소비 전류를 증가시킬 필요가 없다.
[도 1] 본 발명의 실시예에 따른 온도 센싱 회로의 블록도이다.
[도 2] 본 발명의 실시예에 따른 온도 센싱 회로의 회로 설명도이다.
[도 3] 본 발명의 실시예에 따른 온도 센싱 회로의 제어 타이밍도이다.
[도 4] 본 발명의 실시예에 따른 제어 회로 중의 카운트 신호(CNT_N)와 센싱 조정 신호(ST)의 변환 테이블이다.
[도 5] 본 발명의 실시예에 따른 리프레시 요구 신호의 발생의 타이밍도이다.
[도 6a] 본 발명의 실시예에 따른 추정 리프레시 요구의 평균 간격의 통계표이다.
[도 6b] 본 발명의 실시예에 따른 추정 리프레시 요구의 평균 간격 대(對) 온도의 X-Y도이다.
[도 7] 본 발명의 또 하나의 실시예에 따른 온도 센싱 회로의 블록도이다.
[도 8] 본 발명의 또 하나의 실시예에 따른 온도 센싱 회로의 회로 설명도이다.
[도 9] 본 발명의 또 하나의 실시예에 따른 온도 센싱 회로의 타이밍도이다.
[도 10a] 본 발명의 또 하나의 실시예에 따른 추정 리프레시 요구의 평균 간격의 통계표이다.
[도 10b] 본 발명의 또 하나의 실시예에 따른 추정 리프레시 요구의 평균 간격 대 온도의 X-Y도이다.
[도 11a] 본 발명의 또 다른 실시예에 따른 추정 리프레시 요구의 평균 간격의 통계표이다.
[도 11b] 본 발명의 또 다른 실시예에 따른 추정 리프레시 요구의 평균 간격 대 온도의 X-Y도이다.
[도 12] 본 발명의 실시예에 따른 온도 센싱 회로의 동작 방법의 플로우도이다.
본 발명의 상기 특징 및 이점을 알기 쉽게 하기 위해, 실시예를 들어 도면에 따라 이하대로 상세를 설명한다.
도 1을 참조하면, 온도 센싱 회로(10)는, 메모리 디바이스(도시하지 않음)에 적용된다. 온도 센싱 회로(10)는, 발진기(110), 카운트 회로(120), 제어 회로(130), 센싱 회로(140) 및 선택 회로(150)를 포함한다. 본 실시예에서는, 온도 센싱 회로(10)는, 리프레시 요구 신호(REFREQ)를 메모리 디바이스의 리프레시 회로(도시하지 않음)에 제공하고, 리프레시 회로를 구동하여 메모리 디바이스의 메모리 셀(도시하지 않음)을 리프레시 하는 것에 이용된다. 본 발명에서는, 온도 센싱 회로(10)는, 발진 신호(OSC)를 카운트해, 메모리 셀의 각 온도에 대응하는 기준 온도 전압(VRT)을 발생하고, 메모리 셀의 현재의 온도에 대응하는 모니터링 전압(VMON)과 각 온도에 대응하는 기준 온도 전압(VRT)을 비교하는 것으로, 리프레시 요구 신호(REFREQ)의 평균 리프레시 간격을 동적으로 조정하여, 리프레시 요구 신호(REFREQ)에 상대적으로 높은 평균 리프레시 간격을 갖게 해, 온도에 대해 높은 분해능을 가지는 리프레시 간격을 제공하지만, 발진 신호(OSC)의 주파수를 증가시킬 필요가 없다.
도 1와 도 2를 동시에 참조하면, 발진기(110)는, 발진 신호(OSC)를 카운트 회로(120) 및 선택 회로(150)에 제공하는 것에 이용된다. 실시예에서는, 발진기(110)는, 종래의 전압 제어 발진기(voltage-controlled oscillator, VCO)일 수 있고, 발진 신호(OSC)는, 고정 주파수를 가지는 펄스 신호일 수 있으나, 본 발명은, 이것으로 한정하는 것은 아니다.
카운트 회로(120)는, 발진기(110)에 결합되고, 카운트 회로(120)는, 발진 신호(OSC)를 수신하고, 발진 신호(OSC)를 카운트하여 카운트 신호(CNT_1 및 CNT_N)를 발생한다. 실시예에서는, 카운트 회로(120)는, 발진 신호(OSC)의 펄스 수를 카운트할 수 있고, 카운트 회로(120)는, 종래의 동기 카운터 또는 다른 카운터일 수 있으나, 본 발명은, 이것으로 한정하는 것은 아니다. 구체적으로는, 실시예에서는, 카운트 회로(120)는, 카운터(210~230)를 포함한다.
카운터(210)는, 발진기(110)에 결합되어, 발진 신호(OSC)의 펄스 수를 수신, 카운트하여 카운트 신호(CNT_4)를 발생한다. 실시예에서는, 카운터(210)는, 4개의 발진 신호의 상승 엣지(rising edge)를 카운트할 때 마다, 1개의 카운트 신호(CNT_4)의 펄스를 발생하기 때문에, 카운트 신호(CNT_4)의 주기는, 발진 신호(OSC)의 4배이다. 또한 카운터(210)가 4개의 발진 신호(OSC)의 펄스를 카운트할 때 마다, 카운터(210)의 카운트를 제로에 리셋한다.
카운터(220)는, 카운터(210)와 선택 회로(150)의 사이에 결합되어, 카운트 신호(CNT_4)의 펄스 수를 수신, 카운트하여 카운트 신호(CNT_1)를 발생하는 것에 이용된다. 실시예에서는, 카운터(220)는, 4개의 카운트 신호(CNT_4)의 상승 엣지를 카운트해, 1개의 카운트 신호(CNT_1)의 펄스를 발생하기 때문에, 카운트 신호(CNT_1)의 주기는, 카운트 신호(CNT_4)의 4배이며, 또한 카운트 신호(CNT_1)의 주기는, 발진 신호(OSC)의 16배이다. 또한 카운터(220)가, 4개의 카운트 신호(CNT_4)를 카운트할 때 마다, 카운터(210)의 카운트를 0에 리셋한다.
카운터(230)는, 발진 신호(OSC)의 펄스 수를 수신, 카운트해, 카운트 신호(CNT_N)를 발생하는 것에 이용된다. 실시예에서는, 카운터(230)는, N개의 발진 신호(OSC)의 상승 엣지를 카운트해, 1개의 카운트 신호(CNT_N)의 펄스를 발생하기 때문에, 카운트 신호(CNT_N)의 주기는, 발진 신호(OSC)의 주기의 N배가 된다. 또한 카운터(230)가 N개의 발진 신호(OSC)를 카운트할 때 마다, 카운터(230)의 카운트를 제로에 리셋한다. 실시예에서는, N은 16의 배수, 예를 들면 16, 64일 수 있다.
설명해야 할 것으로, 카운터(210)와 카운터(220)는, 선택 회로(150)가 리프레시 요구 신호(REFREQ)의 리프레시 간격을 조정하는 것을 보조하는 것에 이용되고, 카운터(230)는, 제어 회로(130)를 통해서 선택된 기준 온도 전압(VRT)을 발생하는 것에 이용되고, 구체적으로는, 이후에 설명한다. 또한, 본 발명은, 카운터(210~230)의 신호를 카운트 하는 방법을 제한하는 것은 아니다.
제어 회로(130)는, 카운트 회로(120)에 결합되고, 실시예에서는, 제어 회로(130)는, 중앙 처리 장치, 마이크로 컨트롤러, 주문형 반도체(ASIC), 필드 프로그래머블 게이트 어레이(FPGA) 또는 유사한 부재, 또는 상기 부재의 조합일 수 있다. 여기서, 제어 회로(130)는, 이하에 설명하는 기능 또는 스텝을 실행하도록 프로그램되어 있다. 제어 회로(130)는, 카운트 신호(CNT_N)를 수신하고, 카운트 신호(CNT_N)에 대해 논리 연산을 실행하여 인에이블 신호(EN) 및 센싱 조정 신호(ST)를 발생한다.
실시예에서는, 제어 회로(130)가 카운트 신호(CNT_N)에 근거해 발진 신호(OSC) 펄스 수가 소정 수와 동일한 것을 센싱할 때, 제어 회로(130)는, 인에이블 신호(EN)를 유효로 하고, 인에이블 신호(EN)를 센싱 회로(140)에 제공한다. 구체적으로는, 실시예에서는, 제어 회로(130)가 카운트 신호(CNT_N)의 펄스를 수신할 때 마다, 즉, 카운트 회로(230)가 16개의 발진 신호(OSC) 펄스를 카운트할 때 마다, 제어 회로(130)는, 센싱 회로(140)에 제공하는 인에이블 신호(EN)를 유효로 하여 고논리 레벨로 하고, 센싱 회로(140)를 유효로 한다.
도 2 및 도 4를 참조하면, 실시예에서, 제어 회로(130)는, 도 4와 같은 하나의 소정의 변환 테이블에 근거하여, 카운트 신호(CNT_N)에 대해 논리 변환을 실시해, 센싱 조정 신호(ST)를 발생하고, 여기서, 센싱 조정 신호(ST)의 논리값은, 메모리의 복수의 소정 온도에 대응한다. 구체적으로는, 도 4를 참조하면, 실시예에서는, 카운트 신호(CNT_N)는, 4개의 비트, 즉, bit0A~bit3A를 가지고, 센싱 조정 신호(ST)는, 3개의 비트, bit0B~bit2B를 가진다. 예를 들면, 카운트 신호(CNT_N)가 6, 즉, 0110일 때, 제어 회로(130)는, 도 4에 근거해 카운트 신호(CNT_N)에 대해 논리 변환을 실시하고, 카운트 신호(CNT_N)의 bit0A~bit2A의 값을 취득해 센싱 조정 신호(ST)를 발생하기 때문에, 이때의 센싱 조정 신호(ST)는, 6(즉 110)이다. 카운트 신호(CNT_N)가 7, 즉, 0111일 때, 제어 회로(130)는, 도 4에 근거해, 카운트 신호(CNT_N)를 논리 변환해, 카운트 신호(CNT_N)의 bit0A~bit2A의 값, 즉 111을 취득해 센싱 조정 신호(ST)를 발생하지만, 논리 변환은, 111을 000으로 변환하도록 미리 설정되어 있기 때문에, 이때의 센싱 조정 신호(ST)는, 0(즉, 000)이다.
도 4의 변환 테이블 및 도 5의 카운트 신호(CNT_N) 및 센싱 조정 신호(ST)의 타이밍을 참조하면, 각 카운트 신호(CNT_N)의 논리값은, 각각 센싱 조정 신호(ST)의 논리값에 대응한다. 실시예에서는, 카운트 신호(CNT_N)가 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15일 때, 제어 회로(130)는, 논리 연산을 실행한 후에 센싱 조정 신호(ST)를 0, 1, 2, 3, 4, 5, 6, 0, 0, 1, 2, 3, 0, 1, 0, 0으로서 발생한다. 단, 본 발명은 이것으로 한정하는 것은 아니다.
도 2를 참조하면, 센싱 회로(140)는, 제어 회로(130)에 결합되어, 인에이블 신호(EN), 센싱 조정 신호(ST) 및 기준 전압(VREF)을 수신한다. 센싱 회로(140)는, 센싱 조정 신호(ST)에 근거해 기준 전압(VREF)을 분압하여 기준 온도 전압(VRT)을 발생하고, 센싱 회로(140)는, 인에이블 신호(EN)에 근거해 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교해, 결정 신호(DET)를 발생한다. 실시예에서는, 센싱 회로(140)는, 분압 회로(240), 스위치 스트링(250), 모니터링 전압 발생 회로(260), 컴퍼레이터(270) 및 래치(280)를 포함한다.
구체적으로는, 센싱 회로(140)는, 분압 회로(240)에 의해 기준 전압(VREF)을 분압하고, 센싱 조정 신호(ST)에 근거해 스위치 스트링(250)의 스위치를 온으로 하여 기준 온도 전압(VRT)을 발생할 수 있다. 센싱 회로(140)는, 모니터링 전압 발생 회로(260)에 의해 모니터링 전압(VMON)을 발생하고, 인에이블 신호(EN)에 의해 컴퍼레이터(270)를 유효로 하여 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교하고, 비교 결과에 근거해 비교 전압(VC)을 발생하고, 래치(280)에 제공할 수 있다. 센싱 회로(140)는, 래치(280)에 의해 비교 전압(VC)을 래치하여 결정 신호(DET)를 발생하고, 선택 회로(150)에 제공한다.
분압 회로(240)는, 서로 직렬(直列)된 복수의 분압 저항(R1~R8)을 가지고, 분압 저항(R1~R8)은, 기준 전압(VREF)과 그라운드 전압(GND)의 사이에 결합되어, 기준 전압(VREF)과 그라운드 전압(GND) 사이의 전압 차를 분압함으로써 복수의 소정 온도 전압(VT20~VT80)을 발생한다. 여기서, 분압 저항(R1과 R2)의 사이의 분압은, 소정 온도 전압(VT20)이며, 분압 저항(R2와 R3)의 사이의 분압은, 소정 온도 전압(VT30)이며, 분압 저항(R3과 R4)의 사이의 분압은, 소정 온도 전압(VT40)이며, 분압 저항(R4와 R5)의 사이의 분압은, 소정 온도 전압(VT50)이며, 분압 저항(R5와 R6)의 사이의 분압은, 소정 온도 전압(VT60)이며, 분압 저항(R6과 R7)의 사이의 분압은, 소정 온도 전압(VT70)이며, 분압 저항(R7과 R8)의 사이의 분압은, 소정 온도 전압(VT80)이다.
스위치 스트링(250)은, 제어 회로(130) 및 분압 회로(240)에 결합되고, 복수의 스위치(SW1~SW7)를 가진다. 복수의 스위치(SW1~SW7) 각각의 제1단은, 복수의 소정 온도 전압(VT20~VT80)의 하나를 수신한다. 실시예에서는, 스위치(SW1)의 제1단은, 소정 온도 전압(VT20)을 수신하고, 스위치(SW2)의 제1단은, 소정 온도 전압(VT30)을 수신하고, 스위치(SW3)의 제1단은, 소정 온도 전압(VT40)을 수신하고, 스위치(SW4)의 제1단은, 소정 온도 전압(VT50)을 수신하고, 스위치(SW5)의 제1단은, 소정 온도 전압(VT60)을 수신하고, 스위치(SW6)의 제1단은, 소정 온도 전압(VT70)을 수신하고, 스위치(SW7)의 제1단은, 소정 온도 전압(VT80)을 수신한다. 모든 스위치(SW1~SW7)의 제2단은, 서로 결합되어 있다. 스위치 스트링(250)은, 센싱 조정 신호(ST)에 근거해 복수의 스위치(SW1~SW7) 중 하나를 온(On)으로 하고, 그 온(On)한 복수의 스위치(SW1~SW7) 중 하나에 대응하는 복수의 소정 온도 전압(VT20~VT80) 중 하나를 복수의 스위치(SW1~SW7)의 제2단에 제공해, 기준 온도 전압(VRT)을 생산한다. 실시예에서는, 스위치(SW1)를 온으로 할 때, 기준 온도 전압(VRT)은, 소정 온도 전압(VT20)과 동일하고, 이에 따라 유추하는 것으로 한다. 실시예에서는, 센싱 조정 신호(ST)의 논리값과 기준 온도 전압(VRT)과의 대응 관계식은, VRT[10*(8-i)]=ST[i], i=0~6이다. 예를 들면, i가 0일 때, VRT[80]=ST[0]. 실시예에서는, 센싱 조정 신호(ST)의 논리값과 기준 온도 전압(VRT)의 상세 대응 관계는, 이하의 표 1대로이다.
Figure 112020026912376-pat00001
모니터링 전압 발생 회로(260)는, 모니터링 전압(VMON)을 제공하는 것에 이용된다. 실시예에서는, 모니터링 전압 발생 회로(260)는, 정전류원(IC) 및 다이오드(D1)를 포함한다. 정전류원(IC)은 정전류(定電流)를 제공하는 것에 이용되고, 다이오드(D1)는, 정전류원(IC)과 그라운드 전압(GND)의 사이에 결합되어, 정전류에 근거해 모니터링 전압(VMON)을 발생하는 것에 이용된다. 본 발명은, 정전류원(IC)의 타입을 제한하지 않는다.
컴퍼레이터(270)는, 스위치 스트링(250) 및 모니터링 전압 발생 회로(260)에 결합되고, 인에이블 신호(EN)에 근거해 기준 온도 전압(VRT) 및 모니터링 전압(VMON)을 비교하여 비교 전압(VC)을 발생한다. 실시예에서는, 컴퍼레이터(270)는, 정(正) 입력단, 부(負) 입력단, 인에이블단 및 출력단을 가진다. 컴퍼레이터(270)의 정(正) 입력단은, 모니터링 전압 발생 회로(260)에 결합되어, 모니터링 전압(VMON)을 수신하고, 컴퍼레이터(270)의 부(負) 입력단은, 스위치 스트링(250)에 결합되어, 기준 온도 전압(VRT)을 수신한다. 컴퍼레이터(270)의 인에이블단은, 제어 회로(130)에 결합되고, 인에이블 신호(EN)를 수신하여 비교 조작을 실행할지 여부를 결정하는 것에 이용된다. 인에이블 신호(EN)가 무효일 때(예를 들면, 저논리 레벨), 컴퍼레이터(270)는, 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교하지 않는다. 인에이블 신호(EN)가 유효일 때(예를 들면, 고논리 레벨), 컴퍼레이터(270)는, 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교하고, 비교 결과를 비교 전압(VC)으로서 출력한다. 모니터링 전압(VMON)이 기준 온도 전압(VRT) 보다 작은 경우, 컴퍼레이터(270)는, 무효로 된 비교 전압(VC)을 출력한다(예를 들면, 저논리 레벨). 모니터링 전압(VMON)이 기준 온도 전압(VRT) 보다 클 때, 컴퍼레이터(270)는, 유효로 된 비교 전압(VC)(예를 들면, 고논리 레벨)을 출력한다.
래치(280)는, 컴퍼레이터(270)에 결합되어, 비교 전압(VC)을 래치해 결정 신호(DET)를 발생하고, 선택 회로(150)에 제공한다. 실시예에서는, 인에이블 신호(EN)가 무효일 때, 래치(280)는, 보유하고 있는 상태를 결정 신호(DET)로서 선택 회로(150)에 출력한다. 인에이블 신호(EN)가 유효일 때, 래치(280)는, 비교 전압(VC)을 래치해, 갱신된 결정 신호(DET)를 선택 회로(150)에 출력한다.
도 1 및 도 2를 참조하면, 선택 회로(150)는, 발진기(110), 카운트 회로(120) 및 센싱 회로(140)에 결합되고, 선택 회로(150)는, 결정 신호(DET)에 근거해 발진 신호(OSC) 및 카운트 신호(CNT_1) 중 하나의 신호를 동적으로 선택하고, 동적으로 선택한 발진 신호(OSC) 및 카운트 신호(CNT_1)에 근거해 리프레시 요구 신호(REFREQ)의 펄스를 발생한다. 실시예에서는, 선택 회로(150)는, 셀렉터(251 및 252)를 포함하고, 셀렉터(251)는, 발진기(110)와 센싱 회로(140)의 사이에 결합되고, 셀렉터(252)는, 카운트 회로(120)와 센싱 회로(140)의 사이에 결합된다. 셀렉터(251 및 252)는, 결정 신호(DET)의 논리 레벨에 근거해 교대로 기동되어 리프레시 요구 신호(REFREQ)를 공동으로 발생하고, 구체적인 타이밍에 대해서는 후술한다.
실시예에서는, 결정 신호(DET)가 유효일 때, 셀렉터(251)는, 발진 신호(OSC)의 펄스를 출력하지만, 셀렉터(252)는, 신호를 출력하지 않고, 결정 신호(DET)가 무효일 때, 셀렉터(252)는, 카운트 신호(CNT_1)의 펄스를 출력하지만, 셀렉터(251)는, 신호를 출력하지 않고, 리프레시 요구 신호(REFREQ)를 공동으로 발생한다.
도 3은, 본 발명의 실시예에 따른 온도 센싱 회로의 제어 타이밍도이다. 도 2와 도 3을 참조하면, 실시예에서는, 카운트 신호(CNT_4)의 주기는, 발진 신호(OSC)의 4배이며, 카운트 신호(CNT_1)의 주기는, 카운트 신호(CNT_4)의 4배이며, 카운트 신호(CNT_N)의 주기는, 카운트 신호(CNT_1)의 4배이다. 따라서, 실시예에서는, 카운트 신호(CNT_N)의 주기는, 발진 신호(OSC)의 64배이다. 제어 회로(130)는, 도 4의 변환 테이블에 근거하여 카운트 신호(CNT_N)에 대해 논리 변환을 실시해, 센싱 조정 신호(ST)를 발생한다. 센싱 회로(140)의 스위치 스트링(250)은, 센싱 조정 신호(ST)에 근거해 복수의 스위치(SW1~SW7) 중 하나를 온으로 하여, 대응하는 복수의 소정 온도 전압(VT20~VT80) 중 하나를 수신하고, 그에 따라 기준 온도 전압(VRT)을 발생한다. 도 3을 예로 하면, 타이밍은, 왼쪽부터 오른쪽이며, 기준 온도 전압(VRT)의 값은, 차례로 소정 온도 전압(VT60, VT50, VT80 및 VT70)과 동일해진다. 센싱 회로(140)의 모니터링 전압 발생 회로(260)는, 모니터링 전압(VMON)을 발생한다. 본 실시예에서는, 모니터링 전압(VMON)은, 소정 온도 전압(VT60 및 VT50)의 사이의 소정 온도 전압(VT55)(도시하지 않음)에 상당한다.
시간(T0)과 시간(T1)의 사이에서는, 인에이블 신호(EN)는 무효로 되고, 컴퍼레이터(270)는, 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교하지 않으며, 이때, 결정 신호(DET)는 무효로 된다(예를 들면, 저논리 레벨).
시간(T1)에서는, 인에이블 신호(EN)가 유효로 되어, 컴퍼레이터(270)는, 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교한다. 이때의 기준 온도 전압(VRT)(이 시점에서는 VT50과 동일하다)은, 모니터링 전압(VMON) 보다 크기 때문에, 컴퍼레이터(270)는, 유효로 된 비교 전압(VC)(도시하지 않음)을 발생하고, 또한 인에이블 신호(EN)가 유효로 되어, 래치(280)는, 유효로 된 결정 신호(DET)를 발생한다(예를 들면, 고논리 레벨).
다음으로, 시간(T1)과 시간(T2)의 사이에서, 인에이블 신호(EN)가 무효로 되기 때문에, 컴퍼레이터(270)는, 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교하지 않으며, 이때, 래치(280)는, 그 전에 유효로 된 비교 전압(VC)을 래치하고, 래치(280)에 유효로 된 결정 신호(DET)의 논리 레벨을 보유시킨다.
시간(T2)에서는, 인에이블 신호(EN)가 유효로 되어, 컴퍼레이터(270)는, 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교한다. 이때의 기준 온도 전압(VRT)(이때는 VT80과 동일하다)은, 모니터링 전압(VMON) 보다 작기 때문에, 컴퍼레이터(270)는, 무효로 된 비교 전압(VC)(도시하지 않음)을 발생하고, 또한 인에이블 신호(EN)가 유효로 되기 때문에, 래치(280)는, 무효로 된 결정 신호(DET)를 발생한다.
다음으로, 시간(T2)과 시간(T3)의 사이에서, 인에이블 신호(EN)가 무효로 되기 때문에, 컴퍼레이터(270)는, 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교하지 않으며, 이때, 래치(280)는, 그 전에 무효로 된 비교 전압(VC)을 래치하고, 무효로 된 결정 신호(DET)의 논리 레벨을 보유한다.
도 2 및 도 3을 참조하면, 선택 회로(150)는, 결정 신호(DET)에 근거해 발진 신호(OSC) 및 카운트 신호(CNT_1) 중 하나를 동적으로 선택하고, 동적으로 선택한 발진 신호(OSC) 및 카운트 신호(CNT_1) 중 하나에 근거해 리프레시 요구 신호(REFREQ)를 발생한다. 예를 들면, 시간(T0)과 시간(T1)의 사이에서는, 결정 신호(DET)는, 무효로 되기 때문에, 선택 회로(150)의 셀렉터(252)는, 카운트 신호(CNT_1)의 펄스를 출력하지만, 셀렉터(251)는, 신호를 출력하지 않는다. 시간(T1)과 시간(T2)의 사이에서는, 결정 신호(DET)가 유효로 되기 때문에, 선택 회로(150)의 셀렉터(251)는, 발진 신호(OSC)의 펄스를 출력하지만, 셀렉터(252)는 신호를 출력하지 않는다. 시간(T2)과 시간(T3)의 사이에서는, 결정 신호(DET)는 무효로 되기 때문에, 선택 회로(150)의 셀렉터(252)는, 카운트 신호(CNT_1)의 펄스를 출력하지만, 셀렉터(251)는, 신호를 출력하지 않는다.
도 5는, 본 발명의 실시예에 따른 리프레시 요구 신호의 발생의 타이밍도이다. 도 6a는, 본 발명의 실시예에 따른 추정 리프레시 요구의 평균 간격의 통계표이다. 도 2, 도 4, 도 5 및 도 6a를 참조하면, 실시예에서, 제어 회로(130)는, 도 4의 변환 테이블에 근거하여 카운트 신호(CNT_N)에 대해 논리 변환을 실시해, 센싱 조정 신호(ST)를 발생하고, 그 대응은, 도 5의 카운트 신호(CNT_N) 및 센싱 조정 신호(ST)를 참조한다. 센싱 회로(140)의 스위치 스트링(250)은, 센싱 조정 신호(ST)에 근거해 복수의 스위치(SW1~SW7) 중 하나를 온으로 해서, 복수의 소정 온도 전압(VT20~VT80)의 하나를 수신하고, 그에 따라 기준 온도 전압(VRT)을 발생하고, 그 대응은, 도 5의 센싱 조정 신호(ST) 및 기준 온도 전압(VRT)을 참조한다. 모니터링 전압(VMON)이 소정 온도 전압(VT50 및 VT60)의 사이(예를 들면, VT55)에 있을 때, 기준 온도 전압(VRT)이 소정 온도 전압(VT20~VT50)일 때, 센싱 회로(140)는, 결정 신호(DET)를 유효로 한다(즉, 고논리 레벨(H)). 기준 온도 전압(VRT)이 소정 온도 전압(VT60~VT80)일 때, 센싱 회로(140)는, 결정 신호(DET)를 무효로 한다(즉, 저논리 레벨(L)). 결정 신호(DET)가 무효로 될 때, 선택 회로(150)의 셀렉터(252)는, 카운트 신호(CNT_1)의 펄스를 출력하지만, 셀렉터(251)는, 신호를 출력하지 않는다. 결정 신호(DET)가 유효로 될 때, 선택 회로(150)의 셀렉터(251)는, 발진 신호(OSC) 펄스를 출력하지만, 셀렉터(252)는, 신호를 출력하지 않는다. 따라서, 셀렉터(251 및 252)는, 결정 신호(DET)의 논리 레벨에 근거해 교대로 기동되어, 리프레시 요구 신호(REFREQ)를 공동으로 발생하고, 그 대응은, 도 5의 결정 신호(DET) 및 리프레시 요구 신호(REFREQ)를 참조한다. 실시예에서는, 각 시간 세그먼트의 리프레시 요구 신호(REFREQ)의 리프레시 펄스 카운트(COUNT)는, 도 5에 도시한 대로이며, 또한 전체 주기(즉, 카운트 신호(CNT_N)의 논리값(0~15))의 리프레시 요구 신호(REFREQ)의 리프레시 펄스 총합(SUM)은 91이며, 도 6a의 55℃의 대응하는 리프레시 펄스 총합 91을 참조한다. 다른 경우에서는, 모니터링 전압(VMON)이 소정 온도 전압(VT60 및 VT70)의 사이(예를 들면, VT65)에 있을 때, 기준 온도 전압(VRT)이 소정 온도 전압(VT60)일 때에 대응하는 결정 신호는, 고논리 레벨(H)로 변경된다. 따라서, 리프레시 펄스 총합(SUM)은, 대응하여 121이 되고, 도 6a 중의 온도 65℃가 리프레시 펄스 총합(121)에 대응하는 것을 참조한다.
도 6a를 참조하면, 메모리가 온도 55℃인 것을 예로 하고, 리프레시 펄스 카운트[1](즉, 주기 전체의 단일 시간 세그먼트의 리프레시 요구 신호(REFREQ)가 1개의 펄스인 리프레시 펄스 카운트(COUNT)의 수)은, 11이며, 리프레시 펄스 카운트[16](즉, 주기 전체의 단일 시간 세그먼트의 리프레시 요구 신호(REFREQ)가 16개의 펄스인 리프레시 펄스 카운트(COUNT)의 수)은, 5이며, 리프레시 펄스 총합(SUM)은, 91이며, 평균 리프레시 펄스 수는, 5.69이며(즉, 16을 리프레시 펄스 총합(SUM)으로 제산(除算)), 평균 리프레시 간격은, 2.81이며(즉, 16을 평균 리프레시 펄스 수로 제산), 그 외의 온도는, 이에 따라 유추하는 것으로 하고, 더 설명하지 않는다. 도 6a로부터 알 수 있듯이, 메모리가 상이한 온도를 가질 때, 온도 센싱 회로(10)는, 다른 평균 리프레시 간격을 가지는 리프레시 요구 신호(REFREQ)를 제공할 수 있다.
도 6b는, 본 발명의 실시예에 따른 추정 리프레시 요구의 평균 간격 대 온도의 X-Y도이다. 도 6a 및 6b를 참조하면, 온도 센싱 회로(10)는, 20℃~80℃의 온도에서 10℃ 마다 다른 평균 리프레시 간격을 제공해, 높은 리프레시 간격의 분해능을 실현하고 있다. 바꾸어 말하면, 온도 센싱 회로(10)는, 메모리의 온도에 근거해 프레시 펄스 카운트[1]과 리프레시 펄스 카운트[16]이 각각 주기 전체에 차지하는 비율을 동적으로 조정하여, 평균 리프레시 간격을 조정하고, 그에 따라 평균 리프레시 간격의 온도에 대한 분해능을 개선할 수 있다. 보다 많은 선택 회로, 카운터 및 온도 센서(도시하지 않음)를 추가할 필요가 없이 다온도 단계 제어를 실시하기 때문에, 소비 전류를 더욱 삭감할 수 있다.
도 7은, 본 발명의 또 하나의 실시예에 따른 온도 센싱 회로의 블록도이다. 도 7은, 도 1과 거의 같으며, 재차 설명하지 않는다. 도 7의 도 1과의 차이는, 도 7에서는, 온도 센싱 회로(20)의 카운트 회로(120)가 리프레시 요구 신호(REFREQ)를 더 수신하고, 리프레시 요구 신호(REFREQ)에 근거해 카운트 신호(CNT_N)를 발생하는 것에 있다.
도 8은, 본 발명의 또 하나의 실시예에 따른 온도 센싱 회로의 회로 설명도이다. 도 8은, 도 2와 대체로 같으며, 재차 설명하지 않는다. 도 8의 도 2와의 차이는, 도 8 중의 온도 센싱 회로(20)의 카운터(230)는, 리프레시 요구 신호(REFREQ)의 펄스 수를 수신, 카운트하여 카운트 신호(CNT_N)를 발생하는 것에 이용되는 것에 있다. 또 하나의 실시예에서는, 카운터(230)는, 1개의 리프레시 요구 신호(REFREQ)의 상승 엣지를 카운트할 때 마다, 카운트 신호(CNT_N)의 펄스를 발생하기 때문에, 카운트 신호(CNT_N)의 주기는, 리프레시 요구 신호(REFREQ)의 주기의 1배가 된다.
도 9는, 본 발명의 또 하나의 실시예에 따른 온도 센싱 회로의 타이밍도이다. 도 9를 참조하면, 또 하나의 실시예에서는, 온도 센싱 회로(20)의 카운터(230)는, 리프레시 요구 신호(REFREQ)의 펄스 수를 수신, 카운트하여 카운트 신호(CNT_N)를 발생하는 것에 이용된다. 온도 센싱 회로(20)의 제어 회로(130)는, 도 4의 변환 테이블에 근거하여 카운트 신호(CNT_N)에 대해 논리 변환을 실시해, 센싱 조정 신호(ST)를 발생하고, 인에이블 신호(EN)를 발생한다. 그 대응에 대해서는, 도 9의 카운트 신호(CNT_N)와 센싱 조정 신호(ST)를 참조한다. 온도 센싱 회로(20)의 센싱 회로(140)의 스위치 스트링(250)은, 센싱 조정 신호(ST)에 근거해 복수의 스위치(SW1~SW7) 중 하나를 온으로 해서, 복수의 소정 온도 전압(VT20~VT80) 중 하나를 수신하여, 기준 온도 전압(VRT)을 발생하고, 그 대응은, 도 9의 센싱 조정 신호(ST) 및 기준 온도 전압(VRT)을 참조한다. 모니터링 전압(VMON)이 소정 온도 전압(VT50 및 VT60)의 사이(예를 들면, VT55)에 있을 때, 또한 기준 온도 전압(VRT)이 소정 온도 전압(VT20~VT50)일 때, 센싱 회로(140)는, 결정 신호(DET)를 무효로 한다. 기준 온도 전압(VRT)이 소정 온도 전압(VT60~VT80)일 때, 센싱 회로(140)는, 결정 신호(DET)를 유효로 한다. 결정 신호(DET)가 유효로 될 때, 선택 회로(150)의 셀렉터(252)는, 카운트 신호(CNT_1)의 펄스를 출력하지만, 셀렉터(251)는, 신호를 출력하지 않는다. 결정 신호(DET)가 무효로 될 때, 선택 회로(150)의 셀렉터(251)는 발진 신호(OSC) 펄스를 출력하지만, 셀렉터(252)는, 신호를 출력하지 않는다. 따라서, 셀렉터(251 및 252)는, 결정 신호(DET)의 논리 레벨에 근거해 교대로 기동되어, 리프레시 요구 신호(REFREQ)를 공동으로 발생하고, 그 대응은, 도 9의 결정 신호(DET) 및 리프레시 요구 신호(REFREQ)를 참조한다. 또 하나의 실시예에서는, 각 시간 세그먼트의 리프레시 요구 신호(REFREQ)의 리프레시 간격은, 도 9에 도시한 대로이며, 주기 전체(즉, 카운트 신호(CNT_N)의 논리값(0~15))의 리프레시 요구 신호(REFREQ)의 리프레시 간격의 총합은, 61이다.
도 10a는, 본 발명의 또 하나의 실시예에 따른 추정 리프레시 요구의 평균 간격의 통계표이다. 도 10a를 참조하면, 메모리가 온도 55℃인 것을 예로 하고, 리프레시 펄스 카운트[16]은 3이며, 리프레시 펄스 카운트[1]은, 13이며, 평균 리프레시 간격은, 3.81이며, 그 외의 온도는, 이에 따라 유추하는 것으로 하고 더 기재하지 않는다. 따라서, 도 10a로부터 알 수 있듯이, 또 하나의 실시예에서는, 메모리가 상이한 온도를 가질 때, 온도 센싱 회로(20)는, 다른 평균 리프레시 간격을 가지는 리프레시 요구 신호(REFREQ)를 제공할 수 있다.
도 10b는, 본 발명의 또 하나의 실시예에 따른 추정 리프레시 요구의 평균 간격 대 온도의 X-Y도이다. 도 10a 및 10b를 참조하면, 온도 센싱 회로(20)는, 20℃~80℃의 온도에서 10℃마다 다른 평균 리프레시 간격을 제공해, 높은 리프레시 간격의 분해능을 실현한다. 바꾸어 말하면, 온도 센싱 회로(20)는, 메모리의 온도에 근거해 리프레시 펄스 카운트[16]과 리프레시 펄스 카운트[1]이 주기 전체로 차지하는 비율을 동적으로 조정하여, 평균 리프레시 간격을 조정하고, 평균 리프레시 간격의 온도에 대한 분해능을 개선할 수 있다. 보다 많은 선택 회로, 카운터, 온도 센서(도시하지 않음)를 추가할 필요가 없이, 다온도 단계 제어를 실시하기 때문에, 소비 전류를 더욱 저감할 수 있다.
도 11a는, 본 발명의 또 다른 실시예에 따른 추정 리프레시 요구의 평균 간격의 통계표이다. 도 11b는, 본 발명의 또 다른 실시예에 따른 추정 리프레시 요구의 평균 간격 대 온도의 X-Y도이다. 도 11a 및 도 11b를 참조하면, 그 도 6a, 도 6b, 도 10a 및 도 10b와의 차이는, 도 11a 및 도 11b에서의 온도 센싱 회로(10) 또는 온도 센싱 회로(20)의 소정 온도 전압의 사이의 스텝(step)은, 조정 가능하며, 스텝을 10℃로 고정하는 것은 아니다. 또 다른 실시예에서는, 예를 들면, 실온 근처의 온도에서는 비교적 작은 스텝을 사용할 수 있고, 예를 들면, 5℃라면, 실온 근처에서 비교적 높은 평균 리프레시 간격의 온도에 대한 분해능을 얻을 수 있다. 예를 들면, 도 11a 및 도 11b에 도시한 것처럼, 또 다른 하나의 실시예에서는, 온도 30℃~50℃의 사이에서 불과 5℃?J의 스텝이며, 온도 30℃~50℃ 외의 스텝은 5℃ 보다 크고, 분명하게 온도 30℃~50℃의 사이의 평균 리프레시 간격의 온도에 대한 분해능이 향상되어 있다. 즉, 본 발명은, 온도 센싱 회로(10) 또는 온도 센싱 회로(20)의 복수의 소정 온도 전압(VT20~VT80)의 사이의 스텝을 조정하는 것에 의해, 리프레시 요구 신호(REFREQ)의 평균 리프레시 간격은, 상이한 온도에서의 분해능이 다를 수 있다. 바꾸어 말하면, 분해능이 불균일할 수 있고, 그에 따라, 본 발명은, 회로 부재의 수를 바꾸지 않는 전제에서, 특정한 온도 세그먼트의 분해능을 변경할 수 있다.
도 12는, 본 발명의 실시예에 따른 온도 센싱 회로의 조작 방법의 플로우 도면이다. 도 12를 참조하면, 단계(S1210)에서, 발진기(110)는, 발진 신호(OSC)를 제공한다. 단계(S1220)에서는, 카운트 회로(120)는, 발진 신호(OSC)를 카운트하여 카운트 신호(CNT_1)를 발생하고, 카운트 회로(120)는, 카운트 신호(CNT_N)를 더 발생한다. 다음으로, 단계(S1230)에서, 제어 회로(130)는, 카운트 신호(CNT_N)에 대하여 논리 연산을 실행해, 인에이블 신호(EN)와 센싱 조정 신호(ST)를 발생한다. 단계(S1240)에서, 센싱 회로(140)는, 센싱 조정 신호(ST)에 근거해 기준 전압(VREF)을 분압하여 기준 온도 전압(VRT)을 발생하고, 인에이블 신호(EN)의 논리 레벨에 근거해 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교하고, 비교 결과에 근거해 결정 신호(DET)를 발생한다. 단계(S1250)에서, 선택 회로(150)는, 결정 신호(DET)에 근거해 발진 신호(OSC)와 카운트 신호(CNT_1)의 어느 하나를 동적으로 선택하고, 동적으로 선택한 발진 신호(OSC)와 카운트 신호(CNT_1) 중 어느 하나에 근거해 리프레시 요구 신호(REFREQ)의 펄스를 발생한다.
요약하면, 본 발명의 온도 센싱 회로와 그 센싱 방법은, 리프레시 요구 신호의 평균 리프레시 간격을 동적으로 조정하여, 평균 리프레시 간격의 온도에 대한 분해능을 개선할 수 있다. 본 발명은, 발진 신호 및 카운트 신호를 동적으로 선택함으로써, 다른 리프레시 간격의 리프레시 펄스의 주기 전체에 차지하는 비율을 조정하고, 그에 따라 평균 리프레시 간격을 조정하여, 한층 더 평균 리프레시 간격의 온도에 대한 분해능을 개선한다. 보다 많은 선택 회로, 카운터 및 온도 센서를 추가할 필요가 없이 다온도 단계 제어를 실시하기 때문에, 전류 소비를 더욱 저감할 수 있고, 또한 발진 신호의 주파수를 증가시킬 필요가 없다. 또한, 본 발명의 실시예에 근거해, 본 발명은, 평균 리프레시 간격의 온도에 대한 분해능을 불균일하게 하여, 그에 따라 목표 온도 영역에 대한 분해능을 향상시킬 수도 있다.
본 발명은, 실시예를 상기와 같이 개시했지만, 본 발명을 한정하기 위한 것이 아니며, 당업자는, 본 발명의 정신을 일탈하지 않는 범위에서, 약간의 변경과 수식을 실시할 수 있고, 그러므로 본 발명의 보호 범위는, 후술하는 청구범위를 기준으로 한다.
10, 20: 온도 센싱 회로
110: 발진기
120: 카운트 회로
130: 제어 회로
140: 센싱 회로
150: 선택 회로
210~230: 카운터
240: 분압 회로
250: 스위치 스트링
251, 252: 셀렉터
260: 모니터링 전압 발생 회로
270: 컴퍼레이터
280: 래치
CNT_1, CNT_N, CNT_4: 카운트 신호
COUNT: 리프레시 펄스 카운트
D1: 다이오드
DET: 결정 신호
EN: 인에이블 신호
GND: 그라운드 전압
IC: 정전류원
OSC: 발진 신호
R1~R8: 분압 저항
REFREQ: 리프레시 요구 신호
S1210~S1250: 스텝
ST: 센싱 조정 신호
SUM: 리프레시 펄스 총합
SW1~SW7: 스위치
T0~T3: 시간
VC: 비교 전압
VMON: 모니터링 전압
VREF: 기준 전압
VRT: 기준 온도 전압
VT20~VT80: 소정 온도 전압

Claims (20)

  1. 메모리 디바이스에 적용되고,
    발진 신호를 제공하는 것에 이용되는 발진기와,
    상기 발진기에 결합되어, 상기 발진 신호를 카운트하여 제1 카운트 신호를 발생하고, 제2 카운트 신호를 발생하는 것에 이용되는 카운트 회로와,
    상기 카운트 회로에 결합되어, 상기 제2 카운트 신호에 대해 논리 연산을 실행하여 인에이블 신호 및 센싱 조정 신호를 발생하는 제어 회로와,
    상기 제어 회로에 결합되어, 상기 센싱 조정 신호에 근거해 기준 전압을 분압하여 기준 온도 전압을 발생하고, 상기 인에이블 신호에 근거해 상기 기준 온도 전압과 온도에 관한 모니터링 전압을 비교하여 결정 신호를 발생하는 센싱 회로와,
    상기 발진기, 상기 카운트 회로 및 상기 센싱 회로에 결합되어, 상기 결정 신호에 근거해 상기 발진 신호 및 상기 제1 카운트 신호의 어느 하나를 동적으로 선택하고, 동적으로 선택한 상기 발진 신호 및 상기 제1 카운트 신호의 어느 하나에 근거해 리프레시 요구 신호의 펄스를 발생하는 선택 회로
    를 포함하는 온도 센싱 회로.
  2. 제1항에 있어서,
    상기 카운트 회로는,
    상기 발진기에 결합되어, 상기 발진 신호를 수신하고, 상기 발진 신호의 펄스 수를 카운트하여 제3 카운트 신호를 발생하는 것에 이용되는 제1 카운터와,
    상기 제1 카운터와 상기 선택 회로의 사이에 결합되어, 상기 제3 카운트 신호를 수신하고, 상기 제3 카운트 신호의 펄스 수를 카운트하여 상기 제1 카운트 신호를 발생하는 것에 이용되는 제2 카운터와,
    상기 발진 신호를 수신하고, 상기 발진 신호의 펄스 수를 카운트하여 상기 제2 카운트 신호를 발생하는 것에 이용되는 제3 카운터
    를 포함하는 온도 센싱 회로.
  3. 제1항에 있어서,
    상기 제어 회로가 상기 제2 카운트 신호에 근거해 상기 발진 신호의 펄스의 수가 제1 소정 수와 동일한 것을 센싱할 때 마다,
    상기 제어 회로는,
    상기 인에이블 신호를 유효로 하는
    온도 센싱 회로.
  4. 제1항에 있어서,
    상기 제어 회로는,
    소정의 변환 테이블에 근거하여 상기 제2 카운트 신호에 대해 논리 변환을 실시해, 상기 센싱 조정 신호를 발생하고,
    상기 센싱 조정 신호의 논리값은,
    상기 메모리 디바이스의 복수의 소정 온도 전압에 대응하는
    온도 센싱 회로.
  5. 제1항에 있어서,
    상기 센싱 회로는,
    서로 직렬된 복수의 분압 저항을 가지고, 상기 서로 직렬된 복수의 분압 저항은, 상기 기준 전압에 결합되고, 상기 기준 전압을 분압하여 복수의 소정 온도 전압을 발생하는 분압 회로와,
    상기 제어 회로, 상기 분압 회로에 결합되어, 복수의 스위치를 가지고, 상기 복수의 스위치의 각 제1단이 각각 복수의 소정 온도 전압의 하나를 수신하고, 모든 상기 복수의 스위치의 제2단이 서로 결합되고, 상기 센싱 조정 신호에 근거해 상기 복수의 스위치 중 하나를 온으로 하여 상기 기준 온도 전압을 발생하는 스위치 스트링과,
    상기 모니터링 전압을 제공하는 것에 이용되는 모니터링 전압 발생 회로와,
    상기 스위치 스트링 및 상기 모니터링 전압 발생 회로에 결합되어, 상기 인에이블 신호에 근거해 상기 기준 온도 전압과 상기 모니터링 전압을 비교할지 여부를 결정하고, 비교 전압을 발생하는 것에 이용되는 컴퍼레이터와,
    상기 컴퍼레이터에 결합되어, 상기 인에이블 신호에 근거해 비교 전압을 래치할지 여부를 결정하고, 결정 신호를 발생하는 것에 이용되는 래치
    를 포함하는 온도 센싱 회로.
  6. 제5항에 있어서,
    상기 모니터링 전압 발생 회로는,
    정전류를 제공하는 것에 이용되는 정전류원과,
    상기 정전류원에 결합되어, 상기 정전류에 근거해 상기 모니터링 전압을 발생하는 것에 이용되는 다이오드
    를 포함하는 온도 센싱 회로.
  7. 제1항에 있어서,
    상기 선택 회로는,
    상기 발진기와 상기 센싱 회로의 사이에 결합되는 제1 셀렉터와,
    상기 카운트 회로와 상기 센싱 회로의 사이에 결합되는 제2 셀렉터
    를 포함하고,
    상기 제1 셀렉터와 상기 제2 셀렉터는,
    상기 결정 신호의 논리 레벨에 근거해 교대로 기동되고, 상기 리프레시 요구 신호를 공동으로 발생하는
    온도 센싱 회로.
  8. 제7항에 있어서,
    상기 결정 신호가 유효일 때,
    상기 제1 셀렉터는, 상기 발진 신호의 펄스를 출력하지만, 상기 제2 셀렉터는, 신호를 출력하지 않고,
    상기 결정 신호가 무효일 때,
    상기 제2 셀렉터는, 상기 제1 카운트 신호의 펄스를 출력하지만, 상기 제1 셀렉터는, 신호를 출력하지 않고, 상기 리프레시 요구 신호를 공동으로 발생하는
    온도 센싱 회로.
  9. 제1항에 있어서,
    상기 카운트 회로는,
    상기 발진기에 결합되어, 상기 발진 신호를 수신하고, 상기 발진 신호의 펄스 수를 카운트하여 제3 카운트 신호를 발생하는 것에 이용되는 제1 카운터와,
    상기 제1 카운터와 상기 선택 회로의 사이에 결합되어, 상기 제3 카운트 신호를 수신하고, 상기 제3 카운트 신호의 펄스 수를 카운트하여 상기 제1 카운트 신호를 발생하는 제2 카운터와,
    상기 리프레시 요구 신호를 수신하고, 상기 리프레시 요구 신호의 펄스 수를 카운트하여 상기 제2 카운트 신호를 발생하는 제3 카운터
    를 포함하는 온도 센싱 회로.
  10. 제4항에 있어서,
    상기 복수의 소정 온도 전압의 사이의 스텝을 조정함으로써, 상기 리프레시 요구 신호의 평균 리프레시 간격의 상이한 온도에서의 분해능을 다르게 하는
    온도 센싱 회로.
  11. 메모리 디바이스에 적용되는 온도 센싱 방법에 있어서, 상기 메모리 디바이스는, 온도 센싱 회로를 가지고, 상기 온도 센싱 회로는, 발진기, 카운트 회로, 제어 회로, 센싱 회로 및 선택 회로를 가지고, 상기 온도 센싱 방법은,
    발진 신호를 제공하는 공정과,
    상기 발진 신호를 카운트하여 제1 카운트 신호를 발생하고, 제2 카운트 신호를 발생하는 공정과,
    상기 제2 카운트 신호에 대하여 논리 연산을 실행해, 인에이블 신호 및 센싱 조정 신호를 발생하는 공정과,
    상기 센싱 조정 신호에 근거해 기준 전압을 분압하여 기준 온도 전압을 발생하고, 상기 인에이블 신호에 근거해 상기 기준 온도 전압과 온도에 관한 모니터링 전압을 비교하여 결정 신호를 발생하는 공정과,
    상기 결정 신호에 근거해 상기 발진 신호와 상기 제1 카운트 신호의 어느 하나를 동적으로 선택하고, 동적으로 선택한 상기 발진 신호와 상기 제1 카운트 신호의 어느 하나에 근거해 리프레시 요구 신호의 펄스를 발생하는 공정
    을 포함하는 온도 센싱 방법.
  12. 제11항에 있어서,
    상기 발진 신호를 카운트하여 제1 카운트 신호를 발생하고, 제2 카운트 신호를 발생하는 공정은,
    상기 발진 신호를 수신하고, 상기 발진 신호의 펄스 수를 카운트하여 제3 카운트 신호를 발생하는 것과,
    상기 제3 카운트 신호를 수신하고, 상기 제3 카운트 신호의 펄스 수를 카운트하여 상기 제1 카운트 신호를 발생하는 것과,
    상기 발진 신호를 수신하고, 상기 발진 신호의 펄스 수를 카운트하여 상기 제2 카운트 신호를 발생하는 것
    을 포함하는 온도 센싱 방법.
  13. 제11항에 있어서,
    상기 제어 회로는,
    상기 제2 카운트 신호에 근거해 상기 발진 신호의 펄스의 수가 제1 소정 수와 동일한 것을 센싱할 때 마다, 상기 인에이블 신호를 유효로 하는
    온도 센싱 방법.
  14. 제11항에 있어서,
    상기 제어 회로는,
    소정의 변환 테이블에 근거하여 상기 제2 카운트 신호에 대해 논리 변환을 실시해, 상기 센싱 조정 신호를 발생하고,
    상기 센싱 조정 신호의 논리값은,
    상기 메모리 디바이스의 복수의 소정 온도 전압에 대응하는
    온도 센싱 방법.
  15. 제11항에 있어서,
    상기 센싱 조정 신호에 근거해 기준 온도 전압을 발생하고, 상기 인에이블 신호에 근거해 상기 기준 온도 전압과 모니터링 전압을 비교하여 결정 신호를 발생하는 공정은,
    상기 센싱 조정 신호에 근거해 상기 센싱 회로의 복수의 스위치 중 하나를 온으로 하고, 상기 기준 전압을 분압하여 상기 기준 온도 전압을 발생하는 것과,
    상기 모니터링 전압을 제공하는 것과,
    상기 인에이블 신호에 근거해 상기 기준 온도 전압과 상기 모니터링 전압을 비교할지 여부를 결정하고, 비교 전압을 발생하는 것과,
    상기 비교 전압을 래치하여 결정 신호를 발생하는 것
    을 포함하는 온도 센싱 방법.
  16. 제11항에 있어서,
    상기 모니터링 전압을 제공하는 공정은,
    정전류를 제공하는 것과,
    상기 정전류에 근거해 상기 모니터링 전압을 발생하는 것
    을 포함하는 온도 센싱 방법.
  17. 제11항에 있어서,
    상기 선택 회로는, 제1 셀렉터와 제2 셀렉터를 포함하고,
    상기 제1 셀렉터와 상기 제2 셀렉터는,
    상기 결정 신호의 논리 레벨에 근거해 교대로 기동되고, 상기 리프레시 요구 신호를 공동으로 발생하는
    온도 센싱 방법.
  18. 제17항에 있어서,
    상기 결정 신호가 유효일 때,
    상기 제1 셀렉터는, 상기 발진 신호의 펄스를 출력하지만, 상기 제2 셀렉터는, 신호를 출력하지 않고,
    상기 결정 신호가 무효일 때,
    상기 제2 셀렉터는, 상기 제1 카운트 신호의 펄스를 출력하지만, 제1 셀렉터는, 신호를 출력하지 않고, 상기 리프레시 요구 신호를 공동으로 발생하는
    온도 센싱 방법.
  19. 제11항에 있어서,
    상기 카운트 회로는,
    상기 발진 신호를 수신하고, 상기 발진 신호의 펄스 수를 카운트하여 제3 카운트 신호를 발생하고,
    상기 제3 카운트 신호를 수신하고, 상기 제3 카운트 신호의 펄스 수를 카운트하여 상기 제1 카운트 신호를 발생하고,
    상기 리프레시 요구 신호를 수신하고, 상기 리프레시 요구 신호의 펄스 수를 카운트하여 상기 제2 카운트 신호를 발생하는
    온도 센싱 방법.
  20. 제14항에 있어서,
    상기 복수의 소정 온도 전압의 사이의 스텝을 조정함으로써, 상기 리프레시 요구 신호의 평균 리프레시 간격의 상이한 온도에서의 분해능을 다르게 하는
    온도 센싱 방법.
KR1020200031441A 2020-03-13 2020-03-13 온도 센싱 회로와 그 센싱 방법 Active KR102303926B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200031441A KR102303926B1 (ko) 2020-03-13 2020-03-13 온도 센싱 회로와 그 센싱 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200031441A KR102303926B1 (ko) 2020-03-13 2020-03-13 온도 센싱 회로와 그 센싱 방법

Publications (1)

Publication Number Publication Date
KR102303926B1 true KR102303926B1 (ko) 2021-09-23

Family

ID=77926237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200031441A Active KR102303926B1 (ko) 2020-03-13 2020-03-13 온도 센싱 회로와 그 센싱 방법

Country Status (1)

Country Link
KR (1) KR102303926B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004075A (ja) * 2007-06-25 2009-01-08 Hynix Semiconductor Inc 温度センサー及びこれを用いる半導体メモリ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004075A (ja) * 2007-06-25 2009-01-08 Hynix Semiconductor Inc 温度センサー及びこれを用いる半導体メモリ装置

Similar Documents

Publication Publication Date Title
US8325550B2 (en) Semiconductor memory device and method of controlling auto-refresh
CN101075478B (zh) 半导体存储器和刷新周期控制方法
US9484894B2 (en) Self-adjusting duty cycle tuner
US9148157B2 (en) Auto-phase synchronization in delay locked loops
US8866522B1 (en) Digital delay-locked loop circuit using phase-inversion algorithm and method for controlling the same
JP2008097610A (ja) 乱数発生器
CN1898871A (zh) 可编程序直接插入式延迟锁定环路
CN110007154B (zh) 数字测量电路和使用数字测量电路的存储器系统
US10108211B2 (en) Digital low drop-out regulator
JP2004274166A (ja) A/d変換回路、温度センサ回路、集積回路、及び温度センサ回路の調整方法
US11409324B2 (en) Clock compensation circuit
CN112350668B (zh) 基于布谷鸟算法的自适应抗老化传感器
US5959487A (en) Integrated circuit with speed detector
KR102303926B1 (ko) 온도 센싱 회로와 그 센싱 방법
US11536613B2 (en) Temperature sensing circuit and sensing method thereof
JP6876174B1 (ja) 温度センシング回路とそのセンシング方法
CN113470709B (zh) 温度感测电路及其感测方法
TWI725773B (zh) 溫度感測電路及其感測方法
US8963589B1 (en) Ramp generator circuit
CN115599159A (zh) 电压生成电路
KR20080113970A (ko) 반도체 집적회로의 드라이버 저항값 조정장치
CN117169589A (zh) 一种频率检测电路和电子设备
Bunnam et al. An excitation time model for general-purpose memristance tuning circuit
CN111048129B (zh) 时序校正系统及其方法
CN215186702U (zh) 锁相检测装置、锁相环

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 5