[go: up one dir, main page]

KR102251810B1 - 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법 - Google Patents

메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법 Download PDF

Info

Publication number
KR102251810B1
KR102251810B1 KR1020140132018A KR20140132018A KR102251810B1 KR 102251810 B1 KR102251810 B1 KR 102251810B1 KR 1020140132018 A KR1020140132018 A KR 1020140132018A KR 20140132018 A KR20140132018 A KR 20140132018A KR 102251810 B1 KR102251810 B1 KR 102251810B1
Authority
KR
South Korea
Prior art keywords
temperature
memory device
information
temperature information
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140132018A
Other languages
English (en)
Other versions
KR20160038642A (ko
Inventor
최경은
문귀연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140132018A priority Critical patent/KR102251810B1/ko
Priority to US14/796,497 priority patent/US10522197B2/en
Priority to DE102015114592.8A priority patent/DE102015114592A1/de
Priority to CN201510628975.3A priority patent/CN105469824B/zh
Publication of KR20160038642A publication Critical patent/KR20160038642A/ko
Application granted granted Critical
Publication of KR102251810B1 publication Critical patent/KR102251810B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Read Only Memory (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법이 개시된다. 본 게시의 일 실시예에 따른 메모리 장치에 대한 제어 방법은, 메모리 장치의 온도를 체크하여 온도 정보로 생성하는 단계; 및 입력되는 제1 명령에 대한 응답으로, 상기 온도 정보가 포함된, 상기 메모리 장치가 동작 명령을 입력받아 수행할 수 있는 준비 상태인지 여부를 알리는, 제1 응답을 출력하는 단계를 포함한다.

Description

메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법{Memory Device, Memory System and Control Method for Memory Device}
본 게시는 온도 정보를 용이하거나 정확하게 체크(check)하여 온도에 대한 제어가 수행될 수 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법에 관한 것이다.
메모리 장치가 고집적화 또는 소량화 되고 있다. 이에 따라, 온도의 변화에 따른 영향이 증대되고 있다. 따라서, 메모리 장치의 온도에 따라 메모리 장치를 달리 제어해야 할 수 있다. 예를 들어, 메모리 장치의 온도에 따라 메모리 장치의 독출 전압을 달리 설정할 수 있다.
본 게시는 온도 정보를 용이하거나 정확하게 체크(check)하여 온도에 대한 제어가 수행될 수 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법을 제공하고자 하는 것이다.
본 게시의 일 실시예에 따른 메모리 장치에 대한 제어 방법은, 메모리 장치의 온도를 체크하여 온도 정보로 생성하는 단계; 및 입력되는 제1 명령에 대한 응답으로, 상기 온도 정보가 포함된, 상기 메모리 장치가 동작 명령을 입력받아 수행할 수 있는 준비 상태인지 여부를 알리는, 제1 응답을 출력하는 단계를 포함한다.
본 게시의 실시예에 따른 메모리 장치는, 온도를 센싱하는 온도 센서; 상기 온도 센서에서 센싱된 온도 센싱 값에 대응되는 온도 정보를 생성하는 온도 정보 생성부; 및 입력되는 상태 독출 명령에 대한 응답의 예비 비트에 상기 온도 정보를 포함하여 출력하는 온도 정보 출력부를 포함한다.
본 게시의 실시예에 따른 메모리 장치의 동작 방법은 온도 센서로부터 온도를 센싱하여 온도 정보로 생성하는 단계; 입력되는 상태 독출 명령의 응답의 예비 비트에 상기 온도 정보를 포함하여 출력하는 단계; 및 상기 온도 정보에 따라 달리 설정되어 입력되는 동작 명령을 실행하는 단계를 포함한다.
본 게시의 실시예에 따른 메모리 장치 및 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템(memory system)의 동작 방법은, 상기 메모리 컨트롤러가 상기 메모리 장치에 상태 독출 명령을 인가하는 단계; 상기 메모리 장치가 상기 상태 독출 명령에 대한 응답의 예비 비트에 온도 정보를 포함하여 상기 메모리 컨트롤러에 전송하는 단계; 상기 메모리 컨트롤러가 상기 온도 정보에 근거하여 동작 명령을 생성하는 단계; 및 상기 온도 정보에 따라 달리 설정되어 입력되는 동작 명령을 실행하는 단계를 포함한다.
본 게시의 일 실시예에 따른 메모리 장치에 대한 제어 방법은, 메모리 장치로 제1 동작 명령이 입력되는 단계; 상기 메모리 장치에서의 제1 동작 명령의 처리에 따른 메모리 장치의 상태에 대한 정보를 요청하는 상태 독출 명령이 상기 메모리 장치로 입력되는 단계; 및 상기 상태 독출 명령에 대한 응답의 예비 비트에 상기 메모리 장치의 온도 정보가 포함되어, 상기 메모리 장치로부터 출력되는 단계를 포함한다.
본 게시의 일 실시예에 따른 메모리 장치에 대한 제어 방법은, 메모리 장치로 제1 동작 명령이 입력된 후에 제2 동작 명령이 입력되는 단계; 상기 메모리 장치에서의, 상기 제2 동작 명령의 처리에 따른 메모리 장치의 상태에 대한 정보를 요청하는 상태 독출 명령이 상기 메모리 장치로 입력되는 단계; 및 상기 메모리 장치에서 상기 제1 동작 명령이 수행되는 때의 상기 메모리 장치의 온도를 나타내는 온도 정보가, 상기 상태 독출 명령에 대한 응답의 예비 비트에 포함되어, 상기 메모리 장치로부터 출력되는 단계를 포함한다.
본 게시의 일 실시예에 따른 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법에 의하면, 메모리 컨트롤러와 메모리 장치 사이에 빈번히 전송되는 신호를 이용하여 메모리 장치의 온도 정보를 전송함으로써, 메모리 장치 또는 메모리 시스템의 성능 저하를 방지하는 장점이 있다.
본 게시의 일 실시예에 따른 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법에 의하면, 다양한 방법으로 메모리 장치의 온도 구간을 설정하고, 각 온도 구간에 적응적인 제어를 수행함으로써, 메모리 장치 또는 메모리 시스템이 정확한 동작을 수행하는 장점이 있다.
본 게시의 일 실시예에 따른 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법에 의하면, 다양한 방법으로 메모리 장치에 대한 어떤 온도를 온도 정보로서 사용할지를 설정할 수 있어, 메모리 장치 또는 메모리 시스템에서 요구되는 온도 정보에 근거하여 제어를 수행하는 장점이 있다.
도 1은 본 게시의 일 실시예에 따른 메모리 장치에 대한 제어 방법을 나타내는 도면이다.
도 2는 본 게시의 일 실시예에 따른 메모리 시스템을 나타내는 도면이다.
도 3 및 도 4는 각각, 본 게시의 일 실시예에 따른 메모리 장치를 나타내는 도면이다.
도 5 내지 도 7은 각각, 본 게시의 일 실시예에 따른 온도 정보를 생성하는 방법을 나타내는 도면이다.
도 8a는 본 게시의 일 실시예에 따른 메모리 장치에 대한 제어 방법을 나타내는 도면이다.
도 8b는 본 게시의 일 실시예에 따른 메모리 시스템을 나타내는 도면이다.
도 9는 본 게시의 일 실시예에 따른 메모리 장치에 대한 제어 방법을 나타내는 도면이다.
도 10은 본 게시의 실시예에 따른 온도 구간을 나타내는 도면이다.
도 11 및 도 12는 각각, 본 게시의 실시예에 따른 메모리 장치에 대한 제어 방법을 나타내는 도면이다.
도 13 내지 도 16은 각각, 본 게시의 실시예에 따른 온도 정보에 따라 달리 설정되는 동작 명령이 메모리 장치에서 실행되는 방법을 설명하기 위한 도면이다.
도 17은 본 게시의 일 실시예에 따른 온도 정보를 포함하는 제1 응답을 출력하는 방법을 나타내는 도면이다.
도 18은 본 게시의 일 실시예에 따른 제1 응답을 나타내는 도면이다.
도 19는 도 17의 제1 응답이 출력되는 조건을 나타내는 도면이다.
도 20는 본 게시의 일 실시예에 따른 메모리 장치의 동작 방법을 나타내는 도면이다.
도 21는 본 게시의 일 실시예에 따른 메모리 시스템의 동작 방법을 나타내는 도면이다.
도 21은 본 게시의 일 실시예에 따른 메모리 장치의 온도 정보의 초기화 방법을 나타내는 도면이다.
도 22는 본 게시의 일 실시예에 따른 메모리 장치에 대한 제어 방법을 나타내는 도면이다.
도 22b는 도 22의 메모리 컨트롤러로부터 입력되는 온도 센싱 명령에 응답하여 온도 정보를 출력하는 단계의 일 실시예를 나타내는 도면이다.
도 23 내지 도 26는 각각, 본 게시의 실시예에 따른 VNAND 플래시 메모리 장치의 메모리 셀 어레이의 구현 예를 나타내는 도면이다.
도 27은 본 게시의 일 실시예에 따른 메모리 모듈을 나타내는 도면이다.
도 28은 본 게시의 일 실시예에 따른 메모리 카드를 나타내는 도면이다.
도 29는 본 게시의 일 실시예에 따른 SSD(Solid State Device)를 나타내는 도면이다.
도 30은 본 게시의 일 실시예에 따른 불휘발성 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 31은 본 게시의 일 실시예에 따른 메모리 시스템이 장착된 이동 단말기의 일 예를 나타내는 도면이다.
본 게시와 본 게시의 동작상의 이점 및 본 게시의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 게시의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다. 이하, 첨부한 도면을 참조하여 본 게시의 바람직한 실시 예를 설명함으로써, 본 게시를 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 게시의 일 실시예에 따른 메모리 장치(memory device)에 대한 제어 방법을 나타내는 도면이다. 도 1을 참조하면, 본 게시의 일 실시예에 따른 메모리 장치에 대한 제어 방법은, 메모리 장치의 온도를 체크(check)하여 온도 정보로 생성하는 단계(S110) 및 메모리 장치가, 입력되는 제1 명령에 대한 응답으로, 온도 정보가 포함된, 메모리 장치가 동작 명령을 입력받아 수행할 수 있는 준비 상태인지 여부를 알리는, 제1 응답을 출력하는 단계(S120)를 포함한다. 제1 명령은 메모리 장치에 빈번하게 인가되는 명령일 수 있다. 제1 명령 및 제1 응답에 대한 좀더 자세한 예는 후술된다. 도 1의 메모리 장치에 대한 제어 방법은 도 2와 같은 메모리 시스템(memory system)에서 수행될 수 있다. 다만, 이에 한정되는 것은 아니고, 외부의 호스트(host) 등에 의해 도 1의 메모리 장치에 대한 제어 방법이 수행될 수도 있다.
도 2는 본 게시의 일 실시예에 따른 메모리 시스템을 나타내는 도면이다. 메모리 시스템(200)은 메모리 컨트롤러(memory controller, 210) 및 메모리 장치(220)를 포함할 수 있다. 메모리 컨트롤러(210)는 메모리 장치(220)를 제어하기 위한 각종 제어 신호, 명령, 어드레스(address) 및 데이터(data)를 메모리 장치(220)에 인가하고, 메모리 장치(220)로부터 명령에 대한 응답을 수신한다. 예를 들어, 메모리 컨트롤러(210)는 메모리 장치(220)의 활성화를 지시하는 칩 인에이블 신호(Chip Enable Signal) 등의 제어 신호를 메모리 장치(220)에 인가할 수 있다. 예를 들어, 메모리 컨트롤러(210)는 메모리 장치(220)의 동작을 지시하는 동작 명령, 즉 프로그램 명령(program command), 독출 명령 및 소거 명령 등을 메모리 장치(220)에 인가할 수 있다. 예를 들어, 메모리 컨트롤러(210)는 메모리 장치(220)에 프로그램을 하고자 하는 데이터를 어드레스와 함께 메모리 장치(220)에 인가할 수 있다.
메모리 장치(220)는 메모리 컨트롤러(210)로부터 제어 신호, 명령 및 데이터를 수신하여 그에 대응되는 동작을 수행한다. 예를 들어, 메모리 장치(220)는 메모리 컨트롤러(210)로부터 인가되는 칩 인에이블 신호에 응답하여 활성화된다. 예를 들어, 메모리 장치(220)는 메모리 컨트롤러(210)로부터 인가되는 프로그램 명령에 응답하여 메모리 컨트롤러(210)로부터 인가되는 데이터를, 메모리 컨트롤러(210)로부터 인가되는 어드레스에 대응되는 메모리 장치(220)의 저장 영역에 저장한다. 예를 들어, 메모리 장치(220)는 메모리 컨트롤러(210)로부터 인가되는 독출 명령에 응답하여 메모리 장치(220)의 저장 영역에 저장된 데이터를 메모리 컨트롤러(210)에 제공한다.
도 3은 본 게시의 일 실시예에 따른 메모리 장치를 나타내는 도면이다. 도 3은, 도 2의 메모리 장치(220)가 낸드 플래시 메모리 장치(220a)로 구현되는 예를 도시한다. 다만, 이에 한정되는 것은 아니다. 도 2의 메모리 장치(220)는 낸드 플래시 메모리 장치(220a) 이외에 DRAM, SRAM 등의 휘발성 메모리 장치 또는 PRAM, MRAM, RRAM 등의 비휘발성 메모리 장치로 구현될 수도 있다.
낸드 플래시 메모리 장치(220a)는 다양한 핀(pin)을 구비할 수 있다. 예를 들어, 전술된 칩 인에이블 신호가 입력되는 핀(CE#), 레디/비지 신호(Read/Busy Signal)가 출력되는 핀(R/B#), 리드 인에이블 신호(Read Enable Signal)이 입력되는 핀(RE#), 커맨드 래치 인에이블 신호(Command Latch Enable Signal)이 입력되는 핀(CLE), 어드레스 래치 인에이블 신호(Address Latch Enable Signal)가 입력되는 핀(ALE), 라이트 인에이블 신호(Write Enable Signal)가 입력되는 핀(WE), 라이트 프로텍트 신호(Write Protect Signal)가 입력되는 핀(WP) 및 데이터 버스(data bus)와 연결되는 데이터 입출력 핀(DQ)을 구비할 수 있다.
칩 인에이블 신호는 전술한 바와 같이, 낸드 플래시 메모리 장치(220a)의 활성화를 지시한다. 레디/비지 신호는 낸드 플래시 메모리 장치(220a)가 목표된 상태(target status)에 있음을 메모리 컨트롤러(210)에 알린다. 리드 인에이블 신호는 직렬 데이터의 출력을 활성화한다. 커맨드 래치 인에이블 신호는 명령의 입력에 사용되는 버스 클럭(bus clock)을 낸드 플래시 메모리 장치(220a)에 알린다. 어드레스 래치 인에이블 신호는 어드레스의 입력에 사용되는 버스 클럭을 낸드 플래시 메모리 장치(220a)에 알린다. 라이트 인에이블 신호는 데이터의 입력을 래치하는 것을 제어하는데, 라이트 인에이블 신호가 논리 하이(high)로 천이되는 때에, 데이터, 명령 및 어드레스가 래치될 수 있다. 라이트 프로텍트 신호는 낸드 플래시 메모리 장치(220a)의 기입 및 소거 동작을 비활성화 한다. 데이터 입출력 핀(DQ)으로는 명령, 데이터 및 어드레스가 입력되고, 명령에 대한 응답이 출력된다. 도 2의 제1 명령(CMD1) 및 제1 응답(RSP1)은 각각, 데이터 입출력 핀(DQ)을 통해 입력 및 출력될 수 있다. 도 2는 메모리 컨트롤러(210)가 제1 명령(CMD1)을 메모리 장치(220)에 인가하고, 메모리 장치(220)가 제1 명령(CMD1)에 대한 응답으로 제1 응답(RSP1)을 메모리 컨트롤러(210)에 인가하는 예를 도시한다.
다시 도 1 및 도 2를 참조하면, 온도를 체크하여 온도 정보로 생성하는 단계(S110)는 메모리 장치(220)에서 수행될 수 있다. 이를 위해, 메모리 장치(220)는 도 4와 같이 구현될 수 있다.
도 4은 본 게시의 일 실시예에 따른 메모리 장치를 나타내는 도면이다. 도 4를 참조하면, 메모리 장치(220b)는 온도 센서(temperature sensor, 221), 온도 정보 생성부(222) 및 온도 정보 출력부(223)를 포함할 수 있다. 온도 센서(221)는 메모리 장치(220b)의 온도를 센싱(sensing)하여 아날로그 값(analog value) 또는 디지털 값(digital value)의 온도 센싱 값(sensing value, SVAL)으로 출력할 수 있다. 온도 정보 생성부(222)는 온도 센서(221)로부터 온도 센싱 값(SVAL)을 수신하여 대응되는 온도 정보(T_inf)로 생성할 수 있다. 온도 정보 생성부(222)는 온도 센싱 값(SVAL) 자체, 또는 온도 센싱 값(SVAL)에 대응되는 값으로 온도 정보(T_inf)를 생성할 수 있다. 온도 정보 출력부(223)는 온도 정보 생성부(222)로부터 온도 정보(T_inf)를 수신하여 온도 정보(T_inf)를 제1 응답(RSP1)에 포함시켜 출력할 수 있다. 온도 정보 출력부(223)는 온도 정보(T_inf)를 제1 명령(CMD1)에 대해 설정된 제1 응답(RSP1)의 예비 비트(reserved bit)에 포함시킬 수 있다. 온도 정보 출력부(223)의 동작에 대한 좀더 자세한 설명은 후술된다.
본 게시의 실시예에 따른 온도 정보(T_inf)는 다양한 방법으로 생성될 수 있다. 도 5 내지 도 7은 각각, 본 게시의 일 실시예에 따른 온도 정보를 생성하는 방법을 나타내는 도면이다. 도 5 내지 도 7의 방법은 도 4의 메모리 장치(220b)에서 수행될 수 있다. 다만, 이에 한정되는 것은 아니고, 도 5 내지 도 7의 방법은 본 게시의 실시예에 따른 다른 메모리 장치에서도 수행될 수 있다.
먼저 도 4 및 도 5를 참조하면, 일 실시예에 따른 온도를 체크하여 온도 정보(T_inf)로 생성하는 방법(S110a)은, 메모리 장치(220b)에서 제1 동작이 수행되는 때에 온도를 체크하여, 즉 메모리 장치(220b)에서 제1 동작이 수행되는 때의 온도 센싱 값(SVAL)에 근거하여, 생성될 수 있다. 이는, 메모리 장치(220b)로 임의의 명령(CMD)이 입력되는 단계(S511), 메모리 장치(220b)에서 임의의 명령(CMD)을 실행하는 단계(S512), 임의의 명령(CMD)이 제1 동작을 지시하는 명령인지를 판단하는 단계(S513) 및 임의의 명령(CMD)이 제1 동작을 지시하는 명령인 경우(S513의 YES), 메모리 장치(220b)가 온도를 체크하여 온도 정보(T_inf)를 생성하는 단계(S514)를 포함할 수 있다.
전술한 바와 같이, 메모리 장치(220b)는 다양한 명령을 수신(S511)하여, 그에 대응되는 동작을 수행(S512)할 수 있다. 이때, 메모리 장치(220b)는 임의의 명령(CMD)이 제1 동작을 지시하는 명령인지를 판단(S513)하는데, 예를 들어, 제1 동작이 프로그램 동작으로 설정된 경우, 임의의 명령(CMD)이 프로그램 명령인지를 판단할 수 있다. 임의의 명령(CMD)이 프로그램 명령인 경우(S513의 YES), 온도 정보(T_inf)가 생성될 수 있다(S514). 이 경우, 온도 정보(T_inf)는 메모리 장치(220b)에서 마지막으로 프로그램이 수행된 때의 메모리 장치(220b)의 온도로 생성할 수 있다.
또는, 메모리 장치(220b)는, 예를 들어, 제1 동작이 독출 동작으로 설정된 경우, 임의의 명령(CMD)이 독출 명령인지를 판단할 수 있다. 임의의 명령(CMD)이 독출 명령인 경우(S513의 YES), 온도 정보(T_inf)가 생성될 수 있다(S514). 이 경우, 온도 정보(T_inf)는 메모리 장치(220b)에서 마지막으로 독출이 수행된 때의 메모리 장치(220b)의 온도로 생성할 수 있다. 또는, 메모리 장치(220b)는, 예를 들어, 제1 동작이 소거 동작으로 설정된 경우, 임의의 명령(CMD)이 소거 명령인지를 판단할 수 있다. 임의의 명령(CMD)이 소거 명령인 경우(S513의 YES), 온도 정보(T_inf)가 생성될 수 있다(S514). 이 경우, 온도 정보(T_inf)는 메모리 장치(220b)에서 마지막으로 소거가 수행된 때의 메모리 장치(220b)의 온도로 생성할 수 있다.
상기와 같은 동작을 위해, 메모리 장치(220b)는 임의의 명령(CMD)을 수신하여, 임의의 명령(CMD)이 제1 동작을 지시하는 명령인지를 판단하여, 임의의 명령(CMD)이 제1 동작을 지시하는 명령인 경우, 온도 정보 생성부(222)를 활성화하는 제1 제어 신호(XCON1)를 생성하는 제어 로직(control logic)인 온도 정보 제어부(224)를 더 포함할 수 있다. 온도 정보 생성부(222)는 제1 제어 신호(XCON1)가 인가되는 때에 수신되는 온도 센싱 값(SVAL)에 근거하여, 온도 정보(T_inf)를 생성할 수 있다. 이때, 제1 제어 신호(XCON1)는 온도 센서(221)로 인가될 수도 있다. 온도 센서(221)는 제1 제어 신호(XCON1)가 활성화되는 때에 한하여 온도 센싱 값(SVAL)을 생성하여 전력 소모를 줄일 수 있다.
그 밖에, 메모리 장치(220b)는, 예를 들어, 제1 동작이 리셋(reset)으로 설정된 경우, 임의의 명령(CMD)이 리셋 명령인지를 판단하여, 온도 정보(T_inf)가 리셋 동작이 수행된 때의 메모리 장치(220b)의 온도를 나타내도록 생성할 수도 있다.
이렇듯, 본 게시의 실시예에 따른 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법은 메모리 장치에서의 온도 변화를 판단하는 상황 또는 시점에 대한 기준을 요구에 따라 다양하게 설정할 수 있다. 예를 들어, 메모리 장치에서의 프로그램이 온도 변화에 특히 영향을 많이 받는 경우, 본 게시의 실시예에 따른 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법은 프로그램 시의 온도 변화를 기준으로 메모리 장치를 제어할 수 있다. 따라서, 본 게시의 실시예에 따른 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법은 메모리 장치에 대한 제어를 최적화할 수 있다.
다음으로, 도 4 및 도 6을 참조하면, 일 실시예에 따른 온도를 체크하여 온도 정보(T_inf)로 생성하는 방법(S110b)은, 메모리 장치(220b)로 임의의 명령(CMD)이 입력되는 단계(S611), 임의의 명령(CMD)이 메모리 장치(220b)의 상태 정보를 요청하는 명령인지를 판단하는 단계(S612) 및 임의의 명령(CMD)이 메모리 장치(220b)의 상태 정보를 요청하는 명령인 경우(S612의 YES), 메모리 장치(220b)가 온도를 체크하여 온도 정보(T_inf)를 생성하는 단계(S613)를 포함할 수 있다. 메모리 장치(220b)의 상태 정보를 요청하는 명령은 예를 들어, 메모리 장치(220b)가 도 3의 낸드 플래시 메모리 장치(220a)인 경우, 상태 독출 명령(Read Status Command)일 수 있다.
이 경우, 온도 정보(T_inf)는 메모리 장치(220b)가 상태 독출 명령을 수신하는 때의 메모리 장치(220b)의 온도로 생성될 수 있다. 본 게시의 일 실시예에 따른 도 1의 메모리 장치에 대한 제어 방법은, 상태 독출 명령을 제1 명령(CMD1)으로, 상태 독출 명령에 대한 응답을 제1 응답으로 설정할 수 있다. 이에 대한 좀더 자세한 설명은 후술된다. 온도 정보 제어부(224)는 임의의 명령(CMD)이 상태 정보를 요청하는 명령인 경우, 전술된 제1 제어 신호(XCON1)를 생성할 수 있다.
후술되는 바와 같이, 상태 독출 명령 및 그에 대한 응답은 메모리 컨트롤러와 메모리 장치 사이에 임의의 개수의 노말 동작이 수행되는 때마다, 즉 임의의 개수의 동작 명령이 처리되는 때마다, 발생될 수 있다. 예를 들어, 하나의 독출 명령이 처리되는 때에 상태 독출 명령에 대한 응답이 발생될 수 있다. 또는, 하나의 프로그램 명령 및 두 개의 독출 명령이 처리된 후에, 마지막 독출 명령에 대한 처리 상태가 나타날 수 있도록 상태 독출 명령에 대한 응답이 발생될 수 있다. 따라서, 본 게시의 실시예에 따른 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법에 의하면, 오버 헤드(overhead)를 야기하지 아니하면서도 메모리 장치에서의 온도 변화를 수시로 체크함으로써, 메모리 장치에 대한 보다 정확한 제어를 수행할 수 있다.
다음으로, 도 4 및 도 7을 참조하면, 일 실시예에 따른 온도를 체크하여 온도 정보(T_inf)로 생성하는 방법(S110c)은, 메모리 장치(220b)에서의 동작 클럭(CLK)의 개수를 카운트(count)하는 단계(S711), 카운트한 결과에 근거하여 온도 정보(T_inf)의 생성과 관련된 제1 주기가 도래하였는지를 판단하는 단계(S712) 및 제1 주기가 도래한 경우(S712의 YES), 메모리 장치(220b)가 온도를 체크하여 온도 정보(T_inf)를 생성하는 단계(S713)를 포함할 수 있다. 온도 정보 제어부(224)는 동작 클럭(CLK)의 개수를 카운트하여 제1 주기에 도달할 경우, 전술된 제1 제어 신호(XCON1)를 생성할 수 있다.
제1 주기는 요구되는 메모리 장치의 온도 변화에 대한 제어에 따라 달리 설정될 수 있다. 예를 들어, 메모리 장치의 P/E 사이클(Program/Erase cycle)이 기준 값 이하인 경우가 큰 경우보다, 메모리 장치의 온도 변화에 따른 영향이 적을 수 있다. 따라서, 메모리 장치의 P/E 사이클이 기준 값 이하인 경우의 제1 주기를, P/E 사이클이 기준 값보다 큰 경우의 제1 주기보다 길게 설정할 수 있다. 따라서, 도 7의 온도 정보(T_inf)로 생성하는 방법(S110c)으로 동작하는 메모리 장치, 메모리 시스템 및 도 7의 온도 정보(T_inf)를 생성하는 방법(S110c)을 포함하는 메모리 장치에 대한 제어 방법에 의하면, 메모리 장치의 온도 변화를 메모리 장치의 상황에 대응되는 제1 주기로 체크함으로써, 효율적이고 정확한 제어를 수행할 수 있다.
도 8a는 본 게시의 일 실시예에 따른 메모리 장치에 대한 제어 방법을 나타내는 도면이고, 도 8b는 본 게시의 일 실시예에 따른 메모리 시스템을 나타내는 도면이다. 도 8a의 방법은 도 8b의 메모리 시스템(200a)에서 수행될 수 있다. 다만, 이에 한정되는 것은 아니고, 도 8a의 방법은 본 게시의 다른 실시예에 따른 메모리 시스템에도 수행될 수 있다.
도 8a 및 도 8b를 참조하면, 본 게시의 일 실시예에 따른 메모리 장치에 대한 제어 방법은 도 1의 메모리 장치에 대한 제어 방법과 마찬가지로, 메모리 장치(220c)에 대해 체크된 온도, 즉 온도 센싱 값(SVAL)을 온도 정보(T_inf)로 생성하고(S810), 메모리 장치(220c)로 입력되는 제1 명령(CMD1)에 대한, 온도 정보(T_inf)가 포함된, 제1 응답(RSP1)을 출력하는 단계(S820)를 포함할 수 있다. 또한, 도 1의 메모리 장치에 대한 제어 방법과 마찬가지로, 제1 응답(RSP1)은 메모리 장치가 동작 명령을 입력받아 수행할 수 있는 준비 상태인지 여부를 알리는 응답이다.
도 8a의 메모리 장치에 대한 제어 방법은 나아가, 메모리 장치(220c)에 대한 적어도 둘 이상의 온도 구간을 설정하여(S800), 체크된 온도, 즉 온도 센싱 값(SVAL)이 적어도 둘 이상의 온도 구간 중 어느 온도 구간의 온도 값을 나타내는지를 판단하는 단계(S815)를 더 구비할 수 있다. 그리고, 메모리 장치(220c)에 대해 체크된 온도, 즉 온도 센싱 값(SVAL)을 온도 정보(T_inf)로 생성하는 단계(S810)는 메모리 장치(220c)의 온도를 체크(센싱)하는 단계(S810_1) 및 체크된 온도, 즉 온도 센싱 값(SVAL)이 포함되는 온도 구간으로 온도 정보(T_inf)를 생성하는 단계(S810_2)를 포함할 수 있다.
온도 정보 생성부(222)는 온도 정보 제어부(224)로부터 인가되는 제2 제어 신호(XCON2)에 응답하여, 온도 센싱 값(SVAL)이 포함되는 온도 구간을 온도 정보(T_inf)로 생성(S810_2)할 수 있다. 예를 들어, 온도 정보 제어부(224)는 제2 제어 신호(XCON2)를 통해 온도 정보(T_inf)를 온도 구간을 나타내도록 지시하고, 온도 정보 생성부(222)에 온도 구간에 대한 정보를 제공할 수 있다. 다만, 온도 정보 제어부(224)에 의해 온도 구간에 대한 정보가 전달되어 온도 정보 생성부(222)에 저장되는 경우, 온도 구간에 대한 정보가 변경되지 아니하는 한, 온도 정보 생성부(222)로 추가적으로 제공되지 아니할 수 있다. 또는 도시되지 아니하였으나, 온도 구간에 대한 정도 또는 온도 정보를 저장하는 저장 수단이 메모리 장치(220c)에 더 구비될 수도 있다.
온도 구간의 개수, 및 온도 구간의 값, 즉 각 온도 구간에 포함되는 온도 범위에 대해서는 다양하게 설정될 수 있다. 온도 정보 제어부(224)는 예를 들어, 메모리 컨트롤러(210)로부터 인가되는 온도 구간 설정에 대한 명령에 응답하여, 제2 제어 신호(XCON2)를 생성할 수 있다. 온도 구간 설정에 대한 명령은, 예를 들어, 메모리 장치(220c)가 특정 온도 구간에서 에러 발생율이 증가하는 경우, 메모리 컨트롤러(210)가 이를 제어하기 위해 메모리 장치(220c)로 인가할 수 있다. 온도 구간 설정에 대한 명령은 예를 들어, 메모리 장치(220c)가 일반적인 동작(프로그램, 독출, 소거 및 리셋(reset) 등)을 수행하는 노말 모드(normal mode)와 다른, 메모리 컨트롤러(210)가 메모리 장치(220c)에 대한 셋 피쳐(set feature)를 수행하는 제1 모드에서 메모리 장치(220c)로 인가될 수 있다.
또는, 온도 정보 제어부(224)는 메모리 장치(220c)의 양산 시에 설정된 정보(트림(trim) 정보, TR_inf)에 응답하여, 제2 제어 신호(XCON2)를 생성할 수 있다. 트림 정보(TR_inf)는 제조 환경에 따른 메모리 장치(220c)의 고유의 특성을 반영하여 설정되는데, 예를 들어, 메모리 장치(220c)가 특정 온도 구간에서 온도 변화에 영향을 많이 받는 경우, 해당 온도 구간을 세분화하여 생성될 수 있다. 트림 정보(TR_inf)는 메모리 장치(220c)의 온도 센서가 센싱한 아날로그의 온도 값을 어떠한 디지털의 온도 값으로 매칭(matching)할지를 판단하기 위한 캘리브레이션(calibration) 과정에서 생성될 수 있다.
또는, 온도 정보 제어부(224)가 자체적으로 온도 구간을 설정하여 제2 제어 신호(XCON2)를 생성할 수 있다. 예를 들어, 온도 정보 제어부(224)는 메모리 장치(220c)의 상태 정보(STA)에 근거하여 온도 구간을 설정할 수 있다. 예를 들어, 메모리 장치(220c)에서, 특정 온도 구간에서 메모리 장치(220c)의 프로그램 동작의 에러 발생률이 빈번히 발생하는 경우, 이를 나타내는 상태 정보(STA)가 생성될 수 있다. 이 경우, 온도 정보 제어부(224)는 상태 정보(STA)에 응답하여, 해당 온도 구간을 세분화하여 설정할 수 있다. 이렇듯, 본 게시의 실시예에 따른 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법에 의하면, 메모리 장치의 상황에 따라 최적화된 제어를 수행할 수 있다.
도 9는 본 게시의 일 실시예에 따른 메모리 장치에 대한 제어 방법을 나타내는 도면이다. 도 9의 방법은 도 8b의 메모리 시스템(200c)에서 수행될 수 있다. 다만, 이에 한정되는 것은 아니고, 도 9의 방법은 본 게시의 실시예에 따른 다른 메모리 시스템에서도 수행될 수 있다. 도 8b 및 도 9를 참조하면, 도 9의 메모리 장치에 대한 제어 방법은 도 1의 메모리 장치에 대한 제어 방법과 마찬가지로, 메모리 장치(220c)에 대해 체크된 온도, 즉 온도 센싱 값(SVAL)을 온도 정보(T_inf)로 생성하고(S910), 메모리 장치(220c)로 입력되는 제1 명령(CMD1)에 대한, 제1 응답(RSP1)을 출력하는 단계(S920)를 포함할 수 있다. 또한, 도 1의 메모리 장치에 대한 제어 방법과 마찬가지로, 제1 응답(RSP1)은 메모리 장치가 동작 명령을 입력받아 수행할 수 있는 준비 상태인지 여부를 알리는 응답이다.
도 9의 메모리 장치에 대한 제어 방법은 나아가, 메모리 장치(220c)에 대한 제1 온도 구간을 설정하여(S900), 체크된 온도, 즉 온도 센싱 값(SVAL)이 제1 온도 구간에 포함되는지 판단하는 단계(S915)를 더 구비할 수 있다. 온도 센싱 값(SVAL)이 제1 온도 구간에 포함되지 아니하는 경우(S915의 NO), 온도 센싱 값(SVAL)을 온도 정보(T_inf)로 생성하는 단계(S910) 중 온도 정보(T_inf)를 생성하는 단계(S910_2)는 온도 센싱 값(SVAL)이 제1 온도 구간 이외의 값을 가짐을 나타내도록 온도 정보(T_inf)를 생성(S910_2)할 수 있다. 그리고, 온도 정보(T_inf)를 포함한 제1 응답(RSP1)이 출력될 수 있다(S920_1). 다만, 온도 센싱 값(SVAL)이 제1 온도 구간에 포함되는 경우(S915의 YES), 제1 응답(RSP1)은 온도 정보(T_inf)를 포함하지 아니한, 메모리 장치(200c)의 상태 정보(STA)만을 포함하여 메모리 컨트롤러(210)에 전송될 수 있다(S920_2). 이렇듯, 본 게시의 실시예에 따른 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법에 의하면, 메모리 장치가 특정 온도 구간(제1 온도 구간)의 온도에 포함되지 아니하는 경우에 한하여 온도 정보를 메모리 컨트롤러에 전송하고, 온도 변화에 대한 제어가 불필요한 경우에는 온도 정보를 전송하지 아니함으로써, 효율적인 제어를 수행할 수 있다.
전술한 바와 같이, 온도 구간은 다양한 개수로 설정될 수 있다. 도 10은 본 게시의 실시예에 따른 온도 구간을 나타내는 도면이다. 도 10을 참조하면, 온도 구간은 다수로 구분되고, 각 온도 구간에 따른 인덱스(index)가 부여될 수 있다. 예를 들어, 온도 A보다 낮은 온도 구간에 대해 인덱스 1을, 온도 A 이상 온도 B 미만의 온도 구간에 대해 인덱스 2를
도 11은 본 게시의 실시예에 따른 메모리 장치에 대한 제어 방법을 나타내는 도면이다. 도 11의 방법은 도 8b의 메모리 시스템(200c)에서 수행될 수 있다. 다만, 이에 한정되는 것은 아니고, 도 11의 방법은 본 게시의 실시예에 따른 다른 메모리 장치에서도 수행될 수 있다. 도 8b 및 도 11을 참조하면, 본 게시의 일 실시예에 따른 메모리 장치에 대한 제어 방법은 도 1의 메모리 장치에 대한 제어 방법과 마찬가지로, 메모리 장치(220c)에 대해 체크된 온도, 즉 온도 센싱 값(SVAL)을 온도 정보(T_inf)로 생성하고(S1110), 메모리 장치(220c)로 입력되는 제1 명령(CMD1)에 대한, 온도 정보(T_inf)가 포함된, 제1 응답(RSP1)을 출력하는 단계(S1120)를 포함할 수 있다. 또한, 도 1의 메모리 장치에 대한 제어 방법과 마찬가지로, 제1 응답(RSP1)은 메모리 장치가 동작 명령을 입력받아 수행할 수 있는 준비 상태인지 여부를 알리는 응답이다.
도 11의 메모리 장치에 대한 제어 방법은 나아가, 메모리 장치(220c)에 대한 적어도 둘 이상의 온도 구간을 설정하여(S1100), 체크된 온도, 즉 온도 센싱 값(SVAL)이 적어도 둘 이상의 온도 구간 중 어느 온도 구간의 온도 값을 나타내는지를 판단하는 단계(S1115)를 더 구비할 수 있다. 그리고, 메모리 장치(220c)에 대해 체크된 온도, 즉 온도 센싱 값(SVAL)을 온도 정보(T_inf)로 생성하는 단계(S1110)는 메모리 장치(220c)의 온도를 체크(센싱)하는 단계(S1110_1) 및 체크된 온도, 즉 온도 센싱 값(SVAL)이 포함되는 온도 구간을 나타내는 인덱스로 온도 정보(T_inf)를 생성(S1110_2)할 수 있다. 예를 들어, 도 10의 예에서, 온도 센싱 값(SVAL)이 온도 A 이상 온도 B 미만의 온도 구간에 포함되는 경우, 온도 정보(T_inf)는 인덱스 2로 생성될 수 있다. 온도 정보 제어부(224)는 인덱스로 온도 정보(T_inf)를 생성하도록 제2 제어 신호(XCON2)를 생성할 수 있다.
도 12는 본 게시의 실시예에 따른 메모리 장치에 대한 제어 방법을 나타내는 도면이다. 도 12의 방법은 도 2의 메모리 시스템(200)에서 수행될 수 있다. 다만, 이에 한정되는 것은 아니고, 도 12의 방법은 본 게시의 실시예에 따른 다른 메모리 시스템에서도 수행될 수 있다. 도 2 및 도 12를 참조하면, 본 게시의 일 실시예에 따른 메모리 장치에 대한 제어 방법은 도 1의 메모리 장치에 대한 제어 방법과 마찬가지로, 메모리 장치(220)에 대해 체크된 온도, 즉 온도 센싱 값(SVAL)을 온도 정보(T_inf)로 생성하고(S1210), 메모리 장치(220)로 입력되는 제1 명령(CMD1)에 대한, 온도 정보(T_inf)가 포함된, 제1 응답(RSP1)을 출력하는 단계(S1220)를 포함할 수 있다. 다만, 온도 정보(T_inf)는 전술된 바와 같이, 온도 센싱 값(SVAL)에 대응되는 온도 구간 또는 인덱스 등으로 생성될 수도 있다. 또한, 도 1의 메모리 장치에 대한 제어 방법과 마찬가지로, 제1 응답(RSP1)은 메모리 장치(220)가 동작 명령을 입력받아 수행할 수 있는 준비 상태인지 여부를 알리는 응답이다.
도 12의 메모리 장치에 대한 제어 방법은 나아가, 온도 정보(T_inf)에 따라 달리 설정된 동작 명령이 메모리 장치(220)로 입력되는 단계(S1230) 및 메모리 장치(220)에서 동작 명령이 실행되는 단계(S1240)를 더 포함할 수 있다.
도 13 내지 도 16은 각각, 본 게시의 실시예에 따른 온도 정보에 따라 달리 설정되는 동작 명령이 메모리 장치에서 실행되는 방법을 설명하기 위한 도면이다. 먼저 도 2, 도 12 및 도 13을 참조하면, 메모리 컨트롤러(210)는 메모리 장치(220)로부터 온도 정보(T_inf)를 수신하여 동작 명령을 달리 설정할 수 있다.
예를 들어, 동작 명령은 독출 명령일 수 있다. 이 경우, 독출 명령이 지시하는 독출 전압이 제1 전압 레벨에서 제2 전압 레벨로 변경되어, 독출 명령이 메모리 장치(220)로 입력될 수 있다(S1230). 예를 들어, 메모리 장치(220)가 TLC NAND 플래시 메모리 장치(Triple Level Cell NAND Flash Memory Device)인 경우, 도 13에 도시된 바와 같이, 메모리 장치(220)의 메모리 셀들 각각은, 8개의 산포 중 하나에 포함되는 문턱 전압을 갖도록 프로그램 될 수 있다. 예를 들어, 메모리 장치(220)의 메모리 셀들 각각은 소거 상태(E) 및 7개의 프로그램 상태(P1~P7) 중 하나의 상태를 가질 수 있다.
이 경우, 메모리 셀들을 독출하기 위해서는 각각, 전압 레벨을 달리하는 7개의 독출 전압(VR1~VR7)이 설정될 수 있다. 그런데, 도 13과 같이 프로그램 된 메모리 셀들의 문턱 전압 산포는, 메모리 장치(220)의 온도 변화에 따라 변화될 수 있다. 본 게시의 실시예에 따르면, 메모리 컨트롤러(210)는 제1 응답(RSP1)에 포함된 온도 정보(T_inf)에 근거하여 독출 전압(VR1~VR7)의 전압 레벨을 각각, VRa만큼 증가시킬 수 있다. 메모리 장치(220)는 온도 정보(T_inf)에 근거하여 변경된 독출 전압으로 독출을 지시하는 독출 명령에 응답하여 독출 동작을 수행할 수 있다(S1240).
도 13에서는 모든 독출 전압(VR1~VR7)이 VRa만큼 증가된 예가 도시되었으나, 이에 한정되는 것은 아니다. 적어도 하나의 독출 전압은 다른 독출 전압과 달리 변경될 수 있다. 예를 들어, 도 14에서 제1 독출 전압(VR1) 내지 제6 독출 전압(VR6)은 도 13과 마찬가지로 VRa만큼 증가되었으나, 제6 프로그램 상태(P6) 및 제7 프로그램 상태(P7)를 분별하기 위한 제7 독출 전압(VR7)은, VRb만큼 전압 레벨이 증가될 수 있다. 예를 들어, 온도 변화에 따라 제6 프로그램 상태(P6) 및 제7 프로그램 상태(P7)의 변동폭이 큰 경우, 도 14와 같이 제어될 수 있다. 도 13 및 도 14에서는 온도 변화에 따라 독출 전압의 전압 레벨이 증가하는 것으로 예시되었으나, 이에 한정되는 것은 아니고, 온도 변화에 따라 독출 전압의 전압 레벨이 감소할 수도 있다.
동작 명령은 독출 명령 이외의 명령일 수도 있다. 예를 들어, 동작 명령은 소거 명령일 수 있다. 이 경우, 도 15에 도시되는 바와 같이, 소거 상태(E)가 제1 전압 레벨에서 제2 전압 레벨로 변경되도록, 소거 명령이 메모리 장치(220)로 입력될 수 있다(S1230). 메모리 장치(220)는 소거 명령에 응답하여, 소거 상태를 E에서 E'로 변경하여 소거 동작을 수행할 수 있다(S1240). 예를 들어, 본 게시의 실시예에서, 에러 발생률이 낮은 온도 구간에서, 기 설정된 소거 상태 E보다 높은 문턱 전압을 갖는 소거 상태 E'로 설정되는 경우, 소프트 이레이즈(soft erase) 상태로 메모리 셀들이 소거될 수 있다. 이 경우, 프로그램 상태 P1~P7로의 프로그램에 소요되는 시간 및 전력 등이 줄어들 수 있다. 또는, 메모리 셀의 열화가 방지될 수도 있다.
예를 들어, 동작 명령은 프로그램 명령일 수 있다. 메모리 장치(220)는 프로그램 명령에 응답하여, 도 16a와 같이, 다수의 스텝(step), 즉 다수의 루프(loop)를 포함하여 프로그램을 수행하는 ISPP(Incremental Step Pulse Program)의 스킴(scheme)으로 프로그램을 수행할 수 있다. 도 16a는 하나의 프로그램 루프(program loop)에 N(N은 2 이상의 정수)개의 스텝이 포함되고, 각 스텝에 두 개의 프로그램 펄스가 포함되는 ISPP 방식을 예시하고 있다.
예를 들어, 제1 스텝에 제1 프로그램 펄스 VP11 및 제2 프로그램 펄스 VP12가 포함되고, 제2 스텝에 제1 프로그램 펄스 VP21 및 제2 프로그램 펄스 VP22가 포함될 수 있다. 이때, 각 스텝마다 이전 스텝의 프로그램 펄스보다 VPa만큼 전압 레벨이 증가한 프로그램 펄스로 프로그램이 수행될 수 있다. 예를 들어, 제2 스텝의 제1 프로그램 펄스 VP21의 전압 레벨이 제1 스텝의 제1 프로그램 펄스 VP1보다 VPa만큼 크게 설정될 수 있다. 도 16a에는 도시되지 아니하였으나 각 스텝에는 검증을 위한 검증 펄스가 더 포함될 수 있다. 다만, 마지막 스텝인 제N 스텝에서는 검증 동작이 생략될 수도 있다.
메모리 컨트롤러(210)는 제1 응답(RSP1)에 포함된 온도 정보(T_inf)에 근거하여, 상기와 같은 프로그램 동작을 지시하는 프로그램 명령을 달리 설정하여 메모리 장치에 전송할 수 있다(S1230). 예를 들어, 도 16b에 도시되는 바와 같이, ISPP의 스텝 개수가 N개에서 M(M은 2 이상의 정수이고 M≠N)개로 증가 또는 감소될 수 있다. 예를 들어, 온도 변화에 따라 메모리 장치(220)의 프로그램 에러(error)가 증가되는 경우, ISPP의 스텝 개수가 M개로 증가될 수 있다. 다만, 온도 변화가 야기되더라도 메모리 장치의 프로그램 에러가 발생되지 아니하는 경우, ISPP의 스텝 개수가 감소시켜 전력 소모 방지 및 시스템 자원 절약 등을 도모할 수 있다.
또는 도 16c에 도시되는 바와 같이, 온도 변화에 따라, ISPP의 각 스텝 사이의 프로그램 펄스의 증가 폭이 달리 설정될 수 있다. 도 16c를 참조하면, 제2 스텝의 제1 프로그램 펄스 VP21의 전압 레벨이 제1 스텝의 제1 프로그램 펄스 VP1보다 VPa1만큼 크게 설정된 반면, 제2 스텝의 제2 프로그램 펄스 VP22의 전압 레벨이 제1 스텝의 제2 프로그램 펄스 VP2보다, VPa1과 다른 VPa2만큼 크게 설정될 수 있다. 또는, 제1 스텝과 제2 스텝 사이의 프로그램 펄스의 전압 레벨의 차이는 VPa1 및 VPa2인 반면, 제N-1 스텝 및 제N 스텝 사이의 프로그램 펄스의 전압 레벨의 차이는 VPb1 및 VPb2로, 그 차이가 상이할 수 있다.
그 밖에, 본 게시의 실시예에 따른 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법에 의하면, 메모리 장치의 온도 정보에 근거하여 달리 설정된 리셋 명령에 의해 메모리 장치가 리셋 될 수 있다. 예를 들어, 리셋 명령은 메모리 장치를 리셋하는데 요구되는 다양한 설정 값을 포함할 수 있는데, 이러한 설정 값이 온도 정보에 따라 달리 설정되어 메모리 장치에 인가될 수 있다.
도 17은 본 게시의 일 실시예에 따른 온도 정보를 포함하는 제1 응답을 출력하는 방법을 나타내는 도면이다. 도 2 및 도 17을 참조하면, 온도 정보를 포함하는 제1 응답을 출력하는 방법(S120)은 메모리 컨트롤러(210)로부터 제1 명령(CMD1)을 상태 독출 명령으로 입력받는 단계(S1721), 상태 독출 명령에 대응되는 제1 응답의 적어도 하나의 예비 비트(reserved bit)에 온도 정보(T_inf)를 포함하는 단계(S1722)를 포함할 수 있다.
메모리 장치(220)가 도 3의 낸드 플래시 메모리 장치(220a)인 경우, 특히 메모리 셀들이 3차원으로 형성되는 VNAND (Vertical NAND) 메모리 장치인 경우, 메모리 장치(220)의 상태 정보, 즉 상태 독출 명령(CMD1)에 대한 제1 응답(RSP1)은 도 18과 같을 수 있다. 제1 응답(RSP1)은 8개의 데이터 입출력 핀(DQ0~DQ7)을 통해 출력될 수 있다. 제1 응답(RSP1)에는 8개의 데이터 입출력 핀(DQ0~DQ7) 중, DQ5 및 DQ6을 이용하여, 메모리 장치(220)가 비지 상태인지 레디 상태인지의 상태 정보를 출력할 수 있다. 제1 응답(RSP1)의 DQ2 내지 DQ4는 모든 동작 명령에 대해 예비 비트(reserved bit)로 규정될 수 있다. 상태 독출 명령(CMD1)에 대한 제1 응답(RSP1)의 각 비트는 각 동작 명령에 대해 달리 정의될 수 있다. 예를 들어, 블록 소거 명령에 대해 DQ0은 패스(pass) 또는 페일(fail) 여부를 나타낼 수 있는 반면, 독출 명령에 대해 DQ0은 사용하지 아니하는, 즉 예비 비트로 정의될 수 있다.
전술된 온도 구간은 예를 들어, 8개로 설정될 수 있고, 이 경우 온도 정보를 포함하기 위해 예비 비트 3개가 모두 사용될 수 있다. 또는 온도 구간은 3개로 설정되고, 예비 비트 3개 중 2개가 사용될 수 있다. 또는 온도 구간은 3개로 설정되되 예비 비트 3개 중 1개만 사용할 수 있다. 이 경우, 예를 들어, 온도 구간이 온도 A 보다 낮은 구간, 온도 A 이상 온도 B보다 낮은 구간, 및 온도 B 이상인 구간으로 나뉠 수 있고, 온도 A 이상 온도 B보다 낮은 구간인 경우는 하나의 예비 비트의 값을 0으로 설정하고, 다른 두 구간인 경우는 하나의 예비 비트의 값을 1로 설정할 수 있다. 그리고, 예비 비트의 값이 1인 제1 응답(RSP1)을 수신한 메모리 컨트롤러의 요구에 따라 온도 A 보다 낮은 구간인지 온도 B 이상인 구간인지에 대한 확인이 요청되면, 다시 예비 비트의 값을 달리 하여 어느 구간인지를 알릴 수 있다.
제1 응답(RSP1)은 온도 정보(T_inf)를 예비 비트에 포함시켜 메모리 장치(220)로부터 출력될 수 있다. 다만, 전술한 바와 같이, 제1 응답(RSP1)은 온도 정보(T_inf)를 포함하지 아니할 수도 있다. 이 경우, 제1 응답(RSP1)은 메모리 장치(220)의 상태 정보, 예를 들어, 메모리 장치(220)가 추가적인 동작 명령을 수행할 수 있는 레디 상태임을 알리는 상태 정보만을 포함할 수 있다.
도 19는 본 게시의 일 실시예에 따른 제1 응답을 나타내는 도면이다. 도 2 및 도 19를 참조하면, 메모리 컨트롤러(210)로부터 각 시점 t1, t2 및 t3에서 순차적으로 프로그램 명령, 독출 명령 및 독출 명령이 순차적으로 인가될 수 있다. 다음으로 시점 t4에서 메모리 컨트롤러(210)로부터 메모리 장치(220)로 상태 독출 명령(70h)이 인가되면, 메모리 장치(200)는 상태 독출 명령에 대한 제1 응답(RSP1)으로 마지막으로 인가된 명령, 즉 시점 t3에서 인가된 독출 명령에 대한 처리 상태를 나타낸다. 예를 들어, 제1 응답(RSP1)은 DQ5 및 DQ6을 1로 설정함으로써, 시점 t3에서 인가된 독출 명령이 처리되어 다른 동작 명령이 처리될 수 있는 레디 상태임을 알릴 수 있다.
그런데, 전술된 바와 같이, 메모리 장치(220)에 대한 온도 정보(T_inf)는 마지막 프로그램 명령이 수행되는 때에 생성될 수 있다. 따라서, 상태 독출 명령에 대한 제1 응답(RSP1)은 시점 t1에서 인가된 프로그램 명령의 수행 시의 메모리 장치(220)에 대한 온도 정보(T_inf)를 예비 비트에 포함하여 생성될 수 있다. 이처럼 본 게시의 실시예에 의하면, 상태 독출 명령에 대한 제1 응답(RSP1)이 메모리 장치(220)의 현재 상태에 대한 정보뿐 아니라, 이전 상태에 대한 정보를 함께 포함할 수 있다.
이렇듯, 본 발명의 실시예에 따른 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법에 의하면, 온도 센싱을 위한 별도의 시퀀스(sequence)가 아닌, 기 설정된 명령에 대한 상태 독출 명령에 대한 시퀀스를 이용하여 메모리 장치의 온도 정보를 메모리 컨트롤러로 전송함으로써, 메모리 장치 또는 메모리 시스템의 오버 헤드(overhead)를 줄일 수 있다.
도 20은 본 게시의 일 실시예에 따른 메모리 장치의 동작 방법을 나타내는 도면이고, 도 21은 본 게시의 일 실시예에 따른 메모리 시스템의 동작 방법을 나타내는 도면이다. 먼저, 도 2 및 도 20을 참조하면, 메모리 장치(220)의 동작 방법은 온도 센서로부터 온도를 센싱하여 온도 정보(T_inf)로 생성하는 단계(S2010), 입력되는 상태 독출 명령(CMD1)의 응답의 예비 비트에 온도 정보(T_inf)를 포함하여 출력하는 단계(S2020) 및 온도 정보(T_inf)에 따라 달리 설정되어 입력되는 동작 명령을 실행하는 단계(S2030)를 포함할 수 있다. 온도 정보(T_inf)로 생성하는 단계(S2010)는 도 1의 단계 S110 등과 같고, 입력되는 상태 독출 명령(CMD1)의 응답의 예비 비트에 온도 정보(T_inf)를 포함하여 출력하는 단계(S2020)는 도 1의 단계 S120 등과 같으며, 온도 정보(T_inf)에 따라 달리 설정되어 입력되는 동작 명령을 실행하는 단계(S2030)는 도 13 내지 도 16에서 설명된 바와 같다.
다음으로, 도 2 및 도 21을 참조하면, 메모리 시스템(200)의 동작 방법은 메모리 컨트롤러(210)가 메모리 장치(220)로 상태 독출 명령을 인가하는 단계(S2110), 메모리 장치(220)가 메모리 컨트롤러(210)로부터 입력되는 상태 독출 명령(CMD1)의 응답의 예비 비트에 온도 정보(T_inf)를 포함하여 출력하는 단계(S2120), 메모리 컨트롤러(210)가 온도 정보(T_inf)에 근거하여 동작 명령을 생성하는 단계(S2130) 및 온도 정보(T_inf)에 따라 달리 설정되어 입력되는 동작 명령을 실행하는 단계(S2140)를 포함할 수 있다. 그 밖에, 메모리 컨트롤러(210)는 메모리 장치(220)로 도 5 내지 도 7의 온도 종류 또는 도 8a 등의 온도 구간 등에 대한 제어를 수행할 수도 있다. 도 20 및 도 21의 방법은 전술된 메모리 장치에 대한 제어 방법에서 설명되었는 바, 이에 대한 더 자세한 설명은 생략한다.
도 22a는 본 게시의 일 실시예에 따른 메모리 장치에 대한 제어 방법을 나타내는 도면이다. 도 22a를 참조하면, 본 게시의 일 실시예에 따른 메모리 장치에 대한 제어 방법은 메모리 장치로 온도 센싱에 대한 모드 신호가 입력되는 단계(S2210), 모드 신호가 메모리 컨트롤러(210)가 메모리 장치(220)에 셋 피쳐(set feature)를 수행하기 위한 제1 모드를 나타내는지를 판단하는 단계(S2220), 모드 신호가 제1 모드를 나타내는 경우(S2220의 YES), 메모리 컨트롤러(210)가 제1 모드에서 메모리 장치(220)로 온도 정보를 요청하고, 메모리 장치(220)는 이의 요청으로 온도 정보(T_inf)를 별도로 메모리 컨트롤러(210)에 전송하는 단계(S2230) 및 모드 신호가 제1 모드를 나타내지 아니하는 경우(S2220의 NO), 즉, 독출 및 프로그램 등의 수행을 위한 노말 모드를 나타내는 경우, 메모리 컨트롤러(210)로부터 메모리 장치(220)로 입력되는 상태 독출 명령의 응답의 예비 비트에 온도 정보(T_inf)를 포함하여 출력하는 단계(S2240)를 포함할 수 있다. 제1 모드에서 입력된 온도 정보의 요청에 대해, 메모리 장치(220)는 온도 정보를 센싱하고, 온도 정보가 센싱되는 동안 메모리 컨트롤러(210)는 웨이팅(waiting) 상태에 있을 수 있다. 제1 모드에서의 온도 정보는 다른 정보에 포함되지 아니하고 별도로 메모리 컨트롤러(210)에 전송될 수 있다. 메모리 장치의 온도 센싱을 위해 별도의 시퀀스(sequence)가 아닌, 노말 모드에서 기 설정된 동작 명령에 대한 처리 시퀀스를 이용하는 경우, 전술된 바와 같이, 시스템 오버 헤드를 줄일 수 있다. 다만, 필요에 따라, 별도의 모드(제1 모드)를 통해 온도 정보가 센싱될 수도 있다.
도 22b는 본 게시의 다른 실시예에 따른 메모리 장치에 대한 제어 방법을 나타낸다. 도 22b를 참조하면, 본 게시의 다른 실시예에 따른 메모리 장치에 대한 제어 방법은 메모리 장치로 제1 동작 명령이 입력되는 단계(S2310), 메모리 장치에서의 제1 동작 명령의 처리에 따른 메모리 장치의 상태에 대한 정보를 요청하는 상태 독출 명령이 입력되는 단계(S2320) 및 메모리 장치가 상태 독출 명령에 대한 응답의 예비 비트에 온도 정보를 포함하여 출력하는 단계(S2330)을 포함한다. 제1 동작 명령은 프로그램 명령, 독출 명령 및 소거 명령 등일 수 있다. 전술된 도 19의 예와 같이, 상태 정보 명령은 시점 t3에서의 독출 명령이 처리되어 메모리 장치가 레디 상태가 되었는지를 요청하기 위해, 메모리 장치로 인가될 수 있다. 이에 메모리 장치는 상태 독출 명령에 대한 응답의 예비 비트에 온도 정보를 포함하여 출력할 수 있다.
이상에서 설명된 메모리 장치는 VNAND 플래시 메모리 장치일 수 있다. 이에 대하여 설명한다. 도 23 내지 도 26을 참조하여 VNAND 플래시 메모리 장치의 메모리 셀 어레이의 구현 예를 설명하면 다음과 같다. VNAND 플래시 메모리 장치의 메모리 셀 어레이는 다수의 메모리 블록들을 포함할 수 있으며, 도 23에서는 어느 하나의 메모리 블록(예컨대, 제1 메모리 블록(BLK1))이 도시된다.
도 23을 참조하면, 제1 메모리 블록(BLK1)은 기판(SUB), 다수의 셀 스트링(CST), 더미 워드라인(DWL), 노멀 워드라인(NWL), 비트라인(BL), 접지 선택 라인(GSL) 및 공통 소스 라인(CSL)을 포함할 수 있다. 이하에서 설명되는 제1 메모리 블록(BLK1)에 구비되는 셀 스트링(CST), 워드라인(WL) 및 비트라인(BL) 등의 개수는 설명의 편의를 위해 특정한 개수로 기술될 뿐이고, 그 개수에 한정되지 아니하고 다양한 개수로 구비될 수 있음 알려둔다. 그 밖에, 후술되는 셀 스트링(CST)에 구비되는 노멀 셀 등의 개수 또한 일 예로 기술된다.
셀 스트링(CST)은 비트라인(BL)과 공통 소스 라인(CSL) 사이에 연결될 수 있다. 전술한 바와 같이, 셀 스트링(CST)은 기판(SUB)으로부터 수직 방향(Z)으로 신장될 수 있다. 셀 스트링(CST)은 비트라인(BL) 및 공통 소스 라인(CSL) 사이에 직렬로 연결되는 스트링 선택 트랜지스터(SST), 더미 셀(DC), 다수의 노멀 셀(MC)들, 및 접지 선택 트랜지스터(GST)를 포함할 수 있다. 예를 들어, 셀 스트링 CST11은 비트라인 BL1 및 공통 소스 라인(CSL) 사이에 직렬로 연결되는 스트링 선택 트랜지스터(SST), 더미 셀(DC), 노멀 셀들(MC1~MCn), 및 접지 선택 트랜지스터(GST)를 포함할 수 있다.
스트링 선택 트랜지스터(SST)는 열의 방향(Y)으로 연장된 스트링 선택 라인(SSL)과 연결되어 제어될 수 있고, 접지 선택 트랜지스터(GST)는 행의 방향(X) 및 열의 방향(Y)으로 연장된 접지 선택 라인(GSL)과 연결되어 제어될 수 있다. 예를 들어, 셀 스트링 CST11의 스트링 선택 트랜지스터(SST)는 스트링 선택 라인 SSL1에 연결되어 제어되고, 셀 스트링 CST12의 스트링 선택 트랜지스터(SST)는 스트링 선택 라인 SSL2에 연결되어 제어될 수 있다. 그리고, 셀 스트링 CST11, CST12, CST21, 및 CST22의 접지 선택 트랜지스터(GST)는 공유되는 접지 선택 라인(GSL)에 함께 연결되어 제어될 수 있다.
더미 셀(DC)은 행의 방향(X) 및 열의 방향(Y)으로 연장된 더미 워드 라인(DWL)과 연결되어 제어될 수 있고, 각 노말 셀(NC) 또한, 행의 방향(X) 및 열의 방향(Y)으로 연장된 노멀 워드라인(NWL)과 연결되어 제어될 수 있다. 예를 들어, 셀 스트링 CST11, CST12, CST21, 및 CST22의 더미 셀(DC)은 공유되는 더미 워드라인(DWL)에 함께 연결되어 제어될 수 있다. 더미 셀(DC)은 각 셀 스트링(CST)의 동작 특성을 향상시키기 위해 구비될 수 있다. 예를 들어, 각 셀 스트링(CST)의 스트링 선택 트랜지스터(SST)의 열화에 의한 셀 스트링(CST)에 대한 영향을 감소시키거나, 셀 스트링(CST)의 노멀 셀(NC)에 대한 동작 시에 스트링 선택 트랜지스터(SST)와 노멀 셀(NC)에 인가되는 전압의 차이에 의한 셀 스트링(CST)의 열화를 방지하기 위해 사용될 수 있다.
노멀 셀들(MC1~MCn)에는 데이터가 기록된다. 셀 스트링 CST11, CST12, CST21, 및 CST22의 노말 셀들(MC1~MCn)은 공유되는 노멀 워드라인(NWL)에 함께 연결되어 제어될 수 있다.
비트라인(BL)은 행의 방향(X)으로 배열된 다수의 셀 스트링(CST)과 연결될 수 있다. 예를 들어, 비트라인 BL1에는 셀 스트링 CST11 및 셀 스트링 CST12이 연결되고, 비트라인 BL2에는 셀 스트링 CST21 및 셀 스트링 CST22이 연결될 수 있다. 전술한 바와 같이, 메모리 셀 어레이는 도 2에 도시된 것보다 더 많은 수의 비트라인(BL) 및 셀 스트링(CST)을 포함할 수 있다.
또한, 도 23에서는 각 셀 스트링(CST)이 하나의 더미 셀(DC)만을 포함하는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 제1 메모리 블록(BLK1)의 다른 예를 나타내는 도 24를 참조하면, 기판(SUB)으로부터 수직 방향(Z)으로 적층되는 층들은 각각, 스트링 선택 라인(SSL), 더미 워드라인(DWL), 노멀 워드라인(NWL) 및 접지 선택 라인(GSL)으로 도시되었다. 이들 각각은 각 셀 스트링(CST)의 스트링 선택 트랜지스터(SST), 더미 셀(DC), 노멀 셀들(MC), 및 접지 선택 트랜지스터(GST)에 연결되는데, 도시의 편의를 위해 각 층에 해당 트랜지스터 또는 셀은 도시하지 아니하였다.
도 24에 도시되는 바와 같이, 더미 워드라인(DWL)은 스트링 선택 라인(SSL)에 인접한 두 개의 층(DWLa, DWLb)으로 구현될 수 있다. 나아가, 제1 메모리 블록(BLK1)의 다른 예를 나타내는 도 25를 참조하면, 더미 워드라인(DWL)은 스트링 선택 라인(SSL)에 인접한 두 개의 층(DWLa, DWLb) 및 접지 선택 라인(GSL)에 인접한 두 개의 층(DWLc, DWLd)으로 구현될 수 있다. 다만, 이에 한정되는 것은 아니고, 더미 워드라인(DWL)은 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL) 각각에 인접하여 하나의 층씩 구비될 수도 있다. 더미 셀(DC) 또는 더미 워드라인(DWL)으로 지시된 층은 메모리 장치(220)의 동작 시에 스트링 선택 라인(SSL), 더미 워드라인(DWL), 노멀 워드라인(NWL) 및 접지 선택 라인(GSL)으로 인가되는 전압에 의한, 셀 스트링(CST) 내에서의 원하지 아니한 영향을 최소화하기 위해 구비될 수 있다.
도 26은 도 24의 메모리 셀 어레이를 선 A-A'를 기준으로 나타내는 단면도이다. 도 26을 참조하면, 제1 타입의 도전형을 갖는 기판(SUB) 상에, 제1 타입의 도전형과 상이한 도전형인 제2 타입의 웰(well, WEL)이 형성된다. 제1 타입은 p 타입이고, 제2 타입은 n 타입일 수 있다. 다만, 이에 한정되는 것은 아니다. 쌍을 이루는 인접한 두 웰(WEL) 사이의 상부에 교대로 적층되는 절연 패턴(IPT)과 도전 패턴(CPT)이 형성될 수 있다. 절연 패턴(IPT)은 실리콘 산화물(silicon oxide)이고 도전 패턴(CPT)은 폴리 실리콘(poly silicon)일 수 있다. 절연 패턴(IPT)과 도전 패턴(CPT)은 화학기상증착 방식으로 형성될 수 있다. 전술된 스트링 선택 트랜지스터(SST), 더미 셀(DC), 노멀 셀들(MC), 및 접지 선택 트랜지스터(GST)의 게이트(gate)는 도전 패턴(CPT)에 의해 구현될 수 있다.
그리고, 절연 패턴(IPT)과 도전 패턴(CPT)이 교대로 적층된 두 적층 구조체들 사이에서 기판(SUB)과 콘택 플러그(CPL), 드레인(drain))을 연결하는 채널 구조체(CST)가 형성될 수 있다. 채널 구조체(CST)는 필러(pillar, CSTa)와 채널 영역(CSTb)을 포함할 수 있다. 채널 구조체(CST)의 필러(CSTa)는 절연 물질로 구성될 수 있다.
이렇듯, 셀 스트링(CST)에 포함되는 스트링 선택 트랜지스터(SST), 더미 셀(DC), 노멀 셀들(MC), 및 접지 선택 트랜지스터(GST)는 동일한 채널을 공유할 수 있다. 도 26에 도시된 바와 같이, 채널 구조체(CST)는 기판(SUB)과 수직한 방향(Z)으로 연장되도록 형성될 수 있다. 채널 구조체(CST)는, 도전 패턴이 형성된 후에 채널 구조체(CST)가 형성되는 채널 라스트(channel last) 구조(예를 들어, BiCS(bit-cost scalable) 구조)일 수도 있고, 채널 구조체(CST)가 먼저 형성되고 이후 도전 패턴이 형성되는 채널 퍼스트(channel first) 구조(예를 들어, TCAT(terabit cell array transistor) 구조)의 채널일 수도 있다.
상기와 같은 구조의 VNAND 플래시 메모리 장치는 3차원 원통형의 부도체의 얇은 막에 전하를 저장하는 CTF(Charge Trap Flash) 구조로 메모리 셀을 구비하는데, 이러한 3차원의 CTF 셀은 온도 변화에 특히 민감할 수 있다. 본 게시의 실시예에 따른 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법에 의하면, 메모리 장치의 온도 변화를 효율적으로 센싱하고, 그에 따른 최적의 제어를 수행할 수 있다.
도 27은 본 게시의 일 실시예에 따른 메모리 모듈을 나타내는 도면이다. 도 27을 참조하면, 메모리 모듈(2700)은 메모리 칩(2721~2724)들 및 제어 칩(2710)을 포함할 수 있다. 메모리 칩(2721~324)들은 데이터를 저장할 수 있다. 제어 칩(2710)은 외부의 메모리 컨트롤러로부터 전송되는 각종 신호에 응답하여, 메모리 칩들(2721~2724)을 제어할 수 있다. 예를 들어, 제어 칩(2710)은 외부로부터 전송되는 칩 선택 신호에 대응되는 메모리 칩(2721~324)을 활성화할 수 있고, 각 메모리 칩(2721~2724)들에서 독출되는 데이터에 대한 에러 체크 및 정정 동작을 수행할 수 있다. 예를 들어, 메모리 칩(2721~2724)들은 각각, 도 2의 메모리 장치(220)일 수 있다. 따라서, 본 게시의 실시예에 따른 메모리 모듈(2700)은 메모리 칩(2721~2724)들로부터 온도를 오버헤드를 야기하지 아니하면서도 메모리 모듈(2700)의 동작 상태에 최적화된 방법으로 제어 칩(2710)에 전송할 수 있다. 제어 칩(2710)은 메모리 칩(2721~2724)들로부터 전송되는 온도 정보를 외부의 메모리 컨트롤러로 전송할 수 있다.
도 28은 본 게시의 일 실시예에 따른 메모리 카드를 나타내는 도면이다. 메모리 카드(2800)는 모바일 기기나 데스크 탑 컴퓨터와 같은 전자기기에 연결하여 사용할 수 있는 휴대용 저장장치가 될 수 있다. 도 28에 도시된 바와 같이, 상기 메모리 카드(2800)는 메모리 컨트롤러(2810), 메모리 장치(2820) 및 포트 영역(2830)을 구비할 수 있다. 메모리 카드(2800)는 포트 영역(2830)을 통해서 외부의 호스트(미도시)와 통신할 수 있고, 메모리 컨트롤러(2810)는 메모리 장치(2820)를 제어할 수 있다. 메모리 컨트롤러(2810)는 프로그램을 저장하는 ROM(미도시)으로부터 프로그램을 읽어서 수행할 수 있다. 본 게시의 실시예에 따라, 메모리 컨트롤러(2810)는 메모리 장치(2820)로 전압 레벨의 제어 및/또는 전압 상승 타이밍의 제어를 위한 각종 정보를 제공할 수 있으며, 또한 메모리 장치(2820)는 수신된 정보에 기반하여 워드라인으로 제공되는 전압들의 상승 타이밍을 조절할 수 있다.
도 29는 본 게시의 일 실시예에 따른 SSD(Solid State Device)를 나타내는 도면이다. 도 29를 참조하면, 본 게시의 일 실시예에 따른 SSD(2900)는 NAND 컨트롤러(2910) 및 다수의 NAND 칩(2920)을 포함할 수 있다. NAND 컨트롤러(2910)는 채널들(CH1, CH2, …, CHi)에 연결되는 다수의 NAND 칩(2920)에 대한 전술된 제어를 수행할 수 있다.
도 30은 본 게시의 일 실시예에 따른 불휘발성 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 블록도이다. 본 게시의 일실시예에 따른 컴퓨팅 시스템(3000)은 모바일 기기나 데스크 탑 컴퓨터 등일 수 있고, CPU 등을 포함하는 호스트(3010), 램(3020), 유저 인터페이스(3030) 및 장치 드라이버(3040)를 포함할 수 있으며, 이들 구성요소는 각각 버스(3060)에 전기적으로 연결되어 있다. 불휘발성 저장 시스템(3050)은 장치 드라이버(3040)과 연결될 수 있다. 호스트(3010)는 컴퓨팅 시스템(3000) 전체를 제어하고, 유저 인터페이스(3030)를 통해서 입력된 유저의 명령에 대응하는 연산을 수행할 수 있다. 램(3020)은 호스트(3010)의 데이터 메모리 역할을 할 수 있고, 호스트(3010)는 장치 드라이버(3040)를 통해서 불휘발성 저장 시스템(3050)에 유저 데이터를 기록하거나 독출할 수 있다. 또한 도 30에서는 불휘발성 저장 시스템(3050)의 동작 및 관리를 제어하기 위한 장치 드라이버(3040)가 호스트(3010)의 외부에 구비되는 것으로 도시되었으나, 장치 드라이버(3040)는 호스트(3010)의 내부에 구비되어도 무방하다. 컴퓨팅 시스템(3000)은 전술된 제어 방법으로 불휘발성 저장 시스템(3050)을 제어할 수 있다.
도 31은 본 게시의 일 실시예에 따른 메모리 시스템이 장착된 이동 단말기의 일 예를 나타내는 도면이다. 도 31의 이동 단말기(3100)에는 본 게시의 일 실시예에 따른 메모리 시스템이 장착될 수 있다. 이동 단말기(3100)는 기능이 제한되어 있지 않고 응용 프로그램을 통해 상당 부분의 기능을 변경하거나 확장할 수 있는 스마트폰일 수 있다. 이동 단말기(3100)는, 무선기지국과 RF신호를 교환하기 위한 내장 안테나(3110)을 포함하고, 카메라(3130)에 의해 촬영된 영상들 또는 안테나(3110)에 의해 수신되어 복호화된 영상들을 디스플레이하기 위한 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diodes)화면 같은 디스플레이화면(3120)를 포함한다. 이동 단말기(3100)는 제어버튼, 터치패널을 포함하는 동작 패널(3140)를 포함할 수 있다. 또한 디스플레이화면(3120)이 터치스크린인 경우, 동작 패널(3140)은 디스플레이화면(3120)의 터치감지패널을 더 포함할 수 있다. 이동 단말기(3100)은 음성, 음향을 출력하기 위한 스피커(3180) 또는 다른 형태의 음향출력부와, 음성, 음향이 입력되는 마이크로폰(3150) 또는 다른 형태의 음향입력부를 포함한다. 이동 단말기(3100)는 비디오 및 정지영상을 촬영하기 위한 CCD 카메라와 같은 카메라(3130)를 더 포함한다. 또한, 이동 단말기(3100)는 카메라(3130)에 의해 촬영되거나 이메일(E-mail)로 수신되거나 다른 형태로 획득된 비디오나 정지영상들과 같이, 부호화되거나 복호화된 데이터를 저장하기 위한 저장매체(3170), 그리고 저장매체(3170)를 이동 단말기(3100)에 장착하기 위한 슬롯(3160)을 포함할 수 있다. 이동 단말기(3100)는 전술된 제어 방법으로 저장매체(3170)를 제어할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 게시를 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 본 게시에 의한 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
200: 메모리 시스템
210: 메모리 컨트롤러
220: 메모리 장치
CMD1: 제1 명령
RSP1: 제1 응답
T_inf: 온도 정보

Claims (20)

  1. 메모리 장치(memory device)의 온도를 체크(check)하여 온도 정보를 생성하는 단계; 및
    입력되는 제1 명령에 대한 응답으로, 상기 메모리 장치가 동작 명령을 입력받아 수행할 수 있는 준비 상태인지 여부인 상태 정보를 알리는, 제1 응답을 출력하는 단계를 포함하고,
    상기 제1 응답을 출력하는 단계는,
    상기 체크된 온도가 미리 결정된 제1 온도 범위 내임에 응답하여 상기 온도 정보를 포함하지 않는 상기 상태 정보를 출력하는 단계; 및
    상기 체크된 온도가 상기 제1 온도 범위 외임에 응답하여 상기 온도 정보를 포함하는 상기 상태 정보를 출력하는 단계를 포함하는 것을 특징으로 하는 메모리 장치에 대한 제어 방법.
  2. 제1항에 있어서,
    상기 메모리 장치의 온도를 체크하여 온도 정보로 생성하는 단계는, 상기 메모리 장치에서 수행되는 메모리 장치에 대한 제어 방법.
  3. 제1항에 있어서,
    상기 메모리 장치의 온도를 체크하여 온도 정보로 생성하는 단계는, 상기 메모리 장치에서 제1 동작이 수행되는 때에 온도를 체크하여 상기 온도 정보로 생성하는 단계를 포함하는 메모리 장치에 대한 제어 방법.
  4. 제3항에 있어서, 상기 제1 동작은,
    프로그램(program), 독출, 소거 및 리셋(reset) 동작 중 적어도 하나인 메모리 장치에 대한 제어 방법.
  5. 제1항에 있어서,
    상기 메모리 장치의 온도를 체크하여 온도 정보로 생성하는 단계는, 메모리 컨트롤러로부터 상기 메모리 장치로 상태 독출 명령(Read Status command)이 수신되는 때에, 상기 메모리 장치에서 온도를 체크하여 상기 온도 정보로 생성하는 단계를 포함하는 메모리 장치에 대한 제어 방법.
  6. 제1항에 있어서,
    상기 메모리 장치의 온도를 체크하여 온도 정보로 생성하는 단계는, 제1 주기마다 상기 메모리 장치에서 온도를 체크하여 상기 온도 정보로 생성하는 단계를 포함하는 메모리 장치에 대한 제어 방법.
  7. 제1항에 있어서,
    상기 메모리 장치에 대한 적어도 둘 이상의 온도 구간을 설정하는 단계; 및
    상기 체크된 온도가 상기 적어도 둘 이상의 온도 구간 중 어느 온도 구간의 온도 값을 나타내는지를 판단하는 단계를 더 포함하고,
    상기 메모리 장치의 온도를 체크하여 온도 정보로 생성하는 단계는,
    상기 체크된 온도가 포함되는 온도 구간을 상기 온도 정보로 생성하는 단계를 포함하는 메모리 장치에 대한 제어 방법.
  8. 제7항에 있어서, 상기 제1 응답을 출력하는 단계는,
    상기 체크된 온도가, 상기 적어도 둘 이상의 온도 구간 중, 제1 온도 구간 이외의 온도 값을 나타내는 경우에 상기 제1 응답을 출력하는 단계를 포함하는 메모리 장치에 대한 제어 방법.
  9. 제7항에 있어서, 상기 제1 응답을 출력하는 단계는,
    상기 제1 응답에, 상기 적어도 둘 이상의 온도 구간 중, 상기 온도 정보가 나타내는 온도 구간에 대한 인덱스(index)를 더 포함하는 단계를 포함하는 메모리 장치에 대한 제어 방법.
  10. 제1항에 있어서,
    상기 온도 정보에 따라 달리 설정된 상기 동작 명령이 상기 메모리 장치로 입력되는 단계; 및
    상기 메모리 장치에서 상기 동작 명령이 실행되는 단계를 더 포함하는 메모리 장치에 대한 제어 방법.
  11. 제10항에 있어서, 상기 온도 정보에 따라 달리 설정된 상기 동작 명령이 상기 메모리 장치로 입력되는 단계는,
    상기 온도 정보에 따라, 독출 전압의 전압 레벨, 프로그램 전압의 전압 레벨, 소거 전압의 전압 레벨, ISPP(Incremental Step Pulse Program)의 스텝(step) 개수 및 ISPP의 각 스텝의 프로그램 펄스의 전압 레벨 중 적어도 하나가 달리 설정된 상기 동작 명령이 상기 메모리 장치로 입력되는 단계를 포함하는 메모리 장치에 대한 제어 방법.
  12. 제1항에 있어서, 상기 제1 응답을 출력하는 단계는,
    메모리 컨트롤러로부터 상기 제1 명령을 상태 독출 명령(Read Status command)로 입력받는 단계; 및
    상기 상태 독출 명령에 대응되는 제1 응답의 적어도 하나의 예비 비트(reserved bit)에 상기 온도 정보를 포함하는 단계를 포함하는 메모리 장치에 대한 제어 방법.
  13. 제1항에 있어서,
    상기 제1 명령은 상태 독출 명령인 메모리 장치에 대한 제어 방법.
  14. 제1항에 있어서,
    상기 메모리 장치는 VNAND(Vertical NAND)를 포함하는 메모리 장치에 대한 제어 방법.
  15. 온도를 센싱하는 온도 센서;
    상기 온도 센서에서 센싱된 온도 센싱 값에 대응되는 온도 정보를 생성하는 온도 정보 생성부; 및
    입력되는 상태 독출 명령에 대한 응답의 예비 비트에 상기 온도 정보를 포함하여 출력하는 온도 정보 출력부를 포함하고,
    상기 온도 정보 출력부는,
    상기 온도 센싱 값이 미리 결정된 제1 온도 범위 외임에 응답하여 메모리 장치가 동작 준비 상태인지 여부를 알리는 상태 정보에 상기 온도 정보를 포함하여 출력하고, 상기 온도 센싱 값이 상기 제1 온도 범위 내임에 응답하여 상기 온도 정보를 포함하지 않은 상기 상태 정보를 출력하는 것을 특징으로 하는 메모리 장치.
  16. 제15항에 있어서, 상기 메모리 장치는,
    입력되는 명령, 상기 메모리 장치가 양산되는 때에 설정된 트림 정보(trim information) 및 메모리 장치의 상태 정보 중 적어도 하나에 응답하여, 상기 온도 정보 생성부가 상기 온도 센싱 값이 포함되는 온도 구간을 상기 온도 정보로 생성하도록 제어하는 제1 제어 신호를 생성하는 온도 정보 제어부를 더 포함하는 메모리 장치.
  17. 제15항에 있어서, 상기 메모리 장치는,
    상기 온도 센싱 값이 센싱되는 시점을 제어하는 제2 제어 신호를 생성하여 상기 온도 센서 및 상기 온도 정보 생성부로 인가하는 온도 정보 제어부를 더 포함하는 메모리 장치.
  18. 제15항에 있어서,
    상기 메모리 장치는 VNAND(Vertical NAND)를 포함하는 메모리 장치.
  19. 메모리 장치로 제1 동작 명령이 입력되는 단계;
    상기 메모리 장치에서의 제1 동작 명령의 처리에 따른 메모리 장치의 상태에 대한 정보를 요청하는 상태 독출 명령이 상기 메모리 장치로 입력되는 단계; 및
    상기 상태 독출 명령에 대한 응답의 예비 비트에 상기 메모리 장치의 온도 정보가 포함되어, 상기 메모리 장치로부터 출력되는 단계를 포함하고,
    상기 메모리 장치로부터 출력되는 단계는,
    상기 메모리 장치의 온도가 미리 결정된 제1 온도 범위 외임에 응답하여 상기 온도 정보를 포함하는 상기 상태에 대한 정보가 출력되는 단계; 및
    상기 온도가 상기 제1 온도 범위 내임에 응답하여 상기 온도 정보를 포함하지 않은 상기 상태에 대한 정보가 출력되는 단계를 포함하는 것을 특징으로 하는 메모리 장치에 대한 제어 방법.
  20. 메모리 장치로 제1 동작 명령이 입력된 후에 제2 동작 명령이 입력되는 단계;
    상기 메모리 장치에서의, 상기 제2 동작 명령의 처리에 따른 메모리 장치의 상태에 대한 정보를 요청하는 상태 독출 명령이 상기 메모리 장치로 입력되는 단계; 및
    상기 메모리 장치에서 상기 제1 동작 명령이 수행되는 때의 상기 메모리 장치의 온도를 나타내는 온도 정보가, 상기 상태 독출 명령에 대한 응답의 예비 비트에 포함되어, 상기 메모리 장치로부터 출력되는 단계를 포함하고,
    상기 메모리 장치로부터 출력되는 단계는,
    상기 온도가 미리 결정된 제1 온도 범위 외임에 응답하여 상기 온도 정보를 포함하는 상기 상태에 대한 정보가 출력되는 단계; 및
    상기 온도가 상기 제1 온도 범위 내임에 응답하여 상기 온도 정보를 포함하지 않은 상기 상태에 대한 정보가 출력되는 단계를 포함하는 것을 특징으로 하는 메모리 장치에 대한 제어 방법.
KR1020140132018A 2014-09-30 2014-09-30 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법 Active KR102251810B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140132018A KR102251810B1 (ko) 2014-09-30 2014-09-30 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법
US14/796,497 US10522197B2 (en) 2014-09-30 2015-07-10 Memory device, memory system, and method of controlling memory device
DE102015114592.8A DE102015114592A1 (de) 2014-09-30 2015-09-01 Speichervorrichtung, Speichersystem und Verfahren zum Steuern einer Speichervorrichtung
CN201510628975.3A CN105469824B (zh) 2014-09-30 2015-09-28 控制存储器装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140132018A KR102251810B1 (ko) 2014-09-30 2014-09-30 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법

Publications (2)

Publication Number Publication Date
KR20160038642A KR20160038642A (ko) 2016-04-07
KR102251810B1 true KR102251810B1 (ko) 2021-05-13

Family

ID=55485927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140132018A Active KR102251810B1 (ko) 2014-09-30 2014-09-30 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법

Country Status (4)

Country Link
US (1) US10522197B2 (ko)
KR (1) KR102251810B1 (ko)
CN (1) CN105469824B (ko)
DE (1) DE102015114592A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102239356B1 (ko) * 2015-02-17 2021-04-13 삼성전자주식회사 클록 제어 유닛 또는 전원 제어 유닛을 포함하는 저장 장치와 메모리 시스템, 그리고 그것의 동작 방법
JP6640677B2 (ja) 2016-08-19 2020-02-05 キオクシア株式会社 半導体記憶装置
US10270678B2 (en) * 2016-08-30 2019-04-23 SK Hynix Inc. System including master device and slave device, and operation method of the system
JP6779822B2 (ja) * 2017-03-24 2020-11-04 キオクシア株式会社 メモリシステム
KR20180115846A (ko) * 2017-04-13 2018-10-24 에스케이하이닉스 주식회사 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR102671475B1 (ko) * 2017-07-24 2024-06-04 삼성전자주식회사 스토리지 장치 및 스토리지 장치를 포함하는 전자 장치
CN109298833B (zh) * 2017-07-24 2021-05-04 三星电子株式会社 存储设备及对包括其的电子设备的温度控制
KR20190016191A (ko) 2017-08-08 2019-02-18 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10331377B2 (en) * 2017-11-01 2019-06-25 Micron Technology, Inc. NAND flash thermal alerting
US11061606B2 (en) * 2018-06-29 2021-07-13 Micron Technology, Inc. NAND temperature-aware operations
KR20200020269A (ko) * 2018-08-16 2020-02-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
JP7214464B2 (ja) * 2018-12-20 2023-01-30 キオクシア株式会社 半導体記憶装置
WO2020237456A1 (en) * 2019-05-27 2020-12-03 Intel Corporation Thermometer sample and hold design for non-volatile memory
CN114287036A (zh) * 2019-08-23 2022-04-05 美光科技公司 基于温度的存储器管理
JP7381269B2 (ja) * 2019-09-20 2023-11-15 キオクシア株式会社 ストレージコントローラ、ストレージ装置及びストレージ装置の制御方法
KR20210055376A (ko) * 2019-11-07 2021-05-17 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
TWI723712B (zh) * 2019-12-30 2021-04-01 宏碁股份有限公司 溫度控制方法與資料儲存系統
CN111462804B (zh) * 2020-03-27 2021-05-28 长江存储科技有限责任公司 存储器的编程方法及存储器的编程装置
KR20210135376A (ko) 2020-05-04 2021-11-15 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치, 그리고 불휘발성 메모리 장치의 동작 방법
KR102893633B1 (ko) 2020-07-02 2025-12-02 삼성전자주식회사 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
US12136461B2 (en) * 2021-08-05 2024-11-05 Macronix International Co., Ltd. Memory programming operation comprising preprogramming memory cells
US12266397B2 (en) 2022-01-27 2025-04-01 Changxin Memory Technologies, Inc. Amplification circuit, control method, and memory
CN116564371A (zh) * 2022-01-27 2023-08-08 长鑫存储技术有限公司 放大电路、控制方法和存储器
US12315555B2 (en) 2022-01-27 2025-05-27 Changxin Memory Technologies, Inc. Amplification circuit, control method, and memory
US11887657B2 (en) 2022-01-27 2024-01-30 Changxin Memory Technologies, Inc. Amplifier circuit, control method, and memory
US11922054B2 (en) * 2022-04-01 2024-03-05 Micron Technology, Inc. Techniques for temperature-based access operations

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464256B1 (ko) 2008-06-13 2014-11-25 삼성전자주식회사 온도 센서를 포함하는 메모리 시스템
US8027194B2 (en) 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US7013336B1 (en) * 1999-03-31 2006-03-14 International Business Machines Corporation Method and structure for efficiently retrieving status for SCSI accessed fault-tolerant enclosure (SAF-TE) systems
US6754664B1 (en) * 1999-07-02 2004-06-22 Microsoft Corporation Schema-based computer system health monitoring
US7325177B2 (en) * 2004-11-17 2008-01-29 Silicon Storage Technology, Inc. Test circuit and method for multilevel cell flash memory
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
US7620783B2 (en) * 2005-02-14 2009-11-17 Qualcomm Incorporated Method and apparatus for obtaining memory status information cross-reference to related applications
US7441949B2 (en) * 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
ITRM20060652A1 (it) 2006-12-06 2008-06-07 Micron Technology Inc Compensazione di temperatura di segnali di memoria impiegando segnali digitali
KR101434398B1 (ko) 2007-05-03 2014-09-23 삼성전자주식회사 고전압 발생 회로를 포함하는 플래시 메모리 장치 및그것의 동작 방법
JP2009026119A (ja) 2007-07-20 2009-02-05 Denso Corp メモリ制御装置、信頼性判定期間の更新方法、及びデータの書込み方法
US7817467B2 (en) 2007-09-07 2010-10-19 Micron Technology, Inc. Memory controller self-calibration for removing systemic influence
US8438356B2 (en) * 2007-10-01 2013-05-07 Marvell World Trade Ltd. Flash memory controller
WO2009152198A2 (en) 2008-06-13 2009-12-17 Smiths Detection-Toronto Ltd. Analytical instrument
JP5259270B2 (ja) 2008-06-27 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
US7808831B2 (en) * 2008-06-30 2010-10-05 Sandisk Corporation Read disturb mitigation in non-volatile memory
US7755946B2 (en) 2008-09-19 2010-07-13 Sandisk Corporation Data state-based temperature compensation during sensing in non-volatile memory
KR101504340B1 (ko) * 2008-11-04 2015-03-20 삼성전자주식회사 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US8213255B2 (en) 2010-02-19 2012-07-03 Sandisk Technologies Inc. Non-volatile storage with temperature compensation based on neighbor state information
KR101868332B1 (ko) 2010-11-25 2018-06-20 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치
KR20120125791A (ko) 2011-05-09 2012-11-19 삼성전자주식회사 플래시 메모리 장치 및 이를 포함하는 메모리 시스템
US9141528B2 (en) 2011-05-17 2015-09-22 Sandisk Technologies Inc. Tracking and handling of super-hot data in non-volatile memory systems
US9176864B2 (en) 2011-05-17 2015-11-03 SanDisk Technologies, Inc. Non-volatile memory and method having block management with hot/cold data sorting
US20120297121A1 (en) 2011-05-17 2012-11-22 Sergey Anatolievich Gorobets Non-Volatile Memory and Method with Small Logical Groups Distributed Among Active SLC and MLC Memory Partitions
KR20130034522A (ko) * 2011-09-28 2013-04-05 삼성전자주식회사 비휘발성 메모리 장치의 데이터 리드 방법, 및 이를 수행하는 장치
KR20130072712A (ko) 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제어 방법
KR101938659B1 (ko) 2012-02-29 2019-01-15 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
JP5971687B2 (ja) * 2012-03-19 2016-08-17 株式会社東芝 Ｉｃカード、携帯可能電子装置及びｉｃカードのコマンド処理方法
US8687661B2 (en) 2012-04-13 2014-04-01 Coherent, Inc. Pulsed CO2 laser output-pulse shape and power control
KR102083496B1 (ko) 2012-11-21 2020-03-02 삼성전자 주식회사 리드 동작 시 온도 보상된 워드 라인 전압을 인가하는 반도체 메모리 장치 및 그 방법
KR102084553B1 (ko) * 2013-01-03 2020-03-04 삼성전자주식회사 메모리 시스템

Also Published As

Publication number Publication date
US10522197B2 (en) 2019-12-31
KR20160038642A (ko) 2016-04-07
CN105469824A (zh) 2016-04-06
CN105469824B (zh) 2021-10-08
US20160092130A1 (en) 2016-03-31
DE102015114592A1 (de) 2016-03-31

Similar Documents

Publication Publication Date Title
KR102251810B1 (ko) 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법
KR102620562B1 (ko) 비휘발성 메모리 장치
CN110400588B (zh) 存储器装置以及该存储器装置的操作方法
CN107068186B (zh) 操作存储装置的方法
CN104143358B (zh) 具有不同的伪字线的三维快闪存储器件和数据储存设备
KR102118979B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102377453B1 (ko) 불 휘발성 메모리 장치 및 그것의 동작 방법
KR102572610B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR102324797B1 (ko) 비휘발성 메모리 장치 및 이의 동작 방법
KR101517597B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 전압 생성방법
KR102452994B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US10236065B2 (en) Nonvolatile memory device including multi-plane structure
KR102345597B1 (ko) 더미 워드 라인을 갖는 3차원 플래시 메모리 장치
US20170011801A1 (en) Semiconductor memory device and operating method thereof
US10679701B2 (en) Solid state drive devices and storage systems having the same
KR102342849B1 (ko) 비휘발성 메모리 장치, 메모리 시스템, 상기 비휘발성 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
KR20120130588A (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
KR102128825B1 (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
KR20130117422A (ko) 프로그램 스케줄러를 포함하는 플래시 메모리 장치
US9852796B2 (en) Nonvolatile memory devices and methods of operating the same
TW201735042A (zh) 半導體裝置和其操作方法
KR20170111653A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20170010620A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102302433B1 (ko) 불 휘발성 메모리 장치 및 그것의 소거 방법
KR20180027035A (ko) 반도체 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140930

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190827

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140930

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200916

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210308

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210507

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210510

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240424

Start annual number: 4

End annual number: 4