[go: up one dir, main page]

KR102203345B1 - 표시장치 및 이의 구동방법 - Google Patents

표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR102203345B1
KR102203345B1 KR1020140012715A KR20140012715A KR102203345B1 KR 102203345 B1 KR102203345 B1 KR 102203345B1 KR 1020140012715 A KR1020140012715 A KR 1020140012715A KR 20140012715 A KR20140012715 A KR 20140012715A KR 102203345 B1 KR102203345 B1 KR 102203345B1
Authority
KR
South Korea
Prior art keywords
image
signal
clock
unit
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140012715A
Other languages
English (en)
Other versions
KR20150092435A (ko
Inventor
이종진
박진규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140012715A priority Critical patent/KR102203345B1/ko
Priority to US14/462,026 priority patent/US9478191B2/en
Publication of KR20150092435A publication Critical patent/KR20150092435A/ko
Application granted granted Critical
Publication of KR102203345B1 publication Critical patent/KR102203345B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 일 실시 예에 따른 표시장치는 복수의 프레임들에 대응하는 복수의 영상 신호들 및 제1 또는 제2 영상 제어 신호들을 출력하는 시스템부, 상기 제1 영상 제어 신호에 따라 정지 영상 신호를 제공하며, 상기 제2 영상 제어 신호에 따라 상기 영상 신호들을 제공하는 eDP 수신부, 상기 정지 영상 신호를 저장하며, 상기 제1 영상 제어 신호가 상기 eDP 수신부에 제공됨에 따라 상기 정지 영상 신호를 출력하는 프레임 메모리를 포함하되, 상기 정지 영상 신호는 상기 영상 신호들 중 어느 하나의 영상 신호이고, 상기 eDP 수신부는 상기 프레임들에 대응하는 상기 영상 신호들을 기반으로 제1 클럭 신호들을 복원하며, 상기 프레임 메모리는 제2 클럭 신호에 응답하여 상기 정지 영상 신호를 출력하되, 상기 제2 클럭 신호는 상기 제1 클럭 신호를 기반으로 생성된다.

Description

표시장치 및 이의 구동방법{DISPLAY DEVICE AND OPERATION METHOD THEREOF}
본 발명은 표시장치에 관한 것으로, 더 상세하게는 패널 셀프 리프레쉬에 기초한 표시장치 및 이의 구동방법에 관한 것이다.
최근, 표시장치가 대면적화 및 고해상도화됨에 따라, 비디오 소스와 표시장치 간의 신호 전송을 위한 인터페이스의 고성능이 요구되고 있다. 이러한 요구에 부응하여, TV의 경우 Vx1로 교체가 이뤄지고 있으며, 노트북과 같은 IT제품의 경우 디스플레이 포트(Display Port, 이하: DP)로의 교체가 이루어지고 있다. DP 인터페이스는 VESA(Video Electronics Standards Association: 비디오 전자공학 표준위원회)에 의해 정해진 인터페이스로서, 기존 내부 인터페이스 표준인 LVDS(Low Voltage Differential Signalling)와 외부 연결 표준인 DVI(Digital Visual Interface)를 통합하여 하나로 연결할 수 있는 인터페이스이다.
DP 인터페이스는 칩과 칩 사이를 연결하는 내부연결은 물론 제품과 제품 사이를 연결하는 외부연결까지 모두 디지털로 연결한다. 두 개로 나눠져 있던 인터페이스가 하나로 합쳐짐에 따라, DP 인터페이스는 데이터 대역 폭이 넓어진 색 심도(color depth)와 해상도를 지원할 수 있다.
최근, VESA는 새로운 버전의 임베디드 디스플레이 포트(embedded Display Port) 규격을 발표하였다. eDP 규격은, 노트북, PC, 태블릿 등 디스플레이 장치를 내장한 기기들을 위해 설계된 DP 인터페이스에 상응하는 인터페이스 규격이다. 특히, eDP는 패널 셀프 리프레시(Panel Self-Refresh) 기술을 사용한다. PSR 기술은 시스템 전력 절감 성능을 향상시키고 휴대용 PC 환경에서 배터리 수명을 늘리기 위해 제안된 기술이다. 즉, PSR 기술은 디스플레이 내에 탑재되어 있는 메모리를 활용하여 전력 소모를 최소화하되, 영상을 그대로 표시할 수 있다. 따라서, 휴대용 PC 환경에서 배터리 사용 시간이 증가될 수 있다.
본 발명의 목적은 PSR 기술이 적용된 표시장치의 구동 성능을 향상시키는 데 있다.
본 발명의 목적은 PSR 기술이 적용된 표시장치의 구동 성능을 향상시키는 데 있다.상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 표시장치는 복수의 프레임들에 대응하는 복수의 영상 신호들 및 제1 또는 제2 영상 제어 신호들을 출력하는 시스템부, 상기 제1 영상 제어 신호에 따라 정지 영상 신호를 제공하며, 상기 제2 영상 제어 신호에 따라 상기 영상 신호들을 제공하는 eDP 수신부, 상기 정지 영상 신호를 저장하며, 상기 제1 영상 제어 신호가 상기 eDP 수신부에 제공됨에 따라 상기 정지 영상 신호를 출력하는 프레임 메모리를 포함하되, 상기 정지 영상 신호는 상기 영상 신호들 중 어느 하나의 영상 신호이고, 상기 eDP 수신부는 상기 프레임들에 대응하는 상기 영상 신호들을 기반으로 제1 클럭 신호들을 복원하며, 상기 프레임 메모리는 제2 클럭 신호에 응답하여 상기 정지 영상 신호를 출력하되, 상기 제2 클럭 신호는 상기 제1 클럭 신호를 기반으로 생성된다.
본 발명의 일 실시 예에 있어서, 상기 시스템부는, 상기 프레임들에 대응하여 상기 영상 신호들을 제공하는 중앙 처리 장치, 상기 영상 신호들에 응답하여 상기 제1 또는 제2 영상 제어 신호들을 발생하는 PSR 제어부, 상기 제1 영상 제어 신호에 응답하여 턴-오프되며, 상기 제2 영상 제어 신호에 응답하여 상기 영상 신호들을 상기 eDP 수신부로 제공하는 eDP 송신부를 포함한다.
본 발명의 일 실시 예에 있어서, 상기 PSR 제어부는 상기 영상 신호들 중 적어도 하나 이상의 동일한 영상 신호가 연속적으로 수신될 경우, 상기 제1 영상 제어 신호를 발생한다.
본 발명의 일 실시 예에 있어서, 상기 PSR 제어부는 상기 영상 신호들 중 동일한 영상 신호가 연속적으로 수신되지 않을 경우, 상기 제2 영상 제어 신호를 발생한다.
본 발명의 일 실시 예에 있어서, 상기 eDP 수신부는 클럭 복원부를 포함하되, 상기 클럭 복원부는 상기 제2 영상 제어 신호가 상기 eDP 수신부에 제공된 동안, 상기 프레임들에 대응하는 상기 영상 신호들을 기반으로 상기 제1 클럭 신호들을 복원한다.
본 발명의 일 실시 예에 있어서, 표시장치는 상기 제2 영상 제어 신호가 상기 eDP 수신부에 제공되는 동안, 상기 영상 신호들에 대응하는 상기 제1 클럭 신호들을 저장하는 프레임 버퍼를 더 포함한다.
본 발명의 일 실시 예에 있어서, 표시장치는 상기 프레임 버퍼에 저장된 상기 제1 클럭 신호들에 응답하여 클럭 변환 신호를 생성하는 클럭 변환부를 더 포함한다.
본 발명의 일 실시 예에 있어서, 상기 클럭 변환부는 상기 제1 클럭 신호들의 주파수들에 기반하여 평균 주파수를 산출하며, 상기 산출된 평균 주파수를 기반으로 상기 클럭 변환 신호를 생성한다.
본 발명의 일 실시 예에 있어서, 상기 클럭 변환부는 상기 프레임들에 대응하는 상기 영상 신호들 중 상기 제1 영상 제어 신호가 발생되기 이전의 프레임에 대응하는 영상 신호의 클럭 신호에 기반하여 상기 클럭 변환 신호를 생성한다.
본 발명의 일 실시 예에 있어서, 상기 클럭 변환 신호에 응답하여 상기 제2 클럭 신호를 생성하는 클럭부를 더 포함하되, 상기 프레임 메모리는 상기 제2 클럭 신호에 응답하여 상기 정지 영상 신호를 제공한다.
본 발명의 일 실시 예에 있어서, 상기 eDP 수신부(210)로부터 상기 영상 신호들을 수신하며, 상기 프레임 메모리로부터 상기 정지 영상 신호를 수신하는 타이밍 로직부를 더 포함하되, 상기 타이밍 로직부는 제어 신호에 응답하여 상기 영상 신호들 또는 상기 정지 영상 신호의 데이터 포멧을 변환한다.
본 발명의 일 실시 예에 있어서, 표시장치는 상기 타이밍 로직부로부터 상기 데이터 포멧이 변환된 영상 신호들 또는 정지 영상 신호에 응답하여 영상을 표시하는 표시부를 더 포함한다.
본 발명의 일 실시 예에 있어서, 상기 제1 영상 제어 신호가 상기 eDP 수신부에 수신될 경우, 상기 eDP 수신부는 상기 제1 영상 제어 신호가 수신되기 이전 프레임의 영상 신호를 상기 프레임 메모리에 저장한다.
본 발명의 일 실시 예에 있어서, 상기 제1 영상 신호들은 상기 제1 클럭 신호에 동기하여 출력된다.
상기 목적을 달성하기 위한 본 발명의 다른 실시 예에 따른 표시장치의 구동방법은 시스템부로부터 복수의 프레임들에 대응하는 복수의 영상 신호들 및 제1 및 제2 영상 제어 신호들을 출력받는 단계, 상기 제1 영상 제어 신호에 따라 정지 영상 신호를 표시부에 제공하는 단계를 포함하되, 상기 제2 영상 제어 신호에 따라 상기 영상 신호들을 상기 표시부에 제공하는 단계를 더 포함하되, 상기 정지 영상 신호는 상기 영상 신호들 중 어느 하나의 영상 신호이고, 상기 프레임들에 대응하는 상기 영상 신호들을 기반으로 제1 클럭 신호들이 복원되며, 제2 클럭 신호에 응답하여 상기 정지 영상 신호가 출력되되, 상기 제2 클럭 신호는 상기 제1 클럭 신호를 기반으로 생성된다.
본 발명의 다른 실시 예에 있어서, 상기 제2 클럭 신호는 상기 제1 클럭 신호들의 주파수들에 기반하여 산출된 평균 주파수를 기반으로 생성된다.
본 발명의 다른 실시 예에 있어서, 상기 제2 클럭 신호는 상기 제1 영상 제어 신호가 발생되기 이전 프레임에 대응하는 제1 클럭 신호에 기반하여 생성된다.
본 발명의 실시 예에 따르면, 표시장치는 PSR 기술을 사용함에 따라 전력 소모를 최소화할 수 있다.
또한, 본 발명에 따른 표시장치는 구동 성능이 향상된 PSR 기술을 사용함에 따라, 노이즈가 감소된 영상을 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 표시장치를 보여주는 블록도이다.
도 2는 도 1에 도시된 시스템부를 보여주는 블록도이다.
도 3은 도 2에 도시된 PSR 제어부로부터 제1 또는 제2 영상 제어 신호가 발생되는 구간을 보여주는 타이밍도이다.
도 4는 도 2에 도시된 시스템부가 제1 또는 제2 영상 제어 신호에 따라 영상 신호를 제공하는 방법을 보여주는 순서도이다.
도 5는 도 1에 도시된 타이밍 컨트롤러부를 보여주는 블록도이다.
도 6은 도 5에 도시된 클럭부로부터 클럭 신호가 생성되는 것을 보여주는 타이밍도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 실시 예에 따른 표시장치를 보여주는 블록도이다.
도 1을 참조하면, 표시장치(400)는 시스템부(100), 타이밍 컨트롤러부(200), 및 표시부(300)를 포함한다.
본 발명의 실시 예에 있어서, 시스템부(100) 및 타이밍 컨트롤러부(200)는 임베디드 디스플레이 포트(embedded Display Port, 이하: eDP)를 포함할 수 있다. 이에 기반하여, 본 발명에 따른 표시장치(400)는 전력 소모를 줄이기 위해, eDP 인터페이스에 기반한 패널 셀프 리프레시(Panel Self-RefreshR) 기술이 사용될 수 있다.
시스템부(100)는 영상을 표시하기 위한 각 프레임의 영상 신호(RGB) 및 표시부(300)로부터 정지 영상이 제공되는지 여부를 판단하는 영상 제어 신호(PSR)를 타이밍 컨트롤러부(200)에 제공한다.
자세하게, 시스템부(100)는 복수의 프레임들 동안 동일한 영상 신호가 기준값 이상으로 연속하여 제공될 경우, 영상이 정지된 것으로 판단한다. 여기서, 기준값이란 두 개 이상의 프레임들에 동일한 영상 신호가 발생된 것으로 정의된다. 예를 들어, 기준값이 2일 경우, 2 개의 프레임들에 연속적으로 동일한 영상 신호가 발생되면, 영상이 정지된 것으로 판단한다.
실시 예에 있어서, 시스템부(100)는 영상이 정지된 것으로 판단된 경우, 영상 제어 신호(PSR)를 타이밍 컨트롤러부(200)에 제공한다. 이와 반대로, 시스템부(100)는 영상이 정지되지 않은 것으로 판단된 경우, 영상 제어 신호(PSR)를 타이밍 컨트롤러부(200)에 제공하지 않는다. 여기서, 정지영상은 표시되는 화면들 중 정지상태의 영상으로 정의된다. 또한, 시스템부(100)는 표시부(300)의 동작을 제어하는 제어 신호(CS)를 타이밍 컨트롤러부(200)에 제공할 수 있다.
타이밍 컨트롤러부(200)는 변환된 영상 신호(R'G'B')를 표시부(300)에 제공한다. 표시부의 구성은 아래에 정의되어 있는데 여기서 데이터 구동부 게이트 구동부가 나오는 것은 부적절
또한, 타이밍 컨트롤러부(200)는 제어 신호(CS)에 응답하여, 표시부(300)의 동작을 제어하는 데이터 제어 신호(D-CS) 및 게이트 제어 신호(G-CS)를 생성한다. 타이밍 컨트롤러부(200)는 데이터 제어 신호(D-CS) 및 게이트 제어 신호(G-CS)를 표시부에 제공한다.
또한, 타이밍 컨트롤러부(200)는 시스템부(100)로부터 영상 제어 신호(PSR)를 수신한다. 타이밍 컨트롤러부(200)는 영상 제어 신호(PSR)에 기반하여, 표시장치(400)의 전반적인 전력 소모를 줄일 수 있다.
일 예로, 타이밍 컨트롤러부(200)는 시스템부(100)로부터 영상 제어 신호(PSR)를 수신함에 따라, 다음 프레임의 영상 신호를 시스템부(100)로부터 제공받지 않는다. 즉, 타이밍 컨트롤러부(200)는 다음 프레임의 영상 신호를 표시부(300)에 제공하는 것이 아닌, 이전 프레임의 영상 신호를 계속하여 표시부(300)에 제공할 수 있다. 여기서, 정지 영산 신호(PSR)는 복수의 프레임들 동안 동일한 영상 신호가 기준값 이상으로 연속하여 제공됨에 따라 시스템부(100)로부터 생성될 수 있다.
이와 반대로, 타이밍 컨트롤러부(200)는 시스템부(100)로부터 영상 제어 신호(PSR)를 수신하지 않을 경우, 시스템부(100)로부터 다음 프레임의 영상 신호를 수신받아 표시부(300)에 제공한다.
상술된 바와 같이, 시스템부(100) 및 타이밍 컨트롤러부(200)는 eDP 인터페이스에 기반한 패널 셀프 리프레시(Panel Self-RefreshR) 기술이 사용한다. 특히, 영상 제어 신호(PSR)가 타이밍 컨트롤러부(200)에 제공된 경우, 시스템부(100)가 동작하지 않게 되어 표시장치(400)의 전반적인 전력 소모가 줄어들 수 있다.
표시부(300)는 표시패널(310), 게이트 구동부(320), 및 데이터 구동부(330)를 포함한다.
표시패널(310)은 복수의 게이트 라인(G1~Gn), 복수의 데이터 라인들(D1~Dm) 및 복수의 화소들(PX)을 포함한다. 게이트 라인들(G1~Gn)은 행 방향으로 연장되어 열 방향으로 연장된 데이터 라인들(D1~Dm)과 서로 교차하도록 배치된다.
화소들(PX)은 각각 대응하는 게이트 라인 및 대응하는 데이터 라인에 연결된다. 예시적으로, 제1 게이트 라인(G1) 및 제1 데이터 라인(D1)에 연결된 화소(PX)가 도 1에 도시되었으나, 다른 화소들(PX) 역시 대응하는 게이트 라인 및 대응하는 데이터 라인에 연결된다.화소들 각각, 예를 들면 1번째 게이트 라인(G1)과 1번째 데이터 라인(D1)에 연결된 화소는 박막 트랜지스터(Tr) 및 액정 커패시터(Clc)를 포함한다. 박막 트랜지스터(Tr)는 제1 게이트 라인(G1)에 연결된 게이트 전극, 제1 데이터 라인(D1)에 연결된 소오스 전극, 및 액정 커패시터(Clc)에 연결된 드레인 전극을 포함한다.
타이밍 컨트롤러부(200)는 변환된 영상 신호(R'G'B')를 표시부(300)의 데이터 구동부(310)로 제공한다. 또한, 타이밍 컨트롤러부(200)는 데이터 제어 신호(D-CS)를 데이터 구동부(330)에 제공하며, 게이트 제어 신호(G-CS)를 게이트 구동부(320)에 제공한다.
게이트 구동부(320)는 타이밍 컨트롤러부(200)로부터 제공되는 게이트 제어신호(G-CS)에 응답해서 게이트 신호를 순차적으로 출력한다. 화소들(PX)은 게이트 신호들에 의해서 행 단위로 그리고 순차적으로 스캐닝될 수 있다.
데이터 구동부(330)는 타이밍 컨트롤러부(200)로부터 제공되는 데이터 제어신호(D-CS)에 응답해서 영상 신호들(R'G'B')을 데이터 전압들로 변환하여 출력한다. 출력된 데이터 전압들은 표시패널(310)로 제공된다.
화소들(PX)은 게이트 신호들에 응답해서 데이터 전압들을 제공받는다. 화소들(PX)은 데이터 전압들에 대응하는 계조를 표시한다. 따라서, 영상이 표시된다.
도 2는 도 1에 도시된 시스템부를 보여주는 블록도이다.
도 2를 참조하면, 시스템부(100)는 중앙 처리 장치(110), eDP 송신부(120), 및 PSR 제어부(130)를 포함한다.
중앙 처리 장치(110)는 영상을 표시하기 위한 각 프레임의 영상 신호(RGB) 및 제어 신호(CS)를 생성한다. 예시적으로, 중앙 처리 장치(110)는 CPU(Central processing unit) 또는 AP(Application processor)로서 구현될 수 있다. 중앙 처리 장치(110)는 영상 신호(RGB)를 eDP 송신부(130) 및 PSR 제어부(120)로 제공하며, 제어 신호(CS)를 타이밍 컨트롤러부(200, 도1 참조)로 전달한다.
PSR 제어부(120)는 중앙 처리 장치(110)로부터 각 프레임의 영상 신호(RGB)를 제공받는다. 실시 예에 있어서, PSR 제어부(120)는 복수의 프레임들에 대한 영상 신호들(RGB)을 분석함으로써, 제1 또는 제2 영상 제어 신호(PSR_on, PSR_off)를 발생할 수 있다.
예를 들어, PSR 제어부(120)는 복수의 프레임들 동안 동일한 영상 신호가 기준값 이상으로 연속하여 제공될 경우, 제1 영상 제어 신호(PSR_on)가 발생되도록 제어한다. 이 후, PSR 제어부(120)는 동일한 영상 신호가 아닌 새로운 영상 신호가 중앙 처리 장치(110)로부터 제공될 경우, 제2 영상 제어 신호(PSR_off)가 발생되도록 제어한다. PSR 제어부(120)는 제1 또는 제2 영상 제어 신호(PSR_on, PSR_off)를 eDP 송신부(130) 및 타이밍 컨트롤러부(200)로 제공한다.
eDP 송신부(130)는 중앙 처리 장치(110)로부터 각 프레임의 영상 신호(RGB) 및 PSR 제어부(120)로부터 제1 또는 제2 영상 제어 신호(PSR_on, PSR_off)를 수신한다. eDP 송신부(130)는 이러한 제1 또는 제2 영상 제어 신호(PSR_on, PSR_off)에 응답하여, 영상 신호(RGB)를 타이밍 컨트롤러부(200)로 제공할 수 있다.
자세하게, eDP 송신부(130)는 PSR 제어부(120)로부터 제1 영상 제어 신호(PSR_on)를 수신할 경우, 영상 신호(RGB)를 타이밍 컨트롤러부(200)에 제공하지 않는다. 이 경우, eDP 송신부(130)는 턴-오프(Turn-off) 될 수 있으며, 타이밍 컨트롤러부(200)는 정지 영상을 반복하여 표시부(300, 도1 참조)에 제공한다. 타이밍 컨트롤러(200)에 이전 영상 신호가 이미 저장되어 있어, 현재 프레임에서 정지 영상 신호에 대응하는 이전 영상 신호가 표시부(300)에 제공된다.
이와 반대로, eDP 송신부(130)는 PSR 제어부(120)로부터 제2 영상 제어 신호(PSR_off)를 수신할 경우, 영상 신호(RGB)를 타이밍 컨트롤러부(200)에 제공한다. 즉, eDP 송신부(130)는 중앙 처리 장치(110)로부터 생성된 각 프레임의 영상 신호(RGB)를 타이밍 컨트롤러부(200)에 제공한다.
상술된 바와 같이, eDP 송신부(130)가 제1 영상 제어 신호(PSR_on)를 수신할 경우, 다음 프레임의 영상 신호(RGB)를 타이밍 컨트롤러부(200)에 제공하지 않는다. 즉, eDP 송신부(130)가 턴-오프 되어 전력 소모가 줄어들 수 있다.
도 3은 도 2에 도시된 PSR 제어부로부터 제1 또는 제2 영상 제어 신호가 발생되는 구간을 보여주는 타이밍도이다.
도 2 및 도 3을 참조하면, 중앙 처리 장치(110)는 제1 프레임(F1)의 제1 영상 신호(D1)를 PSR 제어부(120) 및 eDP 송신부(130)로 전달한다. 중앙 처리 장치(110)는 제2 프레임(F2)의 제2 영상 신호(D2)를 PSR 제어부(120) 및 eDP 송신부(130)로 전달한다. 중앙 처리 장치(110)는 제3 프레임(F3)의 제3 영상 신호(D3)를 PSR 제어부(120) 및 eDP 송신부(130)로 전달한다. 중앙 처리 장치(110)는 제4 프레임(F4)의 제3 영상 신호(D3)를 PSR 제어부(120) 및 eDP 송신부(130)로 전달한다.
PSR 제어부(120)는 제1 내지 제4 프레임들(F1, F2, F3, F4) 동안에는 제2 영상 제어 신호(PSR_off)를 발생한다. 이 경우, 제1 영상 제어 신호(PSR_on)는 발생되지 않아, eDP 송신부(130)는 타이밍 컨트롤러부(200, 도1 참조)에 제1 내지 제3 영상 신호들(D1, D2, D3)을 제공한다.
PSR 제어부(120)는 두 번의 연속적인 프레임들 동안 동일한 영상 신호가 수신될 경우, 제1 영상 제어 신호(PSR_on)를 발생한다. 도 3에 도시된 바와 같이, PSR 제어부(120)는 제3 및 제4 프레임들(F3, F4)의 영상 신호가, 제3 영상 신호(D3)로서 동일함을 검출함에 따라, 제1 영상 제어 신호(PSR_on)를 발생한다.
여기서, PSR 제어부(120)로부터 제1 영상 제어 신호(PSR_on)가 발생된 이후의 프레임은 제1 영상 제어 신호(PSR_on)가 발생되기 바로 이전 프레임의 영상 신호와 동일할 수 있다. 또한, PSR 제어부(120)는 두 번의 연속적인 프레임들의 영상 신호가 동일할 경우, 제1 영상 제어 신호(PSR_on)를 발생하는 것으로 설명되지만, 이에 한정되지 않는다. 즉, PSR 제어부(120)는 미리 설정된 횟수의 연속적인 프레임들 동안 영상 신호가 동일할 경우, 제1 영상 제어 신호(PSR_on)를 발생할 수 있다.
그러나, PSR 제어부(120)는 제3 및 제4 프레임들(F3, F4) 동안 제3 영상 신호(D3)가 제공됨에 따라, 제1 영상 제어 신호(PSR_on)를 발생한다. 제1 영상 제어 신호(PSR_on)는 새로운 영상 신호가 제공될 때까지 계속해서 발생된다. 이 경우, 제1 영상 제어 신호(PSR_on)에 응답하여, eDP 송신부(130)는 턴-오프 된다.
이 후, PSR 제어부(120)는 제k 프레임(Fk)의 제4 영상 신호(D4)가 수신됨에 따라, 제2 영상 제어 신호(PSR_off)를 발생한다. 따라서, 제1 영상 제어 신호(PSR_off)가 제공되지 않아, 새로운 제4 영상 신호(D4)가 eDP 송신부(130)에 제공된다.
상술된 바와 같이, PSR 제어부(120)는 정지 영상, 즉 동일한 영상 신호가 계속하여 수신될 경우, 이를 판단하여 전력 소모를 줄이는 동작을 수행한다.
도 4는 도 2에 도시된 시스템부가 제1 또는 제2 영상 제어 신호에 따라 영상 신호를 제공하는 방법을 보여주는 순서도이다.
도 2 및 도 4를 참조하면, S110 단계에서, 중앙 처리 장치(110)는 각 프레임의 영상 신호(RGB)를 생성한다. 중앙 처리 장치(110)는 각 프레임의 영상 신호(RG B)를 PSR 제어부(120) 및 eDP 송신부(130)로 제공한다.
S120 단계에서, PSR 제어부(120)는 복수의 프레임들 동안 동일한 영상 신호가 기준값 이상으로 연속하여 제공됐는지 분석한다.
S130 단계에서, PSR 제어부(120)는 복수의 프레임들 동안 동일한 영상 신호가 기준값 이상으로 연속하여 제공되지 않은 경우(No), S140 단계로서, 제2 영상 제어 신호(PSR_off)를 발생한다.
S150 단계로서, eDP 송신부(130)는 제2 영상 제어 신호(PSR_off)에 응답하여 중앙 처리 장치(110)로부터 다음 프레임의 영상 신호(RGB)를 수신한다. eDP 송신부(130)는 수신된 다음 프레임의 영상 신호(RGB)를 타이밍 컨트롤러부(200, 도1 참조)로 제공한다.
다시, S130 단계에서, PSR 제어부(120)는 복수의 프레임들 동안 동일한 영상 신호가 기준값 이상으로 연속하여 제공된 경우(Yes), S160 단계로서, 제1 영상 제어 신호(PSR_on)를 발생한다.
S170 단계로서, eDP 송신부(130)는 제1 영상 제어 신호(PSR_on)에 응답하여 턴-오프 된다. 그 결과, eDP 송신부(130)는 타이밍 컨트롤러부(200)로 영상 신호(RGB)를 제공하지 않는다. 즉, eDP 송신부(130)로부터 영상 신호(RGB)가 제공되지 않음에 따라, 영상 신호(RGB)를 외부로 전송하는 데 필요한 전력 소모가 줄어들 수 있다.
도 5는 도 1에 도시된 타이밍 컨트롤러부를 보여주는 블록도이다.
도 2 및 도 5를 참조하면, 타이밍 컨트롤러부(200)는 eDP 수신부(210), 타이밍 로직부(220), 프레임 버퍼(230), 클럭 변환부(240), 클럭부(250), 및 프레임 메모리(260)를 포함한다.
eDP 수신부(210)는 eDP 송신부(130)로부터 제공되는 각 프레임의 영상 신호(RGB)를 수신한다. eDP 수신부(210)는 제2 영상 제어 신호(PSR_off)에 응답하여 제1 영상 신호(RGB1)를 타이밍 로직부(220)로 제공하며, 제1 영상 제어 신호(PSR_on)에 응답하여 제2 영상 신호(RGB2)를 프레임 메모리(260)에 제공한다. 프레임 메모리(260)는 클럭부(250)로부터 제공받은 클럭 신호에 동기되어 제2 영상 신호(RGB2)를 타이밍 로직부에 제공한다.
자세하게, eDP 수신부(210)는 클럭 복원부(211)를 포함한다. 클럭 복원부(211)는 eDP 송신부(130, 도1 참조)로부터 전달되는 영상 신호(RGB)를 기반으로 클럭 신호를 복원한다. 일반적으로, eDP 송신부(130)로부터 전달되는 영상 신호(RGB)는 아날로그 신호일 수 있다. 따라서, eDP 수신부(210)는 클럭 복원부(211)를 사용하여, 영상 신호(RGB)를 기반으로 하는 클럭 신호를 복원한다.
즉, eDP 수신부(210)는 제2 영상 제어 신호(PSR_off)가 인가됨에 따라, 복원된 클럭 신호에 응답하여 제1 영상 신호(RGB1)를 타이밍 로직부(220)에 제공한다. 이 경우, eDP 수신부(210)는 프레임 메모리(260)에 제2 영상 신호(RGB2)를 제공하지 않는다.
또한, eDP 수신부(210)는 제1 영상 제어 신호(PSR_on)가 인가됨에 따라, 프레임 메모리(260)에 제2 영상 신호(RGB2)를 제공한다. 여기서, 제2 영상 신호(RGB2)는 제1 영상 제어 신호(PSR_on)가 eDP 수신부(210)에 제공되기 이전의 프레임에 대한 제1 영상 신호(RGB1)일 수 있다.
즉, 제1 영상 제어 신호(PSR_on)가 eDP 수신부(210)에 제공되면, eDP 송신부(130)는 턴-오프 될 수 있다. 따라서, eDP 송신부(130)로부터 eDP 수신부(210)에 영상 신호(RGB)가 제공되지 않아, 제1 영상 신호(RGB1)가 타이밍 로직부(220)로 제공되지 않는다. 이 경우, 제1 영상 제어 신호(PSR_on)가 eDP 수신부(210)에 제공되는 동안에는, 프레임 메모리(260)에 제공된 제2 영상 신호(RGB2)가 계속하여 타이밍 로직부(220)에 제공될 수 있다.
타이밍 로직부(220)는 표시부(300, 도1 참조)와의 인터페이스 사양에 맞도록 eDP 수신부(210) 또는 프레임 메모리(260)로부터 수신된 제1 또는 제2 영상 신호들(RGB1, RGB2)의 데이터 포멧을 변환한다. 타이밍 로직부(220)는 변환된 영상 신호(R'G'B')를 표시부(300)로 제공한다.
또한, 타이밍 로직부(220)는 제어 신호(CS)에 응답하여, 게이트 제어 신호(G-CS) 및 데이터 제어 신호(D-CS)를 생성한다.
프레임 버퍼(230)는 클럭 복원부(211)로부터 각 프레임의 영상 신호(RGB)를 기반으로 복원된 클럭 신호를 저장한다.
클럭 변환부(240)는 프레임 버퍼(230)에 저장된 클럭 신호를 기반으로 새로운 클럭 신호를 생성한다.
기존의 경우, eDP 수신부는 제1 영상 제어 신호(PSR_on)에 응답하여, 제2 영상 신호를 프레임 메모리로 전달한다. 이 후, 프레임 메모리는 클럭부로부터 발생된 클럭 신호에 응답하여 제2 영상 신호를 타이밍 로직부로 전달한다. 여기서, 클럭부로부터 발생된 클럭 신호는 내부적으로 고정된 클럭 신호일 수 있다. 또한, 제2 영상 신호는 제1 영상 제어 신호가(PSR_on) 제공되기 이전의 프레임에 대한 제1 영상 신호이다.
여기서, 클럭 복원부로부터 복원된 영상 신호의 클럭 신호와 내부적으로 고정된 클럭 신호가 다를 경우, 타이밍 로직부(220)에 제공된 영상 신호에 노이즈가 발생될 수 있다. 자세하게, 노이즈는 복원된 영상 신호에 기반한 클럭 신호의 주파수와 내부적으로 고정된 클럭 신호의 주파수가 서로 다를 경우 발생될 수 있다.
본 발명에 따른 클럭 변환부(240)는 클럭 복원부(211)로부터 복원된 클럭 신호의 주파수와 클럭부(250)로부터 프레임 메모리(260)에 제공되는 클럭 신호의 주파수가 서로 대응되도록 제어한다.
자세하게, 실시 예에 있어서, 클럭 변환부(240)는 프레임 버퍼(230)로부터 복수의 영상 신호들에 대응하는 클럭 신호들을 수신한다. 클럭 변환부(240)는 복수의 영상 신호들에 대응하는 클럭 신호들을 기반으로 클럭 변환 신호를 생성한다.
자세하게, 클럭 변환부(240)는 프레임 버퍼(230)에 저장된 복수의 영상 신호들에 대응하는 클럭 신호들의 주파수를 검출한다. 여기서, 복수의 영상 신호들은 제1 영상 제어 신호(PSR_on)가 eDP 수신부(210)에 제공되기 이전의 영상 신호들일 수 있다. 클럭 변환부(240)는 복수의 영상 신호들에 대응하는 클럭 신호들의 주파수에 기반하여, 평균 주파수를 산출한다. 클럭 변환부(240)는 산출된 평균 주파수에 기반하여 클럭 변환 신호를 생성한다.
다른 실시 예에 있어서, 클럭 변환부(240)는 제1 영상 제어 신호(PSR_on)가 eDP 수신부(210)에 제공되기 바로 이전 프레임에 대한 영상 신호의 클럭 신호를 프레임 버퍼(230)로부터 수신한다. 클럭 변환부(240)는 수신된 클럭 신호의 주파수에 기반하여 클럭 변환 신호를 생성한다.
클럭 변환부(240)는 생성된 클럭 변환 신호를 클럭부(250)에 제공한다.
클럭부(250)는 클럭 변환부(240)로부터 생성된 클럭 변환 신호에 응답하여, 프레임 메모리(260)에 제공할 새로운 클럭 신호를 생성한다. 즉, 클럭부(250)는 이전 프레임들의 영상 신호들에 대한 클럭 신호들을 기반으로 새로운 클럭 신호를 생성할 수 있다. 그 결과, 클럭부(250)로부터 생성된 클럭 신호의 주파수와 제2 영상 신호(RGB2)에 기반한 클럭 신호의 주파수가 서로 대응될 수 있다. 따라서, 프레임 메모리(260)는 노이즈가 줄어든 제2 영상 신호(RGB2)를 타이밍 로직부(220)에 제공할 수 있다.
프레임 메모리(260)는 새로운 클럭 신호에 응답하여, 제2 영상 신호(RGB)를 타이밍 로직부(220)에 제공한다. 프레임 메모리(260)는 제2 영상 제어 신호(PSR_off)가 eDP 수신부(210)에 제공되기 전까지, 계속하여 제2 영상 신호(RGB)를 타이밍 로직부(220)에 제공한다.
도 6은 도 5에 도시된 클럭부로부터 클럭 신호가 생성되는 것을 보여주는 타이밍도이다.
도 5 및 도 6을 참조하면, 클럭 변환부(240)는 프레임 버퍼(230)로부터 제1 내지 제5 프레임들(F1, F2, F3, F4, F5)에 기반한 제1 내지 제5 클럭 신호들(CK1, CK2, CK3, CK4, CK5)을 수신한다.
자세하게, 제1 클럭 신호(CK1)는 제1 프레임(F1)에 기반한 제1 영상 신호(D1)의 클럭 신호일 수 있다. 제2 클럭 신호(CK2)는 제2 프레임(F2)에 기반한 제2 영상 신호(D2)의 클럭 신호일 수 있다. 제3 클럭 신호(CK3)는 제3 프레임(F3)에 기반한 제3 영상 신호(D3)의 클럭 신호일 수 있다. 제4 클럭 신호(CK4)는 제4 프레임(F4)에 기반한 제4 영상 신호(D4)의 클럭 신호일 수 있다. 제5 클럭 신호(CK5)는 제5 프레임(F5)에 기반한 제4 영상 신호(D4)의 클럭 신호일 수 있다. 이 경우, 제4 및 제5 프레임들(F4, F5) 동안, 동일한 영상 신호가 eDP 수신부(210)에 제공된다.
도 3에서 상술된 바와 같이, 제4 및 제5 프레임들(F4, F5)에서 동일한 영상 신호가 발생됨에 따라, 제2 영상 제어 신호(PSR_off)가 eDP 수신부(210)에 제공된다. 그 결과, eDP 수신부(210)는 다음 프레임, 즉 제6 프레임(F6)에 대한 영상 신호를 타이밍 로직부(220)에 제공하지 않는다.
대신, 제1 영상 제어 신호(PSR_off)가 eDP 수신부(210)에 제공됨에 따라, 프레임 메모리(260)로부터 제6 프레임(F6)에 대한 영상 신호가 타이밍 로직부(220)에 제공될 수 있다. 여기서, 제6 프레임(F6)의 영상 신호는 이전 프레임, 즉 제5 프레임(F5)의 영상 신호일 수 있다. 예를 들어, 제5 프레임(F5)에 대응하는 영상 신호가 제4 영상 신호(D4)일 경우, 제6 프레임(F6)에 대응하는 영상 신호도 제4 영상 신호(D4)일 수 있다.
또한, 클럭 변환부(240)는 제1 영상 제어 신호(PSR_on)가 eDP 수신부(210)에 제공됨에 따라, 새로운 프레임의 클럭 신호를 결정하는 클럭 변환 신호를 클럭부(250)에 제공한다. 즉, 클럭부(250)로부터 클럭 변환 신호에 응답하여 제6 프레임(F6)에 따른 제6 클럭 신호(CK6)를 생성한다. 클럭부(250)는 제6 프레임(F6)에 따른 제6 클럭 신호(CK6)를 프레임 메모리(260)에 제공한다.
일 예로, 클럭 변환부(240)는 제6 프레임(F6)의 제6 클럭 신호(CK6)를, 제1 내지 제5 클럭 신호들(CK1, CK2, CK3, CK4, CK5)에 대응하는 주파수들의 평균 주파수를 갖는 클럭 신호로서 생성할 수 있다.
일 예로, 클럭 변환부(240)는 제6 프레임(F6)의 제6 클럭 신호(CK6)를, 이전 프레임, 즉 제5 프레임(F5)에 따른 제5 클럭 신호(CK5)로서 생성할 수 있다.
상술된 바와 같이, 프레임 메모리(260)는 제2 영상 신호(RGB2)의 클럭 신호에 대응하는 새로운 클럭 신호에 응답하여, 타이밍 로직부(220)에 제2 영상 신호(RGB2)를 제공할 수 있다. 즉, 제2 영상 신호(RGB2)에 기반한 클럭 신호의 주파수와 클럭부(250)로부터 생성된 클럭 신호의 주파수가 서로 대응되어, 프레임 메모리(260)는 노이즈가 발생되지 않는 영상 신호를 타이밍 로직부(220)에 제공할 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 시스템부
110: 중앙 처리 장치
120: PSR 제어부
130: eDP 송신부
200: 타이밍 컨트롤러부
210: eDP 수신부
220: 타이밍 로직부
230: 프레임 버퍼
240: 클럭 변환부
250: 클럭부
260: 프레임 메모리
270: 타이밍 로직부

Claims (17)

  1. 복수의 프레임들에 대응하는 복수의 영상 신호들 및 제1 또는 제2 영상 제어 신호들을 출력하는 시스템부;
    상기 제1 영상 제어 신호에 따라 정지 영상 신호를 제공하며, 상기 제2 영상 제어 신호에 따라 상기 영상 신호들을 제공하는 eDP 수신부; 및
    상기 정지 영상 신호를 저장하며, 상기 제1 영상 제어 신호가 상기 eDP 수신부에 제공됨에 따라 상기 정지 영상 신호를 출력하는 프레임 메모리를 포함하되,
    상기 정지 영상 신호는 상기 영상 신호들 중 어느 하나의 영상 신호이고,
    상기 eDP 수신부는 상기 프레임들에 대응하는 상기 영상 신호들을 기반으로 제1 클럭 신호들을 복원하며, 상기 프레임 메모리는 제2 클럭 신호에 응답하여 상기 정지 영상 신호를 출력하되, 상기 제2 클럭 신호는 상기 제1 클럭 신호를 기반으로 생성되는 표시장치.
  2. 제 1 항에 있어서
    상기 시스템부는,
    상기 프레임들에 대응하여 상기 영상 신호들을 제공하는 중앙 처리 장치;
    상기 영상 신호들에 응답하여 상기 제1 또는 제2 영상 제어 신호들을 발생하는 PSR 제어부; 및
    상기 제1 영상 제어 신호에 응답하여 턴-오프되며, 상기 제2 영상 제어 신호에 응답하여 상기 영상 신호들을 상기 eDP 수신부로 제공하는 eDP 송신부를 포함하는 표시장치.
  3. 제 2 항에 있어서,
    상기 PSR 제어부는 상기 영상 신호들 중 적어도 하나 이상의 동일한 영상 신호가 연속적으로 수신될 경우, 상기 제1 영상 제어 신호를 발생하는 표시장치.
  4. 제 2 항에 있어서,
    상기 PSR 제어부는 상기 영상 신호들 중 동일한 영상 신호가 연속적으로 수신되지 않을 경우, 상기 제2 영상 제어 신호를 발생하는 표시장치.
  5. 제 1 항에 있어서,
    상기 eDP 수신부는 클럭 복원부를 포함하되,
    상기 클럭 복원부는 상기 제2 영상 제어 신호가 상기 eDP 수신부에 제공된 동안, 상기 프레임들에 대응하는 상기 영상 신호들을 기반으로 상기 제1 클럭 신호들을 복원하는 표시장치.
  6. 제 1 항에 있어서,
    상기 제2 영상 제어 신호가 상기 eDP 수신부에 제공되는 동안, 상기 영상 신호들에 대응하는 상기 제1 클럭 신호들을 저장하는 프레임 버퍼를 더 포함하는 표시장치.
  7. 제 6 항에 있어서,
    상기 프레임 버퍼에 저장된 상기 제1 클럭 신호들에 응답하여 클럭 변환 신호를 생성하는 클럭 변환부를 더 포함하는 표시장치.
  8. 제 7 항에 있어서,
    상기 클럭 변환부는, 상기 프레임들에 대응하는 상기 영상 신호들 중 상기 제1 영상 제어 신호가 발생되기 이전의 복수의 프레임들 각각에 대응하는 복수의 영상 신호의 복수의 클럭 신호들 각각의 주파수들을 기반으로 평균 주파수를 산출하며, 상기 산출된 평균 주파수를 기반으로 상기 클럭 변환 신호를 생성하는 표시장치.
  9. 제 7 항에 있어서,
    상기 클럭 변환부는 상기 프레임들에 대응하는 상기 영상 신호들 중 상기 제1 영상 제어 신호가 발생되기 이전의 프레임에 대응하는 영상 신호의 클럭 신호에 기반하여 상기 클럭 변환 신호를 생성하는 표시장치.
  10. 제 7 항에 있어서,
    상기 클럭 변환 신호에 응답하여 상기 제2 클럭 신호를 생성하는 클럭부를 더 포함하되,
    상기 프레임 메모리는 상기 제2 클럭 신호에 응답하여 상기 정지 영상 신호를 제공하는 표시장치.
  11. 제 1 항에 있어서,
    상기 eDP 수신부(210)로부터 상기 영상 신호들을 수신하며, 상기 프레임 메모리로부터 상기 정지 영상 신호를 수신하는 타이밍 로직부를 더 포함하되,
    상기 타이밍 로직부는 제어 신호에 응답하여 상기 영상 신호들 또는 상기 정지 영상 신호의 데이터 포멧을 변환하는 표시장치.
  12. 제 11 항에 있어서,
    상기 타이밍 로직부로부터 상기 데이터 포멧이 변환된 영상 신호들 또는 정지 영상 신호에 응답하여 영상을 표시하는 표시부를 더 포함하는 표시장치.
  13. 제 1 항에 있어서,
    상기 제1 영상 제어 신호가 상기 eDP 수신부에 수신될 경우, 상기 eDP 수신부는 상기 제1 영상 제어 신호가 수신되기 이전 프레임의 영상 신호를 상기 프레임 메모리에 저장하는 표시장치.
  14. 제 1 항에 있어서,
    상기 영상 신호들은 상기 제1 클럭 신호에 동기하여 출력되는 표시장치.
  15. 시스템부로부터 복수의 프레임들에 대응하는 복수의 영상 신호들 및 제1 및 제2 영상 제어 신호들을 출력받는 단계; 및
    상기 제1 영상 제어 신호에 따라 정지 영상 신호를 표시부에 제공하는 단계를 포함하되,
    상기 제2 영상 제어 신호에 따라 상기 영상 신호들을 상기 표시부에 제공하는 단계를 더 포함하되,
    상기 정지 영상 신호는 상기 영상 신호들 중 어느 하나의 영상 신호이고,
    상기 프레임들에 대응하는 상기 영상 신호들을 기반으로 제1 클럭 신호들이 복원되며, 제2 클럭 신호에 응답하여 상기 정지 영상 신호가 출력되되, 상기 제2 클럭 신호는 상기 제1 클럭 신호를 기반으로 생성되는 표시장치의 구동방법.
  16. 제 15 항에 있어서,
    상기 제2 클럭 신호는 상기 제1 영상 제어 신호가 발생되기 이전의 복수의 프레임들에 대응하는 상기 복수의 제1 클럭 신호들의 주파수들 각각에 기반하여 산출된 평균 주파수를 기반으로 생성되는 표시장치의 구동방법.
  17. 제 15 항에 있어서,
    상기 제2 클럭 신호는 상기 제1 영상 제어 신호가 발생되기 이전 프레임에 대응하는 제1 클럭 신호에 기반하여 생성되는 표시장치의 구동방법.
KR1020140012715A 2014-02-04 2014-02-04 표시장치 및 이의 구동방법 Active KR102203345B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140012715A KR102203345B1 (ko) 2014-02-04 2014-02-04 표시장치 및 이의 구동방법
US14/462,026 US9478191B2 (en) 2014-02-04 2014-08-18 Display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140012715A KR102203345B1 (ko) 2014-02-04 2014-02-04 표시장치 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20150092435A KR20150092435A (ko) 2015-08-13
KR102203345B1 true KR102203345B1 (ko) 2021-01-18

Family

ID=53755250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140012715A Active KR102203345B1 (ko) 2014-02-04 2014-02-04 표시장치 및 이의 구동방법

Country Status (2)

Country Link
US (1) US9478191B2 (ko)
KR (1) KR102203345B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102362877B1 (ko) * 2015-06-24 2022-02-15 삼성디스플레이 주식회사 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
KR102477653B1 (ko) * 2015-10-12 2022-12-15 삼성디스플레이 주식회사 전자 장치 및 이의 구동 방법
KR102486797B1 (ko) * 2016-03-09 2023-01-11 삼성전자 주식회사 전자 장치 및 전자 장치의 디스플레이 구동 방법
KR102529261B1 (ko) 2016-05-30 2023-05-09 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
US10825419B2 (en) * 2017-07-20 2020-11-03 Apple Inc. Collision avoidance schemes for displays

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008185808A (ja) 2007-01-30 2008-08-14 Kyocera Corp 画像表示装置、および画像表示装置の駆動方法
KR101158876B1 (ko) 2012-03-09 2012-06-25 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
KR101307557B1 (ko) 2012-03-09 2013-09-12 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
KR101315084B1 (ko) 2012-04-24 2013-10-15 주식회사 실리콘웍스 임베디드 디스플레이포트 시스템과 그를 위한 패널 셀프 리프레시 모드를 채용한 타이밍 컨트롤러 및 패널 셀프 리프레시 모드 제어 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI317922B (en) 2004-12-13 2009-12-01 Chi Mei Optoelectronics Corp Liquid crystal display and driving method thereof
KR101630330B1 (ko) * 2009-12-21 2016-06-15 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR101703875B1 (ko) * 2010-08-20 2017-02-07 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US8854344B2 (en) 2010-12-13 2014-10-07 Ati Technologies Ulc Self-refresh panel time synchronization
US8732496B2 (en) 2011-03-24 2014-05-20 Nvidia Corporation Method and apparatus to support a self-refreshing display device coupled to a graphics controller
KR101859219B1 (ko) 2011-07-25 2018-05-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP5846890B2 (ja) 2011-12-15 2016-01-20 三菱電機株式会社 映像信号処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008185808A (ja) 2007-01-30 2008-08-14 Kyocera Corp 画像表示装置、および画像表示装置の駆動方法
KR101158876B1 (ko) 2012-03-09 2012-06-25 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
KR101307557B1 (ko) 2012-03-09 2013-09-12 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
KR101315084B1 (ko) 2012-04-24 2013-10-15 주식회사 실리콘웍스 임베디드 디스플레이포트 시스템과 그를 위한 패널 셀프 리프레시 모드를 채용한 타이밍 컨트롤러 및 패널 셀프 리프레시 모드 제어 방법

Also Published As

Publication number Publication date
US20150221061A1 (en) 2015-08-06
KR20150092435A (ko) 2015-08-13
US9478191B2 (en) 2016-10-25

Similar Documents

Publication Publication Date Title
KR102057502B1 (ko) 디스플레이 드라이브 집적회로 및 영상 표시 시스템
US9704215B2 (en) Display device and method for controlling panel self refresh operation thereof
US9953613B2 (en) High speed display interface
US9571780B2 (en) Display device and method for controlling panel self refresh operation thereof
KR102325816B1 (ko) 저속 구동이 가능한 표시장치와 그 구동방법
TWI424418B (zh) 色序顯示器與相關省電方法
KR102203345B1 (ko) 표시장치 및 이의 구동방법
KR20180049332A (ko) 프레임 주파수를 변경할 수 있는 표시 장치 및 그것의 구동 방법
KR20180024283A (ko) 표시장치 및 이의 구동방법
US11837143B2 (en) Display apparatus and a method of driving the same
US11804195B2 (en) Display equipment, brightness compensation device and brightness compensation method
US20160351147A1 (en) Apparatus and method for driving display substrate and display device
US9898986B2 (en) Display device capable of performing black frame insertion
KR102288524B1 (ko) 표시장치
KR102212208B1 (ko) 표시장치용 데이터 구동장치와 그를 포함하는 표시장치
KR102135923B1 (ko) 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법
KR100494713B1 (ko) 액정표시장치
CN116110313B (zh) 信号传输方法、控制器、源驱动器、装置和电子设备
KR20160014855A (ko) 표시장치
KR20160150213A (ko) 디스플레이 패널, 디스플레이 패널을 포함하는 디스플레이 장치
KR20120119021A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 6