[go: up one dir, main page]

KR102187903B1 - 전력 반도체 소자 - Google Patents

전력 반도체 소자 Download PDF

Info

Publication number
KR102187903B1
KR102187903B1 KR1020190159126A KR20190159126A KR102187903B1 KR 102187903 B1 KR102187903 B1 KR 102187903B1 KR 1020190159126 A KR1020190159126 A KR 1020190159126A KR 20190159126 A KR20190159126 A KR 20190159126A KR 102187903 B1 KR102187903 B1 KR 102187903B1
Authority
KR
South Korea
Prior art keywords
region
power semiconductor
transistors
current sensor
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190159126A
Other languages
English (en)
Inventor
윤성환
김신아
Original Assignee
현대오트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대오트론 주식회사 filed Critical 현대오트론 주식회사
Priority to KR1020190159126A priority Critical patent/KR102187903B1/ko
Application granted granted Critical
Publication of KR102187903B1 publication Critical patent/KR102187903B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L29/7393—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H01L29/1095—
    • H01L29/36—
    • H01L29/66325—
    • H01L29/788—
    • H01L29/8611—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 일 관점에 의한 전력 반도체 소자는, 메인 셀 영역, 센서 영역, 및 상기 메인 셀 영역 및 상기 센서 영역 사이의 절연 영역을 포함하는 반도체층과, 상기 메인 셀 영역에 형성된 복수의 전력 반도체 트랜지스터들과, 상기 센서 영역에 형성된 복수의 전류 센서 트랜지스터들과, 상기 복수의 전력 반도체 트랜지스터들의 에미터 전극 및 상기 복수의 전류 센서 트랜지스터들에 연결된 에미터 전극을 비정상적인 동작 상황에서 서로 연결하도록 상기 절연 영역에 형성된 보호 저항을 포함하고, 상기 복수의 전류 센서 트랜지스터들 중 최외측 전류 센서 트랜지스터에 인접한 상기 반도체층 내 플로팅 영역 및 상기 보호 저항 사이의 상기 반도체층에는 적어도 하나의 부가 플로팅 영역이 형성된다.

Description

전력 반도체 소자{Power semiconductor device}
본 발명은 반도체 장치에 관한 것으로서, 더 상세하게는 전력 전달을 스위칭하기 위한 전력 반도체 소자에 관한 것이다.
전력 반도체 소자는 고전압과 고전류 환경에서 동작하는 반도체 소자이다. 이러한 전력 반도체 소자는 고전력 스위칭이 필요한 분야, 예컨대 인버터 소자에 이용되고 있다. 예를 들어, 전력 반도체 소자로는 절연 게이트 양극성 트랜지스터(IGBT, Insulated Gate Bipolar Transistor), 전력 모스펫(Power MOSFET) 등을 들 수 있다. 이러한 전력 반도체 소자는 고전압에 대한 내압 특성이 기본적으로 요구되며, 최근에는 부가적으로 고속 스위칭 동작을 요하고 있다.
이러한 전력 반도체 소자는 동작 전류를 모니터링 하기 위하여 메인 동작 셀에 비해서 소정 미러링(mirroring) 비로 센서 영역에 전류 센서 셀을 형성하여 메인 동작 셀의 전류를 모니터링하고 있다. 하지만, 이러한 전류 센서 셀의 면적은 메인 동작 셀에 비해서 매우 작기 때문에 센서 영역에서 적정 규모의 ESD 정전 용량을 확보하기 어려운 문제가 있다.
나아가, 도 1에 도시된 바와 같이, 게이트 지연 효과로 인하여, 메인 동작 셀에 비해서 전류 센서 셀의 동작이 지연되는 문제가 있다. 게이트 전압(VG)이 인가된 후 메인 동작 셀의 전류(ICE)는 바로 선형적으로 증가되지만, 전류 센서 셀의 전압(Vs)은 일정 시간 지연 후 상승됨을 알 수 있다.
대한민국 공개공보 제20140057630호(2014.05.13. 공개)
본 발명은 전술한 문제점을 해결하기 위한 것으로서, 센서 영역의 동작 특성을 개선할 수 있는 전력 반도체 소자를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 의한 전력 반도체 소자는, 메인 셀 영역, 센서 영역, 및 상기 메인 셀 영역 및 상기 센서 영역 사이의 절연 영역을 포함하는 반도체층과, 상기 메인 셀 영역에 형성된 복수의 전력 반도체 트랜지스터들과, 상기 센서 영역에 형성된 복수의 전류 센서 트랜지스터들과, 상기 복수의 전력 반도체 트랜지스터들의 에미터 전극 및 상기 복수의 전류 센서 트랜지스터들에 연결된 에미터 전극을 비정상적인 동작 상황에서 서로 연결하도록 상기 절연 영역에 형성된 보호 저항을 포함하고, 상기 복수의 전류 센서 트랜지스터들 중 최외측 전류 센서 트랜지스터에 인접한 상기 반도체층 내 플로팅 영역 및 상기 보호 저항 사이의 상기 반도체층에는 적어도 하나의 부가 플로팅 영역이 형성된다.
상기 전력 반도체 소자에 있어서, 상기 적어도 하나의 부가 플로팅 영역은 상기 절연 영역 내 서로 이격 배치된 복수의 플로팅 영역을 포함할 수 있다.
상기 전력 반도체 소자에 있어서, 상기 반도체층은 상기 메인 셀 영역, 상기 센서 영역 및 상기 절연 영역에 걸쳐서 제 1 도전형의 불순물로 도핑된 드리프트 영역을 포함하고, 상기 플로팅 영역 및 상기 적어도 하나의 부가 플로팅 영역은 상기 제 1 도전형의 반대인 제 2 도전형의 불순물로 도핑되어 형성되고, 상기 드리프트 영역 및 상기 부가 플로팅 영역은 PN 다이오드 구조를 형성할 수 있다.
상기 전력 반도체 소자에 있어서, 상기 보호 저항은 상기 반도체층 내 제 2 도전형의 불순물이 도핑되어 형성된 보호 정션 영역을 포함하고, 상기 적어도 하나의 부가 플로팅 영역은 상기 반도체 층 내에서 상기 보호 정션 영역 및 상기 플로팅 영역 사이에 이격 배치될 수 있다.
상기 전력 반도체 소자에 있어서, 상기 보호 정션 영역 및 상기 적어도 하나의 부가 플로팅 영역 사이 및 상기 플로팅 영역 및 상기 적어도 하나의 부가 플로팅 영역 사이에는 상기 드리프트 영역의 일부가 개재될 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 관점에 의한 전력 반도체 소자는, 반도체층의 메인 셀 영역에 형성된 복수의 전력 반도체 트랜지스터들과, 상기 복수의 전력 반도체 트랜지스터들의 상기 에미터 전극과 연결되는 에미터 단자와, 상기 전력 반도체 트랜지스터들의 전류를 모니터링하기 위해, 상기 반도체층의 센서 영역에 형성된 복수의 전류 센서 트랜지스터들과, 상기 복수의 전류 센서 트랜지스터들의 에미터 전극과 연결되는 전류 센서 단자와, 상기 전력 반도체 트랜지스터들의 게이트 전극 및 상기 복수의 전류 센서 트랜지스터들의 게이트 전극과 연결되는 게이트 단자와, 상기 에미터 단자 및 상기 전류 센서 단자를 비정상적인 동작 상황에서 서로 연결하도록, 상기 메인 셀 영역 및 상기 센서 영역 사이의 절연 영역에 형성된 보호 저항을 포함하고, 상기 복수의 전류 센서 트랜지스터들 중 최외측 전류 센서 트랜지스터에 인접한 상기 반도체층 내 플로팅 영역 및 상기 보호 저항 사이의 상기 반도체층에는 적어도 하나의 부가 플로팅 영역이 형성된다.
상기 전력 반도체 소자에 있어서, 상기 적어도 하나의 부가 플로팅 영역은 상기 절연 영역 내 서로 이격 배치된 복수의 플로팅 영역을 포함할 수 있다.
상기 전력 반도체 소자에 있어서, 상기 반도체층은 상기 메인 셀 영역, 상기 센서 영역 및 상기 절연 영역에 걸쳐서 제 1 도전형의 불순물로 도핑된 드리프트 영역을 포함하고, 상기 플로팅 영역 및 상기 적어도 하나의 부가 플로팅 영역은 상기 제 1 도전형의 반대인 제 2 도전형의 불순물로 도핑되어 형성되고, 상기 드리프트 영역 및 상기 부가 플로팅 영역은 PN 다이오드 구조를 형성할 수 있다.
상기 전력 반도체 소자에 있어서, 상기 보호 저항은 상기 반도체층 내 제 2 도전형의 불순물이 도핑되어 형성된 보호 정션 영역을 포함하고, 상기 적어도 하나의 부가 플로팅 영역은 상기 반도체 층 내에서 상기 보호 정션 영역 및 상기 플로팅 영역 사이에 이격 배치될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 전력 반도체 소자에 의하면, 전류 센서 트랜지스터들이 전력 반도체 트랜지스터들보다 지연되어 구동되는 현상을 완화시킬 수 있다. 물론 이러한 효과는 예시적인 것이고, 이러한 효과에 의해서 본 발명의 범위가 한정되는 것은 아니다.
도 1은 종래 전력 반도체 소자의 구동을 보여주는 타이밍 그래프이다.
도 2는 본 발명의 일 실시예에 따른 전력 반도체 소자를 보여주는 개략적인평면도이다.
도 3은 본 발명의 일 실시예에 따른 전력 반도체 소자를 보여주는 회로도이다.
도 4는 도 3의 전력 반도체 소자의 일부를 보여주는 회로도이다.
도 5는 본 발명의 일 실시예에 따른 전력 반도체 소자의 구동을 설명하기 위한 등가 회로도이다.
도 6은 본 발명의 다른 실시예에 따른 전력 반도체 소자를 보여주는 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 전력 반도체 소자를 보여주는 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 적어도 일부의 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 도면에서 동일한 부호는 동일한 요소를 지칭한다.
다르게 정의되지 않는 한, 여기에 사용된 모든 용어들은 해당기술 분야에서 통상의 지식을 가진 자에 의해서 통상적으로 이해되는 것과 같은 의미로 사용된다. 도면에서, 층 및 영역의 크기는 설명을 위해 과장되었고, 따라서 본 발명의 일반적인 구조들을 설명하기 위해 제공된다. 동일한 참조 부호들은 동일한 구성 요소를 나타낸다. 층, 영역, 또는 기판과 같은 한 구성이 다른 구성 상(on)에 있다고 지칭할 때, 그것은 다른 구성의 바로 상부에 있거나 또는 그 사이에 다른 개재된 구성이 또한 존재할 수 있는 것으로 이해될 것이다. 반면에, 한 구성이 다른 구성의 “바로 위에(directly on)” 있다라고 지칭할 때는 중간 개재 구성들이 존재하지 않는다고 이해된다.
도 2는 본 발명의 일 실시예에 따른 전력 반도체 소자를 보여주는 개략적인평면도이고, 도 3은 본 발명의 일 실시예에 따른 전력 반도체 소자를 보여주는 회로도이고, 도 4는 도 3의 전력 반도체 소자의 일부를 보여주는 회로도이다.
도 2를 참조하면, 전력 반도체 소자(100)는 메인 셀 영역(MC) 및 센서 영역(SA)을 포함하는 반도체층(105)을 이용하여 구현될 수 있다. 이러한 전력 반도체 소자(100)는 웨이퍼(wafer), 칩(chip) 또는 다이(die) 구조를 포함할 수 있다.
메인 셀 영역(MC)에는 복수의 전력 반도체 트랜지스터들(power semiconductor transistors, 도 3의 PT)이 형성될 수 있다. 센서 영역(SA)에는 전력 반도체 트랜지스터들(PT)의 전류를 모니터링하기 위해 복수의 전류 센서 트랜지스터들(도 3의 ST)이 형성될 수 있다.
예를 들어, 전력 반도체 트랜지스터둘(PT) 및 전류 센서 트랜지스터들(ST)은 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor, IGBT) 또는 전력 모스펫(power MOSFET) 구조를 포함할 수 있다. IGBT는 게이트 전극, 에미터 전극(emitter electrode) 및 컬렉터 전극(collector electrode)을 포함할 수 있다. 도 3 내지 도 4에서는 전력 반도체 소자(100)로 IGBT를 예로 설명한다.
도 2 내지 도 4를 같이 참조하면, 전력 반도체 소자(100)는 외부와 연결을 위한 복수의 단자들을 포함할 수 있다. 예를 들어, 전력 반도체 소자(100)는 전력 반도체 트랜지스터들(PT)의 에미터 전극에 연결되는 에미터 단자(69), 전력 반도체 트랜지스터들(PT)의 켈빈 에미터 전극에 연결되는 켈빈 에미터 단자(66), 전류를 모니터링하기 위한 전류 센서 트랜지스터들(ST)의 에미터 전극과 연결되는 전류 센서 단자(64), 전력 반도체 트랜지스터들(PT)의 게이트 전극 및 전류 센서 트랜지스터들(ST)의 게이트 전극과 연결되는 게이트 단자(62), 온도를 모니터링하기 위한 온도 센서(TC)와 연결되는 온도 센서 단자들(67, 68) 및/또는 전력 반도체 트랜지스터들(PT) 및 전류 센서 트랜지스터들(ST)의 컬렉터 전극과 연결되는 컬렉터 단자(61)를 포함할 수 있다. 도 3에서 컬렉터 단자(61)는 도 2에서 전력 반도체 소자(100)의 후면 상에 있다.
온도 센서(TC)는 온도 센서 단자들(67, 68)과 연결된 정션 다이오드(junction diode)를 포함할 수 있다. 정션 다이오드는 적어도 하나의 n형 불순물 영역과 적어도 하나의 p형 불순물 영역의 접합 구조, 예컨대 P-N 접합 구조, P-N-P 접합 구조, N-P-N 접합 구조 등을 포함할 수 있다. 본 구조는 전력 반도체 소자(100) 내에 온도 센서(TC)가 내장된 구조를 예시적으로 설명하고 있으나, 이 실시예의 변형된 예에서 온도 센서(TC)가 생략될 수도 있다.
전력 반도체 트랜지스터(PT)는 에미터 단자(69)와 컬렉터 단자(61) 사이에 접속되고, 전류 센서 트랜지스터(ST)는 전류 센서 단자(64)와 컬렉터 단자(61) 사이에 전력 반도체 트랜지스터(PT)와 일부 병렬적으로 접속된다. 전류 센서 트랜지스터(ST)의 게이트 전극과 전력 반도체 트랜지스터(PT)의 게이트 전극은 소정의 저항을 개재하여 게이트 단자(62)에 공유로 연결된다.
전류 센서 트랜지스터(ST)는 전력 반도체 트랜지스터(PT)와 실질적으로 같은 구조로 형성되며, 다만 소정의 비로 축소되어 형성될 수 있다. 이에 따라, 전류 센서 트랜지스터(ST)의 출력 전류를 모니터링함으로써 전력 반도체 트랜지스터(PT)의 출력 전류를 간접적으로 모니터링할 수 있게 된다.
이 실시예에서, 에미터 단자(69) 및 전류 센서 단자(64)는 소정의 보호 저항(Re)을 통해서 연결될 수 있다. 보호 저항(Re)은 전력 반도체 소자(100)의 정상적인 동작 시에는 에미터 단자(69)와 전류 센서 단자(64) 사이를 절연시켜 실질적으로 전류의 흐름을 허용하지 않도록 충분히 큰 절연 저항일 수 있다. 다만, 에미터 단자(69) 및 전류 센서 단자(64)가 보호 저항(Re)을 통해서 연결된다는 의미는, 비정상적인 동작 상황, 예컨대 ESD(electro static discharge) 상황 같은 경우에는 전류의 흐름을 허용하도록 전기적으로 연결된 것을 의미할 수 있다.
따라서, 정상적인 동작 상황에서는 전력 반도체 트랜지스터(PT)의 에미터 단자(69)를 통한 전류 또는 전자 흐름과 전류 센서 트랜지스터(ST)의 전류 센서 단자(64)를 통한 전류 또는 전자의 흐름은 구분된다. 다만, 비정상적인 동작 상황, 예컨대 ESD 상황에서는 매우 큰 전압이 걸리거나 매우 큰 전류가 유입되어, 전류 센서 트랜지스터(ST)의 전류 또는 전자 흐름이 보호 저항(Re)을 통해서 전력 반도체 트랜지스터(PT) 방향으로 분배될 수 있다. 이에 따라, 메인 셀 영역(MC)에 비해서 상대적으로 크기가 작은 센서 영역(SA)에서도 정전 용량을 늘리고 정전 특성을 향상시킬 수 있게 된다. 즉, 보호 저항(Re)을 통한 전류 분배를 이용하여, 센서 영역(SA)이 ESD 충격으로부터 보호될 수 있다.
도 5는 본 발명의 실시예들에 따른 전력 반도체 소자의 구동을 설명하기 위한 등가 회로도이다.
도 3 내지 도 5를 참조하면, 에미터 단자(69)는 전력 반도체 트랜지스터들(PT)의 접지 단자로 기능하고, 켈빈 에미터 단자(66)는 게이트 단자(62)의 드라이버부에 대한 접지 단자로 기능할 수 있다. 센싱 전압 노드(CS)에서 전류 센서 단자(64)에 접속된 센싱 저항(Rs)의 전위를 측정할 수 있다. 이를 통해서, 전류 센서 단자(64)로 흐르는 전류의 향을 계산할 수 있다.
도 5에서, 커패시터(CGF) 및 커패시터(CGE)는 게이트-에미터간 커패시터를 나타내고, 커패시터(CGJ)는 게이트-컬렉터간 커패시터를 나타내고, 저항(Rp)은 게이트 저항을 나타낸다.
도 6은 본 발명의 다른 실시예에 따른 전력 반도체 소자를 보여주는 단면도이다.
도 2 및 도 6을 같이 참조하면, 반도체층(105)은 메인 셀 영역(MC), 센서 영역(SA) 및 메인 셀 영역(MC)와 센서 영역(SA) 사이의 절연 영역(IA)을 포함할 수 있다. 나아가, 반도체층(105)은 그 외 외부 출력 단자로 기능하는 단자들을 형성하기 위한 단자 영역을 더 포함할 수 있다.
이 실시예에서, 전력 반도체 트랜지스터들(PT)은 메인 셀 영역(MC)에 형성되고, 전류 센서 트랜지스터(ST)는 센서 영역(SA)에 각각 형성될 수 있다. 예를 들어, 센서 영역(SA)은 전류 센서 단자(64) 하부에 있지 않고, 센서 영역(SA) 외측의 반도체층(105)에 형성될 수 있다. 따라서, 전류 센서 트랜지스터들(ST)의 출력 단자로 기능하는 전류 센서 단자(64)는 통상적인 경우와 달리 별도의 단자 영역, 예컨대 메인 셀 영역(MC) 및 센서 영역(SA) 외측의 반도체층(105)에 형성될 수 있다. 이 경우, 전류 센서 단자(64)의 크기는 센서 영역(SA)의 크기와 상관 없이 조절할 수 있다.
일부 실시예에서, 센서 영역(SA)은 메인 셀 영역(MC)의 일부 영역을 개조하여 형성할 수 있고, 이 경우 절연 영역(IA)은 메인 셀 영역(MC)과 센서 영역(SA)을 정상 동작 시 전기적으로 절연하도록 메인 셀 영역(MC)과 센서 영역(SA) 사이에 배치될 수 있다. 따라서, 절연 영역(IA)은 센서 영역(SA)의 적어도 일부를 둘러싸는 형태로 배치될 수 있다. 전술한 바와 같이, 절연 영역(IA)에는 보호 저항(Re)이 형성될 수 있다.
도 6을 참조하면, 반도체층(105)은 하나 또는 복수의 반도체 물질층을 지칭할 수 있으며, 예를 들어, 반도체 기판의 일부 및/또는 하나 또는 다층의 에피택셜층(epitaxial layer)을 지칭할 수도 있다. 예컨대, 반도체층(105)은 드리프트 영역(107) 및 웰 영역(110)을 포함할 수 있다.
메인 셀 영역(MC)에서, 반도체층(105)은 웰 영역(110) 내 소오스 영역(112)을 더 포함할 수 있다. 여기에서 소오스 영역(112)은 에미터 영역으로 불릴 수도 있다. 이하에서 소오스 영역(112)은 소오스 영역 또는 에미터 영역을 지칭할 수 있다.
나아가, 반도체층(105)은 게이트 전극(120) 사이에서 게이트 전극(120) 하부로 이어지는 부분에 플로팅 영역(125)을 더 포함할 수 있다. 플로팅 영역(125)은 게이트 전극(120)의 바닥보다 더 깊이 형성되어, 인접한 두 게이트 전극(120)을 연결하는 형태로 형성될 수 있다. 플로팅 영역(125)은 전력 반도체 트랜지스터들(PT)의 인접한 둘 사이에서 웰 영역(110) 반대편의 반도체층(105)에 형성되고, 나아가 최외측의 전력 반도체 트랜지스터(PT)에 외측으로 인접하게, 웰 영역(110) 반대편의 반도체층(105)에 형성될 수 있다.
드리프트 영역(107) 및 소오스 영역(112)은 제 1 도전형을 갖고, 웰 영역(110) 및 플로팅 영역(125)은 제 2 도전형을 가질 수 있다. 제 1 도전형 및 제 2 도전형은 서로 반대의 도전형을 가지 되 n형 및 p형 중 각각 어느 하나일 수 있다. 예를 들어, 제 1 도전형은 n형이면 제 2 도전형이 p형이고, 그 반대일 수도 있다.
드리프트 영역(107)은 제 1 도전형의 에피택셜층으로 제공될 수 있고, 웰 영역(110)은 이러한 에피택셜층에 제 2 도전형의 불순물을 도핑하거나 또는 제 2 도전형의 에피택셜층으로 형성할 수 있다. 소오스 영역(112)은 웰 영역(110) 내에 제 1 도전형의 불순물을 도핑하거나 또는 제 1 도전형의 에피택셜층을 부가적으로 형성하여 형성할 수 있다.
컬렉터 영역(128)은 드리프트 영역(107) 아래에 제공되고, 컬렉터 전극(155)은 컬렉터 영역(128)에 연결되도록 컬렉터 영역(128) 아래에 제공될 수 있다. 예를 들어, 드리프트 영역(107)은 반도체 기판(미도시) 상에 제공될 수 있고, 반도체 기판은 제 2 도전형을 갖는 컬렉터 영역(128)의 적어도 일부 또는 전부를 한정하고, 컬렉터 전극(155)은 반도체 기판의 하면 상에 제공될 수 있다. 다른 예로, 컬렉터 영역(128)은 드리프트 영역(107) 아래에 제 2 도전형을 갖는 에피택셜층으로 제공될 수도 있다.
게이트 전극(120)은 반도체층(105)에 형성된 적어도 하나의 트렌치를 매립하도록 반도체층(105) 내로 리세스되어 형성될 수 있다. 트렌치는 반도체층(105)의 표면으로부터 소정 깊이로 형성될 수 있고, 예컨대 소오스 영역(112)과 웰 영역(110)을 뚫고 드리프트 영역(107)의 일부까지 신장되도록 형성될 수 있다. 트렌치는 전계가 집중되는 것을 억제하기 위하여 그 모서리, 예컨대 하단 모서리가 라운딩 처리될 수 있다.
게이트 절연층(118)은 게이트 전극(120) 및 트렌치 내 반도체층(105) 사이에 개재될 수 있다. 게이트 전극(120) 상에는 절연층(130)이 형성될 수 있다. 게이트 전극(120)의 수는 하나 또는 다수로 요구되는 동작 사양에 따라서 적절하게 선택될 수 있고 이 실시예의 범위를 제한하지 않는다.
에미터 전극(145)은 에미터 영역 또는 소오스 영역(112) 상에 형성될 수 있다. 반도체층(105) 및 에미터 전극(145) 사이에는 절연층(133)이 개재될 수 있다.
센서 영역(SA)에서 하나의 센서 전류 트랜지스터(ST)의 구조는 메인 셀 영역(MC)의 하나의 전력 반도체 트랜지스터(PT)의 구조와 실질적으로 동일할 수 있다. 예를 들어, 센서 영역(SA) 및 메인 셀 영역(MC)에서, 드리프트 영역(107), 플로팅 영역(125) 및 게이트 전극(120)은 구분되지 않고 연속적으로 형성될 수 있다.
센서 영역(SA)에서, 플로팅 영역(125)은 전류 센서 트랜지스터들(ST)의 인접한 둘 사이에서 웰 영역(110) 반대편의 반도체층(105)에 형성되고, 나아가 최외측의 전류 센서 트랜지스터(ST)에 외측으로 인접하게, 웰 영역(110) 반대편의 반도체층(105)에 형성될 수 있다.
센서 영역(SA)과 메인 셀 영역(MC)에서 웰 영역(110)은 서로 분리되어 형성될 수 있다. 나아가, 센서 영역(SA)에서 에미터 영역 또는 소오스 영역(112)은 메인 셀 영역(MC)에서 에미터 영역 또는 소오스 영역(112)과 분리되게 센서 영역(SA) 내 웰 영역(110)에 형성될 수 있다. 나아가, 센서 영역(SA) 내 에미터 전극(145a)은 센서 영역(SA) 내 에미터 영역 또는 소오스 영역(112) 상에 형성되고, 반도체층(105) 및 에미터 전극(145a) 사이에는 절연층(133)이 개재될 수 있다.
이 실시예에서, 전력 반도체 트랜지스터들(PT)의 적어도 일부 및 전류 센서 트랜지스터들(ST)의 적어도 일부는 절연 영역(IA)에 형성된 보호 저항(Re)을 개재하여 비정상적인 동작 상황에서 서로 연결될 수 있다.
예를 들어, 보호 저항(Re)은 반도체층(105) 내 불순물이 도핑되어 형성된 보호 정션 영역(125a)을 포함할 수 있다. 보다 구체적으로 보면, 전력 반도체 트랜지스터들(PT)의 에미터 전극(145)과 전류 센서 트랜지스터(ST)의 에미터 전극(145a)은 보호 정션 영역(125a)에 접속될 수 있다.
드리프트 영역(107)은 제 1 도전형의 불순물로 도핑되고, 보호 정션 영역(125a)은 플로팅 영역(125) 및 웰 영역(110)과 동일한 제 2 도전형의 불순물로 도핑될 수 있다. 이에 따라, 보호 정션 영역(125a) 및 드리프트 영역(107)은 PN 다이도드 구조를 형성할 수 있다. 나아가, 보호 정션 영역(125a)은 플로팅 영역(125)과 동일 또는 유사한 깊이로 형성될 수 있다. 따라서, 일부 실시예에서 플로팅 영역(125)과 보호 정션 영역(125a)은 동시에 형성될 수 있다.
소오스 영역(112)에 비해서 보호 정션 영역(125a)의 저항은 매우 높은 편이기 때문에, 정상 동작 상황에서 보호 저항(Re)을 통한 전류의 흐름은 무시할 만하다. 따라서, 보호 정션 영역(125a)은 전력 반도체 소자(100)의 정상적인 동작 상황에서는 저항이 높아서 전류의 흐름을 거의 허용하지 않지만, 비정상적인 동작 상황, 예컨대 ESD 상황에서는 전류의 흐름을 허용하도록 그 도핑 농도가 조절될 수 있다.
적어도 하나의 부가 플로팅 영역(125c)은 전류 센서 트랜지스터들(ST) 중 최외측 전류 센서 트랜지스터(ST)에 인접한 반도체층(105) 내 플로팅 영역(125) 및 보호 저항(Re) 사이의 반도체층(105)에 형성될 수 있다. 보다 구체적으로 보면, 부가 플로팅 영역(125)은 제 2 도전형의 불순물로 도핑되어 형성되고, 이에 따라 부가 플로팅 영역(125)은 드리프트 영역(107)과 PN 다이오드 구조를 형성할 수 있다.
나아가, 보호 저항(Re)이 보호 정션 영역(125a)으로 구현된 경우, 부가 플로팅 영역(125c)은 반도체층(105) 내에서 보호 정션 영역(125a) 및 플로팅 영역(125) 사이에 둘로부터 이격되도록 배치될 수 있다. 이에 따라, 보호 정션 영역(125a) 및 부가 플로팅 영역(125c) 사이 및 플로팅 영역(125) 및 부가 플로팅 영역(125c) 사이에는 드리프트 영역(107)의 일부가 개재될 수 있다.
이러한 부가 플로팅 영역(125c)이 없는 구조에서는, 전력 반도체 소자(100)의 동작 시 전류 센서 트랜지스터(ST)의 최외측에 인접한 플로팅 영역(125) 및 보호 정션 영역(125a) 사이의 드리프트 영역(107)의 공핍층이 확장되어 상기 플로팅 영역(125)이 에미터 전위가 가해지는 보호 정션 영역(125a)과 도통되는 문제가 발생할 수 있다. 이와 같이, 플로팅 영역(125)이 에미터 전위를 갖게 되면, 동작 초기에 센서 전류 트랜지스터들(ST)에 게이트 지연이 발생 등 이상 동작을 유발될 수 있는 문제가 생긴다.
하지만, 부가 플로팅 영역(125c)이 플로팅 영역(125) 및 보호 정션 영역(125a) 사이에 부가됨에 따라서, 이러한 문제가 크게 완화될 수 있다. 즉, 부가 플로팅 영역(125c)을 전류 센서 트랜지스터(ST)의 최외측에 인접한 플로팅 영역(125) 및 보호 정션 영역(125a) 사이에 부가함으로써, 둘 사이의 절연 내성을 보다 크게 할 수 있다. 이러한 구조에 따르면, 설사 부가 플로팅 영역(125c)이 보호 정션 영역(125a)과 도통되더라도, 보호 정션 영역(125a)이 플로팅 영역(125)과 직접 도통되는 것을 막을 수 있다.
이러한, 효과는 도 7에 도시된 바와 같이, 최외측에 인접한 플로팅 영역(125) 및 보호 정션 영역(125a) 사이에 둘 이상, 즉 복수의 부가 플로팅 영역(125c)을 서로 이격되게 배치함으로써 더욱 높일 수 있다.
나아가, 일부 실시예에서, 전력 반도체 트랜지스터들(PT)의 적어도 일부 및 전류 센서 트랜지스터들(ST)의 적어도 일부는 게이트 커패시턴스를 공유할 수 있다. 예를 들어, 전력 반도체 트랜지스터들(PT)의 적어도 일부 및 전류 센서 트랜지스터들(ST)의 적어도 일부는 서로 게이트 전극(120)을 공유할 수 있다.
보다 구체적으로 보면, 전력 반도체 트랜지스터들(PT)의 게이트 전극(120) 및 전류 센서 트랜지스터들(ST)의 게이트 전극(120)은 스트라이프 타입으로 배치될 수 있다. 이 경우, 동일 라인에 배치된 전력 반도체 트랜지스터들(PT)의 게이트 전극(120) 및 전류 센서 트랜지스터들(ST)의 게이트 전극(120)은 절연 영역(IA)을 가로질러서 서로 연결될 수 있다. 이 경우, 메인 셀 영역(MC)의 전력 반도체 트랜지스터들(PT)와 센서 영역(SA)의 전류 센서 트랜지스터들(ST)의 게이트 커패시턴스가 공유될 수 있다. 이에 따라, 센서 영역(SA)의 정전 용량이 실질적으로 커지는 효과가 생길 수 있다.
다른 실시예에서, 센서 영역(SA) 및 메인 셀 영역(MC)에서 게이트 전극(120)이 공유되지 않고 서로 분리될 수도 있다. 이 경우, 센서 영역(SA) 및 메인 셀 영역(MC)에서 게이트 커패시턴스는 공유되지 않지만, ESD 상황에서 보호 저항(Re)을 통한 전류 분배는 여전히 가능하다.
일부 실시예에 따르면, 통상적인 메인 셀 영역(MC)의 일부 영역을 센서 영역(SA)으로 할당함으로써 구조를 단순화 할 수 있다. 이 경우, 메인 셀 영역(MC), 센서 영역(SA) 및 절연 영역(IA)은 웰 영역(110), 드리프트 영역(107), 게이트 전극(120) 등을 일관 공정으로 제조할 수 있게 된다.
전술한 설명들은 전력 반도체 소자가 IGBT인 경우를 상정하여 설명하였지만, 전력 모스펫에도 그대로 적용될 수 있다. 예를 들어, 전력 모스펫에서는 컬렉터 영역(128)이 없고 컬렉터 전극 대신에 드레인 전극이 배치될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
61: 컬렉터 단자
62: 게이트 단자
64: 전류 센서 단자
66: 켈빈 에미터 단자
67, 68: 온도 센서 단자
69: 에미터 단자
100: 전력 반도체 소자
105: 반도체층
120: 게이트 전극
125: 플로팅 영역
125a: 보호 정션 영역
125c: 부가 플로팅 영역
PT: 전력 반도체 트랜지스터
ST: 전류 센서 트랜지스터

Claims (6)

  1. 메인 셀 영역, 센서 영역, 및 상기 메인 셀 영역 및 상기 센서 영역 사이의 절연 영역을 포함하는 반도체층;
    상기 메인 셀 영역에 형성된 복수의 전력 반도체 트랜지스터들;
    상기 센서 영역에 형성된 복수의 전류 센서 트랜지스터들; 및
    상기 복수의 전력 반도체 트랜지스터들의 에미터 전극 및 상기 복수의 전류 센서 트랜지스터들에 연결된 에미터 전극을 비정상적인 동작 상황에서 서로 연결하도록 상기 절연 영역에 형성된 보호 저항;을 포함하고,
    상기 복수의 전류 센서 트랜지스터들 중 최외측 전류 센서 트랜지스터에 인접한 상기 반도체층 내 플로팅 영역 및 상기 보호 저항 사이의 상기 반도체층에는 적어도 하나의 부가 플로팅 영역이 형성된,
    전력 반도체 소자.
  2. 반도체층의 메인 셀 영역에 형성된 복수의 전력 반도체 트랜지스터들;
    상기 복수의 전력 반도체 트랜지스터들의 에미터 전극과 연결되는 에미터 단자;
    상기 전력 반도체 트랜지스터들의 전류를 모니터링하기 위해, 상기 반도체층의 센서 영역에 형성된 복수의 전류 센서 트랜지스터들;
    상기 복수의 전류 센서 트랜지스터들의 에미터 전극과 연결되는 전류 센서 단자;
    상기 전력 반도체 트랜지스터들의 게이트 전극 및 상기 복수의 전류 센서 트랜지스터들의 게이트 전극과 연결되는 게이트 단자; 및
    상기 에미터 단자 및 상기 전류 센서 단자를 비정상적인 동작 상황에서 서로 연결하도록, 상기 메인 셀 영역 및 상기 센서 영역 사이의 절연 영역에 형성된 보호 저항;을 포함하고,
    상기 복수의 전류 센서 트랜지스터들 중 최외측 전류 센서 트랜지스터에 인접한 상기 반도체층 내 플로팅 영역 및 상기 보호 저항 사이의 상기 반도체층에는 적어도 하나의 부가 플로팅 영역이 형성된,
    전력 반도체 소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 적어도 하나의 부가 플로팅 영역은 상기 절연 영역 내 서로 이격 배치된 복수의 부가 플로팅 영역을 포함하는, 전력 반도체 소자.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체층은 상기 메인 셀 영역, 상기 센서 영역 및 상기 절연 영역에 걸쳐서 제 1 도전형의 불순물로 도핑된 드리프트 영역을 포함하고,
    상기 플로팅 영역 및 상기 적어도 하나의 부가 플로팅 영역은 상기 제 1 도전형의 반대인 제 2 도전형의 불순물로 도핑되어 형성되고,
    상기 드리프트 영역 및 상기 부가 플로팅 영역은 PN 다이오드 구조를 형성하는,
    전력 반도체 소자.
  5. 제 4 항에 있어서,
    상기 보호 저항은 상기 반도체층 내 제 2 도전형의 불순물이 도핑되어 형성된 보호 정션 영역을 포함하고,
    상기 적어도 하나의 부가 플로팅 영역은 상기 반도체 층 내에서 상기 보호 정션 영역 및 상기 플로팅 영역 사이에 이격 배치된
    전력 반도체 소자.
  6. 제 5 항에 있어서,
    상기 보호 정션 영역 및 상기 적어도 하나의 부가 플로팅 영역 사이 및 상기 플로팅 영역 및 상기 적어도 하나의 부가 플로팅 영역 사이에는 상기 드리프트 영역의 일부가 개재된,
    전력 반도체 소자.
KR1020190159126A 2019-12-03 2019-12-03 전력 반도체 소자 Active KR102187903B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190159126A KR102187903B1 (ko) 2019-12-03 2019-12-03 전력 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190159126A KR102187903B1 (ko) 2019-12-03 2019-12-03 전력 반도체 소자

Publications (1)

Publication Number Publication Date
KR102187903B1 true KR102187903B1 (ko) 2020-12-07

Family

ID=73791240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190159126A Active KR102187903B1 (ko) 2019-12-03 2019-12-03 전력 반도체 소자

Country Status (1)

Country Link
KR (1) KR102187903B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102398995B1 (ko) * 2020-12-11 2022-05-17 현대모비스 주식회사 전력 반도체 소자
EP4546649A3 (en) * 2023-10-27 2025-07-16 Infineon Technologies Canada Inc. Current sense circuit with electrostatic discharge protection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326897A (ja) * 1997-03-25 1998-12-08 Hitachi Ltd 電流検出セル付トレンチゲート半導体装置
JP2012119658A (ja) * 2010-11-08 2012-06-21 Toshiba Corp 半導体装置
KR20140057630A (ko) 2011-09-28 2014-05-13 도요타 지도샤（주） Igbt 와 그 제조 방법
JP2018113475A (ja) * 2018-04-03 2018-07-19 富士電機株式会社 トレンチｍｏｓ型半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326897A (ja) * 1997-03-25 1998-12-08 Hitachi Ltd 電流検出セル付トレンチゲート半導体装置
JP2012119658A (ja) * 2010-11-08 2012-06-21 Toshiba Corp 半導体装置
KR20140057630A (ko) 2011-09-28 2014-05-13 도요타 지도샤（주） Igbt 와 그 제조 방법
JP2018113475A (ja) * 2018-04-03 2018-07-19 富士電機株式会社 トレンチｍｏｓ型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102398995B1 (ko) * 2020-12-11 2022-05-17 현대모비스 주식회사 전력 반도체 소자
EP4546649A3 (en) * 2023-10-27 2025-07-16 Infineon Technologies Canada Inc. Current sense circuit with electrostatic discharge protection

Similar Documents

Publication Publication Date Title
US11749675B2 (en) Semiconductor device
JP6320808B2 (ja) トレンチｍｏｓ型半導体装置
JP6053050B2 (ja) 逆導通ｉｇｂｔ
JP2019161168A (ja) 半導体装置
KR102153550B1 (ko) 전력 반도체 소자
JP2009188178A (ja) 半導体装置
US9991173B2 (en) Bidirectional semiconductor device for protection against electrostatic discharges
JP2018181955A (ja) 半導体装置
KR102187903B1 (ko) 전력 반도체 소자
JP2021136241A (ja) 半導体装置および半導体装置の製造方法
JP7703881B2 (ja) 半導体装置
KR102110249B1 (ko) 전력 반도체 칩
KR102176702B1 (ko) 전력 반도체 소자
KR102315054B1 (ko) 전력 반도체 소자 및 전력 반도체 칩
KR102251759B1 (ko) 전력 반도체 소자
KR102251760B1 (ko) 전력 반도체 소자
JP6391863B2 (ja) トレンチｍｏｓ型半導体装置
KR102321272B1 (ko) 전력 반도체 소자 및 그 제조방법
KR102321273B1 (ko) 전력 반도체 소자 및 그 제조방법
US11257937B2 (en) Semiconductor device
KR102176701B1 (ko) 전력 반도체 소자
JP7243795B2 (ja) 半導体装置
JP2020031224A (ja) トレンチｍｏｓ型半導体装置
KR102437048B1 (ko) 전력 반도체 소자 및 전력 반도체 칩
KR102300623B1 (ko) 전력 반도체 소자 및 전력 반도체 칩

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 6