[go: up one dir, main page]

KR102167139B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102167139B1
KR102167139B1 KR1020140123556A KR20140123556A KR102167139B1 KR 102167139 B1 KR102167139 B1 KR 102167139B1 KR 1020140123556 A KR1020140123556 A KR 1020140123556A KR 20140123556 A KR20140123556 A KR 20140123556A KR 102167139 B1 KR102167139 B1 KR 102167139B1
Authority
KR
South Korea
Prior art keywords
clock signal
correction circuit
unit
circuit unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140123556A
Other languages
English (en)
Other versions
KR20160033316A (ko
Inventor
조대명
문성준
유승욱
김재혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140123556A priority Critical patent/KR102167139B1/ko
Priority to CN201410812510.9A priority patent/CN105788543B/zh
Priority to US14/586,359 priority patent/US9704431B2/en
Publication of KR20160033316A publication Critical patent/KR20160033316A/ko
Application granted granted Critical
Publication of KR102167139B1 publication Critical patent/KR102167139B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시패널, 스캔 구동부 및 타이밍 제어부를 포함한다. 표시패널은 영상을 표시한다. 스캔 구동부는 표시패널에 스캔신호를 공급한다. 타이밍 제어부는 스캔 구동부를 제어한다. 스캔 구동부는 타이밍 제어부로부터 출력되는 클록신호의 이상 유무를 감지하고 보정하는 보정회로부를 포함한다.

Description

표시장치{Display Device}
본 발명은 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 유기전계발광표시장치에는 매트릭스 형태로 배치된 복수의 서브 픽셀을 포함하는 표시패널과 표시패널을 구동하는 구동부가 포함된다. 구동부에는 표시패널에 스캔신호(또는 게이트신호)를 공급하는 스캔 구동부 및 표시패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.
위와 같은 표시장치는 매트릭스 형태로 배치된 서브 픽셀들에 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있게 된다.
한편, 스캔 구동부와 데이터 구동부는 타이밍 제어부에 의해 제어된다. 타이밍 제어부는 온 및 오프 클록신호(ON/OFF CLK)를 생성 및 출력한다. 스캔 구동부와 연동하는 레벨 시프터부는 온 및 오프 클록신호를 기반으로 스캔 구동부에 공급할 게이트 클록신호를 생성 및 출력한다. 스캔 구동부는 레벨 시프터부로부터 출력된 게이트 클록신호 및 스타트신호 등에 대응하여 동작하며 스캔 신호를 생성 및 출력한다.
타이밍 제어부는 외부 요인에 의한 오동작 및 비정상 신호 발생 등으로 인하여 온 및 오프 클록신호에 이상(이상 출력)을 일으키기도 한다. 이 경우, 스캔 구동부는 이상 동작을 하게 되고, 표시패널은 비정상적인 영상을 표시하게 된다. 그런데, 종래에 제안된 스캔 구동부는 온 및 오프 클록신호의 이상 유무를 발견 또는 감지 및 보정(또는 복구, 보상)할 수 있는 기능이 없는 바, 이에 대한 대응책이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 타이밍 제어부에 출력 이상이 발생하더라도 스캔 구동부로부터 출력되는 스캔신호를 안정화하여 표시패널이 비정상적인 영상을 표시하는 문제를 방지하는 것이다.
상술한 과제 해결 수단으로 본 발명은 표시패널, 스캔 구동부 및 타이밍 제어부를 포함한다. 표시패널은 영상을 표시한다. 스캔 구동부는 표시패널에 스캔신호를 공급한다. 타이밍 제어부는 스캔 구동부를 제어한다. 스캔 구동부는 타이밍 제어부로부터 출력되는 클록신호의 이상 유무를 감지하고 보정하는 보정회로부를 포함한다.
스캔 구동부는 보정회로부를 갖는 레벨 시프터부와 레벨 시프터부로부터 출력된 게이트 클록신호에 대응하여 스캔신호를 생성하는 시프트 레지스터부를 포함하고, 보정회로부는 타이밍 제어부로부터 출력되는 온 클록신호와 오프 클록신호 중 적어도 하나에 누락이 감지되면, 온 클록신호와 오프 클록신호 중 적어도 하나를 보정할 수 있다.
보정회로부는 타이밍 제어부로부터 출력되는 오프 클록신호에 누락이 감지되면, 누락된 오프 클록신호의 다음에 오는 온 클록신호를 오프 클록신호로 대체하여 보정할 수 있다.
보정회로부는 타이밍 제어부로부터 출력되는 온 클록신호와 오프 클록신호 중 적어도 하나에 누락이 감지되면, 레벨 시프터부로부터 출력되는 게이트 클록신호를 보정할 수 있다.
보정회로부는 타이밍 제어부로부터 출력되는 온 클록신호에 누락이 감지되면, 누락된 온 클록신호 다음에 오는 온 클록신호에 대응하여 제N게이트 클록신호와 제N+1게이트 클록신호를 동일한 상태로 보정할 수 있다.
보정회로부는 제1 내지 제4보정회로부를 포함하고, 제1보정회로부는 타이밍 제어부로부터 출력되는 온 클록신호와 제4보정회로부로부터 출력된 온 클록신호 및 오프 클록신호를 기반으로 오프 클록신호의 누락 유무를 감지하고, 제2보정회로부는 타이밍 제어부로부터 출력되는 오프 클록신호와 제4보정회로부로부터 출력된 온 클록신호 및 오프 클록신호를 기반으로 온 클록신호의 누락 유무를 감지하고, 제3보정회로부는 온 클록신호나 오프 클록신호의 누락된 부분이 발생하게 되면 온 클록신호나 오프 클록신호 중 하나로 누락분을 대체하여 보정하고, 제4보정회로부는 온 클록신호나 오프 클록신호의 누락된 부분이 발생하게 되면 게이트 클록신호들을 보정할 수 있다.
제1보정회로부는 2개의 온 클록신호 사이에 1개의 오프 클록신호가 발생하면 정상 상태로 인식하고, 2개의 온 클록신호 사이에 1개의 오프 클록신호가 미발생하면 비정상 상태(오프 클록신호 누락 상태)로 인식할 수 있다.
제2보정회로부는 하나의 게이트 클록신호가 종료되기 전까지 다다음 게이트 클록신호가 로직하이 상태를 유지되면 정상 상태로 인식하고, 하나의 게이트 클록신호가 종료되기 전까지 다다음 게이트 클록신호가 로직하이 상태를 미유지하면 비정상 상태(온 클록신호 누락 상태)로 인식할 수 있다.
본 발명은 온 및 오프 클록신호의 이상 유무를 발견 또는 감지하고 이를 보정(또는 복구, 보상)하여 표시패널이 비정상적인 영상을 표시하는 문제를 방지할 수 있는 효과가 있다. 또한, 본 발명은 타이밍 제어부에 출력 이상이 발생하더라도 스캔 구동부로부터 출력되는 스캔신호를 안정화할 수 있는 효과가 있다. 또한, 본 발명은 스캔 구동부의 신뢰성과 안정성을 향상할 수 있는 효과가 있다.
도 1은 표시장치의 개략적인 블록도.
도 2는 도 1에 도시된 서브 픽셀의 구성 예시도.
도 3은 본 발명의 제1실시예에 따른 레벨 시프터부의 개략적인 블록도.
도 4는 도 3의 보정회로부를 개략적으로 나타낸 블록도.
도 5는 오프 클록신호의 누락 오류 복구를 보여주는 파형도.
도 6은 온 클록신호의 누락 오류 복구를 보여주는 파형도.
도 7은 본 발명의 제1실시예에 따른 레벨 시프터부의 상세 블록도.
도 8은 신호분기부에 대한 예시도.
도 9는 신호선택부에 대한 예시도.
도 10은 본 발명의 제2실시예에 따른 레벨 시프터부의 상세 블록도.
도 11은 신호조절부에 의한 신호조절의 예시도.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
<제1실시예>
도 1은 표시장치의 개략적인 블록도이고, 도 2는 도 1에 도시된 서브 픽셀의 구성 예시도이다.
도 1에 도시된 바와 같이, 표시장치에는 표시패널(100), 타이밍 제어부(110), 데이터 구동부(120) 및 스캔 구동부(130, 140)가 포함된다.
표시패널(100)에는 상호 교차하는 데이터 라인들(DL) 및 스캔 라인들(GL)에 구분되어 연결된 서브 픽셀들이 포함된다. 표시패널(100)은 서브 픽셀들이 형성되는 표시영역(100A)과 표시영역(100A)의 외측으로 각종 신호라인들이나 패드 등이 형성되는 비표시영역(100B)을 포함한다. 표시패널(100)은 액정표시장치(LCD), 유기발광표시장치(OLED), 전기영동표시장치(EPD) 등으로 구현될 수 있다.
도 2에 도시된 바와 같이, 하나의 서브 픽셀(SP)에는 스캔 라인(GL1)과 데이터 라인(DL1)에 연결된 스위칭 트랜지스터(SW)와 스위칭 트랜지스터(SW)를 통해 공급된 스캔신호에 대응하여 공급된 데이터신호(DATA)에 대응하여 동작하는 픽셀회로(PC)가 포함된다. 서브 픽셀(SP)은 픽셀회로(PC)의 구성에 따라 액정소자를 포함하는 액정표시패널이나 유기발광소자를 포함하는 유기발광표시패널 등으로 구현된다.
표시패널(100)이 액정표시패널로 구성된 경우, 이는 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 또는 ECB(Electrically Controlled Birefringence) 모드로 구현된다. 표시패널(100)이 유기발광표시패널로 구성된 경우, 이는 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식으로 구현된다.
타이밍 제어부(110)는 영상보드에 연결된 LVDS 또는 TMDS 인터페이스 수신회로 등을 통해 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호 및 클럭신호 등의 타이밍신호를 입력받는다. 타이밍 제어부(110)는 입력된 타이밍신호를 기준으로 데이터 구동부(120)와 스캔 구동부(130, 140)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다.
데이터 구동부(120)는 다수의 소스 드라이브 IC(Integrated Circuit)들을 포함한다. 소스 드라이브 IC들은 타이밍 제어부(110)로부터 데이터신호(DATA)와 소스 타이밍 제어신호(DDC)를 공급받는다. 소스 드라이브 IC들은 소스 타이밍 제어신호(DDC)에 응답하여 데이터신호(DATA)를 디지털신호에서 아날로그신호로 변환하고, 이를 표시패널(100)의 데이터 라인들(DL)을 통해 공급한다. 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 표시패널(100)의 데이터 라인들(DL)에 접속된다.
스캔 구동부(130, 140)는 레벨 시프터부(130) 및 시프트 레지스터부(140)를 포함한다. 스캔 구동부(130, 140)는 레벨 시프터부(130)와 시프트 레지스터부(140)가 구분되어 형성된 게이트인패널(Gate In Panel; 이하 GIP) 방식으로 형성된다.
레벨 시프터부(130)는 IC 형태로 표시패널(100)에 접속되는 외부 기판에 형성된다. 레벨 시프터부(130)는 타이밍 제어부(110)로부터 공급되는 온 및 오프 클록신호 등을 기반으로 게이트 클록신호와 더불어 전원을 생성하고 생성된 게이트 클록신호와 전원의 레벨을 시프팅한 후 시프트 레지스터부(140)에 공급한다. 레벨 시프터부(130)는 전원을 생성 및 출력하는 전원공급부 내에 포함되기도 한다.
시프트 레지스터부(140)는 GIP 방식에 의해 표시패널(100)의 비표시영역(100B)에 박막 트랜지스터 형태로 형성된다. 시프트 레지스터부(140)는 레벨 시프터부(130)로부터 공급된 게이트 클록신호 및 전원에 대응하여 스캔신호를 시프트하고 출력하는 스테이지들로 구성된다. 시프트 레지스터부(140)에 포함된 스테이지들은 출력단들을 통해 스캔신호들을 순차적으로 출력한다.
위와 같이 레벨 시프터부(130)와 시프트 레지스터부(140)가 구분되어 형성된 내장형 스캔 구동부는 시프트 레지스터부(140)를 산화물이나 아몰포스 실리콘 박막 트랜지스터 등으로 구현된다. 산화물 박막 트랜지스터는 전류의 이동 특성이 우수하여 아몰포스 실리콘 박막 트랜지스터 대비 회로의 크기를 축소 설계할 수 있는 장점이 있다. 아몰포스 실리콘 박막 트랜지스터는 시간이 지나도 문턱전압을 일정하게 유지할 수 있어 산화물 박막 트랜지스터 대비 스트레스 바이어스에 따른 문턱전압의 회복 특성이 좋은 장점이 있다.
한편, 타이밍 제어부(110)는 외부 요인에 의한 오동작 및 비정상 신호 발생 등으로 인하여 온 및 오프 클록신호에 이상(이상 출력)을 일으키기도 한다. 이 경우, 스캔 구동부(130, 140)를 구성하는 레벨 시프터부(130)와 시프트 레지스터부(140)는 이상 동작을 하게 되고, 표시패널(100)은 비정상적인 영상을 표시하게 된다.
이와 같은 문제를 해결하고자, 본 발명은 레벨 시프터부(130)의 내부에 타이밍 제어부(110)로부터 출력되는 온 및 오프 클록신호의 이상 유무를 발견 또는 감지하고 이를 보정(또는 복구, 보상)할 수 있는 장치를 마련하는데, 이는 다음과 같다.
도 3은 본 발명의 제1실시예에 따른 레벨 시프터부의 개략적인 블록도이고, 도 4는 도 3의 보정회로부를 개략적으로 나타낸 블록도이며, 도 5는 오프 클록신호의 누락 오류 복구를 보여주는 파형도이고, 도 6은 온 클록신호의 누락 오류 복구를 보여주는 파형도이다.
도 3에 도시된 바와 같이, 본 발명의 제1실시예에 따른 레벨 시프터부(130)에는 신호분기부(131), 신호선택부(133), 보정회로부(135) 및 레벨변환부(139)가 포함된다.
신호분기부(131)는 타이밍 제어부로부터 출력된 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)를 각각 분기하여 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)를 각각 n개(n은 2 이상 정수)의 게이트 클록신호들로 출력하는 역할을 한다.
신호선택부(133)는 신호분기부(131)로부터 출력된 게이트 클록신호들 중 온 클록신호(ONCLK)에 해당하는 게이트 클록신호들에 대하여 선택적으로 로직로우와 로직하이를 부여한 후 출력하는 역할을 한다.
보정회로부(135)는 신호분기부(131)의 앞단으로 공급되는 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)와 신호선택부(133)의 후단으로 출력되는 게이트 클록신호를 기반으로 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)의 이상 유무를 발견 또는 감지한 후 이상이 있는 경우 이를 보정(또는 복구, 보상)하는 역할을 한다.
이하, 설명의 편의를 위해 보정회로부(135)는 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)의 누락 유무를 감지한 후 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)의 누락이 존재하는 경우 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)를 보정하는 것을 일례로 설명한다.
레벨변환부(139)는 신호선택부(133)로부터 출력된 게이트 클록신호들의 레벨을 변환(표시패널의 트랜지스터를 구동할 수 있는 레벨로 변환)한 후 최종적으로 생성된 게이트 클록신호들(GCLK)을 출력하는 역할을 한다.
도 4에 도시된 바와 같이, 보정회로부(135)에는 제1보정회로부(135a), 제2보정회로부(135b), 제3보정회로부(135c) 및 제4보정회로부(135d)가 포함된다.
제1보정회로부(135a)는 신호분기부(131)의 앞단으로 공급되는 온 클록신호(ONCLK)와 제4보정회로부(135d)로부터 출력된 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)를 기반으로 오프 클록신호(OFFCLK)의 누락 유무를 감지하는 역할을 한다.
제2보정회로부(135b)는 신호분기부(131)의 앞단으로 공급되는 오프 클록신호(OFFCLK)와 제4보정회로부(135d)로부터 출력된 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)를 기반으로 온 클록신호(ONCLK)의 누락 유무를 감지하는 역할을 한다.
제3보정회로부(135c)는 온 클록신호(ONCLK)나 오프 클록신호(OFFCLK)의 누락된 부분이 발생하게 되면 온 클록신호(ONCLK)나 오프 클록신호(OFFCLK)의 누락분을 대체하여 보정하는 역할을 한다. 구체적으로, 제3보정회로부(135c)는 오프 클록신호(OFFCLK)의 누락된 부분을 보정하기 위해 온 클록신호(ONCLK)를 오프 클록신호(OFFCLK)로 대체한다. 즉, 제3보정회로부(135c)는 오프 클록신호(OFFCLK)가 누락되면 누락된 부분에 온 클록신호(ONCLK)를 채워넣는 방식으로 클록신호를 보정한다.
제4보정회로부(135d)는 온 클록신호(ONCLK)나 오프 클록신호(OFFCLK)의 누락된 부분이 발생하게 되면 게이트 클록신호들을 보정하는 역할을 한다. 구체적으로, 제4보정회로부(135d)는 온 클록신호(ONCLK)의 누락된 부분을 보정하기 위해 로직처리를 한다. 즉, 제4보정회로부(135d)는 온 클록신호(ONCLK)의 누락되면 게이트 클록신호들 중 하나(온 클록신호의 누락에 의해 파형에 이상이 발생된 제N게이트 클록신호)와 그 다음 게이트 클록신호(제N게이트 클록신호의 다음에 위치하는 제N+1게이트 클록신호)를 동일한 로직상태로 처리하는 방식으로 게이트 클록신호들을 보정한다.
이하, 도 4 내지 도 6을 함께 참조하여 보정회로부(135)에 대한 설명을 구체화한다.
[오프 클록신호 누락 오류 보정(복구)]
-종래 기술의 문제: 도 5의 종래 파형 참조-
오프 클록신호(OFFCLK)가 누락되지 않는 경우 게이트 클록신호들(GCLK1 ~ GCLK6)은 온 클록신호(ONCLK)에 대응하여 로직하이 상태로 전환되고 오프 클록신호(OFFCLK)에 대응하여 로직로우 상태로 전환된다.
예컨대, 제1게이트 클록신호(GCLK1)는 제1온 클록신호(ONCLK_1)의 라이징 엣지에 대응하여 로직하이 상태로 전환되고 제1오프 클록신호(OFFCLK_1)의 폴링 엣지에 대응하여 로직로우 상태로 전환된다.
아울러, 제2게이트 클록신호(GCLK2)는 기존 정상 동작 파형과 같이 제2온 클록신호(ONCLK_2)의 라이징 엣지에 대응하여 로직하이 상태로 전환되고 제2오프 클록신호(OFFCLK_2)의 폴링 엣지에 대응하여 로직로우 상태로 전환된다.
하지만, 오프 클록신호(OFFCLK) 중 하나가 누락된 경우 게이트 클록신호들(GCLK1 ~ GCLK6)은 온 클록신호(ONCLK)에 대응하여 로직하이 상태로 전환되지만 이들 중 일부는 오프 클록신호(OFFCLK)에 대응하여 로직로우 상태로 전환되지 않는다.
예컨대, 제2게이트 클록신호(GCLK2)는 제2온 클록신호(ONCLK_2)의 라이징 엣지에 대응하여 로직하이 상태로 전환되지만 실제 파형과 같이 제2오프 클록신호(OFFCLK_2)의 폴링 엣지에 대응하여 로직로우 상태로 전환되지 않고 제3오프 클록신호(OFFCLK_3)의 폴링 엣지에 대응하여 로직로우 상태로 전환된다.
아울러, 제3게이트 클록신호(GCLK3)는 제3온 클록신호(ONCLK_3)의 라이징 엣지에 대응하여 로직하이 상태로 전환되지만 실제 파형과 같이 제3오프 클록신호(OFFCLK_3)의 폴링 엣지에 대응하여 로직로우 상태로 전환되지 않고 제4오프 클록신호(OFFCLK_4)의 폴링 엣지에 대응하여 로직로우 상태로 전환된다.
이와 같은 현상이 발생하게 되면, 제2게이트 클록신호(GCLK2)와 제5게이트 클록신호(GCLK5)의 이상(Abnormal) 동작에 의해 "ONCLK-OFFCLK Gap"과 같이 게이트 클록신호 간에 중첩(Overlap) 구간이 발생하게 된다. 앞서 설명하였듯이, 이러한 현상이 발생하게 되면 표시패널은 비정상적인 영상을 표시하게 되므로, 표시품질 저하는 물론 제품의 신뢰성을 저하하게 된다.
- 실시예에 따른 개선: 도 5의 실시예 파형 참조-
오프 클록신호(OFFCLK)가 누락되지 않는 경우 게이트 클록신호들(GCLK1 ~ GCLK6)은 온 클록신호(ONCLK)에 대응하여 로직하이 상태로 전환되고 오프 클록신호(OFFCLK)에 대응하여 로직로우 상태로 전환된다.
예컨대, 제1게이트 클록신호(GCLK1)는 제1온 클록신호(ONCLK_1)의 라이징 엣지에 대응하여 로직하이 상태로 전환되고 제1오프 클록신호(OFFCLK_1)의 폴링 엣지에 대응하여 로직로우 상태로 전환된다.
아울러, 제2게이트 클록신호(GCLK2)는 기존 정상 동작 파형과 같이 제2온 클록신호(ONCLK_2)의 라이징 엣지에 대응하여 로직하이 상태로 전환되고 제2오프 클록신호(OFFCLK_2)의 폴링 엣지에 대응하여 로직로우 상태로 전환된다.
이와 달리, 오프 클록신호(OFFCLK) 중 하나가 누락된 경우 게이트 클록신호들(GCLK1 ~ GCLK6)은 온 클록신호(ONCLK)에 대응하여 로직하이 상태로 전환되고 이들 중 일부는 보정회로부의 동작에 의해 새로 생성된 오프 클록신호(NEW_OFFCLK)에 대응하여 로직로우 상태로 전환된다.
예컨대, 제2게이트 클록신호(GCLK2)는 제2온 클록신호(ONCLK_2)의 라이징 엣지에 대응하여 로직하이 상태로 전환되고 실제 파형과 같이 새로 생성된 제2오프 클록신호(OFFCLK_2)의 라이징 엣지에 대응하여 로직로우 상태로 전환된다.
실제 파형과 기존 비정상 동작 파형을 대비해 보면, 실제 파형은 새로 생성된 제2오프 클록신호(OFFCLK_2)의 라이징 엣지에 대응하여 제2게이트 클록신호(GCLK2)를 로직로우 상태로 전환될 수 있다. 이에 따라, 본 발명은 종래 기술 대비 신호의 오동작 발생 구간(또는 시간)을 좁힐 수 있다.
본 발명에 따르면, 보정회로부는 오프 클록신호(OFFCLK)가 누락된 경우 누락된 부분에 온 클록신호(ONCLK)(누락된 오프 클록신호의 다음에 오는 온 클록신호)를 채워 넣는다.(본 발명에서는 이를 ONCLK 공유라고 명명함)
보정회로부가 위와 같은 보정 동작을 수행하므로, 제2게이트 클록신호(GCLK2)와 제5게이트 클록신호(GCLK5)의 이상(Abnormal) 동작이 발생하더라도 "ONCLK Width"과 같이 게이트 클록신호 간에 발생하는 중첩(Overlap) 구간은 종래 기술 대비 현저히 줄어들게 된다. 즉, 본 발명은 오프 클록신호(OFFCLK)가 누락되더라도 하나의 온 클록신호 만큼만 게이트 클록신호들 간에 중첩이 발생하게 된다.
그러므로, 본 발명은 이러한 현상이 발생하더라도 그 현상을 바로 보정(복구)할 수 있는바 표시패널은 정상적인 영상을 표시할 수 있게 되므로, 표시품질 저하는 물론 제품의 신뢰성을 저하하는 문제를 방지할 수 있게 된다.
[온 클록신호 누락 오류 보정(복구)]
-종래 기술의 문제: 도 6의 종래 파형 참조-
온 클록신호(ONCLK)가 누락되지 않는 경우 게이트 클록신호들(GCLK1 ~ GCLK6)은 온 클록신호(ONCLK)에 대응하여 로직하이 상태로 전환되고 오프 클록신호(OFFCLK)에 대응하여 로직로우 상태로 전환된다.
예컨대, 제3게이트 클록신호(GCLK3)는 제3온 클록신호(ONCLK_3)의 라이징 엣지에 대응하여 로직하이 상태로 전환되고 제3오프 클록신호(OFFCLK_3)의 폴링 엣지에 대응하여 로직로우 상태로 전환된다.
아울러, 제4게이트 클록신호(GCLK4)는 기존 정상 동작 파형과 같이 제4온 클록신호(ONCLK_4)의 라이징 엣지에 대응하여 로직하이 상태로 전환되고 제4오프 클록신호(OFFCLK_4)의 폴링 엣지에 대응하여 로직로우 상태로 전환된다.
하지만, 온 클록신호(ONCLK) 중 하나가 누락된 경우 게이트 클록신호들(GCLK1 ~ GCLK6) 중 일부는 온 클록신호(ONCLK)에 대응하여 로직하이 상태로 전환되지 않지만 오프 클록신호(OFFCLK)에 대응하여 로직로우 상태로 전환된다.
예컨대, 제4게이트 클록신호(GCLK4)는 기존 정상 동작 파형과 같이 제4온 클록신호(ONCLK_4)의 라이징 엣지에 대응하여 로직하이 상태로 전환되고 제4오프 클록신호(OFFCLK_4)의 폴링 엣지에 대응하여 로직로우 상태로 전환되어야 한다.
하지만, 제4온 클록신호(ONCLK_4)가 누락됨에 따라 실제 파형과 같이 제4게이트 클록신호(GCLK4)는 제5온 클록신호(ONCLK_5)의 라이징 엣지에 대응하여 로직하이 상태로 전환되고 제4오프 클록신호(OFFCLK_4)의 폴링 엣지에 대응하여 로직로우 상태로 전환된다. 즉, 제4온 클록신호(ONCLK_4)가 누락됨에 따라 실제 파형과 같이 제4게이트 클록신호(GCLK4)의 로직하이 구간은 짧아지게 된다.
아울러, 제5게이트 클록신호(GCLK5)는 기존 정상 동작 파형과 같이 제5온 클록신호(ONCLK_5)의 라이징 엣지에 대응하여 로직하이 상태로 전환되고 제5오프 클록신호(OFFCLK_5)의 폴링 엣지에 대응하여 로직로우 상태로 전환되어야 한다.
하지만, 제5온 클록신호(ONCLK_5)가 누락됨에 따라 실제 파형과 같이 제5게이트 클록신호(GCLK5)는 제6온 클록신호(ONCLK_6)의 라이징 엣지에 대응하여 로직하이 상태로 전환되고 제5오프 클록신호(OFFCLK_5)의 폴링 엣지에 대응하여 로직로우 상태로 전환된다. 즉, 제5온 클록신호(ONCLK_5)가 누락됨에 따라 실제 파형과 같이 제5게이트 클록신호(GCLK5)의 로직하이 구간은 짧아지게 된다.
그 결과, 온 클록신호가 누락된 시점 이후부터 생성되는 게이트 클록신호들의 로직하이 구간이 짧아지게 된다. 이와 같은 현상이 발생하게 되면 표시패널은 비정상적인 영상을 표시하게 되므로, 표시품질 저하는 물론 제품의 신뢰성을 저하하게 된다.
- 실시예에 따른 개선: 도 6의 실시예 파형 참조-
온 클록신호(ONCLK)가 누락되지 않는 경우 게이트 클록신호들(GCLK1 ~ GCLK6)은 온 클록신호(ONCLK)에 대응하여 로직하이 상태로 전환되고 오프 클록신호(OFFCLK)에 대응하여 로직로우 상태로 전환된다.
예컨대, 제1게이트 클록신호(GCLK1)는 제1온 클록신호(ONCLK_1)의 라이징 엣지에 대응하여 로직하이 상태로 전환되고 제1오프 클록신호(OFFCLK_1)의 폴링 엣지에 대응하여 로직로우 상태로 전환된다.
아울러, 제2게이트 클록신호(GCLK2)는 제2온 클록신호(ONCLK_2)의 라이징 엣지에 대응하여 로직하이 상태로 전환되고 제2오프 클록신호(OFFCLK_2)의 폴링 엣지에 대응하여 로직로우 상태로 전환된다.
이와 달리, 온 클록신호(ONCLK) 중 하나가 누락된 경우 게이트 클록신호들(GCLK1 ~ GCLK6)은 보정회로부의 동작에 의해 새로 생성된 온 클록신호(NEW_ONCLK)에 대응하여 로직하이 상태로 전환된다. 구체적으로, 보정회로부는 온 클록신호의 누락에 의해 파형에 누락이 발생된 온 클록신호와 다음 온 클록신호를 동일시 여긴다. 달리 설명하면, 제4 및 제5온 클록신호(ONCLK_4,5)가 동일한 구간에 존재하는 것으로 간주할 수 있도록 온 클록신호(NEW_ONCLK)를 보정한다. 이로 인하여, 온 클록신호의 누락이 발생된 구간에 위치하는 2개의 게이트 클록신호는 동일한 로직상태로 처리된다.
예컨대, 제4게이트 클록신호(GCLK4)는 제4온 클록신호(ONCLK_4)의 누락에 따라 제5온 클록신호(ONCLK_5)의 라이징 엣지에 대응하여 로직하이 상태로 전환되고 제4오프 클록신호(OFFCLK_4)의 폴링 엣지에 대응하여 로직로우 상태로 전환된다.
제5게이트 클록신호(GCLK5)는 제5온 클록신호(ONCLK_5)의 라이징 엣지에 대응하여 로직하이 상태로 전환되고 제5오프 클록신호(OFFCLK_5)의 폴링 엣지에 대응하여 로직로우 상태로 전환된다.
실제 파형과 기존 비정상 동작 파형을 대비해 보면, 실제 파형을 통해 알 수 있듯이 제5게이트 클록신호(GCLK5)는 제6온 클록신호(ONCLK_6)가 아닌 제5온 클록신호(ONCLK5)의 라이징 엣지에 대응하여 로직하이 상태로 전환된다. 그 이유는 새로 생성된 온 클록신호(NEW_ONCLK)에 의해 제4 및 제5온 클록신호(ONCLK_4,5)가 동일한 구간에 존재하는 것으로 여겨지기 때문이다.
이로 인하여, 온 클록신호의 누락에 의해 파형에 이상이 발생되면 누락분에 해당하는 제N게이트 클록신호와 그 다음 게이트 클록신호인 제N+1게이트 클록신호가 동일한 시점에 동일한 로직상태인 로직하이로 처리된다. 이에 따라, 본 발명은 종래 기술 대비 신호의 오동작 발생 구간(또는 시간)이 연이어 나타나는 문제를 방지할 수 있다.
본 발명에 따르면, 보정회로부는 온 클록신호의 누락 발생시 누락이 발생된 온 클록신호와 다음 온 클록신호를 동일시하여, 온 클록신호(ONCLK)의 누락분에 해당하는 제N게이트 클록신호와 그 다음 게이트 클록신호인 제N+1게이트 클록신호가 동일한 시점에 동일한 로직상태인 로직하이로 처리되도록 보정한다.
보정회로부가 위와 같은 보정 동작을 수행하므로, 기존 비정상 동작 파형과 같이 온 클록신호의 누락 발생 이후부터 게이트 클록신호의 로직하이 구간이 지연되고 게이트 클록신호의 로직하이 구간(펄스폭)이 좁아지는 문제는 방지된다.
그러므로, 본 발명은 이러한 현상이 발생하더라도 그 현상을 바로 보정(복구)할 수 있는바 표시패널은 정상적인 영상을 표시할 수 있게 되므로, 표시품질 저하는 물론 제품의 신뢰성을 저하하는 문제를 방지할 수 있게 된다.
이하, 본 발명의 제1실시예에 따른 레벨 시프터부의 구성을 더욱 상세히 도시하고 이에 대한 설명을 부가한다.
도 7은 본 발명의 제1실시예에 따른 레벨 시프터부의 상세 블록도이고, 도 8은 신호분기부에 대한 예시도이며, 도 9는 신호선택부에 대한 예시도이다.
도 7 내지 도 9에 도시된 바와 같이, 본 발명의 제1실시예에 따른 레벨 시프터부에는 신호분기부(131), 신호선택부(133), 보정회로부(135) 및 레벨변환부(139)가 포함된다. 레벨 시프터부는 6상의 게이트 클록신호를 출력할 수 있다.
신호분기부(131)는 타이밍 제어부(110)로부터 출력된 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)를 각각 분기하여 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)를 각각 6개의 게이트 클록신호들로 출력한다.(도 8 참조)
신호선택부(133)는 신호분기부(131)로부터 출력된 게이트 클록신호들 중 온 클록신호(ONCLK)에 해당하는 게이트 클록신호들(GCLK1 ~ GCLK6)에 대하여 선택적으로 로직로우와 로직하이를 부여한 후 출력한다.(도 9 참조)
보정회로부(135)는 신호분기부(131)의 앞단으로 공급되는 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)와 신호선택부(133)의 후단으로 출력되는 게이트 클록신호를 기반으로 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)의 누락 유무를 감지한 후 누락이 존재하는 경우 이를 보정(또는 복구, 보상)한다.
레벨변환부(139)는 신호선택부(133)로부터 출력된 게이트 클록신호들의 레벨을 변환(표시패널의 트랜지스터를 구동할 수 있는 레벨로 변환)한 후 최종적으로 생성된 게이트 클록신호들(GCLK)을 출력한다.
보정회로부(135)에는 제1보정회로부(135a), 제2보정회로부(135b), 제3보정회로부(135c) 및 제4보정회로부(135d)가 포함된다.
제1보정회로부(135a)는 신호분기부(131)의 앞단으로 공급되는 온 클록신호(ONCLK)와 제4보정회로부(135d)로부터 출력된 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)를 기반으로 오프 클록신호(OFFCLK)의 누락 유무를 감지한다. 제1보정회로부(135a)는 오프 클록신호(OFFCLK)의 누락이 감지되면 누락된 부분을 온 클록신호(ONCLK)로 대체할 수 있도록 온감지신호(ONCLK@DETECT)를 생성 및 출력한다.
제1보정회로부(135a)는 2개의 온 클록신호(ONCLK) 사이에 1개의 오프 클록신호(OFFCLK)가 발생하면 정상 상태로 인식한다. 반면, 제1보정회로부(135a)는 2개의 온 클록신호(ONCLK) 사이에 1개의 오프 클록신호(OFFCLK)가 미발생하면 비정상 상태(오프 클록신호 누락 상태)로 인식한다.
비정상 상태(오프 클록신호 누락 상태)로 인식된 경우, 제1보정회로부(135a)는 누락된 오프 클록신호를 대신하여 뒤이어 오는 온 클록신호를 오프 클록신호처럼 인식 및 동작시키기 위해 제1보정신호(ONCLK@DETECT)를 생성 및 출력한다.
제2보정회로부(135b)는 신호분기부(131)의 앞단으로 공급되는 오프 클록신호(OFFCLK)와 제4보정회로부(135d)로부터 출력된 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)를 기반으로 온 클록신호(ONCLK)의 누락 유무를 감지하는 역할을 한다. 제2보정회로부(135b)는 온 클록신호(ONCLK)의 누락이 감지되면 누락된 게이트 클록신호를 보정할 수 있도록 감지신호(DETECT)를 생성 및 출력한다.
제2보정회로부(135b)는 2개의 오프 클록신호 사이에 1개의 온 클록신호가 발생하면 정상 상태로 인식하고, 2개의 오프 클록신호 사이에 1개의 온 클록신호가 미발생하면 비정상 상태(온 클록신호 누락 상태)로 인식한다.
또한 제2보정회로부(135b)는 하나의 게이트 클록신호(예컨대, 제N게이트 클록신호)가 종료되기 전까지 다다음 게이트 클록신호(예컨대, 제N+2게이트 클록신호)가 로직하이 상태를 유지되어야만 정상 상태로 인식한다. 반면, 제2보정회로부(135b)는 하나의 게이트 클록신호(예컨대, 제N게이트 클록신호)가 종료되기 전까지 다다음 게이트 클록신호(예컨대, 제N+2게이트 클록신호)가 로직하이 상태를 유지하지 않으면 비정상 상태(온 클록신호 누락 상태)로 인식한다. 즉, 제2보정회로부(135b)는 온 및 오프 클록신호의 상태나 게이트 클록신호의 상태 중 하나를 이용하여 신호의 상태가 정상인지 또는 비정상인지를 판단할 수 있다.
비정상 상태(온 클록신호 누락 상태)로 인식된 경우, 제2보정회로부(135b)는 누락된 온 클록신호(예컨대, 제N온 클록신호)의 뒤에 오는 온 클록신호(제N+1온 클록신호)를 동일시 여긴다.
제3보정회로부(135c)는 제1보정회로부(135a)로부터 공급된 온감지신호(ONCLK@DETECT)와 제2보정회로부(135b)로부터 공급된 감지신호(DETECT)를 기반으로 온 클록신호(ONCLK)나 오프 클록신호(OFFCLK)의 누락된 부분을 보정하는 역할을 한다. 제3보정회로부(135c)는 온 클록신호 또는 오프 클록신호를 가산하는 방식으로 누락된 부분을 보정한다.
제3보정회로부(135c)에는 제3-1 내지 제3-3보정회로부(135c1 ~ 135c3)가 포함된다.
제3-1보정회로부(135c1)는 제2보정회로부(135b)로부터 출력된 감지신호(DETECT)와 타이밍 제어부(110)로부터 출력된 오프 클록신호(OFFCLK)를 곱하여(또는 AND 연산하여) 오프감지신호(OFFCLK@DETECT)를 생성 및 출력하는 역할을 한다.
제3-2보정회로부(135c2)는 제3-1보정회로부(135c1)로부터 공급되는 오프감지신호(OFFCLK@DETECT)와 타이밍 제어부(110)로부터 출력된 온 클록신호(ONCLK)를 가산하여(또는 OR 연산하여) 온 클록신호(ONCLK)를 보정하는 역할을 한다.
제3-3보정회로부(135c3)는 제1보정회로부(135a)로부터 공급된 온감지신호(ONCLK@DETECT)와 타이밍 제어부(110)로부터 출력된 오프 클록신호(OFFCLK)를 가산하여(또는 OR 연산하여) 오프 클록신호(OFFCLK)를 보정하는 역할을 한다.
제4보정회로부(135d)는 신호분기부(131)의 앞단으로 공급되는 온 클록신호(ONCLK)와 제2보정회로부(135b)로부터 출력된 제2보정신호를 기반으로 신호선택부(133)로부터 출력된 게이트 클록신호들을 보정하는 역할을 한다.
제4보정회로부(135d)에는 제4-1보정회로부(135d1)과 제4-2보정회로부(135d2)가 포함된다.
제4-1보정회로부(135d1)는 제2보정회로부(135d)로부터 공급된 감지신호(DETECT)와 타이밍 제어부(110)로부터 출력된 온 클록신호(ONCLK)를 기반으로 다음 게이트 클록신호의 로직상태를 로직하이로 변경하는 신호의 출력 여부를 결정하는 역할을 한다.
제4-2보정회로부(135d2)는 온 클록신호(ONCLK)가 누락된 게이트 클록신호와 그 다음 게이트 클록신호가 동일한 로직하이 상태로 처리되도록 신호선택부(133)로부터 출력된 게이트 클록신호와 제4-1보정회로부(135d1)로부터 출력된 로직신호를 가산하는 역할을 한다.
제4보정회로부(135d)는 신호선택부(133)로부터 출력된 게이트 클록신호들 중 하나(온 클록신호의 누락에 의해 파형에 이상이 발생된 제N게이트 클록신호)와 그 다음 게이트 클록신호(제N게이트 클록신호의 다음에 위치하는 제N+1게이트 클록신호)를 동일한 로직상태로 처리하는 방식으로 게이트 클록신호들을 보정할 수 있다.
앞서 설명한 바와 같은 구성에 따라, 본 발명의 제1실시예에 따른 레벨 시프터부는 이상 신호 발생시 파형의 지연(delay)이나 건너뛰기(skip) 그리고 신호의 가산 및 대체 등의 복구를 통해 타이밍 제어부로부터 출력되는 온 및 오프 클록신호의 이상 유무를 감지 및 보정 할 수 있다.
<제2실시예>
도 10은 본 발명의 제2실시예에 따른 레벨 시프터부의 상세 블록도이고, 도 11은 신호조절부에 의한 신호조절의 예시도이다.
본 발명의 제2실시예 또한 제1실시예와 마찬가지로 이상 신호 발생시 파형의 지연(delay)이나 건너뛰기(skip) 그리고 신호의 가산 및 대체 등의 복구를 통해 타이밍 제어부로부터 출력되는 온 및 오프 클록신호의 이상 유무를 감지 및 보정 할 수 있는 레벨 시프터부에 대해 설명한다.
이하에서 설명되는 레벨 시프터부는 본 발명의 제1실시예 대비 신호조절부만 더 추가되므로 이 부분에 대한 설명만 간략히 기재하고 다른 구성에 대한 구체적인 설명은 생략한다.
도 10 내지 도 11에 도시된 바와 같이, 본 발명의 제2실시예에 따른 레벨 시프터부에는 신호분기부(131), 신호선택부(133), 보정회로부(135), 신호조절부(137) 및 레벨변환부(139)가 포함된다. 레벨 시프터부는 6상의 게이트 클록신호를 출력할 수 있으나 이에 한정되지 않는다.
신호분기부(131)는 타이밍 제어부(110)로부터 출력된 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)를 각각 분기하여 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)를 각각 6개의 게이트 클록신호들로 출력한다.
신호선택부(133)는 신호분기부(131)로부터 출력된 게이트 클록신호들 중 온 클록신호(ONCLK)에 해당하는 게이트 클록신호들(GCLK1 ~ GCLK6)에 대하여 선택적으로 로직로우와 로직하이를 부여한 후 출력한다.
보정회로부(135)는 신호분기부(131)의 앞단으로 공급되는 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)와 신호선택부(133)의 후단으로 출력되는 게이트 클록신호를 기반으로 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)의 누락 유무를 감지한 후 누락이 존재하는 경우 이를 보정(또는 복구, 보상)한다. 보정회로부(135)는 본 발명의 제1실시예에서 설명된 바와 동일하므로 이에 대한 구체적인 설명은 도 3 내지 도 9의 설명을 참조한다.
신호조절부(137)는 신호선택부(133)로부터 출력된 게이트 클록신호들(GCLK)의 폴링 엣지 구간을 조절하여 출력한다.(도 11에 도시된 게이트 클록신호 GCLK1이 (a)에서 (b)로 변하는 부분 참조) 신호조절부(137)는 소비전력 저감을 위해 신호선택부(133)의 후단이나 레벨변환부(139)의 후단에 위치하여 게이트 클록신호들(GCLK)의 폴링 엣지 구간의 레벨을 낮출 수 있으나 이에 한정되지 않는다.
레벨변환부(139)는 신호변환부(137)로부터 출력된 게이트 클록신호들의 레벨을 변환(표시패널의 트랜지스터를 구동할 수 있는 레벨로 변환)한 후 최종적으로 생성된 게이트 클록신호들(GCLK)을 출력한다.
앞서 설명한 바와 같은 구성에 따라, 본 발명의 제2실시예에 따른 레벨 시프터부 또한 이상 신호 발생시 파형의 지연(delay)이나 건너뛰기(skip) 그리고 신호의 가산 및 대체 등의 복구를 통해 타이밍 제어부로부터 출력되는 온 및 오프 클록신호의 이상 유무를 감지 및 보정 할 수 있다.
이상 본 발명은 온 및 오프 클록신호의 이상 유무를 발견 또는 감지하고 이를 보정(또는 복구, 보상)하여 표시패널이 비정상적인 영상을 표시하는 문제를 방지할 수 있는 효과가 있다. 또한, 본 발명은 타이밍 제어부에 출력 이상이 발생하더라도 스캔 구동부로부터 출력되는 스캔신호를 안정화할 수 있는 효과가 있다. 또한, 본 발명은 스캔 구동부의 신뢰성과 안정성을 향상할 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 표시패널 110: 타이밍 제어부
120: 데이터 구동부 130: 레벨 시프터부
140: 시프트 레지스터부 131: 신호분기부
133: 신호선택부 135: 보정회로부
137: 신호조절부 139: 레벨변환부
ONCLK: 온 클록신호 OFFCLK: 오프 클록신호

Claims (8)

  1. 표시패널;
    상기 표시패널에 스캔신호를 공급하는 스캔 구동부; 및
    상기 스캔 구동부를 제어하는 타이밍 제어부를 포함하되,
    상기 스캔 구동부는 상기 타이밍 제어부로부터 출력되는 클록신호의 이상 유무를 감지하고 보정하는 보정회로부를 포함하고,
    상기 보정회로부는 상기 타이밍 제어부로부터 출력되는 온 클록신호와 오프 클록신호 중 적어도 하나에 누락이 감지되면, 상기 온 클록신호와 상기 오프 클록신호 중 적어도 하나를 보정하고,
    상기 보정회로부는 상기 타이밍 제어부로부터 출력되는 오프 클록신호에 누락이 감지되면, 누락된 오프 클록신호의 다음에 오는 온 클록신호를 오프 클록신호로 대체하여 보정하는 표시장치.
  2. 제1항에 있어서,
    상기 스캔 구동부는
    상기 보정회로부를 갖는 레벨 시프터부와 상기 레벨 시프터부로부터 출력된 게이트 클록신호에 대응하여 스캔신호를 생성하는 시프트 레지스터부를 포함하는 것을 특징으로 하는 표시장치.
  3. 삭제
  4. 제2항에 있어서,
    상기 보정회로부는
    상기 타이밍 제어부로부터 출력되는 온 클록신호와 오프 클록신호 중 적어도 하나에 누락이 감지되면, 상기 레벨 시프터부로부터 출력되는 게이트 클록신호를 보정하는 것을 특징으로 하는 표시장치.
  5. 제4항에 있어서,
    상기 보정회로부는
    상기 타이밍 제어부로부터 출력되는 온 클록신호에 누락이 감지되면,
    누락된 온 클록신호 다음에 오는 온 클록신호에 대응하여 제N게이트 클록신호와 제N+1게이트 클록신호를 동일한 상태로 보정하는 것을 특징으로 하는 표시장치.
  6. 제2항에 있어서,
    상기 보정회로부는
    제1 내지 제4보정회로부를 포함하고,
    상기 제1보정회로부는 상기 타이밍 제어부로부터 출력되는 상기 온 클록신호와 상기 제4보정회로부로부터 출력된 온 클록신호 및 오프 클록신호를 기반으로 오프 클록신호의 누락 유무를 감지하고,
    상기 제2보정회로부는 상기 타이밍 제어부로부터 출력되는 상기 오프 클록신호와 상기 제4보정회로부로부터 출력된 온 클록신호 및 오프 클록신호를 기반으로 온 클록신호의 누락 유무를 감지하고,
    상기 제3보정회로부는 온 클록신호나 오프 클록신호의 누락된 부분이 발생하게 되면 온 클록신호나 오프 클록신호 중 하나로 누락분을 대체하여 보정하고,
    상기 제4보정회로부는 온 클록신호나 오프 클록신호의 누락된 부분이 발생하게 되면 게이트 클록신호들을 보정하는 것을 특징으로 하는 표시장치.
  7. 제6항에 있어서,
    상기 제1보정회로부는
    2개의 온 클록신호 사이에 1개의 오프 클록신호가 발생하면 정상 상태로 인식하고, 2개의 온 클록신호 사이에 1개의 오프 클록신호가 미발생하면 비정상 상태(오프 클록신호 누락 상태)로 인식하는 것을 특징으로 하는 표시장치.
  8. 제6항에 있어서,
    상기 제2보정회로부는
    하나의 게이트 클록신호가 종료되기 전까지 다다음 게이트 클록신호가 로직하이 상태를 유지되면 정상 상태로 인식하고, 하나의 게이트 클록신호가 종료되기 전까지 다다음 게이트 클록신호가 로직하이 상태를 미유지하면 비정상 상태(온 클록신호 누락 상태)로 인식하는 것을 특징으로 하는 표시장치.
KR1020140123556A 2014-09-17 2014-09-17 표시장치 Active KR102167139B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140123556A KR102167139B1 (ko) 2014-09-17 2014-09-17 표시장치
CN201410812510.9A CN105788543B (zh) 2014-09-17 2014-12-23 显示设备
US14/586,359 US9704431B2 (en) 2014-09-17 2014-12-30 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140123556A KR102167139B1 (ko) 2014-09-17 2014-09-17 표시장치

Publications (2)

Publication Number Publication Date
KR20160033316A KR20160033316A (ko) 2016-03-28
KR102167139B1 true KR102167139B1 (ko) 2020-10-19

Family

ID=55455307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140123556A Active KR102167139B1 (ko) 2014-09-17 2014-09-17 표시장치

Country Status (3)

Country Link
US (1) US9704431B2 (ko)
KR (1) KR102167139B1 (ko)
CN (1) CN105788543B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102517738B1 (ko) * 2016-12-29 2023-04-04 엘지디스플레이 주식회사 표시장치, 구동 컨트롤러 및 구동방법
CN107369421A (zh) * 2017-08-16 2017-11-21 深圳市华星光电半导体显示技术有限公司 一种goa电路及液晶显示装置
JP7082471B2 (ja) * 2017-10-25 2022-06-08 ローム株式会社 異常検知データ記録装置
KR102396469B1 (ko) * 2017-12-22 2022-05-10 엘지디스플레이 주식회사 디스플레이 장치
US10565928B2 (en) * 2018-04-04 2020-02-18 Sct Ltd. Method and apparatus for compensating image data for LED display
CN108806580A (zh) * 2018-06-19 2018-11-13 京东方科技集团股份有限公司 门驱动器控制电路及其方法、显示装置
CN109147690A (zh) * 2018-08-24 2019-01-04 惠科股份有限公司 控制方法及装置、控制器
US11003278B2 (en) * 2018-12-27 2021-05-11 Lg Display Co., Ltd. Touch display device, driving circuit, and driving method
KR102712575B1 (ko) * 2019-11-07 2024-10-07 삼성디스플레이 주식회사 표시 장치
KR102651800B1 (ko) * 2019-12-13 2024-03-28 엘지디스플레이 주식회사 표시 장치
KR102649600B1 (ko) * 2020-01-17 2024-03-22 삼성디스플레이 주식회사 클럭 생성기 및 이를 포함하는 표시 장치
CN111161664B (zh) * 2020-02-13 2023-04-07 Tcl华星光电技术有限公司 显示装置和终端
CN111986603B (zh) * 2020-08-10 2022-09-09 深圳市华星光电半导体显示技术有限公司 显示装置以及电子设备
CN113160735B (zh) * 2021-04-14 2022-04-08 Tcl华星光电技术有限公司 电平转换芯片和显示装置
CN117480546A (zh) * 2022-01-29 2024-01-30 京东方科技集团股份有限公司 亮度检测方法、计算机设备及可读介质
CN115019708B (zh) * 2022-06-29 2025-04-25 长沙惠科光电有限公司 驱动电路、显示装置和波形调节方法
CN115762372B (zh) * 2022-10-26 2025-01-17 惠科股份有限公司 驱动信号检测方法、装置和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100045657A1 (en) * 2008-08-22 2010-02-25 Tung-Shuan Cheng Driving Device for Liquid Crystal Display

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002189456A (ja) * 2000-12-20 2002-07-05 Fujitsu Ltd 液晶表示装置
JP2006227104A (ja) * 2005-02-15 2006-08-31 Toshiba Corp 表示制御装置
KR101081765B1 (ko) * 2005-11-28 2011-11-09 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20080082075A (ko) * 2007-03-07 2008-09-11 삼성전자주식회사 타이밍 컨트롤러, 이를 포함하는 표시 장치 및 표시 장치의신호 생성 방법
KR101385206B1 (ko) * 2008-01-07 2014-04-14 삼성디스플레이 주식회사 게이트 드라이버, 그 구동 방법 및 이를 구비하는 표시장치
KR101169210B1 (ko) * 2009-02-13 2012-07-27 주식회사 실리콘웍스 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치
KR101751357B1 (ko) * 2010-12-06 2017-06-28 삼성디스플레이 주식회사 타이밍 제어부의 복구 방법 및 이를 수행하기 위한 구동 장치
KR101872430B1 (ko) * 2011-08-25 2018-07-31 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR20140023711A (ko) * 2012-08-17 2014-02-27 삼성디스플레이 주식회사 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법
KR20150026361A (ko) * 2013-09-02 2015-03-11 삼성전자주식회사 클럭 데이터 회복 장치 및 이를 포함하는 디스플레이 장치
US9345083B2 (en) * 2013-10-30 2016-05-17 Apple Inc. Boost converter with a pulse frequency modulation mode for operating above an audible frequency

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100045657A1 (en) * 2008-08-22 2010-02-25 Tung-Shuan Cheng Driving Device for Liquid Crystal Display

Also Published As

Publication number Publication date
KR20160033316A (ko) 2016-03-28
US9704431B2 (en) 2017-07-11
CN105788543B (zh) 2018-06-01
CN105788543A (zh) 2016-07-20
US20160078804A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
KR102167139B1 (ko) 표시장치
KR102218946B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102156769B1 (ko) 표시장치와 그의 게이트 쉬프트 레지스터 초기화방법
US11605354B2 (en) Display device, driving circuit and driving method of display device
US20020140662A1 (en) Liquid crystal display device and driving method thereof
KR20160000097A (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102426106B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR102281753B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR102379188B1 (ko) 표시장치 및 이의 구동방법
KR20130077269A (ko) 발광표시장치 및 그 구동방법
KR20130067989A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시장치
KR101963389B1 (ko) 내장형 게이트 드라이버를 갖는 표시장치와 그 구동방법
US11594186B2 (en) Display device and driving circuit having improved stability
KR102040650B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102291255B1 (ko) 표시장치
US20140118321A1 (en) Display device
KR102276734B1 (ko) 표시장치와 이의 구동방법
US10283065B2 (en) Display device and driving method thereof
US20180315368A1 (en) Driving method for display panel
KR102222277B1 (ko) 표시장치
KR102315966B1 (ko) 표시장치
KR102256085B1 (ko) 표시장치와 그 구동방법
KR102242651B1 (ko) 표시장치
KR101055193B1 (ko) 액정표시장치 및 이의 구동방법
CN106875903B (zh) 显示装置及其驱动方法

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 6