[go: up one dir, main page]

KR102093816B1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR102093816B1
KR102093816B1 KR1020190019069A KR20190019069A KR102093816B1 KR 102093816 B1 KR102093816 B1 KR 102093816B1 KR 1020190019069 A KR1020190019069 A KR 1020190019069A KR 20190019069 A KR20190019069 A KR 20190019069A KR 102093816 B1 KR102093816 B1 KR 102093816B1
Authority
KR
South Korea
Prior art keywords
dbr layer
light emitting
semiconductor device
layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190019069A
Other languages
Korean (ko)
Other versions
KR20190019991A (en
Inventor
김백준
이건화
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020190019069A priority Critical patent/KR102093816B1/en
Publication of KR20190019991A publication Critical patent/KR20190019991A/en
Application granted granted Critical
Publication of KR102093816B1 publication Critical patent/KR102093816B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H01L33/10—
    • H01L33/36—
    • H01L33/62—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/872—Periodic patterns for optical field-shaping, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H01L2933/0083—

Landscapes

  • Led Devices (AREA)

Abstract

실시 예는 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지를 포함하는 객체 검출 장치에 관한 것이다.
실시 예에 따른 반도체 소자는 제1 발광구조물, 제2 발광구조물, 더미 구조물을 포함할 수 있다.
실시 예에 따른 제1 발광구조물은, 제1 도전형의 제1 DBR층, 제1 DBR층 위에 배치된 제1 활성층, 제1 활성층 위에 배치된 제2 도전형의 제2 DBR층을 포함할 수 있다.
실시 예에 따른 제2 발광구조물은, 제1 도전형의 제3 DBR층, 제3 DBR층 위에 배치된 제2 활성층, 제2 활성층 위에 배치된 제2 도전형의 제4 DBR층을 포함할 수 있다.
실시 예에 따른 더미 구조물은, 제2 DBR층 및 제4 DBR층과 이격되어 배치되고, 제1 도전형 DBR층과 제1 도전형 DBR층 위에 배치된 제2 도전형 DBR층을 포함할 수 있다.
실시 예에 의하면, 제1 DBR층, 제3 DBR층, 제1 도전형 DBR층이 일체로 연결되어 배치될 수 있다.An embodiment relates to a semiconductor device, a semiconductor device manufacturing method, a semiconductor device package, and an object detection device including a semiconductor device package.
The semiconductor device according to the embodiment may include a first light emitting structure, a second light emitting structure, and a dummy structure.
The first light emitting structure according to the embodiment may include a first DBR layer of a first conductivity type, a first active layer disposed on the first DBR layer, and a second DBR layer of a second conductivity type disposed on the first active layer. have.
The second light emitting structure according to the embodiment may include a third DBR layer of the first conductivity type, a second active layer disposed on the third DBR layer, and a fourth DBR layer of second conductivity type disposed on the second active layer. have.
The dummy structure according to the embodiment may be spaced apart from the second DBR layer and the fourth DBR layer, and may include a first conductivity type DBR layer and a second conductivity type DBR layer disposed on the first conductivity type DBR layer. .
According to an embodiment, the first DBR layer, the third DBR layer, and the first conductivity type DBR layer may be integrally connected and disposed.

Description

반도체 소자 {SEMICONDUCTOR DEVICE}Semiconductor device {SEMICONDUCTOR DEVICE}

실시 예는 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지를 포함하는 객체 검출 장치에 관한 것이다.An embodiment relates to a semiconductor device, a semiconductor device manufacturing method, a semiconductor device package, and an object detection device including a semiconductor device package.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many advantages such as having a wide and easy to adjust band gap energy, and can be used in various ways as light emitting devices, light receiving devices, and various diodes.

특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. In particular, light emitting devices such as light emitting diodes or laser diodes using a group 3-5 or 2-6 compound semiconductor material are red, green, and green due to thin film growth technology and development of device materials. There is an advantage that can realize light in various wavelength bands such as blue and ultraviolet light. In addition, a light emitting device such as a light emitting diode or a laser diode using a group 3-5 or 2-6 compound semiconductor material can use a fluorescent material or combine colors to implement a white light source with high efficiency. Such a light emitting device has advantages of low power consumption, semi-permanent life, fast response speed, safety, and environmental friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.In addition, when a light-receiving device such as a photodetector or a solar cell is manufactured using a group 3-5 or 2-6 compound semiconductor material, the development of the device material absorbs light in various wavelength ranges to generate a photocurrent. By doing so, it is possible to use light in various wavelength ranges from gamma rays to radio wavelength ranges. In addition, such a light-receiving device has the advantages of fast response speed, safety, environmental friendliness, and easy adjustment of device materials, and thus can be easily used in power control or ultra-high frequency circuits or communication modules.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Therefore, the semiconductor device can replace a light emitting diode backlight, a fluorescent lamp, or an incandescent light bulb that replaces a cold cathode fluorescent lamp (CCFL) constituting a backlight of a transmission module of an optical communication means and a liquid crystal display (LCD) display device. The application is expanding to white light emitting diode lighting devices, automobile headlights and traffic lights, and sensors for detecting gas or fire. In addition, the application of the semiconductor device can be expanded to high-frequency application circuits, other power control devices, and communication modules.

발광소자(Light Emitting Device)는 예로서 주기율표상에서 3족-5족 원소 또는 2족-6족 원소를 이용하여 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로 제공될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 파장 구현이 가능하다.The light emitting device may be provided as a pn junction diode having a characteristic in which electrical energy is converted into light energy using, for example, a group 3-5 element or a group 2-6 element in the periodic table. Various wavelengths can be realized by adjusting the composition ratio.

한편, 반도체 소자는 응용분야가 다양해 지면서 고출력, 고전압 구동이 요구되고 있다. 반도체 소자의 고출력, 고전압 구동에 따라 반도체 소자에서 발생되는 열에 의하여 온도가 많이 올라가고 있다. 그런데, 반도체 소자에서의 열 방출이 원활하지 못한 경우에, 온도 상승에 따라 광 출력이 저하되고 전력 변환 효율(PCE: Power Conversion Efficiency)이 저하될 수 있다. 이에 따라, 반도체 소자에서 발생되는 열을 효율적으로 방출하고 전력 변환 효율을 향상시키기 위한 방안이 요청되고 있다.Meanwhile, as the application fields of semiconductor devices are diversified, high power and high voltage driving are required. Due to the high output and high voltage driving of the semiconductor device, the temperature is greatly increased due to heat generated from the semiconductor device. However, when heat dissipation in a semiconductor device is not smooth, light output may decrease and power conversion efficiency (PCE) may deteriorate with increasing temperature. Accordingly, a method for efficiently dissipating heat generated in a semiconductor device and improving power conversion efficiency has been requested.

실시 예는 방열 특성이 우수한 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치를 제공할 수 있다.An embodiment may provide a semiconductor device having excellent heat dissipation characteristics, a manufacturing method thereof, a semiconductor device package, and an object detection device.

실시 예는 광 추출 효율을 높여 고출력의 빛을 제공할 수 있는 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치를 제공할 수 있다.An embodiment may provide a semiconductor device capable of providing high output light by increasing light extraction efficiency, a manufacturing method thereof, a semiconductor device package, and an object detection device.

실시 예는 전력 변환 효율을 높일 수 있는 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치를 제공할 수 있다.An embodiment may provide a semiconductor device capable of increasing power conversion efficiency, a manufacturing method thereof, a semiconductor device package, and an object detection device.

실시 예에 따른 반도체 소자는, 제1 도전형의 제1 DBR층, 상기 제1 DBR층 위에 배치된 제1 활성층, 상기 제1 활성층 위에 배치된 제2 도전형의 제2 DBR층을 포함하는 제1 발광구조물; 상기 제1 발광구조물과 이격되어 배치되고, 제1 도전형의 제3 DBR층, 상기 제3 DBR층 위에 배치된 제2 활성층, 상기 제2 활성층 위에 배치된 제2 도전형의 제4 DBR층을 포함하는 제2 발광구조물; 상기 제1 DBR층 및 상기 제3 DBR층과 전기적으로 연결되고, 상기 제1 발광구조물과 상기 제2 발광구조물 사이에 배치된 제1 전극; 상기 제1 발광구조물 및 상기 제2 발광구조물과 이격되어 배치되고, 상기 제1 전극과 전기적으로 연결된 제1 본딩패드; 상기 제1 본딩패드와 이격되어 배치되고, 상기 제2 DBR층과 상기 제4 DBR층에 전기적으로 연결되며, 상기 제2 DBR층의 상부 면과 상기 제4 DBR층의 상부 면에 배치된 제2 본딩패드; 를 포함할 수 있다.The semiconductor device according to the embodiment may include a first DBR layer of a first conductivity type, a first active layer disposed on the first DBR layer, and a second DBR layer of a second conductivity type disposed on the first active layer. 1 light emitting structure; A third DBR layer of a first conductivity type, a second active layer disposed on the third DBR layer, and a fourth DBR layer of a second conductivity type disposed on the second active layer are disposed spaced apart from the first light emitting structure. A second light emitting structure comprising; A first electrode electrically connected to the first DBR layer and the third DBR layer and disposed between the first light emitting structure and the second light emitting structure; A first bonding pad spaced apart from the first light emitting structure and the second light emitting structure and electrically connected to the first electrode; The first bonding pad is spaced apart, and is electrically connected to the second DBR layer and the fourth DBR layer, and a second surface disposed on the upper surface of the second DBR layer and the fourth DBR layer. Bonding pads; It may include.

실시 예에 따른 반도체 소자는, 상기 제1 DBR층과 상기 제3 DBR층을 물리적으로 연결하는 제1 도전형 DBR층을 더 포함하고, 상기 제1 전극은 상기 제1 도전형 DBR층의 상부 면에 접촉되어 배치될 수 있다.The semiconductor device according to the embodiment further includes a first conductivity type DBR layer physically connecting the first DBR layer and the third DBR layer, and the first electrode is an upper surface of the first conductivity type DBR layer. It can be placed in contact with.

실시 예에 의하면, 상기 제1 전극은, 상기 제1 발광구조물 둘레와 상기 제2 발광구조물 둘레에 배치되며, 상기 제1 발광구조물과 상기 제2 발광구조물을 노출시키는 개구부를 포함할 수 있다.According to an embodiment, the first electrode may be disposed around the first light emitting structure and around the second light emitting structure, and may include an opening exposing the first light emitting structure and the second light emitting structure.

실시 예에 따른 반도체 소자는, 상기 제1 발광구조물 및 상기 제2 발광구조물과 이격되어 배치되며, 제1 도전형 DBR층과 제2 도전형 DBR층을 포함하는 더미 발광구조물; 상기 제1 전극과 전기적으로 연결되고, 상기 더미 발광구조물 위에 배치된 패드전극; 을 포함하고, 상기 제1 본딩패드는 상기 패드전극 위에 배치될 수 있다.A semiconductor device according to an embodiment may include a dummy light emitting structure that is spaced apart from the first light emitting structure and the second light emitting structure and includes a first conductivity type DBR layer and a second conductivity type DBR layer; A pad electrode electrically connected to the first electrode and disposed on the dummy light emitting structure; Including, the first bonding pad may be disposed on the pad electrode.

실시 예에 의하면, 상기 패드전극은, 상기 더미 발광구조물의 상기 제1 도전형 DBR층 및 상기 제2 도전형 DBR층과 전기적으로 연결될 수 있다.According to an embodiment, the pad electrode may be electrically connected to the first conductivity type DBR layer and the second conductivity type DBR layer of the dummy light emitting structure.

실시 예에 의하면, 상기 더미 발광구조물은, 상기 제2 본딩패드의 적어도 일 측면에 배치되고, 상기 제2 본딩패드의 측면을 따라 이격되어 배치될 수 있다.According to an embodiment, the dummy light emitting structure may be disposed on at least one side surface of the second bonding pad, and may be spaced apart along the side surface of the second bonding pad.

실시 예에 의하면, 상기 제2 본딩패드의 하부 면과 상기 제2 DBR층의 상부 면이 직접 접촉되어 배치되고, 상기 제2 본딩패드의 하부 면과 제4 DBR층의 상부 면이 직접 접촉되어 배치될 수 있다.According to an embodiment, the lower surface of the second bonding pad is disposed in direct contact with the upper surface of the second DBR layer, and the lower surface of the second bonding pad is disposed in direct contact with the upper surface of the fourth DBR layer. Can be.

실시 예에 따른 반도체 소자는, 상기 제1 발광구조물의 측면과 상기 제2 발광구조물의 측면을 감싸고, 상기 제1 발광구조물의 상부 면과 상기 제2 발광구조물의 상부 면을 노출시키며, 상기 제1 발광구조물과 상기 제2 발광구조물 사이 영역에서 상기 제1 전극 위에 배치된 절연층을 포함할 수 있다.A semiconductor device according to an embodiment may surround a side surface of the first light emitting structure and a side surface of the second light emitting structure, expose an upper surface of the first light emitting structure and an upper surface of the second light emitting structure, and the first In an area between the light emitting structure and the second light emitting structure, an insulating layer disposed on the first electrode may be included.

실시 예에 의하면, 상기 절연층은, 상기 제1 발광구조물 둘레와 제2 발광구조물 둘레에서, 상기 제1 전극의 상부 면과 상기 제2 본딩패드의 하부 면 사이에 배치될 수 있다.According to an embodiment, the insulating layer may be disposed between the first light emitting structure and the second light emitting structure, between the upper surface of the first electrode and the lower surface of the second bonding pad.

실시 예에 의하면, 상기 절연층은 DBR층일 수 있다.According to an embodiment, the insulating layer may be a DBR layer.

실시 예에 따른 반도체 소자는, 상기 제1 발광구조물의 상기 제1 DBR층으로부터 연장되고, 상기 제2 발광구조물의 상기 제3 DBR층으로부터 연장된 제1 도전형 DBR층; 상기 제1 도전형 DBR층 위에 배치되며, 상기 제1 전극과 전기적으로 연결된 패드전극; 을 포함하고, 상기 제1 본딩패드는 상기 패드전극 위에 배치될 수 있다.A semiconductor device according to an embodiment may include: a first conductivity type DBR layer extending from the first DBR layer of the first light emitting structure and extending from the third DBR layer of the second light emitting structure; A pad electrode disposed on the first conductive DBR layer and electrically connected to the first electrode; Including, the first bonding pad may be disposed on the pad electrode.

실시 예에 따른 반도체 소자는, 상기 제2 DBR층의 상부 면과 상기 제2 본딩패드 사이에 배치되며, 상기 제4 DBR층의 상부 면과 상기 제2 본딩패드 사이에 배치된 제2 전극을 포함할 수 있다.The semiconductor device according to the embodiment may include a second electrode disposed between the upper surface of the second DBR layer and the second bonding pad, and disposed between the upper surface of the fourth DBR layer and the second bonding pad. can do.

실시 예에 따른 반도체 소자에 의하면, 상기 제1 발광구조물과 상기 제2 발광구조물 아래에 배치된 기판을 더 포함하고, 상기 기판은 진성 반도체 기판일 수 있다.According to the semiconductor device according to the embodiment, further comprising a substrate disposed under the first light emitting structure and the second light emitting structure, the substrate may be an intrinsic semiconductor substrate.

실시 예에 의하면, 상기 제1 DBR층의 반사율이 상기 제2 DBR층의 반사율에 비해 더 작고, 상기 제3 DBR층의 반사율이 상기 제4 DBR층의 반사율에 비해 더 작을 수 있다.According to an embodiment, the reflectance of the first DBR layer may be smaller than that of the second DBR layer, and the reflectivity of the third DBR layer may be smaller than that of the fourth DBR layer.

실시 예에 따른 반도체 소자 패키지는, 서브마운트: 상기 서브마운트 위에 배치된 반도체 소자: 를 포함하고, 상기 반도체 소자는, 제1 도전형의 제1 DBR층, 상기 제1 DBR층 위에 배치된 제1 활성층, 상기 제1 활성층 위에 배치된 제2 도전형의 제2 DBR층을 포함하는 제1 발광구조물; 상기 제1 발광구조물과 이격되어 배치되고, 제1 도전형의 제3 DBR층, 상기 제3 DBR층 위에 배치된 제2 활성층, 상기 제2 활성층 위에 배치된 제2 도전형의 제4 DBR층을 포함하는 제2 발광구조물; 상기 제1 DBR층 및 상기 제3 DBR층과 전기적으로 연결되고, 상기 제1 발광구조물과 상기 제2 발광구조물 사이에 배치된 제1 전극; 상기 제1 발광구조물 및 상기 제2 발광구조물과 이격되어 배치되고, 상기 제1 전극과 전기적으로 연결된 제1 본딩패드; 상기 제1 본딩패드와 이격되어 배치되고, 상기 제2 DBR층과 상기 제4 DBR층에 전기적으로 연결되며, 상기 제2 DBR층의 상부 면과 상기 제4 DBR층의 상부 면에 배치된 제2 본딩패드; 를 포함하고, 상기 반도체 소자는, 상기 제1 본딩패드와 상기 제2 본딩패드가 배치된 제1 면과, 상기 제1 면과 반대 방향에 배치된 제2 면을 포함하고, 상기 제1 본딩패드와 상기 제2 본딩패드는 상기 서브마운트에 전기적으로 연결되고, 상기 반도체 소자에서 생성된 빛은 상기 제2 면을 통해 외부로 방출될 수 있다.A semiconductor device package according to an embodiment includes a submount: a semiconductor device disposed on the submount: wherein the semiconductor device is a first DBR layer of a first conductivity type and a first disposed on the first DBR layer A first light emitting structure including an active layer and a second DBR layer of a second conductivity type disposed on the first active layer; A third DBR layer of a first conductivity type, a second active layer disposed on the third DBR layer, and a fourth DBR layer of a second conductivity type disposed on the second active layer are disposed spaced apart from the first light emitting structure. A second light emitting structure comprising; A first electrode electrically connected to the first DBR layer and the third DBR layer and disposed between the first light emitting structure and the second light emitting structure; A first bonding pad spaced apart from the first light emitting structure and the second light emitting structure and electrically connected to the first electrode; The first bonding pad is spaced apart, and is electrically connected to the second DBR layer and the fourth DBR layer, and a second surface disposed on the upper surface of the second DBR layer and the fourth DBR layer. Bonding pads; The semiconductor device may include a first surface on which the first bonding pad and the second bonding pad are disposed, and a second surface disposed in a direction opposite to the first surface, and the first bonding pad. And the second bonding pad are electrically connected to the submount, and light generated by the semiconductor device may be emitted to the outside through the second surface.

실시 예에 따른 객체 검출 장치는, 반도체 소자 패키지와 상기 반도체 소자 패키지에서 방출된 빛의 반사된 빛을 입사 받는 수광부를 포함하고, 상기 반도체 소자 패키지는, 서브마운트: 상기 서브마운트 위에 배치된 반도체 소자: 를 포함하고, 상기 반도체 소자는, 제1 도전형의 제1 DBR층, 상기 제1 DBR층 위에 배치된 제1 활성층, 상기 제1 활성층 위에 배치된 제2 도전형의 제2 DBR층을 포함하는 제1 발광구조물; 상기 제1 발광구조물과 이격되어 배치되고, 제1 도전형의 제3 DBR층, 상기 제3 DBR층 위에 배치된 제2 활성층, 상기 제2 활성층 위에 배치된 제2 도전형의 제4 DBR층을 포함하는 제2 발광구조물; 상기 제1 DBR층 및 상기 제3 DBR층과 전기적으로 연결되고, 상기 제1 발광구조물과 상기 제2 발광구조물 사이에 배치된 제1 전극; 상기 제1 발광구조물 및 상기 제2 발광구조물과 이격되어 배치되고, 상기 제1 전극과 전기적으로 연결된 제1 본딩패드; 상기 제1 본딩패드와 이격되어 배치되고, 상기 제2 DBR층과 상기 제4 DBR층에 전기적으로 연결되며, 상기 제2 DBR층의 상부 면과 상기 제4 DBR층의 상부 면에 배치된 제2 본딩패드; 를 포함할 수 있다.The object detection apparatus according to the embodiment includes a semiconductor device package and a light receiving unit that receives reflected light of light emitted from the semiconductor device package, and the semiconductor device package includes: submount: a semiconductor device disposed on the submount : The semiconductor device includes a first DBR layer of a first conductivity type, a first active layer disposed on the first DBR layer, and a second DBR layer of a second conductivity type disposed on the first active layer. A first light emitting structure; A third DBR layer of a first conductivity type, a second active layer disposed on the third DBR layer, and a fourth DBR layer of a second conductivity type disposed on the second active layer are disposed spaced apart from the first light emitting structure. A second light emitting structure comprising; A first electrode electrically connected to the first DBR layer and the third DBR layer and disposed between the first light emitting structure and the second light emitting structure; A first bonding pad spaced apart from the first light emitting structure and the second light emitting structure and electrically connected to the first electrode; The first bonding pad is spaced apart, and is electrically connected to the second DBR layer and the fourth DBR layer, and a second surface disposed on the upper surface of the second DBR layer and the fourth DBR layer. Bonding pads; It may include.

실시 예에 따른 반도체 소자 제조방법은, 기판 위에 제1 도전형 DBR층, 활성층, 제2 도전형 DBR층을 형성하는 단계; 상기 제2 도전형 DBR층, 상기 활성층에 대한 메사 식각을 수행하고 서로 이격되어 배치된 복수의 발광구조물을 형성하고, 상기 복수의 발광구조물이 형성된 영역 측면에 더미 발광구조물을 형성하는 단계; 상기 복수의 발광구조물 사이에 노출된 상기 제1 도전형 DBR층 위에 제1 전극을 형성하고, 상기 더미 발광구조물 위에 배치된 패드전극을 형성하는 단계; 상기 제1 전극 위에 배치되며, 상기 복수의 발광구조물의 상부 면을 노출시키는 절연층을 형성하는 단계; 상기 패드전극 위에 배치되어 상기 제1 전극과 전기적으로 연결되는 제1 본딩패드와, 상기 절연층 위에 배치되어 상기 복수 발광구조물의 상기 제2 도전형 DBR층과 전기적으로 연결되는 제2 본딩패드를 형성하는 단계; 를 포함할 수 있다.A semiconductor device manufacturing method according to an embodiment includes forming a first conductive type DBR layer, an active layer, and a second conductive type DBR layer on a substrate; Performing a mesa etching of the second conductive type DBR layer and the active layer, forming a plurality of light emitting structures spaced apart from each other, and forming a dummy light emitting structure on a side surface of the region where the plurality of light emitting structures are formed; Forming a first electrode on the first conductive DBR layer exposed between the plurality of light emitting structures and forming a pad electrode disposed on the dummy light emitting structure; Forming an insulating layer disposed on the first electrode and exposing upper surfaces of the plurality of light emitting structures; A first bonding pad disposed on the pad electrode and electrically connected to the first electrode, and a second bonding pad disposed on the insulating layer and electrically connected to the second conductive DBR layer of the plurality of light emitting structures are formed. To do; It may include.

실시 예에 따른 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치에 의하면, 우수한 방열 특성을 제공할 수 있는 장점이 있다.According to the semiconductor device and the manufacturing method, the semiconductor device package, and the object detection device according to the embodiment, there is an advantage that can provide excellent heat dissipation characteristics.

실시 예에 따른 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치에 의하면, 광 추출 효율을 높이고 고출력의 빛을 제공할 수 있는 장점이 있다.According to the semiconductor device and the manufacturing method, the semiconductor device package, and the object detection device according to the embodiment, there is an advantage that can increase the light extraction efficiency and provide high output light.

실시 예에 따른 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치에 의하면, 전력 변환 효율을 향상시킬 수 있는 장점이 있다According to a semiconductor device according to an embodiment, a method of manufacturing the same, a semiconductor device package, and an object detection device, there is an advantage of improving power conversion efficiency.

실시 예에 따른 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치에 의하면, 제조 단가를 줄이고 신뢰성을 향상시킬 수 있는 장점이 있다.According to the semiconductor device and the manufacturing method, the semiconductor device package, and the object detection device according to the embodiment, there is an advantage that can reduce the manufacturing cost and improve reliability.

도 1은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 도면이다.
도 2는 도 1에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이다.
도 3a 및 도 3b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 복수의 발광구조물과 더미 발광구조물이 형성된 예를 나타낸 도면이다.
도 4a 및 도 4b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제1 전극이 형성된 예를 나타낸 도면이다.
도 5a 및 도 5b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 절연층이 형성된 예를 나타낸 도면이다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제1 본딩패드와 제2 본딩패드가 형성된 예를 나타낸 도면이다.
도 7은 본 발명의 실시 예에 따른 반도체 소자의 다른 예를 나타낸 도면이다.
도 8은 본 발명의 실시 예에 따른 반도체 소자의 또 다른 예를 나타낸 도면이다.
도 9는 본 발명의 실시 예에 따른 반도체 소자의 또 다른 예를 나타낸 도면이다.
도 10은 본 발명의 실시 예에 따른 반도체 소자 패키지를 나타낸 도면이다.
도 11은 본 발명의 실시 예에 따른 반도체 소자 패키지를 포함하는 자동 초점 장치가 적용된 이동 단말기의 사시도이다.1 is a view showing a semiconductor device according to an embodiment of the present invention.
2 is a cross-sectional view taken along line AA of the semiconductor device according to the embodiment shown in FIG. 1.
3A and 3B are views illustrating an example in which a plurality of light emitting structures and dummy light emitting structures are formed in a method of manufacturing a semiconductor device according to an embodiment of the present invention.
4A and 4B are views illustrating an example in which a first electrode is formed in a method of manufacturing a semiconductor device according to an embodiment of the present invention.
5A and 5B are views illustrating an example in which an insulating layer is formed in a method for manufacturing a semiconductor device according to an embodiment of the present invention.
6A and 6B are views illustrating an example in which a first bonding pad and a second bonding pad are formed in a method for manufacturing a semiconductor device according to an embodiment of the present invention.
7 is a view showing another example of a semiconductor device according to an embodiment of the present invention.
8 is a view showing another example of a semiconductor device according to an embodiment of the present invention.
9 is a view showing another example of a semiconductor device according to an embodiment of the present invention.
10 is a view showing a semiconductor device package according to an embodiment of the present invention.
11 is a perspective view of a mobile terminal to which an autofocus device including a semiconductor device package according to an embodiment of the present invention is applied.

이하 실시 예를 첨부된 도면을 참조하여 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명하나 실시 예가 이에 한정되는 것은 아니다.Hereinafter, embodiments will be described with reference to the accompanying drawings. In the description of the embodiment, each layer (membrane), region, pattern or structure may be "on / over" or "under" the substrate, each layer (membrane), region, pad or pattern. In the case described as being formed in, "on / over" and "under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criteria for the top / top or bottom of each layer is described based on the drawings, but the embodiment is not limited thereto.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지를 포함하는 객체 검출 장치에 대해 상세히 설명하도록 한다.Hereinafter, an object detection apparatus including a semiconductor device, a semiconductor device manufacturing method, a semiconductor device package, and a semiconductor device package according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시 예에 따른 반도체 소자는 발광 다이오드 소자, 레이저 다이오드 소자를 포함하는 발광소자 중의 어느 하나일 수 있다. 예로서, 실시 예에 따른 반도체 소자는 수직 캐비티 표면 방출 레이저(VCSEL; Vertical Cavity Surface Emitting Laser) 반도체 소자일 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 상부 면에 수직한 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 예를 들어 5도 내지 30도의 빔 화각으로 상부 면에 수직한 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 좀 더 구체적으로 15도 내지 25도의 빔 화각으로 상부 면에 수직한 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 원형의 빔을 방출하는 단일 발광 애퍼쳐(aperture) 또는 복수의 발광 애퍼쳐를 포함할 수 있다. 상기 발광 애퍼쳐는 예로서 수 마이크로 미터 내지 수십 마이크로 미터의 직경으로 제공될 수 있다.The semiconductor device according to an embodiment of the present invention may be any one of a light emitting device including a light emitting diode device and a laser diode device. For example, the semiconductor device according to the embodiment may be a vertical cavity surface emitting laser (VCSEL) semiconductor device. The vertical cavity surface emitting laser (VCSEL) semiconductor device may emit a beam in a direction perpendicular to the upper surface. The vertical cavity surface emitting laser (VCSEL) semiconductor device may emit a beam in a direction perpendicular to the upper surface, for example, with a beam angle of 5 to 30 degrees. The vertical cavity surface emitting laser (VCSEL) semiconductor device may emit a beam in a direction perpendicular to an upper surface with a beam angle of 15 to 25 degrees, more specifically. The vertical cavity surface emitting laser (VCSEL) semiconductor device may include a single light emitting aperture or a plurality of light emitting apertures emitting a circular beam. The light emitting aperture may be provided with a diameter of a few micrometers to tens of micrometers, for example.

그러면, 도 1 및 도 2를 참조하여 본 발명의 실시 예에 따른 반도체 소자를 설명하기로 한다. 도 1은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 도면이고, 도 2는 도 1에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이다.Then, a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 1 and 2. 1 is a view illustrating a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line A-A of the semiconductor device according to the embodiment shown in FIG. 1.

한편, 이해를 돕기 위해, 도 1을 도시함에 있어, 하부에 위치된 구성요소들의 배치관계가 쉽게 파악될 수 있도록 상부에 배치된 제1 본딩패드(155)와 제2 본딩패드(165)는 투명으로 처리되었다.On the other hand, in order to help understanding, in FIG. 1, the first bonding pad 155 and the second bonding pad 165 disposed on the upper portion are transparent so that the arrangement relation of the components located at the lower portion can be easily grasped. Was treated as.

본 발명의 실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 복수의 발광구조물(P1, P2, P3, P4, …), 제1 전극(150), 제1 본딩패드(155), 제2 본딩패드(165)를 포함할 수 있다.The semiconductor device 200 according to an embodiment of the present invention, as shown in Figures 1 and 2, a plurality of light emitting structures (P1, P2, P3, P4, ...), the first electrode 150, the first A bonding pad 155 and a second bonding pad 165 may be included.

실시 예에 따른 반도체 소자(200)는 수직 캐비티 표면 방출 레이저(VCSEL)일 수 있으며, 복수의 발광구조물(P1, P2, P3, P4, …)에서 생성된 빛을 예를 들어 5도 내지 30도의 빔 화각으로 방출할 수 있다. 상기 복수의 발광구조물(P1, P2, P3, P4, …) 각각은 제1 도전형 DBR(Distributed Bragg Reflector)층, 활성층, 제2 도전형 DBR층을 포함할 수 있다. 상기 복수의 발광구조물(P1, P2, P3, P4, …) 각각은 유사한 구조로 형성될 수 있으며, 도 1에 표시된 A-A 선에 따른 단면을 이용하여 실시 예에 따른 반도체 소자(200)를 설명한다.The semiconductor device 200 according to the embodiment may be a vertical cavity surface emitting laser (VCSEL), for example, the light generated from a plurality of light emitting structures (P1, P2, P3, P4, ...) of 5 to 30 degrees Can be emitted with a beam angle of view. Each of the plurality of light emitting structures P1, P2, P3, P4, ...) may include a first conductivity type distributed bragg reflector (DBR) layer, an active layer, and a second conductivity type DBR layer. Each of the plurality of light emitting structures P1, P2, P3, P4, ... may be formed in a similar structure, and a semiconductor device 200 according to an embodiment will be described using a cross section along the line AA shown in FIG. 1. .

실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 복수의 발광구조물(P1, P2, P3, P4, …)을 포함할 수 있다. 상기 복수의 발광구조물(P1, P2, P3, P4, …)이 배치된 영역 상부에는 상기 제2 본딩패드(165)가 배치될 수 있다. The semiconductor device 200 according to the embodiment may include a plurality of light emitting structures P1, P2, P3, P4, ..., as illustrated in FIGS. 1 and 2. The second bonding pad 165 may be disposed on the region where the plurality of light emitting structures P1, P2, P3, P4, ... are disposed.

상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, P3, P4, …) 사이에 배치될 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)을 노출시키는 복수의 제1 개구부를 포함할 수 있다. The first electrode 150 may be disposed between the plurality of light emitting structures P1, P2, P3, P4, .... The first electrode 150 may include a plurality of first openings exposing the plurality of light emitting structures P1, P2, P3, P4, ....

상기 제1 전극(150)에 제공된 상기 복수의 제1 개구부는 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 상부 면을 노출시킬 수 있다. 상기 제1 전극(150)에 제공된 상기 복수의 제1 개구부는 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층의 상부 면을 노출시킬 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제1 도전형 DBR층과 전기적으로 연결될 수 있다. 상기 복수의 발광구조물(P1, P2, P3, P4, …)을 노출시키는 복수의 제1 개구부는 실시 예에 따른 반도체 소자 제조방법을 설명하면서 뒤에서 더 살펴 보기로 한다.The plurality of first openings provided in the first electrode 150 may expose upper surfaces of the plurality of light emitting structures P1, P2, P3, P4, .... The plurality of first openings provided in the first electrode 150 may expose upper surfaces of the second conductive DBR layers of the plurality of light emitting structures P1, P2, P3, P4, .... The first electrode 150 may be electrically connected to a first conductivity type DBR layer of the plurality of light emitting structures P1, P2, P3, P4, .... A plurality of first openings exposing the plurality of light emitting structures P1, P2, P3, P4, ... will be described later while describing a method of manufacturing a semiconductor device according to an embodiment.

상기 제1 본딩패드(155)는 상기 복수의 발광구조물(P1, P2, P3, P4, …)과 이격되어 배치될 수 있다. 상기 제1 본딩패드(155)는 상기 제1 전극(150)과 전기적으로 연결될 수 있다. 상기 제1 본딩패드(155)는 상기 제2 본딩패드(165)의 측면을 따라 배치될 수 있다. 상기 제1 본딩패드(155)는 상기 복수의 발광구조물(P1, P2, P3, P4, …)이 제공된 영역의 외곽 측면을 따라 배치될 수 있다. 예로서, 상기 제1 본딩패드(155)는, 도 1에 도시된 바와 같이, 상기 제2 본딩패드(165)의 양 측면에 배치될 수 있다.The first bonding pad 155 may be arranged to be spaced apart from the plurality of light emitting structures P1, P2, P3, P4, .... The first bonding pad 155 may be electrically connected to the first electrode 150. The first bonding pad 155 may be disposed along the side surface of the second bonding pad 165. The first bonding pad 155 may be disposed along an outer side surface of an area in which the plurality of light emitting structures P1, P2, P3, P4, ... are provided. As an example, the first bonding pad 155 may be disposed on both sides of the second bonding pad 165, as shown in FIG. 1.

상기 제2 본딩패드(165)는 상기 제1 본딩패드(155)와 이격되어 배치될 수 있다. 상기 제2 본딩패드(165)는 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층에 전기적으로 연결될 수 있다. 예로서, 상기 제2 본딩패드(165)는 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층의 상부 면에 배치될 수 있다.The second bonding pad 165 may be spaced apart from the first bonding pad 155. The second bonding pad 165 may be electrically connected to the second conductive type DBR layer of the plurality of light emitting structures P1, P2, P3, P4, .... For example, the second bonding pad 165 may be disposed on an upper surface of the second conductive type DBR layer of the plurality of light emitting structures P1, P2, P3, P4, ....

또한, 실시 예에 따른 반도체 소자(200)는, 도 1에 도시된 바와 같이, 복수의 더미 발광구조물(D1, D2, D3, D4)을 포함할 수 있다. 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 제1 도전형 DBR층, 활성층, 제2 도전형 DBR층을 포함할 수 있다. 또한, 상기 복수의 더미 발광구조물(D1, D2, D3, D4) 중에서 상기 제1 더미 발광구조물(D1)의 상부와 상기 제2 더미 발광구조물(D2)의 상부에는 상기 제1 본딩패드(155)가 배치될 수 있다.In addition, the semiconductor device 200 according to the embodiment may include a plurality of dummy light emitting structures D1, D2, D3, and D4, as shown in FIG. 1. The plurality of dummy light emitting structures D1, D2, D3, and D4 may include a first conductivity type DBR layer, an active layer, and a second conductivity type DBR layer. In addition, among the plurality of dummy light emitting structures D1, D2, D3, and D4, the first bonding pad 155 is formed on an upper portion of the first dummy light emitting structure D1 and an upper portion of the second dummy light emitting structure D2. Can be placed.

그러면, 도 1 및 도 2를 참조하여, 상기 제2 본딩패드(165) 아래에 배치된 P1 발광구조물과 P2 발광구조물을 중심으로 실시 예에 따른 반도체 소자(200)를 더 살펴 보기로 한다. Then, referring to FIGS. 1 and 2, the semiconductor device 200 according to the embodiment will be further described with reference to the P1 light emitting structure and the P2 light emitting structure disposed under the second bonding pad 165.

실시 예에 따른 반도체 소자(200)는 상기 제2 본딩패드(165) 아래에 배치된 복수의 발광구조물(P1, P2, …)을 포함할 수 있다. 상기 복수의 발광구조물(P1, P2, …)은 빛을 방출하는 발광 애퍼쳐(130a, 130b, …)를 각각 포함할 수 있다. 상기 복수의 발광구조물(P1, P2, …)은 서로 이격되어 배치될 수 있다. 예로서, 상기 발광 애퍼쳐(130a, 130b, …)는 수 마이크로 미터 내지 수십 마이크로 미터의 직경으로 제공될 수 있다.The semiconductor device 200 according to the embodiment may include a plurality of light emitting structures P1, P2, ... disposed under the second bonding pad 165. The plurality of light emitting structures P1, P2, ... may each include light emitting apertures 130a, 130b, ... that emit light. The plurality of light emitting structures P1, P2, ... may be arranged spaced apart from each other. For example, the light emitting apertures 130a, 130b, ... may be provided with a diameter of several micrometers to tens of micrometers.

상기 P1 발광구조물은 제1 도전형의 제1 DBR층(110a), 제2 도전형의 제2 DBR층(120a), 제1 활성층(115a)을 포함할 수 있다. 상기 제1 활성층(115a)은 상기 제1 DBR층(110a)과 상기 제2 DBR층(120a) 사이에 배치될 수 있다. 예로서, 상기 제1 활성층(115a)이 상기 제1 DBR층(110a) 위에 배치되고, 상기 제2 DBR층(120a)이 상기 제1 활성층(115a) 위에 배치될 수 있다. 상기 P1 발광구조물은 상기 제1 활성층(115a)과 상기 제2 DBR층(120a) 사이에 배치된 제1 애퍼쳐층(117a)을 더 포함할 수 있다.The P1 light emitting structure may include a first DBR layer 110a of a first conductivity type, a second DBR layer 120a of a second conductivity type, and a first active layer 115a. The first active layer 115a may be disposed between the first DBR layer 110a and the second DBR layer 120a. For example, the first active layer 115a may be disposed on the first DBR layer 110a, and the second DBR layer 120a may be disposed on the first active layer 115a. The P1 light emitting structure may further include a first aperture layer 117a disposed between the first active layer 115a and the second DBR layer 120a.

상기 P2 발광구조물은 제1 도전형의 제3 DBR층(110b), 제2 도전형의 제4 DBR층(120b), 제2 활성층(115b)을 포함할 수 있다. 상기 제2 활성층(115b)은 상기 제3 DBR층(110b)과 상기 제4 DBR층(120b) 사이에 배치될 수 있다. 예로서, 상기 제2 활성층(115b)이 상기 제3 DBR층(110b) 위에 배치되고, 상기 제4 DBR층(120b)이 상기 제2 활성층(115b) 위에 배치될 수 있다. 상기 P2 발광구조물은 상기 제2 활성층(115b)과 상기 제4 DBR층(120b) 사이에 배치된 제2 애퍼쳐층(117b)을 더 포함할 수 있다.The P2 light emitting structure may include a third DBR layer 110b of a first conductivity type, a fourth DBR layer 120b of a second conductivity type, and a second active layer 115b. The second active layer 115b may be disposed between the third DBR layer 110b and the fourth DBR layer 120b. For example, the second active layer 115b may be disposed on the third DBR layer 110b, and the fourth DBR layer 120b may be disposed on the second active layer 115b. The P2 light emitting structure may further include a second aperture layer 117b disposed between the second active layer 115b and the fourth DBR layer 120b.

또한, 상기 P1 발광구조물의 상기 제1 DBR층(110a)과 상기 P2 발광구조물의 상기 제3 DBR층(110b) 사이에 제1 도전형 DBR층(113)이 배치될 수 있다. 상기 제1 DBR층(110a)과 상기 제3 DBR층(110b)은 상기 제1 도전형 DBR층(113)에 의하여 물리적으로 연결될 수 있다. 예로서, 상기 제1 도전형 DBR층(113)의 상부 면과 상기 제1 DBR층(110a)의 상부 면이 동일 수평면에 배치될 수 있다. 상기 제1 도전형 DBR층(113)의 상부 면과 상기 제3 DBR층(110c)의 상부 면이 동일 수평면에 배치될 수 있다.In addition, a first conductivity type DBR layer 113 may be disposed between the first DBR layer 110a of the P1 light emitting structure and the third DBR layer 110b of the P2 light emitting structure. The first DBR layer 110a and the third DBR layer 110b may be physically connected by the first conductivity type DBR layer 113. For example, an upper surface of the first conductive DBR layer 113 and an upper surface of the first DBR layer 110a may be disposed on the same horizontal surface. An upper surface of the first conductive type DBR layer 113 and an upper surface of the third DBR layer 110c may be disposed on the same horizontal surface.

또한, 상기 P1 발광구조물의 상기 제1 활성층(115a)과 상기 P2 발광구조물의 상기 제2 활성층(115b)은 서로 이격되어 배치될 수 있다. 또한, 상기 P1 발광구조물의 상기 제2 DBR층(120a)과 상기 P2 발광구조물의 상기 제4 DBR층(120b)은 서로 이격되어 배치될 수 있다.In addition, the first active layer 115a of the P1 light emitting structure and the second active layer 115b of the P2 light emitting structure may be disposed spaced apart from each other. Further, the second DBR layer 120a of the P1 light emitting structure and the fourth DBR layer 120b of the P2 light emitting structure may be spaced apart from each other.

실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 절연층(140)을 포함할 수 있다. 상기 절연층(140)은 상기 P1 발광구조물의 측면에 배치될 수 있다. 상기 절연층(140)은 상기 P1 발광구조물의 측면 둘레를 감싸도록 배치될 수 있다. 상기 절연층(140)은 상기 P2 발광구조물의 측면에 배치될 수 있다. 상기 절연층(140)은 상기 P2 발광구조물의 측면 둘레를 감싸도록 배치될 수 있다. The semiconductor device 200 according to the embodiment may include an insulating layer 140, as illustrated in FIGS. 1 and 2. The insulating layer 140 may be disposed on the side surface of the P1 light emitting structure. The insulating layer 140 may be disposed to surround the side surface of the P1 light emitting structure. The insulating layer 140 may be disposed on the side surface of the P2 light emitting structure. The insulating layer 140 may be disposed to surround the side surface of the P2 light emitting structure.

또한, 상기 절연층(140)은 상기 P1 발광구조물과 상기 P2 발광구조물 사이에 배치될 수 있다. 상기 절연층(140)은 상기 제1 도전형 DBR층(113) 위에 배치될 수 있다.In addition, the insulating layer 140 may be disposed between the P1 light emitting structure and the P2 light emitting structure. The insulating layer 140 may be disposed on the first conductivity type DBR layer 113.

상기 절연층(140)은 상기 P1 발광구조물의 상부 면을 노출시킬 수 있다. 상기 절연층(140)은 상기 P1 발광구조물의 상기 제2 DBR층(120a)의 상부 면을 노출시킬 수 있다. 상기 절연층(140)은 상기 P2 발광구조물의 상부 면을 노출시킬 수 있다. 상기 절연층(140)은 상기 P2 발광구조물의 상기 제4 DBR층(120b)의 상부 면을 노출시킬 수 있다. 상기 절연층(140)은 상기 P1 발광구조물의 상부 면과 상기 P2 발광구조물의 상부 면을 노출시키는 제2 개구부를 포함할 수 있다. 상기 P1 발광구조물의 상부 면과 상기 P2 발광구조물의 상부 면을 노출시키는 제2 개구부에 대해서는 실시 예에 따른 반도체 소자 제조방법을 설명하면서 뒤에서 더 살펴 보기로 한다.The insulating layer 140 may expose an upper surface of the P1 light emitting structure. The insulating layer 140 may expose an upper surface of the second DBR layer 120a of the P1 light emitting structure. The insulating layer 140 may expose an upper surface of the P2 light emitting structure. The insulating layer 140 may expose an upper surface of the fourth DBR layer 120b of the P2 light emitting structure. The insulating layer 140 may include an upper surface of the P1 light emitting structure and a second opening exposing the upper surface of the P2 light emitting structure. A second opening exposing the upper surface of the P1 light emitting structure and the upper surface of the P2 light emitting structure will be described later while describing a method of manufacturing a semiconductor device according to an embodiment.

실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 제1 전극(150)을 포함할 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, P3, P4, …) 사이에 배치될 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)을 노출시키는 복수의 제1 개구부를 포함할 수 있다.The semiconductor device 200 according to the embodiment may include the first electrode 150 as illustrated in FIGS. 1 and 2. The first electrode 150 may be disposed between the plurality of light emitting structures P1, P2, P3, P4, .... The first electrode 150 may include a plurality of first openings exposing the plurality of light emitting structures P1, P2, P3, P4, ....

상기 제1 전극(150)은 상기 제1 도전형 DBR층(113) 위에 배치될 수 있다. 상기 제1 전극(150)은 상기 제1 DBR층(110a)과 전기적으로 연결될 수 있다. 상기 제1 전극(150)은 상기 제3 DBR층(110b)과 전기적으로 연결될 수 있다. 상기 제1 전극(150)은 상기 절연층(140) 아래에 배치될 수 있다. 상기 제1 전극(150)은 상기 P1 발광구조물과 상기 P2 발광구조물 사이 영역에서 상기 절연층(140) 아래에 배치될 수 있다. 상기 제1 전극(150)은 상기 P1 발광구조물과 상기 P2 발광구조물 사이 영역에서 상기 절연층(140)과 상기 제1 도전형 DBR층(113) 사이에 배치될 수 있다.The first electrode 150 may be disposed on the first conductivity type DBR layer 113. The first electrode 150 may be electrically connected to the first DBR layer 110a. The first electrode 150 may be electrically connected to the third DBR layer 110b. The first electrode 150 may be disposed under the insulating layer 140. The first electrode 150 may be disposed under the insulating layer 140 in a region between the P1 light emitting structure and the P2 light emitting structure. The first electrode 150 may be disposed between the insulating layer 140 and the first conductivity type DBR layer 113 in a region between the P1 light emitting structure and the P2 light emitting structure.

예로서, 상기 제1 전극(150)의 하부 면이 상기 제1 도전형 DBR층(113)의 상부 면에 직접 접촉되어 배치될 수 있다. 상기 제1 전극(150)의 상부 면이 상기 절연층(140)의 하부 면에 직접 접촉되어 배치될 수 있다. 상기 제1 전극(150)은 상기 제1 DBR층(110a)과 상기 제3 DBR층(110b)과 전기적으로 공통 연결될 수 있다.For example, the lower surface of the first electrode 150 may be disposed in direct contact with the upper surface of the first conductivity type DBR layer 113. The upper surface of the first electrode 150 may be disposed in direct contact with the lower surface of the insulating layer 140. The first electrode 150 may be electrically connected to the first DBR layer 110a and the third DBR layer 110b.

실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 포함할 수 있다. The semiconductor device 200 according to the embodiment may include the first bonding pad 155 and the second bonding pad 165 as illustrated in FIGS. 1 and 2.

실시 예에 의하면, 상기 제1 본딩패드(155)는 복수의 발광구조물(P1, P2, P3, P4, …)의 제1 도전형 DBR층에 전기적으로 연결될 수 있다. 실시 예에 의하면, 상기 제1 본딩패드(155)는 복수의 발광구조물(P1, P2, P3, P4, …)의 제1 도전형 DBR층에 전기적으로 공통 연결될 수 있다. According to an embodiment, the first bonding pad 155 may be electrically connected to the first conductive type DBR layer of the plurality of light emitting structures P1, P2, P3, P4, .... According to an embodiment, the first bonding pad 155 may be electrically connected to a first conductive type DBR layer of a plurality of light emitting structures P1, P2, P3, P4, ....

상기 제2 본딩패드(165)는 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층에 전기적으로 연결될 수 있다. 실시 예에 의하면, 상기 제2 본딩패드(165)는 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층에 전기적으로 공통 연결될 수 있다.The second bonding pad 165 may be electrically connected to the second conductive type DBR layer of the plurality of light emitting structures P1, P2, P3, P4, .... According to an embodiment, the second bonding pad 165 may be electrically connected to a second conductive type DBR layer of a plurality of light emitting structures P1, P2, P3, P4, ....

실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 복수의 더미 발광구조물(D1, D2, D3, D4)을 포함할 수 있다. 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)과 이격되어 배치될 수 있다.The semiconductor device 200 according to the embodiment may include a plurality of dummy light emitting structures D1, D2, D3, and D4, as shown in FIGS. 1 and 2. The plurality of dummy light emitting structures D1, D2, D3, and D4 may be spaced apart from the plurality of light emitting structures P1, P2, P3, P4, ....

상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 상기 제2 본딩패드(165)로부터 이격되어 배치될 수 있다. 예로서, 제1 더미 발광구조물(D1)의 상부 영역에 상기 제1 본딩패드(155)가 배치될 수 있다. 또한, 상기 제2 더미 발광구조물(D2)의 상부 영역에 상기 제1 본딩패드(155)가 배치될 수 있다. 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 유사한 구조로 제공될 수 있다.The plurality of dummy light emitting structures D1, D2, D3, and D4 may be disposed spaced apart from the second bonding pad 165. For example, the first bonding pad 155 may be disposed in an upper region of the first dummy light emitting structure D1. In addition, the first bonding pad 155 may be disposed in an upper region of the second dummy light emitting structure D2. The plurality of dummy light emitting structures D1, D2, D3, and D4 may be provided in a similar structure.

상기 제1 더미 발광구조물(D1)은 제1 도전형 DBR층(113), 제2 도전형 DBR층(119)을 포함할 수 있다. 또한, 상기 제1 더미 발광구조물(D1)은 활성층(116)과 애퍼쳐층(118)을 포함할 수 있다. The first dummy light emitting structure D1 may include a first conductivity type DBR layer 113 and a second conductivity type DBR layer 119. In addition, the first dummy light emitting structure D1 may include an active layer 116 and an aperture layer 118.

실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 패드전극(153)을 포함할 수 있다. 상기 패드전극(153)은 상기 제1 전극(150)과 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 제1 발광구조물(P1)과 상기 제2 발광구조물(P2) 사이에 배치된 상기 제1 전극(150)으로부터 연장되어 배치될 수 있다. 상기 패드전극(153)과 상기 제1 전극(150)의 연결 관계에 대해서는 실시 예에 따른 반도체 소자 제조방법을 설명하면서 뒤에서 더 살펴 보기로 한다.The semiconductor device 200 according to the embodiment may include a pad electrode 153 as illustrated in FIGS. 1 and 2. The pad electrode 153 may be electrically connected to the first electrode 150. The pad electrode 153 may extend from the first electrode 150 disposed between the first light emitting structure P1 and the second light emitting structure P2. The connection relationship between the pad electrode 153 and the first electrode 150 will be described later while describing a method of manufacturing a semiconductor device according to an embodiment.

상기 패드전극(153)은 상기 제1 도전형 DBR층(113)에 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 활성층(116)에 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 제2 도전형 DBR층(119)에 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 제1 도전형 DBR층(113)과 상기 제2 도전형 DBR층(119)에 전기적으로 공통 연결될 수 있다. 이에 따라, 상기 제1 더미 발광구조물(D1)은 빛을 생성하지 않을 수 있다. The pad electrode 153 may be electrically connected to the first conductivity type DBR layer 113. The pad electrode 153 may be electrically connected to the active layer 116. The pad electrode 153 may be electrically connected to the second conductivity type DBR layer 119. The pad electrode 153 may be electrically connected to the first conductivity type DBR layer 113 and the second conductivity type DBR layer 119 in common. Accordingly, the first dummy light emitting structure D1 may not generate light.

상기 패드전극(153)은 상기 제1 더미 발광구조물(D1)과 상기 제2 더미 발광구조물(D2) 위에 배치될 수 있다. 상기 패드전극(153)은 상기 제1 더미 발광구조물(D1)의 상부 면 위에 배치될 수 있다. 상기 패드전극(153)은 상기 제2 더미 발광구조물(D2)의 상부 면 위에 배치될 수 있다. 상기 패드전극(153)은 상기 제1 더미 발광구조물(D1)과 상기 제2 더미 발광구조물(D2)에 제공된 상기 제2 도전형 DBR층(119) 위에 배치될 수 있다.The pad electrode 153 may be disposed on the first dummy light emitting structure D1 and the second dummy light emitting structure D2. The pad electrode 153 may be disposed on an upper surface of the first dummy light emitting structure D1. The pad electrode 153 may be disposed on an upper surface of the second dummy light emitting structure D2. The pad electrode 153 may be disposed on the second conductive type DBR layer 119 provided in the first dummy light emitting structure D1 and the second dummy light emitting structure D2.

실시 예에 의하면, 상기 패드전극(153) 위에 상기 제1 본딩패드(155)가 배치될 수 있다. 상기 패드전극(153)의 측면에 상기 절연층(140)이 배치될 수 있다. 상기 절연층(140)에 의하여 노출된 상기 패드전극(153)의 상부 면에 상기 제1 본딩패드(155)가 배치될 수 있다.According to an embodiment, the first bonding pad 155 may be disposed on the pad electrode 153. The insulating layer 140 may be disposed on the side surface of the pad electrode 153. The first bonding pad 155 may be disposed on an upper surface of the pad electrode 153 exposed by the insulating layer 140.

한편, 실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 기판(105)을 더 포함할 수 있다. 상기 기판(105) 위에 복수의 발광구조물(P1, P2, P3, P4, …)과 복수의 더미 발광구조물(D1, D2, D3, D4)이 배치될 수 있다. 예로서, 상기 기판(105)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)과 상기 복수의 더미 발광구조물(D1, D2, D3, D4)이 성장될 수 있는 성장기판일 수 있다. 예로서, 상기 기판(105)은 진성 반도체 기판일 수 있다. Meanwhile, the semiconductor device 200 according to the embodiment may further include a substrate 105 as illustrated in FIGS. 1 and 2. A plurality of light emitting structures P1, P2, P3, P4, ..., and a plurality of dummy light emitting structures D1, D2, D3, and D4 may be disposed on the substrate 105. For example, the substrate 105 may be a growth substrate on which the plurality of light emitting structures P1, P2, P3, P4, ...) and the plurality of dummy light emitting structures D1, D2, D3, D4 can be grown. have. For example, the substrate 105 may be an intrinsic semiconductor substrate.

실시 예에 따른 반도체 소자(200)에 의하면, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통하여 상기 복수의 발광구조물(P1, P2, P3, P4, …)에 전원이 제공될 수 있다. 상기 제1 본딩패드(155)가 상기 패드전극(153)을 통하여 상기 제1 전극(150)에 전기적으로 연결될 수 있다. 그리고, 상기 제1 전극(150)이 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제1 도전형 DBR층에 전기적으로 연결될 수 있다. 또한, 상기 제2 본딩패드(165)가 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층의 상부 면 위에 배치될 수 있다. 예로서, 상기 제2 본딩패드(165)의 하부 면이 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층의 상부 면에 직접 접촉되어 배치될 수 있다.According to the semiconductor device 200 according to the embodiment, power is supplied to the plurality of light emitting structures P1, P2, P3, P4, ... through the first bonding pad 155 and the second bonding pad 165. Can be provided. The first bonding pad 155 may be electrically connected to the first electrode 150 through the pad electrode 153. In addition, the first electrode 150 may be electrically connected to the first conductive DBR layer of the plurality of light emitting structures P1, P2, P3, P4, .... In addition, the second bonding pad 165 may be disposed on an upper surface of the second conductive type DBR layer of the plurality of light emitting structures P1, P2, P3, P4, .... For example, the lower surface of the second bonding pad 165 may be disposed in direct contact with the upper surface of the second conductive type DBR layer of the plurality of light emitting structures P1, P2, P3, P4, ....

따라서, 실시 예에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)에 전원이 제공됨에 있어, 상기 기판(105)의 하부 면을 통해 전원이 인가될 필요가 없다. 종래 반도체 소자에서, 상기 기판의 하부 면을 통해 전원이 인가되어야 하는 경우, 상기 기판(105)이 반드시 도전성 기판으로 제공되어야 한다. 하지만, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 기판(105)은 도전성 기판일 수도 있으며 절연성 기판일 수도 있다. 예로서, 실시 예에 따른 상기 기판(105)은 진성 반도체 기판으로 제공될 수도 있다.Therefore, according to the embodiment, since power is provided to the plurality of light emitting structures P1, P2, P3, P4, ..., power does not need to be applied through the lower surface of the substrate 105. In a conventional semiconductor device, when power must be applied through the lower surface of the substrate, the substrate 105 must be provided as a conductive substrate. However, according to the semiconductor device 200 according to the embodiment, the substrate 105 may be a conductive substrate or an insulating substrate. For example, the substrate 105 according to the embodiment may be provided as an intrinsic semiconductor substrate.

또한, 상기 기판(105)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)이 성장기판에서 성장된 후, 성장기판이 제거되고 상기 복수의 발광구조물(P1, P2, P3, P4, …)에 부착된 지지기판일 수 있다. 예로서, 상기 지지기판은 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 생성된 빛이 투과될 수 있는 투명기판일 수 있다.In addition, the substrate 105, after the plurality of light emitting structures (P1, P2, P3, P4, ...) is grown on the growth substrate, the growth substrate is removed and the plurality of light emitting structures (P1, P2, P3, P4) , ...) may be attached to the support substrate. For example, the support substrate may be a transparent substrate through which light generated in the plurality of light emitting structures P1, P2, P3, P4, ... can be transmitted.

한편, 실시 예에 따른 반도체 소자(200)는, 도 1 및 도 2에 도시된 바와 같이, 상기 반도체 소자(200)의 하부 방향으로 빛이 방출되도록 구현될 수 있다. 즉, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)을 이루는 활성층으로부터 제1 도전형 DBR층이 배치된 방향으로 빛이 방출될 수 있다. 상기 복수의 발광구조물(P1, P2, P3, P4, …)을 이루는 활성층으로부터 상기 기판(105)이 배치된 방향으로 빛이 방출될 수 있다.Meanwhile, the semiconductor device 200 according to the embodiment may be implemented to emit light in a downward direction of the semiconductor device 200, as illustrated in FIGS. 1 and 2. That is, according to the semiconductor device 200 according to the embodiment, light may be emitted in the direction in which the first conductive type DBR layer is disposed from the active layer constituting the plurality of light emitting structures P1, P2, P3, P4,... have. Light may be emitted from the active layer forming the plurality of light emitting structures P1, P2, P3, P4, ... in the direction in which the substrate 105 is disposed.

실시 예에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층의 상부 면에 상기 제2 본딩패드(165)가 접촉되어 배치된다. 또한, 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제1 도전형 DBR층에 상기 제1 전극(150)이 연결되어 배치되고, 상기 제1 전극(150)으로부터 연장된 상기 패드전극(153) 위에 상기 제1 본딩패드(155)가 접촉되어 배치된다. 이에 따라, 상기 제1 본딩패드(155) 및 상기 제2 본딩패드(165)를 통하여 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 발생된 열이 외부로 효과적으로 방출될 수 있다. According to an embodiment, the second bonding pad 165 is disposed in contact with an upper surface of the second conductive DBR layer of the plurality of light emitting structures P1, P2, P3, P4, .... In addition, the first electrode 150 is connected to the first conductive type DBR layer of the plurality of light emitting structures P1, P2, P3, P4, ..., and is extended from the first electrode 150. The first bonding pad 155 is disposed in contact with the pad electrode 153. Accordingly, heat generated from the plurality of light emitting structures P1, P2, P3, P4, ... may be effectively discharged to the outside through the first bonding pad 155 and the second bonding pad 165. .

한편, 일반적인 반도체 소자의 경우, 발광구조물에서 발생된 열에 의하여 전력 변환 효율(PCE: Power Conversion Efficiency)이 많이 저하되는 것으로 알려져 있다. 그리고, 하부에 배치된 기판을 통해 발광구조물에 전원이 제공되는 경우, 일반적으로 기판을 통해 열 방출이 수행된다. 그런데, 기판의 열 전도율이 낮은 편이므로 발광구조물에서 발생된 열을 외부로 방출하는데 어려움이 있다. 예로서, GaAs 기판의 경우 열전도율이 52W/(m*K)로서 낮은 것으로 알려져 있다. On the other hand, in the case of a general semiconductor device, it is known that power conversion efficiency (PCE) is greatly reduced by heat generated from the light emitting structure. In addition, when power is supplied to the light emitting structure through the substrate disposed at the bottom, heat emission is generally performed through the substrate. However, since the thermal conductivity of the substrate is low, it is difficult to dissipate heat generated in the light emitting structure to the outside. For example, the GaAs substrate is known to have a low thermal conductivity of 52 W / (m * K).

그러나, 실시 예에 의하면, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통하여 외부 방열 기판 등에 연결될 수 있으므로, 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 발생된 열을 외부로 효과적으로 방출할 수 있게 된다. 따라서, 실시 예에 의하면, 반도체 소자(200)에서 발생된 열을 외부로 효과적으로 배출할 수 있으므로 전력 변화 효율(PCE)이 향상될 수 있게 된다.However, according to an embodiment, since the first bonding pad 155 and the second bonding pad 165 may be connected to an external heat dissipation substrate or the like, the plurality of light emitting structures P1, P2, P3, P4, ...) It is possible to effectively dissipate heat generated from the outside. Therefore, according to the embodiment, since heat generated in the semiconductor device 200 can be effectively discharged to the outside, power change efficiency (PCE) can be improved.

한편, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 반도체 소자(200)의 하부 방향으로 빛이 방출되도록 구현될 수 있다. 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 하부 영역에 제공된 제1 도전형 DBR층의 반사율이 상부 영역에 제공된 제2 도전형 DBR층의 반사율에 비해 더 작게 선택될 수 있다. 이에 따라, 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 생성된 빛이 상기 반도체 소자(200)의 기판(105) 방향으로 방출될 수 있게 된다.Meanwhile, according to the semiconductor device 200 according to the embodiment, as described above, the semiconductor device 200 may be implemented to emit light in a lower direction. According to the semiconductor device 200 according to the embodiment, the reflectivity of the first conductivity type DBR layer provided in the lower region of the plurality of light emitting structures P1, P2, P3, P4, ... is provided in the upper region of the second conductivity type It may be selected smaller than the reflectance of the DBR layer. Accordingly, light generated in the plurality of light emitting structures P1, P2, P3, P4, ... may be emitted in the direction of the substrate 105 of the semiconductor device 200.

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 절연층(140)이 DBR층으로 제공될 수 있다. 이에 따라, 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 생성된 빛이 상부에 배치된 상기 절연층(140)에서 반사되어 하부 방향으로 효과적으로 추출될 수 있게 된다.Further, according to the semiconductor device 200 according to the embodiment, the insulating layer 140 may be provided as a DBR layer. Accordingly, light generated from the plurality of light emitting structures P1, P2, P3, P4, ... is reflected from the insulating layer 140 disposed on the upper side, and thus can be effectively extracted in a downward direction.

예로서, 상기 절연층(140)은 SiO2와 TiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 절연층(140)은 Ta2O3와 SiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 절연층(140)은 SiO2와 Si3N4가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다.For example, the insulating layer 140 may be provided as a DBR layer formed by stacking SiO 2 and TiO 2 in a plurality of layers. In addition, the insulating layer 140 may be provided as a DBR layer formed by stacking Ta 2 O 3 and SiO 2 in a plurality of layers. In addition, the insulating layer 140 may be provided as a DBR layer formed by stacking SiO 2 and Si 3 N 4 in a plurality of layers.

한편, 종래 반도체 소자에서 기판을 통해 발광구조물에 전원을 제공하는 경우, 기판이 전도성이 있어야 한다. 이에 따라, 전도성 반도체 기판이 적용되는 경우, 전도성을 향상시키기 위하여 기판에 도펀트가 첨가된다. 그런데, 기판에 첨가된 도펀트는 방출되는 빛에 대한 흡수 및 산란(Absorption and Scattering) 현상을 발생시키므로 전력 변환 효율(PCE)을 떨어뜨리는 원인이 될 수 있다.On the other hand, when the conventional semiconductor device provides power to the light emitting structure through the substrate, the substrate must be conductive. Accordingly, when a conductive semiconductor substrate is applied, a dopant is added to the substrate to improve conductivity. However, the dopant added to the substrate may cause absorption and scattering (absorption and scattering) of the emitted light, thereby causing a decrease in power conversion efficiency (PCE).

하지만, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 기판(105)이 전도성 기판이 아니어도 되므로, 상기 기판(105)에 별도의 도펀트가 첨가되지 않아도 된다. 이에 따라, 실시 예에 따른 상기 기판(105)에 도펀트가 첨가되지 않아도 되므로, 상기 기판(105)에서 도펀트에 의한 흡수 및 산란이 발생되는 현상을 줄일 수 있게 된다. 따라서, 실시 예에 의하면, 복수의 발광구조물(P1, P2, P3, P4, …)에서 발생된 빛을 하부 방향으로 효과적으로 제공할 수 있게 되며, 전력 변환 효율(PCE)이 향상될 수 있게 된다.However, according to the semiconductor device 200 according to the embodiment, as described above, since the substrate 105 may not be a conductive substrate, a separate dopant need not be added to the substrate 105. Accordingly, since a dopant does not need to be added to the substrate 105 according to the embodiment, it is possible to reduce the phenomenon of absorption and scattering caused by the dopant in the substrate 105. Therefore, according to the embodiment, it is possible to effectively provide light generated in a plurality of light emitting structures P1, P2, P3, P4, ... in a downward direction, and power conversion efficiency (PCE) can be improved.

또한, 실시 예에 따른 반도체 소자(200)는 상기 기판(105)의 하부 면에 제공된 무반사층을 더 포함할 수 있다. 상기 무반사층은 상기 반도체 소자(200)에서 방출되는 빛이 상기 기판(105)의 표면에서 반사되는 것을 방지하고 투과시킴으로써 반사에 의한 광 손실을 개선할 수 있다.In addition, the semiconductor device 200 according to the embodiment may further include an antireflection layer provided on the lower surface of the substrate 105. The anti-reflection layer may improve light loss due to reflection by preventing and transmitting light emitted from the semiconductor device 200 from being reflected on the surface of the substrate 105.

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 제1 본딩패드(155)에 연결된 상기 제1 전극(150)과 상기 제2 본딩패드(165)에 의하여 상기 복수의 발광구조물(P1, P2, P3, P4, …) 사이에 전류 확산이 효율적으로 수행될 수 있게 된다. 이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 전류 밀집 없이 전류가 효율적으로 확산되어 광 추출 효율이 향상될 수 있게 된다.Further, according to the semiconductor device 200 according to the embodiment, the plurality of light emitting structures P1, by the first electrode 150 and the second bonding pad 165 connected to the first bonding pad 155, Current spreading between P2, P3, P4, ...) can be efficiently performed. Accordingly, according to the semiconductor device 200 according to the embodiment, the current is efficiently diffused without current concentration in the plurality of light emitting structures P1, P2, P3, P4, ..., thereby improving light extraction efficiency.

한편, 도 1 및 도 2를 참조하여 설명된 실시 예에 따른 반도체 소자(200)는 제1 더미 발광구조물(D1)과 제2 더미 발광구조물(D2) 위에 상기 제1 본딩패드(155)가 제공된 경우를 기반으로 설명되었다.Meanwhile, in the semiconductor device 200 according to the embodiment described with reference to FIGS. 1 and 2, the first bonding pad 155 is provided on the first dummy light emitting structure D1 and the second dummy light emitting structure D2. It was explained on a case-by-case basis.

그러나, 다른 실시 예에 따른 반도체 소자에 의하면, 상기 제1 본딩패드(155)는 하나의 더미 발광구조물 위에만 제공될 수도 있다. 또한, 상기 제1 본딩패드(155)는 세 개의 더미 발광구조물 위에 제공되거나 네 개의 더미 발광구조물 위에 모두 제공될 수도 있다. However, according to a semiconductor device according to another embodiment, the first bonding pad 155 may be provided only on one dummy light emitting structure. In addition, the first bonding pad 155 may be provided on three dummy light emitting structures, or may be provided on all four dummy light emitting structures.

상기 제1 본딩패드(155)가 제공되는 영역은, 반도체 소자의 크기, 요청되는 전류 확산(current spreading)의 정도 등을 고려하여 탄력적으로 선택될 수 있다. 예로서, 반도체 소자의 크기가 크거나 전류 확산의 필요성이 큰 반도체 소자의 경우에도 반도체 소자의 네 측면에 상기 제1 본딩패드(155)가 배치될 수도 있다.The region in which the first bonding pad 155 is provided may be flexibly selected in consideration of the size of the semiconductor device, the degree of current spreading requested, and the like. For example, even in the case of a semiconductor device having a large size or a need for current diffusion, the first bonding pads 155 may be disposed on four sides of the semiconductor device.

그러면, 본 발명의 실시 예에 따른 반도체 소자 제조방법을 도면을 참조하여 살펴 보기로 한다. 실시 예에 따른 반도체 소자 제조방법을 설명함에 있어, 도 1 및 도 2를 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.Then, a semiconductor device manufacturing method according to an embodiment of the present invention will be described with reference to the drawings. In describing a method of manufacturing a semiconductor device according to an embodiment, descriptions of items overlapping with those described with reference to FIGS. 1 and 2 may be omitted.

먼저, 도 3a 및 도 3b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 복수의 발광구조물과 더미 발광구조물이 형성된 예를 나타낸 도면이다. 도 3a는 실시 예에 따른 반도체 소자 제조방법에 따라 복수의 발광구조물과 더미 발광구조물이 형성된 단계를 나타낸 평면도이고, 도 3b는 도 3a에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이다.First, FIGS. 3A and 3B are diagrams illustrating an example in which a plurality of light emitting structures and dummy light emitting structures are formed in a method for manufacturing a semiconductor device according to an embodiment of the present invention. 3A is a plan view showing steps in which a plurality of light emitting structures and dummy light emitting structures are formed according to a method for manufacturing a semiconductor device according to an embodiment, and FIG. 3B is a cross-sectional view taken along line AA of the semiconductor device according to the embodiment shown in FIG. 3A. .

실시 예에 따른 반도체 소자 제조방법에 의하면, 도 3a 및 도 3b에 도시된 바와 같이, 기판(105)에 복수의 발광구조물(P1, P2, P3, P4, …)이 형성될 수 있다. 또한, 상기 기판(105)에 복수의 더미 발광구조물(D1, D2, D3, D4)이 형성될 수 있다. 예로서, 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 상기 복수의 발광구조물(P1, P2, P3, P4, …) 주변에 형성될 수 있다.According to the method of manufacturing a semiconductor device according to an embodiment, as shown in FIGS. 3A and 3B, a plurality of light emitting structures P1, P2, P3, P4, ... may be formed on the substrate 105. In addition, a plurality of dummy light emitting structures D1, D2, D3, and D4 may be formed on the substrate 105. For example, the plurality of dummy light emitting structures D1, D2, D3, and D4 may be formed around the plurality of light emitting structures P1, P2, P3, P4, ....

상기 기판(105)은 진성 반도체 기판, 전도성 기판, 절연성 기판 중에서 선택된 어느 하나일 수 있다. 예로서, 상기 기판(105)은 GaAs 진성 반도체 기판일 수 있다. 또한, 상기 기판(105)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, AlN, GaAs, ZnO, SiC 등)를 포함하는 전도성 물질 중에서 선택된 적어도 하나로 제공될 수 있다.The substrate 105 may be any one selected from an intrinsic semiconductor substrate, a conductive substrate, and an insulating substrate. For example, the substrate 105 may be a GaAs intrinsic semiconductor substrate. In addition, the substrate 105 is copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), copper-tungsten (Cu-W), carrier wafers (eg, Si, Ge, AlN, GaAs, ZnO, SiC, etc.) may be provided.

예로서, 상기 기판(105)에 제1 도전형 DBR층, 활성층, 제2 도전형 DBR층이 순차적으로 형성될 수 있다. 그리고, 제2 도전형 DBR층과 활성층에 대한 메사 식각을 통하여 상기 복수의 발광구조물(P1, P2, P3, P4, …)이 형성될 수 있다. 또한, 제2 도전형 DBR층과 활성층에 대한 메사 식각을 통하여 상기 복수의 더미 발광구조물(D1, D2, D3, D4)이 형성될 수 있다. 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)이 형성된 영역 측면에 형성될 수 있다.For example, a first conductivity type DBR layer, an active layer, and a second conductivity type DBR layer may be sequentially formed on the substrate 105. Then, the plurality of light emitting structures P1, P2, P3, P4, ... may be formed through mesa etching of the second conductivity type DBR layer and the active layer. Further, the plurality of dummy light emitting structures D1, D2, D3, and D4 may be formed through mesa etching of the second conductivity type DBR layer and the active layer. The plurality of dummy light emitting structures D1, D2, D3, and D4 may be formed on a side surface of an area where the plurality of light emitting structures P1, P2, P3, P4, ... are formed.

상기 복수의 발광구조물(P1, P2, …)은 제1 도전형 DBR층(110a, 110b, …), 활성층(115a, 115b, …), 애퍼쳐층(117a, 117b, …), 제2 도전형 DBR층(120a, 120b, …)을 포함할 수 있다. 상기 복수의 발광구조물(P1, P2, P3, P4 …) 둘레에 제1 도전형 DBR층(113)이 제공될 수 있다. 상기 제1 도전형 DBR층(113)은 상기 복수의 발광구조물(P1, P2, P3, P4, …) 사이 영역에 배치될 수 있다.The plurality of light emitting structures P1, P2, ...) are first conductivity type DBR layers 110a, 110b, ..., active layers 115a, 115b, ..., aperture layers 117a, 117b, ..., second conductivity type DBR layers (120a, 120b, ...) may be included. A first conductivity type DBR layer 113 may be provided around the plurality of light emitting structures P1, P2, P3, P4 .... The first conductivity type DBR layer 113 may be disposed in an area between the plurality of light emitting structures P1, P2, P3, P4, ....

또한, 실시 예에 따른 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 제1 도전형 DBR층(113), 활성층(116), 애퍼쳐층(118), 제2 도전형 DBR층(119)을 포함할 수 있다. 예로서, 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)이 형성된 영역 측면을 따라 폭을 갖는 라인 형상으로 제공될 수 있다.In addition, the plurality of dummy light emitting structures D1, D2, D3, and D4 according to the embodiment may include a first conductivity type DBR layer 113, an active layer 116, an aperture layer 118, and a second conductivity type DBR layer ( 119). For example, the plurality of dummy light emitting structures D1, D2, D3, and D4 may be provided in a line shape having a width along a side surface of the region where the plurality of light emitting structures P1, P2, P3, P4, ... are formed. have.

예로서, 상기 복수의 발광구조물(P1, P2, P3, P4, …)과 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 복수의 화합물 반도체층으로 성장될 수 있다. 상기 복수의 발광구조물(P1, P2, P3, P4, …)과 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성될 수 있다.For example, the plurality of light emitting structures (P1, P2, P3, P4, ...) and the plurality of dummy light emitting structures (D1, D2, D3, D4) may be grown as a plurality of compound semiconductor layers. The plurality of light emitting structures (P1, P2, P3, P4, ...) and the plurality of dummy light emitting structures (D1, D2, D3, D4) are electron beam evaporators, physical vapor deposition (PVD), chemical vapor deposition (CVD), It may be formed by PLD (plasma laser deposition), dual-type thermal evaporator sputtering, metal organic chemical vapor deposition (MOCVD), or the like.

상기 복수의 발광구조물(P1, P2, …)을 이루는 상기 제1 도전형 DBR층(110a, 110b, …)은 제1 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 상기 복수의 더미 발광구조물(D1, D2, D3, D4)을 이루는 상기 제1 도전형 DBR층(113)은 제1 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다.The first conductivity-type DBR layers 110a, 110b, ... forming the plurality of light emitting structures P1, P2, ... are of Groups 3-5 or 2-6 of a group doped with a dopant of the first conductivity type. It may be provided as at least one of the compound semiconductor. The first conductivity type DBR layer 113 constituting the plurality of dummy light emitting structures D1, D2, D3, and D4 is a compound of groups 3-5 or 2-6, doped with a dopant of the first conductivity type It may be provided as at least one of semiconductors.

예컨대, 상기 제1 도전형 DBR층(113, 110a, 110b, …) 은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제1 도전형 DBR층(113, 110a, 110b, …)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)의 조성식을 갖는 반도체 물질로 제공될 수 있다. 상기 제1 도전형 DBR층(1133, 110a, 110b, …)은 제1 도전형의 도펀트 예컨대, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다. 상기 제1 도전형 DBR층(113, 110a, 110b, …)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR층일 수 있다.For example, the first conductivity type DBR layers 113, 110a, 110b, ... may be one of a group including GaAs, GaAl, InP, InAs, and GaP. The first conductivity type DBR layers 113, 110a, 110b, ...) are, for example, semiconductors having a composition formula of AlxGa1-xAs (0 <x <1) / AlyGa1-yAs (0 <y <1) (y <x) It can be provided as a substance. The first conductivity type DBR layer 1133, 110a, 110b, ... may be an n-type semiconductor layer doped with a first conductivity type dopant, such as Si, Ge, Sn, Se, Te, or the like. . The first conductivity type DBR layers 113, 110a, 110b, ... may be DBR layers having λ / 4n thickness by alternately arranging different semiconductor layers.

상기 복수의 발광구조물(P1, P2, …)을 이루는 상기 활성층(115a, 115b, …)은 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 상기 복수의 더미 발광구조물(D1, D2, D3, D4)을 이루는 상기 활성층(116)은 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. The active layers 115a, 115b, ... constituting the plurality of light emitting structures P1, P2, ... may be provided as at least one of a group 3-5 group or a group 2-6 group compound semiconductor. The active layer 116 constituting the plurality of dummy light emitting structures D1, D2, D3, and D4 may be provided as at least one of Group 3-5 or 2-6 compound semiconductors.

예컨대, 상기 활성층(116, 115a, 115b, …)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 활성층(116, 115a, 115b, …)은 다중 우물 구조로 구현된 경우, 상기 활성층(116, 115a, 115b, …)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있다. 상기 복수의 우물층은 예컨대, InpGa1-pAs (0≤p≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 장벽층은 예컨대, InqGa1-qAs (0≤q≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다.For example, the active layers 116, 115a, 115b, ... may be one of a group including GaAs, GaAl, InP, InAs, and GaP. When the active layers 116, 115a, 115b, ... are implemented in a multi-well structure, the active layers 116, 115a, 115b, ... may include a plurality of well layers and a plurality of barrier layers alternately arranged. . The plurality of well layers may be provided, for example, as a semiconductor material having a composition formula of InpGa1-pAs (0≤p≤1). The barrier layer may be formed of, for example, a semiconductor material having a composition formula of InqGa1-qAs (0≤q≤1).

상기 복수의 발광구조물(P1, P2, …)을 이루는 상기 애퍼쳐층(117a, 117b, …)은 상기 활성층(115a, 115b, …) 상에 배치될 수 있다. 상기 애퍼쳐층(117a, 117b, …)은 중심부에 원형의 개구부가 포함될 수 있다. 상기 애퍼쳐층(117a, 117b, …)은 상기 활성층(115a, 115b, …)의 중심부로 전류가 집중되도록 전류이동을 제한하는 기능을 포함할 수 있다. 즉, 상기 애퍼쳐층(117a, 117b, …)은 공진 파장을 조정하고, 상기 활성층(115a, 115b, …)으로부터 수직 방향으로 발광하는 빔 각을 조절 할 수 있다. 상기 애퍼쳐층(117a, 117b, …)은 SiO2 또는 Al2O3와 같은 절연 물질을 포함할 수 있다. 또한, 상기 애퍼쳐층(117a, 117b, …)은 상기 활성층(115a, 115b, …), 제1 도전형 DBR층(110a, 110b, …) 및 제2 도전형 DBR층(120a, 120b, …)보다 높은 밴드 갭 에너지를 가질 수 있다.The aperture layers 117a, 117b, ... constituting the plurality of light emitting structures P1, P2, ... may be disposed on the active layers 115a, 115b, .... The aperture layers 117a, 117b, ... may include circular openings in the center. The aperture layers 117a, 117b, ... may include a function of limiting current movement so that current is concentrated in the center of the active layers 115a, 115b, .... That is, the aperture layers 117a, 117b, ... can adjust the resonance wavelength, and can adjust the beam angle emitted in the vertical direction from the active layers 115a, 115b, .... The aperture layers 117a, 117b, ... may include an insulating material such as SiO 2 or Al 2 O 3 . Further, the aperture layers 117a, 117b, ... are the active layers 115a, 115b, ..., the first conductivity type DBR layers 110a, 110b, ..., and the second conductivity type DBR layers 120a, 120b, ...) It may have a higher band gap energy.

상기 복수의 더미 발광구조물(D1, D2, D3, D4)을 이루는 애퍼쳐층(118)은 상기 활성층(116) 상에 배치될 수 있다. 다만, 도 1 및 도 2를 참조하여 설명된 바와 같이, 상기 복수의 더미 발광구조물(D1, D2, D3, D4)에 배치된 상기 애퍼쳐층(118)은 상기 복수의 발광구조불(P1, P2, …)에 제공된 상기 애퍼쳐층(117a, 117b)의 기능과는 다르게 상기 활성층(116)의 중심부로 전류가 집중되도록 전류이동을 제한하는 기능은 수행하지 않는다. 실시 예에 의하면, 상기 복수의 더미 발광구조물(D1, D2, D3, D4)에 배치된 상기 제1 도전형 DBR층(113)과 상기 제2 도전형 DBR층(119) 간에 공통 전압이 인가되기 때문이다.The aperture layer 118 forming the plurality of dummy light emitting structures D1, D2, D3, and D4 may be disposed on the active layer 116. However, as described with reference to FIGS. 1 and 2, the aperture layer 118 disposed on the plurality of dummy light emitting structures D1, D2, D3, and D4 has the plurality of light emitting structures P1 and P2. Unlike the functions of the aperture layers 117a and 117b provided in,..., The function of limiting the current movement is not performed so that current is concentrated in the center of the active layer 116. According to an embodiment, a common voltage is applied between the first conductivity type DBR layer 113 and the second conductivity type DBR layer 119 disposed on the plurality of dummy light emitting structures D1, D2, D3, and D4. Because.

상기 복수의 발광구조물(P1, P2, …)을 이루는 상기 제2 도전형 DBR층(120a, 120b, …)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 상기 복수의 더미 발광구조물(D1, D2, D3, D4)을 이루는 상기 제2 도전형 DBR층(119)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다.The second conductivity type DBR layers 120a, 120b, ... forming the plurality of light emitting structures P1, P2, ... are of Groups 3-5 or 2-6 of the group doped with the second conductive dopant. It may be provided as at least one of the compound semiconductor. The second conductive type DBR layer 119 forming the plurality of dummy light emitting structures D1, D2, D3, and D4 is a compound of Group 3-5 or Group 2-6 doped with a dopant of the second conductivity type. It may be provided as at least one of semiconductors.

예컨대, 상기 제2 도전형 DBR층(119, 120a, 120b, …)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제2 도전형 DBR층(119, 120a, 120b, …)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 DBR층(119, 120a, 120b, …)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다. 상기 제2 도전형 DBR층(119, 120a, 120b, …)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR층일 수 있다. For example, the second conductivity type DBR layers 119, 120a, 120b, ... may be one of a group including GaAs, GaAl, InP, InAs, and GaP. The second conductivity type DBR layers 119, 120a, 120b, ...) are, for example, a semiconductor having a composition formula of AlxGa1-xAs (0 <x <1) / AlyGa1-yAs (0 <y <1) (y <x) It can be formed of a material. The second conductivity type DBR layers 119, 120a, 120b, ... may be a p-type semiconductor layer having a second conductivity type dopant, for example, a p-type dopant such as Mg, Zn, Ca, Sr, or Ba. The second conductivity type DBR layers 119, 120a, 120b, ... may be DBR layers having λ / 4n thickness by alternately arranging different semiconductor layers.

예로서, 상기 제2 도전형 DBR층(120a, 120b, …)은 상기 제1 도전형 DBR층(110a, 110b, …) 보다 큰 반사율을 가질 수 있다. 예컨대, 상기 제2 도전형 DBR층(120a, 120b, …)과 상기 제1 도전형 DBR층(110a, 110b, …)은 90% 이상의 반사율에 의해 수직 방향으로 공진 캐비티를 형성할 수 있다. 이때, 생성된 빛은 상기 제2 도전형 DBR층(120a, 120b, …)의 반사율보다 낮은 상기 제1 도전형 DBR층(110a, 110b, …)을 통해서 외부로 방출될 수 있다.For example, the second conductivity type DBR layers 120a, 120b, ... may have a greater reflectance than the first conductivity type DBR layers 110a, 110b, .... For example, the second conductivity-type DBR layers 120a, 120b, ..., and the first conductivity-type DBR layers 110a, 110b, ... may form a resonance cavity in a vertical direction by 90% or more reflectivity. At this time, the generated light may be emitted to the outside through the first conductivity type DBR layer (110a, 110b, ...) lower than the reflectivity of the second conductivity type DBR layer (120a, 120b, ...).

다음으로, 도 4a 및 4b에 도시된 바와 같이, 실시 예에 따른 제1 전극(150)과 전극패드(153)가 형성될 수 있다. Next, as illustrated in FIGS. 4A and 4B, the first electrode 150 and the electrode pad 153 according to the embodiment may be formed.

도 4a 및 도 4b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제1 전극과 전극패드가 형성된 예를 나타낸 도면이다. 도 4a는 실시 예에 따른 반도체 소자 제조방법에 따라 제1 전극과 전극패드가 형성된 단계를 나타낸 평면도이고, 도 4b는 도 4a에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이다.4A and 4B are views illustrating an example in which a first electrode and an electrode pad are formed in a method for manufacturing a semiconductor device according to an embodiment of the present invention. 4A is a plan view showing steps in which a first electrode and an electrode pad are formed according to a method for manufacturing a semiconductor device according to an embodiment, and FIG. 4B is a cross-sectional view taken along line A-A of the semiconductor device according to the embodiment shown in FIG. 4A.

실시 예에 의하면, 도 4a 및 도 4b에 도시된 바와 같이, 상기 복수의 발광구조물(P1, P2, P3, P4, …) 둘레에 상기 제1 전극(150)이 형성될 수 있다. 상기 제1 전극(150)은 상기 제1 도전형 DBR층(113) 위에 형성되며, 상기 복수의 발광구조물(P1, P2, P3, P4, …)을 노출시키는 제1 개구부(H1)를 포함할 수 있다. 상기 제1 전극(150)은 상기 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 사이 영역에 형성될 수 있다.According to an embodiment, as illustrated in FIGS. 4A and 4B, the first electrode 150 may be formed around the plurality of light emitting structures P1, P2, P3, P4, .... The first electrode 150 is formed on the first conductivity type DBR layer 113 and includes a first opening H1 exposing the plurality of light emitting structures P1, P2, P3, P4, .... You can. The first electrode 150 may be formed in a region between the plurality of light emitting structures P1, P2, P3, P4, ....

예로서, 상기 제1 전극(150)의 면적(Ae)이 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 면적(Am)에 비해 더 크게 제공될 수 있다. 여기서, 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 면적(Am)이란 메사 식각에 의하여 식각 되지 않고 남아 있는 상기 활성층(115a, 115b, …)의 면적을 나타낼 수 있다. 상기 제1 전극(150)의 면적(Ae)에 대한 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 면적(Am) 비율(Am/Ae)은 예로서 25%에 비해 더 크게 제공될 수 있다. 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 개수 및 직경은 응용 예에 따라 다양하게 변형될 수 있다.For example, the area Ae of the first electrode 150 may be provided larger than the area Am of the plurality of light emitting structures P1, P2, P3, P4,... Here, the area (Am) of the plurality of light emitting structures (P1, P2, P3, P4, ...) may represent the area of the active layers 115a, 115b, ... that remain unetched by mesa etching. The area (Am) ratio (Am / Ae) of the plurality of light emitting structures (P1, P2, P3, P4, ...) to the area (Ae) of the first electrode 150 is greater than 25%, for example. Can be provided. According to the semiconductor device 200 according to the embodiment, the number and diameter of the plurality of light emitting structures P1, P2, P3, P4, ... may be variously modified according to application examples.

실시 예에 의하면, 상기 제1 전극(150)의 면적(Ae)에 대한 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 면적(Am) 비율(Am/Ae)은 예로서 25% 내지 70%로 제공될 수 있다. 다른 실시 예에 의하면, 상기 제1 전극(150)의 면적(Ae)에 대한 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 면적(Am) 비율(Am/Ae)은 예로서 30% 내지 60%로 제공될 수 있다.According to an embodiment, the area (Am) ratio (Am / Ae) of the plurality of light emitting structures P1, P2, P3, P4, ... to the area Ae of the first electrode 150 is 25 as an example. % To 70%. According to another embodiment, the area (Am) ratio (Am / Ae) of the plurality of light emitting structures P1, P2, P3, P4, ... to the area Ae of the first electrode 150 is an example 30% to 60%.

실시 예에 따른 반도체 소자(200)의 적용 예에 따라서, 상기 반도체 소자(200)에 배치된 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 개수 및 직경은 다양하게 변경될 수 있다. 다음 [표 1]은 하나의 예로서 621개의 발광구조물이 제공된 반도체 소자에 대한 데이터를 나타낸 것이다.Depending on the application example of the semiconductor device 200 according to the embodiment, the number and diameter of the plurality of light emitting structures P1, P2, P3, P4, ... disposed on the semiconductor device 200 may be variously changed. have. The following [Table 1] shows data for a semiconductor device provided with 621 light emitting structures as an example.

발광구조물 직경(㎛)Light emitting structure diameter (㎛) 2424 2626 2828 3030 Am (㎛2)Am (㎛ 2 ) 280,934280,934 329,707329,707 382,382382,382 438,959438,959 Ae (㎛2)Ae (㎛ 2 ) 969,334969,334 900,062900,062 826,832826,832 749,643749,643 Am/Ae (%)Am / Ae (%) 2929 3737 4646 5959

또한, 실시 예에 따른 반도체 소자 제조방법에 의하면, 도 4a 및 도 4b에 도시된 바와 같이, 상기 더미 발광구조물(D1, D2, D3, D4) 위에 배치된 패드전극(153)이 형성될 수 있다. 상기 패드전극(153)은 상기 제1 전극(150)으로부터 연장되어 형성될 수 있다. 상기 패드전극(153)은 상기 더미 발광구조물(D1, D2, D3, D4)의 상기 제2 도전형 DBR층(119) 위에 형성될 수 있다.In addition, according to the method of manufacturing a semiconductor device according to an embodiment, as illustrated in FIGS. 4A and 4B, a pad electrode 153 disposed on the dummy light emitting structures D1, D2, D3, and D4 may be formed. . The pad electrode 153 may be formed to extend from the first electrode 150. The pad electrode 153 may be formed on the second conductivity type DBR layer 119 of the dummy light emitting structures D1, D2, D3, and D4.

실시 예에 의하면, 상기 제1 전극(150)과 상기 패드전극(153)에 공통으로 전압이 공급될 수 있다. 상기 제1 전극(150)과 상기 패드전극(153)은 등전위 면을 제공할 수 있다.According to an embodiment, a voltage may be commonly supplied to the first electrode 150 and the pad electrode 153. The first electrode 150 and the pad electrode 153 may provide an equipotential surface.

예로서, 상기 제1 전극(150)과 상기 전극패드(153)는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, W, Cr 및 이들 중 둘 이상의 합금으로 구성된 물질을 포함하는 그룹 중에서 선택된 물질로 형성될 수 있다. 상기 제1 전극(150)과 상기 전극패드(153)는 하나의 층 또는 복수의 층으로 형성될 수 있다. 상기 제1 전극(150)과 상기 전극패드(153)는 예로서 반사 금속으로서 복수의 금속층이 적용될 수 있으며, 접착층으로서 Cr 또는 Ti 등이 적용될 수 있다. 예를 들어, 상기 제1 전극(150)과 상기 전극패드(153)는 Cr/Al/Ni/Au/Ti 층으로 형성될 수 있다.For example, the first electrode 150 and the electrode pad 153 are Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, W, Cr, and among them It may be formed of a material selected from the group comprising a material composed of two or more alloys. The first electrode 150 and the electrode pad 153 may be formed of one layer or a plurality of layers. For example, a plurality of metal layers may be applied as the first electrode 150 and the electrode pad 153 as a reflective metal, and Cr or Ti may be applied as an adhesive layer. For example, the first electrode 150 and the electrode pad 153 may be formed of Cr / Al / Ni / Au / Ti layers.

이어서, 도 5a 및 도 5b에 도시된 바와 같이, 실시 예에 따른 상기 제1 전극(150) 위에 절연층(140)이 형성될 수 있다. Subsequently, as illustrated in FIGS. 5A and 5B, an insulating layer 140 may be formed on the first electrode 150 according to an embodiment.

도 5a 및 도 5b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 절연층이 형성된 예를 나타낸 도면이다. 도 5a는 실시 예에 따른 반도체 소자 제조방법에 따라 절연층이 형성된 단계를 나타낸 평면도이고, 도 5b는 도 5a에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이다.5A and 5B are views illustrating an example in which an insulating layer is formed in a method for manufacturing a semiconductor device according to an embodiment of the present invention. 5A is a plan view showing a step in which an insulating layer is formed according to a method for manufacturing a semiconductor device according to an embodiment, and FIG. 5B is a cross-sectional view taken along line A-A of the semiconductor device according to the embodiment shown in FIG. 5A.

실시 예에 의하면, 도 5a 및 도 5b에 도시된 바와 같이, 상기 제1 전극(150) 위에 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 상부 면을 노출시키는 상기 절연층(140)이 형성될 수 있다. 상기 절연층(140)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 측면에 형성될 수 있다. 상기 절연층(140)은 상기 제1 도전형 DBR층(113) 위에 형성될 수 있다. 상기 절연층(140)은 상기 복수의 발광구조물(P1, P2, P3, P4, …) 사이의 영역에 형성될 수 있다. According to an embodiment, as shown in FIGS. 5A and 5B, the insulating layer exposing the upper surfaces of the plurality of light emitting structures P1, P2, P3, P4, ... on the first electrode 150 140) may be formed. The insulating layer 140 may be formed on side surfaces of the plurality of light emitting structures P1, P2, P3, P4, .... The insulating layer 140 may be formed on the first conductivity type DBR layer 113. The insulating layer 140 may be formed in a region between the plurality of light emitting structures P1, P2, P3, P4, ....

상기 절연층(140)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 상부 면을 노출시키는 복수의 제2 개구부(H2)를 포함할 수 있다. 상기 제2 개구부(H2)의 크기는 상기 제1 개구부(H1)의 크기에 비해 더 작게 제공될 수 있다. 예로서, 상기 복수의 제2 개구부(H2)는 상기 복수의 제1 개구부(H1)가 제공된 영역에 정렬되어 배치될 수 있다.The insulating layer 140 may include a plurality of second openings H2 exposing upper surfaces of the plurality of light emitting structures P1, P2, P3, P4, .... The size of the second opening H2 may be smaller than that of the first opening H1. For example, the plurality of second openings H2 may be arranged in an area provided with the plurality of first openings H1.

실시 예에 의하면, 상기 절연층(140)은 상기 전극패드(153)의 상부 면을 노출시킬 수 있다. 상기 절연층(140)은 상기 제3 더미 발광구조물(D3) 위에 형성될 수 있다. 또한, 상기 절연층(140)은 상기 제4 더미 발광구조물(D4) 위에 형성될 수 있다.According to an embodiment, the insulating layer 140 may expose an upper surface of the electrode pad 153. The insulating layer 140 may be formed on the third dummy light emitting structure D3. In addition, the insulating layer 140 may be formed on the fourth dummy light emitting structure D4.

상기 절연층(140)은 절연물질로 제공될 수 있다. 예를 들어, 상기 절연층(140)은 SiO2, TiO2, Ta2O5, SiOx, SiOxNy, Si3N4, Al2O3 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다. 또한, 상기 절연층(140)은 DBR층으로 형성될 수도 있다. 실시 예에 의하면, 상기 절연층(140)이 DBR층으로 제공됨에 따라 복수의 발광구조물(P1, P2, P3, P4, …)에서 발생된 빛이 효율적으로 반사되어 하부 방향으로 추출될 수 있게 된다. 예로서, 상기 절연층(140)은 SiO2와 TiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 절연층(140)은 Ta2O3와 SiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 절연층(140)은 SiO2와 Si3N4가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다.The insulating layer 140 may be provided as an insulating material. For example, the insulating layer 140 is SiO 2 , TiO 2 , Ta 2 O 5 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 It may be formed of at least one material selected from the group comprising. In addition, the insulating layer 140 may be formed of a DBR layer. According to an embodiment, as the insulating layer 140 is provided as a DBR layer, light generated from a plurality of light emitting structures P1, P2, P3, P4, ... can be efficiently reflected and extracted in a downward direction. . For example, the insulating layer 140 may be provided as a DBR layer formed by stacking SiO 2 and TiO 2 in a plurality of layers. In addition, the insulating layer 140 may be provided as a DBR layer formed by stacking Ta 2 O 3 and SiO 2 in a plurality of layers. In addition, the insulating layer 140 may be provided as a DBR layer formed by stacking SiO 2 and Si 3 N 4 in a plurality of layers.

그리고, 도 6a 및 도 6b에 도시된 바와 같이, 실시 예에 따른 상기 패드전극(153) 위에 제1 본딩패드(155)가 형성되고 상기 복수 발광구조물(P1, P2, …)의 제2 도전형 DBR층 위에 제2 본딩패드(165)가 형성될 수 있다.6A and 6B, a first bonding pad 155 is formed on the pad electrode 153 according to an embodiment and a second conductivity type of the plurality of light emitting structures P1, P2, ... A second bonding pad 165 may be formed on the DBR layer.

도 6a 및 도 6b는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제1 본딩패드와 제2 본딩패드가 형성된 예를 나타낸 도면이다. 도 6a는 실시 예에 따른 반도체 소자 제조방법에 따라 제1 본딩패드와 제2 본딩패드가 형성된 단계를 나타낸 평면도이고, 도 6b는 도 6a에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이다.6A and 6B are views illustrating an example in which a first bonding pad and a second bonding pad are formed in a method for manufacturing a semiconductor device according to an embodiment of the present invention. 6A is a plan view showing steps in which a first bonding pad and a second bonding pad are formed according to a method for manufacturing a semiconductor device according to an embodiment, and FIG. 6B is a cross-sectional view taken along line AA of the semiconductor device according to the embodiment shown in FIG. 6A to be.

실시 예에 의하면, 도 6a 및 도 6b에 도시된 바와 같이, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)가 이격되어 형성될 수 있다. According to an embodiment, as illustrated in FIGS. 6A and 6B, the first bonding pad 155 and the second bonding pad 165 may be spaced apart.

상기 제1 본딩패드(155)는 상기 제1 더미 발광구조물(D1)과 상기 제2 더미 발광구조물(D2) 위에 형성될 수 있다. 상기 제1 본딩패드(155)는 상기 제1 더미 발광구조물(D1) 위에 배치되어 상기 패드전극(153)과 전기적으로 연결될 수 있다. 예로서, 상기 제1 본딩패드(155)는 상기 패드전극(153)의 상부 면에 직접 접촉되어 배치될 수 있다. 상기 제1 본딩패드(155)는 상기 제2 더미 발광구조물(D2) 위에 배치될 수 있다. 또한, 상기 제1 본딩패드(155)는 상기 제2 더미 발광구조물(D2)에 제공된 패드전극에 직접 접촉되어 배치될 수 있다.The first bonding pad 155 may be formed on the first dummy light emitting structure D1 and the second dummy light emitting structure D2. The first bonding pad 155 may be disposed on the first dummy light emitting structure D1 to be electrically connected to the pad electrode 153. For example, the first bonding pad 155 may be disposed in direct contact with the upper surface of the pad electrode 153. The first bonding pad 155 may be disposed on the second dummy light emitting structure D2. Also, the first bonding pad 155 may be disposed in direct contact with the pad electrode provided on the second dummy light emitting structure D2.

실시 예에 의하면, 상기 제1 본딩패드(155)는 복수의 발광구조물(P1, P2, P3, P4, …)의 제1 도전형 DBR층에 전기적으로 연결될 수 있다. 실시 예에 의하면, 상기 제1 본딩패드(155)는 복수의 발광구조물(P1, P2, P3, P4, …)의 제1 도전형 DBR층에 전기적으로 공통 연결될 수 있다.According to an embodiment, the first bonding pad 155 may be electrically connected to the first conductive type DBR layer of the plurality of light emitting structures P1, P2, P3, P4, .... According to an embodiment, the first bonding pad 155 may be electrically connected to a first conductive type DBR layer of a plurality of light emitting structures P1, P2, P3, P4, ....

상기 제2 본딩패드(165)는 상기 복수의 발광구조물(P1, P2, P3, P4, …) 위에 형성될 수 있다. 상기 제2 본딩패드(165)는 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층(120a, 120b, …) 위에 형성될 수 있다. 또한, 상기 제2 본딩패드(165)는 상기 절연층(140) 위에 형성될 수 있다.The second bonding pad 165 may be formed on the plurality of light emitting structures P1, P2, P3, P4, .... The second bonding pad 165 may be formed on the second conductivity type DBR layers 120a, 120b, ... of the plurality of light emitting structures P1, P2, .... In addition, the second bonding pad 165 may be formed on the insulating layer 140.

상기 제2 본딩패드(165)는 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층에 전기적으로 연결될 수 있다. 실시 예에 의하면, 상기 제2 본딩패드(165)는 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층에 전기적으로 공통 연결될 수 있다.The second bonding pad 165 may be electrically connected to the second conductive type DBR layer of the plurality of light emitting structures P1, P2, P3, P4, .... According to an embodiment, the second bonding pad 165 may be electrically connected to a second conductive type DBR layer of a plurality of light emitting structures P1, P2, P3, P4, ....

상기 제2 본딩패드(165)는 상기 절연층(140)에 제공된 상기 제2 개구부(H2) 위에 배치될 수 있다. 예로서, 상기 제2 본딩패드(165)의 하부 면이 상기 제2 개구부(H2)를 통해 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층(120a, 120b, …)의 상부 면에 직접 접촉되어 배치될 수 있다.The second bonding pad 165 may be disposed on the second opening H2 provided in the insulating layer 140. For example, a second conductive type DBR layer 120a, 120b, ... of the plurality of light emitting structures P1, P2, ... is formed on the lower surface of the second bonding pad 165 through the second opening H2. It may be placed in direct contact with the upper surface of the.

예로서, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, W, Cr, Cu 및 이들 중 둘 이상의 합금으로 구성된 물질을 포함하는 그룹 중에서 선택된 물질로 형성될 수 있다. 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 하나의 층 또는 복수의 층으로 형성될 수 있다. 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 예로서 솔더 본딩(solder bonding)으로부터 Sn 확산을 방지하기 위하여 Cr, Cu 등의 확산 배리어 금속을 포함할 수 있다. 예로서, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(172)는 Ti, Ni, Cu, Cr, Au을 포함하는 복수의 층으로 형성될 수 있다. For example, the first bonding pad 155 and the second bonding pad 165 are Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, W, Cr , Cu, and a material selected from two or more of these alloys. The first bonding pad 155 and the second bonding pad 165 may be formed of one layer or a plurality of layers. The first bonding pad 155 and the second bonding pad 165 may include, for example, diffusion barrier metals such as Cr and Cu to prevent Sn diffusion from solder bonding. For example, the first bonding pad 155 and the second bonding pad 172 may be formed of a plurality of layers including Ti, Ni, Cu, Cr, and Au.

실시 예에 따른 반도체 소자(200)에 의하면, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통하여 상기 복수의 발광구조물(P1, P2, P3, P4, …)에 전원이 제공될 수 있다.According to the semiconductor device 200 according to the embodiment, power is supplied to the plurality of light emitting structures P1, P2, P3, P4, ... through the first bonding pad 155 and the second bonding pad 165. Can be provided.

따라서, 실시 예에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)에 전원이 제공됨에 있어, 상기 기판(105)의 하부 면을 통해 전원이 인가될 필요가 없다. 종래 반도체 소자에서, 상기 기판의 하부 면을 통해 전원이 인가되어야 하는 경우, 상기 기판(105)이 반드시 도전성 기판으로 제공되어야 한다. 하지만, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 기판(105)은 도전성 기판일 수도 있으며 절연성 기판일 수도 있다. 예로서, 실시 예에 따른 상기 기판(105)은 진성 반도체 기판으로 제공될 수도 있다.Therefore, according to the embodiment, since power is provided to the plurality of light emitting structures P1, P2, P3, P4, ..., power does not need to be applied through the lower surface of the substrate 105. In a conventional semiconductor device, when power must be applied through the lower surface of the substrate, the substrate 105 must be provided as a conductive substrate. However, according to the semiconductor device 200 according to the embodiment, the substrate 105 may be a conductive substrate or an insulating substrate. For example, the substrate 105 according to the embodiment may be provided as an intrinsic semiconductor substrate.

또한, 상기 기판(105)은 상기 복수의 발광구조물(P1, P2, P3, P4, …)이 성장기판에서 성장된 후, 성장기판이 제거되고 상기 복수의 발광구조물(P1, P2, P3, P4, …)에 부착된 지지기판일 수 있다. 예로서, 상기 지지기판은 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 생성된 빛이 투과될 수 있는 투명기판일 수 있다.In addition, the substrate 105, after the plurality of light emitting structures (P1, P2, P3, P4, ...) is grown on the growth substrate, the growth substrate is removed and the plurality of light emitting structures (P1, P2, P3, P4) , ...) may be attached to the support substrate. For example, the support substrate may be a transparent substrate through which light generated in the plurality of light emitting structures P1, P2, P3, P4, ... can be transmitted.

한편, 실시 예에 따른 반도체 소자(200)는, 상기 반도체 소자(200)의 하부 방향으로 빛이 방출되도록 구현될 수 있다. 즉, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)을 이루는 활성층으로부터 제1 도전형 DBR층이 배치된 방향으로 빛이 방출될 수 있다. 상기 복수의 발광구조물(P1, P2, P3, P4, …)을 이루는 활성층으로부터 상기 기판(105)이 배치된 방향으로 빛이 방출될 수 있다.Meanwhile, the semiconductor device 200 according to the embodiment may be implemented to emit light in a downward direction of the semiconductor device 200. That is, according to the semiconductor device 200 according to the embodiment, light may be emitted in the direction in which the first conductive type DBR layer is disposed from the active layer constituting the plurality of light emitting structures P1, P2, P3, P4,... have. Light may be emitted from the active layer forming the plurality of light emitting structures P1, P2, P3, P4, ... in the direction in which the substrate 105 is disposed.

실시 예에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제2 도전형 DBR층의 상부 면에 상기 제2 본딩패드(165)가 접촉되어 배치된다. 또한, 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 제1 도전형 DBR층에 상기 제1 전극(150)이 연결되어 배치되고, 상기 제1 전극(150)으로부터 연장된 상기 패드전극(153) 위에 상기 제1 본딩패드(155)가 접촉되어 배치된다. 이에 따라, 상기 제1 본딩패드(155) 및 상기 제2 본딩패드(165)를 통하여 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 발생된 열이 외부로 효과적으로 방출될 수 있다. According to an embodiment, the second bonding pad 165 is disposed in contact with an upper surface of the second conductive DBR layer of the plurality of light emitting structures P1, P2, P3, P4, .... In addition, the first electrode 150 is connected to the first conductive type DBR layer of the plurality of light emitting structures P1, P2, P3, P4, ..., and is extended from the first electrode 150. The first bonding pad 155 is disposed in contact with the pad electrode 153. Accordingly, heat generated from the plurality of light emitting structures P1, P2, P3, P4, ... may be effectively discharged to the outside through the first bonding pad 155 and the second bonding pad 165. .

한편, 일반적인 반도체 소자의 경우, 발광구조물에서 발생된 열에 의하여 전력 변환 효율(PCE: Power Conversion Efficiency)이 많이 저하되는 것으로 알려져 있다. 그리고, 하부에 배치된 기판을 통해 발광구조물에 전원이 제공되는 경우, 일반적으로 기판을 통해 열 방출이 수행된다. 그런데, 기판의 열 전도율이 낮은 편이므로 발광구조물에서 발생된 열을 외부로 방출하는데 어려움이 있다. 예로서, GaAs 기판의 경우 열전도율이 52W/(m*K)로서 낮은 것으로 알려져 있다. On the other hand, in the case of a general semiconductor device, it is known that power conversion efficiency (PCE) is greatly reduced by heat generated from the light emitting structure. In addition, when power is supplied to the light emitting structure through the substrate disposed at the bottom, heat emission is generally performed through the substrate. However, since the thermal conductivity of the substrate is low, it is difficult to dissipate heat generated in the light emitting structure to the outside. For example, the GaAs substrate is known to have a low thermal conductivity of 52 W / (m * K).

그러나, 실시 예에 의하면, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통하여 외부 방열 기판 등에 연결될 수 있으므로, 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 발생된 열을 외부로 효과적으로 방출할 수 있게 된다. 따라서, 실시 예에 의하면, 반도체 소자(200)에서 발생된 열을 외부로 효과적으로 배출할 수 있으므로 전력 변화 효율(PCE)이 향상될 수 있게 된다.However, according to an embodiment, since the first bonding pad 155 and the second bonding pad 165 may be connected to an external heat dissipation substrate or the like, the plurality of light emitting structures P1, P2, P3, P4, ...) It is possible to effectively dissipate heat generated from the outside. Therefore, according to the embodiment, since heat generated in the semiconductor device 200 can be effectively discharged to the outside, power change efficiency (PCE) can be improved.

한편, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 반도체 소자(200)의 하부 방향으로 빛이 방출되도록 구현될 수 있다. 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P1, P2, P3, P4, …)의 하부 영역에 제공된 제1 도전형 DBR층의 반사율이 상부 영역에 제공된 제2 도전형 DBR층의 반사율에 비해 더 작게 선택될 수 있다. 이에 따라, 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 생성된 빛이 상기 반도체 소자(200)의 기판(105) 방향으로 방출될 수 있게 된다.Meanwhile, according to the semiconductor device 200 according to the embodiment, as described above, the semiconductor device 200 may be implemented to emit light in a lower direction. According to the semiconductor device 200 according to the embodiment, the reflectivity of the first conductivity type DBR layer provided in the lower region of the plurality of light emitting structures P1, P2, P3, P4, ... is provided in the upper region of the second conductivity type It may be selected smaller than the reflectance of the DBR layer. Accordingly, light generated in the plurality of light emitting structures P1, P2, P3, P4, ... may be emitted in the direction of the substrate 105 of the semiconductor device 200.

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 절연층(140)이 DBR층으로 제공될 수 있다. 이에 따라, 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 생성된 빛이 상부에 배치된 상기 절연층(140)에서 반사되어 하부 방향으로 효과적으로 추출될 수 있게 된다.Further, according to the semiconductor device 200 according to the embodiment, the insulating layer 140 may be provided as a DBR layer. Accordingly, light generated from the plurality of light emitting structures P1, P2, P3, P4, ... is reflected from the insulating layer 140 disposed on the upper side, and thus can be effectively extracted in a downward direction.

한편, 종래 반도체 소자에서 기판을 통해 발광구조물에 전원을 제공하는 경우, 기판이 전도성이 있어야 한다. 이에 따라, 전도성 반도체 기판이 적용되는 경우, 전도성을 향상시키기 위하여 기판에 도펀트가 첨가된다. 그런데, 기판에 첨가된 도펀트는 방출되는 빛에 대한 흡수 및 산란(Absorption and Scattering) 현상을 발생시키므로 전력 변환 효율(PCE)을 떨어뜨리는 원인이 될 수 있다.On the other hand, when the conventional semiconductor device provides power to the light emitting structure through the substrate, the substrate must be conductive. Accordingly, when a conductive semiconductor substrate is applied, a dopant is added to the substrate to improve conductivity. However, the dopant added to the substrate may cause absorption and scattering (absorption and scattering) of the emitted light, thereby causing a decrease in power conversion efficiency (PCE).

하지만, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 기판(105)이 전도성 기판이 아니어도 되므로, 상기 기판(105)에 별도의 도펀트가 첨가되지 않아도 된다. 이에 따라, 실시 예에 따른 상기 기판(105)에 도펀트가 첨가되지 않아도 되므로, 상기 기판(105)에서 도펀트에 의한 흡수 및 산란이 발생되는 현상을 줄일 수 있게 된다. 따라서, 실시 예에 의하면, 복수의 발광구조물(P1, P2, P3, P4, …)에서 발생된 빛을 하부 방향으로 효과적으로 제공할 수 있게 되며, 전력 변환 효율(PCE)이 향상될 수 있게 된다.However, according to the semiconductor device 200 according to the embodiment, as described above, since the substrate 105 may not be a conductive substrate, a separate dopant need not be added to the substrate 105. Accordingly, since a dopant does not need to be added to the substrate 105 according to the embodiment, it is possible to reduce the phenomenon of absorption and scattering caused by the dopant in the substrate 105. Therefore, according to the embodiment, it is possible to effectively provide light generated in a plurality of light emitting structures P1, P2, P3, P4, ... in a downward direction, and power conversion efficiency (PCE) can be improved.

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 제1 본딩패드(155)에 연결된 상기 제1 전극(150)과 상기 제2 본딩패드(165)에 의하여 상기 복수의 발광구조물(P1, P2, P3, P4, …) 사이에 전류 확산이 효율적으로 수행될 수 있게 된다. 이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면 상기 복수의 발광구조물(P1, P2, P3, P4, …)에서 전류 밀집 없이 전류가 효율적으로 확산되어 광 추출 효율이 향상될 수 있게 된다.Further, according to the semiconductor device 200 according to the embodiment, the plurality of light emitting structures P1, by the first electrode 150 and the second bonding pad 165 connected to the first bonding pad 155, Current spreading between P2, P3, P4, ...) can be efficiently performed. Accordingly, according to the semiconductor device 200 according to the embodiment, the current is efficiently diffused without current concentration in the plurality of light emitting structures P1, P2, P3, P4, ..., thereby improving light extraction efficiency.

한편, 도 7은 본 발명의 실시 예에 따른 반도체 소자의 다른 예를 나타낸 도면이다. 이하에서 도 7을 참조하여 실시 예에 따른 반도체 소자의 다른 예를 설명함에 있어, 이상에서 도 1 내지 도 6a 및 도 6b를 참조하여 설명된 반도체 소자의 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.Meanwhile, FIG. 7 is a view showing another example of a semiconductor device according to an embodiment of the present invention. Hereinafter, another example of the semiconductor device according to the embodiment will be described with reference to FIG. 7. In the above, descriptions of elements overlapping with the contents of the semiconductor devices described with reference to FIGS. 1 to 6A and 6B will be omitted. You can.

실시 예에 따른 반도체 소자(200)는, 도 7에 도시된 바와 같이, 도 1 및 도 2를 참조하여 설명된 실시 예에 따른 반도체 소자에 비하여 제2 전극(160)을 더 포함할 수 있다. The semiconductor device 200 according to the embodiment may further include a second electrode 160 as compared to the semiconductor device according to the embodiment described with reference to FIGS. 1 and 2, as illustrated in FIG. 7.

본 발명의 실시 예에 따른 반도체 소자(200)는, 도 7에 도시된 바와 같이, 복수의 발광구조물(P1, P2, …), 제1 전극(150), 제2 전극(160), 제1 본딩패드(155), 제2 본딩패드(165)를 포함할 수 있다.The semiconductor device 200 according to an embodiment of the present invention, as shown in Figure 7, a plurality of light emitting structures (P1, P2, ...), the first electrode 150, the second electrode 160, the first A bonding pad 155 and a second bonding pad 165 may be included.

상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, …) 사이에 배치될 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, …)을 노출시키는 복수의 제1 개구부를 포함할 수 있다. The first electrode 150 may be disposed between the plurality of light emitting structures P1, P2, .... The first electrode 150 may include a plurality of first openings exposing the plurality of light emitting structures P1, P2, ....

상기 제1 전극(150)에 제공된 상기 복수의 제1 개구부는 상기 복수의 발광구조물(P1, P2, …)의 상부 면을 노출시킬 수 있다. 상기 제1 전극(150)에 제공된 상기 복수의 제1 개구부는 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면을 노출시킬 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, …)의 제1 도전형 DBR층과 전기적으로 연결될 수 있다.The plurality of first openings provided in the first electrode 150 may expose upper surfaces of the plurality of light emitting structures P1, P2, .... The plurality of first openings provided in the first electrode 150 may expose upper surfaces of the second conductive type DBR layers of the plurality of light emitting structures P1, P2, .... The first electrode 150 may be electrically connected to the first conductive type DBR layer of the plurality of light emitting structures P1, P2, ....

상기 제2 전극(150)은 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층에 전기적으로 연결될 수 있다. 상기 제2 전극(150)은 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층에 전기적으로 공통 연결될 수 있다. 상기 제2 전극(150)은 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면에 배치될 수 있다. 예로서, 상기 제2 전극(150)의 하부 면이 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면에 직접 접촉되어 배치될 수 있다.The second electrode 150 may be electrically connected to the second conductivity type DBR layer of the plurality of light emitting structures P1, P2, .... The second electrode 150 may be electrically connected to a second conductivity type DBR layer of the plurality of light emitting structures P1, P2, .... The second electrode 150 may be disposed on an upper surface of the second conductivity type DBR layer of the plurality of light emitting structures P1, P2, .... For example, the lower surface of the second electrode 150 may be disposed in direct contact with the upper surface of the second conductivity type DBR layer of the plurality of light emitting structures P1, P2, ....

상기 제1 본딩패드(155)는 상기 복수의 발광구조물(P1, P2, …)과 이격되어 배치될 수 있다. 상기 제1 본딩패드(155)는 상기 제1 전극(150)과 전기적으로 연결될 수 있다.The first bonding pad 155 may be spaced apart from the plurality of light emitting structures P1, P2, .... The first bonding pad 155 may be electrically connected to the first electrode 150.

실시 예에 의하면, 상기 제1 본딩패드(155)는 복수의 발광구조물(P1, P2, …)의 제1 도전형 DBR층에 전기적으로 연결될 수 있다. 실시 예에 의하면, 상기 제1 본딩패드(155)는 복수의 발광구조물(P1, P2, …)의 제1 도전형 DBR층에 전기적으로 공통 연결될 수 있다.According to an embodiment, the first bonding pad 155 may be electrically connected to the first conductive type DBR layer of the plurality of light emitting structures P1, P2, .... According to an embodiment, the first bonding pad 155 may be electrically connected to a first conductive DBR layer of a plurality of light emitting structures P1, P2, ....

상기 제2 본딩패드(165)는 상기 제1 본딩패드(155)와 이격되어 배치될 수 있다. 상기 제2 본딩패드(165)는 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층에 전기적으로 연결될 수 있다. 상기 제2 본딩패드(165)는 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층에 전기적으로 공통 연결될 수 있다. 예로서, 상기 제2 본딩패드(165)는 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면에 배치될 수 있다. The second bonding pad 165 may be spaced apart from the first bonding pad 155. The second bonding pad 165 may be electrically connected to the second conductive type DBR layer of the plurality of light emitting structures P1, P2, .... The second bonding pad 165 may be electrically connected to the second conductive type DBR layer of the plurality of light emitting structures P1, P2, .... For example, the second bonding pad 165 may be disposed on an upper surface of the second conductive type DBR layer of the plurality of light emitting structures P1, P2, ....

실시 예에 의하면, 상기 제2 전극(160)은 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면과 상기 제2 본딩패드(165) 사이에 배치될 수 있다. 상기 제2 전극(160)은 상기 제2 본딩패드(165)와 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층 간의 오믹 특성을 향상시킬 수 있다.According to an embodiment, the second electrode 160 may be disposed between the upper surface of the second conductive type DBR layer of the plurality of light emitting structures P1, P2, ..., and the second bonding pad 165. . The second electrode 160 may improve the ohmic characteristics between the second bonding pad 165 and the second conductive type DBR layer of the plurality of light emitting structures P1, P2, ....

예로서, 상기 제2 전극(160)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, W, Cr 및 이들 중 둘 이상의 합금으로 구성된 물질을 포함하는 그룹 중에서 선택된 물질로 형성될 수 있다. 상기 제2 전극(160)은 하나의 층 또는 복수의 층으로 형성될 수 있다.For example, the second electrode 160 is Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, W, Cr and a material composed of two or more of these alloys It may be formed of a material selected from the group comprising. The second electrode 160 may be formed of one layer or a plurality of layers.

또한, 실시 예에 따른 반도체 소자(200)는, 도 1에 도시된 바와 같이, 복수의 더미 발광구조물(D1, D2, D3, D4)을 포함할 수 있다. 상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 제1 도전형 DBR층, 활성층, 제2 도전형 DBR층을 포함할 수 있다. 또한, 상기 복수의 더미 발광구조물(D1, D2, D3, D4) 중에서 상기 제1 더미 발광구조물(D1)의 상부와 상기 제2 더미 발광구조물(D2)의 상부에는 상기 제1 본딩패드(155)가 배치될 수 있다.In addition, the semiconductor device 200 according to the embodiment may include a plurality of dummy light emitting structures D1, D2, D3, and D4, as shown in FIG. 1. The plurality of dummy light emitting structures D1, D2, D3, and D4 may include a first conductivity type DBR layer, an active layer, and a second conductivity type DBR layer. In addition, among the plurality of dummy light emitting structures D1, D2, D3, and D4, the first bonding pad 155 is formed on an upper portion of the first dummy light emitting structure D1 and an upper portion of the second dummy light emitting structure D2. Can be placed.

상기 복수의 더미 발광구조물(D1, D2, D3, D4)은 상기 제2 본딩패드(165)로부터 이격되어 배치될 수 있다. 예로서, 제1 더미 발광구조물(D1)의 상부 영역에 상기 제1 본딩패드(155)가 배치될 수 있다.The plurality of dummy light emitting structures D1, D2, D3, and D4 may be disposed spaced apart from the second bonding pad 165. For example, the first bonding pad 155 may be disposed in an upper region of the first dummy light emitting structure D1.

상기 제1 더미 발광구조물(D1)은 제1 도전형 DBR층(113), 제2 도전형 DBR층(119)을 포함할 수 있다. 또한, 상기 제1 더미 발광구조물(D1)은 활성층(116)과 애퍼쳐층(118)을 포함할 수 있다.The first dummy light emitting structure D1 may include a first conductivity type DBR layer 113 and a second conductivity type DBR layer 119. In addition, the first dummy light emitting structure D1 may include an active layer 116 and an aperture layer 118.

실시 예에 따른 반도체 소자(200)는, 도 7에 도시된 바와 같이, 패드전극(153)을 포함할 수 있다. 상기 패드전극(153)은 상기 제1 전극(150)과 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 제1 발광구조물(P1)과 상기 제2 발광구조물(P2) 사이에 배치된 상기 제1 전극(150)으로부터 연장되어 배치될 수 있다.The semiconductor device 200 according to the embodiment may include a pad electrode 153 as illustrated in FIG. 7. The pad electrode 153 may be electrically connected to the first electrode 150. The pad electrode 153 may extend from the first electrode 150 disposed between the first light emitting structure P1 and the second light emitting structure P2.

상기 패드전극(153)은 상기 제1 도전형 DBR층(113)에 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 활성층(116)에 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 제2 도전형 DBR층(119)에 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 제1 도전형 DBR층(113)과 상기 제2 도전형 DBR층(119)에 전기적으로 공통 연결될 수 있다. 이에 따라, 상기 제1 더미 발광구조물(D1)은 빛을 생성하지 않을 수 있다.The pad electrode 153 may be electrically connected to the first conductivity type DBR layer 113. The pad electrode 153 may be electrically connected to the active layer 116. The pad electrode 153 may be electrically connected to the second conductivity type DBR layer 119. The pad electrode 153 may be electrically connected to the first conductivity type DBR layer 113 and the second conductivity type DBR layer 119 in common. Accordingly, the first dummy light emitting structure D1 may not generate light.

실시 예에 의하면, 상기 패드전극(153) 위에 상기 제1 본딩패드(155)가 배치될 수 있다. 상기 패드전극(153)의 측면에 상기 절연층(140)이 배치될 수 있다. 상기 절연층(140)에 의하여 노출된 상기 패드전극(153)의 상부 면에 상기 제1 본딩패드(155)가 배치될 수 있다.According to an embodiment, the first bonding pad 155 may be disposed on the pad electrode 153. The insulating layer 140 may be disposed on the side surface of the pad electrode 153. The first bonding pad 155 may be disposed on an upper surface of the pad electrode 153 exposed by the insulating layer 140.

또한, 상기 절연층(140)은, 상기 제1 발광구조물(P1) 둘레와 제2 발광구조물(P2) 둘레에서, 상기 제1 전극(150)의 상부 면과 상기 제2 본딩패드(165)의 하부 면 사이에 배치될 수 있다.In addition, the insulating layer 140, around the first light emitting structure (P1) and the second light emitting structure (P2), the upper surface of the first electrode 150 and the second bonding pad (165) It can be arranged between the lower surfaces.

실시 예에 의하면, 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면에 상기 제2 본딩패드(165)가 접촉되어 배치될 수 있다. 또한, 상기 복수의 발광구조물(P1, P2, …)의 제1 도전형 DBR층에 상기 제1 전극(150)이 연결되어 배치되고, 상기 제1 전극(150)으로부터 연장된 상기 패드전극(153) 위에 상기 제1 본딩패드(155)가 접촉되어 배치될 수 있다. 이에 따라, 상기 제1 본딩패드(155) 및 상기 제2 본딩패드(165)를 통하여 상기 복수의 발광구조물(P1, P2, …)에서 발생된 열이 외부로 효과적으로 방출될 수 있다. According to an embodiment, the second bonding pad 165 may be disposed in contact with an upper surface of the second conductivity type DBR layer of the plurality of light emitting structures P1, P2,... In addition, the first electrode 150 is connected to the first conductive DBR layer of the plurality of light emitting structures P1, P2, ..., and disposed, and the pad electrode 153 extending from the first electrode 150 ), The first bonding pad 155 may be contacted and disposed. Accordingly, heat generated in the plurality of light emitting structures P1, P2, ... may be effectively discharged to the outside through the first bonding pad 155 and the second bonding pad 165.

한편, 일반적인 반도체 소자의 경우, 발광구조물에서 발생된 열에 의하여 전력 변환 효율(PCE: Power Conversion Efficiency)이 많이 저하되는 것으로 알려져 있다. 그리고, 하부에 배치된 기판을 통해 발광구조물에 전원이 제공되는 경우, 일반적으로 기판을 통해 열 방출이 수행된다. 그런데, 기판의 열 전도율이 낮은 편이므로 발광구조물에서 발생된 열을 외부로 방출하는데 어려움이 있다. 예로서, GaAs 기판의 경우 열전도율이 52W/(m*K)로서 낮은 것으로 알려져 있다. On the other hand, in the case of a general semiconductor device, it is known that power conversion efficiency (PCE) is greatly reduced by heat generated from the light emitting structure. In addition, when power is supplied to the light emitting structure through the substrate disposed at the bottom, heat emission is generally performed through the substrate. However, since the thermal conductivity of the substrate is low, it is difficult to dissipate heat generated in the light emitting structure to the outside. For example, the GaAs substrate is known to have a low thermal conductivity of 52 W / (m * K).

그러나, 실시 예에 의하면, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통하여 외부 방열 기판 등에 연결될 수 있으므로, 상기 복수의 발광구조물(P1, P2, …)에서 발생된 열을 외부로 효과적으로 방출할 수 있게 된다. 따라서, 실시 예에 의하면, 반도체 소자(200)에서 발생된 열을 외부로 효과적으로 배출할 수 있으므로 전력 변화 효율(PCE)이 향상될 수 있게 된다.However, according to an embodiment, since the first bonding pad 155 and the second bonding pad 165 may be connected to an external heat dissipation substrate, heat generated from the plurality of light emitting structures P1, P2, ... Can be effectively released to the outside. Therefore, according to the embodiment, since heat generated in the semiconductor device 200 can be effectively discharged to the outside, power change efficiency (PCE) can be improved.

한편, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 반도체 소자(200)의 하부 방향으로 빛이 방출되도록 구현될 수 있다. 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P1, P2, …)의 하부 영역에 제공된 제1 도전형 DBR층의 반사율이 상부 영역에 제공된 제2 도전형 DBR층의 반사율에 비해 더 작게 선택될 수 있다. 이에 따라, 상기 복수의 발광구조물(P1, P2, …)에서 생성된 빛이 상기 반도체 소자(200)의 기판(105) 방향으로 방출될 수 있게 된다.Meanwhile, according to the semiconductor device 200 according to the embodiment, as described above, the semiconductor device 200 may be implemented to emit light in a lower direction. According to the semiconductor device 200 according to the embodiment, the reflectivity of the first conductivity type DBR layer provided in the lower region of the plurality of light emitting structures P1, P2, ... is the reflectivity of the second conductivity type DBR layer provided in the upper region It can be selected smaller than. Accordingly, light generated from the plurality of light emitting structures P1, P2, ... may be emitted in the direction of the substrate 105 of the semiconductor device 200.

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 절연층(140)이 DBR층으로 제공될 수 있다. 이에 따라, 상기 복수의 발광구조물(P1, P2, …)에서 생성된 빛이 상부에 배치된 상기 절연층(140)에서 반사되어 하부 방향으로 효과적으로 추출될 수 있게 된다.Further, according to the semiconductor device 200 according to the embodiment, the insulating layer 140 may be provided as a DBR layer. Accordingly, light generated in the plurality of light emitting structures P1, P2, ... is reflected from the insulating layer 140 disposed on the upper side, and thus can be effectively extracted in a downward direction.

예로서, 상기 절연층(140)은 SiO2와 TiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 절연층(140)은 Ta2O3와 SiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 절연층(140)은 SiO2와 Si3N4가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다.For example, the insulating layer 140 may be provided as a DBR layer formed by stacking SiO 2 and TiO 2 in a plurality of layers. In addition, the insulating layer 140 may be provided as a DBR layer formed by stacking Ta 2 O 3 and SiO 2 in a plurality of layers. In addition, the insulating layer 140 may be provided as a DBR layer formed by stacking SiO 2 and Si 3 N 4 in a plurality of layers.

한편, 종래 반도체 소자에서 기판을 통해 발광구조물에 전원을 제공하는 경우, 기판이 전도성이 있어야 한다. 이에 따라, 전도성 반도체 기판이 적용되는 경우, 전도성을 향상시키기 위하여 기판에 도펀트가 첨가된다. 그런데, 기판에 첨가된 도펀트는 방출되는 빛에 대한 흡수 및 산란(Absorption and Scattering) 현상을 발생시키므로 전력 변환 효율(PCE)을 떨어뜨리는 원인이 될 수 있다.On the other hand, when the conventional semiconductor device provides power to the light emitting structure through the substrate, the substrate must be conductive. Accordingly, when a conductive semiconductor substrate is applied, a dopant is added to the substrate to improve conductivity. However, the dopant added to the substrate may cause absorption and scattering (absorption and scattering) of the emitted light, thereby causing a decrease in power conversion efficiency (PCE).

하지만, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 기판(105)이 전도성 기판이 아니어도 되므로, 상기 기판(105)에 별도의 도펀트가 첨가되지 않아도 된다. 이에 따라, 실시 예에 따른 상기 기판(105)에 도펀트가 첨가되지 않아도 되므로, 상기 기판(105)에서 도펀트에 의한 흡수 및 산란이 발생되는 현상을 줄일 수 있게 된다. 따라서, 실시 예에 의하면, 복수의 발광구조물(P1, P2, …)에서 발생된 빛을 하부 방향으로 효과적으로 제공할 수 있게 되며, 전력 변환 효율(PCE)이 향상될 수 있게 된다.However, according to the semiconductor device 200 according to the embodiment, as described above, since the substrate 105 may not be a conductive substrate, a separate dopant need not be added to the substrate 105. Accordingly, since a dopant does not need to be added to the substrate 105 according to the embodiment, it is possible to reduce the phenomenon of absorption and scattering caused by the dopant in the substrate 105. Therefore, according to the embodiment, it is possible to effectively provide light generated in a plurality of light emitting structures P1, P2, ... in a downward direction, and power conversion efficiency (PCE) can be improved.

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 제1 본딩패드(155)에 연결된 상기 제1 전극(150)과 상기 제2 본딩패드(165)에 연결된 상기 제2 전극(160)에 의하여 상기 복수의 발광구조물(P1, P2, …) 사이에 전류 확산이 효율적으로 수행될 수 있게 된다. 이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면 상기 복수의 발광구조물(P1, P2, …)에서 전류 밀집 없이 전류가 효율적으로 확산되어 광 추출 효율이 향상될 수 있게 된다.In addition, according to the semiconductor device 200 according to the embodiment, the first electrode 150 connected to the first bonding pad 155 and the second electrode 160 connected to the second bonding pad 165 Accordingly, current diffusion between the plurality of light emitting structures P1, P2, ... can be efficiently performed. Accordingly, according to the semiconductor device 200 according to the embodiment, the current is efficiently diffused without current concentration in the plurality of light emitting structures P1, P2, ..., so that light extraction efficiency can be improved.

한편, 도 8은 본 발명의 실시 예에 따른 반도체 소자의 또 다른 예를 나타낸 도면이다. 이하에서 도 8을 참조하여 실시 예에 따른 반도체 소자의 또 다른 예를 설명함에 있어, 이상에서 도 1 내지 도 7을 참조하여 설명된 반도체 소자의 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.Meanwhile, FIG. 8 is a view showing another example of a semiconductor device according to an embodiment of the present invention. Hereinafter, another example of a semiconductor device according to an embodiment will be described with reference to FIG. 8, and descriptions of items overlapping with the contents of the semiconductor device described with reference to FIGS. 1 to 7 may be omitted. .

실시 예에 따른 반도체 소자(200)는, 도 8에 도시된 바와 같이, 도 1 및 도 2를 참조하여 설명된 실시 예에 따른 반도체 소자에 비하여 제1 본딩패드(155)가 제공된 영역에서 구성요소 간의 배치에 차이점이 있다.The semiconductor device 200 according to the embodiment, as shown in FIG. 8, is a component in an area where the first bonding pad 155 is provided compared to the semiconductor device according to the embodiment described with reference to FIGS. 1 and 2. There are differences in the arrangement of the liver.

본 발명의 실시 예에 따른 반도체 소자(200)는, 도 8에 도시된 바와 같이, 복수의 발광구조물(P1, P2, …), 제1 전극(150), 제1 본딩패드(155), 제2 본딩패드(165)를 포함할 수 있다. The semiconductor device 200 according to an embodiment of the present invention, as shown in Figure 8, a plurality of light emitting structures (P1, P2, ...), the first electrode 150, the first bonding pad 155, the first 2 may include a bonding pad 165.

상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, …) 사이에 배치될 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, …)을 노출시키는 복수의 제1 개구부를 포함할 수 있다.The first electrode 150 may be disposed between the plurality of light emitting structures P1, P2, .... The first electrode 150 may include a plurality of first openings exposing the plurality of light emitting structures P1, P2, ....

상기 제1 전극(150)에 제공된 상기 복수의 제1 개구부는 상기 복수의 발광구조물(P1, P2, …)의 상부 면을 노출시킬 수 있다. 상기 제1 전극(150)에 제공된 상기 복수의 제1 개구부는 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면을 노출시킬 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P1, P2, …)의 제1 도전형 DBR층과 전기적으로 연결될 수 있다.The plurality of first openings provided in the first electrode 150 may expose upper surfaces of the plurality of light emitting structures P1, P2, .... The plurality of first openings provided in the first electrode 150 may expose upper surfaces of the second conductive type DBR layers of the plurality of light emitting structures P1, P2, .... The first electrode 150 may be electrically connected to the first conductive type DBR layer of the plurality of light emitting structures P1, P2, ....

상기 제2 전극(150)은 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층에 전기적으로 연결될 수 있다. 상기 제2 전극(150)은 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층에 전기적으로 공통 연결될 수 있다. 상기 제2 전극(150)은 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면에 배치될 수 있다. 예로서, 상기 제2 전극(150)의 하부 면이 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면에 직접 접촉되어 배치될 수 있다.The second electrode 150 may be electrically connected to the second conductivity type DBR layer of the plurality of light emitting structures P1, P2, .... The second electrode 150 may be electrically connected to a second conductivity type DBR layer of the plurality of light emitting structures P1, P2, .... The second electrode 150 may be disposed on an upper surface of the second conductivity type DBR layer of the plurality of light emitting structures P1, P2, .... For example, the lower surface of the second electrode 150 may be disposed in direct contact with the upper surface of the second conductivity type DBR layer of the plurality of light emitting structures P1, P2, ....

상기 제1 본딩패드(155)는 상기 복수의 발광구조물(P1, P2, …)과 이격되어 배치될 수 있다. 상기 제1 본딩패드(155)는 상기 제1 전극(150)과 전기적으로 연결될 수 있다.The first bonding pad 155 may be spaced apart from the plurality of light emitting structures P1, P2, .... The first bonding pad 155 may be electrically connected to the first electrode 150.

실시 예에 의하면, 상기 제1 본딩패드(155)는 복수의 발광구조물(P1, P2, …)의 제1 도전형 DBR층에 전기적으로 연결될 수 있다. 실시 예에 의하면, 상기 제1 본딩패드(155)는 복수의 발광구조물(P1, P2, …)의 제1 도전형 DBR층에 전기적으로 공통 연결될 수 있다.According to an embodiment, the first bonding pad 155 may be electrically connected to the first conductive type DBR layer of the plurality of light emitting structures P1, P2, .... According to an embodiment, the first bonding pad 155 may be electrically connected to a first conductive DBR layer of a plurality of light emitting structures P1, P2, ....

상기 제2 본딩패드(165)는 상기 제1 본딩패드(155)와 이격되어 배치될 수 있다. 상기 제2 본딩패드(165)는 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층에 전기적으로 연결될 수 있다. 상기 제2 본딩패드(165)는 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층에 전기적으로 공통 연결될 수 있다. 예로서, 상기 제2 본딩패드(165)는 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면에 배치될 수 있다.The second bonding pad 165 may be spaced apart from the first bonding pad 155. The second bonding pad 165 may be electrically connected to the second conductive type DBR layer of the plurality of light emitting structures P1, P2, .... The second bonding pad 165 may be electrically connected to the second conductive type DBR layer of the plurality of light emitting structures P1, P2, .... For example, the second bonding pad 165 may be disposed on an upper surface of the second conductive type DBR layer of the plurality of light emitting structures P1, P2, ....

실시 예에 따른 반도체 소자(200)는, 도 8에 도시된 바와 같이, 패드전극(153)을 포함할 수 있다. 상기 패드전극(153)은 상기 제1 전극(150)과 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 제1 발광구조물(P1)과 상기 제2 발광구조물(P2) 사이에 배치된 상기 제1 전극(150)으로부터 연장되어 배치될 수 있다.The semiconductor device 200 according to the embodiment may include a pad electrode 153 as illustrated in FIG. 8. The pad electrode 153 may be electrically connected to the first electrode 150. The pad electrode 153 may extend from the first electrode 150 disposed between the first light emitting structure P1 and the second light emitting structure P2.

상기 패드전극(153)은 상기 제1 도전형 DBR층(113)에 전기적으로 연결될 수 있다. 상기 패드전극(153)은 상기 제1 도전형 DBR층(113) 위에 배치될 수 있다. 예로서, 상기 패드전극(153)의 하부 면이 상기 제1 도전형 DBR층(113)의 상부 면 위에 직접 접촉되어 배치될 수 있다.The pad electrode 153 may be electrically connected to the first conductivity type DBR layer 113. The pad electrode 153 may be disposed on the first conductivity type DBR layer 113. For example, the lower surface of the pad electrode 153 may be disposed in direct contact with the upper surface of the first conductivity type DBR layer 113.

실시 예에 따른 반도체 소자(200)에 의하면, 도 8에 도시된 바와 같이, 상기 패드전극(153)의 상부 면이 상기 제1 전극(150)의 상부 면과 동일 평면에 배치될 수 있다. 즉, 상기 패드전극(153)과 상기 제1 전극(150)이 단차 없게 배치될 수 있다. 따라서, 실시 예에 의하면 단차 영역에서 발생될 수 있는 상기 패드전극(153) 또는 상기 제1 전극(150)의 손상을 방지할 수 있게 된다. According to the semiconductor device 200 according to the embodiment, as shown in FIG. 8, the upper surface of the pad electrode 153 may be disposed on the same plane as the upper surface of the first electrode 150. That is, the pad electrode 153 and the first electrode 150 may be disposed without a step. Therefore, according to the embodiment, it is possible to prevent damage to the pad electrode 153 or the first electrode 150 that may occur in the stepped region.

실시 예에 의하면, 상기 패드전극(153) 위에 상기 제1 본딩패드(155)가 배치될 수 있다. 예로서, 상기 패드전극(153)의 일부 영역 위에 상기 절연층(140)이 배치될 수 있다. 상기 절연층(140)에 의하여 노출된 상기 패드전극(153)의 상부 면에 상기 제1 본딩패드(155)가 배치될 수 있다.According to an embodiment, the first bonding pad 155 may be disposed on the pad electrode 153. For example, the insulating layer 140 may be disposed on a portion of the pad electrode 153. The first bonding pad 155 may be disposed on an upper surface of the pad electrode 153 exposed by the insulating layer 140.

또한, 상기 절연층(140)은, 상기 제1 발광구조물(P1) 둘레와 제2 발광구조물(P2) 둘레에서, 상기 제1 전극(150)의 상부 면과 상기 제2 본딩패드(165)의 하부 면 사이에 배치될 수 있다.In addition, the insulating layer 140, around the first light emitting structure (P1) and the second light emitting structure (P2), the upper surface of the first electrode 150 and the second bonding pad (165) It can be arranged between the lower surfaces.

실시 예에 의하면, 상기 복수의 발광구조물(P1, P2, …)의 제2 도전형 DBR층의 상부 면에 상기 제2 본딩패드(165)가 접촉되어 배치될 수 있다. 또한, 상기 복수의 발광구조물(P1, P2, …)의 제1 도전형 DBR층에 상기 제1 전극(150)이 연결되어 배치되고, 상기 제1 전극(150)으로부터 연장된 상기 패드전극(153) 위에 상기 제1 본딩패드(155)가 접촉되어 배치될 수 있다. 이에 따라, 상기 제1 본딩패드(155) 및 상기 제2 본딩패드(165)를 통하여 상기 복수의 발광구조물(P1, P2, …)에서 발생된 열이 외부로 효과적으로 방출될 수 있다.According to an embodiment, the second bonding pad 165 may be disposed in contact with an upper surface of the second conductivity type DBR layer of the plurality of light emitting structures P1, P2,... In addition, the first electrode 150 is connected to the first conductive DBR layer of the plurality of light emitting structures P1, P2, ..., and disposed, and the pad electrode 153 extending from the first electrode 150 ), The first bonding pad 155 may be contacted and disposed. Accordingly, heat generated in the plurality of light emitting structures P1, P2, ... may be effectively discharged to the outside through the first bonding pad 155 and the second bonding pad 165.

한편, 일반적인 반도체 소자의 경우, 발광구조물에서 발생된 열에 의하여 전력 변환 효율(PCE: Power Conversion Efficiency)이 많이 저하되는 것으로 알려져 있다. 그리고, 하부에 배치된 기판을 통해 발광구조물에 전원이 제공되는 경우, 일반적으로 기판을 통해 열 방출이 수행된다. 그런데, 기판의 열 전도율이 낮은 편이므로 발광구조물에서 발생된 열을 외부로 방출하는데 어려움이 있다. 예로서, GaAs 기판의 경우 열전도율이 52W/(m*K)로서 낮은 것으로 알려져 있다.On the other hand, in the case of a general semiconductor device, it is known that power conversion efficiency (PCE) is greatly reduced by heat generated from the light emitting structure. In addition, when power is supplied to the light emitting structure through the substrate disposed at the bottom, heat emission is generally performed through the substrate. However, since the thermal conductivity of the substrate is low, it is difficult to dissipate heat generated in the light emitting structure to the outside. For example, the GaAs substrate is known to have a low thermal conductivity of 52 W / (m * K).

그러나, 실시 예에 의하면, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통하여 외부 방열 기판 등에 연결될 수 있으므로, 상기 복수의 발광구조물(P1, P2, …)에서 발생된 열을 외부로 효과적으로 방출할 수 있게 된다. 따라서, 실시 예에 의하면, 반도체 소자(200)에서 발생된 열을 외부로 효과적으로 배출할 수 있으므로 전력 변화 효율(PCE)이 향상될 수 있게 된다.However, according to an embodiment, since the first bonding pad 155 and the second bonding pad 165 may be connected to an external heat dissipation substrate, heat generated by the plurality of light emitting structures P1, P2, ... Can be effectively released to the outside. Therefore, according to the embodiment, since heat generated in the semiconductor device 200 can be effectively discharged to the outside, power change efficiency (PCE) can be improved.

한편, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 반도체 소자(200)의 하부 방향으로 빛이 방출되도록 구현될 수 있다. 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P1, P2, …)의 하부 영역에 제공된 제1 도전형 DBR층의 반사율이 상부 영역에 제공된 제2 도전형 DBR층의 반사율에 비해 더 작게 선택될 수 있다. 이에 따라, 상기 복수의 발광구조물(P1, P2, …)에서 생성된 빛이 상기 반도체 소자(200)의 기판(105) 방향으로 방출될 수 있게 된다.Meanwhile, according to the semiconductor device 200 according to the embodiment, as described above, the semiconductor device 200 may be implemented to emit light in a lower direction. According to the semiconductor device 200 according to the embodiment, the reflectivity of the first conductivity type DBR layer provided in the lower region of the plurality of light emitting structures P1, P2, ... is the reflectivity of the second conductivity type DBR layer provided in the upper region It can be selected smaller than. Accordingly, light generated from the plurality of light emitting structures P1, P2, ... may be emitted in the direction of the substrate 105 of the semiconductor device 200.

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 절연층(140)이 DBR층으로 제공될 수 있다. 이에 따라, 상기 복수의 발광구조물(P1, P2, …)에서 생성된 빛이 상부에 배치된 상기 절연층(140)에서 반사되어 하부 방향으로 효과적으로 추출될 수 있게 된다.Further, according to the semiconductor device 200 according to the embodiment, the insulating layer 140 may be provided as a DBR layer. Accordingly, light generated in the plurality of light emitting structures P1, P2, ... is reflected from the insulating layer 140 disposed on the upper side, and thus can be effectively extracted in a downward direction.

예로서, 상기 절연층(140)은 SiO2와 TiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 절연층(140)은 Ta2O3와 SiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 절연층(140)은 SiO2와 Si3N4가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다.For example, the insulating layer 140 may be provided as a DBR layer formed by stacking SiO 2 and TiO 2 in a plurality of layers. In addition, the insulating layer 140 may be provided as a DBR layer formed by stacking Ta 2 O 3 and SiO 2 in a plurality of layers. In addition, the insulating layer 140 may be provided as a DBR layer formed by stacking SiO 2 and Si 3 N 4 in a plurality of layers.

한편, 종래 반도체 소자에서 기판을 통해 발광구조물에 전원을 제공하는 경우, 기판이 전도성이 있어야 한다. 이에 따라, 전도성 반도체 기판이 적용되는 경우, 전도성을 향상시키기 위하여 기판에 도펀트가 첨가된다. 그런데, 기판에 첨가된 도펀트는 방출되는 빛에 대한 흡수 및 산란(Absorption and Scattering) 현상을 발생시키므로 전력 변환 효율(PCE)을 떨어뜨리는 원인이 될 수 있다.On the other hand, when the conventional semiconductor device provides power to the light emitting structure through the substrate, the substrate must be conductive. Accordingly, when a conductive semiconductor substrate is applied, a dopant is added to the substrate to improve conductivity. However, the dopant added to the substrate may cause absorption and scattering (absorption and scattering) of the emitted light, thereby causing a decrease in power conversion efficiency (PCE).

하지만, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 기판(105)이 전도성 기판이 아니어도 되므로, 상기 기판(105)에 별도의 도펀트가 첨가되지 않아도 된다. 이에 따라, 실시 예에 따른 상기 기판(105)에 도펀트가 첨가되지 않아도 되므로, 상기 기판(105)에서 도펀트에 의한 흡수 및 산란이 발생되는 현상을 줄일 수 있게 된다. 따라서, 실시 예에 의하면, 복수의 발광구조물(P1, P2, …)에서 발생된 빛을 하부 방향으로 효과적으로 제공할 수 있게 되며, 전력 변환 효율(PCE)이 향상될 수 있게 된다.However, according to the semiconductor device 200 according to the embodiment, as described above, since the substrate 105 may not be a conductive substrate, a separate dopant need not be added to the substrate 105. Accordingly, since a dopant does not need to be added to the substrate 105 according to the embodiment, it is possible to reduce the phenomenon of absorption and scattering caused by the dopant in the substrate 105. Therefore, according to the embodiment, it is possible to effectively provide light generated in a plurality of light emitting structures P1, P2, ... in a downward direction, and power conversion efficiency (PCE) can be improved.

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 제1 본딩패드(155)에 연결된 상기 제1 전극(150)과 상기 제2 본딩패드(165)에 의하여 상기 복수의 발광구조물(P1, P2, …) 사이에 전류 확산이 효율적으로 수행될 수 있게 된다. 이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면 상기 복수의 발광구조물(P1, P2, …)에서 전류 밀집 없이 전류가 효율적으로 확산되어 광 추출 효율이 향상될 수 있게 된다.Further, according to the semiconductor device 200 according to the embodiment, the plurality of light emitting structures P1, by the first electrode 150 and the second bonding pad 165 connected to the first bonding pad 155, The current spreading between P2, ...) can be efficiently performed. Accordingly, according to the semiconductor device 200 according to the embodiment, the current is efficiently diffused without current concentration in the plurality of light emitting structures P1, P2, ..., so that light extraction efficiency can be improved.

한편, 도 9는 본 발명의 실시 예에 따른 반도체 소자의 또 다른 예를 나타낸 도면이다. 이하에서 도 9를 참조하여 실시 예에 따른 반도체 소자의 다른 예를 설명함에 있어, 이상에서 도 1 내지 도 8을 참조하여 설명된 반도체 소자의 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.On the other hand, Figure 9 is a view showing another example of a semiconductor device according to an embodiment of the present invention. Hereinafter, another example of a semiconductor device according to an embodiment will be described with reference to FIG. 9, and descriptions of items overlapping with the contents of the semiconductor device described with reference to FIGS. 1 to 8 may be omitted.

실시 예에 따른 반도체 소자(200)는, 도 9에 도시된 바와 같이, 도 1 및 도 2를 참조하여 설명된 실시 예에 따른 반도체 소자에 비하여 제1 본딩패드(155)의 제공 위치에 차이가 있다. 실시 예에 의하면, 도 9에 도시된 바와 같이, 상기 제1 본딩패드(155)가 제2 본딩패드(165)의 일 측면에만 배치될 수 있다. As shown in FIG. 9, the semiconductor device 200 according to the embodiment has a difference in a position where the first bonding pad 155 is provided compared to the semiconductor device according to the embodiment described with reference to FIGS. 1 and 2. have. According to an embodiment, as illustrated in FIG. 9, the first bonding pad 155 may be disposed only on one side of the second bonding pad 165.

도 1 및 도 2를 참조하여 설명된 반도체 소자의 경우, 상기 제2 본딩패드(165)의 양 측면에 제1 본딩패드(155)가 제공되었다. 이에 따라, 제1 본딩패드(155)가 배치될 영역만큼 발광구조물이 형성되지 못하는 손실이 발생될 수 있다.In the case of the semiconductor device described with reference to FIGS. 1 and 2, first bonding pads 155 are provided on both sides of the second bonding pad 165. Accordingly, a loss in which the light emitting structure is not formed as much as the area where the first bonding pad 155 is to be disposed may be generated.

그러나, 실시 예에 따른 반도체 소자(200)에 의하면, 도 9에 도시된 바와 같이, 상기 제1 본딩패드(155)가 상기 제2 본딩패드(165)의 일 측면에만 제공되므로, 기판 상부의 외곽 영역에 제1 본딩패드(155) 형성을 위한 공간이 축소될 수 있다. 이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면, 반도체 소자가 형성되는 기판의 면적을 줄일 수 있으므로, 웨이퍼의 동일 면적 대비 제조될 수 있는 반도체 소자의 개수를 증가시킬 수 있다.However, according to the semiconductor device 200 according to the embodiment, as shown in FIG. 9, since the first bonding pad 155 is provided on only one side of the second bonding pad 165, the outer surface of the upper portion of the substrate The space for forming the first bonding pad 155 in the region may be reduced. Accordingly, according to the semiconductor device 200 according to the embodiment, since the area of the substrate on which the semiconductor device is formed can be reduced, the number of semiconductor devices that can be manufactured compared to the same area of the wafer can be increased.

이상에서 설명된 실시 예에 따른 반도체 소자는 서브마운트에 부착되어 반도체 소자 패키지 형태로 공급될 수 있다. 도 10은 본 발명의 실시 예에 따른 반도체 소자 패키지를 나타낸 도면이다. 도 10을 참조하여 실시 예에 따른 반도체 소자 패키지를 설명함에 있어, 도 1 내지 도 9를 참조하여 설명된 반도체 소자의 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.The semiconductor device according to the embodiment described above may be attached to the submount and supplied in the form of a semiconductor device package. 10 is a view showing a semiconductor device package according to an embodiment of the present invention. In describing a semiconductor device package according to an exemplary embodiment with reference to FIG. 10, descriptions of components overlapping with those of the semiconductor device described with reference to FIGS. 1 to 9 may be omitted.

실시 예에 따른 반도체 소자 패키지(400)는, 도 10에 도시된 바와 같이, 서브마운트(300)와, 상기 서브마운트(300) 위에 배치된 반도체 소자(200)를 포함할 수 있다. The semiconductor device package 400 according to the embodiment may include a submount 300 and a semiconductor device 200 disposed on the submount 300, as illustrated in FIG. 10.

상기 반도체 소자(200)는 제1 본딩패드(155)와 제2 본딩패드(165)를 포함할 수 있다. 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 상기 반도체 소자(200)의 제1 면(S1)에 배치될 수 있다. 또한, 상기 반도체 소자(200)는 상기 제1 면(S1)과 반대 방향에 배치된 제2 면(S2)를 포함할 수 있다.The semiconductor device 200 may include a first bonding pad 155 and a second bonding pad 165. The first bonding pad 155 and the second bonding pad 165 may be disposed on the first surface S1 of the semiconductor device 200. Further, the semiconductor device 200 may include a second surface S2 disposed in a direction opposite to the first surface S1.

실시 예에 의하면, 상기 반도체 소자(200)는 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통해 상기 서브마운트(300) 위에 배치될 수 있다. 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 상기 서브마운트(300)에 전기적으로 연결될 수 있다. 상기 서브마운트(300)는 상기 반도체 소자(200)에 전원을 제공하는 회로기판을 포함할 수 있다.According to an embodiment, the semiconductor device 200 may be disposed on the submount 300 through the first bonding pad 155 and the second bonding pad 165. The first bonding pad 155 and the second bonding pad 165 may be electrically connected to the submount 300. The submount 300 may include a circuit board that provides power to the semiconductor device 200.

실시 예에 따른 반도체 소자(200)는 이상에서 설명된 바와 같이 상기 제2 면(S2)을 통하여 생성된 빛을 방출할 수 있다. 상기 반도체 소자(200)는 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)가 형성된 상기 제1 면(S1)의 반대 면인 상기 제2 면(S2)를 통해 외부로 빔을 제공할 수 있다.The semiconductor device 200 according to the embodiment may emit light generated through the second surface S2 as described above. The semiconductor device 200 provides a beam to the outside through the second surface S2 which is opposite to the first surface S1 on which the first bonding pad 155 and the second bonding pad 165 are formed. can do.

실시 예에 따른 반도체 소자 패키지(400)에 의하면, 상기 서브마운트(300)를 통해 상기 반도체 소자(200)에 전원을 공급할 수 있다. 또한, 상기 반도체 소자 패키지(400)는 상기 서브마운트(300)를 통해 상기 반도체 소자(200)에서 발생된 열을 효과적으로 방열시킬 수 있다.According to the semiconductor device package 400 according to the embodiment, power may be supplied to the semiconductor device 200 through the submount 300. In addition, the semiconductor device package 400 may effectively dissipate heat generated from the semiconductor device 200 through the submount 300.

실시 예에 의하면, 상기 서브마운트(300)는 상기 반도체 소자(200)와 전기적으로 연결되는 회로를 포함할 수 있다. 예로서, 상기 서브마운트(300)는 실리콘(Si) 또는 질화 알루미늄(AlN)과 같은 물질을 기반으로 형성될 수 있다.According to an embodiment, the submount 300 may include a circuit electrically connected to the semiconductor device 200. For example, the submount 300 may be formed based on a material such as silicon (Si) or aluminum nitride (AlN).

한편, 이상에서 설명된 반도체 소자 및 반도체 소자 패키지는 객체 검출, 3차원 움직임 인식, IR 조명 분야에 적용될 수 있다. 또한, 이상에서 설명된 반도체 소자 및 반도체 소자 패키지는 자율 주행을 위한 LiDAR(Light Detection and Ranging), BSD(Blind Spot Detection), ADAS(Advanced Driver Assistance System) 분야에도 적용될 수 있다. 또한, 이상에서 설명된 반도체 소자 및 반도체 소자 패키지는 HMI(Human Machine Interface) 분야에도 적용될 수 있다.Meanwhile, the semiconductor device and the semiconductor device package described above can be applied to object detection, 3D motion recognition, and IR illumination. In addition, the semiconductor device and the semiconductor device package described above can be applied to the fields of Light Detection and Ranging (LiDAR) for autonomous driving, blind spot detection (BSD), and Advanced Driver Assistance System (ADAS). In addition, the semiconductor device and the semiconductor device package described above can be applied to the field of HMI (Human Machine Interface).

실시 예에 따른 반도체 소자 및 반도체 소자 패키지는, 객체 검출(Object Detection) 장치에 대한 예로서 근접 센서, 자동 초점 장치 등에 적용될 수 있다. 예컨대, 실시 예에 따른 객체 검출 장치는 빛을 발광하는 발광부와 빛을 수광하는 수광부를 포함할 수 있다. 상기 발광부의 예로서 도 10을 참조하여 설명된 반도체 소자 패키지가 적용될 수 있다. 상기 수광부의 예로서 포토 다이오드가 적용될 수 있다. 상기 수광부는 상기 발광부에서 방출된 빛이 객체(Object)에서 반사되는 빛을 입사 받을 수 있다.The semiconductor device and the semiconductor device package according to the embodiment may be applied to a proximity sensor, an autofocus device, etc., as an example of an object detection device. For example, the object detection apparatus according to the embodiment may include a light emitting unit that emits light and a light receiving unit that receives light. As an example of the light emitting unit, a semiconductor device package described with reference to FIG. 10 may be applied. A photodiode may be applied as an example of the light receiving unit. The light receiving unit may receive light reflected from the light emitting unit, which is reflected by an object.

또한, 자동 초점 장치는 이동 단말기, 카메라, 차량용 센서, 광 통신용 장치 등에 다양하게 적용될 수 있다. 상기 자동 초점 장치는 피사체의 위치를 검출하는 멀티 위치 검출을 위한 다양한 분야에 적용될 수 있다.Further, the autofocus device may be variously applied to a mobile terminal, a camera, a vehicle sensor, an optical communication device, and the like. The autofocus device may be applied to various fields for multi-position detection to detect the position of the subject.

도 11은 본 발명의 실시 예에 따른 반도체 소자 패키지를 포함하는 자동 초점 장치가 적용된 이동 단말기의 사시도이다.11 is a perspective view of a mobile terminal to which an autofocus device including a semiconductor device package according to an embodiment of the present invention is applied.

도 11에 도시된 바와 같이, 실시 예의 이동 단말기(1500)는 후면에 제공된 카메라 모듈(1520), 플래쉬 모듈(1530), 자동 초점 장치(1510)를 포함할 수 있다. 여기서, 상기 자동 초점 장치(1510)는 발광부로서 도 10을 참조하여 설명된 실시 예에 따른 반도체 소자 패키지를 포함할 수 있다.11, the mobile terminal 1500 of the embodiment may include a camera module 1520, a flash module 1530, and an auto focus device 1510 provided on the rear side. Here, the autofocus device 1510 may include a semiconductor device package according to the embodiment described with reference to FIG. 10 as a light emitting unit.

상기 플래쉬 모듈(1530)은 내부에 광을 발광하는 발광소자를 포함할 수 있다. 상기 플래쉬 모듈(1530)은 이동 단말기의 카메라 작동 또는 사용자의 제어에 의해 작동될 수 있다. 상기 카메라 모듈(1520)은 이미지 촬영 기능 및 자동 초점 기능을 포함할 수 있다. 예컨대 상기 카메라 모듈(1520)은 이미지를 이용한 자동 초점 기능을 포함할 수 있다.The flash module 1530 may include a light emitting device that emits light therein. The flash module 1530 may be operated by camera operation of a mobile terminal or user control. The camera module 1520 may include an image capturing function and an auto focus function. For example, the camera module 1520 may include an auto focus function using an image.

상기 자동 초점 장치(1510)는 레이저를 이용한 자동 초점 기능을 포함할 수 있다. 상기 자동 초점 장치(1510)는 상기 카메라 모듈(1520)의 이미지를 이용한 자동 초점 기능이 저하되는 조건, 예컨대 10m 이하의 근접 또는 어두운 환경에서 주로 사용될 수 있다. 상기 자동 초점 장치(1510)는 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자를 포함하는 발광부와, 포토 다이오드와 같은 빛 에너지를 전기 에너지로 변환하는 수광부를 포함할 수 있다.The autofocus device 1510 may include an autofocus function using a laser. The autofocus device 1510 may be mainly used in a condition in which an autofocus function using an image of the camera module 1520 is deteriorated, for example, in a proximity or dark environment of 10 m or less. The autofocus device 1510 may include a light emitting unit including a vertical cavity surface emitting laser (VCSEL) semiconductor element, and a light receiving unit converting light energy such as a photodiode into electrical energy.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, and the like exemplified in each embodiment may be combined or modified for other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to such combinations and modifications should be interpreted as being included in the scope of the embodiments.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 특허청구범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the foregoing description has been mainly focused on the embodiments, these are merely examples, and are not intended to limit the embodiments, and those of ordinary skill in the field to which the embodiments belong do not exemplify the above without departing from the essential characteristics of the present embodiment. You will see that it is possible to modify and apply branches. For example, each component specifically shown in the embodiment can be implemented by modification. And the differences related to these modifications and applications should be interpreted as being included in the scope of the embodiments set in the appended claims.

P1, P2 발광구조물
105 기판
110a 제1 DBR층
110b 제3 DBR층
113 제1 도전형 DBR층
115a 제1 활성층
115b 제2 활성층
116 활성층
117a 제1 애퍼쳐층
117b 제2 애퍼쳐층
118 애퍼쳐층
119 제2 도전형 DBR층
120a 제2 DBR층
120b 제4 DBR층
130a, 130b 발광 애퍼쳐
140 절연층
150 제1 전극
153 패드전극
155 제1 본딩패드
160 제2 전극
165 제2 본딩패드
200 반도체 소자
300 서브마운트
400 반도체 소자 패키지P1, P2 light emitting structure
105 substrate
110a 1st DBR layer
110b 3rd DBR layer
113 1st conductive DBR layer
115a first active layer
115b 2nd active layer
116 active layer
117a First aperture layer
117b 2nd aperture layer
118 aperture layer
119 2nd conductive DBR layer
120a 2nd DBR layer
120b 4th DBR layer
130a, 130b emission aperture
140 insulation layer
150 first electrode
153 pad electrode
155 First bonding pad
160 second electrode
165 2nd bonding pad
200 semiconductor devices
300 submount
400 semiconductor device package

Claims (13)

제1 도전형의 제1 DBR층, 상기 제1 DBR층 위에 배치된 제1 활성층, 상기 제1 활성층 위에 배치된 제2 도전형의 제2 DBR층을 포함하는 제1 발광구조물;
제1 도전형의 제3 DBR층, 상기 제3 DBR층 위에 배치된 제2 활성층, 상기 제2 활성층 위에 배치된 제2 도전형의 제4 DBR층을 포함하는 제2 발광구조물; 및
상기 제2 DBR층 및 상기 제4 DBR층과 이격되어 배치되고, 제1 도전형 DBR층과 상기 제1 도전형 DBR층 위에 배치된 제2 도전형 DBR층을 포함하고, 빛을 생성하지 않는 더미 구조물;
을 포함하고,
상기 더미 구조물은 상기 제1 도전형 DBR층과 상기 제2 도전형 DBR층 사이에 배치된 애퍼쳐층을 포함하고,
상기 제1 DBR층, 상기 제3 DBR층, 상기 제1 도전형 DBR층이 일체로 연결되어 배치되고,
상기 제1 DBR층, 상기 제3 DBR층, 상기 제1 도전형 DBR층과 전기적으로 연결된 제1 전극을 포함하고,
상기 제2 DBR층, 상기 제4 DBR층과 전기적으로 연결된 제2 전극을 포함하고,
상기 제2 전극은 상기 더미 구조물의 상기 제2 도전형 DBR층과 전기적으로 절연된 반도체 소자.A first light emitting structure including a first DBR layer of a first conductivity type, a first active layer disposed on the first DBR layer, and a second DBR layer of a second conductivity type disposed on the first active layer;
A second light emitting structure including a third DBR layer of a first conductivity type, a second active layer disposed on the third DBR layer, and a fourth DBR layer of second conductivity type disposed on the second active layer; And
A dummy including a first conductive type DBR layer and a second conductive type DBR layer disposed on the first conductive type DBR layer and spaced apart from the second DBR layer and the fourth DBR layer, and not generating light structure;
Including,
The dummy structure includes an aperture layer disposed between the first conductivity type DBR layer and the second conductivity type DBR layer,
The first DBR layer, the third DBR layer, and the first conductivity type DBR layer are integrally connected and disposed,
And a first electrode electrically connected to the first DBR layer, the third DBR layer, and the first conductivity type DBR layer,
And a second electrode electrically connected to the second DBR layer and the fourth DBR layer,
The second electrode is a semiconductor device electrically insulated from the second conductivity type DBR layer of the dummy structure. 삭제delete 삭제delete 제1항에 있어서,
제1 본딩패드가 더 형성되고,
상기 제1 본딩패드는 상기 더미 구조물의 상기 제1 도전형 DBR층과 전기적으로 연결되며,
상기 제1 본딩패드는 상기 제2 DBR층 및 상기 제4 DBR층과 이격되어 배치되는 반도체 소자.According to claim 1,
The first bonding pad is further formed,
The first bonding pad is electrically connected to the first conductive type DBR layer of the dummy structure,
The first bonding pad is a semiconductor device spaced apart from the second DBR layer and the fourth DBR layer. 제4항에 있어서,
제2 본딩패드가 더 형성되고,
상기 제2 본딩패드는 상기 제2 DBR층 및 상기 제4 DBR층과 전기적으로 연결되며,
상기 제2 본딩패드는 상기 제1 본딩패드와 이격되어 배치되는 반도체 소자.According to claim 4,
The second bonding pad is further formed,
The second bonding pad is electrically connected to the second DBR layer and the fourth DBR layer,
The second bonding pad is a semiconductor device spaced apart from the first bonding pad. 제1항에 있어서,
상기 제1 발광구조물, 상기 제2 발광구조물, 상기 더미 구조물 각각의 사이에 배치된 절연층을 포함하는 반도체 소자.According to claim 1,
A semiconductor device including an insulating layer disposed between each of the first light emitting structure, the second light emitting structure, and the dummy structure. 제1항에 있어서,
상기 제2 DBR층, 상기 제4 DBR층, 상기 제2 도전형 DBR층 각각의 사이에 배치된 절연층을 포함하는 반도체 소자.According to claim 1,
A semiconductor device including an insulating layer disposed between each of the second DBR layer, the fourth DBR layer, and the second conductivity type DBR layer. 제1항에 있어서,
상기 제1 DBR층, 상기 제3 DBR층, 상기 제1 도전형 DBR층은, 상기 제1 및 제2 발광구조물로부터 방출되는 빛의 광축에 수직한 방향에서 서로 중첩되어 배치된 반도체 소자.According to claim 1,
The first DBR layer, the third DBR layer, and the first conductivity type DBR layer are semiconductor devices arranged to overlap each other in a direction perpendicular to an optical axis of light emitted from the first and second light emitting structures. 제1항에 있어서,
상기 제1 DBR층, 상기 제3 DBR층, 상기 제1 도전형 DBR층은, 상기 제1 및 제2 발광구조물로부터 방출되는 빛의 광축에 수직한 방향에서 서로 물리적으로 연결된 반도체 소자.According to claim 1,
The first DBR layer, the third DBR layer, and the first conductivity type DBR layer are semiconductor devices physically connected to each other in a direction perpendicular to an optical axis of light emitted from the first and second light emitting structures. 제1 영역에 배치된 제1 및 제2 발광구조물; 및
상기 제1 및 제2 발광구조물로부터 방출되는 빛의 광축 방향에서 보았을 때, 상기 제1 영역의 둘레의 제2 영역에 상기 제1 및 제2 발광구조물과 이격되어 배치되고, 상기 제1 영역을 감싸도록 배치되며 빛을 생성하지 않는 더미 구조물;
을 포함하고,
상기 제1 발광구조물은 제1 도전형의 제1 DBR층, 제2 도전형의 제2 DBR층, 상기 제1 DBR층과 상기 제2 DBR층 사이에 배치된 제1 활성층을 포함하고,
상기 제2 발광구조물은 제1 도전형의 제3 DBR층, 제2 도전형의 제4 DBR층, 상기 제3 DBR층과 상기 제4 DBR층 사이에 배치된 제2 활성층을 포함하고,
상기 더미 구조물은 제1 도전형 DBR층과 제2 도전형 DBR층을 포함하고,
상기 더미 구조물은 상기 제1 도전형 DBR층과 상기 제2 도전형 DBR층 사이에 배치된 애퍼쳐층을 포함하고,
상기 제1 DBR층, 상기 제3 DBR층, 상기 제1 도전형 DBR층은, 상기 광축에 수직한 방향에서 서로 중첩되어 배치되고 일체로 연결되며,
상기 제1 DBR층, 상기 제3 DBR층, 상기 제1 도전형 DBR층과 전기적으로 연결된 제1 전극을 포함하고,
상기 제2 DBR층, 상기 제4 DBR층과 전기적으로 연결된 제2 전극을 포함하고,
상기 제2 전극은 상기 더미 구조물의 상기 제2 도전형 DBR층과 전기적으로 절연된 반도체 소자. First and second light emitting structures disposed in the first region; And
When viewed in the direction of the optical axis of the light emitted from the first and second light emitting structures, the first and second light emitting structures are spaced apart from the second area around the first area, and surround the first area A dummy structure that is arranged so as not to generate light;
Including,
The first light emitting structure includes a first DBR layer of a first conductivity type, a second DBR layer of a second conductivity type, and a first active layer disposed between the first DBR layer and the second DBR layer,
The second light emitting structure includes a third DBR layer of a first conductivity type, a fourth DBR layer of a second conductivity type, and a second active layer disposed between the third DBR layer and the fourth DBR layer,
The dummy structure includes a first conductivity type DBR layer and a second conductivity type DBR layer,
The dummy structure includes an aperture layer disposed between the first conductivity type DBR layer and the second conductivity type DBR layer,
The first DBR layer, the third DBR layer, and the first conductivity type DBR layer are disposed to overlap each other and are integrally connected in a direction perpendicular to the optical axis,
And a first electrode electrically connected to the first DBR layer, the third DBR layer, and the first conductivity type DBR layer,
And a second electrode electrically connected to the second DBR layer and the fourth DBR layer,
The second electrode is a semiconductor device electrically insulated from the second conductivity type DBR layer of the dummy structure. 제10항에 있어서,
상기 더미 구조물의 상기 제1 도전형 DBR층과 전기적으로 연결되며, 상기 광축 방향에서 상기 제2 영역에 중첩되어 배치된 제1 본딩패드;
상기 제2 DBR층 및 상기 제4 DBR층과 전기적으로 연결되며, 상기 광축 방향에서 상기 제1 영역에 중첩되어 배치된 제2 본딩패드;
를 포함하는 반도체 소자.The method of claim 10,
A first bonding pad electrically connected to the first conductive DBR layer of the dummy structure and disposed to overlap the second region in the optical axis direction;
A second bonding pad electrically connected to the second DBR layer and the fourth DBR layer, the second bonding pad being superposed on the first region in the optical axis direction;
A semiconductor device comprising a. 제1항에 있어서,
상기 제1 또는 제2 발광구조물의 측면과 상기 더미 구조물의 측면은 서로 마주 보는 반도체 소자.According to claim 1,
A side surface of the first or second light emitting structure and a side surface of the dummy structure face each other. 제10항에 있어서,
상기 제1 또는 제2 발광구조물의 측면과 상기 더미 구조물의 측면은 서로 마주 보는 반도체 소자.The method of claim 10,
A side surface of the first or second light emitting structure and a side surface of the dummy structure face each other.
KR1020190019069A 2019-02-19 2019-02-19 Semiconductor device Active KR102093816B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190019069A KR102093816B1 (en) 2019-02-19 2019-02-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190019069A KR102093816B1 (en) 2019-02-19 2019-02-19 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170040524A Division KR102308692B1 (en) 2017-01-25 2017-03-30 Semiconductor device, method for fabricating semiconductor device, semiconductor device package, and object detecting apparatus

Publications (2)

Publication Number Publication Date
KR20190019991A KR20190019991A (en) 2019-02-27
KR102093816B1 true KR102093816B1 (en) 2020-03-26

Family

ID=65561296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190019069A Active KR102093816B1 (en) 2019-02-19 2019-02-19 Semiconductor device

Country Status (1)

Country Link
KR (1) KR102093816B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114656A (en) * 1998-10-05 2000-04-21 Fuji Xerox Co Ltd Surface-emission laser array apparatus
JP2011003748A (en) * 2009-06-19 2011-01-06 Fuji Xerox Co Ltd Surface emitting semiconductor laser, surface emitting semiconductor laser device, optical transmission device, and information processing device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102434778B1 (en) * 2015-03-26 2022-08-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114656A (en) * 1998-10-05 2000-04-21 Fuji Xerox Co Ltd Surface-emission laser array apparatus
JP2011003748A (en) * 2009-06-19 2011-01-06 Fuji Xerox Co Ltd Surface emitting semiconductor laser, surface emitting semiconductor laser device, optical transmission device, and information processing device

Also Published As

Publication number Publication date
KR20190019991A (en) 2019-02-27

Similar Documents

Publication Publication Date Title
US11637227B2 (en) Semiconductor device including multiple distributed bragg reflector layers
JP6781838B2 (en) Semiconductor device package and its manufacturing method
US10950756B2 (en) Light emitting device including a passivation layer on a light emitting structure
KR102569576B1 (en) Semiconductor device package
US10998694B2 (en) Laser diode
KR102623614B1 (en) Vcsel semiconductor device, optical transmitting module and optical transmitting apparatus
KR102212952B1 (en) Semiconductor device
KR102722845B1 (en) Semiconductor device, method for fabricating semiconductor device, semiconductor device package, and object detecting apparatus
KR102093816B1 (en) Semiconductor device
KR20180052265A (en) Semiconductor device and laser detection auto focusing having thereof
KR20180002212A (en) Semiconductor device module
KR102308692B1 (en) Semiconductor device, method for fabricating semiconductor device, semiconductor device package, and object detecting apparatus
KR102250479B1 (en) Laser diode, semiconductor device package, and object detecting apparatus
KR102250471B1 (en) Laser diode, semiconductor device package, and object detecting apparatus
KR102327777B1 (en) Semiconductor device, semiconductor device package, and object detecting apparatus
KR102385937B1 (en) Semiconductor device package and optical assembly
KR102311599B1 (en) Semiconductor device, method for fabricating semiconductor device, and semiconductor device package
KR102571788B1 (en) Semiconductive device, light emitting device and lighting apparatus having the same
KR102595923B1 (en) Optical transmitting module and optical transmitting apparatus
KR102572515B1 (en) Semiconductive device and lighting apparatus having the same
KR102620728B1 (en) Semiconductor device, semiconductor device package, and object detecting apparatus
KR20210102869A (en) Optoelectronic device
KR20190068096A (en) Semiconductor device and semiconductor device package including the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A18-div-PA0107

St.27 status event code: A-0-1-A10-A16-div-PA0107

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PA0302 Request for accelerated examination

St.27 status event code: A-1-2-D10-D17-exm-PA0302

St.27 status event code: A-1-2-D10-D16-exm-PA0302

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6