KR102037194B1

KR102037194B1 - 단락 방지 검출 장치 및 사용자 단말기

Info

Publication number: KR102037194B1
Application number: KR1020187011226A
Authority: KR
Inventors: 더량 리; 저수 챤
Original assignee: 후아웨이 테크놀러지 컴퍼니 리미티드
Priority date: 2016-04-28
Filing date: 2016-04-28
Publication date: 2019-10-28
Anticipated expiration: 2036-04-28
Also published as: JP2018533019A; WO2017185311A1; CN108027400B; KR20180056733A; US10910818B2; EP3343238B1; US20190067931A1; HK1247670A1; JP6511202B2; CN108027400A; EP3343238A4; EP3343238A1

Abstract

본 발명의 실시예는 단락 방지 검출 장치를 개시한다. 단락 방지 검출 장치는 프로브, 검출 저항, 스위칭 회로, 및 검출 회로를 포함한다. 프로브는 사용자 단말기의 파워 포트와 접지 포트 사이에 배치되고, 프로브의 적어도 일 부분이 파워 포트와 접지 포트 사이에 위치한다. 검출 저항의 제1 단자가 사용자 단말기의 파워 회로에 전기적으로 연결되고, 검출 저항의 제2 단자가 프로브에 전기적으로 연결된다. 스위칭 회로는 검출 저항의 제1 단자와 사용자 단말기의 프로세서에 전기적으로 연결되고, 프로세서의 제어에 따라, 접지되게 또는 접지되지 않게 스위칭을 수행하도록 구성된다. 검출 회로는 검출 저항의 2개의 단자와 프로세서에 전기적으로 연결되어, 사용자 단말기를 제어하여 단락 경보를 발생시키거나 또는 파워 회로를 턴 오프하기 위해 프로세서를 트리거하도록 구성된다. 본 발명의 실시예는 사용자 단말기를 추가로 개시한다. 단락 방지 검출 장치는 사용자 단말기가 단락 때문에 손상되는 것을 방지할 수 있다.

Description

단락 방지 검출 장치 및 사용자 단말기

본 발명은 전자 기술 분야에 관한 것으로, 상세하게는 단락 방지 검출 장치 및 단락 방지 검출 장치가 적용되는 사용자 단말기에 관한 것이다.

컴퓨터, 휴대폰, 및 태블릿 컴퓨터와 같은 사용자 단말기에서, USB 인터페이스와 같은 주변장치 인터페이스는 대개 주변 장치에 연결하기 위한 것이다. 주변장치 인터페이스는 충전기나 외부 전원에 연결되어, 충전기나 외부 전원을 이용하여 사용자 단말기에 전력을 공급하거나, 또는 사용자 단말기가 주변장치 인터페이스를 이용하여, 주변장치 인터페이스에 연결된 주변 장치에 전력을 공급할 수 있다. 일상적인 사용에 있어서 대부분의 경우에 사용자 단말기의 주변장치 인터페이스가 노출되므로, 주변장치 인터페이스가 도전성 액체와 접촉하는 경우에는 단락 고장이 발생하는 것이 불가피하다. 예를 들어, 뜨거운 공기와 차가운 공기가 교차하여 물방울이 주변장치 인터페이스 위에 응축되거나, 사용자 단말기의 사용 중에 차와 같은 액체가 우발적으로 주변장치 인터페이스 위에 튀는 경우, 주변장치 인터페이스 중 전력 케이블과 접지 케이블 간의 단락으로 인해 사용자 단말기 또는 주변 장치가 타서 돌이킬 수 없는 손실을 초래한다.

현재, 주변장치 인터페이스가 사용될 필요가 없는 경우 주변장치 인터페이스에 대해 밀봉 처리를 수행하도록, 주변장치 인터페이스를 구비한 사용자 단말기 제품의 제조사는 대개 사용자가 사용을 위해 제품을 건조 상태로 유지하라고 하거나 또는 제품이 방수 기계 부품을 갖춰야 한다고 제품 매뉴얼에 권장하고 있다. 하지만, 매일 사용하는 경우 부주의한 사용자는 주변장치 인터페이스 상의 전도성 액체에 주의하지 않을 수 있으며, 사용 중에 단락 고장을 초래할 수 있다. 게다가, 방수 기계 부품을 갖추면 비교적 바람직한 방수 효과가 있지만, 어느 정도까지는 제품의 설계 비용과 생산 비용을 증가시키고, 방수 기계 부품을 사용하는 것이 제품의 외관을 개선하는 데 도움이 되지 않는다.

사용자 단말기에 대한 단락 고장의 자동 검출을 구현하고, 상기 사용자 단말기를 제어하여 단락 경보를 발생시키거나 또는 단락 고장이 발생한 것을 검출하는 경우 사용자 단말기를 제어하여 파워 회로를 턴 오프하기 위해, 본 발명의 실시예는, 단락 방지 검출 장치를 제공함으로써 사용자 단말기가 상기 단락 고장 때문에 손상되는 것을 방지한다.

본 발명의 실시예의 제1 양태는 단락 방지 검출 장치를 제공한다. 상기 단락 방지 검출 장치는 사용자 단말기의 파워 포트와 접지 포트 간에 단락이 존재하는지 여부를 검출하도록 구성된다. 여기서, 상기 단락 방지 검출 장치는 프로브, 검출 저항, 스위칭 회로, 및 검출 회로를 포함한다.

상기 프로브는 상기 파워 포트와 상기 접지 포트 사이에 배치되고, 상기 프로브의 적어도 일 부분이 상기 파워 포트와 상기 접지 포트 사이에 위치하며;

상기 검출 저항의 제1 단자가 상기 사용자 단말기의 파워 회로에 전기적으로 연결되어 상기 파워 회로로부터 보조 전압을 획득하도록 구성되고, 상기 검출 저항의 제2 단자가 상기 프로브에 전기적으로 연결되며;

상기 스위칭 회로는 상기 검출 저항의 제1 단자 및 상기 사용자 단말기의 프로세서에 전기적으로 연결되어, 상기 프로세서의 제어에 따라, 상기 검출 저항의 제1 단자가 접지되게 또는 접지되지 않게 스위칭하도록 구성되고;

상기 검출 회로는 상기 검출 저항의 2개의 단자와 상기 프로세서에 전기적으로 연결되어, 상기 검출 저항에 흐르는 단락 전류를 검출하고 또한 상기 단락 전류가 0이 아니면 상기 사용자 단말기를 제어하여 단락 경보를 발생시키거나 또는 상기 파워 회로를 턴 오프하기 위해 상기 프로세서를 트리거하도록 구성된다.

상기 단락 방지 검출 장치에서, 상기 검출 회로가 상기 검출 저항 상에 단락 전류가 존재하는지 여부를 검출함으로써 상기 파워 포트와 상기 접지 포트 사이에 단락 고장이 발생하는지 여부가 판정되고, 상기 파워 포트와 상기 접지 포트 사이에 단락 고장이 발생한 것을 검출하는 경우 단락 경보를 발생시키거나 또는 상기 파워 회로를 턴 오프하게끔 상기 사용자 단말기를 트리거할 수 있도록, 상기 프로브는 상기 파워 포트와 상기 접지 포트 사이에 배치되고; 상기 프로브는 상기 검출 저항을 이용하여 상기 사용자 단말기의 파워 회로에 전기적으로 연결되며; 상기 스위칭 회로는 접지되도록 스위칭을 수행할 수 있다. 이를 통해 사용자 단말기의 부품과 컴포넌트가 단락 고장 때문에 손상되는 것을 효과적으로 방지할 수 있다.

제1 양태를 참조하여, 제1 양태의 가능한 제1 구현에서, 상기 검출 회로는 제1 검출 회로와 제2 검출 회로를 포함하고; 상기 스위칭 회로가 상기 검출 저항의 제1 단자가 접지되지 않게 스위칭하는 경우, 상기 제1 검출 회로는 상기 검출 저항에 흐르는 제1 방향의 전류를 검출하고, 상기 제1 방향의 전류를 제1 전압으로 변환하도록 구성되며; 상기 스위칭 회로가 상기 검출 저항의 제1 단자가 접지되게 스위칭하는 경우, 상기 제2 검출 회로는 상기 검출 저항에 흐르는 제2 방향의 전류를 검출하고, 상기 제2 방향의 전류를 제2 전압으로 변환하도록 구성된다.

상기 단락 방지 검출 장치에서, 상기 파워 포트와 상기 접지 포트 사이에 단락 고장이 발생하는 경우, 상기 검출 저항이 접지와의 루프를 형성하고 또한 추가적으로 상기 제1 방향의 전류와 상기 제2 방향의 전류가 개별적으로 형성될 수 있도록, 상기 스위칭 회로가 배치되고, 상기 스위칭 회로는 상기 검출 저항의 제1 단자가 접지되게 또는 접지되지 않게 스위칭할 수 있다. 이를 통해 제1 검출 회로 또는 상기 제2 검출 회로가 상기 검출 저항에 흐르는 전류를 검출함으로써, 상기 파워 포트와 상기 접지 포트 사이에 단락 고장이 발생하는지 여부를 추가로 판정하는 것을 돕는다.

제1 양태의 가능한 제1 구현을 참조하여, 제1 양태의 가능한 제2 구현에서, 상기 검출 장치는 다이오드를 더 포함하고, 상기 다이오드의 양극이 상기 파워 회로에 전기적으로 연결되고, 상기 다이오드의 음극이 상기 검출 저항의 제1 단자에 전기적으로 연결되며; 상기 제1 방향의 전류는 상기 다이오드와 상기 검출 저항을 통해 상기 파워 회로에서 상기 프로브 쪽으로 흐르고, 상기 프로브는 제1 단락 저항을 이용하여 접지되며; 상기 제2 방향의 전류는 제2 단락 저항과 상기 프로브를 통해 상기 파워 포트에서 상기 검출 저항 쪽으로 흐르고, 상기 검출 저항은 상기 스위칭 회로를 이용하여 접지된다.

제1 양태의 가능한 제1 구현 또는 제1 양태의 가능한 제2 구현을 참조하여, 제1 양태의 가능한 제3 구현에서, 상기 제1 검출 회로는 제1 증폭기, 제1 트랜지스터, 제1 저항, 제2 저항, 및 제3 저항을 포함하고; 상기 제1 증폭기는 제1 입력단, 제2 입력단, 및 출력단을 포함하며; 상기 제1 입력단은 상기 제1 저항을 이용하여 상기 검출 저항의 제1 단자에 연결되고; 상기 제2 입력단은 상기 제2 저항을 이용하여 상기 검출 저항의 제2 단자에 연결되며; 상기 출력단은 상기 제1 트랜지스터의 베이스에 연결되고; 상기 제1 트랜지스터의 컬렉터가 상기 제2 입력단에 연결되며; 상기 제1 트랜지스터의 이미터가 상기 프로세서에 전기적으로 연결되고, 상기 제3 저항을 이용하여 접지된다.

상기 제1 검출 회로에서, 상기 검출 저항에 흐르는 상기 제1 방향의 전류가 상기 제1 전압으로 변환될 수 있도록, 상기 제1 증폭기의 제1 입력단은 상기 검출 저항의 제1 단자에 연결되고, 상기 제1 증폭기의 제2 입력단은 상기 검출 저항의 제2 단자에 연결되며, 상기 제1 증폭기의 출력단은 상기 제1 트랜지스터를 이용하여 상기 프로세서에 연결된다. 상기 프로세서는, 상기 파워 포트와 상기 접지 포트 사이에 단락 고장이 발생하는지 여부를 판정하기 위해, 상기 제1 전압이 0인지 여부를 단지 검출함으로써 상기 검출 저항에 흐르는 상기 제1 방향의 전류가 존재하는지 여부를 판정할 수 있다.

제1 양태의 가능한 제1 구현 또는 제1 양태의 가능한 제2 구현을 참조하여, 제1 양태의 가능한 제4 구현에서, 상기 제2 검출 회로는 제2 증폭기, 제2 트랜지스터, 제4 저항, 제5 저항, 및 제6 저항을 포함하고; 상기 제2 증폭기는 제1 입력단, 제2 입력단, 및 출력단을 포함하며; 상기 제1 입력단은 상기 제4 저항을 이용하여 상기 검출 저항의 제2 단자에 연결되고; 상기 제2 입력단은 상기 제5 저항을 이용하여 상기 검출 저항의 제1 단자에 연결되며; 상기 출력단은 상기 제2 트랜지스터의 베이스에 연결되고; 상기 제2 트랜지스터의 컬렉터가 상기 제2 입력단에 연결되며; 상기 제2 트랜지스터의 이미터가 상기 프로세서에 전기적으로 연결되고, 상기 제6 저항을 이용하여 접지된다.

상기 제2 검출 회로에서, 상기 검출 저항에 흐르는 상기 제2 방향의 전류가 상기 제2 전압으로 변환될 수 있도록, 상기 제2 증폭기의 제1 입력단은 상기 검출 저항의 제2 단자에 연결되고, 상기 제2 증폭기의 제2 입력단은 상기 검출 저항의 제1 단자에 연결되며, 상기 제2 증폭기의 출력단은 상기 제2 트랜지스터를 이용하여 상기 프로세서에 연결된다. 상기 프로세서는, 상기 파워 포트와 상기 접지 포트 사이에 단락 고장이 발생하는지 여부를 판정하기 위해, 상기 제2 전압이 0인지 여부를 단지 검출함으로써 상기 검출 저항에 흐르는 상기 제2 방향의 전류가 존재하는지 여부를 판정할 수 있다.

제1 양태의 가능한 제4 구현을 참조하여, 제1 양태의 가능한 제5 구현에서, 상기 스위칭 회로는 제3 트랜지스터와 제7 저항을 포함하고; 상기 제3 트랜지스터의 베이스가 상기 프로세서에 전기적으로 연결되며; 상기 제3 트랜지스터의 컬렉터가 상기 검출 저항의 제1 단자에 연결되고; 상기 제3 트랜지스터의 이미터가 상기 제7 저항을 이용하여 접지된다.

상기 스위칭 회로에서, 상기 제3 트랜지스터의 베이스는 상기 프로세서에 연결되고; 상기 컬렉터는 상기 검출 저항의 제1 단자에 연결되며, 상기 이미터는 상기 제7 저항을 이용하여 접지된다. 따라서, 상기 프로세서는, 상기 검출 저항의 제1 단자가 접지되도록 스위칭하기 위해, 하이 레벨 제어 신호를 출력하여 상기 제3 트랜지스터가 도전되도록 제어할 수 있거나; 또는 상기 프로세서는, 상기 검출 저항의 제1 단자가 접지되지 않도록 스위칭하기 위해, 로우 레벨 제어 신호를 출력하여 상기 제3 트랜지스터가 차단되도록 제어할 수 있다.

제1 양태의 가능한 제3 구현을 참조하여, 제1 양태의 가능한 제6 구현에서, 상기 검출 저항의 제1 단자에서의 전압이 상기 프로브의 위치에서의 전압보다 큰 경우, 상기 검출 저항에 흐르는 전류의 방향이 상기 제1 방향이고, 상기 검출 저항에 흐르는 상기 제1 방향의 전류와 상기 제1 전압 간의 관계가 Is1 = (Vo1 - Vo1 x (R2 + R3)/R3)/RS이며, Is1은 상기 검출 저항에 흐르는 상기 제1 방향의 전류이고, Vo1은 상기 제1 전압이며, R2는 상기 제2 저항의 저항 값이고, R3은 상기 제3 저항의 저항 값이며, RS는 상기 검출 저항의 저항 값이다.

상기 검출 저항에 흐르는 상기 제1 방향의 전류와 상기 제1 전압 간의 관계에 따르면, 상기 제1 전압이 0이 아니면 상기 검출 저항에 흐르는 상기 제1 방향의 전류가 존재한다는 것을 나타낸다. 따라서, 상기 프로세서는, 상기 파워 포트와 상기 접지 포트 사이에 단락 고장이 발생하는지 여부를 판정하기 위해, 상기 제1 전압이 0인지 여부를 검출함으로써 상기 검출 저항에 흐르는 상기 제1 방향의 전류가 존재하는지 여부를 판정할 수 있다.

제1 양태의 가능한 제5 구현을 참조하여, 제1 양태의 가능한 제7 구현에서, 상기 검출 저항의 제1 단자에서의 전압이 상기 프로브의 위치에서의 전압보다 작은 경우, 상기 검출 저항에 흐르는 전류의 방향이 상기 제2 방향이고, 상기 검출 저항에 흐르는 상기 제2 방향의 전류와 상기 제2 전압 간의 관계가 Is2 = (Vo2 - Vo2/R6 x (R7//(R5 + R6)))/RS이며, Is2는 상기 검출 저항에 흐르는 상기 제2 방향의 전류이고, Vo2는 상기 제2 전압이며, R5는 제5 저항의 저항 값이고, R6은 상기 제6 저항의 저항 값이며, R7은 상기 제7 저항의 저항 값이고, RS는 상기 검출 저항의 저항 값이다.

상기 검출 저항에 흐르는 상기 제2 방향의 전류와 상기 제2 전압 간의 관계에 따르면, 상기 제2 전압이 0이 아니면 상기 검출 저항에 흐르는 상기 제2 방향의 전류가 존재한다는 것을 나타낸다. 따라서, 상기 프로세서는, 상기 파워 포트와 상기 접지 포트 사이에 단락 고장이 발생하는지 여부를 판정하기 위해, 상기 제2 전압이 0인지 여부를 검출함으로써 상기 검출 저항에 흐르는 상기 제2 방향의 전류가 존재하는지 여부를 판정할 수 있다.

제1 양태의 가능한 제7 구현을 참조하여, 제1 양태의 가능한 제8 구현에서, 식(R7//(R5+R6))은 직렬로 연결된 R5와 R6와 병렬로 R7을 연결한 후 획득되는 총 저항(R)을 나타내고, 상기 총 저항(R)에 대해, R = R7 x (R5 + R6)/(R5 + R6 + R7)인 관계가 성립한다.

본 발명의 실시예의 제2 양태는 사용자 단말기를 제공한다. 상기 사용자 단말기는 주변장치 인터페이스와 단락 방지 검출 장치를 포함한다. 여기서, 상기 단락 방지 검출 장치는 프로브, 검출 저항, 스위칭 회로, 및 검출 회로를 포함한다.

상기 주변장치 인터페이스는 파워 포트와 접지 포트를 포함하고; 상기 프로브는 상기 파워 포트와 상기 접지 포트 사이에 배치되고, 상기 프로브의 적어도 일 부분이 상기 파워 포트와 상기 접지 포트 사이에 위치하며;

상기 검출 회로는 상기 검출 저항의 2개의 단자와 상기 프로세서에 전기적으로 연결되어 상기 검출 저항에 대해 단락 전류를 검출하고, 상기 단락 전류가 0이 아니면 상기 사용자 단말기를 제어하여 단락 경보를 발생시키거나 또는 상기 파워 회로를 턴 오프하기 위해 상기 프로세서를 트리거하도록 구성된다.

제2 양태를 참조하여, 제2 양태의 가능한 제1 구현에서, 상기 단락 방지 검출 장치는 본 발명의 제1 양태의 가능한 제1 구현 내지 제1 양태의 가능한 제8 구현 중 어느 하나에 따른 단락 방지 검출 장치이다.

제2 양태 또는 제2 양태의 가능한 제1 구현을 참조하여, 제2 양태의 가능한 제2 구현에서, 상기 프로브는 상기 파워 포트와 상기 접지 포트 사이에 배치된다. 상기 파워 포트와 상기 접지 포트 사이에 단락 고장이 발생하는 경우, 상기 프로브와 상기 파워 포트 사이에도 단락이 존재하고 또한 상기 프로브와 상기 접지 포트 사이에도 단락이 존재할 수 있도록, 상기 프로브는 상기 파워 포트와 상기 접지 포트 사이에 배치된다. 이 경우에, 상기 프로브 양단에 전압이 형성되고, 상기 전압과 상기 검출 저항의 제1 단자에서의 전압 간의 전압차에 따라, 상기 검출 저항 양단에 제1 방향의 전류 또는 제2 방향의 전류가 형성된다.

제2 양태 또는 제2 양태의 가능한 제1 구현을 참조하여, 제2 양태의 가능한 제3 구현에서, 상기 프로브는 상기 파워 포트의 주위에 배치된다. 상기 프로브의 적어도 일 부분이 상기 파워 포트와 상기 접지 포트 사이에 위치할 수 있도록, 상기 프로브는 상기 파워 포트의 주위에 배치된다. 따라서, 상기 파워 포트와 상기 접지 포트 사이에 단락 고장이 발생하는 경우, 상기 프로브와 상기 파워 포트 사이에도 단락이 존재하고 또한 상기 프로브와 상기 접지 포트 사이에도 단락이 존재한다. 이 경우에, 상기 프로브 양단에 전압이 형성되고, 상기 전압과 상기 검출 저항의 제1 단자에서의 전압 간의 전압차에 따라, 상기 검출 저항 양단에 제1 방향의 전류 또는 제2 방향의 전류가 형성된다.

상기 단락 방지 검출 장치가 상기 파워 포트와 상기 접지 포트 사이에 단락 고장이 발생하는지 여부를 검출하고 또한 상기 파워 포트와 상기 접지 포트 사이에 단락 고장이 발생하는 것을 검출하는 경우, 단락 경보를 발생시키거나 또는 상기 파워 회로를 턴 오프하기 위해 상기 사용자 단말기를 트리거할 수 있도록, 상기 단락 방지 검출 장치는 상기 사용자 단말기 내에 배치된다. 이를 통해 사용자 단말기의 부품과 컴포넌트가 단락 고장 때문에 손상되는 것을 효과적으로 방지할 수 있다.

이하, 본 발명의 실시예의 기술적 해결책을 더 명확하게 설명하기 위해, 실시예를 설명하는 데 필요한 첨부 도면에 대해 간략히 설명한다.
도 1은 본 발명의 일 실시예에 따른 단락 방지 검출 장치의 개략적인 구조도이다.
도 2는 도 1에 도시된 단락 방지 검출 장치의 개략적인 작업 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 사용자 단말기의 주변장치 인터페이스의 개략적인 구조도이다.
도 4는 본 발명의 일 실시예에 따른 사용자 단말기의 주변장치 인터페이스의 또 다른 개략적인 구조도이다.

이하, 본 발명의 실시예의 첨부 도면을 참조하여 본 발명의 실시예의 기술적 해결책에 대해 설명한다.

도 1을 참조하면, 본 발명의 일 실시예에서, 단락 방지 검출 장치(anti-short-circuit detection apparatus; 10)가 제공된다. 단락 방지 검출 장치(10)는 사용자 단말기(20)의 파워 포트(Vbus)와 접지 포트(GND) 사이에 단락이 존재하는지 여부를 검출하도록 구성된다. 단락 방지 검출 장치(10)는 프로브(11), 검출 저항(RS), 스위칭 회로(13), 및 검출 회로(15)를 포함한다.

프로브(11)는 파워 포트(Vbus)와 접지 포트(GND) 사이에 배치되고, 프로브(11)의 적어도 일 부분이 파워 포트(Vbus)와 접지 포트(GND) 사이에 위치한다.

검출 저항(RS)의 제1 단자가 사용자 단말기(20)의 파워 회로(21)에 전기적으로 연결되어 파워 회로(21)로부터 보조 전압을 획득하도록 구성된다. 검출 저항(RS)의 제2 단자가 프로브(11)에 전기적으로 연결된다.

스위칭 회로(13)는 검출 저항(RS)의 제1 단자 및 사용자 단말기(20)의 프로세서(23)에 전기적으로 연결되어, 프로세서(23)의 제어에 따라, 검출 저항(RS)의 제1 단자가 접지되게 하거나 또는 접지되지 않게 스위칭하도록 구성된다.

검출 회로(15)는 검출 저항(RS)의 2개의 단자와 프로세서(23)에 전기적으로 연결되어, 검출 저항(RS)에 흐르는 단락 전류를 검출하고 또한 단락 전류가 0이 아니면 사용자 단말기(20)를 제어하여 단락 경보를 발생시키거나 또는 파워 회로(21)를 턴 오프하기 위해 프로세서(23)를 트리거하도록 구성된다.

사용자 단말기(20)는 모바일 폰, 태블릿 컴퓨터, 노트북 컴퓨터, 또는 데스크탑 컴퓨터일 수 있지만 이에 제한되지 않는다. 파워 포트(Vbus)와 접지 포트(GND)는 파워 케이블 및 사용자 단말기(20)의 주변장치 인터페이스(25)(예를 들어, 파워 인터페이스) 내의 접지 케이블일 수 있다. 프로세서(23)는 제1 활성화단(enabling end, En1)을 포함한다. 제1 활성화단(En1)은 파워 회로(21)에 전기적으로 연결되고, 파워 회로(21)가 턴 온(turn on)되거나 또는 턴 오프(turn off)되게끔 제어하도록 구성된다. 물이 우연히 사용자 단말기(20)의 주변장치 인터페이스(25)에 들어가는 경우, 파워 포트(Vbus)와 접지 포트(GND) 사이에 단락이 발생할 수 있고, 따라서 사용자 단말기(20)의 부품과 컴포넌트가 손상된다. 그러므로, 프로브(11)는 파워 포트(Vbus)와 접지 포트(GND) 사이에 배치되고; 프로브(11)는 검출 저항(RS)을 이용하여 사용자 단말기(20)의 파워 회로(21)에 전기적으로 연결되며; 검출 회로(15)가 검출 저항(RS)에 흐르는 단락 전류가 존재하는지 여부를 검출함으로써 파워 포트(Vbus)와 접지 포트(GND) 사이에 단락 고장이 발생하는지 여부가 판정될 수 있고, 파워 포트(Vbus)와 접지 포트(GND) 사이에 단락 고장이 발생한 것이 결정된 경우, 단락 경보를 발생시키거나 또는 파워 회로(21)를 턴 오프하기 위해 사용자 단말기(20)가 트리거될 수 있도록, 스위칭 회로(13)는 접지되게 스위칭을 수행할 수 있다. 이를 통해 사용자 단말기(20)의 부품과 컴포넌트가 단락 고장 때문에 손상되는 것을 효과적으로 방지할 수 있다.

검출 회로(15)는 제1 검출 회로(151)와 제2 검출 회로(153)를 포함한다. 스위칭 회로(13)가 검출 저항(RS)의 제1 단자가 접지되지 않게 스위칭하는 경우, 제1 검출 회로(151)는 검출 저항(RS)에 흐르는 제1 방향의 전류를 검출하고, 제1 방향의 전류를 제1 전압(Vo1)으로 변환하도록 구성된다. 스위칭 회로(13)가 검출 저항(RS)의 제1 단자가 접지되게 스위칭하는 경우, 제2 검출 회로(153)는 검출 저항(RS)에 흐르는 제2 방향의 전류를 검출하고, 제2 방향의 전류를 제2 전압(Vo2)으로 변환하도록 구성된다.

검출 장치(10)는 다이오드(D1)를 더 포함하고, 다이오드(D1)의 양극이 파워 회로(21)에 전기적으로 연결되고, 다이오드(D1)의 음극이 검출 저항(RS)의 제1 단자에 전기적으로 연결된다. 제1 방향의 전류는 다이오드(D1)와 검출 저항(RS)을 통해 파워 회로(21)에서 프로브(11) 쪽으로 흐르고, 프로브(11)는 제1 단락 저항(R8)을 이용하여 접지된다. 제2 방향의 전류는 제2 단락 저항(R9)과 프로브(11)를 통해 파워 포트(Vbus)에서 검출 저항(RS) 쪽으로 흐르고, 검출 저항(RS)은 스위칭 회로(13)를 이용하여 접지된다. 제1 단락 저항(R8)이 프로브(11)와 접지 포트(GND) 사이의 도전성 액체의 등가 저항이고, 제2 단락 저항(R9)이 파워 포트(Vbus)와 프로브(11) 사이의 도전성 액체의 등가 저항임을 이해할 수 있을 것이다.

제1 검출 회로(151)는 제1 증폭기(A1), 제1 트랜지스터(Q1), 제1 저항(R1), 제2 저항(R2), 및 제3 저항(R3)을 포함한다. 제1 증폭기(A1)는 제1 입력단(A11), 제2 입력단(A12), 및 출력단(A13)을 포함한다. 제1 입력단(A11)은 제1 저항(R1)을 이용하여 검출 저항(RS)의 제1 단자에 연결된다. 제2 입력단(A12)은 제2 저항(R2)을 이용하여 검출 저항(RS)의 제2 단자에 연결된다. 출력단(A13)은 제1 트랜지스터(Q1)의 베이스에 연결된다. 제1 트랜지스터(Q1)의 컬렉터가 제2 입력단(A12)에 연결된다. 제1 트랜지스터(Q1)의 이미터가 프로세서(23)에 전기적으로 연결되고, 제3 저항(R3)을 이용하여 접지된다.

제2 검출 회로(153)는 제2 증폭기(A2), 제2 트랜지스터(Q2), 제4 저항(R4), 제5 저항(R5), 및 제6 저항(R6)를 포함한다. 제2 증폭기(A2)는 제1 입력단(A21), 제2 입력단(A22), 및 출력단(A23)을 포함한다. 제1 입력단(A21)은 제4 저항(R4)을 이용하여 검출 저항(RS)의 제2 단자에 연결된다. 제2 입력단(A22)은 제5 저항(R5)을 이용하여 검출 저항(RS)의 제1 단자에 연결된다. 출력단(A23)은 제2 트랜지스터(Q2)의 베이스에 연결된다. 제2 트랜지스터(Q2)의 컬렉터가 제2 입력단(A22)에 연결된다. 제2 트랜지스터(Q2)의 이미터가 프로세서(23)에 전기적으로 연결되고, 제6 저항(R6)을 이용하여 접지된다.

스위칭 회로(13)는 제3 트랜지스터(Q3)와 제7 저항(R7)을 포함한다. 제3 트랜지스터(Q3)의 베이스가 프로세서(23)에 전기적으로 연결된다. 제3 트랜지스터(Q3)의 컬렉터가 검출 저항(RS)의 제1 단자에 연결된다. 제3 트랜지스터(Q3)의 이미터가 제7 저항(R7)을 이용하여 접지된다. 프로세서(23)는 제2 활성화단(En2)을 더 포함하고, 제3 트랜지스터(Q3)의 베이스는 제2 활성화단(En2)에 전기적으로 연결된다. 프로세서(23)가 제2 활성화단(En2)을 이용하여 하이 레벨 제어 신호를 출력하면, 제3 트랜지스터(Q3)가 도전되고, 스위칭 회로(13)는 검출 저항(RS)의 제1 단자가 접지되도록 스위칭한다. 프로세서(23)가 제2 활성화단(En2)을 이용하여 로우 레벨 제어 신호를 출력하는 경우, 제3 트랜지스터(Q3)가 차단되고, 스위칭 회로(13)가 검출 저항(RS)의 제1 단자가 접지되지 않게 스위칭한다.

본 실시예에서는, 파워 포트(Vbus)와 접지 포트(GND) 간에 단락이 존재하고, 검출 저항(RS)의 제1 단자에서의 전압(V1)이 프로브(11) 양단의 전압(V2)보다 큰 경우, 제1 방향의 전류는, 전류가 검출 저항(RS)을 통해 파워 회로(21)에서 프로브(11) 쪽으로 흐르고 또한 프로브(11)가 접지 포트(GND)를 이용하여 접지된 후 형성되는 단락 전류이다. 파워 포트(Vbus)와 접지 포트(GND) 간에 단락이 존재하고, 검출 저항(RS)의 제1 단자에서의 전압(V1)이 프로브(11) 양단의 전압(V2)보다 작은 경우, 제2 방향의 전류는, 전류가 프로브(11)로부터 검출 저항(RS)을 통해 흐르고 또한 검출 저항(RS)이 스위칭 회로(13)를 이용하여 접지된 후 형성되는 단락 전류이다.

구체적으로, 주변 장치(30)(예를 들어, 충전기)가 사용자 단말기(20)의 주변장치 인터페이스(25)에 연결된 것을 검출하는 경우, 프로세서(23)는 단락 방지 검출 장치(10)의 전원을 켜도록 파워 회로(21)를 제어하고, 검출 저항(RS)의 제1 단자가 접지되지 않게 스위칭하도록 스위칭 회로(13)를 제어한다. 이 경우에, 검출 저항(RS)의 제1 단자에서의 전압이 V1이라고 추정된다. 파워 포트(Vbus)와 접지 포트(GND) 사이에 단락 고장이 발생하지 않으면, 프로브(11)는 비연결 상태에 있고, 파워 회로(21)는 검출 저항(RS)을 이용하여 비연결 상태의 프로브(11)에 연결된다. 따라서, 검출 저항(RS)은 접지와의 루프를 형성하지 않고, 검출 저항(RS)을 통해 흐르는 전류가 없다. 검출 저항(RS)을 통해 흐르는 전류가 없는 경우, 검출 회로(15)의 원래 출력 상태가 변하지 않으며, 사용자 단말기(20)는 원래의 상태를 유지한다.

파워 포트(Vbus)와 접지 포트(GND) 사이에 단락 고장이 발생하면, 제1 단락 저항(R8)으로 인해 프로브(11)와 접지 포트(GND) 간에 단락이 존재하고, 제2 단락 저항(R9)으로 인해 파워 포트(Vbus)와 프로브(11) 간에 단락이 존재한다. 프로브(11) 양단의 전압이 V2이라고 추정된다. 검출 저항(RS)의 제1 단자에서의 전압(V1)이 프로브(11) 양단의 전압(V2)보다 큰 경우, 파워 회로(21)는 검출 저항(RS)과 제1 단락 저항(R8)에 연결한 후 접지와의 루프를 형성한다. 즉, 검출 저항(RS) 상에는 제1 방향의 전류(Is1)가 존재한다. 제1 검출 회로(151)는 검출 저항(RS)에 흐르는 제1 방향의 전류(Is1)를 검출하고, 제1 방향의 전류(Is1)를 제1 전압(Vo1)으로 변환한다. 제1 방향의 전류 Is1 = (V1 - V2)/RS이다. 연산 증폭기의 가상의 단락 특성에 따르면, 제1 증폭기(A1)의 제1 입력단 (A11)과 제2 입력단(A12)의 전압이 동일하다. 또한, 연산 증폭기의 가상의 개방 회로 특성에 따르면, 제1 증폭기(A1)의 제1 입력단(A11)과 제2 입력단(A12)에 전류가 흐르지 않는 것이 개방 회로와 동일하다. 따라서, 제1 입력단(A11)에서의 전압이 검출 저항(RS)의 제1 단자에서의 전압(V1)과 같다. 따라서, Vo1 = V1이라는 것을 알 수 있을 것이다. 또한, Vo1 = V2 x R3/(R2 + R3)이므로, V2 = Vo1 x (R2 + R3)/R3이 성립한다. 이런 방식으로, 제1 방향의 전류 Is1 = (Vo1 - Vo1 x (R2 + R3)/R3)/RS를 구할 수 있다. 제1 방향의 전류(Is1)의 공식에 따르면, 제1 전압(Vo1)이 0이면, 제1 방향의 전류(Is1)도 0이다. 따라서, 프로세서(23)는 제1 검출 회로(151)의 제1 전압(Vo1)이 0인지 여부를 검출함으로써 제1 방향의 전류가 검출 저항(RS)을 통해 흐르는지 여부를 판정할 수 있다. 제1 전압(Vo1)이 0이 아니면, 파워 포트(Vbus)와 접지 포트(GND) 사이에 단락 고장이 발생하고, 그 다음에 프로세서(23)가 사용자 단말기(20)를 제어하여 단락 경보를 발생시키거나 또는 파워 회로(21)를 턴 오프한다는 것을 나타낸다.

검출 저항(RS)의 제1 단자에서의 전압(V1)이 프로브(11) 양단의 전압(V2)보다 작은 경우, 초기에 스위칭 회로(13)가 검출 저항(RS)의 제1 단자가 접지되지 않게 스위칭하므로, 프로브(11)는 검출 저항(RS)의 분기 회로에 연결한 후 접지와의 루프를 형성하지 않는다. 즉, 검출 저항(RS)을 통해 흐르는 전류가 없으며, 따라서 제1 전압(Vo1)이 0이다. 프로세서(23)가 제1 전압(Vo1)이 0이라고 검출하는 경우, 검출 저항(RS)을 통해 흐르는 제1 방향의 전류가 없다는 것을 나타낼 수 있을 뿐이지만, 파워 포트(Vbus)와 접지 포트(GND) 간에 단락 존재하고 또한 V1이 V2보다 작은 경우를 제외할 수 없음을 이해할 수 있을 것이다. 따라서, 제1 전압(Vo1)이 0이라고 검출하는 경우, 프로세서(23)는 파워 회로(21)를 제어하여 단락 방지 검출 장치(10)에 전력을 공급하는 것을 중단하게 한다. 또한, 제2 단락 저항(R9), 프로브(11), 검출 저항(RS), 및 스위칭 회로(13)에 순차적으로 연결한 후 파워 포트(Vbus)가 접지와의 루프를 형성할 수 있도록, 프로세서(23)는 제2 활성화 포트(En2)를 이용하여 하이 레벨 제어 신호를 출력함으로써, 제3 트랜지스터(Q3)가 도전되도록 제어하고, 스위칭 회로(13)는 검출 저항(RS)의 제1 단자가 접지되게 스위칭한다. 이 경우에, 검출 저항(RS) 상에 제2 방향의 전류(Is2)가 존재하고, 제2 검출 회로(153)는 검출 저항(RS)에 흐르는 제2 방향의 전류(Is2)를 검출하며, 제2 방향의 전류(Is2)를 제2 전압(Vo2)으로 변환한다.

제2 방향의 전류 Is2 = (V2 - V1)/RS이다. 연산 증폭기의 가상의 단락 회로 특성에 따르면, 제2 증폭기(A2)의 제1 입력단(A21)과 제2 입력단(A22)의 전압이 동일하다. 또한, 연산 증폭기의 가상의 개방 회로 특성에 따르면, 제2 증폭기(A2)의 제1 입력단(A21)과 제2 입력단(A22)으로 흐르는 전류는 개방 회로와 동일하지 않다. 따라서, 제1 입력단(A21)에서의 전압은 프로브(11) 양단의 전압(V2)과 같다. 따라서, Vo2 = V2임을 알 수 있을 것이다. 또한, Vo2 = V1 x R6/(R7//(R5 + R6))이므로, V1 = Vo2/R6 x (R7//(R5 + R6))이 성립한다. 이런 방식으로, 제2 방향의 전류 Is2 = (Vo2 - Vo2/R6 x (R7//(R5 + R6)))/RS를 구할 수 있다. 제2 방향의 전류(Is2)의 공식에 따르면, 제2 전압(Vo2)이 0인 경우, 제2 방향의 전류(Is2)도 0이다. 따라서, 프로세서(23)는 제2 검출 회로(153)의 제2 전압(Vo2)이 0인지 여부를 검출함으로써 제2 방향의 전류가 검출 저항(RS)을 통해 흐르는지 여부를 판정할 수 있다. 제2 전압(Vo2)이 0이 아니면, 파워 포트(Vbus)와 접지 포트(GND) 사이에 단락 고장이 발생한 것을 나타내고, 그 다음에 프로세서(23)는 사용자 단말기(20)를 제어하여 단락 경보를 발생시키거나 또는 파워 회로(21)를 턴 오프한다. 식 R7//(R5+R6)은 직렬로 연결된 R5와 R6과 병렬로 R7을 연결한 후의 총 저항(R)을 나타낸다. 구체적으로, 총 저항(R)의 경우, 1/R = 1/R7 + 1/(R5 + R6), 즉 R = R7 x (R5 + R6)/(R5 + R6 + R7)인 관계가 성립한다.

위의 공식에서, R2가 제2 저항의 저항 값이고, R3이 제3 저항의 저항 값이며, R5가 제5 저항의 저항 값이고, R6이 제6 저항의 저항 값이며, R7이 제7 저항의 저항 값이고, RS가 검출 저항의 저항 값임을 이해할 수 있을 것이다.

도 2를 참조하면, 도 2는 단락 방지 검출 장치(10)의 개략적인 작업 흐름도이다. 구체적으로, 단락 방지 검출 장치(10)의 작업 흐름이 다음의 단계를 포함한다.

단계 S1: 주변 장치가 사용자 단말기의 주변장치 인터페이스에 연결된 것을 검출한 경우, 프로세서가 단락 방지 검출 장치의 전원을 켜도록 사용자 단말기의 파워 회로를 제어하고, 검출 저항의 제1 단자가 접지되지 않게 스위칭하기 위해 스위칭 회로를 제어한다.

단계 S2: 프로세서가 제1 검출 회로에 의해 출력된 제1 전압을 판독하고, 제1 전압이 0보다 큰지 여부를 판정한다.

단계 S3: 제1 전압이 0보다 크면, 프로세서가 검출 저항 상에 제1 방향의 전류가 존재한다고 결정하고, 주변장치 인터페이스의 파워 포트와 접지 포트 사이에 단락 고장이 발생한 것을 결정하며; 그 다음에 단계 S7을 수행한다.

단계 S4: 제1 전압이 0보다 크지 않으면, 단락 방지 검출 장치에 전력을 공급하는 것을 중단하도록 사용자 단말기의 파워 회로를 제어하고, 검출 저항의 제1 단자가 접지되게 스위칭하도록 스위칭 회로를 제어한다.

단계 S5: 프로세서가 제2 검출 회로에 의해 출력된 제2 전압을 판독하고, 제2 전압이 0보다 큰지 여부를 판정한다.

단계 S6: 제2 전압이 0보다 크면, 프로세서가 검출 저항 상에 제2 방향의 전류가 존재한다고 결정하고, 주변장치 인터페이스의 파워 포트와 접지 포트 사이에 단락 고장이 발생한 것을 결정한다.

단계 S7: 주변장치 인터페이스의 파워 포트와 접지 포트 사이에 단락 고장이 발생하였다고 결정하는 경우, 단락 경보를 발생시키거나 또는 파워 회로를 턴 오프하도록 사용자 단말기를 제어한다.

단계 S8: 제2 전압이 0보다 크지 않으면, 프로세서가 전류가 검출 저항을 통해 흐르지 않는다고 결정하고, 주변장치 인터페이스의 파워 포트와 접지 포트 사이에 단락 고장이 발생하지 않는다고 결정하며; 그 다음에 단계 S1을 수행하고, 이전의 작업 흐름을 반복한다.

본 발명의 일 실시예는 사용자 단말기(20)를 추가로 제공한다. 사용자 단말기(20)는 파워 회로(21), 프로세서(23), 주변장치 인터페이스(25), 및 도 1에 도시된 실시예의 단락 방지 검출 장치(10)를 포함한다. 주변장치 인터페이스(25)는 파워 포트(Vbus)와 접지 포트(GND)를 포함한다. 프로브(11)가 파워 포트(Vbus)와 접지 포트(GND) 사이에 배치되고, 프로브(11)의 적어도 일 부분이 파워 포트(Vbus)와 접지 포트(GND) 사이에 위치한다. 파워 포트(Vbus)는 파워 회로(21)에 전기적으로 연결되고, 접지 포트(GND)를 이용하여 접지가 수행된다. 단락 방지 검출 장치(10)는 파워 회로(21)와 프로세서(23) 양쪽에 전기적으로 연결되고, 프로세서(23)의 제어에 따라, 파워 포트(Vbus)와 접지 포트(GND) 사이에 단락 고장이 발생하는지 여부를 검출하며, 파워 포트(Vbus)와 접지 포트(GND) 사이에 단락 고장이 발생하는 경우, 사용자 단말기(20)를 제어하여 단락 경보를 발생시키거나 또는 파워 회로(21)를 턴 오프하기 위해 프로세서(23)를 트리거하도록 구성된다.

도 3을 참조하면, 가능한 일 구현에서, 주변장치 인터페이스(25)는 파워 포트(Vbus), 접지 포트(GND), 및 개별적으로 배치되는 적어도 하나의 신호 포트(251)를 포함한다. 프로브(11)는 파워 포트(Vbus)와 접지 포트(GND) 사이에 배치된다. 구체적으로, 파워 포트(Vbus)와 접지 포트(GND)는 주변장치 인터페이스(25)의 2개의 대향하는 단부에 각각 배치된다. 적어도 하나의 신호 포트(251)는 파워 포트(Vbus)와 접지 포트(GND) 사이에 배치된다. 본 실시예에서, 프로브(11)는 파워 포트(Vbus)와 파워 포트(Vbus)에 인접한 신호 포트(251) 사이에 배치된다. 프로브(11)가 파워 포트(Vbus)와 접지 포트(GND) 사이의 임의의 포트 간격에 배치될 수 있음을 이해할 수 있을 것이다.

도 4를 참조하면, 가능한 일 구현에서, 프로브(11)는 파워 포트(Vbus)의 주위에 배치된다. 구체적으로, 프로브(11)는 파워 포트(Vbus)의 주위에 배치되며, 프로브(11)와 파워 포트(Vbus) 사이에 링 갭(ring gap)(111)을 형성한다. 파워 포트(Vbus)와 접지 포트(GND) 사이에 단락 고장이 발생하지 않는 경우, 프로브(11)와 파워 포트(Vbus)는 이 갭(111)에 의해 분리된다. 파워 포트(Vbus)와 접지 포트(GND) 사이에 단락 고장이 발생하는 경우, 예를 들어 도전성 액체로 인해 파워 포트(Vbus)와 접지 포트(GND) 간에 단락이 존재하는 경우, 프로브(11)의 적어도 일 부분이 파워 포트(Vbus)와 접지 포트(GND) 사이에 위치하므로, 프로브(11)와 파워 포트(Vbus) 사이에도 단락이 존재하고 또한 프로브(11)와 접지 포트(GND) 사이에도 단락이 존재한다. 이 경우에, 전압(V2)이 프로브(11) 양단에 형성되고, 검출 저항(RS)의 제1 단자에서의 전압(V2)과 전압(V1) 간의 전압차에 따라, 검출 저항(RS) 양단에는 제1 방향의 전류 또는 제2 방향의 전류가 형성된다. 이렇게 검출 회로(15)가 제1 방향의 전류 또는 제2 방향의 전류를 검출함으로써, 프로세서(23)가 파워 포트(Vbus)와 접지 포트(GND) 사이에 포트 고장이 발생하는지 여부를 판정하는 데 도움이 된다.

단락 방지 검출 장치(10)의 구조와 기능 구현의 경우, 본 발명의 도 1과 도 2에 도시된 실시예의 관련된 설명을 참조할 수 있음을 이해할 수 있을 것이다. 여기서는 세부사항에 대해 반복하지 않는다.

단락 방지 검출 장치(10)에서, 검출 회로(15)는 검출 저항(RS) 상에 단락 전류가 존재하는지 여부를 검출함으로써 파워 포트(Vbus)와 접지 포트(GND) 사이에 단락 고장이 발생하는지 여부를 판정할 수 있고, 파워 포트(Vbus)와 접지 포트(GND) 사이에 단락 고장이 발생한다고 결정되는 경우, 사용자 단말기(20)가 트리거되어 단락 경보를 발생시키거나 또는 파워 회로(21)를 턴 오프할 수 있도록, 프로브(11)는 파워 포트(Vbus)와 접지 포트(GND) 사이에 배치되고; 프로브(11)는 검출 저항(RS)을 이용하여 사용자 단말기(20)의 파워 회로(21)에 전기적으로 연결되며; 스위칭 회로(13)는 접지되게 스위칭을 수행할 수 있다. 이를 통해 사용자 단말기(20)의 부품과 컴포넌트가 단락 고장 때문에 손상되는 것을 효과적으로 방지할 수 있다.

위에서 개시된 것은 본 발명의 구현의 예에 불과하며, 본 발명의 특허 청구 범위를 한정하는 것은 아니다. 본 발명의 청구 범위에 따라 이루어진 전술한 실시예 및 동등한 변경을 구현하기 위한 모든 절차 중 일부 또는 전부가 본 발명의 범위에 속할 것이라고 당업자라면 이해할 수 있을 것이다.

Claims

단락 방지 검출 장치(anti-short-circuit detection apparatus)로서,
사용자 단말기의 파워 포트와 접지 포트 간에 단락이 존재하는지 여부를 검출하도록 구성되고 - 여기서, 상기 단락 방지 검출 장치는 프로브, 검출 저항, 스위칭 회로, 및 검출 회로를 포함하고 있음 -
상기 프로브는 상기 파워 포트와 상기 접지 포트 사이에 배치되고, 상기 프로브의 적어도 일 부분이 상기 파워 포트와 상기 접지 포트 사이에 위치하며;
상기 검출 저항의 제1 단자가 상기 사용자 단말기의 파워 회로에 전기적으로 연결되어 상기 파워 회로로부터 보조 전압을 획득하도록 구성되고, 상기 검출 저항의 제2 단자가 상기 프로브에 전기적으로 연결되며;
상기 스위칭 회로는 상기 검출 저항의 제1 단자 및 상기 사용자 단말기의 프로세서에 전기적으로 연결되어, 상기 프로세서의 제어에 따라, 상기 검출 저항의 제1 단자가 접지되게 또는 접지되지 않게 스위칭하도록 구성되고;
상기 검출 회로는 상기 검출 저항의 2개의 단자와 상기 프로세서에 전기적으로 연결되어, 상기 검출 저항에 흐르는 단락 전류를 검출하고 또한 상기 단락 전류가 0이 아니면 상기 사용자 단말기를 제어하여 단락 경보를 발생시키거나 또는 상기 파워 회로를 턴 오프하기 위해 상기 프로세서를 트리거하도록 구성된, 단락 방지 검출 장치.
제1항에 있어서,
상기 검출 회로는 제1 검출 회로와 제2 검출 회로를 포함하고; 상기 스위칭 회로가 상기 검출 저항의 제1 단자가 접지되지 않게 스위칭하는 경우, 상기 제1 검출 회로는 상기 검출 저항에 흐르는 제1 방향의 전류를 검출하고, 상기 제1 방향의 전류를 제1 전압으로 변환하도록 구성되며; 상기 스위칭 회로가 상기 검출 저항의 제1 단자가 접지되게 스위칭하는 경우, 상기 제2 검출 회로는 상기 검출 저항에 흐르는 제2 방향의 전류를 검출하고, 상기 제2 방향의 전류를 제2 전압으로 변환하도록 구성된, 단락 방지 검출 장치.
제2항에 있어서,
상기 검출 장치는 다이오드를 더 포함하고,
상기 다이오드의 양극이 상기 파워 회로에 전기적으로 연결되고, 상기 다이오드의 음극이 상기 검출 저항의 제1 단자에 전기적으로 연결되며; 상기 제1 방향의 전류는 상기 다이오드와 상기 검출 저항을 통해 상기 파워 회로에서 상기 프로브 쪽으로 흐르고, 상기 프로브는 제1 단락 저항을 이용하여 접지되며; 상기 제2 방향의 전류는 제2 단락 저항과 상기 프로브를 통해 상기 파워 포트에서 상기 검출 저항 쪽으로 흐르고, 상기 검출 저항은 상기 스위칭 회로를 이용하여 접지되는, 단락 방지 검출 장치.
제2항 또는 제3항에 있어서,
상기 제1 검출 회로는 제1 증폭기, 제1 트랜지스터, 제1 저항, 제2 저항, 및 제3 저항을 포함하고; 상기 제1 증폭기는 제1 입력단, 제2 입력단, 및 출력단을 포함하며; 상기 제1 입력단은 상기 제1 저항을 이용하여 상기 검출 저항의 제1 단자에 연결되고; 상기 제2 입력단은 상기 제2 저항을 이용하여 상기 검출 저항의 제2 단자에 연결되며; 상기 출력단은 상기 제1 트랜지스터의 베이스에 연결되고; 상기 제1 트랜지스터의 컬렉터가 상기 제2 입력단에 연결되며; 상기 제1 트랜지스터의 이미터가 상기 프로세서에 전기적으로 연결되고, 상기 제3 저항을 이용하여 접지되는, 단락 방지 검출 장치.
제2항 또는 제3항에 있어서,
상기 제2 검출 회로는 제2 증폭기, 제2 트랜지스터, 제4 저항, 제5 저항, 및 제6 저항을 포함하고; 상기 제2 증폭기는 제1 입력단, 제2 입력단, 및 출력단을 포함하며; 상기 제1 입력단은 상기 제4 저항을 이용하여 상기 검출 저항의 제2 단자에 연결되고; 상기 제2 입력단은 상기 제5 저항을 이용하여 상기 검출 저항의 제1 단자에 연결되며; 상기 출력단은 상기 제2 트랜지스터의 베이스에 연결되고; 상기 제2 트랜지스터의 컬렉터가 상기 제2 입력단에 연결되며; 상기 제2 트랜지스터의 이미터가 상기 프로세서에 전기적으로 연결되고, 상기 제6 저항을 이용하여 접지되는, 단락 방지 검출 장치.
제5항에 있어서,
상기 스위칭 회로는 제3 트랜지스터와 제7 저항을 포함하고; 상기 제3 트랜지스터의 베이스가 상기 프로세서에 전기적으로 연결되며; 상기 제3 트랜지스터의 컬렉터가 상기 검출 저항의 제1 단자에 연결되고; 상기 제3 트랜지스터의 이미터가 상기 제7 저항을 이용하여 접지되는, 단락 방지 검출 장치.
제4항에 있어서,
상기 검출 저항의 제1 단자에서의 전압이 상기 프로브의 위치에서의 전압보다 큰 경우, 상기 검출 저항에 흐르는 전류의 방향이 상기 제1 방향이고, 상기 검출 저항에 흐르는 상기 제1 방향의 전류와 상기 제1 전압 간의 관계가 Is1 = (Vo1 - Vo1 x (R2 + R3)/R3)/RS이며, Is1은 상기 검출 저항에 흐르는 상기 제1 방향의 전류이고, Vo1은 상기 제1 전압이며, R2는 상기 제2 저항의 저항 값이고, R3은 상기 제3 저항의 저항 값이며, RS는 상기 검출 저항의 저항 값인, 단락 방지 검출 장치.
제6항에 있어서,
상기 검출 저항의 제1 단자에서의 전압이 상기 프로브의 위치에서의 전압보다 작고, 상기 검출 저항에 흐르는 전류의 방향이 상기 제2 방향이며, 상기 검출 저항에 흐르는 상기 제2 방향의 전류와 상기 제2 전압 간의 관계가 Is2 = (Vo2 - Vo2/R6 x (R7//(R5 + R6)))/RS이고, Is2는 상기 검출 저항에 흐르는 상기 제2 방향의 전류이고, Vo2는 상기 제2 전압이며, R5는 상기 제5 저항의 저항 값이고, R6은 상기 제6 저항의 저항 값이며, R7은 상기 제7 저항의 저항 값이고, RS는 상기 검출 저항의 저항 값인, 단락 방지 검출 장치.
사용자 단말기로서,
주변장치 인터페이스를 포함하고,
상기 사용자 단말기는 단락 방지 검출 장치를 더 포함하고, 상기 단락 방지 검출 장치는 프로브, 검출 저항, 스위칭 회로, 및 검출 회로를 포함하며; 상기 주변장치 인터페이스는 파워 포트와 접지 포트를 포함하고; 상기 프로브는 상기 파워 포트와 상기 접지 포트 사이에 배치되고, 상기 프로브의 적어도 일 부분이 상기 파워 포트와 상기 접지 포트 사이에 위치하며;
상기 검출 저항의 제1 단자가 상기 사용자 단말기의 파워 회로에 전기적으로 연결되어 상기 파워 회로로부터 보조 전압을 획득하도록 구성되고, 상기 검출 저항의 제2 단자가 상기 프로브에 전기적으로 연결되며;
상기 스위칭 회로는 상기 검출 저항의 제1 단자 및 상기 사용자 단말기의 프로세서에 전기적으로 연결되어, 상기 프로세서의 제어에 따라, 상기 검출 저항의 제1 단자가 접지되게 또는 접지되지 않게 스위칭하도록 구성되고;
상기 검출 회로는 상기 검출 저항의 2개의 단자와 상기 프로세서에 전기적으로 연결되어, 상기 검출 저항에 흐르는 단락 전류를 검출하고 또한 상기 단락 전류가 0이 아니면 상기 사용자 단말기를 제어하여 단락 경보를 발생시키거나 또는 상기 파워 회로를 턴 오프하기 위해 상기 프로세서를 트리거하도록 구성된, 사용자 단말기.
제9항에 있어서,
상기 단락 방지 검출 장치는 제2항 또는 제3항에 따른 단락 방지 검출 장치인, 사용자 단말기.
제9항에 있어서,
상기 프로브는 상기 파워 포트와 상기 접지 포트 사이에 배치되는, 사용자 단말기.
제9항에 있어서,
상기 프로브는 상기 파워 포트의 주위에 배치되는, 사용자 단말기.