[go: up one dir, main page]

KR102026168B1 - 전력 증폭 모듈 - Google Patents

전력 증폭 모듈 Download PDF

Info

Publication number
KR102026168B1
KR102026168B1 KR1020170179310A KR20170179310A KR102026168B1 KR 102026168 B1 KR102026168 B1 KR 102026168B1 KR 1020170179310 A KR1020170179310 A KR 1020170179310A KR 20170179310 A KR20170179310 A KR 20170179310A KR 102026168 B1 KR102026168 B1 KR 102026168B1
Authority
KR
South Korea
Prior art keywords
current
temperature
field effect
channel field
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170179310A
Other languages
English (en)
Other versions
KR20180104549A (ko
Inventor
쇼타 이시하라
유스케 시마무네
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20180104549A publication Critical patent/KR20180104549A/ko
Application granted granted Critical
Publication of KR102026168B1 publication Critical patent/KR102026168B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/219—Follower transistors are added at the input of the amplifier, e.g. source or emitter followers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/468—Indexing scheme relating to amplifiers the temperature being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21181—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers the supply current of a power amplifier being continuously controlled, e.g. by controlling current sources or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

(과제) 증폭기의 출력을 적정하게 제한한다.
(해결수단) 전력 증폭 모듈(10)은 입력 신호를 증폭해서 출력하는 증폭기(21, 22, 23)와, 증폭기(21, 22, 23)의 바이어스 포인트를 제어하는 바이어스 신호를 증폭기(21, 22, 23)에 공급하는 이미터 플로어 트랜지스터(Tr31, Tr32, Tr33)와, 제어전압의 변화에 추종해서 변화되는 제어전류(Iec)를 이미터 플로어 트랜지스터(Tr31, Tr32, Tr33)의 컬렉터에 공급하는 전류원(50)을 구비한다. 전류원(50)은 제어전류(Iec)를 상한치 이하로 제한한다.

Description

전력 증폭 모듈{POWER AMPLIFIER MODULE}
본 발명은 전력 증폭 모듈에 관한 것이다.
휴대전화 등의 이동통신 단말에 있어서는, 기지국에 송신하는 RF(Radio Frequency) 신호를 증폭하는 전력 증폭기가 사용되고 있다. 전력 증폭기는 RF 신호를 증폭하는 증폭기와, 증폭기의 바이어스 포인트를 제어하는 바이어스 회로를 구비하고 있다. 이러한 종류의 바이어스 회로로서, 예를 들면 특허문헌 1에 기재되어 있는 바와 같이, 증폭기에 바이어스 신호를 공급하는 이미터 플로어 트랜지스터와, 이 이미터 플로어 트랜지스터의 컬렉터에 공급되는 정전압을 생성하기 위한 정전압 생성회로를 구비한 것이 알려져 있다.
일본 특허공개 2014-171170호 공보
그러나, 증폭기를 구성하는 바이폴러 트랜지스터의 베이스·이미터간의 전압을 일정으로 구동하면, 온도 상승에 따라 컬렉터 전류가 증가한다. 컬렉터 전류의 증가에 의해서 소비전력이 증가하면, 바이폴러 트랜지스터의 온도가 상승하고, 이것에 의해 더욱 컬렉터 전류가 증가한다고 하는 열폭주가 생긴다. 증폭기에 바이어스 신호를 공급하는 이미터 플로어 트랜지스터의 컬렉터에 정전압을 공급하는 종래의 회로 구성에서는, 열폭주에 따르는 컬렉터 전류의 증가를 억제할 수 없기 때문에 증폭기의 파괴를 초래할 경우가 있다.
또한, 배터리 전압의 변동, 출력 부하의 변동, 온도 변동 등의 요인에 의해, RF 신호의 출력이 안테나 스위치의 내압을 초과하면 파워 드롭이 생길 경우가 있다. 이것은 안테나 스위치를 구성하는 전계효과 트랜지스터로부터의 전류 리크에 의한 것이다.
이러한 문제점을 감안하여, 본 발명은 증폭기의 출력을 적정하게 제한하는 것을 과제로 한다.
상술의 과제를 해결하기 위해서, 본 발명에 관한 전력 증폭 모듈은, (i) 입력 신호를 증폭해서 출력하는 증폭기와, (ii) 증폭기의 바이어스 포인트를 제어하는 바이어스 신호를 증폭기에 공급하는 이미터 플로어 트랜지스터와, (iii) 제어전압의 변화에 추종해서 변화되는 제어전류를 이미터 플로어 트랜지스터의 컬렉터에 공급하는 전류원으로서, 제어전류를 상한치 이하로 제한하는 전류원을 구비한다.
(발명의 효과)
본 발명에 관한 전력 증폭 모듈에 의하면, 증폭기의 출력을 적정하게 제한할 수 있다.
도 1은 본 발명의 실시형태 1에 관한 전력 증폭 모듈의 회로도이다.
도 2는 본 발명의 실시형태 1에 관한 전류원의 회로도이다.
도 3은 본 발명의 실시형태 1에 관한 전압 전류 변환회로의 회로도이다.
도 4는 본 발명의 실시형태 1에 관한 온도보상회로의 회로도이다.
도 5는 본 발명의 실시형태 1에 관한 온도보상회로의 대체예를 나타내는 회로도이다.
도 6은 본 발명의 실시형태 1에 관한 합성회로의 회로도이다.
도 7은 본 발명의 실시형태 1에 관한 온도 의존성 전류(It)의 온도변화를 나타내는 그래프이다.
도 8은 본 발명의 실시형태 1에 관한 온도 의존성 전압(Vt) 및 전압(Vfix)의 온도변화를 나타내는 그래프이다.
도 9는본 발명의 실시형태 1에 관한 전류(Ib1)와 전압차(Vt-Vfix)의 관계를 나타내는 그래프이다.
도 10은 본 발명의 실시형태 1에 관한 스케일링 합성된 전류(Iin-s1)의 온도변화를 나타내는 그래프이다.
도 11은 본 발명의 실시형태 1에 관한 스케일링 합성된 전류(Iin-s1)와 온도 비의존성 전류(Iin)의 관계를 나타내는 그래프이다.
도 12는 본 발명의 실시형태 2에 관한 전류원의 회로도이다.
도 13은 본 발명의 실시형태 2에 관한 오프셋 합성회로의 회로도이다.
도 14는 본 발명의 실시형태 2에 관한 온도 의존성 전류(It) 및 전류(Ifix)의 온도변화를 나타내는 그래프이다.
도 15는 본 발명의 실시형태 2에 관한 오프셋 합성된 전류(Iin-o1)의 온도변화를 나타내는 그래프이다.
도 16은 본 발명의 실시형태 2에 관한 오프셋 합성된 전류(Iin-o1)와 온도 비의존성 전류(Iin)의 관계를 나타내는 그래프이다.
도 17은 본 발명의 실시형태 3에 관한 전류원의 회로도이다.
도 18은 본 발명의 실시형태 3에 관한 온도보상회로의 회로도이다.
도 19는 본 발명의 실시형태 3에 관한 전류(Ipta1) 및 전류(Ifix1)의 온도변화를 나타내는 그래프이다.
도 20은 본 발명의 실시형태 3에 관한 온도 의존성 전류(It1)의 온도변화를 나타내는 그래프이다.
도 21은 본 발명의 실시형태 3에 관한 전류(Ipta2) 및 전류(Ifix2)의 온도변화를 나타내는 그래프이다.
도 22는본 발명의 실시형태 3에 관한 온도 의존성 전류(It2)의 온도변화를 나타내는 그래프이다.
도 23은 본 발명의 실시형태 3에 관한 스케일링 합성회로의 회로도이다.
도 24는 본 발명의 실시형태 3에 관한 온도 의존성 전압(Vt1, Vt2)의 온도변화를 나타내는 그래프이다.
도 25는 본 발명의 실시형태 3에 관한 전류(Ib2)와 전압차(Vt1-Vt2)의 관계를 나타내는 그래프이다.
도 26은 본 발명의 실시형태 3에 관한 스케일링 합성된 전류(Iin-s2)의 온도변화를 나타내는 그래프이다.
도 27은 본 발명의 실시형태 3에 관한 스케일링 합성된 전류(Iin-s2)와 온도 비의존성 전류(Iin)의 관계를 나타내는 그래프이다.
도 28은 본 발명의 실시형태 4에 관한 전류원의 회로도이다.
도 29는 본 발명의 실시형태 4에 관한 오프셋 합성회로의 회로도이다.
도 30은 본 발명의 실시형태 4에 관한 온도 의존성 전류(It1, It2)의 온도변화를 나타내는 그래프이다.
도 31은 본 발명의 실시형태 4에 관한 오프셋 합성된 전류(Iin-o2)의 온도변화를 나타내는 그래프이다.
도 32는 본 발명의 실시형태 4에 관한 오프셋 합성된 전류(Iin-o2)와 온도 비의존성 전류(Iin)의 관계를 나타내는 그래프이다.
이하, 각 도면을 참조하면서 본 발명의 실시형태에 대하여 설명한다. 여기에서, 동일한 부호는 동일한 회로소자를 나타내는 것으로 하고, 중복하는 설명은 생략한다.
도 1은 본 발명의 실시형태 1에 관한 전력 증폭 모듈(10)의 회로도이다. 전력 증폭 모듈(10)은 휴대전화 등의 이동통신 단말에 있어서 입력 신호(RFin)의 전력을 기지국에 송신하기 위해서 필요한 레벨까지 증폭하고, 증폭 신호(RFout)를 출력한다. 여기에서, 입력 신호(RFin)는 소정의 통신방식에 따라서 변조된 RF 신호이다. 전력 증폭 모듈(10)은 증폭회로(20)와 바이어스 회로(30)를 구비한다. 증폭회로(20)는 다단 접속된 복수의 증폭기(21, 22, 23)를 구비한다.
베이스밴드 IC(Integrated Circuit)(70)는 미리 정해진 통신방식에 따라서 통신정보의 부호화 및 변조를 행하고, 디지털 신호처리에 의해 베이스밴드 신호를 생성한다. RFIC(Radio Frequency Integrated Circuit)(80)는 베이스밴드 신호에 중첩된 정보에 따라서 반송파를 변조함으로써 입력 신호(RFin)를 생성한다.
증폭기(21)는 입력 신호(RFin)를 증폭해서 증폭 신호를 출력한다. 증폭기(22)는 증폭기(21)로부터 출력되는 증폭 신호를 더욱 증폭해서 증폭 신호를 출력한다. 증폭기(23)는 증폭기(22)로부터 출력되는 증폭 신호를 더욱 증폭해서 증폭 신호(RFout)를 출력한다. RFIC(80)의 출력과 증폭기(21)의 입력 사이, 증폭기(21)의 출력과 증폭기(22)의 입력 사이, 증폭기(22)의 출력과 증폭기(23)의 입력 사이, 및 증폭기(23)의 출력과 안테나 스위치(90) 사이에는, 각각 정합회로(MN1, MN2, MN3, MN4)가 배치되어 있다. 정합회로(MN1, MN2, MN3, MN4)는, 각각 전단의 회로와 후단의 회로 사이의 임피던스를 정합시킨다. 증폭 신호(RFout)는 안테나 스위치(90)를 통해서 안테나(100)로부터 송신된다. 또한, 도 1에 나타내는 예에서는, 증폭기(21, 22, 23)의 접속 단수를 3으로 하고 있지만, 증폭 신호(RFout)의 출력 레벨에 따라서 접속 단수를 임의 수로 정하면 좋다. 또한, 시분할 다중방식의 경우, 안테나 스위치(90)는 송신과 수신을 바꾸기 위해서 사용된다. 또한, 증폭회로(20)는 병렬 접속되는 복수의 증폭기를 구비해도 좋고, 이 경우, 안테나 스위치(90)는 병렬 접속되는 복수의 증폭기 중에서 선택되는 어느 하나의 증폭기로부터의 증폭 신호를 안테나(100)에 안내한다.
증폭기(21)는, 예를 들면 이미터 접지 형식의 트랜지스터(Tr21)를 구비한다. 트랜지스터(Tr21)의 베이스에는 입력 신호(RFin)가 공급되고, 그 컬렉터로부터 증폭 신호가 출력된다. 또한, 트랜지스터(Tr21)의 컬렉터는 인덕터 소자(L1)를 통해서 전원 전압(Vcc)에 접속하고 있다. 증폭기(22)는 증폭기(21)와 마찬가지로, 이미터 접지 형식의 트랜지스터(Tr22)를 구비한다. 트랜지스터(Tr22)의 베이스에는 트랜지스터(Tr21)로부터의 증폭 신호가 공급되고, 그 컬렉터로부터 더욱 증폭된 증폭 신호가 출력된다. 또한, 트랜지스터(Tr22)의 컬렉터는 인덕터 소자(L2)를 통해서 전원 전압(Vcc)에 접속하고 있다. 증폭기(23)는 증폭기(21, 22)와 마찬가지로, 이미터 접지 형식의 트랜지스터(Tr23)를 구비한다. 트랜지스터(Tr23)의 베이스에는 트랜지스터(Tr22)로부터의 증폭 신호가 공급되고, 그 컬렉터로부터 더욱 증폭된 증폭 신호(RFout)가 출력된다. 또한, 트랜지스터(Tr23)의 컬렉터는 인덕터 소자(L3)를 통해서 전원 전압(Vcc)에 접속하고 있다. 또한, 트랜지스터(Tr21, Tr22, Tr23)는, 예를 들면 헤테로 접합 바이폴러 트랜지스터이다. 또한, 증폭기(21, 22, 23)는 각각, 트랜지스터(Tr21, Tr22, Tr23)를 핑거(단위 트랜지스터)로 해서 복수의 핑거가 병렬 접속되어서 이루어지는 멀티핑거 구조를 가져도 좋다.
바이어스 회로(30)는 복수의 이미터 플로어 트랜지스터(Tr31, Tr32, Tr33)와, 제어 IC(40)를 구비하고 있다. 제어 IC(40)는 전류원(50, 60)을 구비하고 있다. 전류원(50)은 제어전압의 변화에 추종해서 변화되는 제어전류(Iec)를 이미터 플로어 트랜지스터(Tr31, Tr32, Tr33)의 각각의 컬렉터에 공급한다. 이 제어전압은 증폭 신호(RFout)의 신호레벨을 제어하기 위한 것이고, 레벨 제어전압이라고도 불린다. 본 실시형태에서는 제어전압으로서 정전압 및 램프 전압을 예시한다. 전류원(50)은 정전압 및 램프 전압 중에서, 예를 들면 통신방식에 따라 선택되는 어느 한쪽의 제어전압의 변화에 추종해서 변화되는 제어전류(Iec)를 생성 및 출력한다. 여기에서, 정전압은 그 전압값이 시간변화에 대하여 변화되지 않고 일정한 전압파형을 갖는다. 또한, 램프 전압은, 예를 들면 그 전압값이 시간변화에 대하여 선형적으로 증가하는 전압파형(예를 들면, 삼각파 또는 사다리꼴파 등)을 갖고 있다. 전류원(50)은 제어전류(Iec)를 상한치 이하로 제한한다. 이 상한치는 고정값이 아니라 제어전압의 레벨에 따라 가변이다. 전류원(60)은 정전류(Ieb)를 이미터 플로어 트랜지스터(Tr31, Tr32, Tr33)의 각각의 베이스에 공급한다. 전류원(50)으로부터 공급되는 제어전류(Iec)와, 전류원(60)으로부터 공급되는 정전류(Ieb)는, 서로 독립하여 제어된다. 전류원(50, 60)을 구별할 경우, 전자를 제 1 전류원이라고 부르고, 후자를 제 2 전류원이라고 부를 경우가 있다. 또한, 제어 IC(40)는 정전압을 이미터 플로어 트랜지스터(Tr31, Tr32, Tr33)의 각각의 베이스에 공급하기 위한 정전압원을 전류원(60)으로 바꾸어서 구비해도 좋다(후술하는 실시형태 2 내지 4에 대해서도 같다).
이미터 플로어 트랜지스터(Tr31)의 이미터는 증폭기(21)의 바이어스 포인트(동작점)을 제어하는 바이어스 신호를, 베이스 밸러스트 저항소자(R1)를 통해서 증폭기(21)에 공급한다. 이 바이어스 신호는 트랜지스터(Tr21)의 베이스에 공급된다. 마찬가지로, 이미터 플로어 트랜지스터(Tr32)의 이미터는 증폭기(22)의 바이어스 포인트를 제어하는 바이어스 신호를, 베이스 밸러스트 저항소자(R2)를 통해서 증폭기(22)에 공급한다. 이 바이어스 신호는 트랜지스터(Tr22)의 베이스에 공급된다. 또한 마찬가지로, 이미터 플로어 트랜지스터(Tr33)의 이미터는 증폭기(23)의 바이어스 포인트를 제어하는 바이어스 신호를, 베이스 밸러스트 저항소자(R3)를 통해서 증폭기(23)에 공급한다. 이 바이어스 신호는 트랜지스터(Tr23)의 베이스에 공급된다. 또한, 바이어스 신호란 바이어스 전류 또는 바이어스 전압을 의미한다.
트랜지스터(Tr21)에서는, 그 베이스·이미터간의 전압을 일정하게 구동하면 온도상승에 따라 컬렉터 전류가 증가한다. 컬렉터 전류의 증가에 의해 소비전력이 증가하면 바이폴러 트랜지스터(Tr21)의 온도가 상승하고, 이것에 의해 더욱 컬렉터 전류가 증가한다고 하는 정귀환(열폭주)이 생긴다. 한편, 이미터 플로어 트랜지스터(Tr31)의 베이스와 그라운드 사이에는 다이오드(D311, D312)가 직렬 접속되어 있다. 다이오드(D311, D312)의 순방향 전압은 온도상승에 따라 저하하는 온도 특성을 갖고 있기 때문에, 이미터 플로어 트랜지스터(Tr31)의 베이스 전위는 온도상승에 따라 저하한다. 이것에 의해, 트랜지스터(Tr21)의 열폭주를 억제할 수 있다. 마찬가지로, 이미터 플로어 트랜지스터(Tr32)의 베이스와 그라운드 사이에 직렬 접속되어 있는 다이오드(D321, D322)의 온도 특성에 의해, 이미터 플로어 트랜지스터(Tr32)의 베이스 전위는 온도상승에 따라 저하한다. 이것에 의해, 트랜지스터(Tr22)의 열폭주를 억제할 수 있다. 또한 마찬가지로, 이미터 플로어 트랜지스터(Tr33)의 베이스와 그라운드 사이에 직렬 접속되어 있는 다이오드(D331, D332)의 온도 특성에 의해 이미터 플로어 트랜지스터(Tr33)의 베이스 전위는 온도상승에 따라 저하한다. 이것에 의해, 트랜지스터(Tr23)의 열폭주를 억제할 수 있다.
도 2는 실시형태 1에 관한 전류원(50)의 회로도이다. 전류원(50)은 제어전류(Iec)의 온도변화를 억제하는 온도보상 기능을 갖고 있다. 전류원(50)은 전압 전류 변환회로(51), 온도보상회로(52), 및 합성회로(53)를 구비한다. 전압 전류 변환회로(51)는 정전압(Vconst) 및 램프 전압(Vramp)으로부터 선택되는 어느 한쪽의 제어전압을 온도 비의존성 전류(Iin)으로 변환한다. 온도보상회로(52)는 제어전류(Iec)의 온도변화를 보상하는 온도 의존성 전류(It)를 생성한다. 합성회로(53)는 온도 비의존성 전류(Iin) 및 온도 의존성 전류(It)로부터 제어전류(Iec)을 생성 및 출력한다. 합성회로(53)는 스케일링 합성회로(54) 및 출력회로(55)를 구비하고 있다. 스케일링 합성회로(54)는 온도 비의존성 전류(Iin) 및 온도 의존성 전류(It)로부터 스케일링 합성된 전류(Iin-s1)를 생성한다. 출력회로(55)는 전류(Iin-s1)로부터 제어전류(Iec)를 생성 및 출력한다.
도 3은 실시형태 1에 관한 전압 전류 변환회로(51)의 회로도이다. 전압 전류 변환회로(51)는 연산 증폭기(OP1), N채널 전계효과 트랜지스터(NM1), P채널 전계효과 트랜지스터(PM1, PM2), 및 저항소자(R4)를 구비한다. 연산 증폭기(OP1)의 비반전 입력단자에는, 정전압(Vconst) 및 램프 전압(Vramp)으로부터 선택되는 어느 한쪽의 제어전압이 입력된다. 연산 증폭기(OP1)의 출력단자는 N채널 전계효과 트랜지스터(NM1)의 게이트에 접속하고 있다. 연산 증폭기(OP1)의 반전 입력단자는 N채널 전계효과 트랜지스터(NM1)의 소스에 접속하고 있다. 또한, N채널 전계효과 트랜지스터(NM1)의 소스와 연산 증폭기(OP1)의 반전 입력단자의 접속점과 그라운드 사이에는 저항소자(R4)가 접속되어 있다. P채널 전계효과 트랜지스터(PM1)의 소스는 전원 전압(Vcc)에 접속하고 있고, P채널 전계효과 트랜지스터(PM1)의 드레인은 N채널 전계효과 트랜지스터(NM1)의 드레인에 접속하고 있다. P채널 전계효과 트랜지스터(PM1)의 소스는 전원 전압(Vcc)에 접속하고 있고, P채널 전계효과 트랜지스터(PM1)의 드레인은 N채널 전계효과 트랜지스터(NM1)의 드레인에 접속하고 있다. P채널 전계효과 트랜지스터(PM1)의 드레인은 P채널 전계효과 트랜지스터(PM1)의 게이트에 접속하고 있다. P채널 전계효과 트랜지스터(PM2)의 소스는 전원 전압(Vcc)에 접속하고 있고, P채널 전계효과 트랜지스터(PM2)의 게이트는 P채널 전계효과 트랜지스터(PM1)의 게이트에 접속하고 있다. P채널 전계효과 트랜지스터(PM1), N채널 전계효과 트랜지스터(NM1), 및 저항소자(R4)에 흐르는 전류를 I1이라고 하면, 전류(I1)는 제어전압을 저항소자(R4)의 저항값으로 나눈 값과 같다. P채널 전계효과 트랜지스터(PM2)의 드레인·소스간에는 전류(I1)에 비례하는 온도 비의존성 전류(Iin)가 흐른다. 이 온도 비의존성 전류(Iin)는 온도 특성을 갖지 않는 온도 비의존성 전류이며, 제어전압에 비례하고 있다. 따라서, 제어전압으로서 정전압(Vconst)이 선택되었을 경우, 제어전압의 변동이 없어지고, 연산 증폭기(OP1)의 비반전 입력단자에는 일정한 전압(상한치)이 입력된다. 이것에 의해, 온도 비의존성 전류(Iin)의 상한치가 설정되기 때문에, 전류원(50)의 공급하는 제어전류(Iec)를 상한치 이하로 제한하는 것이 가능해진다.
도 4는 실시형태 1에 관한 온도보상회로(52)의 회로도이다. 온도보상회로(52)는 연산 증폭기(OP2), N채널 전계효과 트랜지스터(NM2), P채널 전계효과 트랜지스터(PM3, PM4), 저항소자(R5), 및 다이오드(D1)를 구비한다. 연산 증폭기(OP2)의 비반전 입력단에는 일정한 전압(Vref)이 공급된다. 연산 증폭기(OP2)의 출력단자는 N채널 전계효과 트랜지스터(NM2)의 게이트에 접속하고 있다. 연산 증폭기(OP2)의 반전 입력단자는 N채널 전계효과 트랜지스터(NM2)의 소스에 접속하고 있다. 또한, N채널 전계효과 트랜지스터(NM2)의 소스와 연산 증폭기(OP2)의 반전 입력단자의 접속점과 그라운드 사이에는, 저항소자(R5) 및 다이오드(D1)가 직렬로 접속되어 있다. P채널 전계효과 트랜지스터(PM3)의 소스는 전원 전압(Vcc)에 접속하고 있고, P채널 전계효과 트랜지스터(PM3)의 드레인은 N채널 전계효과 트랜지스터(NM2)의 드레인에 접속하고 있다. P채널 전계효과 트랜지스터(PM3)의 드레인은 P채널 전계효과 트랜지스터(PM3)의 게이트에 접속하고 있다. P채널 전계효과 트랜지스터(PM4)의 소스는 전원 전압(Vcc)에 접속하고 있고, P채널 전계효과 트랜지스터(PM4)의 게이트는 P채널 전계효과 트랜지스터(PM3)의 게이트에 접속하고 있다. P채널 전계효과 트랜지스터(PM3), N채널 전계효과 트랜지스터(NM2), 저항소자(R5), 및 다이오드(D1)에 흐르는 전류를 I2라고 하면, 전류(I2)는 다이오드(D1)의 온도 특성에 따라 변화되는 정의 온도 특성을 갖고 있다. 다이오드(D1)의 온도 특성이, 예를 들면 도 1에 나타내는 다이오드(D311, 312, 321, 322, 331, 332)의 온도 특성과 같아지도록, P채널 전계효과 트랜지스터(PM3, PM4)의 게이트 폭 및 저항(R5)의 저항값을 조정하는 것이 바람직하다. P채널 전계효과 트랜지스터(PM4)의 드레인·소스간에는 전류(I2)에 비례하는 온도 의존성 전류(It)가 흐른다. 이 온도 의존성 전류(It)는 제어전류(Iec)의 온도변화를 보상하는 온도 의존성을 갖는 전류이다.
도 5는 실시형태 1에 관한 온도보상회로(52)의 대체예를 나타내는 회로도이다. 온도보상회로(52)는, 도 4에 나타내는 회로구성 대신에, 예를 들면 도 5에 나타내는 회로구성을 갖는 것이라도 좋다. 온도보상회로(52)는 정전류원(J1), 연산 증폭기(OP3), N채널 전계효과 트랜지스터(NM3), P채널 전계효과 트랜지스터(PM5, PM6, PM7, PM8), 저항소자(R6, R7, R8), 및 다이오드(D2, D3)를 구비한다. P채널 전계효과 트랜지스터(PM5, PM6)는 커런트 미러 접속되어 있다. P채널 전계효과 트랜지스터(PM5)의 소스는 전원 전압(Vcc)에 접속하고 있다. P채널 전계효과 트랜지스터(PM5)의 드레인·소스간에는 정전류원(J1)으로부터 공급되는 정전류가 흐른다. P채널 전계효과 트랜지스터(PM6)의 소스는 전원 전압(Vcc)에 접속하고, P채널 전계효과 트랜지스터(PM6)의 드레인은 N채널 전계효과 트랜지스터(NM3)의 드레인에 접속하고 있다. N채널 전계효과 트랜지스터(NM3)의 게이트는 연산 증폭기(OP3)의 출력단자에 접속하고, N채널 전계효과 트랜지스터(NM3)의 소스는 그라운드에 접속하고 있다.
P채널 전계효과 트랜지스터(PM7)의 소스는 전원 전압(Vcc)에 접속하고, P채널 전계효과 트랜지스터(PM7)의 게이트는 P채널 전계효과 트랜지스터(PM6)의 드레인에 접속하고 있다. 마찬가지로, P채널 전계효과 트랜지스터(PM8)의 소스는 전원 전압(Vcc)에 접속하고, P채널 전계효과 트랜지스터(PM8)의 게이트는 P채널 전계효과 트랜지스터(PM6)의 드레인에 접속하고 있다.
연산 증폭기(OP3)의 비반전 입력단자와 그라운드 사이에는 다이오드(D2)가 접속되어 있고, 연산 증폭기(OP3)의 비반전 입력단자와 P채널 전계효과 트랜지스터(PM7)의 드레인 사이에는 저항소자(R6)가 접속되어 있다. 연산 증폭기(OP3)의 반전 입력단자와 그라운드 사이에는, 저항소자(R8)와, 병렬 접속된 복수의 다이오드(D3)가 직렬로 접속되어 있다. 연산 증폭기(OP3)의 반전 입력단자와 P채널 전계효과 트랜지스터(PM7)의 드레인 사이에는 저항소자(R7)가 접속되어 있다.
연산 증폭기(OP3)의 비반전 입력단자에는 다이오드(D2)의 온도 특성을 반영한 전압이 입력되고, 연산 증폭기(OP3)의 반전 입력단자에는 복수의 다이오드(D3)의 온도 특성을 반영한 전압이 입력된다. 저항소자(R6, R7, R8)의 각 저항값을 조정함으로써, P채널 전계효과 트랜지스터(PM8)의 드레인으로부터 출력되는 온도 의존성 전류(It)에 정의 온도 특성을 갖게 할 수 있다. 이 온도 의존성 전류(It)는 제어전류(Iec)의 온도변화를 보상하는 온도 의존성을 갖는 전류이다.
도 6은 실시형태 1에 관한 합성회로(53)의 회로도이다. 합성회로(53)는 스케일링 합성회로(54) 및 출력회로(55)를 구비하고 있다. 스케일링 합성회로(54)는 N채널 전계효과 트랜지스터(NM4, NM5, NM6), P채널 전계효과 트랜지스터(PM9, PM10), 및 저항소자(R9)를 구비한다. P채널 전계효과 트랜지스터(PM9, PM10)의 각각의 소스는 접속되어 있고, 그 접속점에 온도 비의존성 전류(Iin)가 공급된다. P채널 전계효과 트랜지스터(PM9)의 게이트에는 전압(Vt)이 공급된다. 이 전압(Vt)은 온도 의존성 전류(It)가 흐르는 저항소자(R9)의 전압과 같은 온도 의존성 전압이다. P채널 전계효과 트랜지스터(PM9)의 드레인은 N채널 전계효과 트랜지스터(NM4)의 드레인에 접속하고 있다. N채널 전계효과 트랜지스터(NM4)의 게이트는 N채널 전계효과 트랜지스터(NM4)의 드레인에 접속하고 있고, N채널 전계효과 트랜지스터(NM4)의 소스는 그라운드에 접속하고 있다. P채널 전계효과 트랜지스터(PM10)의 게이트에는 전압(Vfix)이 공급된다. P채널 전계효과 트랜지스터(PM10)의 드레인은 N채널 전계효과 트랜지스터(NM5)의 드레인에 접속하고 있다. N채널 전계효과 트랜지스터(NM5)의 게이트는 N채널 전계효과 트랜지스터(NM5)의 드레인에 접속하고 있고, N채널 전계효과 트랜지스터(NM5)의 소스는 그라운드에 접속하고 있다. 또한, N채널 전계효과 트랜지스터(NM5, NM6)는 커런트 미러 접속되어 있다.
저항소자(R9)를 흐르는 온도 의존성 전류(It)는 온도증가에 따라 그 전류값이 증가하는 정의 온도 특성을 갖고 있다(도 7 참조). 온도변화에 대한 온도 의존성 전류(It)의 변화량은 일정하기 때문에, 온도 의존성 전류(It)는 1차(직선)의 변화 특성을 갖고 있다. 이 때문에, P채널 전계효과 트랜지스터(PM9)의 게이트에 공급되는 전압(Vt)은 온도증가에 따라 그 전압값이 증가하는 정의 온도 특성을 갖고 있다(도 8 참조). 한편, P채널 전계효과 트랜지스터(PM10)의 게이트에 공급되는 전압(Vfix)은 온도 의존성을 갖지 않는 일정 전압이다(도 8 참조). 전압(Vt) 및 전압(Vfix)은, 상온(예를 들면, 25℃)에 있어서 일치하고 있다. 상온보다 고온으로 되면 전압(Vt)은 전압(Vfix)보다 커지고, 상온보다 저온으로 되면 전압(Vt)은 전압(Vfix)보다 작아진다. P채널 전계효과 트랜지스터(PM9) 및 N채널 전계효과 트랜지스터(NM4)의 각각의 채널에 흐르는 전류를 Ia1이라고 한다. 또한, P채널 전계효과 트랜지스터(PM10) 및 N채널 전계효과 트랜지스터(NM5)의 각각의 채널에 흐르는 전류를 Ib1이라고 한다. 이 때, Iin=(Ia1+Ib1)의 관계가 성립한다. 전류(Ib1)는 전압(Vt)과 전압(Vfix)의 차(Vt-Vfix)에 비례한다(도 9 참조). N채널 전계효과 트랜지스터(NM6)의 드레인·소스간에 흐르는 전류(Iin-s1)는 전류(Ib1)에 비례한다. 이와 같이 하여, 온도 비의존성 전류(Iin) 및 온도 의존성 전류(It)로부터 스케일링 합성된 전류(Iin-s1)를 생성할 수 있다. 전류(Iin-s1)는 온도증가에 따라 그 전류값이 증가하는 정의 온도 특성을 갖고 있다(도 10 참조). 온도 비의존성 전류(Iin)의 값을 가로축에 취하고, 전류(Iin-s1)의 값을 세로축에 취하면, 도 11에 나타내는 바와 같은 그래프가 얻어진다. 상온보다 저온으로 되면 그래프의 구배는 완만하게 되고, 상온보다 고온으로 되면 그래프의 구배는 급해진다. 스케일링 합성에서는 어느 그래프나 원점을 지나고 있고, 온도에 따라 그래프의 구배를 제어하고 있다. 여기에서, 도 11에 나타내는 그래프의 구배는 온도 비의존성 전류(Iin)에 대한 전류(Iin-s1)의 비이다. 이와 같이, 스케일링 합성에서는 온도에 따라 온도 비의존성 전류(Iin)에 대한 전류(Iin-s1)의 비를 조정하고 있다. 이 비를 보정계수라고 부르면, 스케일링 합성회로(54)는 온도에 따른 보정계수를 온도 비의존성 전류(Iin)에 곱해서 전류(Iin-s1)를 생성하는 기능을 갖고 있다.
여기에서, 도 6의 설명으로 되돌아온다. 출력회로(55)는 정전류원(J2), 연산 증폭기(OP4), N채널 전계효과 트랜지스터(NM6, NM7, NM8, NM9, NM10), 및 P채널 전계효과 트랜지스터(PM11, PM12, PM13, PM14)를 구비하고 있다. 연산 증폭기(OP4)의 반전 입력단자에는 전압(Vset)이 공급된다. 연산 증폭기(OP4)의 비반전 입력단자는 P채널 전계효과 트랜지스터(PM13)의 드레인에 접속하고, 연산 증폭기(OP4)의 출력단자는 P채널 전계효과 트랜지스터(PM11)의 게이트에 접속하고 있다. P채널 전계효과 트랜지스터(PM11)의 소스는 전원 전압(Vcc)에 접속되어 있고, P채널 전계효과 트랜지스터(PM11)의 드레인은 P채널 전계효과 트랜지스터(PM13)의 소스에 접속되어 있다. P채널 전계효과 트랜지스터(PM12)의 소스는 전원 전압(Vcc)에 접속되어 있고, P채널 전계효과 트랜지스터(PM12)의 드레인은 P채널 전계효과 트랜지스터(PM14)의 소스에 접속되어 있다. P채널 전계효과 트랜지스터(PM11)의 게이트는 P채널 전계효과 트랜지스터(PM12)의 게이트에 접속하고 있다. P채널 전계효과 트랜지스터(PM13)의 게이트는 P채널 전계효과 트랜지스터(PM14)의 게이트에 접속하고 있다. P채널 전계효과 트랜지스터(PM14)의 게이트는 P채널 전계효과 트랜지스터(PM14)의 드레인에 접속되어 있다.
N채널 전계효과 트랜지스터(NM6, NM7)의 각각의 게이트는 N채널 전계효과 트랜지스터(NM5)의 게이트에 접속하고 있다. N채널 전계효과 트랜지스터(NM6)의 드레인은 P채널 전계효과 트랜지스터(PM13)의 드레인에 접속하고 있다. N채널 전계효과 트랜지스터(NM7)의 드레인은 P채널 전계효과 트랜지스터(PM14)의 드레인에 접속하고 있다. N채널 전계효과 트랜지스터(NM6, NM7)의 각각의 소스는 그라운드에 접속하고 있다.
N채널 전계효과 트랜지스터(NM8)의 드레인에는 전원 전압(Vcc)에 접속하는 정전류원(J2)으로부터 정전류가 공급된다. N채널 전계효과 트랜지스터(NM8)의 게이트는 N채널 전계효과 트랜지스터(NM8)의 드레인에 접속되어 있다. N채널 전계효과 트랜지스터(NM8)의 소스는 그라운드에 접속되어 있다. N채널 전계효과 트랜지스터(NM9)의 드레인은 P채널 전계효과 트랜지스터(PM13)의 소스에 접속되어 있다. N채널 전계효과 트랜지스터(NM9)의 게이트는 N채널 전계효과 트랜지스터(NM8)의 게이트에 접속되어 있다. N채널 전계효과 트랜지스터(NM9)의 소스는 그라운드에 접속되어 있다. N채널 전계효과 트랜지스터(NM10)의 드레인은 P채널 전계효과 트랜지스터(PM12)의 드레인에 접속되어 있다. N채널 전계효과 트랜지스터(NM10)의 게이트는 N채널 전계효과 트랜지스터(NM8)의 드레인에 접속되어 있다. N채널 전계효과 트랜지스터(NM10)의 소스는 그라운드에 접속되어 있다. N채널 전계효과 트랜지스터(NM10)의 드레인과 P채널 전계효과 트랜지스터(PM12)의 드레인을 접속하는 전류경로로부터 분기되는 전류경로를 통해서 제어전류(Iec)가 출력된다.
N채널 전계효과 트랜지스터(NM9, NM10)의 각각에 흐르는 전류를 I9, I10이라고 하면, 전류(I9, I10)는 정전류원(J2)으로부터 공급되는 전류에 비례하고 있다. N채널 전계효과 트랜지스터(NM7)에 흐르는 전류를 I7이라고 하면, 전류(I7)는 전류(Iin-s1)에 비례하고 있다. P채널 전계효과 트랜지스터(PM11, PM12)의 각각에 흐르는 전류를 I11, I12라고 하면, 전류(I12)는 전류(I11)에 비례하고 있다. 또한, 전류(I11)는 전류(I9)와 전류(Iin-s1)의 합으로 된다. 전류(I12)는 전류(I7)와 전류(I10)와 제어전류(Iec)의 합으로 된다. 이와 같이, 출력회로(55)는 전류(Iin-s1)를 기초로 제어전류(Iec)를 생성 및 출력하는 기능을 갖고 있다.
실시형태 1에 의하면, 전류원(50)은 이미터 플로어 트랜지스터(Tr31, Tr32, Tr33)의 컬렉터에 공급되는 제어전류(Iec)를 상한치 이하로 제한할 수 있다. 이것에 의해, 트랜지스터(Tr21, Tr22, Tr23)의 열폭주에 따르는 컬렉터 전류의 증가를 억제할 수 있다. 또한, 제어 IC(40)는 정전류(Ieb)를 이미터 플로어 트랜지스터(Tr31, Tr32, Tr33)의 베이스에 공급하는 전류원(60)을 더 구비하고 있기 때문에, 트랜지스터(Tr21, Tr22, Tr23)의 열폭주에 따르는 컬렉터 전류의 증가를 효과적으로 억제할 수 있다. 또한, 1차의 변화 특성을 갖는 온도 의존성 전류(It) 및 온도 비의존성 전류(Iin)를 스케일링 합성함으로써 제어전류(Iec)의 온도변화를 보상할 수 있다. 또한, 제어전류(Iec)의 제한을 통해서 증폭기(21, 22, 23)로부터의 출력을 적정하게 제한함으로써, 안테나 스위치(90)를 구성하는 전계효과 트랜지스터로부터의 전류 리크에 의한 파워 드롭을 회피할 수 있다.
도 12는 실시형태 2에 관한 전류원(50)의 회로도이다. 실시형태 2에 관한 전류원(50)의 합성회로(53)는, 실시형태 1의 스케일링 합성회로(54) 대신에 오프셋 합성회로(56)를 구비하고 있는 점에서 실시형태 1에 관한 전류원(50)의 합성회로(53)와는 상위하다. 오프셋 합성회로(56)는 온도 비의존성 전류(Iin) 및 온도 의존성 전류(It)로부터 오프셋 합성된 전류(Iin-o1)를 생성한다. 출력회로(55)는 전류(Iin-o1)를 기초로 제어전류(Iec)를 생성 및 출력한다. 또한, 온도 의존성 전류(It)는 1차의 변화 특성을 갖고 있다.
도 13은 실시형태 2에 관한 오프셋 합성회로(56)의 회로도이다. 실시형태 2에 관한 출력회로(55)의 회로구성은 실시형태 1에 관한 출력회로(55)의 회로구성으과 같기 때문에, 오프셋 합성회로(56)의 회로구성에 대하여 설명한다. 오프셋 합성회로(56)는 정전류원(J3), 및 N채널 전계효과 트랜지스터(NM11, NM12, NM13, NM14)를 구비한다. N채널 전계효과 트랜지스터(NM11)의 드레인에는 전원 전압(Vcc)에 접속하는 정전류원(J3)으로부터 정전류가 공급된다. N채널 전계효과 트랜지스터(NM11)의 소스는 그라운드에 접속하고 있다. N채널 전계효과 트랜지스터(NM11)의 게이트는 N채널 전계효과 트랜지스터(NM12)의 게이트에 접속하고 있다. N채널 전계효과 트랜지스터(NM11)의 드레인은 N채널 전계효과 트랜지스터(NM11)의 게이트에 접속하고 있다. N채널 전계효과 트랜지스터(NM12, NM13)의 드레인은 상호로 접속되어 있고, 그 접속점에는 온도 의존성 전류(It) 및 온도 비의존성 전류(Iin)가 공급된다. N채널 전계효과 트랜지스터(NM12, NM13)의 각각의 소스는 그라운드에 접속하고 있다. N채널 전계효과 트랜지스터(NM13)의 게이트는 N채널 전계효과 트랜지스터(NM13)의 드레인에 접속하고 있다. N채널 전계효과 트랜지스터(NM14)의 게이트는 N채널 전계효과 트랜지스터(NM13)의 게이트에 접속하고 있다. N채널 전계효과 트랜지스터(NM14)의 소스는 그라운드에 접속하고 있다.
N채널 전계효과 트랜지스터(NM12)의 드레인·소스간에 흐르는 전류를 Ifix 라고 하면, 전류(Ifix)는 정전류원(J3)으로부터 공급되는 정전류에 비례하고, 또한 온도 의존성을 갖지 않는 고정 전류이다(도 14 참조). 온도 의존성 전류(It) 및 전류(Ifix)는 상온에 있어서 일치하고 있다. 상온보다 고온으로 되면 온도 의존성 전류(It)는 전류(Ifix)보다 커지고, 상온보다 저온으로 되면 온도 의존성 전류(It)는 전류(Ifix)보다 작아진다. N채널 전계효과 트랜지스터(NM13)의 드레인·소스간에 흐르는 전류는 (Iin+It-Ifix)로 된다. N채널 전계효과 트랜지스터(NM14)의 드레인·소스간에 흐르는 전류(Iin-o1)는 (Iin+It-Ifix)에 비례한다. 이와 같이 하여, 온도 비의존성 전류(Iin) 및 온도 의존성 전류(It)로부터 오프셋 합성된 전류(Iin-o1)를 생성할 수 있다. 전류(Iin-o1)는 온도증가에 따라 그 전류값이 증가하는 정의 온도 특성을 갖고 있다(도 15 참조). 온도 비의존성 전류(Iin)의 값을 가로축에 취하고, 전류(Iin-o1)의 값을 세로축에 취하면, 도 16에 나타내는 바와 같은 그래프가 얻어진다. 상온, 저온, 및 고온의 각각에 있어서의 그래프의 구배는 같지만, 오프셋 합성에서는 고온으로 될수록 온도 비의존성 전류(Iin)의 값에 가산되는 보정값이 커진다. 이 보정값을 전류 보정값이라고 부르면, 오프셋 합성회로(56)는 온도에 따른 전류 보정값을 온도 비의존성 전류(Iin)에 가산해서 전류(Iin-o1)를 생성하는 기능을 갖고 있다. 여기에서, 도 16의 그래프의 구배는 온도 비의존성 전류(Iin)에 대한 전류(Iin-o1)의 비이다.
실시형태 2에 의하면, 1차의 변화 특성을 갖는 온도 의존성 전류(It) 및 온도 비의존성 전류(Iin)를 오프셋 합성함으로써 제어전류(Iec)의 온도변화를 보상할 수 있다.
도 17은 실시형태 3에 관한 전류원(50)의 회로도이다. 실시형태 3에 관한 전류원(50)은 실시형태 1의 온도보상회로(52) 대신에 온도보상회로(57)를 구비하고 있는 점에서 실시형태 1에 관한 전류원(50)과는 상위하다. 또한, 실시형태 3에 관한 전류원(50)의 합성회로(53)는 실시형태 1의 스케일링 합성회로(54) 대신에 스케일링 합성회로(58)를 구비하고 있는 점에서 실시형태 1에 관한 전류원(50)의 합성회로(53)와는 상위하다. 온도보상회로(57)는 제어전류(Iec)의 온도변화를 보상하는 온도 의존성 전류(It1, It2)를 생성한다. 스케일링 합성회로(58)는 온도 비의존성 전류(Iin) 및 온도 의존성 전류(It1, It2)로로부터 스케일링 합성된 전류(Iin-s2)를 생성한다. 출력회로(55)는 전류(Iin-s2)를 기초로 제어전류(Iec)를 생성 및 출력한다.
도 18은 실시형태 3에 관한 온도보상회로(57)의 회로도이다. 온도보상회로(57)는 정전류원(J4), 연산 증폭기(OP5), N채널 전계효과 트랜지스터(NM15, NM16, NM17, NM18, NM19), P채널 전계효과 트랜지스터(PM15, PM16, PM17, PM18, PM19, PM20, PM21, PM22, PM23, PM24), 저항소자(R10), 및 다이오드(D4)를 구비하고 있다. 연산 증폭기(OP5)의 비반전 입력단에는 일정한 전압(Vref)이 공급된다. 연산 증폭기(OP5)의 출력단자는 N채널 전계효과 트랜지스터(NM15)의 게이트에 접속하고 있다. 연산 증폭기(OP5)의 반전 입력단자는 N채널 전계효과 트랜지스터(NM15)의 소스에 접속하고 있다. 또한, N채널 전계효과 트랜지스터(NM15)의 소스와 연산 증폭기(OP5)의 반전 입력단자의 접속점과 그라운드 사이에는, 저항소자(R10) 및 다이오드(D4)가 직렬로 접속되어 있다. P채널 전계효과 트랜지스터(PM15)의 소스는 전원 전압(Vcc)에 접속하고 있고, P채널 전계효과 트랜지스터(PM15)의 드레인은 N채널 전계효과 트랜지스터(NM15)의 드레인에 접속하고 있다. P채널 전계효과 트랜지스터(PM15)의 게이트는 P채널 전계효과 트랜지스터(PM15)의 드레인에 접속되어 있다.
P채널 전계효과 트랜지스터(PM17)의 소스는 전원 전압(Vcc)에 접속하고 있다. P채널 전계효과 트랜지스터(PM17)의 드레인·소스간에는 정전류원(J4)으로부터 공급되는 정전류가 흐른다. P채널 전계효과 트랜지스터(PM17)의 게이트는 P채널 전계효과 트랜지스터(PM17)의 드레인에 접속되어 있다. P채널 전계효과 트랜지스터(PM16)의 소스는 전원 전압(Vcc)에 접속하고 있다. P채널 전계효과 트랜지스터(PM16)의 게이트는 P채널 전계효과 트랜지스터(PM15)의 게이트에 접속하고 있다. P채널 전계효과 트랜지스터(PM16)의 드레인은 N채널 전계효과 트랜지스터(NM16)의 드레인에 접속하고 있다. P채널 전계효과 트랜지스터(PM18)의 소스는 전원 전압(Vcc)에 접속하고 있다. P채널 전계효과 트랜지스터(PM18)의 게이트는 P채널 전계효과 트랜지스터(PM17)의 게이트에 접속하고 있다. P채널 전계효과 트랜지스터(PM18)의 드레인은 N채널 전계효과 트랜지스터(NM17)의 드레인에 접속하고 있다. N채널 전계효과 트랜지스터(NM16)의 드레인은 N채널 전계효과 트랜지스터(NM16)의 소스에 접속하고 있다. N채널 전계효과 트랜지스터(NM16)의 게이트는 N채널 전계효과 트랜지스터(NM17)의 게이트에 접속하고 있다. N채널 전계효과 트랜지스터(NM16, NM17)의 각각의 소스는 그라운드에 접속하고 있다.
P채널 전계효과 트랜지스터(PM19)의 소스는 전원 전압(Vcc)에 접속하고 있다. P채널 전계효과 트랜지스터(PM19)의 게이트는 P채널 전계효과 트랜지스터(PM19)의 드레인에 접속하고 있다. P채널 전계효과 트랜지스터(PM19)의 드레인은 N채널 전계효과 트랜지스터(NM17)의 드레인에 접속하고 있다. P채널 전계효과 트랜지스터(PM20)의 소스는 전원 전압(Vcc)에 접속하고 있다. P채널 전계효과 트랜지스터(PM20)의 게이트는 P채널 전계효과 트랜지스터(PM19)의 게이트에 접속하고 있다.
P채널 전계효과 트랜지스터(PM21)의 소스는 전원 전압(Vcc)에 접속하고 있다. P채널 전계효과 트랜지스터(PM21)의 게이트는 P채널 전계효과 트랜지스터(PM17)의 게이트에 접속하고 있다. P채널 전계효과 트랜지스터(PM21)의 드레인은 N채널 전계효과 트랜지스터(NM18)의 드레인에 접속하고 있다. P채널 전계효과 트랜지스터(PM22)의 소스는 전원 전압(Vcc)에 접속하고 있다. P채널 전계효과 트랜지스터(PM22)의 게이트는 P채널 전계효과 트랜지스터(PM16)의 게이트에 접속하고 있다. P채널 전계효과 트랜지스터(PM22)의 드레인은 N채널 전계효과 트랜지스터(NM19)의 드레인에 접속하고 있다. N채널 전계효과 트랜지스터(NM18)의 드레인은 N채널 전계효과 트랜지스터(NM18)의 게이트에 접속하고 있다. N채널 전계효과 트랜지스터(NM18)의 게이트는 N채널 전계효과 트랜지스터(NM19)의 게이트에 접속하고 있다. N채널 전계효과 트랜지스터(NM18, NM19)의 각각의 소스는 그라운드에 접속하고 있다.
P채널 전계효과 트랜지스터(PM23)의 소스는 전원 전압(Vcc)에 접속하고 있다. P채널 전계효과 트랜지스터(PM23)의 게이트는 P채널 전계효과 트랜지스터(PM24)의 게이트에 접속하고 있다. P채널 전계효과 트랜지스터(PM23)의 드레인은 N채널 전계효과 트랜지스터(NM19)의 드레인에 접속하고 있다. P채널 전계효과 트랜지스터(PM23)의 게이트는 P채널 전계효과 트랜지스터(PM23)의 드레인에 접속하고 있다. P채널 전계효과 트랜지스터(PM24)의 소스는 전원 전압(Vcc)에 접속하고 있다.
P채널 전계효과 트랜지스터(PM15), N채널 전계효과 트랜지스터(NM15), 저항소자(R10), 및 다이오드(D4)에 흐르는 전류를 I15라고 한다. 전류(I15)는 다이오드(D4)의 온도 특성에 따라 변화되는 정의 온도 특성을 갖고 있다. 다이오드(D4)의 온도 특성은, 예를 들면 도 1에 나타내는 다이오드(D311, 312, 321, 322, 331, 332)의 온도 특성과 같은 것이 바람직하다.
N채널 전계효과 트랜지스터(NM17)의 드레인·소스간에 흐르는 전류를 Iptat1이라고 한다. P채널 전계효과 트랜지스터(PM15, PM16), 및 N채널 전계효과 트랜지스터(NM16, NM17)는 커런트 미러 접속되어 있기 때문에, 전류(Iptat1)는 전류(I15)에 비례한다. P채널 전계효과 트랜지스터(PM18)의 드레인·소스간에 흐르는 전류를 Ifix1이라고 한다. P채널 전계효과 트랜지스터(PM17, PM18)는 커런트 미러 접속되어 있기 때문에, 전류(Ifix1)는 정전류원(J4)으로부터 공급되는 정전류에 비례하고, 또한 온도 의존성을 갖지 않는 고정 전류이다(도 19 참조). 전류(Iptat1) 및 전류(Ifix1)는 상온에 있어서 일치하고 있다. 상온보다 고온으로 되면 전류(Iptat1)는 전류(Ifix1)보다 커지고, 상온보다 저온으로 되면 전류(Iptat1)는 전류(Ifix1)보다 작아진다. P채널 전계효과 트랜지스터(PM19)의 드레인·소스간에는, 상온 이상의 온도에 있어서 전류(Iptat1)로부터 전류(Ifix1)를 뺀 전류가 흐른다. P채널 전계효과 트랜지스터(PM20)의 드레인·소스간에는 P채널 전계효과 트랜지스터(PM19)의 드레인·소스간에 흐르는 전류에 비례하는 온도 의존성 전류(It1)가 흐른다. 이 온도 의존성 전류(It1)는 상온 이상의 온도에 있어서의 제어전류(Iec)의 온도변화를 보상하는 온도 의존성을 갖는 전류이다(도 20 참조).
P채널 전계효과 트랜지스터(PM22)의 드레인·소스간에 흐르는 전류를 Iptat2라고 한다. P채널 전계효과 트랜지스터(PM15, PM16, PM22)는 커런트 미러 접속되어 있기 때문에, 전류(Iptat2)는 전류(I15)에 비례한다. P채널 전계효과 트랜지스터(PM21)의 드레인·소스간에 흐르는 전류를 Ifix2라고 한다. P채널 전계효과 트랜지스터(PM17, PM21)는 커런트 미러 접속되어 있기 때문에, 전류(Ifix2)는 정전류원(J4)으로부터 공급되는 정전류에 비례하고, 또한 온도 의존성을 갖지 않는 고정 전류이다(도 21 참조). 전류(Iptat2) 및 전류(Ifix2)는 상온에 있어서 일치하고 있다. 상온보다 고온으로 되면 전류(Iptat2)는 전류(Ifix2)보다 커지고, 상온보다 저온으로 되면 전류(Iptat2)는 전류(Ifix2)보다 작아진다. P채널 전계효과 트랜지스터(PM23)의 드레인·소스간에는, 상온 미만의 온도에 있어서 전류(Ifix2)로부터 전류(Iptat2)를 뺀 전류가 흐른다. P채널 전계효과 트랜지스터(PM24)의 드레인·소스간에는, P채널 전계효과 트랜지스터(PM23)의 드레인·소스간에 흐르는 전류에 비례하는 온도 의존성 전류(It2)가 흐른다. 이 온도 의존성 전류(It2)는 상온 미만의 온도에 있어서의 제어전류(Iec)의 온도변화를 보상하는 온도 의존성을 갖는 전류이다(도 22 참조).
상온 이상의 온도에 있어서의, 온도변화에 대한 온도 의존성 전류(It1)의 변화량과, 상온 미만의 온도에 있어서의, 온도변화에 대한 온도 의존성 전류(It2)의 변화량은 서로 다르기 때문에, 온도 의존성 전류(It1, It2)는 2차의 변화 특성을 갖고 있다.
도 23은 실시형태 3에 관한 스케일링 합성회로(58)의 회로도이다. 실시형태 3에 관한 출력회로(55)의 회로구성은 실시형태 1에 관한 출력회로(55)의 회로구성과 같기 때문에, 스케일링 합성회로(58)의 회로구성에 대하여 설명한다. 스케일링 합성회로(58)는 N채널 전계효과 트랜지스터(NM20, NM21, NM22), P채널 전계효과 트랜지스터(PM25, PM26), 및 저항소자(R11, R12)를 구비한다. P채널 전계효과 트랜지스터(PM25, PM26)의 각각의 소스는 접속되어 있고, 그 접속점에 온도 비의존성 전류(Iin)가 공급된다. P채널 전계효과 트랜지스터(PM25)의 게이트에는 전압(Vt1)이 공급된다. 이 전압(Vt1)은 온도 의존성 전류(It1)가 흐르는 저항소자(R11)의 전압과 같은 온도 의존성 전압이다. P채널 전계효과 트랜지스터(PM25)의 드레인은 N채널 전계효과 트랜지스터(NM20)의 드레인에 접속하고 있다. N채널 전계효과 트랜지스터(NM20)의 게이트는 N채널 전계효과 트랜지스터(NM20)의 드레인에 접속하고 있고, N채널 전계효과 트랜지스터(NM20)의 소스는 그라운드에 접속하고 있다. P채널 전계효과 트랜지스터(PM26)의 게이트에는 전압(Vt2)이 공급된다. 이 전압(Vt2)은 온도 의존성 전류(It2)가 흐르는 저항소자(R12)의 전압과 같은 온도 의존성 전압이다. P채널 전계효과 트랜지스터(PM26)의 드레인은 N채널 전계효과 트랜지스터(NM21)의 드레인에 접속하고 있다. N채널 전계효과 트랜지스터(NM21)의 게이트는 N채널 전계효과 트랜지스터(NM21)의 드레인에 접속하고 있고, N채널 전계효과 트랜지스터(NM21)의 소스는 그라운드에 접속하고 있다. 또한, N채널 전계효과 트랜지스터(NM21, NM22)는 커런트 미러 접속되어 있다.
전압(Vt1)은 상온 이상에 있어서, 온도증가에 따라 그 전압값이 증가하는 정의 온도 특성을 갖고, 전압(Vt2)은 상온 미만에 있어서, 온도증가에 따라 그 전압값이 감소하는 부의 온도 특성을 갖고 있다(도 24 참조). 전압(Vt1) 및 전압(Vt2)은 상온에 있어서 일치한다. 상온보다 고온에서는 전압(Vt2)의 값은 제로이며, 상온보다 저온에서는 전압(Vt1)의 값은 제로이다. P채널 전계효과 트랜지스터(PM25) 및 N채널 전계효과 트랜지스터(NM20)의 각각의 채널에 흐르는 전류를 Ia2라고 한다. 또한, P채널 전계효과 트랜지스터(PM26) 및 N채널 전계효과 트랜지스터(NM21)의 각각의 채널에 흐르는 전류를 Ib2라고 한다. 이 때, Iin=(Ia2+Ib2)의 관계가 성립한다. 전류(Ib2)는 전압(Vt1)과 전압(Vt2)의 차(Vt1-Vt2)에 비례한다(도 25 참조). N채널 전계효과 트랜지스터(NM22)의 드레인·소스간에 흐르는 전류(Iin-s2)는 전류(Ib2)에 비례한다. 이와 같이 하여, 온도 비의존성 전류(Iin) 및 온도 의존성 전류(It1, It2)로부터 스케일링 합성된 전류(Iin-s2)를 생성할 수 있다. 전류(Iin-s2)는 온도증가에 따라 그 전류값이 증가하는 정의 온도 특성을 갖고 있고, 상온 이상의 온도에 있어서의 온도 보정값과 상온 미만의 온도에 있어서의 온도 보정값이 다르다(도 26 참조). 온도 비의존성 전류(Iin)의 값을 가로축에 취하고, 전류(Iin-s2)의 값을 세로축에 취하면, 도 27에 나타내는 바와 같은 그래프가 얻어진다. 상온보다 저온으로 되면 그래프의 구배는 완만해지고, 상온보다 고온으로 되면 그래프의 구배는 급해진다. 스케일링 합성에서는 어느 그래프나 원점을 지나고 있고, 온도에 따라 그래프의 구배를 제어하고 있다. 여기에서, 도 27에 나타내는 그래프의 구배는 온도 비의존성 전류(Iin)에 대한 전류(Iin-s2)의 비이다. 이와 같이, 스케일링 합성에서는 온도에 따라 온도 비의존성 전류(Iin)에 대한 전류(Iin-s2)의 비를 조정하고 있다. 이 비를 보정계수라고 부르면, 스케일링 합성회로(58)는 온도에 따른 보정계수를 온도 비의존성 전류(Iin)에 곱해서 전류(Iin-s2)를 생성하는 기능을 갖고 있다.
실시형태 3에 의하면, 2차의 변화 특성을 갖는 온도 의존성 전류(It1, It2) 및 온도 비의존성 전류(Iin)를 스케일링 합성함으로써 제어전류(Iec)의 온도변화를 보상할 수 있다.
도 28은 실시형태 4에 관한 전류원(50)의 회로도이다. 실시형태 4에 관한 전류원(50)의 합성회로(53)는, 실시형태 3의 스케일링 합성회로(58) 대신에 오프셋 합성회로(59)를 구비하고 있는 점에서 실시형태 3에 관한 전류원(50)의 합성회로(53)와는 상위하다. 오프셋 합성회로(59)는 온도 비의존성 전류(Iin) 및 온도 의존성 전류(It1, It2)로부터 오프셋 합성된 전류(Iin-o2)를 생성한다. 출력회로(55)는 전류(Iin-o2)로부터 제어전류(Iec)를 생성 및 출력한다. 또한, 온도 의존성 전류(It1, It2)는 2차의 변화 특성을 갖고 있다.
도 29는 실시형태 4에 관한 오프셋 합성회로(59)의 회로도이다. 실시형태 4에 관한 출력회로(55)의 회로구성은 실시형태 1에 관한 출력회로(55)의 회로구성과 같기 때문에, 오프셋 합성회로(59)의 회로구성에 대하여 설명한다. 오프셋 합성회로(59)는 N채널 전계효과 트랜지스터(NM23, NM24, NM25, NM26)를 구비한다. N채널 전계효과 트랜지스터(NM23)의 드레인에는 온도 의존성 전류(It2)가 공급된다. N채널 전계효과 트랜지스터(NM23)의 드레인은 N채널 전계효과 트랜지스터(NM23)의 게이트에 접속하고 있다. N채널 전계효과 트랜지스터(NM23)의 게이트는 N채널 전계효과 트랜지스터(NM24)의 게이트에 접속하고 있다. N채널 전계효과 트랜지스터(NM23)의 소스는 그라운드에 접속하고 있다. N채널 전계효과 트랜지스터(NM24, NM25)의 드레인은 상호로 접속되어 있고, 그 접속점에는 온도 의존성 전류(It1) 및 전류(Iin)가 공급된다.
온도 의존성 전류(It1)는 상온 이상에 있어서 온도증가에 따라 그 전류값이 증가하는 정의 온도 특성을 갖고, 온도 의존성 전류(It2)는 상온 미만에 있어서 온도증가에 따라 그 전압값이 감소하는 부의 온도 특성을 갖고 있다(도 30 참조). 온도 의존성 전류(It1) 및 온도 의존성 전류(It2)는 상온에 있어서 일치한다. 상온보다 고온에서는 온도 의존성 전류(It2)의 값은 제로이며, 상온보다 저온에서는 온도 의존성 전류(It1)의 값은 제로이다. 커런트 미러 접속되어 있는 N채널 전계효과 트랜지스터(NM23, NM24)의 전류 미러비를 1이라고 하면, N채널 전계효과 트랜지스터(NM24)의 드레인·소스간에 흐르는 전류는 It2이다. N채널 전계효과 트랜지스터(NM25)의 드레인·소스간에 흐르는 전류는 (Iin+It1-It2)로 된다. N채널 전계효과 트랜지스터(NM26)의 드레인·소스간에 흐르는 전류(Iin-o2)는 (Iin+It1-It2)에 비례한다. 이와 같이 하여, 온도 비의존성 전류(Iin) 및 온도 의존성 전류(It1, It2)로부터 오프셋 합성된 전류(Iin-o2)를 생성할 수 있다. 전류(Iin-o2)는 온도증가에 따라 그 전류값이 증가하는 정의 온도 특성을 갖고 있다(도 31 참조). 온도 비의존성 전류(Iin)의 값을 가로축에 취하고, 전류(Iin-o2)의 값을 세로축에 취하면, 도 32에 나타내는 바와 같은 그래프가 얻어진다. 상온, 저온, 및 고온의 각각에 있어서의 그래프의 구배는 같지만, 오프셋 합성에서는 고온으로 될수록 온도 비의존성 전류(Iin)의 값에 가산되는 보정값이 커진다. 이 보정값을 전류 보정값이라고 부르면, 오프셋 합성회로(59)는 온도에 따른 전류 보정값을 온도 비의존성 전류(Iin)에 가산해서 전류(Iin-o2)를 생성하는 기능을 갖고 있다. 여기에서, 도 32의 그래프의 구배는 온도 비의존성 전류(Iin)에 대한 전류(Iin-o2)의 비이다.
실시형태 4에 의하면, 2차의 변화 특성을 갖는 온도 의존성 전류(It1, It2) 및 온도 비의존성 전류(Iin)을 오프셋 합성함으로써 제어전류(Iec)의 온도변화를 보상할 수 있다.
이상, 설명한 각 실시형태는 본 발명의 이해를 용이하게 하기 위한 것이고, 본 발명을 한정해서 해석하기 위한 것은 아니다. 본 발명은 그 취지를 일탈하지 않고, 변경 또는 개량될 수 있음과 아울러, 본 발명에는 그 등가물도 포함된다. 즉, 실시형태에 당업자가 적당하게 설계변경을 가한 것도 본 발명의 특징을 구비하고 있는 한 본 발명의 범위에 포함된다. 실시형태가 구비하는 각 회로소자 및 그 배치 등은, 예시한 것에 한정되는 것은 아니고 적당하게 변경할 수 있다. 각 실시형태가 구비하는 회로소자는 기술적으로 가능한 한에 있어서 조합시킬 수 있고, 이것들을 조합시킨 것도 본 발명의 특징을 포함하는 한 본 발명의 범위에 포함된다.
10…전력 증폭 모듈 20…증폭회로
21, 22, 23…증폭기 30…바이어스 회로
40…제어 IC 50…전류원
51…전압 전류 변환회로 52…온도보상회로
53…합성회로 54…스케일링 합성회로
55…출력회로 56…오프셋 합성회로
57…온도보상회로 58…스케일링 합성회로
59…오프셋 합성회로 60…전류원
70…버스밴드 IC 80…RFIC
90…안테나 스위치 100…안테나
Tr31, Tr32, Tr33, Tr34…이미터 플로어 트랜지스터

Claims (8)

  1. 입력 신호를 증폭해서 출력하는 증폭기와,
    상기 증폭기의 바이어스 포인트를 제어하는 바이어스 신호를 상기 증폭기에 공급하는 이미터 플로어 트랜지스터와,
    제어전압의 변화에 추종해서 변화되는 제어전류를 상기 이미터 플로어 트랜지스터의 컬렉터에 공급하는 제 1 전류원으로서 상기 제어전류를 상한치 이하로 제한하는 제 1 전류원을 구비하는 전력 증폭 모듈.
  2. 제 1 항에 있어서,
    정전류를 상기 이미터 플로어 트랜지스터의 베이스에 공급하는 제 2 전류원을 더 구비하는 전력 증폭 모듈.
  3. 제 2 항에 있어서,
    상기 제어전류와 상기 정전류는 서로 독립하여 제어되는 전력 증폭 모듈.
  4. 제 1 항에 있어서,
    상기 제어전압은 정전압 및 램프 전압으로부터 선택되는 어느 한쪽인 전력 증폭 모듈.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 전류원은 상기 제어전압을 온도 비의존성 전류로 변환하는 전압 전류 변환회로와, 상기 제어전류의 온도변화를 보상하는 온도 의존성 전류를 생성하는 온도보상회로와, 상기 온도 비의존성 전류와 상기 온도 의존성 전류로부터 상기 제어전류를 생성하는 합성회로를 구비하는 전력 증폭 모듈.
  6. 제 5 항에 있어서,
    상기 온도 의존성 전류는 1차 또는 2차의 변화 특성을 갖는 전력 증폭 모듈.
  7. 제 5 항에 있어서,
    상기 합성회로는 온도에 따른 보정계수를 상기 온도 비의존성 전류에 곱해서 얻어지는 전류를 기초로 상기 제어전류를 생성하는 전력 증폭 모듈.
  8. 제 5 항에 있어서,
    상기 합성회로는 온도에 따른 전류 보정값을 상기 온도 비의존성 전류에 가산해서 얻어지는 전류를 기초로 상기 제어전류를 생성하는 전력 증폭 모듈.
KR1020170179310A 2017-03-13 2017-12-26 전력 증폭 모듈 Active KR102026168B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017047445A JP2018152714A (ja) 2017-03-13 2017-03-13 電力増幅モジュール
JPJP-P-2017-047445 2017-03-13

Publications (2)

Publication Number Publication Date
KR20180104549A KR20180104549A (ko) 2018-09-21
KR102026168B1 true KR102026168B1 (ko) 2019-09-27

Family

ID=63445165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170179310A Active KR102026168B1 (ko) 2017-03-13 2017-12-26 전력 증폭 모듈

Country Status (5)

Country Link
US (2) US10153737B2 (ko)
JP (1) JP2018152714A (ko)
KR (1) KR102026168B1 (ko)
CN (2) CN108574461B (ko)
TW (1) TWI665864B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10873296B2 (en) 2016-12-30 2020-12-22 Richwave Technology Corp. Amplifier device
JP2018152714A (ja) * 2017-03-13 2018-09-27 株式会社村田製作所 電力増幅モジュール
TWI787689B (zh) * 2019-05-08 2022-12-21 立積電子股份有限公司 放大器裝置
US10965255B1 (en) 2019-10-30 2021-03-30 Psemi Corporation Overvoltage protection for power amplifier with soft shutdown
CN114788172A (zh) 2019-12-20 2022-07-22 株式会社村田制作所 功率放大电路
KR20210080906A (ko) 2019-12-23 2021-07-01 삼성전기주식회사 전력 증폭 모듈
KR20210080905A (ko) * 2019-12-23 2021-07-01 삼성전기주식회사 전력 증폭 모듈
TWI714515B (zh) * 2020-06-17 2020-12-21 立積電子股份有限公司 用於功率放大器的溫度補償電路
WO2021256088A1 (ja) 2020-06-19 2021-12-23 株式会社村田製作所 高周波回路及び通信装置
WO2021255976A1 (ja) 2020-06-19 2021-12-23 株式会社村田製作所 高周波回路及び通信装置
JP2022039806A (ja) * 2020-08-28 2022-03-10 株式会社村田製作所 増幅装置
TWI784806B (zh) * 2020-11-27 2022-11-21 立積電子股份有限公司 偏壓電路及訊號放大裝置
CN114564065B (zh) 2020-11-27 2024-12-20 立积电子股份有限公司 偏压电路及信号放大装置
WO2021087534A2 (en) * 2021-03-11 2021-05-06 Futurewei Technologies, Inc. Split bias with single control current source for radio frequency power amplifier
CN114994643B (zh) * 2022-07-18 2022-11-15 四川吉埃智能科技有限公司 一种激光测距中apd偏压调节方法及电路
US12525922B2 (en) * 2022-08-23 2026-01-13 Psemi Corporation Over temperature protection with soft shutdown for power amplifier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010052820A1 (en) * 2000-03-28 2001-12-20 Kabushiki Kaisha Toshiba High frequency power amplifier having a bipolar transistor
US20100182086A1 (en) * 2009-01-21 2010-07-22 Carmine Cozzolino Super source follower output impedance enhancement
US20160072444A1 (en) * 2014-09-10 2016-03-10 Rfaxis, Inc. Complementary metal oxide semiconductor radio frequency power amplifiers with high linearity across a wide range of burst signals in wifi applications

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133773A (en) * 1997-10-10 2000-10-17 Rambus Inc Variable delay element
JP2000013250A (ja) 1998-06-26 2000-01-14 Kenwood Corp 送信回路
US6515546B2 (en) * 2001-06-06 2003-02-04 Anadigics, Inc. Bias circuit for use with low-voltage power supply
KR100547236B1 (ko) * 2003-03-25 2006-01-31 학교법인 한국정보통신학원 전력증폭기에서의 바이어스 안정화 회로
JP2005020383A (ja) 2003-06-26 2005-01-20 Renesas Technology Corp 高周波電力増幅回路および無線通信システム
ATE480904T1 (de) * 2004-10-08 2010-09-15 Nxp Bv Doppel-vorspannungs-steuerschaltung
CN101079598A (zh) * 2006-04-10 2007-11-28 松下电器产业株式会社 高频功率放大器和通信设备
EP2184850A1 (en) * 2008-11-10 2010-05-12 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Biased power amplifier
US20100311362A1 (en) * 2009-06-05 2010-12-09 Yi-Bin Lee Gain compensation device over temperature and method thereof
JP2012129592A (ja) * 2010-12-13 2012-07-05 Mitsubishi Electric Corp 電力増幅器
CN103477558B (zh) 2011-08-31 2016-04-06 株式会社村田制作所 半导体集成电路装置及高频功率放大器模块
KR20160006257A (ko) * 2012-06-14 2016-01-18 스카이워크스 솔루션즈, 인코포레이티드 Bifet 및 고조파 종단 및 관련된 시스템, 장치, 및 방법을 갖는 전력 증폭기 모듈
JP5821876B2 (ja) 2013-03-05 2015-11-24 株式会社村田製作所 電力増幅モジュール
US9698853B2 (en) * 2013-07-31 2017-07-04 Skyworks Solutions, Inc. Power amplifier open loop current clamp
US9473076B2 (en) * 2013-11-07 2016-10-18 Skyworks Solutions, Inc. Linearity performance for multi-mode power amplifiers
JP5958774B2 (ja) * 2014-02-04 2016-08-02 株式会社村田製作所 電力増幅モジュール
JP6187444B2 (ja) * 2014-03-20 2017-08-30 株式会社村田製作所 電力増幅モジュール
US10020786B2 (en) 2015-07-14 2018-07-10 Murata Manufacturing Co., Ltd. Power amplification module
JP2018050200A (ja) * 2016-09-21 2018-03-29 株式会社村田製作所 電力増幅モジュール
JP2018152714A (ja) * 2017-03-13 2018-09-27 株式会社村田製作所 電力増幅モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010052820A1 (en) * 2000-03-28 2001-12-20 Kabushiki Kaisha Toshiba High frequency power amplifier having a bipolar transistor
US20100182086A1 (en) * 2009-01-21 2010-07-22 Carmine Cozzolino Super source follower output impedance enhancement
US20160072444A1 (en) * 2014-09-10 2016-03-10 Rfaxis, Inc. Complementary metal oxide semiconductor radio frequency power amplifiers with high linearity across a wide range of burst signals in wifi applications

Also Published As

Publication number Publication date
TWI665864B (zh) 2019-07-11
CN108574461A (zh) 2018-09-25
JP2018152714A (ja) 2018-09-27
TW201838147A (zh) 2018-10-16
US10153737B2 (en) 2018-12-11
US20180262165A1 (en) 2018-09-13
US10637406B2 (en) 2020-04-28
KR20180104549A (ko) 2018-09-21
US20190068131A1 (en) 2019-02-28
CN208063147U (zh) 2018-11-06
CN108574461B (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
KR102026168B1 (ko) 전력 증폭 모듈
TWI424303B (zh) 用於產生一參考電壓之電路及方法及具有用於產生一參考電壓之電路之一可攜式收發器
CN111384904B (zh) 功率放大电路以及电子设备
US8497668B2 (en) Power control system and power amplification system using the same
US20140184182A1 (en) Constant-voltage circuit
CN101677242A (zh) 偏置控制装置
US8531243B2 (en) Bias controlling apparatus
JP4330549B2 (ja) 高周波電力増幅装置
KR101485920B1 (ko) 전력증폭기
US8933683B2 (en) Band gap reference circuit
US11251752B2 (en) Temperature correction circuit and method of operating a power amplifier
US8269560B2 (en) Power amplifying apparatus
US8742849B1 (en) Linear source follower amplifier
TWI787689B (zh) 放大器裝置
KR20210035653A (ko) 전압 트래킹을 이용한 적응적 ctat 바이어싱 기능을 갖는 증폭 장치
JP7682713B2 (ja) 高電圧増幅器
US11558049B2 (en) Bias circuit and electronic circuit
KR100344635B1 (ko) 3차원 함수 전압 발생기 회로
US20100219685A1 (en) Voltage supply circuit
JP2024131165A (ja) 増幅回路及びシステム
JP2023054631A (ja) 電圧レギュレータ
KR20070021524A (ko) 전력증폭기의 바이어스회로
JP2009077449A (ja) 高周波電力増幅装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 7