[go: up one dir, main page]

KR101903565B1 - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101903565B1
KR101903565B1 KR1020110104634A KR20110104634A KR101903565B1 KR 101903565 B1 KR101903565 B1 KR 101903565B1 KR 1020110104634 A KR1020110104634 A KR 1020110104634A KR 20110104634 A KR20110104634 A KR 20110104634A KR 101903565 B1 KR101903565 B1 KR 101903565B1
Authority
KR
South Korea
Prior art keywords
electrode
drain electrode
source electrode
semiconductor
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110104634A
Other languages
English (en)
Other versions
KR20130039945A (ko
Inventor
박상호
강윤호
유세환
이용수
장종섭
차명근
나현재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110104634A priority Critical patent/KR101903565B1/ko
Priority to US13/559,931 priority patent/US8846514B2/en
Publication of KR20130039945A publication Critical patent/KR20130039945A/ko
Priority to US14/466,665 priority patent/US9263467B2/en
Application granted granted Critical
Publication of KR101903565B1 publication Critical patent/KR101903565B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명의 한 실시예에 따른 박막 트랜지스터 기판은 절연 기판, 상기 절연 기판 위에 배치되어 있는 게이트 전극, 상기 게이트 전극 위에 배치되어 있는 게이트 절연막, 상기 게이트 절연막 위에 배치되어 있는 반도체, 상기 반도체 위에 배치되어 있는 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나와 상기 반도체의 계면에 배치되어 있는 오믹 접촉층을 포함하고, 상기 소스 전극과 상기 드레인 전극의 표면 높이는 서로 다르고, 상기 반도체와 상기 오믹 접촉층의 표면 높이는 서로 같고, 상기 오믹 접촉층은 상기 소스 전극 및 상기 드레인 전극을 이루는 금속의 실리사이드로 형성된다.

Description

박막 트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
일반적인 박막 트랜지스터 기판은 기판 위에 배치되어 있는 게이트 전극, 게이트 전극 위에 배치되어 있는 게이트 절연막, 게이트 절연막 위에 배치되어 있는 반도체층, 반도체층 위에 배치되어 있으며, 게이트 전극을 중심으로 서로 마주보는 소스 전극 및 드레인 전극, 소스 전극 및 드레인 전극과 반도체층 사이에 배치되어 있는 저항성 접촉 부재층을 포함한다.
이러한 박막 트랜지스터 기판의 경우, 박막 트랜지스터의 채널은 게이트 전극을 중심으로 서로 마주보는 소스 전극 및 드레인 전극 사이에 배치되어 있는 반도체층에 형성되고, 이를 수평 채널이라고 지칭한다.
이 때, 소스 전극과 드레인 전극 사이의 간격은 포토리소그라피 공정에 의해 소스 전극 및 드레인 전극을 형성할 때 사용되는 노광기의 해상도에 의해 최소 값이 결정된다. 따라서, 소스 전극과 드레인 전극 사이의 간격을 노광기의 해상도보다 더 좁게 형성하기는 어렵고, 이에 의해, 소스 전극과 드레인 전극 사이의 간격인 채널 길이를 짧게 형성하기 어렵다.
또한, 소스 전극과 드레인 전극이 게이트 전극과 중첩하기 때문에 발생하는 게이트 전극과 소스 전극 사이의 기생 용량과 게이트 전극과 드레인 전극 사이의 기생 용량에 의하여, 박막 트랜지스터의 온 전류(On current)가 감소하게 된다.
또한, 소스 전극과 드레인 전극 하부에 불순물이 도포된 반도체층으로 이루어진 저항성 접촉 부재층을 형성하는데, 저항성 접촉 부재층을 형성하면서, 채널부를 이루는 반도체층이 손상될 수 있다.
본 발명의 위에 기술한 문제점을 해결하기 위한 것으로서, 박막 트랜지스터의 채널 길이를 줄일 수 있고, 게이트 전극과 소스 전극 및 드레인 전극과 게이트 전극 사이의 기생 용량에 의한 온 전류의 감소를 방지할 수 있고, 채널부를 이루는 반도체층을 손상시키지 않으면서, 소스 전극 또는 드레인 전극과 반도체층 사이의 오믹 접촉(ohmic contact)을 구현할 수 있는 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 배치되어 있는 게이트 전극, 상기 게이트 전극 위에 배치되어 있는 게이트 절연막, 상기 게이트 절연막 위에 배치되어 있는 반도체, 상기 반도체 위에 배치되어 있는 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나와 상기 반도체의 계면에 배치되어 있는 오믹 접촉층을 포함하고, 상기 소스 전극과 상기 드레인 전극의 표면 높이는 서로 다르고, 상기 반도체와 상기 오믹 접촉층의 표면 높이는 서로 같다.
상기 오믹 접촉층은 상기 소스 전극 및 상기 드레인 전극을 이루는 금속의 실리사이드로 형성될 수 있다.
상기 소스 전극과 상기 드레인 전극 중 적어도 하나는 상기 게이트 전극과 중첩하지 않을 수 있다.
상기 오믹 접촉층은 상기 소스 전극과 상기 반도체층 사이의 계면에 형성되는 제1 오믹 접촉층과 상기 드레인 전극과 상기 반도체층 사이의 계면에 형성되는 제2 오믹 접촉층을 포함할 수 있다.
상기 게이트 전극과 연결되어 있는 게이트선, 상기 소스 전극과 연결되어 있는 데이터선, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 더 포함할 수 있다.
본 발명의 다른 한 실시예에 따른 박막 트랜지스터 기판은 절연 기판, 상기 절연 기판 위에 배치되어 있으며, 절연막을 사이에 두고 중첩하는 소스 전극 및 드레인 전극, 상기 소스 전극과 상기 드레인 전극 중 적어도 하나의 측면을 덮는 반도체, 상기 반도체 위에 배치되어 있는 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나와 상기 반도체의 계면에 배치되어 있는 오믹 접촉층을 포함하고, 상기 반도체와 상기 오믹 접촉층의 표면 높이는 서로 같다.
상기 소스 전극과 상기 드레인 전극은 상기 게이트 전극과 중첩하지 않을 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 절연 기판 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 게이트 절연막을 적층하는 단계, 상기 게이트 절연막 위에 반도체를 형성하는 단계, 상기 반도체 위에 소스 전극 및 드레인 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극을 형성한 후, 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나와 상기 반도체의 계면에 오믹 접촉층을 형성하는 단계를 포함하고, 상기 소스 전극과 상기 드레인 전극의 표면 높이는 서로 다르고, 상기 반도체와 상기 오믹 접촉층의 표면 높이는 서로 같다.
상기 오믹 접촉층은 상기 소스 전극 및 상기 드레인 전극을 이루는 금속을 어닐링하여 형성할 수 있다.
상기 소스 전극과 상기 드레인 전극 중 적어도 하나는 상기 게이트 전극과 중첩하지 않도록 형성할 수 있다.
상기 게이트 전극을 형성하는 단계에서 상기 게이트 전극과 연결되어 있는 게이트선을 형성하고, 상기 소스 전극을 형성하는 단계에서, 상기 소스 전극과 연결되어 있는 데이터선을 형성하고, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계를 더 포함할 수 있다.
상기 반도체를 형성하는 단계와 상기 소스 전극 및 드레인 전극을 형성하는 단계는 하나의 사진 공정으로 동시에 이루어질 수 있다.
본 발명의 다른 한 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 절연 기판 위에 절연막을 사이에 두고 중첩하는 소스 전극 및 드레인 전극을 형성하는 단계, 상기 소스 전극과 상기 드레인 전극 중 적어도 하나의 측면을 덮는 반도체를 형성하는 단계, 상기 반도체 위에 게이트 전극을 형성하는 단계, 그리고 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나와 상기 반도체의 계면에 오믹 접촉층을 형성하는 단계를 포함하고, 상기 반도체와 상기 오믹 접촉층의 표면 높이는 서로 같다.
본 발명의 실시예에 따른 박막 트랜지스터 기판은 박막 트랜지스터의 채널을 수직 방향으로 형성함으로써, 채널의 길이를 줄일 수 있고, 소스 전극과 드레인 전극 중 적어도 하나는 게이트 전극과 중첩하지 않도록 형성함으로써, 소스 전극 및 드레인 전극과 게이트 전극 사이의 기생 용량에 의한 온 전류의 감소를 줄일 수 있고, 소스 전극과 드레인 전극 중 적어도 하나와 채널부를 이루는 반도체층 사이의 계면에 실리사이드로 형성된 오믹 접촉층을 형성함으로써, 채널부를 이루는 반도체층을 손상하지 않으면서, 반도체층과 소스 전극 및 드레인 전극의 오믹 접촉을 구현할 수 있다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 2 내지 도 7은 도 1의 박막 트랜지스터 기판의 제조 단계를 나타내는 단면도이다.
도 8은 본 발명의 한 실시예에 따른 박막 트랜지스터 어레이 기판을 도시하는 배치도이다.
도 9는 도 8의 표시 기판을 IX-IX 선을 따라 잘라 도시한 단면도이다.
도 10은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 11 및 도 12는 본 발명의 한 실험예에 따른 박막 트랜지스터의 특성을 나타내는 그래프이다.
도 13은 본 발명의 한 실험예에 따른 박막 트랜지스터의 일부를 나타내는 전자 현미경 사진이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 1을 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 게이트 전극(124)이 형성되어 있다. 게이트 전극(124)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나, 게이트 전극(124)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트 전극(124) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어질 수 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 반도체(150)가 형성되어 있다.
반도체(150)와 게이트 절연막(140) 위에는 소스 전극(173) 및 드레인 전극(175)이 형성되어 있다. 소스 전극(173)과 드레인 전극(175)의 표면은 서로 다른 높이를 가진다.
소스 전극(173) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 소스 전극(173) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
소스 전극(173)과 그 아래에 배치되어 있는 반도체(150) 사이의 계면에는 제1 오믹 접촉층(163)이 형성되어 있고, 드레인 전극(175)과 그 아래에 배치되어 있는 반도체(150) 사이의 계면에는 제2 오믹 접촉층(165)이 형성되어 있다.
제1 오믹 접촉층(163)과 제2 오믹 접촉층(165)의 표면의 높이는 반도체(150)의 표면의 높이과 거의 일치하고, 제1 오믹 접촉층(163)과 제2 오믹 접촉층(165)은 소스 전극(173)과 드레인 전극(175)을 이루는 금속의 실리사이드로 형성된다.
본 실시예에 따른 박막 트랜지스터의 채널은 게이트 전극(124) 위에 배치되어 있는 소스 전극(173)과 게이트 전극(124)의 측면에 위치한 드레인 전극(175) 사이의 반도체(150)에 형성된다. 소스 전극(173)과 드레인 전극(175)의 높이가 서로 다르기 때문에, 서로 높이가 다른 소스 전극(173)과 드레인 전극(175) 사이에 배치되어 있는 반도체(150)에 기판(110) 표면에 대하여 거의 수직 방향으로 형성되는 채널을 가지게 된다. 즉, 본 실시예에 따른 박막 트랜지스터는 수직 채널을 가진다. 따라서, 박막 트랜지스터의 수직 채널 길이는 소스 전극(173)과 드레인 전극(175) 사이의 높이 차에 의해 결정되기 때문에, 채널 길이를 매우 짧게 형성할 수 있다. 이처럼 본 발명의 한 실시예에 따른 박막 트랜지스터 기판은 수직 채널을 가지기 때문에, 채널 길이를 줄일 수 있다.
또한, 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 소스 전극(173)과 드레인 전극(175) 중 적어도 하나는 게이트 전극(124)과 중첩하지 않기 때문에, 소스 전극 및 드레인 전극과 게이트 전극 사이의 기생 용량에 의한 온 전류의 감소를 줄일 수 있다.
또한, 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 오믹 접촉층은 불순물이 도포된 반도체층을 적층한 후 사진 식각하여 형성하는 것이 아니라, 반도체층 위에 소스 전극(173)과 드레인 전극(175)을 형성한 후, 어닐링하여 금속 실리사이드로 형성함으로써, 채널부를 이루는 반도체층을 손상하지 않으면서, 반도체층과 소스 전극 및 드레인 전극의 오믹 접촉을 구현할 수 있다.
그러면, 도 2 내지 도 7을 참고하여, 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다.
도 2를 참고하면, 절연 기판(110) 위에 게이트 전극(124)을 형성한다. 게이트 전극(124)은 제1 금속층을 적층하고, 포토리소그라피 공정을 통해 형성한다.
도 3을 참고하면, 게이트 전극(124)을 포함하는 절연 기판(110) 위에 게이트 절연막(140), 반도체(150), 제2 금속층(170)을 차례로 적층한다.
도 4를 참고하면, 제2 금속층(170) 위에 감광막 층(400)을 적층한 후, 포토 마스크(300)를 이용하여 노광함으로써, 도 5에 도시한 바와 같이, 소스 전극과 드레인 전극을 형성한 영역에 배치되어 있는 감광막 패턴(400a)을 형성한다.
도 6을 참고하면, 감광막 패턴(400a)을 식각 마스크로 하여, 제2 금속층(170)을 식각하여, 소스 전극(173) 및 드레인 전극(175)을 형성한다.
여기서, 소스 전극(173) 및 드레인 전극(175)과 반도체(150)는 하나의 마스크를 이용하여 한 번의 사진 공정으로 동시에 형성할 수 있다. 구체적으로, 반도체(150)과 제2 금속층(170) 위에 위치에 따라 두께가 다른 제1 감광막 패턴을 형성한다. 제1 감광막을 식각 마스크로 제2 금속층(170)과 반도체(150)을 식각한 후, 제1 감광막의 두께를 줄이고 동시에 두께가 얇은 부분의 감광막을 제거하여 제2 감광막 패턴을 형성한다. 제2 감광막 패턴을 식각 마스크로 하여, 제2 금속층(170)을 식각하여, 채널을 이루는 반도체(150)를 노출함으로써, 소스 전극(173) 및 드레인 전극(175)과 반도체(150)를 한번의 사진 공정으로 형성할 수 있다. 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면 광마스크에 투광 영역(light transmitting area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 방법이 있다. 즉, 투광 영역과 차광 영역만을 지닌 통상의 노광 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성하는 것이다. 이와 같이 하면 한 번의 사진 공정을 줄일 수 있으므로 제조 방법이 간단해진다.
도 7을 참고하면, 소스 전극(173) 및 드레인 전극(175)이 형성되어 있는 기판(110)을 어닐링함으로써, 도 1에 도시한 바와 같이, 소스 전극(173)과 반도체(150) 사이의 계면 또는 드레인 전극(175)과 반도체(150) 사이의 계면에 오믹 접촉층(163, 165)을 형성한다. 어닐링 온도는 약 150℃ 내지 약 600℃일 수 있다.
오믹 접촉층(163, 165)의 형성 시 공정 조건은 금속층의 종류에 따라 다를 수 있다. 구체적으로, 아래의 표 1에서와 같이, 각 금속층의 종류 및 그 두께에 따라 어닐링 온도가 다를 수 있다.
금속 종류 니켈(Ni) 티타늄(Ti) 구리(Cu) 몰리브덴(Mo) 알루미늄(Al)
어닐링 온도(℃) 230-660 200-600 500이하 200-600 157-355
이 때, 니켈(Ni)의 두께는 약 100Å, 티타늄의 두께는 약 300Å, 구리의 두께는 약 100Å, 몰리브덴의 두께는 약 500Å, 알루미늄의 두께는 약 100Å일 수 있다.
이처럼, 본 발명의 실시예에 따른 박막 트랜지스터 기판의 오믹 접촉층을 어닐링 조건을 조절하여 형성함으로써, 오믹 접촉층을 포함하는 박막 트랜지스터를 원하는 온 전류와 오프 전류 값을 가지도록 형성할 수 있다.
이처럼, 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 오믹 접촉층은 불순물이 도포된 반도체층을 적층한 후 사진 식각하여 형성하는 것이 아니라, 반도체층 위에 소스 전극(173)과 드레인 전극(175)을 형성한 후, 어닐링하여 금속 실리사이드로 형성함으로써, 채널부를 이루는 반도체층을 손상하지 않으면서, 반도체층과 소스 전극 및 드레인 전극의 오믹 접촉을 구현할 수 있다.
그러면, 도 8 및 도 9를 참고하여, 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판에 대하여 설명한다. 도 8은 본 발명의 한 실시예에 따른 박막 트랜지스터 어레이 기판을 도시하는 배치도이고, 도 9는 도 8의 표시 기판을 IX-IX 선을 따라 잘라 도시한 단면도이다.
도 8 및 도 9를 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 게이트 전극(124)을 포함하는 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)과 게이트 전극(124) 위에는 질화 규소로 만들어진 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 수소화 비정질 규소 또는 다결정 규소 등으로 만들어진 복수의 반도체(150)가 형성되어 있다.
반도체(150)와 게이트 절연막(140) 위에는 소스 전극(173)을 포함하는 복수의 데이터선(171)과 드레인 전극(175)이 형성되어 있다. 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(173)을 포함한다.
드레인 전극(175)은 데이터선(171)과 분리되어 있다.
소스 전극(173)과 드레인 전극(175)은 서로 다른 높이를 가진다.
소스 전극(173)과 그 아래의 반도체(150) 사이의 계면에는 소스 전극(173)을 이루는 금속의 실리사이드로 형성된 제1 오믹 접촉층(163)이 형성되어 있다. 또한, 드레인 전극(175)과 그 아래의 반도체(150) 사이의 계면에는 드레인 전극(175)을 이루는 금속의 실리사이드로 형성된 제2 오믹 접촉층(165)이 형성되어 있다.
제1 오믹 접촉층(163)과 제2 오믹 접촉층(165)의 표면 높이는 반도체(150)의 표면 높이와 같다.
데이터선(171) 및 드레인 전극(175), 반도체(150) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다.
보호막(180)에는 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(185)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적ㅇ전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극선(도시하지 않음)과 중첩하여 유지 축전기(storage capacitor)를 이룰 수 있고, 이를 통해 액정 축전기의 전압 유지 능력을 강화할 수 있다. 화소 전극(191)은 ITO 또는 IZO 따위의 투명 도전체로 만들어질 수 있다.
이처럼, 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 박막 트랜지스터는 수직 채널을 가진다. 박막 트랜지스터의 수직 채널 길이는 소스 전극(173)과 드레인 전극(175) 사이의 높이 차에 의해 결정되기 때문에, 채널 길이를 매우 짧게 형성할 수 있다. 이처럼 본 발명의 한 실시예에 따른 박막 트랜지스터 기판은 수직 채널을 가지기 때문에, 채널 길이를 줄일 수 있다.
또한, 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 소스 전극(173)과 드레인 전극(175) 중 적어도 하나는 게이트 전극(124)과 중첩하지 않기 때문에, 소스 전극 및 드레인 전극과 게이트 전극 사이의 기생 용량에 의한 온 전류의 감소를 줄일 수 있다.
또한, 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 오믹 접촉층은 불순물이 도포된 반도체층을 적층한 후 사진 식각하여 형성하는 것이 아니라, 반도체층 위에 소스 전극(173)과 드레인 전극(175)을 형성한 후, 어닐링하여 금속 실리사이드로 형성함으로써, 채널부를 이루는 반도체층을 손상하지 않으면서, 반도체층과 소스 전극 및 드레인 전극의 오믹 접촉을 구현할 수 있다.
그러면, 도 10을 참고하면, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 기판에 대하여 설명한다.
도 10을 참고하면, 절연 기판(110) 위에 절연막(70)을 사이에 두고 중첩하는 소스 전극(173)과 드레인 전극(175)이 형성되어 있다. 소스 전극(173)과 절연막(70) 측면에는 반도체(140)가 형성되어 있고, 반도체(150) 위에는 게이트 전극(124)이 형성되어 있다.
드레인 전극(175)과 반도체(150) 사이의 계면에는 금속 실리사이드로 형성된 오믹 접촉층(167)이 형성된다. 오믹 접촉층(167)은 소스 전극(173)과 드레인 전극(175)을 형성한 후, 어닐링하여, 소스 전극(173) 및 드레인 전극(175) 중 적어도 하나와 반도체(150)의 계면에 금속 실리사이드로 형성한다.
이처럼, 본 발명의 실시예에 따른 박막 트랜지스터 기판의 박막 트랜지스터는 서로 중첩하는 소스 전극(173)과 드레인 전극(175)으로 인해, 수직 채널을 가진다. 박막 트랜지스터의 수직 채널 길이는 소스 전극(173)과 드레인 전극(175) 사이의 높이 차에 의해 결정되기 때문에, 채널 길이를 매우 짧게 형성할 수 있다. 이처럼 본 발명의 한 실시예에 따른 박막 트랜지스터 기판은 수직 채널을 가지기 때문에, 채널 길이를 줄일 수 있다.
또한, 본 실시예에 따른 박막 트랜지스터 기판의 소스 전극(173)과 드레인 전극(175)은 게이트 전극(124)과 중첩하지 않는다. 따라서, 소스 전극 및 드레인 전극과 게이트 전극 사이의 기생 용량에 의한 온 전류의 감소를 줄일 수 있다.
또한, 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 오믹 접촉층은 불순물이 도포된 반도체층을 적층한 후 사진 식각하여 형성하는 것이 아니라, 소스 전극과 드레인 전극을 형성한 후, 어닐링하여 금속 실리사이드로 형성함으로써, 채널부를 이루는 반도체층을 손상하지 않으면서, 반도체층과 소스 전극 및 드레인 전극의 오믹 접촉을 구현할 수 있다.
그러면, 도 11 및 도 12를 참고하면, 본 발명의 한 실험예에 따른 박막 트랜지스터 기판의 특성에 대하여 설명한다. 도 11 및 도 12는 본 발명의 한 실험예에 따른 박막 트랜지스터의 특성을 나타내는 그래프이다.
본 실험예에서는 소스 전극 및 드레인 전극을 티타늄으로 형성하고, 약 300℃ 내지 400℃로 온도를 변화시키며 어닐링하여, 오믹 접촉층을 형성한 후, 게이트 전극에 가해지는 전압을 변화시키며, 박막 트랜지스터의 전류를 측정하였고, 그 결과를 도 11 및 도 12에 나타내었다. 도 11 및 도 12의 가로축은 게이트 전극에 가해지는 전압이고, 세로축은 박막 트랜지스터의 전류 값이다.
도 11을 참고하면, 박막 트랜지스터의 오프 전류 값이 스위칭 소자로 이용할 수 있는 크기만큼 작은 크기를 가짐을 알 수 있었다.
도 12를 참고하면, 박막 트랜지스터의 온 전류 값이 스위칭 소자로 이용할 수 있을 만큼 증가함을 알 수 있었다.
이에 의하여, 본 발명의 실시예에 따른 박막 트랜지스터 기판의 박막 트랜지스터는 우수한 특성을 가짐을 알 수 있었다.
다음으로, 도 13을 참고하여, 본 발명의 한 실험예에 따른 박막 트랜지스터의 반도체와 소스 전극 및 드레인 전극의 접촉 특성에 대하여 설명한다. 도 13은 본 발명의 한 실험예에 따른 박막 트랜지스터의 일부를 나타내는 전자 현미경 사진이다.
도 13의 좌측 사진은 기존의 방법과 같이, 불순물이 포함된 실리콘 층을 이용하여 오믹 접촉층을 형성한 경우를 나타내고, 도 13의 우측 사진은 본원 발명의 실시예에 따른 박막 트랜지스터 기판과 같이, 소스 전극 또는 드레인 전극의 금속 실리사이드를 이용하여 오믹 접촉층을 형성한 경우를 나타낸다. 도 13을 참고하면, 기존의 방법에 의한 박막 트랜지스터의 경우, 오믹 접촉층이 형성됨으로써, 소스 전극 하부 표면이 불규칙하게 형성되어 있으나, 본 발명의 실시예에 따른 박막 트랜지스터 기판과 같이, 소스 전극 또는 드레인 전극의 금속 실리사이드를 이용하여 오믹 접촉층을 형성한 경우 소스 전극과의 계면이 좀더 균일한 표면을 가지도록 형성되어 있다. 따라서, 본 발명의 실시예에 따른 박막 트랜지스터 기판과 같이, 소스 전극 또는 드레인 전극의 금속 실리사이드를 이용하여 오믹 접촉층을 형성한 경우 오믹 접촉층을 사이에 두는 반도체층과 소스 전극 또는 드레인 전극 사이의 접촉 특성이 향상될 수 있음을 알 수 있었다.
앞에서 설명한 실시예에 따른 박막 트랜지스터 기판은 게이트 전극, 반도체, 소스 전극 및 드레인 전극의 특정한 구조를 예를 들어 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 많은 특징은 수직 방향으로 형성된 수직 채널을 가지는 모든 박막 트랜지스터를 포함하는 박막 트랜지스터 기판에 적용 가능하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 절연 기판 121: 게이트선
124: 게이트 전극 140: 게이트 절연막
150: 반도체 163, 165, 167: 오믹 접촉층
171: 데이터선 173: 소스 전극
175: 드레인 전극 180: 보호막
191: 화소 전극

Claims (25)

  1. 절연 기판,
    상기 절연 기판 위에 배치되어 있는 게이트 전극,
    상기 게이트 전극 위에 배치되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 배치되어 있는 반도체,
    상기 반도체 위에 배치되어 있는 소스 전극 및 드레인 전극,
    상기 소스 전극 및 상기 드레인 전극 중 적어도 하나와 상기 반도체의 계면에 배치되어 있는 오믹 접촉층을 포함하고,
    상기 소스 전극과 상기 드레인 전극의 표면 높이는 서로 다르고,
    상기 반도체와 상기 오믹 접촉층의 표면 높이는 서로 같은 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 오믹 접촉층은 상기 소스 전극 및 상기 드레인 전극을 이루는 금속의 실리사이드로 형성된 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 소스 전극과 상기 드레인 전극 중 적어도 하나는 상기 게이트 전극과 중첩하지 않는 박막 트랜지스터 기판.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 절연 기판,
    상기 절연 기판 위에 배치되어 있으며, 절연막을 사이에 두고 중첩하는 소스 전극 및 드레인 전극,
    상기 절연막의 측면에 형성되어 있는 부분을 포함하는 반도체,
    상기 반도체 위에 배치되어 있는 게이트 전극,
    상기 소스 전극 및 상기 드레인 전극 중 하나의 측면에 위치하는 부분 및 상기 소스 전극 및 상기 드레인 전극 중 다른 하나의 하면과 상기 절연막 사이에 위치하는 부분을 포함하는 오믹 접촉층을 포함하고,
    상기 반도체와 상기 오믹 접촉층의 표면 높이는 서로 같은 박막 트랜지스터 기판.
  12. 제11항에서,
    상기 오믹 접촉층은 상기 소스 전극 및 상기 드레인 전극을 이루는 금속의 실리사이드로 형성된 박막 트랜지스터 기판.
  13. 제12항에서,
    상기 소스 전극과 상기 드레인 전극은 상기 게이트 전극과 중첩하지 않는 박막 트랜지스터 기판.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 절연 기판 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극 위에 게이트 절연막을 적층하는 단계,
    상기 게이트 절연막 위에 반도체를 형성하는 단계,
    상기 반도체 위에 소스 전극 및 드레인 전극을 형성하는 단계,
    상기 소스 전극 및 상기 드레인 전극을 형성한 후, 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나와 상기 반도체의 계면에 오믹 접촉층을 형성하는 단계를 포함하고,
    상기 소스 전극과 상기 드레인 전극의 표면 높이는 서로 다르고,
    상기 반도체와 상기 오믹 접촉층의 표면 높이는 서로 같은 박막 트랜지스터 기판의 제조 방법.
  18. 제17항에서,
    상기 오믹 접촉층은 상기 소스 전극 및 상기 드레인 전극을 이루는 금속을 어닐링하여 형성하는 박막 트랜지스터 기판의 제조 방법.
  19. 제18항에서,
    상기 소스 전극과 상기 드레인 전극 중 적어도 하나는 상기 게이트 전극과 중첩하지 않도록 형성하는 박막 트랜지스터 기판의 제조 방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 절연 기판 위에 절연막을 사이에 두고 중첩하는 소스 전극 및 드레인 전극을 형성하는 단계,
    상기 절연막의 측면을 덮는 반도체를 형성하는 단계,
    상기 반도체 위에 게이트 전극을 형성하는 단계, 그리고
    상기 소스 전극 및 상기 드레인 전극 중 하나의 측면 및 상기 소스 전극 및 상기 드레인 전극 중 하나의 하면과 상기 절연막 사이에 오믹 접촉층을 형성하는 단계를 포함하고,
    상기 반도체와 상기 오믹 접촉층의 표면 높이는 서로 같은 박막 트랜지스터 기판의 제조 방법.
  25. 삭제
KR1020110104634A 2011-10-13 2011-10-13 박막 트랜지스터 기판 및 그 제조 방법 Expired - Fee Related KR101903565B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110104634A KR101903565B1 (ko) 2011-10-13 2011-10-13 박막 트랜지스터 기판 및 그 제조 방법
US13/559,931 US8846514B2 (en) 2011-10-13 2012-07-27 Thin film transistor array panel and manufacturing method thereof
US14/466,665 US9263467B2 (en) 2011-10-13 2014-08-22 Thin film transistor array panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110104634A KR101903565B1 (ko) 2011-10-13 2011-10-13 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130039945A KR20130039945A (ko) 2013-04-23
KR101903565B1 true KR101903565B1 (ko) 2018-10-04

Family

ID=48085392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110104634A Expired - Fee Related KR101903565B1 (ko) 2011-10-13 2011-10-13 박막 트랜지스터 기판 및 그 제조 방법

Country Status (2)

Country Link
US (2) US8846514B2 (ko)
KR (1) KR101903565B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101913387B1 (ko) * 2012-03-23 2018-10-30 삼성전자주식회사 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법
CN102779783B (zh) * 2012-06-04 2014-09-17 北京京东方光电科技有限公司 一种像素结构及其制造方法、显示装置
TWI544633B (zh) * 2012-12-05 2016-08-01 元太科技工業股份有限公司 半導體元件及其製作方法
CN103219392B (zh) * 2013-04-10 2017-04-12 合肥京东方光电科技有限公司 薄膜晶体管、阵列基板、制备方法以及显示装置
WO2021210865A1 (ko) 2020-04-13 2021-10-21 고려대학교 세종산학협력단 수직 구조 전계효과 트랜지스터 및 그 제조방법
KR102639314B1 (ko) * 2020-04-13 2024-02-21 고려대학교 세종산학협력단 수직 구조 전계효과 트랜지스터 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175609A1 (en) 2004-05-20 2006-08-10 Chan Isaac W T Vertical thin film transistor with short-channel effect suppression
US20100051933A1 (en) 2008-09-02 2010-03-04 Do-Hyun Kim Thin film transistor array substrate and method of fabricating the same
US20110101356A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
US20110121284A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208783A (ja) * 1983-05-12 1984-11-27 Seiko Instr & Electronics Ltd 薄膜トランジスタ
US4701996A (en) * 1984-12-19 1987-10-27 Calviello Joseph A Method for fabricating edge channel FET
JPH02192766A (ja) 1989-01-21 1990-07-30 Sumitomo Metal Ind Ltd 薄膜半導体素子
JPH07297406A (ja) 1994-04-21 1995-11-10 Tdk Corp 縦型薄膜半導体装置
KR0176179B1 (ko) 1995-12-22 1999-03-20 김광호 수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이
US6680223B1 (en) * 1997-09-23 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR20000021376A (ko) 1998-09-28 2000-04-25 김영환 박막 트랜지스터의 제조 방법
KR100542310B1 (ko) 1998-12-30 2006-05-09 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자_
JP4169896B2 (ja) * 1999-06-23 2008-10-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法
US6620719B1 (en) * 2000-03-31 2003-09-16 International Business Machines Corporation Method of forming ohmic contacts using a self doping layer for thin-film transistors
KR100658068B1 (ko) 2000-11-14 2006-12-15 비오이 하이디스 테크놀로지 주식회사 수직형 박막 트랜지스터 액정표시소자의 제조방법
US20040197964A1 (en) * 2003-04-01 2004-10-07 Yu-Chou Lee Method for fabricating thin film transistor for liquid crystal display device
KR20050001936A (ko) 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100659759B1 (ko) * 2004-10-06 2006-12-19 삼성에스디아이 주식회사 바텀 게이트형 박막트랜지스터, 그를 구비하는평판표시장치 및 박막트랜지스터의 제조방법
US7681316B2 (en) 2005-09-16 2010-03-23 Kai U.S.A., Ltd. Folding knife having a locking mechanism
KR20070045824A (ko) * 2005-10-28 2007-05-02 삼성전자주식회사 박막 트랜지스터, 표시판 및 그 제조 방법
KR101243667B1 (ko) 2005-11-18 2013-03-18 엘지디스플레이 주식회사 폴리실리콘 액정표시소자 및 그 제조방법
KR100852628B1 (ko) 2007-02-05 2008-08-18 연세대학교 산학협력단 1ｄ 나노와이어 채널을 이용한 박막트랜지스터의 제조방법
KR20080075274A (ko) 2007-02-12 2008-08-18 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
US7968880B2 (en) * 2008-03-01 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
KR20090096226A (ko) 2008-03-07 2009-09-10 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101579135B1 (ko) * 2008-12-03 2015-12-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101567336B1 (ko) 2008-12-22 2015-11-11 삼성디스플레이 주식회사 표시 기판 및 그 제조 방법
KR20100075059A (ko) 2008-12-24 2010-07-02 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101628254B1 (ko) * 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175609A1 (en) 2004-05-20 2006-08-10 Chan Isaac W T Vertical thin film transistor with short-channel effect suppression
US7629633B2 (en) 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
US20100051933A1 (en) 2008-09-02 2010-03-04 Do-Hyun Kim Thin film transistor array substrate and method of fabricating the same
US20110101356A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
US20110121284A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor

Also Published As

Publication number Publication date
US8846514B2 (en) 2014-09-30
US20130092942A1 (en) 2013-04-18
US9263467B2 (en) 2016-02-16
KR20130039945A (ko) 2013-04-23
US20140361302A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US7863607B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101681483B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
TWI570493B (zh) 顯示裝置和製造其之方法
CN110137084B (zh) 薄膜晶体管及其制备方法、电子装置基板及电子装置
KR20080017965A (ko) 가요성 표시 장치용 표시판의 제조 방법
US20130234124A1 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
KR101484063B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101340514B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101903565B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20150109009A (ko) 박막 트랜지스터 및 그 제조 방법
KR101525883B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101542914B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20120014380A (ko) 버티컬 산화물 반도체 및 그 제조방법
KR20150037795A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN1901209B (zh) 薄膜晶体管阵列面板及其制造方法
KR20070092455A (ko) 표시 장치 및 그 제조 방법
KR20080000788A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20140081413A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100984351B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20120058119A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060023697A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR102527227B1 (ko) 박막트랜지스터 기판 및 그의 제조 방법
KR20060082109A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20080052919A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20210922

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20210922

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000