KR101884203B1 - 자기 메모리 소자 및 자기 메모리 소자의 데이터 기록 방법 - Google Patents

Abstract

자기 메모리 소자의 데이터 기록 방법으로, 자기 메모리 셀들에서 하나의 동작 단위의 어드레스를 지정한다. 상기 지정된 어드레스 내의 자기 메모리 셀들에 제1 스위칭 펄스를 인가하여, 상기 자기 메모리 셀들 중 일부인 제1 군의 셀들에 정상 데이터를 기록한다. 상기 지정된 어드레스 내의 자기 메모리 셀들에 제 n-1 스위칭 펄스보다 낮은 레벨의 제n 스위칭 펄스(n은 2이상의 정수)를 반복하여 순차적으로 인가하여, 상기 자기 메모리 셀들 전체에 정상 데이터를 기록한다. 상기 방법에 의하면, 자기 메모리 셀의 저항 특성 산포를 감소시킬 수 있다.

Description

자기 메모리 소자 및 자기 메모리 소자의 데이터 기록 방법{Magnetic Random Access Memory device and method of data writing in the same}

본 발명은 자기 메모리 소자에 관한 것으로, 보다 상세하게는 스핀 전달 토크-자기 메모리 소자 및 스핀 토크-자기 메모리 소자의 데이터 기록 방법에 관한 것이다.

스핀 전달 토크-자기 메모리 소자는 전류를 인가함으로써 자유막 패턴의 자화 방향을 변경하여 메모리 셀의 데이터를 기록한다. 그런데, 상기 자기 메모리 소자 내의 메모리 셀들의 특성 산포로 인해, 각 셀들은 자유막 패턴의 자화 방향을 바꾸기 위해 필요한 스위칭 전류가 서로 다를 수 있다. 때문에, 스위칭 전류를 인가하여 메모리 셀에 데이터를 기록하면, 특정 셀에서는 원하는 스위칭 전류보다 높은 전류가 인가될 수 있으며 이 경우 스핀이 정얼라인되지 못하여 동작 불량이 발생될 수 있다. 또한, 특정 셀에서는 원하는 스위칭 전류보다 낮은 전류가 인가되어 셀에 데이터가 기록되지 않는 불량이 발생될 수 있다. 그러므로, 상기 자기 메모리 소자내의 전체 메모리 셀들에 대해서 원하는 데이터를 정확히 기록할 수 있는 방법이 요구된다.

본 발명의 목적은 원하는 데이터를 정확히 기록할 수 있는 자기 메모리 소자의 데이터 기록 방법을 제공하는데 있다.

본 발명의 다른 목적은 원하는 정확히 데이터를 기록할 수 있는 자기 메모리 소자를 제공하는데 있다.

상기한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 자기 메모리 소자의 데이터 기록 방법은, 자기 메모리 셀들에서 하나의 동작 단위의 어드레스를 지정한다. 상기 지정된 어드레스 내의 자기 메모리 셀들에 제1 스위칭 펄스를 인가하여, 상기 자기 메모리 셀들 중 일부인 제1 군의 셀들에 정상 데이터를 기록한다. 다음에, 상기 지정된 어드레스 내의 자기 메모리 셀들 전체에 정상 데이터가 기록될 때까지 상기 지정된 어드레스 내의 자기 메모리 셀들에 제 n-1 스위칭 펄스보다 낮은 레벨의 제n 스위칭 펄스(n은 2이상의 정수)를 반복하여 순차적으로 인가하여, 상기 자기 메모리 셀들 전체에 정상 데이터를 기록한다.

본 발명의 일 실시예에서, 상기 각 동작 단위들 내에는 각각 기록 동작에 요구되는 스위칭 펄스의 레벨의 편차가 있는 자기 메모리 셀들이 포함될 수 있다.

본 발명의 일 실시예에서, 상기 지정된 어드레스 내의 전체 자기 메모리 셀들에 대해 정상 데이터를 기록되도록 스위칭 펄스를 변경하여 데이터 기록 동작을 반복하며, 상기 데이터 기록 동작이 반복될수록 상기 스위칭 펄스의 레벨이 감소된다.

본 발명의 일 실시예에서, 상기 자기 메모리 셀들 전체에 정상 데이터를 기록하기 위한 기록 동작의 반복 횟수는 실험적으로 설정될 수 있다.

본 발명의 일 실시예에서, 상기 자기 메모리 셀들 전체에 정상 데이터를 기록하기 위한 기록 동작 시의 각 스위칭 펄스 레벨들은 자기 메모리 셀들이 기록 동작에 요구되는 스위칭 펄스 레벨의 편차에 따라 실험적으로 설정할 수 있다.

상기 제1 스위칭 펄스 레벨은 기록 동작에 요구되는 스위칭 펄스 레벨이 가장 높은 메모리 셀의 스위칭 펄스 레벨과 동일하거나 더 높게 되도록 설정하고, 최종적으로 인가되는 제n 스위칭 펄스 레벨은 기록 동작에 요구되는 스위칭 펄스 레벨이 가장 낮은 메모리 셀의 스위칭 펄스 레벨과 동일하거나 더 낮게 되도록 설정할 수 있다.

본 발명의 일 실시예에서, 상기 스위칭 펄스는 전류 펄스일 수 있다.

본 발명의 일 실시예에서, 상기 제1 내지 제n 스위칭 펄스는 동일한 펄스폭을 가질 수 있다.

본 발명의 일 실시예에서, 상기 기록 동작이 반복될수록 상기 스위칭 펄스의 펄스폭이 감소될 수 있다.

본 발명의 일 실시예에서, 상기 동작 단위의 자기 메모리 셀들은 동일한 워드 라인에 연결된 자기 메모리 셀들 또는 동일한 비트 라인에 연결된 메모리 셀들일 수 있다.

본 발명의 일 실시예에서, 상기 지정된 어드레스의 메모리 셀들의 데이터가 기록되면, 자기 메모리 소자의 전체 셀들에 데이터가 기록되도록 하기 위하여, 이웃하는 다른 동작 단위의 어드레스를 지정한다. 상기 지정된 어드레스 내의 자기 메모리 셀들에 제1 스위칭 펄스를 인가하여, 상기 자기 메모리 셀들 중 일부인 제1 군의 셀들에 정상 데이터를 기록한다. 다음에, 상기 지정된 어드레스 내의 자기 메모리 셀들 전체에 정상 데이터가 기록될 때까지, 상기 지정된 어드레스 내의 자기 메모리 셀들에 제 n-1 스위칭 펄스보다 낮은 레벨의 제n 스위칭 펄스(n은 2이상의 정수)를 반복하여 순차적으로 인가하여, 상기 자기 메모리 셀들 전체에 정상 데이터를 기록하는 단계를 반복하여 수행한다.

상기한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 자기 메모리 소자는, 복수의 자기 메모리 셀들을 구비하는 메모리 셀 어레이, 상기 복수의 자기 메모리 셀들에 대해 특정 동작 단위의 어드레스를 지정하는 어드레스 지정 회로, 상기 메모리 셀들에 대한 기록 동작을 수행하도록 구성된 입/출력 회로 및 상기 지정된 어드레스 내의 복수의 메모리 셀들을 기록할 때, 제1 스위칭 펄스를 인가하여 상기 메모리 셀들에 데이터를 기록하고, 상기 제1 스위칭 펄스보다 작은 레벨의 스위칭 펄스를 반복 인가하여 메모리 셀들에 데이터를 기록하는 동작을 반복하도록 상기 입/출력회로를 제어하는 제어회로를 포함한다.

설명한 것과 같이, 본 발명에 따른 자기 메모리 소자의 데이터 기록 방법에 의하면 자기 메모리 소자내의 메모리 셀들의 전기적 특성 산포가 있더라도 전체 메모리 셀들에 대해서 원하는 데이터를 정확히 기록할 수 있다. 또한, 높은 스위칭 펄스로 인해 생기는 주울 히팅에 의해 스핀이 정얼라인되지 않아 생기는 백 호핑 현상을 억제할 수 있다.

도 1은 스핀 전달 토크-자기 메모리 소자의 셀 어레이를 나타내는 회로이다.
도 2a 및 도 2b는 스핀 전달 토크-자기 메모리 소자에 포함된 MTJ 구조물의 데이터 기록 상태를 나타낸다.
도 3은 본 발명의 일 실시예의 스핀 전달 토크-자기 메모리 소자의 데이터 기록 방법에 따른 스위칭 펄스들을 나타낸다.
도 4a는 제1 스위칭 전류 펄스를 인가하였을 때 제1 동작 단위 내의 메모리 셀들의 스핀 극성의 일 예를 도시한 것이다.
도 4b는 제2 스위칭 전류 펄스를 인가하였을 때 제1 동작 단위 내의 메모리 셀들의 스핀 극성의 일 예를 도시한 것이다.
도 4c는 제3 스위칭 전류 펄스를 인가하였을 때 제1 동작 단위 내의메모리 셀들의 스핀 극성의 일 예를 나타낸다.
도 5는 본 발명의 일 실시예의 스핀 전달 토크-자기 메모리 소자의 데이터 기록 방법에 따른 스위칭 펄스들을 나타낸다.
도 6은 본 발명의 일 실시예의 스핀 전달 토크-자기 메모리 소자의 데이터 기록 방법에 따른 스위칭 펄스들을 나타낸다.
도 7은 본 발명의 일 실시예에 따른 자기 메모리 소자를 나타내는 블록도이다.
도 8은 도 7의 전압 발생기에 포함되는 제어 전압 생성 회로를 나타내는 블록도이다.
도 9는 본 발명의 일 실시예에 따른 자기 메모리 소자를 포함하는 시스템의 블록도이다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

실시예 1

도 1은 스핀 전달 토크-자기 메모리 소자의 셀 어레이를 나타내는 회로이다. 도 2a 및 도 2b는 스핀 전달 토크-자기 메모리 소자에 포함된 MTJ 구조물의 데이터 기록 상태를 나타낸다. 도 3은 본 발명의 일 실시예의 스핀 전달 토크-자기 메모리 소자의 데이터 기록 방법에 따른 스위칭 펄스들을 나타낸다.

도 1을 참조하면, 자기 메모리 소자의 각 메모리 셀은 선택 트랜지스터(102) 및 MTJ구조물(Magnetic tunnel junction, 104)을 포함한다. 상기 메모리 셀들은 워드 라인과 비트 라인에 의해 서로 연결되며, 상기 워드 라인과 비트 라인의 전류 또는 전압을 제어하여 각 메모리 셀 내의 MTJ구조물(104)의 저항값을 변경함으로써 데이터를 기록하게 된다.

도 2a 및 도 2b를 참조하면, 상기 MTJ구조물은 피닝층(10a) 및 핀드층(10b)으로 이루어지는 고정층(10)과, 터널 베리어막(12) 및 자유막(14)이 적층된 형상을 갖는다.

상기 메모리 셀 내의 MTJ구조물(104)에 전류를 인가하면 상기 MTJ구조물 내의 자유막(14)에서 자화 반전이 이루어짐으로써 데이터가 기록된다. 즉, 메모리 셀 내에 스위칭 전류가 인가되어 상기 자유막(14)의 스핀이 핀드층(10b)과 동일한 상태로 정렬되어 온 상태(도 2b)가 되거나, 또는 상기 자유막(14)의 스핀이 핀드층(10b)과 반대가 되는 오프 상태(도 2a)가 되도록 하여 메모리 셀 내에 데이터를 기록할 수 있다. 상기 메모리 셀이 오프 상태가 되면, 상기 MTJ 구조물은 높은 저항을 갖게된다. 이와같이, 상기 메모리 셀 내에는 상기 자화 반전에 요구되는 적절한 레벨의 스위칭 전류가 인가됨으로써 데이터가 기록된다.

그런데, 자기 메모리 소자 내의 각각의 메모리 셀들은 자화 반전에 요구되는 스위칭 전류의 레벨이 동일하지 않고 편차가 발생하게 된다. 상기 메모리 셀들은 각각의 위치의 산포, 터널 베리어막의 두께 산포 및 공정 산포 등으로 인해서 상기 스위칭 전류의 편차가 발생되는 것이다. 그러므로, 낮은 스위칭 전류를 갖는 메모리 셀에 높은 스위칭 전류가 인가되면, 자화 반전이 과도하게 일어나게 되어 원하는 데이터로 기록되지 못하는 불량이 발생될 수 있다.

이하에서는, 도 3을 참조로 메모리 셀들이 전기적 특성 편차가 있더라도 정상적으로 데이터를 기록할 수 있는 방법에 대해 설명한다.

자기 메모리 소자에 포함된 전체 메모리 셀들은 복수의 메모리 셀들을 포함하는 동작 단위로 데이터가 동시에 기록된다. 또한, 상기 동작 단위를 이동하면서 메모리 셀들에 각각 데이터를 기록함으로써, 전체 메모리 셀들에 데이터가 기록된다. 여기서 상기 동작 단위는 페이지 단위 또는 동일 워드 라인에 연결된 복수의 메모리 셀들 단위 또는 동일 비트 라인에 연결된 복수의 메모리 셀들일 수 있다. 이러한 메모리 셀들을 각 동작 단위로 분할하는 것은 외부로부터 제공되는 모드 신호 또는 어드레스 신호에 기초하여 수행될 수 있다.

상기 메모리 셀들 중에 동작 단위들 중 하나인 제1 동작 단위가 선택되도록 어드레스를 지정하고, 상기 지정된 어드레스에 기록 인에이블 신호를 인가한다.

상기 어드레스가 지정된 제1 동작 단위에 대해 제1 스위칭 전류 펄스(A)를 인가하여 상기 제1 동작 단위 내의 메모리 셀들에 데이터를 기록한다.

이 때, 상기 제1 스위칭 전류 펄스(A)는 상기 자기 메모리 소자에 포함된 전체 메모리 셀들 중에서, 가장 높은 스위칭 전류를 갖는 메모리 셀들에 데이터를 기록할 수 있는 전류 레벨을 갖는다. 즉, 상기 제1 스위칭 펄스 레벨(A)은 기록 동작 시의 스위칭 펄스 레벨이 가장 높은 메모리 셀의 스위칭 펄스 레벨과 동일하거나 더 높게 되도록 설정한다.

따라서, 상기 제1 동작 단위 내의 메모리 셀들 중에서 높은 스위칭 전류를 갖는 셀들에 충분한 스위칭 전류가 가해지게 되어 상기 셀들의 자유막 패턴의 스핀이 원하는 방향으로 정확하게 얼라인되어 자화가 이루어진다.

그러나, 상기 제1 스위칭 전류 펄스(A)는 자기 메모리 소자 내의 메모리 셀들 중에서 가장 높은 스위칭 전류를 요구하는 메모리 셀을 기준으로 설정된 것이므로, 상기 제1 스위칭 전류 펄스(A)보다 낮은 스위칭 전류에 의해 데이터가 기록되는 다른 메모리 셀들에는 과도한 스위칭 전류가 인가된다. 이와같이, 과도한 스위칭 전류가 인가된 메모리 셀들에는 주울 히팅이 발생하게 되고, 이로인해 열적 에너지 베리어가 낮아지게 된다. 그러므로, 상기 자유층 패턴 내의 자화 방향이 정얼라인되지 않게 된다. 즉, 상기 메모리 셀들 내의 상기 자유층 패턴에서는 스핀 극성이 일정하지 않게 되고 이로인해 터널링 저항에 영향을 미치게 되어 저항이 낮아지는 백 호핑(back hopping) 현상이 나타나게 된다.

즉, 상기 제1 스위칭 전류 펄스(A)에 의해 상기 동작 단위 내의 메모리 셀들 중에서 스위칭 전류가 높은 일부 메모리 셀들에는 정상적으로 데이터가 기록된다. 상기 제1 스위칭 전류 펄스(A)에 의해 정상적으로 데이터가 기록되는 메모리 셀들은 1군 메모리 셀들이라고 한다.

도 4a는 제1 스위칭 전류 펄스를 인가하였을 때 제1 동작 단위 내의 메모리 셀들의 스핀 극성의 일 예를 도시한 것이다.

도 4a에 도시된 것과 같이, 상기 제1군 메모리 셀들(50)은 스핀이 정 얼라인되어 정상적으로 데이터가 기록되지만, 다른 메모리 셀들은 자화 방향이 스핀 극성이 일정하지 않게 된다. 즉, 상기 제1 스위칭 전류 펄스(A)보다 낮은 스위칭 전류를 갖는 메모리 셀들은 스핀이 정얼라인 되지 않는다.

이 후, 상기 어드레스가 지정된 제1 동작 단위에 대해 상기 제1 스위칭 전류 펄스(A)보다 낮은 전류로 제2 스위칭 전류 펄스(B)를 인가하여 상기 제1 동작 단위 내의 메모리 셀들에 데이터를 재기록한다. 이 때, 상기 제2 스위칭 전류 펄스(B)는 상기 제1 스위칭 전류 펄스(A)와 동일한 펄스 폭을 갖는다.

상기 제2 스위칭 전류 펄스(B)를 인가하면, 상기 제2 스위칭 전류 펄스(B)보다 높은 스위칭 전류가 요구되는 1군 메모리 셀들(50)에는 데이터가 재기록되지 않는다. 즉, 상기 제2 스위칭 전류 펄스(B)를 인가하더라도 상기 1군 메모리 셀들(50)은 상기 제1 스위칭 전류 펄스(A)에 의해 쓰여진 데이터가 그대로 유지되며 스핀 극성도 일정하다.

반면에, 상기 제1 스위칭 전류 펄스(A)에 의해 과도한 스위칭 전류가 인가된 메모리 셀들은 상기 제2 스위칭 전류 펄스(B)에 의해 데이터가 다시 써지게 된다. 즉, 상기 제2 스위칭 전류 펄스(B)에 의하여 자유막 패턴의 스핀이 다시 얼라인된다.

이 때, 상기 제2 스위칭 전류 펄스(B)가 스위칭 전류로써 적절한 레벨인 일부 메모리 셀들은 스핀이 정얼라인되면서 정확한 데이터가 기록된다.

그러나, 상기 동작 단위 내의 메모리 셀들 중에서 상기 제2 스위칭 전류 펄스(B)보다 낮은 스위칭 전류에 의해 데이터가 기록되는 메모리 셀들이 있을 수 있다. 상기 제2 스위칭 전류 펄스(B)를 인가하면, 상기 제2 스위칭 전류 펄스(B)보다 낮은 스위칭 전류를 갖는 메모리 셀들에는 과도한 스위칭 전류가 인가된다. 따라서, 상기 메모리 셀들에 포함된 자유층 패턴에서는 스핀의 극성이 일정하지 않게되고 이로인해 터널링 저항에 영향을 미치게 된다.

이와같이, 상기 제2 스위칭 전류 펄스(B)를 인가하면, 상기 1군의 메모리 셀들을 제외한 나머지 메모리 셀들 중에서 일부 메모리 셀들에는 정상적으로 데이터가 기록된다. 상기 제2 스위칭 전류 펄스(B)에 의해 정상적으로 데이터가 기록되는 메모리 셀들은 2군 메모리 셀들이라고 한다.

도 4b는 제2 스위칭 전류 펄스를 인가하였을 때 제1 동작 단위 내의 메모리 셀들의 스핀 극성의 일 예를 도시한 것이다.

도 4b에 도시된 것과 같이, 상기 제1군 메모리 셀들(50)은 기록된 데이터가 그대로 유지된다. 또한, 제2군 메모리 셀들(52)은 정상적으로 데이터가 기록된다. 그러나, 상기 제1 및 제2 군 메모리셀들(50, 52) 이외의 메모리 셀들은 스핀 극성이 일정하지 않다.

계속하여, 상기 어드레스가 지정된 제1 동작 단위에 대해 상기 제2 스위칭 전류 펄스(B)보다 낮은 전류로써 제3 스위칭 전류 펄스(C)를 인가하여 상기 동작 단위 내의 메모리 셀들에 데이터를 재기록한다. 즉, 상기 제3 스위칭 전류 펄스에 의해 상기 제1 및 제2군 메모리 셀들을 제외한 나머지 메모리 셀들에 대해 데이터가 재기록된다. 이 때, 상기 제3 스위칭 전류 펄스(C)는 상기 제1 스위칭 전류 펄스(A)와 동일한 펄스 폭을 갖는다.

상기 설명한 것과 유사하게, 상기 제3 스위칭 전류 펄스(C)를 인가하면, 상기 제3 스위칭 전류 펄스(C)보다 높은 스위칭 전류가 요구되는 1군 및 2군 메모리 셀들(50, 52)에는 데이터가 재기록되지 않는다.

반면에, 상기 제2 스위칭 전류 펄스(B)에 의해 과도한 스위칭 전류가 인가된 나머지 메모리 셀들은 상기 제3 스위칭 전류 펄스(C)에 의해 데이터가 다시 써지게 된다. 즉, 상기 제3 스위칭 전류 펄스에 의하여 상기 메모리 셀 내의 자유막 패턴의 자화 방향이 다시 얼라인된다.

도 4c는 제3 스위칭 전류 펄스를 인가하였을 때 제1 동작 단위 내의메모리 셀들의 스핀 극성의 일 예를 나타낸다.

도 4c에 도시된 것과 같이, 상기 제1 및 2군 메모리 셀들(50, 52)은 기록된 데이터가 그대로 유지된다. 또한, 제1 및 2군 메모리 셀들(50, 52) 이외의 나머지 메모리 셀들(54)은 정상적으로 데이터가 기록된다.

상기 과정들에 의해, 상기 제1 동작 단위 내의 전체 메모리 셀들의 자유막 패턴들은 자화 방향이 정얼라인된다. 따라서, 상기 제1 동작 단위 내의 전체 메모리 셀들에는 정확한 데이터가 기록된다.

이와같이, 메모리 셀들에 데이터를 기록할 때, 수 회에 걸쳐 스위칭 전류 펄스를 반복 인가하여 데이터를 기록하고, 상기 데이터 기록 동작이 반복될수록 인가되는 스위칭 전류 펄스의 레벨이 감소되도록 한다. 그러므로, 상기 데이터 기록 동작에서 최종적으로 인가되는 스위칭 전류 펄스는 가장 낮은 전류 레벨을 갖는다. 최종적으로 인가되는 스위칭 전류 펄스는 상기 자기 메모리 소자의 전체 셀들 중에서 가장 낮은 스위칭 전류를 갖는 메모리 셀들에 정확한 데이터가 기록될 수 있는 값을 갖는다. 즉, 최종적으로 인가되는 스위칭 전류 펄스 레벨은 기록 동작에 요구되는 스위칭 전류 펄스 레벨이 가장 낮은 메모리 셀의 스위칭 전류 펄스 레벨과 동일하거나 더 낮게 되도록 설정한다.

본 실시예에서는 데이터를 기록하기 위하여 3회에 걸쳐 스위칭 전류 펄스를 인가한다. 그러므로, 상기 제3 스위칭 전류 펄스(C)는 최종적으로 인가되는 스위칭 전류 펄스가 된다. 상기 제3 스위칭 전류 펄스(C)는 상기 자기 메모리 소자의 전체 셀들 중에서 가장 낮은 스위칭 전류를 갖는 메모리 셀들에 정확한 데이터가 기록될 수 있는 값을 갖는다. 그러므로, 상기 제3 스위칭 전류 펄스(C)를 인가하면 가장 낮은 스위칭 전류를 갖는 메모리 셀에서도 과도한 스위칭 전류의 인가에 의해 발생되는 백 호핑 현상이 일어나지 않는다.

본 실시예에서는 지정된 어드레스의 동작 단위 내의 각 메모리 셀들에 대하여 데이터 쓰기를 위한 스위칭 전류 펄스를 3회에 걸쳐 인가하였지만, 상기 스위칭 전류 펄스를 인가하는 횟수는 2회 이상이면 된다. 상기 스위칭 전류 펄스를 인가하는 횟수가 감소하면, 자기 메모리 소자의 전체 셀들에 대해 백 호핑 현상을 방지하면서 데이터를 기록하는 효과가 감소될 수 있다. 또한, 상기 스위칭 전류 펄스를 인가하는 횟수가 증가하면, 자기 메모리 소자의 셀들에 데이터를 기록하는 시간이 증가하게 된다. 그러므로, 상기 스위칭 전류 펄스를 인가하는 횟수는 2 내지 5회가 적절하다.

상기 최초에 인가되는 스위칭 전류 펄스와 최종적으로 인가되는 스위칭 전류 펄스는 상기 자기 메모리 소자에서 실험적으로 얻어진 데이터를 통해 설정할 수 있다. 상기 자기 메모리 소자에서 메모리 셀들이 기록 동작에 요구되는 스위칭 펄스 레벨의 편차를 측정하여 설정할 수 있다. 또한, 상기 자기 메모리 셀들 전체에 정상 데이터를 기록하기 위한 기록 동작의 반복 횟수 및 각 스위칭 펄스 레벨들도 상기 자기 메모리 소자에서 실험적으로 얻어진 데이터를 근거로 설정할 수 있다. 즉, 기록 동작에 요구되는 스위칭 펄스 레벨의 편차가 큰 경우에는 기록 동작의 반복 횟수를 더 증가시킬 수 있다.

계속하여, 상기 자기 메모리 소자 내에서 쓰기 동작이 수행되지 않은 제2 동작 단위로 어드레스를 다시 지정하고, 상기 설명한 단계들을 재수행한다. 상기 단계들은 상기 자기 메모리 소자 내의 전체 메모리 셀들에 대해 쓰기 동작이 완료될 때까지 반복하여 수행한다.

본 실시예에서는, 기록 동작 시의 스위칭 펄스를 전류 펄스로 설명하였지만, 전압 펄스로 사용할 수도 있다. 상기 전압 펄스인 경우에도 전류 펄스와 동일한 방법으로 전압 레벨을 변조하여 데이터를 기록할 수 있다.

상기 방법에 의하면, 상기 자기 메모리 소자 내의 각 메모리 셀들의 동작 특성에 맞는 스위칭 전류 펄스를 이용하여 각 메모리 셀들에 데이터가 기록된다. 그러므로, 상기 자기 메모리 소자에 포함된 메모리 셀들이 특성 산포를 갖는다 하더라도, 상기 전체 메모리 셀들 대해 각각에 저항 산포가 거의 없어지게 되어 정확한 데이터를 기록할 수 있다.

실시예 2

도 5는 본 발명의 일 실시예의 스핀 전달 토크-자기 메모리 소자의 데이터 기록 방법에 따른 스위칭 펄스들을 나타낸다.

이하에서는, 도 5를 참조로 실시예 2에 따른 데이터 기록 방법을 설명한다.

상기 메모리 셀들 중에 어느 하나의 동작 단위인 제1 동작 단위가 선택되도록 어드레스를 지정하고, 상기 지정된 어드레스에 기록 인에이블 신호를 인가한다.

상기 어드레스가 지정된 제1 동작 단위에 대해 제1 전류 레벨 및 제1 펄스폭(W1)을 갖는 제1 스위칭 전류 펄스(A1)를 인가하여 상기 제1 동작 단위 내의 메모리 셀들에 데이터를 기록한다.

이 때, 상기 제1 스위칭 전류 펄스(A1)는 상기 자기 메모리 소자에 포함된 전체 메모리 셀들 중에서, 가장 높은 스위칭 전류를 갖는 메모리 셀들에 정확한 데이터가 기록될 수 있도록 충분히 높은 전류 레벨 및 펄스 폭을 갖는다. 즉, 상기 제1 스위칭 펄스 레벨(A1)은 기록 동작에 요구되는 스위칭 펄스 레벨이 가장 높은 메모리 셀의 스위칭 펄스 레벨과 동일하거나 더 높게 되도록 설정한다.

따라서, 상기 제1 동작 단위 내의 메모리 셀들 중에서 상대적으로 에너지 베리어가 높아서 높은 스위칭 전류를 갖는 셀들에 충분한 스위칭 전류가 가해지게 되어 상기 셀들의 자유막 패턴이 원하는 방향으로 정확하게 자화된다. 상기 제1 스위칭 전류 펄스(A1)에 의해 정상적으로 데이터가 기록되는 메모리 셀들은 1군 메모리 셀들이라고 한다.

그러나, 상기 제1 스위칭 전류 펄스(A1)는 자기 메모리 소자 내의 메모리 셀들 중에서 가장 높은 스위칭 전류를 요구하는 메모리 셀을 기준으로 설정된 것이므로, 상기 제1 동작 단위 내의 메모리 셀들 중에서 상기 제1 스위칭 전류 펄스(A1)보다 낮은 스위칭 전류에 의해 데이터가 기록되는 다른 메모리 셀들에는 과도한 스위칭 전류가 인가된다. 그러므로, 상기 자유층 패턴에서의 스핀 극성이 일정하지 않게된다.

다음에, 상기 어드레스가 지정된 제1 동작 단위에 대해 상기 제1 전류 레벨보다 낮은 제2 전류 레벨과, 제1 펄스폭(W1)보다 좁은 제2 펄스폭(W2)을 갖는 제2 스위칭 전류 펄스(B1)를 인가하여 상기 제1 동작 단위 내의 메모리 셀들에 데이터를 재기록한다.

상기 자기 메모리 소자의 메모리 셀들에 데이터를 기록할 때, 펄스폭이 짧아지는 경우에는 펄스폭이 긴 경우에 비해 주울 히팅이 감소된다. 그러므로, 상기 메모리 셀들에서 자유막 패턴으로 터널링하는데 필요한 열적 에너지 베리어가 높아지게 된다. 따라서, 상기 메모리 셀들은 펄스폭이 짧아지면 더 높은 스위칭 전류가 요구된다.

상기와 같이 전류 레벨을 낮추면서 동시에 펄스폭을 감소시키는 경우, 상기 1군 메모리 셀들에는 데이터가 재기록되지 않는다.

반면에, 상기 제1 스위칭 전류 펄스(A1)에 의해 과도한 스위칭 전류가 인가된 메모리 셀들은 상기 제2 스위칭 전류 펄스(B1)에 의해 데이터가 다시 써지게 된다. 이 때, 일부 메모리 셀들은 자화 방향이 정얼라인되면서 극성이 일정하게 유지된다. 상기 제2 스위칭 전류 펄스(B1)에 의해 정상적으로 데이터가 기록되는 메모리 셀들은 2군 메모리 셀들이라고 한다.

그러나, 상기 제1 동작 단위 내의 메모리 셀들 중에서 상기 제2 스위칭 전류 펄스(B1)보다 낮은 스위칭 전류 또는 더 짧은 펄스폭에 의해 데이터가 기록되는 메모리 셀들이 있을 수 있다. 상기 메모리 셀들에의 자유층 패턴에서의 스핀 극성이 일정하지 않게 되어 정확한 데이터가 기록되지 않는다.

계속하여, 상기 어드레스가 지정된 제1 동작 단위의 메모리 셀들에 대해 상기 제2 전류 레벨보다 낮은 제3 전류 레벨과 제2 펄스폭(W2)보다 좁은 제3 펄스폭(W3)을 갖는 제3 스위칭 전류 펄스(C1)를 인가하여 데이터를 재기록한다.

상기 설명한 것과 유사하게, 상기 제3 스위칭 전류 펄스(C1)를 인가하면, 상기 제 1군 및 2군 메모리 셀들에는 데이터가 재기록되지 않는다.

반면에, 상기 제2 스위칭 전류 펄스(B1)에 의해 과도한 스위칭 전류가 인가된 메모리 셀들은 상기 제3 스위칭 전류 펄스(C1)에 의해 데이터가 다시 써지게 된다. 즉, 상기 제3 스위칭 전류 펄스(C1)에 의하여 자유막 패턴의 자화 방향이 다시 얼라인된다.

즉, 상기 제3 스위칭 전류 펄스(C1)를 인가하면, 상기 1군 및 2군의 메모리 셀들을 제외한 나머지 메모리 셀들에서 정상적으로 데이터가 기록된다.

상기 제3 스위칭 전류 펄스(C1)는 상기 자기 메모리 소자의 전체 셀들 중에서 가장 낮은 스위칭 전류를 갖는 메모리 셀들에 정확한 데이터가 기록될 수 있도록 설정된다. 즉, 상기 제3 스위칭 펄스 레벨(C1)은 기록 동작에 요구되는 스위칭 펄스 레벨이 가장 낮은 메모리 셀의 전류 레벨과 동일하거나 더 낮게 되고, 펄스 폭과 동일하거나 더 좁은 펄스 폭을 갖도록 설정된다.

본 실시예에서는, 지정된 어드레스의 제1 동작 단위 내의 각 메모리 셀들에 데이터 쓰기를 위한 스위칭 전류 펄스를 3회에 걸쳐 인가하였다. 그러나, 상기 스위칭 전류 펄스를 인가하는 횟수는 3회에 한정되지 않으며, 2회 이상이면 가능하다.

상기 기록 동작 시의 각 스위칭 펄스 레벨들은 자기 메모리 셀들이 기록 동작에 요구되는 스위칭 펄스 레벨의 편차에 따라 실험적으로 설정할 수 있다. 또한, 상기 자기 메모리 셀들 전체에 정상 데이터를 기록하기 위한 기록 동작의 반복 횟수는 실험적으로 설정할 수 있다.

계속하여, 상기 자기 메모리 소자 내에서 쓰기 동작이 수행되지 않은 제2 동작 단위에 대해 어드레스를 다시 지정하고, 상기 설명한 단계들을 재수행한다. 상기 단계들은 상기 자기 메모리 소자 내의 전체 메모리 셀들에 대해 쓰기 동작이 완료될 때까지 반복하여 수행한다.

실시예 3

도 6은 본 발명의 일 실시예의 스핀 전달 토크-자기 메모리 소자의 데이터 기록 방법에 따른 스위칭 펄스들을 나타낸다.

이하에서는, 도 6을 참조로 하여 실시예 2에 따른 스핀 전달 토크-자기 메모리 소자의 데이터 기록 방법을 설명한다.

상기 메모리 셀들 중에 어느 하나의 동작 단위인 제1 동작 단위가 선택되도록 어드레스를 지정하고, 상기 지정된 어드레스에 기록 인에이블 신호를 인가한다.

상기 어드레스가 지정된 제1 동작 단위에 대해 제1 전류 레벨 및 제1 펄스폭(W1)을 갖는 제1 스위칭 전류 펄스(A2)를 인가하여 상기 제1 동작 단위 내의 메모리 셀들에 데이터를 기록한다.

이 때, 상기 제1 스위칭 전류 펄스(A2)는 상기 자기 메모리 소자에 포함된 전체 메모리 셀들 중에서, 가장 높은 스위칭 전류를 갖는 메모리 셀들에 정확한 데이터가 기록될 수 있도록 충분히 높은 전류 레벨 및 펄스 폭을 갖는다.

상기 제1 스위칭 전류 펄스(A2)에 의해 상기 제1 동작 단위 내의 메모리 셀들 중에서 스위칭 전류가 높은 일부 메모리 셀들에는 정상적으로 데이터가 기록된다. 상기 제1 스위칭 전류 펄스(A2)에 의해 정상적으로 데이터가 기록되는 메모리 셀들은 1군 메모리 셀들이라고 한다.

상기 어드레스가 지정된 제1 동작 단위에 대해 상기 제1 전류 레벨과 제1 펄스폭보다 좁은 제2 펄스폭(W2)을 갖는 제2 스위칭 전류 펄스(B2)를 인가하여 상기 제1 동작 단위 내의 메모리 셀들에 데이터를 재기록한다.

상기 자기 메모리 소자의 메모리 셀들에 데이터를 기록할 때, 펄스폭이 좁은 경우에는 펄스폭이 넓은 경우에 비해 주울 히팅이 감소된다. 그러므로, 상기 메모리 셀들에서 자유막 패턴으로 터널링하는데 필요한 열적 에너지 베리어가 높아지게 된다. 따라서, 상기 메모리 셀들은 펄스폭이 좁아지면 더 높은 스위칭 전류가 요구된다.

즉, 메모리 셀들에 동일한 전류 레벨로 전류를 인가하더라도 펄스폭을 감소시키면 에너지 베리어가 높아지게 되므로, 낮은 스위칭 전류를 인가하는 것과 동일한 효과가 나타난다.

따라서, 펄스폭이 좁은 상기 제2 스위칭 전류 펄스(B2)를 인가하면, 상기 1군 메모리 셀들에는 데이터가 재기록되지 않는다.

반면에, 상기 제1 스위칭 전류 펄스(A2)에 의해 과도한 스위칭 전류가 인가된 메모리 셀들은 상기 제2 스위칭 전류 펄스(B2)에 의해 데이터가 다시 써지게 된다. 즉, 상기 제2 스위칭 전류 펄스(B2)에 의하여 자유막 패턴의 자화 방향이 다시 얼라인된다. 상기 제2 스위칭 전류 펄스(B2)에 의해 정상적으로 데이터가 기록되는 메모리 셀들은 2군 메모리 셀들이라고 한다.

계속하여, 상기 어드레스가 지정된 제1 동작 단위에 대해 상기 제1 전류 레벨 및 제2 펄스폭보다 좁은 제3 펄스폭을 갖는 제3 스위칭 전류 펄스(C2)를 인가하여 상기 제1 동작 단위 내의 일부 메모리 셀들에 데이터를 재기록한다.

상기 설명한 것과 유사하게, 상기 제3 스위칭 전류 펄스(C2)를 인가하면, 상기 제 1군 및 2군 메모리 셀들에는 데이터가 재기록되지 않는다.

반면에, 상기 제2 스위칭 전류 펄스(B2)에 의해 과도한 스위칭 전류가 인가된 나머지 메모리 셀들은 상기 제3 스위칭 전류 펄스(C2)에 의해 데이터가 다시 써지게 된다. 즉, 상기 제3 스위칭 전류 펄스(C2)를 인가하면, 상기 1군 및 2군의 메모리 셀들을 제외한 나머지 메모리 셀들에 정상적으로 데이터가 기록된다.

상기 과정들에 의해, 상기 제1 동작 단위 내의 전체 메모리 셀들의 자유막 패턴들은 자화 방향이 정얼라인된다. 따라서, 상기 제1 동작 단위 내의 전체 메모리 셀들에는 정확한 데이터가 기록된다.

상기 제3 스위칭 전류 펄스(C2)는 상기 자기 메모리 소자의 전체 셀들 중에서 가장 낮은 스위칭 전류를 갖는 메모리 셀들에 정확한 데이터가 기록될 수 있도록 짧은 펄스폭을 갖는다.

계속하여, 상기 자기 메모리 소자 내에서 쓰기 동작이 수행되지 않은 제2 동작 단위에 대해 어드레스를 다시 지정하고, 상기 설명한 단계들을 재수행한다.

상기 방법에 의하면, 상기 자기 메모리 소자 내의 각 메모리 셀들의 동작 특성에 맞는 스위칭 전류 펄스를 이용하여 각 메모리 셀들에 데이터가 기록된다. 그러므로, 상기 자기 메모리 소자에 포함된 메모리 셀들이 전기적 특성 산포를 갖는다 하더라도, 상기 전체 메모리 셀들은 저항 산포가 거의 없이 정확한 데이터를 기록할 수 있다.

도 7은 본 발명의 일 실시예에 따른 자기 메모리 소자를 나타내는 블록도이다.

도 7을 참조하면, 자기 메모리 소자는 메모리 셀 어레이(100), 행(row) 선택 회로(110), 열 디코더(120), 센스 증폭기 및 기입 드라이버 등을 포함하는 입출력 회로(400), 제어 회로(500) 및 전압 발생기(600)를 포함한다. 도 7에서는 본 발명의 설명에 필요한 구성만을 도시하였으며, 자기 메모리 소자는 어드레스 버퍼, 입출력 버퍼, 프리 디코더(pre-decoder) 및 그 밖의 주변 회로들을 포함할 수 있다.

메모리 셀 어레이(100)는 데이터를 저장하기 위한 복수의 메모리 셀들을 포함한다. 상기 메모리 셀들은 워드라인(WL)들을 통하여 연결된 행 선택 회로(110)에 의하여 선택될 수 있다.

행 선택 회로(110)는 행 어드레스(ADDX)에 응답하여 기입 동작 또는 독출 동작을 위한 하나의 워드 라인을 선택하기 위한 행 디코더(X-DECODER)를 포함하며, 선택된 워드라인 및 비선택된 워드라인들에 각각의 전압을 인가하기 위한 드라이버(미도시)를 포함할 수 있다. 한편 메모리 셀들에 기입되거나 메모리 셀들로부터 독출되는 데이터는 비트라인들(BL)을 통하여 메모리 셀들과 연결되는 열 디코더(120) 및 입출력 회로(400)를 통하여 제어된다.

제어 회로(500)는 모드 신호(MS)에 응답하여 데이터의 입출력 동작을 제어한다. 이러한 모드 신호(MS)는 외부로부터 제공될 수도 있고. 어드레스 신호(ADDX, ADDY)에 기초하여 제어 회로(500) 내부에서도 발생할 수 있다.

제어 회로(500)에서 발생하는 제어 신호는 크게 타이밍 제어 신호와 전압 제어 신호로 구분될 수 있다. 타이밍 제어 신호는 기록 인에이블 신호(WEN), 독출 인에이블 신호(REN), 센스 인에이블 신호(SEN), 방전 신호(DIS), 프리차지를 위한 제2 전압 신호(VC2) 및 제1 및 제2 펄스 발생을 위한 제1 전압 신호(VC1) 등을 포함할 수 있고, 제어 회로(500)는 기입 동작(즉 프로그램 동작)인지 독출 동작인지에 따라 상기 타이밍 제어 신호의 발생 시점 및 활성화 시간 등을 제어한다. 타이밍 제어 신호는 입출력 동작을 제어하기 위하여 행 선택 회로(110), 열 디코더(120) 및 입출력 회로(400)에 제공된다.

전압 제어 신호는 전원 전압(VCC), 프리차지 전압(VPRE), 기준 전압(VREF) 등의 레벨을 나타내는 신호들을 포함할 수 있고, 제어 회로(500)는 기입 동작(즉 프로그램 동작)인지 독출 동작인지에 따라 상기 전압 제어 신호의 발생을 제어한다. 상기 전압 제어 신호는 전압 발생기(600)에 제공되고, 전압 발생기는 전압 제어 신호에 응답하여 입출력 동작을 위한 전압들을 발생한다.

도 8은 도 7의 전압 발생기(600)에 포함되는 제어 전압 생성 회로(610)를 나타내는 블록도이다.

도 8을 참조하면, 제어 전압 생성 회로(610)는 제어 회로(500)의 모드 신호(MS)에 응답하여 제어 전압 생성 회로(610)가 제1 제어 전압 내지 제3 제어 전압(VC2)을 생성하는 것을 제어한다.

예를 들어 모드 신호(MS)가 로직 로우 신호일 때 쓰기 동작을 나타낸다고 하면, 제어 전압 생성 회로(610)는 전압 제어 신호(CVS)에 응답하여 제1 제어 전압(VC1)을 입출력 회로(400)에 제공하여, 제1 스위칭 펄스를 발생시켜 기록 동작이 수행되도록 한다. 또한, 상기 제1 제어 전압은 다시 제어 회로(500)에 제공되어, 제2 제어 전압을 발생시킨다. 상기 제2 제어 전압을 입출력 회로(400)에 제공하여, 제2 스위칭 펄스를 발생시켜 기록 동작이 수행되도록 한다. 상기 제2 스위칭 펄스는 제1 스위칭 펄스의 전류 레벨 및 펄스폭 중 적어도 하나가 감소된 펄스이다. 계속하여, 상기 제2 제어 전압은 다시 제어 회로(500)에 제공되어 제3 제어 전압을 발생시키고, 상기 제3 제어 전압을 입출력 회로(400)에 제공하여, 제3 스위칭 펄스를 발생시켜 기록 동작이 수행되도록 한다. 상기 제3 스위칭 펄스는 제2 스위칭 펄스의 전류 및 펄스 폭 중 적어도 하나가 감소된 펄스이다.

상기 제어 전압 생성 회로(610)는 설정된 수만큼의 제어 전압을 생성시키며, 제어 전압의 레벨도 조절할 수 있다. 본 실시예에서, 상기 제어 전압 생성 회로는 시간에 따라 제1 제어 전압 내지 제3 제어 전압(VC1~VC3)를 생성하는 것으로 설명하였으나, 생성되는 제어 전압의 수 및 제어 전압의 레벨은 달라질 수 있다.

도 9는 본 발명의 일 실시예에 따른 자기 메모리 소자를 포함하는 시스템의 블록도이다.

도 9를 참조하면, 메모리 시스템(1000)은 자기 메모리 소자(20), ECC 엔진(22) 및 메모리 컨트롤러(22)를 포함한다. 메모리 시스템(1000)은 외부 장치 또는 사용자와 통신을 위한 인터페이스(24)를 더 포함할 수 있다.

자기 메모리 소자(20)는 데이터를 저장하기 위한 복수의 메모리 셀들을 포함한다. 메모리 컨트롤러(22)는 자기 메모리 소자(20)의 입출력 동작을 전반적으로 제어한다.

상기 설명한 것과 같이, 본 발명에 따른 자기 메모리 소자의 기록 방법에 의하면 주울 히팅에 따른 셀의 저항 산포를 감소시킬 수 있으며, 전체 메모리 셀에 정확한 데이터를 기록할 수 있다. 따라서, 우수한 동작 특성을 갖는 자기 메모리 소자의 제조에 적용할 수 있다.

102 : 선택 트랜지스터
104 : MTJ구조물

Claims (10)

1. 자기 메모리 셀들에서 하나의 동작 단위의 어드레스를 지정하는 단계;
   상기 지정된 어드레스 내의 자기 메모리 셀들에 제1 스위칭 펄스를 인가하여, 상기 자기 메모리 셀들 중 일부인 제1 군의 셀들에 정상 데이터를 기록하는 단계; 및
   상기 지정된 어드레스 내의 자기 메모리 셀들에 제 n-1 스위칭 펄스보다 낮은 레벨의 제n 스위칭 펄스(n은 2이상의 정수)를 반복하여 순차적으로 인가하여, 상기 자기 메모리 셀들 전체에 정상 데이터를 기록하는 단계를 포함하며,
   상기 자기 메모리 셀들 전체에 정상 데이터를 기록하기 위한 기록 동작 시의 각 스위칭 펄스 레벨들은 자기 메모리 셀들이 기록 동작에 요구되는 스위칭 펄스 레벨의 편차에 따라 실험적으로 설정하고,
   상기 제1 스위칭 펄스 레벨은 기록 동작에 요구되는 스위칭 펄스 레벨이 가장 높은 메모리 셀의 스위칭 펄스 레벨과 동일하거나 더 높게 되도록 설정하고, 최종적으로 인가되는 제n 스위칭 펄스 레벨은 기록 동작에 요구되는 스위칭 펄스 레벨이 가장 낮은 메모리 셀의 스위칭 펄스 레벨과 동일하거나 더 낮게 되도록 설정하는 것을 특징으로 하는 자기 메모리 소자의 데이터 기록 방법.
2. 제1항에 있어서, 상기 하나의 동작 단위 내에는 각각 기록 동작에 요구되는 스위칭 펄스의 레벨의 편차가 있는 자기 메모리 셀들이 포함되는 것을 특징으로 하는 자기 메모리 소자의 데이터 기록 방법.
3. 제1항에 있어서, 상기 지정된 어드레스 내의 전체 자기 메모리 셀들에 대해 정상 데이터를 기록되도록 스위칭 펄스를 변경하여 데이터 기록 동작을 반복하며, 상기 데이터 기록 동작이 반복될수록 상기 스위칭 펄스의 레벨은 감소하는 것을 특징으로 하는 자기 메모리 소자의 데이터 기록 방법.
4. 제1항에 있어서, 상기 자기 메모리 셀들 전체에 정상 데이터를 기록하기 위한 기록 동작의 반복 횟수는 실험적으로 설정하는 것을 특징으로 하는 자기 메모리 소자의 데이터 기록 방법.
5. 삭제
6. 삭제
7. 제1항에 있어서, 상기 스위칭 펄스는 전류 펄스인 것을 특징으로 하는 자기 메모리 소자의 데이터 기록 방법.
8. 제1항에 있어서, 상기 제1 내지 제n 스위칭 펄스는 동일한 펄스폭을 갖는 것을 특징으로 하는 자기 메모리 소자의 데이터 기록 방법.
9. 제1항에 있어서, 상기 제n 스위칭 펄스의 폭은 상기 제n-1 스위칭 펄스의 폭보다 작은 것을 특징으로 하는 자기 메모리 소자의 데이터 기록 방법.
10. 복수의 자기 메모리 셀들을 구비하는 메모리 셀 어레이;
    상기 복수의 자기 메모리 셀들에 대해 특정 동작 단위의 어드레스를 지정하는 어드레스 지정 회로;
    상기 메모리 셀들에 대한 기록 동작을 수행하도록 구성된 입/출력 회로; 및
    상기 지정된 어드레스 내의 복수의 메모리 셀들을 기록할 때, 제1 스위칭 펄스를 인가하여 상기 메모리 셀들에 데이터를 기록하고, 상기 제1 스위칭 펄스보다 작은 레벨의 스위칭 펄스를 반복 인가하여 메모리 셀들에 데이터를 기록하는 동작을 반복하도록 상기 입/출력회로를 제어하는 제어회로를 포함하며,
    상기 제1 스위칭 펄스의 레벨은 상기 복수의 메모리 셀들 중에서 데이터를 기록하는 데 요구되는 스위칭 펄스 레벨이 가장 높은 메모리 셀의 스위칭 펄스 레벨과 동일하거나 더 높게 되도록 설정하고, 최종적으로 인가되는 스위칭 펄스의 레벨은 상기 복수의 메모리 셀들 중에서 데이터를 기록하는 데 요구되는 스위칭 펄스 레벨이 가장 낮은 메모리 셀의 스위칭 펄스 레벨과 동일하거나 더 낮게 되도록 설정하는 것을 특징으로 하는 자기 메모리 소자.

Images