[go: up one dir, main page]

KR101879796B1 - Organic Light Emitting Diode Display and method for fabricating of the same - Google Patents

Organic Light Emitting Diode Display and method for fabricating of the same Download PDF

Info

Publication number
KR101879796B1
KR101879796B1 KR1020110063562A KR20110063562A KR101879796B1 KR 101879796 B1 KR101879796 B1 KR 101879796B1 KR 1020110063562 A KR1020110063562 A KR 1020110063562A KR 20110063562 A KR20110063562 A KR 20110063562A KR 101879796 B1 KR101879796 B1 KR 101879796B1
Authority
KR
South Korea
Prior art keywords
film
region
pixel electrode
electrode
delete delete
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110063562A
Other languages
Korean (ko)
Other versions
KR20120002467A (en
Inventor
이대우
윤한희
김경보
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US13/172,753 priority Critical patent/US8502211B2/en
Publication of KR20120002467A publication Critical patent/KR20120002467A/en
Application granted granted Critical
Publication of KR101879796B1 publication Critical patent/KR101879796B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3031—Two-side emission, e.g. transparent OLEDs [TOLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 기재의 유기전계발광 표시장치는, 제1 영역 및 제2 영역을 포함하는 기판; 상기 제1 영역에 구비되되 소오스 전극과 드레인 전극을 포함하는 제1 박막트랜지스터; 상기 제2 영역에 구비되되 소오스 전극과 드레인 전극을 포함하는 제2 박막트랜지스터; 상기 제1 및 제2 박막트랜지스터 위에 구비되는 보호막; 상기 보호막 위에 구비되는 제1 평탄화막; 상기 제1 평탄화막 위에 구비되는 제2 평탄화막 패턴; 상기 보호막 및 상기 제1 평탄화막에 형성된 제1 비아콘택홀을 통해 상기 제1 박막트랜지스터의 상기 소오스 전극 또는 상기 드레인 전극에 전기적으로 연결되는 제1 화소 전극; 및 상기 보호막, 상기 제1 평탄화막, 및 상기 제2 평탄화막 패턴에 형성된 제2 비아콘택홀을 통해 상기 제2 박막트랜지스터의 상기 소오스 전극 또는 상기 드레인 전극에 전기적으로 연결되는 제2 화소 전극을 포함하고, 상기 제2 평탄화막 패턴은 상기 제2 화소 전극의 형상에 대응하고, 상기 제1 평탄화막과 상기 제2 화소 전극 사이에 배치된다.The organic electroluminescent display device of the present invention comprises: a substrate including a first region and a second region; A first thin film transistor provided in the first region and including a source electrode and a drain electrode; A second thin film transistor provided in the second region and including a source electrode and a drain electrode; A protective film provided on the first and second thin film transistors; A first planarization film provided on the protective film; A second planarization film pattern provided on the first planarization film; A first pixel electrode electrically connected to the source electrode or the drain electrode of the first thin film transistor through the protective film and a first via contact hole formed in the first planarization film; And a second pixel electrode electrically connected to the source electrode or the drain electrode of the second thin film transistor through the second via contact hole formed in the protective film, the first planarization film, and the second planarization film pattern And the second planarization film pattern corresponds to the shape of the second pixel electrode and is disposed between the first planarization film and the second pixel electrode.

Description

유기전계발광 표시장치 및 그 제조방법{Organic Light Emitting Diode Display and method for fabricating of the same}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic electroluminescent display device,

본 발명은 유기전계발광 표시장치 및 그 제조방법에 관한 것이다.The present invention relates to an organic light emitting display and a method of manufacturing the same.

일반적으로 유기 전계 발광 표시 소자는 형광성 유기화합물을 전기적으로 여기시켜 발광하게 하는 자발광형 표시 소자이다. 이는 매트릭스(matrix) 형태로 배치된 N×M 개의 화소(pixel)들을 구동하는 방식에 따라 수동 매트릭스(passive matrix)방식과 능동 매트릭스(active matrix) 방식으로 나뉘어진다. 상기 능동 매트릭스 방식의 유기 전계 발광 표시(AMOLED) 소자는 수동 매트릭스 방식에 비해 전력 소모가 적어 대면적 구현에 적합하며 고해상도를 갖는 장점이 있다. Generally, an organic electroluminescent display device is a self-luminous display device that electrically excites a fluorescent organic compound to emit light. This is divided into a passive matrix method and an active matrix method according to a method of driving N × M pixels arranged in a matrix form. The active matrix organic light emitting display (AMOLED) device is advantageous in that it consumes less electric power than a passive matrix type and is suitable for realizing a large area and has a high resolution.

상기 유기 전계 발광 표시 소자는 유기 화합물로부터 발광된 빛의 방출 방향에 따라 전면발광형 또는 배면발광형 유기 전계 발광 표시 소자와 상기 전면발광형 및 배면발광형이 동시에 구비되는 듀얼타입 유기전계발광 표시소자로 나뉘어진다. 상기 전면발광형 유기 전계 발광 표시 소자는 상기 배면발광형과는 달리 상기 단위화소들이 위치한 기판 반대 방향으로 빛을 방출시키는 장치로서 개구율이 큰 장점이 있다. The organic light emitting display device may include a front emission type or back emission type organic electroluminescence display device and a dual type organic electroluminescence display device including the front emission type and the bottom emission type simultaneously according to the emission direction of light emitted from the organic compound. Respectively. The front emission type organic electroluminescence display device is an apparatus that emits light in a direction opposite to the substrate where the unit pixels are located, unlike the bottom emission type, and has a large aperture ratio.

소자의 소형화 및 저전력화에 따라서 전면발광형인 주표시창과 배면발광형인 보조표시창이 동시에 구비되는 듀얼타입의 유기전계발광 표시소자의 수요가 증가하고 있다. 이러한 유기전계발광 표시소자는 주로 휴대전화에 사용되고 있으며, 외부에는 보조표시창이 구비되고, 내부에는 주표시창이 구비된다. 특히 상기 보조표시창은 주표시창에 비하여 전력이 적게 들어 휴대전화가 통화 대기 상태인 경우 계속해서 온(on) 상태를 유지하기 때문에 수신상태, 배터리 잔여량 및 시간 등을 수시로 관찰할 수 있다. 2. Description of the Related Art [0002] Demand for a dual-type organic light emitting display device in which a main display window, which is a front emission type, and an auxiliary display window, which is a backlight emission type, are simultaneously provided due to miniaturization and low power consumption of devices. Such an organic light emitting display device is mainly used for a cellular phone, and an auxiliary display window is provided on the outside and a main display window is provided on the inside. In particular, since the auxiliary display window has a lower power than the main display window and the cellular phone is kept in an on-state in a call waiting state, the reception state, the remaining battery capacity, and the time can be observed from time to time.

본 발명은 듀얼타입 유기전계발광 표시소자에서 배면발광형의 화소전극의 저항 증가를 억제하기 위한 유기전계발광 표시장치 및 그의 제조방법을 제공하는데 목적이 있다.An object of the present invention is to provide an organic electroluminescence display device and a method of manufacturing the same, which are capable of suppressing an increase in the resistance of a backside light emitting pixel electrode in a dual type organic electroluminescence display device.

본 발명의 일 실시예는 제1영역 및 제2영역을 포함하는 기판; 상기 기판의 제1영역 및 제2영역에 각각 형성되는 박막트랜지스터; 상기 박막트랜지스터 상부에 형성된 보호막; 상기 보호막 상부에 형성된 제1평탄화막; 및 상기 보호막 및 제1평탄화막에 형성된 제1비아콘택홀을 통해 상기 제1영역의 소오스/드레인 전극 중 어느 하나에 접속되는 제1화소전극 및 상기 보호막 및 제1평탄화막에 형성된 제2비아콘택홀을 통해 상기 제2영역의 소오스/드레인 전극 중 어느 하나에 접속되는 제2화소전극을 포함하고, 상기 제2화소전극의 하부에 상기 제2화소전극의 형상과 대응되는 제2평탄화막 패턴을 포함하는 유기전계발광 표시장치를 제공한다.One embodiment of the present invention provides a substrate comprising a first region and a second region; A thin film transistor formed in each of a first region and a second region of the substrate; A protective film formed on the thin film transistor; A first planarization layer formed on the passivation layer; And a first pixel electrode connected to one of a source electrode and a drain electrode of the first region through the protective film and a first via contact hole formed in the first planarization film and a second pixel electrode formed on the protective film and the first planarization film, And a second pixel electrode connected to one of the source and drain electrodes of the second region through a hole, and a second planarization film pattern corresponding to the shape of the second pixel electrode is formed under the second pixel electrode And an organic electroluminescent display device.

본 발명의 다른 실시예는, 제1 영역 및 제2 영역을 포함하는 기판; 상기 제1 영역에 구비되되 소오스 전극과 드레인 전극을 포함하는 제1 박막트랜지스터; 상기 제2 영역에 구비되되 소오스 전극과 드레인 전극을 포함하는 제2 박막트랜지스터; 상기 제1 및 제2 박막트랜지스터 위에 구비되는 보호막; 상기 보호막 위에 구비되는 제1 평탄화막; 상기 제1 평탄화막 위에 구비되는 제2 평탄화막 패턴; 상기 보호막 및 상기 제1 평탄화막에 형성된 제1 비아콘택홀을 통해 상기 제1 박막트랜지스터의 상기 소오스 전극 또는 상기 드레인 전극에 전기적으로 연결되는 제1 화소 전극; 및 상기 보호막, 상기 제1 평탄화막, 및 상기 제2 평탄화막 패턴에 형성된 제2 비아콘택홀을 통해 상기 제2 박막트랜지스터의 상기 소오스 전극 또는 상기 드레인 전극에 전기적으로 연결되는 제2 화소 전극을 포함하고, 상기 제2 평탄화막 패턴은 상기 제2 화소 전극의 형상에 대응하고, 상기 제1 평탄화막과 상기 제2 화소 전극 사이에 배치되는 유기전계발광 표시장치를 제공한다.Another embodiment of the present invention is a semiconductor device comprising: a substrate including a first region and a second region; A first thin film transistor provided in the first region and including a source electrode and a drain electrode; A second thin film transistor provided in the second region and including a source electrode and a drain electrode; A protective film provided on the first and second thin film transistors; A first planarization film provided on the protective film; A second planarization film pattern provided on the first planarization film; A first pixel electrode electrically connected to the source electrode or the drain electrode of the first thin film transistor through the protective film and a first via contact hole formed in the first planarization film; And a second pixel electrode electrically connected to the source electrode or the drain electrode of the second thin film transistor through the second via contact hole formed in the protective film, the first planarization film, and the second planarization film pattern And the second planarization film pattern corresponds to the shape of the second pixel electrode, and is disposed between the first planarization film and the second pixel electrode.

상기 보호막은 실리콘질화막, 실리콘산화막 또는 그 적층구조를 포함할 수 있다.The protective film may include a silicon nitride film, a silicon oxide film, or a laminated structure thereof.

상기 제1평탄화막 및 상기 제2평탄화막 패턴은 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), SOG(spin on glass), 아크릴레이트(acrylate) 및 그 조합으로 이루어진 군에서 선택되는 1종의 물질을 포함할 수 있다.The first planarizing film and the second planarizing film pattern may be selected from the group consisting of a polyimide, a benzocyclobutene series resin, a spin on glass (SOG), an acrylate, and combinations thereof. And the like.

상기 제2화소전극은 반사막 패턴 및 투명전극 패턴을 포함할 수 있다.The second pixel electrode may include a reflective film pattern and a transparent electrode pattern.

상기 투명전극 패턴의 두께는 10 내지 300Å일 수 있다.The thickness of the transparent electrode pattern may be 10-300 Å.

상기 제1화소전극은 투명전극 패턴을 포함할 수 있다.The first pixel electrode may include a transparent electrode pattern.

상기 제1영역은 배면발광형 또는 양면발광형 유기전계 발광 다이오드를 포함하고, 상기 제2 영역은 전면발광형 유기전계 발광 다이오드를 포함할 수 있다.The first region may include a bottom emission type or double emission type organic electroluminescent diode, and the second region may include a top emission type organic electroluminescent diode.

또한, 상기 제2평탄화막 패턴 및 상기 제1화소전극은 상기 제1평탄화막 상에 형성될 수 있다.In addition, the second planarization film pattern and the first pixel electrode may be formed on the first planarization film.

본 발명의 다른 실시예는 제1영역 및 제2영역을 포함하는 기판; 상기 기판의 제1영역 및 제2영역에 각각 형성되는 박막트랜지스터; 상기 박막트랜지스터 상부에 형성된 보호막; 및 상기 보호막에 형성된 제1비아콘택홀을 통해 상기 제1영역의 소오스/드레인 전극 중 어느 하나에 접속되는 제1화소전극 및 상기 보호막에 형성된 제2비아콘택홀을 통해 상기 제2영역의 소오스/드레인 전극 중 어느 하나에 접속되는 제2화소전극을 포함하고, 상기 제1화소전극의 하부에 상기 제1화소전극의 형상과 대응되는 평탄화막 패턴을 포함하는 유기전계발광 표시장치를 제공한다.Another embodiment of the present invention is a semiconductor device comprising: a substrate comprising a first region and a second region; A thin film transistor formed in each of a first region and a second region of the substrate; A protective film formed on the thin film transistor; A first pixel electrode connected to one of the source and drain electrodes of the first region through a first via contact hole formed in the protective film, and a second pixel contact electrode formed in the source / And a second pixel electrode connected to one of the first pixel electrode and the drain electrode. The flattening film pattern corresponding to the shape of the first pixel electrode is formed under the first pixel electrode.

본 발명의 다른 실시예는, 제1 영역 및 제2 영역을 포함하는 기판; 상기 기판의 상기 제1 영역에 구비되되 소오스 전극과 드레인 전극을 포함하는 제1 박막트랜지스터; 상기 기판의 상기 제2 영역에 구비되되 소오스 전극과 드레인 전극을 포함하는 제2 박막트랜지스터; 상기 제1 및 제2 박막트랜지스터 위에 구비되는 보호막; 상기 보호막 위에 구비되는 평탄화막 패턴; 상기 보호막에 형성된 제1 비어콘택홀을 통해 상기 제1 박막트랜지스터의 상기 소오스 전극 또는 상기 드레인 전극에 전기적으로 연결되는 제1 화소 전극; 및 상기 보호막과 상기 평탄화막 패턴에 형성된 제2 비어콘택홀을 통해 상기 제2 박막트랜지스터의 상기 소오스 전극 또는 상기 드레인 전극에 전기적으로 연결되는 제2 화소 전극을 포함하고, 상기 평탄화막 패턴은 상기 제2 화소 전극의 형상에 대응하고 상기 보호막과 상기 제2 화소 전극 사이에 배치되는 유기전계발광 표시장치를 제공한다.Another embodiment of the present invention is a semiconductor device comprising: a substrate including a first region and a second region; A first thin film transistor provided in the first region of the substrate and including a source electrode and a drain electrode; A second thin film transistor provided in the second region of the substrate and including a source electrode and a drain electrode; A protective film provided on the first and second thin film transistors; A planarizing film pattern provided on the protective film; A first pixel electrode electrically connected to the source electrode or the drain electrode of the first thin film transistor through a first via contact hole formed in the protective film; And a second pixel electrode electrically connected to the source electrode or the drain electrode of the second thin film transistor through the protective film and a second via contact hole formed in the planarization film pattern, And an organic light emitting display device corresponding to the shape of the two pixel electrodes and disposed between the protective film and the second pixel electrode.

상기 보호막은 실리콘질화막, 실리콘산화막 또는 그 적층구조를 포함할 수 있다.The protective film may include a silicon nitride film, a silicon oxide film, or a laminated structure thereof.

상기 평탄화막 패턴은 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), SOG(spin on glass), 아크릴레이트(acrylate) 및 그 조합으로 이루어진 군에서 선택되는 1종의 물질일 수 있다.The planarizing film pattern may be one kind of material selected from the group consisting of polyimide, benzocyclobutene series resin, spin on glass (SOG), acrylate, and combinations thereof .

상기 제1영역은 배면발광형 또는 양면발광형 유기전계 발광 다이오드를 포함하고, 상기 제2 영역은 전면발광형 유기전계 발광 다이오드를 포함할 수 있다.The first region may include a bottom emission type or double emission type organic electroluminescent diode, and the second region may include a top emission type organic electroluminescent diode.

상기 제2화소전극은 반사막 패턴 및 투명전극 패턴을 포함할 수 있다.The second pixel electrode may include a reflective film pattern and a transparent electrode pattern.

상기 투명전극 패턴의 두께는 10 내지 300Å일 수 있다.The thickness of the transparent electrode pattern may be 10-300 Å.

상기 제1화소전극은 투명전극 패턴을 포함할 수 있다.The first pixel electrode may include a transparent electrode pattern.

또한, 상기 평탄화막 패턴 및 상기 제1화소전극은 상기 보호막 상에 형성될 수 있다.In addition, the planarization film pattern and the first pixel electrode may be formed on the protective film.

또한, 본 발명의 또 다른 실시예는 제1영역 및 제2영역을 포함하는 기판 상부에 각각 박막트랜지스터를 형성하는 단계; 상기 각각의 박막트랜지스터 상부에 보호막 및 제1평탄화막을 형성하는 단계; 상기 보호막 및 제1평탄화막을 식각하여, 상기 제1영역의 소오스/드레인 전극 중 어느 하나를 노출시키는 제1비아콘택홀을 형성하는 단계; 상기 제1비아콘택홀을 포함하는 기판 전면에 제1투명전극용 물질층을 형성하고, 이를 식각하여 상기 제1영역 상에 제1화소전극을 형성하는 단계; 상기 제1화소전극을 포함하는 기판 전면에 제2평탄화막을 형성하는 단계; 상기 제2영역의 보호막, 제1평탄화막 및 제2평탄화막을 식각하여, 상기 제2영역의 소오스/드레인 전극 중 어느 하나를 노출시키는 제2비아콘택홀을 형성하는 단계; 및 상기 제2비아콘택홀을 포함하는 기판 전면에 제2투명전극용 물질층을 형성하고, 이를 식각하여 상기 제2영역 상에 제2화소전극을 형성하는 단계를 포함하는 유기전계발광 표시장치의 제조방법을 제공한다.According to still another embodiment of the present invention, there is provided a method of manufacturing a thin film transistor, comprising: forming a thin film transistor on a substrate including a first region and a second region, respectively; Forming a protective film and a first planarizing film on each of the thin film transistors; Etching the passivation layer and the first planarization layer to form a first via contact hole exposing one of the source / drain electrodes of the first region; Forming a first transparent electrode material layer on the entire surface of the substrate including the first via contact hole and etching the first transparent electrode material layer to form a first pixel electrode on the first region; Forming a second planarization layer on the entire surface of the substrate including the first pixel electrode; Etching the protective film, the first planarization film, and the second planarization film of the second region to form a second via contact hole exposing one of the source / drain electrodes of the second region; And forming a second transparent electrode material layer on the entire surface of the substrate including the second via contact hole and etching the second transparent electrode material layer to form a second pixel electrode on the second region. And a manufacturing method thereof.

본 발명의 다른 실시예는, 소오스 전극과 드레인 전극을 포함하는 제1 박막트랜지스터를 기판의 제1 영역에 형성하는 단계; 소오스 전극과 드레인 전극을 포함하는 제2 박막트랜지스터를 상기 기판의 제2 영역에 형성하는 단계; 상기 제1 및 제2 박막트랜지스터 위에 보호막과 제1 평탄화막을 형성하는 단계; 상기 보호막의 일부 및 상기 제1 평탄화막의 일부를 식각하여 상기 제1 박막트랜지스터의 상기 소오스 전극 또는 상기 드레인 전극을 노출하는 제1 비어콘택홀을 형성하는 단계; 상기 제1 비어콘택홀을 포함하는 상기 기판의 적어도 일부 표면에 제1 화소 전극용 물질층을 형성하는 단계; 상기 제1 화소 전극용 물질층을 식각하여 상기 제1 영역에 제1 화소 전극을 형성하는 단계; 상기 제1 화소 전극을 포함하는 상기 기판의 적어도 일부 표면에 제2 평탄화막을 형성하는 단계; 상기 제2 영역에서 상기 보호막의 일부, 상기 제1 평탄화막의 일부 및 상기 제2 평탄화막의 일부를 식각하여 상기 제2 박막트랜지스터의 상기 소오스 전극 또는 상기 드레인 전극을 노출하는 제2 비어콘택홀을 형성하는 단계; 상기 제2 비어콘택홀을 포함하는 상기 기판의 적어도 일부 표면에 제2 화소 전극용 물질층을 형성하는 단계; 및 상기 제2 화소 전극용 물질층을 식각하여 상기 제2 영역에 제2 화소 전극을 형성하는 단계를 포함하는 유기전계발광 표시장치의 제조방법을 제공한다.According to another embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a first thin film transistor in a first region of a substrate, the first thin film transistor including a source electrode and a drain electrode; Forming a second thin film transistor in a second region of the substrate, the second thin film transistor including a source electrode and a drain electrode; Forming a protective film and a first planarization film on the first and second thin film transistors; Etching a portion of the protective film and a portion of the first planarization film to form a first via contact hole exposing the source electrode or the drain electrode of the first thin film transistor; Forming a first pixel electrode material layer on at least a part of the surface of the substrate including the first via contact hole; Forming a first pixel electrode in the first region by etching the first pixel electrode material layer; Forming a second planarization film on at least a portion of the surface of the substrate including the first pixel electrode; A second via contact hole exposing the source electrode or the drain electrode of the second thin film transistor is formed by etching a part of the protective film, a part of the first planarization film and a part of the second planarization film in the second region step; Forming a second pixel electrode material layer on at least a part of the surface of the substrate including the second via contact hole; And forming the second pixel electrode in the second region by etching the second pixel electrode material layer.

상기 제2 화소 전극용 물질층을 형성하는 단계는, 상기 제2비아콘택홀을 포함하는 상기 기판의 적어도 일부 표면에 반사막 물질층 및 투명전극용 물질층을 형성하는 단계; 상기 반사막 물질층 및 상기 투명전극용 물질층을 포함하는 상기 기판의 일부 표면에 포토레지스트막을 형성하는 단계; 상기 포토레지스트막을 패터닝하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 하여, 상기 반사막 물질층 및 상기 투명전극용 물질층을 식각하여, 상기 제2영역에 상기 제2 화소 전극을 형성하는 단계를 포함할 수 있다.The forming of the second pixel electrode material layer may include: forming a reflective material layer and a transparent electrode material layer on at least a part of the surface of the substrate including the second via contact hole; Forming a photoresist film on a surface of the substrate including the reflective film material layer and the transparent electrode material layer; Forming a photoresist pattern by patterning the photoresist film; And forming the second pixel electrode in the second region by etching the reflective film material layer and the transparent electrode material layer using the photoresist pattern as a mask.

상기 제2 화소 전극용 물질층을 식각하여 상기 제2 화소 전극을 형성하는 단계 이후, 제2 화소 전극을 마스크로 하여, 상기 제2 평탄화막을 식각하여 상기 제2 화소 전극의 형상과 대응되도록 제2평탄화막 패턴을 형성하는 단계를 더 포함할 수 있다.The second pixel electrode layer is formed by etching the second pixel electrode material layer, and the second pixel electrode is used as a mask to etch the second planarization layer to form the second pixel electrode, And forming a planarization film pattern.

상기 제2 평탄화막을 식각하는 공정에 의하여, 상기 제1영역에서 상기 제1화소 전극의 상면이 노출될 수 있다.The upper surface of the first pixel electrode may be exposed in the first region by etching the second planarization layer.

또한, 본 발명의 또 다른 실시예는, 제1영역 및 제2영역을 포함하는 기판 상부에 각각 박막트랜지스터를 형성하는 단계; 상기 각각의 박막트랜지스터 상부에 보호막을 형성하는 단계; 상기 보호막을 식각하여, 상기 제1영역의 소오스/드레인 전극 중 어느 하나를 노출시키는 제1비아콘택홀을 형성하는 단계; 상기 제1비아콘택홀을 포함하는 기판 전면에 제1투명전극용 물질층을 형성하고, 이를 식각하여 상기 제1영역 상에 제1화소전극을 형성하는 단계; 상기 제1화소전극을 포함하는 기판 전면에 평탄화막을 형성하는 단계; 상기 제2영역의 보호막 및 평탄화막을 식각하여, 상기 제2영역의 소오스/드레인 전극 중 어느 하나를 노출시키는 제2비아콘택홀을 형성하는 단계; 및 상기 제2비아콘택홀을 포함하는 기판 전면에 제2투명전극용 물질층을 형성하고, 이를 식각하여 상기 제2영역 상에 제2화소전극을 형성하는 단계를 포함하는 유기전계발광 표시장치의 제조방법을 제공한다.According to still another embodiment of the present invention, there is provided a method of manufacturing a thin film transistor, comprising: forming a thin film transistor on a substrate including a first region and a second region, respectively; Forming a protective film on each of the thin film transistors; Etching the passivation layer to form a first via contact hole exposing one of the source / drain electrodes of the first region; Forming a first transparent electrode material layer on the entire surface of the substrate including the first via contact hole and etching the first transparent electrode material layer to form a first pixel electrode on the first region; Forming a planarization layer on the entire surface of the substrate including the first pixel electrode; Forming a second via contact hole for exposing any one of the source / drain electrodes of the second region by etching the protective film and the planarizing film of the second region; And forming a second transparent electrode material layer on the entire surface of the substrate including the second via contact hole and etching the second transparent electrode material layer to form a second pixel electrode on the second region. And a manufacturing method thereof.

본 발명의 다른 실시예는, 소오스 전극과 드레인 전극을 포함하는 제1 박막트랜지스터를 기판의 제1 영역에 형성하는 단계; 소오스 전극과 드레인 전극을 포함하는 제2 박막트랜지스터를 상기 기판의 제2 영역에 형성하는 단계; 상기 제1 및 제2 박막트랜지스터 위에 보호막을 형성하는 단계; 상기 보호막의 일부를 식각하여 상기 제1 박막트랜지스터의 상기 소오스 전극 또는 상기 드레인 전극을 노출하는 제1 비어콘택홀을 형성하는 단계; 상기 제1 비어콘택홀을 포함하는 상기 기판의 적어도 일부 표면에 제1 화소 전극용 물질층을 형성하는 단계; 상기 제1 화소 전극용 물질층을 식각하여 상기 제1 영역에 제1 화소 전극을 형성하는 단계; 상기 제1 화소 전극을 포함하는 상기 기판의 적어도 일부 표면에 평탄화막을 형성하는 단계; 상기 제2 영역에서 상기 보호막의 일부 및 상기 평탄화막의 일부를 식각하여 상기 제2 박막트랜지스터의 상기 소오스 전극 또는 상기 드레인 전극을 노출하는 제2 비어콘택홀을 형성하는 단계; 상기 제2 비어콘택홀을 포함하는 상기 기판의 적어도 일부 표면에 제2 화소 전극용 물질층을 형성하는 단계; 및 상기 제2 화소 전극용 물질층을 식각하여 상기 제2 영역에 제2 화소 전극을 형성하는 단계를 포함하는 유기전계발광 표시장치의 제조방법을 제공한다.According to another embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a first thin film transistor in a first region of a substrate, the first thin film transistor including a source electrode and a drain electrode; Forming a second thin film transistor in a second region of the substrate, the second thin film transistor including a source electrode and a drain electrode; Forming a protective film on the first and second thin film transistors; Etching a part of the passivation layer to form a first via contact hole exposing the source electrode or the drain electrode of the first thin film transistor; Forming a first pixel electrode material layer on at least a part of the surface of the substrate including the first via contact hole; Forming a first pixel electrode in the first region by etching the first pixel electrode material layer; Forming a planarization film on at least a part of the surface of the substrate including the first pixel electrode; Forming a second via contact hole exposing the source electrode or the drain electrode of the second thin film transistor by etching a part of the protective film and a part of the planarizing film in the second region; Forming a second pixel electrode material layer on at least a part of the surface of the substrate including the second via contact hole; And forming the second pixel electrode in the second region by etching the second pixel electrode material layer.

상기 제2 화소 전극용 물질층을 형성하는 단계는, 상기 제2 비아콘택홀을 포함하는 상기 기판의 적어도 일부 표면에 반사막 물질층 및 투명전극용 물질층을 형성하는 단계; 상기 반사막 물질층 및 상기 투명전극용 물질층을 포함하는 상기 기판의 일부 표면에 포토레지스트막을 형성하는 단계; 상기 포토레지스트막을 패터닝하여 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 하여, 상기 반사막 물질층 및 투명전극용 물질층을 식각하여, 상기 제2 영역에 제2 화소 전극을 형성하는 단계를 더 포함할 수 있다.The forming of the second pixel electrode material layer may include: forming a reflective material layer and a transparent electrode material layer on at least a part of the surface of the substrate including the second via contact hole; Forming a photoresist film on a surface of the substrate including the reflective film material layer and the transparent electrode material layer; Forming a photoresist pattern by patterning the photoresist film; And forming the second pixel electrode in the second region by etching the reflective film material layer and the transparent electrode material layer using the photoresist pattern as a mask.

상기 제2 화소 전극을 형성하는 단계 이후, 상기 제2 화소 전극을 마스크로 하여, 상기 평탄화막을 식각하여 상기 제2 화소 전극의 형상과 대응되도록 평탄화막 패턴을 형성하는 단계를 더 포함할 수 있다.The forming of the second pixel electrode may further include etching the planarization layer using the second pixel electrode as a mask to form a planarization layer pattern corresponding to the shape of the second pixel electrode.

상기 평탄화막을 식각하는 공정에 의하여, 상기 제1영역의 제1 화소 전극의 상면이 노출될 수 있다.The top surface of the first pixel electrode of the first region may be exposed by etching the planarizing film.

따라서, 본 발명의 한 실시예에 따른 유기전계발광 표시장치는 기존에 비하여 화소전극을 형성하기 위한 마스크 공정이 증가함이 없이 각각의 화소전극을 다른 공정에 의해 형성할 수 있으므로, 따라서, 제조공정이 증가함이 없이 배면발광형 또는 양면발광형의 화소전극의 두께를 임의로 조절할 수 있는 효과가 있다.Accordingly, the organic light emitting display device according to an embodiment of the present invention can form each pixel electrode by different processes without increasing the number of mask processes for forming the pixel electrode, The thickness of the pixel electrode of the back light emitting type or the both surface light emitting type can be arbitrarily adjusted without increasing the thickness of the pixel electrode.

도 1은 기존 공정에 의해 형성된 유기 전계 발광 표시 소자를 도시한 단면도이다.
도 2a 내지 2f는 본 발명의 제 1 실시예에 따른 듀얼타입 유기전계발광 표시장치의 제조방법을 나타내는 단면도이다.
도 3a 및 3b는 본 발명의 제 2 실시예에 따른 듀얼타입 유기전계발광 표시장치의 제조방법을 나타내는 단면도이다.1 is a cross-sectional view illustrating an organic light emitting display device formed by a conventional process.
2A to 2F are cross-sectional views illustrating a method of manufacturing a dual-type organic light emitting display device according to a first embodiment of the present invention.
3A and 3B are cross-sectional views illustrating a method of manufacturing a dual type organic light emitting display according to a second embodiment of the present invention.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다. 또한 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout. Also, in the figures, the length, thickness, etc. of layers and regions may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1은 기존 공정에 의해 형성된 유기전계발광 표시소자를 도시한 단면도이다. 1 is a cross-sectional view illustrating an organic light emitting display device formed by a conventional process.

먼저, 투명절연기판(100) 상부에 소정 두께의 완충막(110)을 형성하고, 다결정실리콘패턴(122), 게이트전극(132) 및 소오스/드레인전극(150, 152)을 구비하는 박막트랜지스터를 형성한다. 이때, 상기 다결정실리콘패턴(122)의 양측에 불순물이 이온주입된 소오스/드레인영역(120)이 구비되고, 상기 다결정실리콘패턴(122)을 포함한 전체표면 상부에는 게이트절연막(130)이 구비된다.First, a buffer film 110 having a predetermined thickness is formed on a transparent insulating substrate 100 and a thin film transistor including a polycrystalline silicon pattern 122, a gate electrode 132, and source / drain electrodes 150 and 152 is formed. . At this time, a source / drain region 120 in which impurities are ion-implanted is provided on both sides of the polysilicon pattern 122, and a gate insulating layer 130 is formed on the entire surface including the polysilicon pattern 122.

그 다음, 전체표면 상부에 소정 두께의 보호막(160)을 형성하고, 사진식각공정으로 상기 보호막(160)을 식각하여 상기 소오스/드레인전극(150, 152) 중 어느 하나, 예를 들어 드레인전극(152)을 노출시키는 제1비아콘택홀(도시 안됨)을 형성한다. 상기 보호막(160)은 무기절연막으로서 실리콘질화물, 실리콘산화물 또는 그 적층구조가 사용된다.A passivation layer 160 having a predetermined thickness is formed on the entire surface and the passivation layer 160 is etched by a photolithography process so that any one of the source and drain electrodes 150 and 152, (Not shown) for exposing the first via contact hole 152. [ The protective film 160 may be formed of silicon nitride, silicon oxide, or a stacked structure thereof as an inorganic insulating film.

다음, 전체표면 상부에 제1절연막(170)을 형성한다. 상기 제1절연막(170)은 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), SOG(spin on glass) 및 아크릴레이트(acrylate)로 이루어진 군에서 선택되는 1종의 물질로 형성할 수 있으며, 화소영역의 평탄화를 위해 형성된 것이다. Next, a first insulating film 170 is formed on the entire surface. The first insulating layer 170 may be formed of one material selected from the group consisting of polyimide, benzocyclobutene series resin, spin on glass (SOG), and acrylate And is formed for planarization of the pixel region.

이어서, 사진식각공정으로 상기 제1절연막(170)을 식각하여 상기 제1비아콘택홀을 노출시키는 제2비아콘택홀(도시 안됨)을 형성한다.Next, a second via contact hole (not shown) for exposing the first via contact hole is formed by etching the first insulating film 170 by a photolithography process.

다음, 전체표면 상부에 반사막(도시 안됨)과 화소전극용 박막(도시안됨)의 적층구조를 형성한다. 이때, 상기 반사막은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 금(Au), 은(Ag), 팔라듐(Pd), 또는 이들 금속의 합금 등과 같이 반사율이 높은 금속들 중 하나를 사용하여 형성된다. 상기와 같이 반사막을 형성하는 경우 전면발광형 유기 전계 발광 소자가 형성되며, 상기 반사막을 후속 공정에서 형성하는 경우에는 배면발광형 유기전계발광 표시소자가 형성된다. Next, a laminated structure of a reflective film (not shown) and a pixel electrode thin film (not shown) is formed on the entire surface. At this time, the reflective layer may be formed of one of metals having high reflectance such as aluminum (Al), molybdenum (Mo), titanium (Ti), gold (Au), silver (Ag), palladium (Pd) . When the reflective layer is formed as described above, a top emission type organic electroluminescent device is formed. When the reflective layer is formed in a subsequent process, a bottom emission type organic electroluminescent display device is formed.

그리고, 상기 화소전극용 박막은 ITO(Indium Tin Oxide)와 같이 투명한 금속물질을 사용하여 10 내지 300Å 두께로 형성된다.The thin film for a pixel electrode is formed to a thickness of 10-300 Å by using a transparent metal material such as ITO (Indium Tin Oxide).

이어서, 사진식각공정으로 상기 적층구조를 식각하여 화소전극(182) 및 반사막패턴(180a)을 형성한다.Subsequently, the laminated structure is etched by a photolithography process to form a pixel electrode 182 and a reflective film pattern 180a.

그 후, 전체표면 상부에 발광영역을 정의하는 제2절연막패턴(190)을 형성한다. 상기 제2절연막패턴(190)은 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 페놀계 수지(phenol resin) 및 아크릴레이트(acrylate)로 이루어진 군에서 선택되는 1종의 물질로 형성할 수 있다. Thereafter, a second insulating film pattern 190 defining a light emitting region is formed over the entire surface. The second insulating layer pattern 190 may be a material selected from the group consisting of polyimide, benzocyclobutene series resin, phenol resin, and acrylate. .

이어서, 상기 제2절연막패턴(190)에 의해 정의된 화소영역에 저분자 증착법 또는 레이저 열전사법으로 발광층(192)을 형성한다. 그 후 대향전극(도시 안됨) 등을 형성하여 유기 전계 발광 표시 소자를 형성한다. 이때, 전면발광형 유기 전계 발광 소자인 경우 상기 대향전극은 투명전극 또는 투명금속전극으로 형성되고, 배면발광형 유기전계발광 표시소자인 경우 반사막이 구비되는 금속전극 또는 반사전극으로 형성된다. Next, a light emitting layer 192 is formed in a pixel region defined by the second insulating film pattern 190 by a low molecular deposition method or a laser induced thermal imaging method. And then an opposite electrode (not shown) or the like is formed to form an organic light emitting display device. In this case, in the case of a front emission type organic electroluminescent device, the counter electrode is formed of a transparent electrode or a transparent metal electrode, and in the case of a bottom emission organic electroluminescent display device, a metal electrode or a reflective electrode is provided.

상기한 바와 같이 전면발광형 유기전계발광 표시소자는 광의 공진 효과를 이용하므로 화소전극의 두께를 가능한 최대로 얇게 형성하여 색좌표 조절을 용이하게 하는 것이 중요하다. 하지만, 상기와 같은 전면발광형 유기전계발광 표시소자를 포함하는 듀얼타입 유기전계발광 표시소자를 형성하는 경우에 있어서, 전면발광형에 사용되는 화소전극을 배면발광형에 사용하게 되면 저항 증가에 따른 광 특성이 저하되는 문제점이 있다.As described above, it is important that the front emission type organic electroluminescence display device utilizes the resonance effect of light, so that the thickness of the pixel electrode is made as thin as possible to minimize the color coordinate adjustment. However, in the case of forming the dual-type organic light emitting display device including the top emission type organic light emitting display device as described above, when the pixel electrode used in the front emission type is used for the bottom emission type, There is a problem that optical characteristics are deteriorated.

도 2a 내지 2f는 본 발명의 제 1 실시예에 따른 듀얼타입 유기전계발광 표시장치의 제조방법을 나타내는 단면도이다.2A to 2F are cross-sectional views illustrating a method of manufacturing a dual-type organic light emitting display device according to a first embodiment of the present invention.

먼저, 도 2a를 참조하면, 유리, 석영, 사파이어 등의 투명절연기판(100)에 제1영역(A) 및 제2영역(B)을 정의한다. 후술할 바와 같이, 상기 제1영역(A)은 배면발광형 또는 양면발광형 유기전계발광 표시장치영역이고, 상기 제2영역(B)은 전면발광형 유기전계발광 표시장치영역에 해당한다.First, referring to FIG. 2A, a first region A and a second region B are defined on a transparent insulating substrate 100 such as glass, quartz, and sapphire. As described later, the first region A is a bottom emission type or double-sided emission type organic electroluminescence display device region, and the second region B corresponds to a top emission organic electroluminescence display device region.

다음, 상기 투명절연기판(100)의 전면에 실리콘산화물을 플라즈마-강화 화학기상증착(plasma-enhanced chemical vapor deposition, PECVD)방법으로 소정 두께의 완충막(210)을 형성한다. 이때, 상기 완충막(210)은 후속 공정으로 형성되는 비정질실리콘층의 결정화 공정 시 상기 투명절연기판(100) 내의 불순물이 확산되는 것을 늦추거나 이를 방지한다. Next, a buffer layer 210 having a predetermined thickness is formed on the entire surface of the transparent insulating substrate 100 by a plasma-enhanced chemical vapor deposition (PECVD) method. At this time, the buffer layer 210 delays or prevents diffusion of impurities in the transparent insulating substrate 100 during the crystallization process of the amorphous silicon layer formed in the subsequent process.

다음, 상기 완충막(210) 상부에 소정 두께의 비정질실리콘층을 증착하고, 상기 비정질실리콘층을 ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization) 또는 MILC(Metal Induced Lateral Crystallization)법을 사용하여 결정화하고, 사진식각공정으로 패터닝하여 단위 화소 내의 박막 트랜지스터 영역에 다결정실리콘패턴(222)을 형성한다. 상기 다결정실리콘패턴(222)의 영역은 후속공정으로 형성되는 소오스/드레인영역(220)까지 포함한다. Next, an amorphous silicon layer having a predetermined thickness is deposited on the buffer layer 210, and the amorphous silicon layer is deposited on the amorphous silicon layer by ELA (Excimer Laser Annealing), SLS (Sequential Lateral Solidification), MIC (Metal Induced Crystallization) Lateral Crystallization) method, and patterned by a photolithography process to form a polycrystalline silicon pattern 222 in a thin film transistor region in a unit pixel. The region of the polysilicon pattern 222 includes the source / drain regions 220 formed in a subsequent process.

그 다음, 다결정실리콘패턴(222)을 포함한 완충막(210)의 전체표면 상부에 소정 두께의 게이트절연막(230)을 형성한다. 상기 게이트절연막(230)은 실리콘산화물, 실리콘질화물 또는 그 적층구조로 형성될 수 있다. Then, a gate insulating film 230 having a predetermined thickness is formed on the entire surface of the buffer film 210 including the polysilicon pattern 222. Then, The gate insulating layer 230 may be formed of silicon oxide, silicon nitride, or a stacked structure thereof.

상기 게이트절연막(230) 상부에 게이트전극물질로 사용되는 금속막을 형성한다. 이때, 상기 금속막은 알루미늄(Al) 또는 알루미늄-네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄이나 알루미늄 합금이 적층된 다중층으로 형성될 수 있다. 이어서, 사진식각공정으로 상기 금속막을 식각하여 게이트전극(232)을 형성한다. 그 후, 상기 게이트전극(232) 양측 하부의 다결정실리콘패턴(222)에 불순물을 이온주입하여 소오스/드레인영역(220)을 형성한다. 여기서, 게이트 전극(232)은 다결정실리콘패턴(222)의 채널 영역의 직상부에 있다.A metal film used as a gate electrode material is formed on the gate insulating film 230. At this time, the metal film may be formed of a single layer of an aluminum alloy such as aluminum (Al) or aluminum-neodymium (Al-Nd), or a multilayer of aluminum or aluminum alloy on a chromium (Cr) or molybdenum . Next, the metal film is etched by a photolithography process to form the gate electrode 232. Thereafter, impurities are ion-implanted into the polysilicon patterns 222 on both sides of the gate electrode 232 to form the source / drain regions 220. Here, the gate electrode 232 is directly above the channel region of the polysilicon pattern 222.

다음, 게이트절연막(230)의 전체표면 상부에 소정 두께의 층간절연막(240)을 형성한다. 일반적으로 상기 층간절연막(240)은 실리콘질화막 또는 실리콘산화막이 사용된다. Next, an interlayer insulating film 240 having a predetermined thickness is formed on the entire surface of the gate insulating film 230. In general, a silicon nitride film or a silicon oxide film is used for the interlayer insulating film 240.

그 다음, 사진식각공정으로 상기 층간절연막(240) 및 게이트절연막(230)을 식각하여 상기 소오스/드레인영역(220)을 노출시키는 콘택홀(도시안됨)을 형성한다. 상기 콘택홀을 포함한 전체표면 상부에 전극물질을 형성하고, 사진식각공정으로 상기 전극물질을 식각하여 상기 소오스/드레인영역(220)에 각각 접속되는 소오스/드레인전극(250, 252)을 형성한다. 어떤 실시예에서는, 상기 전극물질로는 몰리텅스텐(MoW) 또는 알루미늄-네오디뮴(Al-Nd)이 사용될 수 있고, 다른 실시예에서는 그 적층구조가 사용될 수도 있다.Then, the interlayer insulating layer 240 and the gate insulating layer 230 are etched by a photolithography process to form contact holes (not shown) exposing the source / drain regions 220. Electrode materials are formed on the entire surface including the contact holes, and the electrode materials are etched by a photolithography process to form source / drain electrodes 250 and 252 connected to the source / drain regions 220, respectively. In some embodiments, the electrode material may be molybdenum tungsten (MoW) or aluminum-neodymium (Al-Nd), and in other embodiments the laminate structure may be used.

그런 다음, 전체표면 상부에 실리콘질화막, 실리콘산화막 또는 그 적층구조를 소정 두께 증착하여 보호막(260)을 형성하고, 상기 보호막(260) 상부에 제1평탄화막(270)을 형성한다. 상기 제1평탄화막(270)은 박막트랜지스터영역이 평탄화될 수 있을 정도의 충분한 두께로 형성되며, 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), SOG(spin on glass), 또는 아크릴레이트(acrylate) 중 하나 또는 둘 이상의 물질로 형성될 수 있다. Then, a silicon nitride film, a silicon oxide film or a laminated structure thereof is deposited to a predetermined thickness on the entire surface to form a protective film 260, and a first planarizing film 270 is formed on the protective film 260. The first planarization layer 270 is formed to a thickness sufficient to planarize the thin film transistor region and may be formed of a material such as polyimide, benzocyclobutene series resin, spin on glass (SOG) And may be formed of one or more materials of acrylate.

이어서, 사진식각공정으로 상기 제1영역(A)의 상기 보호막(260) 및 상기 제1평탄화막(270)을 식각하여, 상기 제1영역(A)의 소오스/드레인전극(250, 252) 중 어느 하나, 예를 들어 드레인전극(252)을 노출시키는 제1비아콘택홀(270a)을 형성한다.The passivation layer 260 and the first planarization layer 270 of the first region A are etched to form the source / drain electrodes 250 and 252 of the first region A A first via contact hole 270a is formed to expose the drain electrode 252, for example.

그 다음, 전체표면 상부에 투명전극용 물질층을 형성한다. 상기 투명전극용 물질층은 ITO(Indium Tin Oxide), IZO, In2O3 또는 Sn2O3 와 같이 투명한 금속전극 (또는 투명한 도전성 물질)을 사용하여 형성할 수 있다.Then, a material layer for a transparent electrode is formed on the entire surface. The transparent electrode material layer may be formed using a transparent metal electrode (or a transparent conductive material) such as indium tin oxide (ITO), IZO, In 2 O 3, or Sn 2 O 3 .

상기 투명전극용 물질층을 건식식각 또는 습식식각하여, 상기 제1영역(A) 상에 소오스/드레인전극(250, 252) 중 어느 하나, 예를 들어 드레인전극(252)과 전기적으로 연결되는 제1화소전극(282a)을 형성한다.The transparent electrode material layer may be dry etched or wet etched to form a first region A which is electrically connected to one of the source / drain electrodes 250 and 252, for example, the drain electrode 252, Thereby forming one pixel electrode 282a.

다음으로, 도 2b를 참조하면, 상기 제1영역(A) 상에 형성된 제1화소전극(282a)을 포함하는 기판 전면에 제2평탄화막(290)을 형성한다. 상기 제2평탄화막(290)은 제1화소전극(282a)을 포함하는 기판 전면이 평탄화될 수 있을 정도의 충분한 두께로 형성되며, 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), SOG(spin on glass), 또는 아크릴레이트(acrylate) 중 하나 또는 둘 이상의 물질로 형성될 수 있다.Next, referring to FIG. 2B, a second planarization layer 290 is formed on the entire surface of the substrate including the first pixel electrode 282a formed on the first region A. The second planarization layer 290 is formed to a thickness sufficient to planarize the entire surface of the substrate including the first pixel electrode 282a and is formed of a polyimide, , Spin on glass (SOG), or acrylate.

다음으로, 도 2c를 참조하면, 사진식각공정으로 상기 제2영역(B)의 상기 보호막(260), 제1평탄화막(270) 및 제2평탄화막(290)을 식각하여, 상기 제2영역(B)의 소오스/드레인전극(250, 252) 중 어느 하나, 예를 들어 드레인전극(252)을 노출시키는 제2비아콘택홀(290a)을 형성한다.Referring to FIG. 2C, the protective layer 260, the first planarization layer 270 and the second planarization layer 290 of the second region B are etched by a photolithography process, A second via contact hole 290a exposing one of the source / drain electrodes 250 and 252, for example, the drain electrode 252, is formed.

그 다음, 제2평탄화막(290)의 전체표면 상부에 반사막 물질층(301) 및 투명전극용 물질층(302)을 형성한다. 상기 반사막 물질층(301)은 반사도가 80%이고, 은(Ag), 팔라듐(Pd) 또는 플라티늄(Pt) 등으로 형성할 수 있다. 어떤 실시예에서는 반사막 물질층(301)을 은(Ag)으로 형성한다. 상기 반사막은 500 내지 3000Å 두께로 형성된다. 또한, 상기 투명전극용 물질층(302)은 ITO(Indium Tin Oxide), IZO, In2O3 또는 Sn2O3 와 같이 투명한 금속전극(또는 투명한 도전성 물질)을 사용하여 형성할 수 있다. 어떤 실시예에서는, 상기 투명전극용 물질층(302)은 10 내지 300Å 두께로 형성되며, 다른 실시예에서는 20 내지 100Å 두께로 형성하여 색좌표 조절을 용이하게 한다.Then, a reflective film material layer 301 and a transparent electrode material layer 302 are formed on the entire surface of the second flattening film 290. The reflective film material layer 301 may have a reflectivity of 80% and may be formed of silver (Ag), palladium (Pd), or platinum (Pt). In some embodiments, the reflective film material layer 301 is formed of silver (Ag). The reflective layer is formed to a thickness of 500 to 3000 ANGSTROM. The transparent electrode material layer 302 may be formed using a transparent metal electrode (or a transparent conductive material) such as indium tin oxide (ITO), IZO, In 2 O 3, or Sn 2 O 3 . In some embodiments, the transparent electrode material layer 302 is formed to a thickness of 10 to 300 angstroms, and in another embodiment, it is formed to a thickness of 20 to 100 angstroms to facilitate color coordinate adjustment.

그 다음, 반사막 물질층(301) 및 투명전극용 물질층(302)을 포함하는 기판 전면에 포토레지스트막을 형성하고, 이를 패터닝하여 포토레지스트 패턴(303)을 형성한다. 어떤 실시예에서는, 상기 포토레지스트 패턴(303)은 제2영역(B)에 형성하고자 하는 제2화소전극의 형상과 대응되도록 형성된다.Next, a photoresist film is formed on the entire surface of the substrate including the reflective film material layer 301 and the transparent electrode material layer 302, and patterned to form a photoresist pattern 303. In some embodiments, the photoresist pattern 303 is formed to correspond to the shape of the second pixel electrode to be formed in the second region B.

그 다음, 도2d를 참조하면, 상기 포토레지스트 패턴(303)을 마스크로 하여, 상기 반사막 물질층(301) 및 투명전극용 물질층(302)을 건식식각 또는 습식식각하여, 상기 제2영역(B) 상에 소오스/드레인전극(250, 252) 중 어느 하나, 예를 들어 드레인전극(252)과 전기적으로 연결되는 제2화소전극(304)을 형성한다.2D, using the photoresist pattern 303 as a mask, the reflective film material layer 301 and the transparent electrode material layer 302 are dry-etched or wet-etched to form the second region The second pixel electrode 304 is electrically connected to one of the source and drain electrodes 250 and 252, for example, the drain electrode 252,

어떤 실시예에서는, 상기 제2화소전극(304)는 반사막 패턴(301a)과 투명전극 패턴(302a)을 포함하여 이루어져 있으며, 상기 반사막 패턴(301a)은 제2영역(B)에서 광 반사 역할을 하여 휘도와 광 효율을 증가시키기 위한 것으로, 상기 반사막 패턴(301a)에 의해 상기 제2영역(B)에서는 전면발광형 유기전계발광 표시장치가 구현된다.In one embodiment, the second pixel electrode 304 includes a reflective layer pattern 301a and a transparent electrode pattern 302a. The reflective layer pattern 301a serves to reflect light in the second region B A top emission type organic light emitting display device is implemented in the second region B by the reflective film pattern 301a.

다음으로, 도 2e를 참조하면, 상기 제2화소전극(304), 즉, 반사막패턴(301a)과 투명전극 패턴(302a)을 마스크로 하여 제2평탄화막(290)을 식각하여 상기 제2화소전극(304)의 형상과 대응되도록 제2평탄화막 패턴(290b)을 형성한다.Referring to FIG. 2E, the second planarization layer 290 is etched using the second pixel electrode 304, that is, the reflective layer pattern 301a and the transparent electrode pattern 302a as masks, A second planarization film pattern 290b is formed so as to correspond to the shape of the electrode 304. [

어떤 실시예에서는, 상기 제2평탄화막(290)을 식각하는 것은 상기 제1영역(A)의 제1화소전극(282a)의 상면이 노출될 때까지 진행할 수 있다.In some embodiments, the second planarization layer 290 may be etched until the top surface of the first pixel electrode 282a of the first region A is exposed.

다음으로, 도 2f를 참조하면, 상기 제2화소전극(304) 상에 형성된 포토레지스트 패턴(303)을 제거하고, 기판 전면에 화소정의막 물질을 형성한다.Next, referring to FIG. 2F, a photoresist pattern 303 formed on the second pixel electrode 304 is removed, and a pixel defining film material is formed on the entire surface of the substrate.

그 후, 사진식각공정으로 상기 화소정의막 물질을 식각하여 제1영역(A) 및 제2영역(B)에 발광영역을 정의하는 개구부들을 포함하는 화소정의막(305)을 형성한다.Thereafter, the pixel defining film material is etched by a photolithography process to form a pixel defining layer 305 including openings defining a light emitting region in the first region A and the second region B.

이때, 상기 개구부는 제1영역(A)의 제1화소전극(282a)의 일부를 노출시키는 제1개구부(305a) 및 제2영역(B)의 제2화소전극(304)의 일부를 노출시키는 제2개구부(305b)를 포함한다.At this time, the opening part exposes a part of the first pixel electrode 304 of the second area B and the first opening part 305a exposing a part of the first pixel electrode 282a of the first area A And a second opening 305b.

이어서, 상기 개구부들을 포함하는 화소정의막 상에 유기막층(306)을 형성한다. 상기 유기막층(306)은 저분자 증착법 또는 레이저 열전사법에 의해 형성된다. 상기 유기막층(306)은 전자주입층, 전자수송층, 홀 주입층, 홀 수송층, 홀 장벽층, 또는 유기발광층과 같은 적어도 하나 이상의 박막으로 형성될 수 있다.Next, an organic layer 306 is formed on the pixel defining layer including the openings. The organic film layer 306 is formed by a low molecular deposition method or a laser thermal transfer method. The organic layer 306 may be formed of at least one thin film such as an electron injection layer, an electron transport layer, a hole injection layer, a hole transport layer, a hole barrier layer, or an organic emission layer.

상기 홀 수송층을 형성하는 홀 수송성 물질로는 N,N'-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘N,N'-di(naphthalene-1-yl)-N,N'-diphenyl-benzidine:α-NPB, N,N'-비스(3-메틸페닐)-N,N'-디페닐-[1,1'-비페닐]-4,4'-디아민(TPD) 등을 사용할 수 있다. 그리고 홀수송층의 막두께는 10 내지 50nm 범위로 형성할 수 있다. 상기 홀수송층의 두께 범위를 벗어나는 경우에는 홀 주입 특성이 저하되므로 바람직하지 못하다.As the hole-transporting material for forming the hole transporting layer, N, N'-di (naphthalen-1-yl) -N, N'-diphenyl-benzidine N, N'- N'-diphenyl-benzidine:? -NPB, N, N'-bis (3-methylphenyl) -N, N'- Etc. may be used. The thickness of the hole transporting layer may be in the range of 10 to 50 nm. When the thickness of the hole transporting layer is out of the range, the hole injection characteristics are deteriorated.

어떤 실시예에서는, 이러한 홀 수송층에는 홀수송성 물질 이외에 전자-홀 결합에 대하여 발광할 수 있는 도펀트를 부가할 수 있으며, 이러한 도펀트로는 4-(디시아노메틸렌)-2-터트-부틸-6-(1,1,7,7-테트라메틸줄로리딜-9-에닐)-4H-피란(4-(dicyanomethylene)-2-t-butyl-6-(1,1,7,7-tetramethyljulolidyl-9-enyl)-4H-pyran: DCJTB), 쿠마린6(Coumarin 6), 루브레네(Rubrene), DCM, DCJTB, 페닐렌(Perylene), 퀴나크리돈(Quinacridone) 등을 이용하며, 그 함량은 홀수송층 형성용 물질 총중량에 대하여 0.1 내지 5중량%를 사용한다. 이와 같이 홀수송층 형성시 도펀트를 부가하면, 발광색을 도펀트 종류 및 함량에 따라 조절가능하며, 홀수송층의 열적 안정성을 개선하여 소자의 수명을 향상시키는 잇점이 있다.In some embodiments, a dopant capable of emitting light for electron-hole bonding can be added to such a hole-transporting layer in addition to an odd-number-transmitting material. Examples of such a dopant include 4- (dicyanomethylene) -2-tert- (1,1,7,7-tetramethyljulolidyl-9-enyl) -4H-pyran (4- (dicyanomethylene) -2-t-butyl- 6- (1,1,7,7-tetramethyljulolidyl-9 4-pyran: DCJTB, Coumarin 6, Rubrene, DCM, DCJTB, Perylene, Quinacridone, etc., 0.1 to 5% by weight based on the total weight of the material for forming the transport layer is used. When the dopant is added in forming the hole transport layer as described above, the luminescent color can be controlled according to the kind and content of the dopant, and the thermal stability of the hole transport layer is improved, thereby improving the lifetime of the device.

또한, 상기 홀 주입층은 스타버스트(starbust) 아민계 화합물을 이용하여 형성할 수 있으며, 홀 주입층의 두께는 30 내지 100nm로 형성할 수 있다. 상기 홀주입층의 두께 범위인 30 내지 100nm를 벗어나는 경우에는 홀 주입층의 홀 주입 특성이 불량하여 홀 주입층의 성능을 저하시킬 수 있다. 상기 홀 주입층을 통하여 대향전극과 홀수송층간의 접촉저항을 감소시키고, 애노드전극의 홀 수송능력이 향상시켜 소자의 특성이 전반적으로 개선되는 효과를 얻을 수 있다.The hole injection layer may be formed using a starburst amine compound, and the hole injection layer may have a thickness of 30 to 100 nm. When the thickness of the hole injection layer is out of the range of 30 to 100 nm, the hole injection property of the hole injection layer is poor and the performance of the hole injection layer may be deteriorated. The contact resistance between the counter electrode and the hole transport layer can be reduced through the hole injection layer and the hole transport ability of the anode electrode can be improved to improve the overall characteristics of the device.

본 발명의 발광층의 형성재료는 특별히 제한되지는 않으며, 구체적인 예로서 CBP(4,4'-bis(carbazol-9-yl)-biphenyl)을 들 수 있다.The material for forming the light-emitting layer of the present invention is not particularly limited, and a specific example thereof is CBP (4,4'-bis (carbazol-9-yl) -biphenyl).

어떤 실시예에서는, 본 발명의 발광층은 상술한 홀수송층과 마찬가지로 전자-홀 결합에 대하여 발광할 수 있는 도펀트를 더 함유할 수 있으며, 다른 실시예에서, 도펀트 종류 및 함량은 홀수송층의 경우와 거의 동일한 수준이며, 상기 발광층의 막두께는 10 내지 40 nm 범위일 수 있다.In some embodiments, the light-emitting layer of the present invention may further contain a dopant capable of emitting light for electron-hole bonding, like the above-mentioned hole-transporting layer. In another embodiment, the kind and content of the dopant are almost the same as those of the hole- And the thickness of the light emitting layer may be in the range of 10 to 40 nm.

상기 전자수송층을 형성하는 전자수송성 물질로는 트리스(8-퀴놀리놀라토)-알루미늄(tris(8-quinolinolate)-aluminium: Alq 3 ), Almq 3 을 이용하며, 상술한 홀수송층과 마찬가지로 전자-홀 결합에 대하여 발광할 수 있는 도펀트를 더 함유하기도 한다. 이때, 도펀트 종류 및 함량은 홀수송층의 경우와 거의 동일한 수준이며, 상기 전자수송층의 막두께는 30 내지 100nm 범위로 할 수 있다. 상기 전자수송층의 두께 범위인 30 내지 100nm를 벗어나는 경우에는 효율 저하 및 구동전압이 상승할 수 있다.As the electron transporting material for forming the electron transporting layer, tris (8-quinolinolate) -aluminium (Alq 3), Almq 3 is used. Like the above-mentioned hole transporting layer, And may further contain a dopant capable of emitting light for hole bonding. At this time, the type and content of the dopant are almost the same as those of the hole transporting layer, and the thickness of the electron transporting layer may be in the range of 30 to 100 nm. When the thickness of the electron transport layer is out of the range of 30 to 100 nm, the efficiency may be lowered and the driving voltage may be increased.

상기 발광층과 전자수송층 사이에는 홀 장벽층(HBL)이 더 형성될 수 있다. 여기에서 홀 장벽층은 인광발광물질에서 형성되는 엑시톤이 전자수송층으로 이동되는것을 막아주거나 홀이 전자수송층으로 이동되는 것을 막아주는 역할을 하는 것으로, 상기 홀 장벽층 형성 재료로서 BAlq를 사용할 수 있다.A hole barrier layer (HBL) may be further formed between the light emitting layer and the electron transporting layer. Here, the hole barrier layer serves to prevent the exciton formed in the phosphorescent material from moving to the electron transport layer or to prevent the hole from moving to the electron transport layer, and BAlq can be used as the hole barrier layer formation material.

상기 전자주입층은 LiF로 이루어진 물질로 형성할 수 있으며, 이의 두께는 0.1 내지 10nm 범위로 형성할 수 있다. 상기 전자주입층층의 두께범위인 0.1 내지 10nm를 벗어나는 경우에는 구동전압이 상승하여 성능이 저하될 수 있다.The electron injecting layer may be formed of a material including LiF, and the thickness of the electron injecting layer may be in the range of 0.1 to 10 nm. When the thickness of the electron injection layer layer is out of the range of 0.1 to 10 nm, the driving voltage may increase and the performance may deteriorate.

이어서, 상기 유기막층(306)을 포함하는 기판 전면에 대향전극(307)을 형성하여 본 발명의 제 1 실시예에 따른 듀얼타입 유기전계발광 표시장치를 제조할 수 있다. 이때, 상기 대향전극은 제1영역(A)에서 반사막이 적층된 투명전극 또는 반사전극으로 형성되고, 제2영역(B)에서는 투명전극 또는 투명금속전극으로 형성될 수 있다. 그리고, 상기 제1영역(A)의 대향전극을 상기 제2영역(B)의 대향전극과 같이 투명전극 또는 투명금속전극으로 형성할 수도 있다.Next, the counter electrode 307 is formed on the entire surface of the substrate including the organic layer 306 to manufacture a dual type organic light emitting display device according to the first embodiment of the present invention. At this time, the counter electrode may be formed of a transparent electrode or a reflective electrode in which a reflective film is laminated in the first region A, and a transparent electrode or a transparent metal electrode in the second region B. The opposing electrode of the first region A may be formed of a transparent electrode or a transparent metal electrode like the opposing electrode of the second region B. [

이상과 같은 본 발명의 제 1 실시예에 따른 듀얼타입 유기전계발광 표시장치는 제2영역(B)에서는 전면발광형 유기전계발광 표시장치가 구현되고, 제1영역(A)에서는 배면발광형 또는 양면발광형 유기전계발광 표시장치가 구현된다.In the dual-type organic light emitting display device according to the first embodiment of the present invention, the front emission type organic light emitting display device is implemented in the second region B, A double-sided emission type organic light emitting display device is realized.

이때, 본 발명의 제1 실시예에서, 상기 전면발광형 유기전계발광 표시장치의 화소전극(즉, 제2화소전극)과 배면발광형 또는 양면발광형 유기전계발광 표시장치의 화소전극(즉, 제1화소전극)이 각각 다른 공정에 의해 형성됨을 알 수 있다.In the first embodiment of the present invention, the pixel electrode (i.e., the second pixel electrode) of the front emission type organic electroluminescence display device and the pixel electrode (i.e., the second pixel electrode) of the back emission type or double- The first pixel electrode) are formed by different processes.

전면발광형에 사용되는 화소전극을 배면발광형에 사용하는 종래의 듀얼타입 유기전계발광 표시소자는 배면발광형의 화소전극의 경우, 저항 증가에 따라 광 특성이 저하되는 문제점이 있었다.In the conventional dual-type organic light emitting display device using the pixel electrode used for the front emission type as the back emission type, the backlight emission type pixel electrode has a problem that the optical characteristic is lowered as the resistance increases.

즉, 전면발광형 유기전계발광 표시장치는 광의 공진 효과를 이용하므로, 반사막 상에 형성된 투명전극의 두께를 최대한 얇게 형성하는 것이 중요하나, 듀얼패널타입에서는 전면발광형과 배면발광형의 유기전계발광 표시장치가 동시에 형성되는 것이 일반적이므로, 따라서, 전면발광형 유기전계발광 표시장치를 위해 화소전극의 두께를 최대한 얇게 하는 경우, 배면발광형 유기전계발광 표시장치의 경우, 화소전극의 막 두께가 얇은 이유로 저항이 증가하게 되고, 결국 광 특성이 저하되는 문제점이 발생하였다.That is, it is important that the thickness of the transparent electrode formed on the reflective film is made as thin as possible because the organic electroluminescence display device of the top emission type utilizes the resonance effect of light. However, in the dual panel type, the top emission type and back emission type organic electroluminescence The thickness of the pixel electrode is made as thin as possible for the top emission organic electroluminescent display device. In the case of the back electroluminescent organic electroluminescent display device, when the thickness of the pixel electrode is thin The resistance is increased and the optical characteristics are deteriorated.

하지만, 본 발명의 실시예에서는 전면발광형 유기전계발광 표시장치의 화소전극(즉, 제2화소전극)과 배면발광형 또는 양면발광형 유기전계발광 표시장치의 화소전극(즉, 제1화소전극)이 각각 다른 공정에 의해 형성되므로, 상기 배면발광형 또는 양면발광형 유기전계발광 표시장치의 화소전극(즉, 제1화소전극)을 상기 전면발광형 유기전계발광 표시장치의 화소전극(즉, 제2화소전극)의 두께와 무관하게 형성할 수 있으므로, 저항 증가가 문제되지 않을 만큼 배면발광형 또는 양면발광형 유기전계발광 표시장치의 화소 전극을 충분한 두께로 형성할 수 있다.However, in the embodiment of the present invention, the pixel electrode (that is, the second pixel electrode) of the top emission type organic light emitting display device and the pixel electrode of the back light emitting type or both-sided emission type organic light emitting display device The pixel electrode (that is, the first pixel electrode) of the bottom emission type or both-side emission type organic electroluminescence display device is connected to the pixel electrode of the top emission type organic electroluminescence display device, The pixel electrode of the back light emitting type or the double sided light emitting type organic electroluminescence display device can be formed to a sufficient thickness without increasing the resistance.

한편, 종래의 듀얼타입의 유기전계발광 표시장치의 경우, 제1마스크를 통하여, 전면발광형의 반사막을 패턴하고, 제2마스크를 통하여, 전면발광형과 배면발광형 또는 양면발광형의 투명전극을 패턴하여 각각 화소전극을 형성하므로, 화소전극을 형성함에 있어서 2개의 마스크 공정이 필요하다.On the other hand, in the conventional dual type organic light emitting display, a top emission type reflective film is patterned through a first mask, and a transparent electrode of a top emission type, a bottom emission type, So that two mask processes are required to form the pixel electrodes.

또한, 본 발명의 제1 실시예에서는 제1마스크를 통하여 배면발광형 또는 양면발광형의 제1화소전극(282a)을 형성하고, 제2마스크를 통하여 전면발광형의 제2화소전극(304)를 형성하므로, 화소전극을 형성함에 있어서 2개의 마스크 공정이 필요하다.In the first embodiment of the present invention, the first pixel electrode 282a of the bottom emission type or the both side emission type is formed through the first mask, and the second pixel electrode 304 of the top emission type is formed through the second mask. So that two mask processes are required in forming the pixel electrode.

결국, 본 발명의 제1 실시예에서는 종래에 비하여 화소전극을 형성하기 위한 마스크 공정이 증가함이 없이 각각의 화소전극을 다른 공정에 의해 형성할 수 있으므로, 따라서, 제조공정이 증가함이 없이 배면발광형 또는 양면발광형의 화소전극의 두께를 임의로 조절할 수 있다.As a result, in the first embodiment of the present invention, since each pixel electrode can be formed by another process without increasing the number of mask processes for forming the pixel electrode, The thickness of the pixel electrode of the light emitting type or the both surface light emitting type can be arbitrarily adjusted.

도 3a 및 3b는 본 발명의 제 2 실시예에 따른 듀얼타입 유기전계발광 표시장치의 제조방법을 나타내는 단면도이다.3A and 3B are cross-sectional views illustrating a method of manufacturing a dual type organic light emitting display according to a second embodiment of the present invention.

본 발명의 제 2 실시예에 따른 듀얼타입 유기전계발광 표시장치는 후술하는 것을 제외하고는 상기 제 1 실시예에 따른 듀얼타입 유기전계발광 표시장치와 동일할 수 있다.The dual type organic light emitting display device according to the second embodiment of the present invention may be the same as the dual type organic light emitting display device according to the first embodiment except for the following.

먼저, 도 3a를 참조하면, 제 1 실시예와 유사하게, 사진식각공정으로 전극물질을 식각하여 상기 소오스/드레인영역(220)에 접속되는 소오스/드레인전극(250, 252)을 형성하고, 그 상부에 실리콘질화막, 실리콘산화막 또는 그 적층구조를 소정 두께 증착하여 보호막(260)을 형성한다.Referring to FIG. 3A, similar to the first embodiment, source and drain electrodes 250 and 252 are formed by etching an electrode material by a photolithography process so as to be connected to the source / drain region 220, A protective film 260 is formed by depositing a silicon nitride film, a silicon oxide film, or a laminated structure thereof on a predetermined thickness.

이후, 사진식각공정으로 상기 보호막(260)을 식각하여, 상기 제1영역(A)의 소오스/드레인전극(250, 252) 중 어느 하나, 예를 들어 드레인전극(252)을 노출시키는 제1비아콘택홀을 형성한다.The protective film 260 is then etched by a photolithography process to form a first via hole 252 for exposing any one of the source and drain electrodes 250 and 252 of the first region A, Thereby forming a contact hole.

그 다음, 전체표면 상부에 투명전극용 물질층(도시 안됨)을 형성하고, 상기 투명전극용 물질층을 건식식각 또는 습식식각하여, 상기 제1영역(A) 상에 소오스/드레인전극(250, 252) 중 어느 하나, 예를 들어 드레인전극(252)과 전기적으로 연결되는 제1화소전극(482a)을 형성한다.Next, a transparent electrode material layer (not shown) is formed on the entire surface, and the transparent electrode material layer is dry-etched or wet-etched to form source / drain electrodes 250, A first pixel electrode 482a electrically connected to the drain electrode 252 is formed.

이후, 상기 제1영역(A) 상에 형성된 제1화소전극(482a)을 포함하는 기판 전면에 평탄화막(490)을 형성한다. 상기 평탄화막(490)은 제1화소전극(482a)을 포함하는 기판 전면이 평탄화될 수 있을 정도의 충분한 두께로 형성되며, 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), SOG(spin on glass), 아크릴레이트(acrylate) 및 그 조합 중에서 하나 또는 둘 이상의 물질로 형성될 수 있다.Then, a planarization layer 490 is formed on the entire surface of the substrate including the first pixel electrode 482a formed on the first region A. The planarization layer 490 is formed to a thickness sufficient to planarize the entire surface of the substrate including the first pixel electrode 482a and is formed of polyimide, benzocyclobutene series resin, SOG (spin on glass), acrylate, and combinations thereof.

즉, 본 발명의 제 1 실시예에서는 상기 보호막 상에 평탄화막을 형성하고, 상기 평탄화막 상에 제1화소전극을 형성하였으나, 본 발명의 제 2 실시예에서는 평탄화막을 형성하는 공정을 생략할 수 있다.That is, in the first embodiment of the present invention, the planarization film is formed on the protective film and the first pixel electrode is formed on the planarization film. In the second embodiment of the present invention, the step of forming the planarization film may be omitted .

상술한 바와 같이, 본 발명의 제 1 실시예에서는 박막트랜지스터영역을 평탄화하기 위하여, 보호막의 상부에 제1평탄화막을 형성하였다.As described above, in the first embodiment of the present invention, in order to planarize the thin film transistor region, a first planarization film is formed on the protective film.

상기 박막트랜지스터영역을 평탄화하면 전면발광형 유기전계발광 표시장치의 성능이 향상된다. 즉, 전면발광형 유기전계발광 표시장치는 광반사를 위하여 반사막 패턴을 포함하고, 이때 광의 휘도와 광 효율을 증가시키기 위하여, 상기 반사막 패턴이 형성되는 하부막이 단차 없이 평탄화된 것이 중요하다.When the thin film transistor region is planarized, the performance of the top emission type organic light emitting display device is improved. That is, the top emission type organic light emitting display device includes a reflective layer pattern for reflecting light. In order to increase the brightness and light efficiency of the light, the bottom layer on which the reflective layer pattern is formed is planarized without a step.

하지만, 본 발명의 제2 실시예에서 상기 전면발광형 유기전계발광 표시장치의 광반사를 위한 반사막 패턴은 배면발광형 또는 양면발광형 유기전계발광 표시장치의 화소전극의 상부에 형성된 평탄화막 상에 형성되기 때문에, 보호막 상에 평탄화막을 형성하는 공정을 생략하더라도 반사막 패턴의 하부가 평탄화될 수 있는 것이다.However, in the second embodiment of the present invention, the reflective film pattern for light reflection of the top emission type organic light emitting display device is formed on the planarization film formed on the pixel electrode of the bottom emission type or double-sided emission type organic light emitting display Therefore, even if the step of forming the planarizing film on the protective film is omitted, the lower part of the reflective film pattern can be planarized.

또한, 배면발광형 또는 양면발광형 유기전계발광 표시장치의 관점에서 보더라도, 배면발광하기 위해서는 기판 측으로 광이 취출되어야 하므로, 화소전극의 하부에 가급적 막이 없는 것이 바람직하며, 특히 평탄화막의 재질인 유기막은 광투과도가 낮기 때문에, 본 발명의 어떤 실시예에서는 배면발광형 또는 양면발광형 유기전계발광 표시장치의 화소전극이 보호막 상에 직접 형성된다.In addition, from the viewpoint of the bottom emission type or double emission type organic electroluminescence display device, in order to emit light on the back side, light must be extracted to the substrate side. Therefore, it is preferable that there is no film at the bottom of the pixel electrode. In some embodiments of the present invention, since the light transmittance is low, the pixel electrode of the back light emitting type or both surface light emitting type organic light emitting display device is directly formed on the protective film.

다음으로, 도 3b를 참조하면, 사진식각공정으로 상기 제2영역(B)의 상기 보호막(260), 평탄화막(490)을 식각하여, 상기 제2영역(B)의 소오스/드레인전극(250, 252) 중 어느 하나, 예를 들어 드레인전극(252)을 노출시키는 제2비아콘택홀(미도시)을 형성한다.Referring to FIG. 3B, the passivation layer 260 and the planarization layer 490 of the second region B are etched by a photolithography process so that the source / drain electrodes 250 of the second region B (Not shown) exposing the drain electrode 252, for example.

그 다음, 전체표면 상부에 반사막 물질층 및 투명전극용 물질층을 형성하고, 반사막 물질층 및 투명전극용 물질층을 포함하는 기판 전면에 포토레지스트막을 형성하고, 이를 패터닝하여 포토레지스트 패턴(503)을 형성한다. 이때, 상기 포토레지스트 패턴(503)은 제2영역(B)에 형성하고자 하는 제2화소전극의 형상과 대응되도록 형성된다.Then, a photoresist pattern 503 is formed by patterning a photoresist film on the entire surface of the substrate including the reflective film material layer and the transparent electrode material layer, forming a reflective film material layer and a transparent electrode material layer on the entire surface, . At this time, the photoresist pattern 503 is formed to correspond to the shape of the second pixel electrode to be formed in the second region B.

그 다음, 상기 포토레지스트 패턴(503)을 마스크로 하여, 상기 반사막 물질층 및 투명전극용 물질층을 건식식각 또는 습식식각하여, 상기 제2영역(B) 상에 소오스/드레인전극(250, 252) 중 어느 하나, 예를 들어 드레인전극(252)과 전기적으로 연결되는 제2화소전극(504)을 형성한다.Next, using the photoresist pattern 503 as a mask, the reflective film material layer and the transparent electrode material layer are dry-etched or wet-etched to form source / drain electrodes 250 and 252 A second pixel electrode 504 electrically connected to the drain electrode 252 is formed.

본 실시예에서, 상기 제2화소전극(504)는 반사막 패턴(501a)과 투명전극 패턴(502a)을 포함하며, 상기 반사막 패턴(501a)은 제2영역(B)에서 광 반사 역할을 하여 휘도와 광 효율을 증가시키기 위한 것으로, 상기 반사막 패턴(501a)에 의해 상기 제B영역(B)에서는 전면발광형 유기전계발광 표시장치가 구현된다.The second pixel electrode 504 includes a reflective film pattern 501a and a transparent electrode pattern 502a and the reflective film pattern 501a functions as a light reflection in the second region B, And a top emission type organic light emitting display device is implemented in the B region B by the reflective film pattern 501a.

한편, 상술한 바와 같이, 본 실시예에서 상기 반사막 패턴(501a)은 제1화소전극(482a)을 포함하는 기판 전면을 평탄화하는 평탄화막(490) 상에 형성되기 때문에, 보호막(260)상에 별도의 평탄화막을 형성하지 않더라도, 반사막 패턴의 하부가 평탄화될 수 있다.The reflective film pattern 501a is formed on the planarization film 490 for planarizing the entire surface of the substrate including the first pixel electrode 482a in the present embodiment, The lower portion of the reflective film pattern can be planarized even if no separate planarizing film is formed.

이하의 공정은 상술한 제 1 실시예와 유사하므로 생략하기로 하며, 이상 설명한 공정을 이용하여, 본 발명의 제 2 실시예에 따른 듀얼타입 유기전계발광 표시장치를 제조할 수 있다.The following steps are similar to those of the first embodiment, and thus will not be described. The dual-type organic light emitting display device according to the second embodiment of the present invention can be manufactured by using the processes described above.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of limitation, Various changes and modifications will be possible.

Claims (28)

제1영역 및 제2영역을 포함하는 기판;
상기 기판의 제1영역 및 제2영역에 각각 형성되는 박막트랜지스터;
상기 박막트랜지스터 상부에 형성된 보호막;
상기 보호막 상부에 형성된 제1평탄화막; 및
상기 보호막 및 제1평탄화막에 형성된 제1비아콘택홀을 통해 상기 제1영역의 소오스/드레인 전극 중 어느 하나에 접속되는 제1화소전극 및 상기 보호막 및 제1평탄화막에 형성된 제2비아콘택홀을 통해 상기 제2영역의 소오스/드레인 전극 중 어느 하나에 접속되는 제2화소전극을 포함하고,
상기 제2화소전극의 하부에 상기 제2화소전극의 형상과 대응되는 제2평탄화막 패턴을 포함하는 유기전계발광 표시장치.A substrate comprising a first region and a second region;
A thin film transistor formed in each of a first region and a second region of the substrate;
A protective film formed on the thin film transistor;
A first planarization layer formed on the passivation layer; And
A first pixel electrode connected to one of a source electrode and a drain electrode of the first region through a first via contact hole formed in the protection film and the first planarization film, and a second pixel electrode formed in the protection film and the second via contact hole And a second pixel electrode connected to one of the source electrode and the drain electrode of the second region through the second electrode,
And a second planarization film pattern corresponding to the shape of the second pixel electrode under the second pixel electrode. 제1 영역 및 제2 영역을 포함하는 기판;
상기 제1 영역에 구비되되 소오스 전극과 드레인 전극을 포함하는 제1 박막트랜지스터;
상기 제2 영역에 구비되되 소오스 전극과 드레인 전극을 포함하는 제2 박막트랜지스터;
상기 제1 및 제2 박막트랜지스터 위에 구비되는 보호막;
상기 보호막 위에 구비되는 제1 평탄화막;
상기 제1 평탄화막 위에 구비되는 제2 평탄화막 패턴;
상기 보호막 및 상기 제1 평탄화막에 형성된 제1 비아콘택홀을 통해 상기 제1 박막트랜지스터의 상기 소오스 전극 또는 상기 드레인 전극에 전기적으로 연결되는 제1 화소 전극; 및
상기 보호막, 상기 제1 평탄화막, 및 상기 제2 평탄화막 패턴에 형성된 제2비아콘택홀을 통해 상기 제2 박막트랜지스터의 상기 소오스 전극 또는 상기 드레인 전극에 전기적으로 연결되는 제2 화소 전극을 포함하고,
상기 제2 평탄화막 패턴은 상기 제2 화소 전극의 형상에 대응하고, 상기 제1 평탄화막과 상기 제2 화소 전극 사이에 배치되는 유기전계발광 표시장치.A substrate comprising a first region and a second region;
A first thin film transistor provided in the first region and including a source electrode and a drain electrode;
A second thin film transistor provided in the second region and including a source electrode and a drain electrode;
A protective film provided on the first and second thin film transistors;
A first planarization film provided on the protective film;
A second planarization film pattern provided on the first planarization film;
A first pixel electrode electrically connected to the source electrode or the drain electrode of the first thin film transistor through the protective film and a first via contact hole formed in the first planarization film; And
And a second pixel electrode electrically connected to the source electrode or the drain electrode of the second thin film transistor through the second via contact hole formed in the protective film, the first planarization film, and the second planarization film pattern ,
Wherein the second planarization film pattern corresponds to the shape of the second pixel electrode and is disposed between the first planarization film and the second pixel electrode. 제 2 항에 있어서,
상기 보호막은 실리콘질화막, 실리콘산화막 또는 그 적층구조를 포함하는 유기전계발광 표시장치.3. The method of claim 2,
Wherein the protective film comprises a silicon nitride film, a silicon oxide film, or a laminated structure thereof. 제 2 항에 있어서,
상기 제1평탄화막 및 상기 제2평탄화막 패턴은 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), SOG(spin on glass), 아크릴레이트(acrylate) 및 그 조합으로 이루어진 군에서 선택되는 1종의 물질을 포함하는 유기전계발광 표시장치.3. The method of claim 2,
The first planarizing film and the second planarizing film pattern may be selected from the group consisting of a polyimide, a benzocyclobutene series resin, a spin on glass (SOG), an acrylate, and combinations thereof. The organic light emitting display device comprising: 제 2 항에 있어서,
상기 제2화소전극은 반사막 패턴 및 투명전극 패턴을 포함하는 유기전계발광 표시장치.3. The method of claim 2,
And the second pixel electrode includes a reflective film pattern and a transparent electrode pattern. 제 5 항에 있어서,
상기 투명전극 패턴의 두께는 10 내지 300Å 인 유기전계발광 표시장치. 6. The method of claim 5,
Wherein the thickness of the transparent electrode pattern is 10 to 300 ANGSTROM. 제 2 항에 있어서,
상기 제1화소전극은 투명전극 패턴을 포함하는 유기전계발광 표시장치.3. The method of claim 2,
Wherein the first pixel electrode includes a transparent electrode pattern. 제 2 항에 있어서,
상기 제1영역은 배면발광형 또는 양면발광형 유기전계 발광 다이오드를 포함하고, 상기 제2 영역은 전면발광형 유기전계 발광 다이오드를 포함하는 유기전계발광 표시장치.3. The method of claim 2,
Wherein the first region includes a bottom emission type or double emission type organic electroluminescent diode, and the second region includes a front emission type organic electroluminescent diode. 제 2 항에 있어서,
상기 제2평탄화막 패턴 및 상기 제1화소전극은 상기 제1평탄화막 상에 형성되는 것을 특징으로 하는 유기전계발광 표시장치.3. The method of claim 2,
Wherein the second planarization film pattern and the first pixel electrode are formed on the first planarization film. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110063562A 2010-06-30 2011-06-29 Organic Light Emitting Diode Display and method for fabricating of the same Expired - Fee Related KR101879796B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/172,753 US8502211B2 (en) 2010-06-30 2011-06-29 Organic light emitting diode display and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100062879 2010-06-30
KR20100062879 2010-06-30

Publications (2)

Publication Number Publication Date
KR20120002467A KR20120002467A (en) 2012-01-05
KR101879796B1 true KR101879796B1 (en) 2018-07-19

Family

ID=45609836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110063562A Expired - Fee Related KR101879796B1 (en) 2010-06-30 2011-06-29 Organic Light Emitting Diode Display and method for fabricating of the same

Country Status (1)

Country Link
KR (1) KR101879796B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101369364B1 (en) 2012-01-09 2014-03-06 삼성전자주식회사 Phosphor dispenser
KR102078022B1 (en) * 2012-12-27 2020-02-17 엘지디스플레이 주식회사 Dual sided emission type Organic electro luminescent device
KR20140108024A (en) 2013-02-28 2014-09-05 삼성디스플레이 주식회사 Organic light emitting display apparatus and manufacturing method for the same
KR102396364B1 (en) * 2015-09-30 2022-05-09 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Device
KR102758804B1 (en) * 2016-10-31 2025-01-23 엘지디스플레이 주식회사 Display device having emitting areas
KR102412455B1 (en) * 2017-11-02 2022-06-24 엘지디스플레이 주식회사 Organic light emitting display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050113413A (en) * 2004-05-28 2005-12-02 삼성에스디아이 주식회사 Method for fabricating an organic light emitting display device
KR20060001746A (en) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 Organic EL device and method of forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050113413A (en) * 2004-05-28 2005-12-02 삼성에스디아이 주식회사 Method for fabricating an organic light emitting display device
KR20060001746A (en) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 Organic EL device and method of forming the same

Also Published As

Publication number Publication date
KR20120002467A (en) 2012-01-05

Similar Documents

Publication Publication Date Title
US8502211B2 (en) Organic light emitting diode display and manufacturing method thereof
KR100796618B1 (en) Organic light emitting display device and manufacturing method
KR100924137B1 (en) Organic light emitting display device and manufacturing method
KR101182232B1 (en) Organic Light Emitting Diode Display
CN1708198B (en) Organic light-emitting device and manufacturing method thereof
US7190111B2 (en) Organic electroluminescent device employing multi-layered anode
EP2270866B1 (en) Organic light emitting diode display device and method of fabricating the same
US7687984B2 (en) Organic light emitting display device and method for fabricating the same
KR101879796B1 (en) Organic Light Emitting Diode Display and method for fabricating of the same
KR101191646B1 (en) Display device and method for fabricating of the same
KR101073562B1 (en) Pad Area, Organic Electroluminescence Device comprising the same and Fabricating Method of the Organic Electroluminescence Device
KR100700006B1 (en) Organic electroluminescent display device and manufacturing method thereof
KR100685414B1 (en) Organic electroluminescent display device and manufacturing method thereof
KR100600872B1 (en) Organic electroluminescent display device and manufacturing method thereof
KR100685423B1 (en) Organic light emitting display device and manufacturing method thereof
KR100685839B1 (en) Organic light emitting display device and manufacturing method
KR100742377B1 (en) Organic light emitting display device and manufacturing method

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20240713

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20240713

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000