[go: up one dir, main page]

KR101810966B1 - 유기막을 에칭하는 방법 - Google Patents

유기막을 에칭하는 방법 Download PDF

Info

Publication number
KR101810966B1
KR101810966B1 KR1020150151575A KR20150151575A KR101810966B1 KR 101810966 B1 KR101810966 B1 KR 101810966B1 KR 1020150151575 A KR1020150151575 A KR 1020150151575A KR 20150151575 A KR20150151575 A KR 20150151575A KR 101810966 B1 KR101810966 B1 KR 101810966B1
Authority
KR
South Korea
Prior art keywords
organic film
etching
gas
plasma
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150151575A
Other languages
English (en)
Other versions
KR20160051653A (ko
Inventor
아키노리 키타무라
코스케 카리우
토시히사 오즈
이해우
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160051653A publication Critical patent/KR20160051653A/ko
Application granted granted Critical
Publication of KR101810966B1 publication Critical patent/KR101810966B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P50/287—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/47—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H10P50/242—
    • H10P50/267—
    • H10P50/283—
    • H10P50/286—
    • H10P50/691—
    • H10P50/73—
    • H10P70/273—
    • H10P76/20—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma Technology (AREA)

Abstract

하지층에 대한 데미지를 억제하면서 유기막을 에칭한다. 일실시 형태의 방법은, 피처리체를 수용한 플라즈마 처리 장치의 처리 용기 내에 있어서 상기 유기막을 에칭하는 공정을 포함한다. 이 공정에서는, 처리 용기 내로 수소 가스 및 질소 가스를 포함하는 처리 가스를 공급하고, 처리 가스의 플라즈마를 생성한다. 처리 가스의 유량에서 차지하는 수소 가스의 유량의 비율은 35 % 이상 또한 75 % 이하의 비율로 설정된다. 또한, 피처리체에 이온을 인입하기 위한 고주파 바이어스 전력이 50 W 이상 또한 135 W 이하의 범위의 전력으로 설정된다.

Description

유기막을 에칭하는 방법{METHOD OF ETCHING ORGANIC FILM}
본 발명의 실시 형태는 유기막을 에칭하는 방법에 관한 것이다.
반도체 디바이스와 같은 전자 디바이스의 제조에 있어서는, 플라즈마 처리 장치를 이용하여 생성한 플라즈마에 피처리체를 노출하여, 피에칭층을 에칭하는 처리가 종래부터 이용되고 있다.
피에칭층으로서의 일례로서, 예를 들면, 일본특허공개공보 2001-358218호 및 일본특허공개공보 2002-252222호에 기재되어 있는 바와 같이 유기막이 이용되는 경우가 있다. 이들 문헌에 기재된 플라즈마 에칭은, 질소 가스(N2 가스) 및 수소 가스(H2 가스)를 포함하는 처리 가스의 플라즈마를 생성하고, 바이어스 전력에 의해 이온을 피처리체로 인입함으로써 유기막을 에칭하고 있다. 환언하면, 당해 플라즈마 에칭은, 유기막에 대한 이온에 의한 물리적인 충격을 주로 이용하여, 즉, 이온에 의한 스퍼터링 효과를 이용하여, 유기막을 에칭하고 있다.
일본특허공개공보 2001-358218호 일본특허공개공보 2002-252222호
그런데, 유기막의 플라즈마 에칭에는 당해 유기막의 하지층에 대한 데미지를 억제하는 것이 요구되는 경우가 있다. 그러나, 상술한 문헌에 기재되어 있는 플라즈마 에칭에서는, 하지층에 대한 데미지를 억제하는 것이 곤란하다.
일태양에서는, 유기막을 에칭하는 방법이 제공된다. 이 방법은, (a) 하지층, 상기 하지층 상에 마련된 유기막, 및, 상기 유기막을 부분적으로 노출시키도록 상기 유기막 상에 마련된 레지스트 마스크를 가지는 피처리체를 준비하는 공정과, (b) 상기 피처리체를 수용한 플라즈마 처리 장치의 처리 용기 내에 있어서 상기 유기막을 에칭하는 공정을 포함한다. 유기막을 에칭하는 공정에서는, (b1) 처리 용기 내로 수소 가스 및 질소 가스를 포함하는 처리 가스를 공급하고, (b2) 처리 가스의 플라즈마를 생성한다. 처리 가스의 유량에서 차지하는 수소 가스의 유량의 비율은, 35 % 이상 75 % 이하의 비율로 설정된다. 또한, 유기막을 에칭하는 공정에 있어서, 피처리체로 이온을 인입하기 위한 고주파 바이어스 전력이 50 W 이상 135 W 이하의 범위의 전력으로 설정된다.
일태양에 따른 방법에서는, 처리 가스 중의 수소 가스의 비율이 35 % 이상 75 % 이하의 비율로 설정되므로, 유기막을 하지층에 대하여 높은 선택비로 에칭하는 것이 가능하다. 또한, 유기막을 높은 에칭 레이트로 에칭하는 것이 가능하다. 따라서, 이 방법에 의하면, 하지층에 대한 데미지를 억제하면서 유기막을 에칭하는 것이 가능하다. 또한 이 방법에서는, 비교적 낮은 전력이지만 피처리체에 이온을 인입하기 위한 고주파 바이어스 전력이 이용되므로, 유기막의 수직 방향에의 에칭을 촉진하는 것이 가능하다. 또한, 유기막을 높은 에칭 레이트로 에칭하는 것이 가능하다. 또한 상기 고주파 바이어스 전력이 비교적 낮은 전력이므로, 하지층에 대한 유기막의 에칭의 높은 선택비를 확보할 수 있어, 하지층에 대한 데미지를 억제하면서 유기막을 에칭하는 것이 가능하다.
일실시 형태의 유기막을 에칭하는 공정에서는, 처리 용기 내의 압력이 6.666 Pa(50 mTorr) 이상, 또한 26.66 Pa(200 mTorr) 이하의 압력으로 설정된다. 이러한 고압 환경 하에서는, 이온의 에너지가 낮아진다. 따라서, 하지층에 대한 데미지가 더 억제된다.
일실시 형태에서는, 하지층은 유기막에 접하는 금속막, 예를 들면, 질화 티탄을 포함하는 금속막을 포함하고 있어도 된다. 혹은, 하지층은, 실리콘 함유막이어도 된다. 또한 일실시 형태에서는, 피처리체는, 서로 이간된 복수의 융기 영역을 제공하는 베이스 영역을 더 가지고, 상기 베이스 영역의 표면은, 복수의 융기 영역의 표면, 및 상기 복수의 융기 영역의 사이의 저면(底面)을 포함하고, 하지층은 베이스 영역의 표면 상에 형성되어 있어도 된다. 이러한 피처리체의 유기막의 전체 영역 중, 마스크로부터 노출되어 있는 영역을 에칭에 의해 제거하기 위해서는, 융기 영역의 정부(頂部) 상에서 연장되는 하지층의 일부가 노출된 후에도, 인접하는 융기 영역의 사이에 있어서 유기막을 에칭할 필요가 있다. 따라서, 최초로 노출된 하지층의 일부가 활성종에 장시간 노출되게 된다. 그러나 상술한 방법에 의하면, 이러한 피처리체의 유기막의 에칭에 있어서도, 하지층의 데미지를 억제하는 것이 가능하다.
일실시 형태에서는, 플라즈마는, 처리 용기 내의 공간에 면하고, 또한, 피처리체를 유지하는 배치대에 대면하는 유전체창의 표면을 전파하는 표면파에 의해 생성될 수 있다. 표면파는 예를 들면, 래디얼 라인 슬롯 안테나로부터 유전체창으로 전파되는 마이크로파여도 된다. 이 실시 형태에 따르면, 라디칼을 주로 하는 활성종에 의해 유기막을 에칭하는 것이 가능하며, 하지층에 대한 데미지를 더 억제하는 것이 가능해진다.
일실시 형태에서는, 유기막은, 하지층에 대하여 74 이상의 선택비로 에칭될 수 있다.
이상 설명한 바와 같이, 유기막의 에칭에 있어서 하지층에 대한 데미지를 억제하는 것이 가능해진다.
도 1은 일실시 형태에 따른 유기막을 에칭하는 방법을 나타내는 순서도이다.
도 2는 피처리체의 일례를 나타내는 단면도이다.
도 3은 도 1에 나타내는 방법의 실시에 이용 가능한 플라즈마 처리 장치를 개략적으로 나타내는 도이다.
도 4는 안테나의 일례를 나타내는 평면도이다.
도 5는 공정(ST2)의 실행의 도중의 일례의 피처리체 상태를 나타내는 도이다.
도 6은 공정(ST2)의 실행의 종료 시의 일례의 피처리체 상태를 나타내는 도이다.
도 7a 및 도 7b는 실험예 1의 실험 결과를 나타내는 그래프이다.
도 8a 및 도 8b는 실험예 2의 실험 결과를 나타내는 그래프이다.
이하, 도면을 참조하여 다양한 실시 형태에 대하여 상세하게 설명한다. 또한, 각 도면에서 동일 또는 상당한 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은 일실시 형태에 따른 유기막을 에칭하는 방법을 나타내는 순서도이다. 도 1에 나타내는 방법(MT)은, 피처리체의 유기막을 에칭하는 방법이며, 공정(ST1) 및 공정(ST2)을 포함하고 있다. 공정(ST1)에서는 피처리체가 준비된다.
도 2는 피처리체의 일례를 나타내는 단면도이다. 도 2에는 피처리체의 일례인 웨이퍼(W)의 단면이 부분적으로 나타나 있다. 도 2에 나타내는 바와 같이, 웨이퍼(W)는 하지층(UL), 유기막(OL) 및 레지스트 마스크(RM)를 가지고 있다.
하지층(UL)은, 유기막(OL)의 하지를 구성하는 층이다. 하지층(UL)은 단층의 막, 또는 다층막으로 구성되어 있다. 일실시 형태에서는, 하지층(UL)은 유기막(OL)에 접하는 금속막을 포함하고 있어도 된다. 유기막(OL)에 접하는 금속막은, 예를 들면 질화 티탄(TiN)막이다. 또한, 유기막(OL)에 접하는 금속막은 TaN, SiGe, IIIB족의 스칸듐, 이트륨, 란타노이드 및 악티노이드, 및, II족의 재료, Be, Mg, Ca, Sr, Ba, Ra계의 금속 화합물로 구성되어 있어도 된다. 혹은, 하지층(UL)은, 유기막(OL)에 접하는 실리콘 함유막을 포함하고 있어도 된다.
레지스트 마스크(RM)는 유기막(OL) 상에 마련되어 있다. 레지스트 마스크(RM)는 유기막(OL)을 부분적으로 덮는 패턴을 가지고 있다. 이러한 패턴을 가지는 레지스트 마스크(RM)는 포토리소그래피 기술에 의해 형성된다. 또한 후술하는 바와 같이, 유기막(OL)은 레지스트 마스크(RM)의 패턴을 전사하도록 에칭된다. 유기막(OL)과 레지스트 마스크(RM)는, 유사한 유기 재료로 구성되어 있지만, 유기막(OL)의 에칭의 종료까지 레지스트 마스크(RM)가 남겨질 필요가 있다. 따라서, 레지스트 마스크(RM)는 유기막(OL)의 막 두께보다 큰 막 두께를 가질 수 있다.
일실시 형태에서는, 웨이퍼(W)는, 베이스 영역(BR)을 더 가질 수 있다. 베이스 영역(BR)은 복수의 융기 영역(R1)을 포함하고 있다. 이들 융기 영역(R1)은, 서로 이간되도록 배열되어 있고, 베이스 영역(BR)의 표면을 구성하는 당해 베이스 영역(BR)의 다른 영역보다 융기되어 있다. 베이스 영역(BR)의 표면, 즉, 하지층(UL)에 접하는 당해 베이스 영역(BR)의 표면은, 융기 영역(R1)의 표면과, 인접하는 융기 영역(R1)의 사이의 저면(R2S)으로 구성되어 있다. 이와 같이, 베이스 영역(BR)의 표면은 요철(凹凸) 형상을 가지고 있다.
일례에서는, 베이스 영역(BR)은, 융기 영역(R1)을 제공하는 실리콘 기판으로 구성될 수 있다. 또한 베이스 영역(BR)은, 융기 영역(R1)에 더하여, 매립 영역(R2)을 더 가질 수 있다. 매립 영역(R2)은, 융기 영역(R1)의 양측에 있어서 실리콘 기판에 형성된 홈 내에 마련되어 있다. 매립 영역(R2)은, 예를 들면 산화 실리콘으로 구성될 수 있다. 당해 매립 영역(R2)의 상면은, 상술한 저면(R2S)을 부분적으로 구성하고 있다. 또한, 이러한 일례의 웨이퍼(W)로부터는, 핀형 전계 효과 트랜지스터가 작성될 수 있다. 이하에서는, 도 2에 나타내는 웨이퍼(W)를 예로 들어, 방법(MT)을 설명한다. 그러나 방법(MT)은, 하지층 상에 유기막을 가지고, 당해 유기막 상에 레지스트 마스크를 가지는 것이면, 임의의 피처리체에 적용될 수 있다.
다시 도 1을 참조한다. 공정(ST1)에서는, 웨이퍼(W)가 준비되고, 당해 웨이퍼(W)가, 유기막(OL)의 에칭을 위하여, 플라즈마 처리 장치의 처리 용기 내로 반송된다. 도 3은, 도 1에 나타내는 방법의 실시에 이용 가능한 플라즈마 처리 장치를 개략적으로 나타내는 도이다. 도 3에 나타내는 플라즈마 처리 장치(10)는, 웨이퍼(W)를 유지하는 배치대에 대면하는 유전체창의 표면을 전파하는 표면파에 의해 플라즈마를 생성하는 플라즈마 처리 장치의 일례이며, 표면파로서, 래디얼 라인 슬롯 안테나로부터 유전체창으로 전파되는 마이크로파에 의해 플라즈마를 생성하는 장치이다.
플라즈마 처리 장치(10)는 처리 용기(12)를 구비하고 있다. 처리 용기(12)는 웨이퍼(W)를 수용하기 위한 처리 공간(S)을 제공하고 있다. 처리 용기(12)는 측벽(12a), 저부(12b) 및 천장부(12c)를 포함할 수 있다.
측벽(12a)은 연직 방향으로 연장되는 대략 원통 형상을 가지고 있다. 측벽(12a)의 중심축선은, 연직 방향으로 연장되는 축선(Z)과 대략 일치하고 있다. 저부(12b)는 측벽(12a)의 하단측에 마련되어 있다. 측벽(12a)의 상단부는 개구되어 있다. 측벽(12a)의 상단부 개구는 유전체창(18)에 의해 닫혀 있다. 유전체창(18)은 측벽(12a)의 상단부와 천장부(12c)와의 사이에 협지되어 있다. 이 유전체창(18)과 측벽(12a)의 상단부와의 사이에는 밀봉 부재(SL1)가 개재되어 있어도 된다. 밀봉 부재(SL1)는 예를 들면 O 링이며, 처리 용기(12)의 밀폐에 기여한다.
플라즈마 처리 장치(10)는 배치대(20)를 더 구비하고 있다. 배치대(20)는 처리 용기(12) 내에 마련되어 있다. 이 배치대(20)의 상방에는, 상술한 유전체창(18)이 배치되어 있다. 배치대(20)는 플레이트(22) 및 정전 척(24)을 포함하고 있다.
플레이트(22)는 대략 원반 형상의 금속제의 부재이며, 예를 들면 알루미늄으로 구성되어 있다. 플레이트(22)는 통 형상의 지지부(SP1)에 의해 지지되어 있다. 지지부(SP1)는 저부(12b)로부터 수직 상방으로 연장되어 있다. 플레이트(22)는 하부 전극을 겸하고 있다. 플레이트(22)는 매칭 유닛(MU) 및 급전봉(PFR)을 개재하여, 고주파 바이어스 전력을 발생하는 고주파 전원(RFG)에 전기적으로 접속되어 있다. 고주파 전원(RFG)은, 웨이퍼(W)로 인입하는 이온의 에너지를 제어하는데 적합한 일정한 주파수, 예를 들면 13.56 MHz의 고주파 바이어스 전력을 출력한다. 매칭 유닛(MU)은 고주파 전원(RFG)측의 임피던스와, 주로 전극, 플라즈마, 처리 용기(12)와 같은 부하측의 임피던스와의 사이에서 정합을 취하기 위한 정합기를 수용하고 있다. 이 정합기 내에는 자기(自己) 바이어스 생성용의 블로킹 콘덴서가 포함되어 있다.
플레이트(22)의 상면에는 정전 척(24)이 마련되어 있다. 정전 척(24)은 베이스 플레이트(24a) 및 척부(24b)를 포함하고 있다. 베이스 플레이트(24a)는 대략 원반 형상의 금속제의 부재이며, 예를 들면 알루미늄으로 구성되어 있다. 베이스 플레이트(24a)는 플레이트(22) 상에 마련되어 있다. 베이스 플레이트(24a)의 상면에는 척부(24b)가 마련되어 있다.
척부(24b)의 상면은, 웨이퍼(W)를 배치하기 위한 배치 영역(MR)으로서 구성되어 있다. 이 배치 영역(MR)의 중심은 축선(Z) 상에 위치하고 있다. 이 배치 영역(MR)과 유전체창(18)의 처리 공간측의 표면 간의 거리는 예를 들면 245 mm이다. 척부(24b)는 웨이퍼(W)를 정전 흡착력으로 유지한다. 척부(24b)는 유전체막의 사이에 개재된 전극막을 포함하고 있다. 척부(24b)의 전극막에는, 직류 전원(DSC)이 스위치(SW) 및 피복선(CL)을 개재하여 전기적으로 접속되어 있다. 척부(24b)는 직류 전원(DSC)으로부터 인가되는 직류 전압에 의해 발생하는 쿨롱력에 의해, 그 상면에 웨이퍼(W)를 흡착 유지할 수 있다. 이 척부(24b)의 직경 방향 외측에는 웨이퍼(W)의 엣지를 둘러싸는 포커스 링(FR)이 마련되어 있다.
또한, 플라즈마 처리 장치(10)는 온도 제어 기구를 구비할 수 있다. 온도 제어 기구의 일부로서 베이스 플레이트(24a)의 내부에는 냉매실(24g)이 마련되어 있다. 냉매실(24g)로는 칠러 유닛으로부터 배관(PP1)을 거쳐 냉매가 공급된다. 냉매실(24g)로 공급된 냉매는 배관(PP3)을 거쳐 칠러 유닛으로 되돌려지게 되어 있다. 또한 전열 가스 공급부로부터의 전열 가스, 예를 들면 He 가스가, 공급관(PP2)을 거쳐 척부(24b)의 상면과 웨이퍼(W)의 이면과의 사이로 공급되도록 되어 있다.
또한 플라즈마 처리 장치(10)는, 온도 제어 기구의 일부로서, 히터(HT, HS, HC 및 HE)를 더 구비할 수 있다. 히터(HT)는 천장부(12c) 내에 마련되어 있다. 또한, 히터(HS)는 측벽(12a) 내에 마련되어 있다. 히터(HC)는 베이스 플레이트(24a) 내에 마련되어 있다. 히터(HC)는 베이스 플레이트(24a) 내에 있어서, 상술한 배치 영역(MR)의 중앙 부분의 하방, 즉 축선(Z)에 교차하는 영역에 마련되어 있다. 또한, 히터(HE)는 베이스 플레이트(24a) 내에 마련되어 있고, 히터(HC)를 둘러싸도록 환상(環狀)으로 연장되어 있다. 히터(HE)는 상술한 배치 영역(MR)의 외연 부분의 하방에 마련되어 있다.
또한 배치대(20)의 주위, 즉, 배치대(20)와 처리 용기(12)의 측벽(12a)과의 사이에는 환상의 배기로(VL)가 마련되어 있다. 배기로(VL)의 축선(Z) 방향에 있어서의 중간에는, 복수의 관통홀이 형성된 환상의 배플판(26)이 마련되어 있다. 배기로(VL)는 배기구(28h)를 제공하는 배기관(28)에 접속하고 있다. 배기관(28)은 처리 용기(12)의 저부(12b)에 장착되어 있다. 배기관(28)에는 배기 장치(30)가 접속되어 있다. 배기 장치(30)는 압력 조정기 및 터보 분자 펌프 등의 진공 펌프를 가지고 있다. 이 배기 장치(30)에 의해, 처리 용기(12) 내의 처리 공간(S)을 원하는 진공도까지 감압할 수 있다. 또한, 배기 장치(30)를 동작시킴으로써, 배치대(20)의 외주로부터 배기로(VL)를 거쳐 가스를 배기할 수 있다.
일실시 형태에서는, 플라즈마 처리 장치(10)는 안테나(44) 및 마이크로파 발생기(32)를 더 구비하고 있다. 또한, 플라즈마 처리 장치(10)는 동축 도파관(16), 튜너(34), 도파관(36), 모드 변환기(38), 유전체판(42) 및 냉각 재킷(40)을 더 구비할 수 있다.
마이크로파 발생기(32)는, 안테나(44)로 공급되는 마이크로파, 예를 들면 2.45 GHz의 주파수의 마이크로파를 발생한다. 마이크로파 발생기(32)는 튜너(34), 도파관(36) 및 모드 변환기(38)를 개재하여, 동축 도파관(16)의 상부에 접속되어 있다. 동축 도파관(16)은 연직 방향으로 연장되어 있고, 그 중심축선은 축선(Z)에 대략 일치하고 있다.
동축 도파관(16)은 외측 도체(16a) 및 내측 도체(16b)를 포함하고 있다. 외측 도체(16a) 및 내측 도체(16b)는 축선(Z)을 중심축선으로서 공유하는 원통 형상을 가지고 있다. 외측 도체(16a)의 하단은, 도전성의 표면을 가지는 냉각 재킷(40)의 상부에 전기적으로 접속될 수 있다. 내측 도체(16b)는, 외측 도체(16a)의 내측에 있어서 당해 외측 도체(16a)와 동축에 마련되어 있다. 내측 도체(16b)의 하단은 안테나(44)에 접속하고 있다.
일실시 형태에 있어서는, 안테나(44)는 래디얼 라인 슬롯 안테나이다. 안테나(44)는 천장부(12c)에 형성된 개구 내에 배치되어 있고, 유전체창(18)의 상면 상에 마련되어 있다.
안테나(44) 상에는 유전체판(42)이 마련되어 있다. 유전체판(42)은 마이크로파의 파장을 단축시키는 것이며, 대략 원반 형상을 가지고 있다. 유전체판(42)은 예를 들면 석영 또는 알루미나로 구성된다. 유전체판(42)은 안테나(44)와 냉각 재킷(40)의 하면의 사이에 협지되어 있다.
도 4는 안테나의 일례를 나타내는 평면도이다. 안테나(44)는 박판 형상이며, 원반 형상이다. 안테나(44)의 중심(CS)은 축선(Z) 상에 위치하고 있다. 안테나(44)에는 복수의 슬롯 쌍(44p)이 마련되어 있다. 복수의 슬롯 쌍(44p)의 각각은, 판 두께 방향으로 관통하는 두 개의 슬롯홀(44a, 44b)을 포함하고 있다. 슬롯홀(44a, 44b) 각각의 평면 형상은 긴 홀 형상이다. 각 슬롯 쌍(44p)에 있어서, 슬롯홀(44a)의 장축이 연장되는 방향과 슬롯홀(44b)의 장축이 연장되는 방향은 서로 교차 또는 직교하고 있다. 도 4에 나타내는 예에서는, 복수의 슬롯 쌍(44p)은 축선(Z)를 중심으로 하는 가상 원(VC)의 내측에 마련된 내측 슬롯 쌍군(ISP)과 가상 원(VC)의 외측에 마련된 외측 슬롯 쌍군(OSP)으로 대별되어 있다. 또한 도 4에 나타내는 안테나(44)에서는, 내측 슬롯 쌍군(ISP)이 7 개의 슬롯 쌍(44p)을 가지고, 외측 슬롯 쌍군(OSP)이 28 개의 슬롯 쌍(44p)을 가지고 있지만, 내측 슬롯 쌍군(ISP)의 슬롯 쌍의 개수 및 외측 슬롯 쌍군(OSP)의 슬롯 쌍의 개수는 이에 한정되는 것은 아니다. 예를 들면, 내측 슬롯 쌍군(ISP)이 7 개의 슬롯 쌍(44p)을 가지고, 외측 슬롯 쌍군(OSP)이 14 개와 같은 개수의 슬롯 쌍(44p)을 가지고 있어도 된다.
다시 도 3을 참조한다. 플라즈마 처리 장치(10)에서는, 마이크로파 발생기(32)로부터의 TE 모드의 마이크로파가 도파관(36)을 거쳐 모드 변환기(38)로 전반한다. 모드 변환기(38)는 마이크로파의 모드를 TE 모드로부터 TEM 모드로 변환한다. TEM 모드의 마이크로파는, 동축 도파관(16) 및 유전체판(42)을 경유하여, 슬롯홀(44a 및 44b)로부터 유전체창(18)으로 전파된다.
이 플라즈마 처리 장치(10)는 중앙 공급부(50) 및 주변 공급부(52)를 더 구비하고 있다. 중앙 공급부(50)는 도관(50a), 인젝터(50b) 및 중앙 도입구(18i)를 포함하고 있다. 도관(50a)은 동축 도파관(16)의 내측 도체(16b)의 내홀로 통해져 있다. 또한 도관(50a)의 단부(端部)는, 유전체창(18)이 축선(Z)을 따라 구획 형성되는 공간 내까지 연장되어 있다. 이 공간 내 또한 도관(50a)의 단부의 하방에는 인젝터(50b)가 수용되어 있다. 인젝터(50b)에는 축선(Z) 방향으로 연장되는 복수의 관통홀이 마련되어 있다. 또한, 유전체창(18)은 중앙 도입구(18i)를 구획 형성하고 있다. 중앙 도입구(18i)는, 인젝터(50b)가 수용된 공간의 하방으로 연속하고, 또한 축선(Z)을 따라 연장되어 있다. 이러한 구성의 중앙 공급부(50)는, 도관(50a)을 거쳐 인젝터(50b)로 가스를 공급하고, 인젝터(50b)로부터 중앙 도입구(18i)를 거쳐 가스를 분사한다. 이와 같이, 중앙 공급부(50)는 축선(Z)을 따라 유전체창(18)의 직하(直下)에 가스를 분사한다. 즉, 중앙 공급부(50)는 전자 온도가 높은 플라즈마 생성 영역으로 가스를 도입한다. 이 중앙 공급부(50)는 주로 웨이퍼(W)의 중심 영역을 향한 가스의 흐름을 형성한다.
주변 공급부(52)는 복수의 주변 도입구(52i)를 제공하고 있다. 복수의 주변 도입구(52i)는 주로 웨이퍼(W)의 엣지 영역으로 가스를 공급한다. 복수의 주변 도입구(52i)는 웨이퍼(W)의 엣지 영역, 또는 배치 영역(MR)의 가장자리부를 향해 개구되어 있다. 복수의 주변 도입구(52i)는 중앙 공급부(50)보다 하방, 또한, 배치대(20)의 상방에서 둘레 방향을 따라 배열되어 있다. 즉, 복수의 주변 도입구(52i)는, 유전체창(18)의 직하보다 전자 온도가 낮은 영역(플라즈마 확산 영역)에서 축선(Z)을 중심으로 환상으로 배열되어 있다. 이 주변 공급부(52)는, 전자 온도가 낮은 영역으로부터 웨이퍼(W)를 향해 가스를 공급한다. 따라서, 주변 공급부(52)로부터 처리 공간(S)으로 도입되는 가스의 해리도는, 중앙 공급부(50)로부터 처리 공간(S)으로 공급되는 가스의 해리도보다 억제된다.
일실시 형태에서는, 주변 공급부(52)는 환상의 관(52p)을 가지고 있다. 이 관(52p)에는 복수의 주변 도입구(52i)가 형성되어 있다. 환상의 관(52p)은 예를 들면 석영으로 구성될 수 있다. 일실시 형태에서는, 환상의 관(52p)은 측벽(12a)의 내벽면을 따라 마련되어 있다.
중앙 공급부(50)에는, 제 1 유량 제어 유닛군(FCG1)을 개재하여 제 1 가스 소스군(GSG1)이 접속되어 있다. 또한 주변 공급부(52)에는, 제 2 유량 제어 유닛군(FCG2)을 개재하여 제 2 가스 소스군(GSG2)이 접속되어 있다.
제 1 가스 소스군(GSG1)은 복수의 가스 소스를 가지고 있다. 제 1 가스 소스군(GSG1)의 복수의 가스 소스는, 수소 가스(H2 가스)의 소스 및 질소 가스(N2 가스)의 소스를 포함하고 있다. 제 1 유량 제어 유닛군(FCG1)은 복수의 유량 제어 유닛을 가지고 있다. 각 유량 제어 유닛은, 예를 들면 두 개의 밸브와, 당해 두 개의 밸브 사이에 마련된 유량 제어기를 포함하고 있다. 유량 제어기는 예를 들면 매스 플로우 컨트롤러이다. 제 1 가스 소스군(GSG1)의 복수의 가스 소스는 각각, 제 1 유량 제어 유닛군(FCG1)의 복수의 유량 제어 유닛 중 대응의 유량 제어 유닛을 개재하여 중앙 공급부(50)에 접속되어 있다.
또한, 제 2 가스 소스군(GSG2)은 복수의 가스 소스를 가지고 있다. 제 2 가스 소스군(GSG2)의 복수의 가스 소스는, 수소 가스(H2 가스)의 소스 및 질소 가스(N2 가스)의 소스를 포함하고 있다. 제 2 유량 제어 유닛군(FCG2)은 복수의 유량 제어 유닛을 가지고 있다. 각 유량 제어 유닛은, 예를 들면 두 개의 밸브와, 당해 두 개의 밸브 사이에 마련된 유량 제어기를 포함하고 있다. 유량 제어기는 예를 들면 매스 플로우 컨트롤러이다. 제 2 가스 소스군(GSG2)의 복수의 가스 소스는 각각, 제 2 유량 제어 유닛군(FCG2)의 복수의 유량 제어 유닛 중 대응의 유량 제어 유닛을 개재하여 주변 공급부(52)에 접속되어 있다.
또한 플라즈마 처리 장치(10)는, 두 개의 가스 소스군, 및 두 개의 유량 제어 유닛군, 즉, 제 1 가스 소스군(GSG1), 제 2 가스 소스군(GSG2), 제 1 유량 제어 유닛군(FCG1), 및 제 2 유량 제어 유닛군(FCG2) 대신에, 단일의 가스 소스군 및 단일의 유량 제어 유닛군을 가지고 있어도 되고, 당해 단일의 가스 소스군으로부터의 가스를 플로우 스플리터에 의해 중앙 공급부(50) 및 주변 공급부(52)로 분배하도록 구성되어 있어도 된다.
또한, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비하고 있다. 제어부(Cnt)는 프로그램 가능한 컴퓨터 장치와 같은 제어기일 수 있다. 제어부(Cnt)는, 레시피에 기초하는 프로그램에 따라 플라즈마 처리 장치(10)의 각 부를 제어할 수 있다.
이 플라즈마 처리 장치(10)에서는, 중앙 공급부(50) 및 주변 공급부(52)로부터 처리 용기(12) 내로 처리 가스가 공급된다. 또한, 상술한 바와 같이 유전체창(18)으로 마이크로파가 전파되고, 당해 유전체창(18)의 처리 공간(S)측의 표면으로 당해 마이크로파가 전파된다. 이에 의해, 유전체창(18)의 직하에서 처리 가스가 여기되고, 고밀도의 플라즈마가 당해 유전체창(18)의 직하에서 생성된다. 이와 같이 생성된 플라즈마 내의 수소 라디칼 및 질소 라디칼은, 중앙 공급부(50) 및 주변 공급부(52)에 의해 토출되는 가스의 흐름 및 배기의 흐름을 따라, 유전체창(18)으로부터 하방으로 떨어져 배치된 웨이퍼(W)를 향해 이동한다. 즉, 웨이퍼(W)를 향해, 대략 연직 하방을 향하는 수소 라디칼 및 질소 라디칼의 흐름이 형성된다. 이에 의해, 라디칼을 주체로 하는 활성종이 웨이퍼(W)에 대하여 공급된다. 또한, 플라즈마 내의 수소 이온 및 질소 이온은, 이들 이온의 양이 웨이퍼(W)에 대하여 공급되는 라디칼의 양보다 적기는 하지만, 배치대(20)의 하부 전극으로 공급되는 고주파 바이어스 전력에 의해 연직 하방으로 나아가 웨이퍼(W)로 끌어당겨진다. 이와 같이 웨이퍼(W)에 대하여 공급되는 활성종에 의해, 웨이퍼(W)의 유기막(OL)의 에칭이 행해진다.
이하, 다시 도 1을 참조하여, 방법(MT)의 실시에 플라즈마 처리 장치(10)가 이용되는 태양을 예로 하여, 당해 방법(MT)을 보다 상세히 설명한다. 상술한 바와 같이, 공정(ST1)에서는, 웨이퍼(W)가, 플라즈마 처리 장치(10)의 처리 용기(12) 내에 수용되고, 이어서 배치대(20) 상에 배치되어, 유지된다.
이어지는 공정(ST2)에서는, 유기막(OL)의 에칭이 실행된다. 이 공정(ST2)에서는, 처리 용기(12) 내로, 수소 가스 및 질소 가스를 포함하는 처리 가스가 공급된다. 처리 가스는 중앙 공급부(50) 및 주변 공급부(52)의 쌍방 또는 일방으로부터 공급될 수 있다. 또한, 배기 장치(30)에 의해, 처리 용기(12) 내의 공간이 감압된다. 그리고, 유전체창(18)의 표면을 전파하는 마이크로파에 의해 처리 가스의 플라즈마가 생성된다.
공정(ST2)에서는, 처리 용기(12) 내로 공급되는 처리 가스의 유량에서 차지하는 수소 가스의 유량의 비율이 35 % 이상 75 % 이하로 설정된다. 이에 의해, 유기막(OL)을 하지층(UL)에 대하여 높은 선택비로 에칭하는 것이 가능하다. 또한, 유기막(OL)을 높은 에칭 레이트로 에칭하는 것이 가능하다. 따라서, 하지층(UL)에 대한 데미지를 억제하면서, 즉, 하지층(UL)의 깎임을 억제하면서, 유기막(OL)을 에칭하는 것이 가능해진다.
또한 공정(ST2)에서는, 고주파 전원(RFG)으로부터 배치대(20)의 하부 전극으로 공급되는 고주파 바이어스 전력이 50 W 이상 135 W 이하의 범위의 전력으로 설정된다. 즉, 비교적 낮은 전력이지만 웨이퍼(W)에 이온을 인입하기 위한 고주파 바이어스 전력이 배치대(20)로 공급된다. 따라서, 유기막(OL)의 수직 방향에의 에칭을 촉진하는 것이 가능하다. 또한, 유기막(OL)을 높은 에칭 레이트로 에칭하는 것이 가능하다. 또한 당해 고주파 바이어스 전력이 비교적 낮은 전력이므로, 하지층(UL)에 대한 유기막(OL)의 에칭의 높은 선택비를 확보할 수 있어, 하지층(UL)에 대한 데미지를 억제하면서 유기막(OL)을 에칭하는 것이 가능하다. 또한, 공정(ST2)에 있어서 이용되는 고주파 바이어스 전력은 0 W보다 크고 50 W보다 작은 전력이어도 된다.
또한 일실시 형태의 공정(ST2)에서는, 처리 용기(12) 내의 압력이 6.666 Pa(50 mTorr) 이상, 또한 26.66 Pa(200 mTorr) 이하의 압력으로 설정된다. 즉, 처리 용기(12) 내의 압력은 고압으로 설정된다. 이러한 고압 환경 하에서는, 이온의 에너지가 낮아진다. 따라서, 하지층(UL)에 대한 데미지가 더 억제된다. 이러한, 처리 가스의 유량의 설정, 처리 용기(12) 내의 압력의 설정, 및 고주파 바이어스 전력의 설정은 제어부(Cnt)에 의한 제 1 유량 제어 유닛군(FCG1) 및 제 2 유량 제어 유닛군(FCG2)의 제어, 배기 장치(30)의 제어, 그리고 고주파 전원(RFG)의 제어에 의해 실현될 수 있다. 이 제어부(Cnt)는 공정(ST2)의 실행을 위하여, 마이크로파 발생기(32), 히터 등의 플라즈마 처리 장치(10)의 각 부를 제어할 수 있다.
도 5 및 도 6은 공정(ST2)의 실행의 도중 및 종료 시 각각의 웨이퍼(W) 상태를 나타내는 도이다. 공정(ST2)의 실행에서는, 레지스트 마스크(RM)에 의해 덮여 있지 않은 영역에 있어서 유기막(OL)이 에칭된다. 도 5에 나타내는 바와 같이, 공정(ST2)의 실행 시간의 경과에 따라, 하지층(UL)의 전체 영역 중, 융기 영역(R1)의 정부(頂部) 상에서 연장되는 부분(UP)으로부터 차례로 당해 하지층(UL)이 노출된다. 이 공정(ST2)의 에칭은, 도 6에 나타내는 바와 같이, 레지스트 마스크(RM)에 의해 덮여 있지 않은 부분에서 유기막(OL)을 대략 완전하게 제거할 때까지 실행된다. 따라서, 도 2에 나타낸 웨이퍼(W)의 유기막(OL)의 에칭에서는, 하지층(UL)의 전체 영역 중, 융기 영역(R1)의 정부 상에서 연장되는 부분(UP)이 가장 장시간, 처리 가스로부터 유래되는 활성종에 노출되게 된다. 그러나 방법(MT)에서는, 하지층(UL)에 대하여 유기막(OL)을 선택적으로 에칭하는 조건이 선택되어 있으므로, 하지층(UL)의 데미지, 즉, 유기막(OL)의 에칭에 의한 하지층(UL)의 깎임을 억제할 수 있다. 또한, 하지층(UL)에 대한 유기막(OL)의 에칭의 선택비는 74 이상일 수 있다.
또한 상술한 바와 같이, 방법(MT)에서는, 비교적 낮은 전력이지만 고주파 바이어스 전력이 하부 전극으로 공급되고, 또한 상술한 바와 같은 라디칼의 흐름이 형성되므로, 도 6에 나타내는 바와 같이, 유기막(OL)을 대략 수직으로 에칭하는 것이 가능해진다.
이하, 방법(MT)에 관한 실험예에 대하여 설명하지만, 이하에 설명하는 실험예는 본 발명을 한정하는 것은 아니다.
[실험예 1]
실험예 1에서는, 플라즈마 처리 장치(10)를 이용하여, 이하에 나타내는 조건의 공정(ST2)을 도 2에 나타낸 웨이퍼에 적용했다. 또한 실험예 1에서는, 질소 가스(N2 가스) 및 수소 가스(H2 가스)를 포함하는 처리 가스의 유량에서 차지하는 수소 가스의 유량의 비율(%)을 다양하게 변경했다.
＜공정(ST2)의 조건＞
·처리 용기 내 압력 : 50 mTorr(6.666 Pa)
·마이크로파 전력 : 2000 W
·고주파 바이어스 전력 : 150 W
그리고, 부분(UP)으로부터 하방의 유기막(OL)의 두께(T)(도 2 참조)를, 부분(UP)이 노출된 시점으로부터 유기막(OL)이 완전하게 에칭된 시점까지의 시간 길이로 나눔으로써, 유기막(OL)의 에칭 레이트를 구했다. 또한, 당해 시간 길이의 기간에 있어서 부분(UP)이 연직 방향으로 깎인 양(nm)으로 두께(T)를 나눔으로써, 하지층(UL)에 대한 유기막(OL)의 에칭의 선택비를 구했다. 도 7a에는 실험예 1에서 구한 선택비를 나타내는 그래프가 도시되어 있고, 도 7b에는 실험예 1에서 구한 에칭 레이트를 나타내는 그래프가 도시되어 있다. 도 7a 및 도 7b의 그래프의 횡축은 처리 가스의 유량에서 차지하는 수소 가스의 유량의 비율을 나타내고 있다. 도 7a의 그래프의 종축은 선택비를 나타내고 있고, 도 7b의 그래프의 종축은 에칭 레이트를 나타내고 있다.
도 7a에 나타내는 점선은 74의 선택비를 나타내는 라인인데, 도 7a의 그래프로부터, 74 이상의 선택비는, 수소 가스의 유량의 비율이 50 %, 75 %인 경우에 얻어지는 것이 확인된다. 또한 도 7b에 나타내는 바와 같이, 수소 가스의 유량의 비율이 35 % 이상 75 % 이하의 범위에 있는 경우에, 유기막(OL)의 에칭 레이트로서 130 nm/min 이상의 높은 에칭 레이트가 얻어지는 것이 확인된다. 또한, 수소 가스의 유량의 비율이 35 %인 경우의 에칭 레이트는, 수소 가스의 유량의 비율이 50 %, 75 %인 경우의 에칭 레이트와 동일한 점에서, 수소 가스의 유량의 비율이 35 %인 경우에도, 수소 가스의 유량의 비율이 50 %, 75 %인 경우의 선택비와 동일한 선택비가 얻어지는 것이라고 상정된다. 따라서, 처리 가스의 유량에서 차지하는 수소 가스의 유량의 비율이, 35 % 이상 75 % 이하인 경우에, 하지층(UL)에 대하여 유기막(OL)을 높은 선택비로 에칭하는 것이 가능하며, 또한 유기막(OL)을 높은 에칭 레이트로 에칭하는 것이 가능하다는 것이 확인되었다.
[실험예 2]
실험예 2에서는, 플라즈마 처리 장치(10)를 이용하여, 이하에 나타내는 조건의 공정(ST2)을 도 2에 나타낸 웨이퍼에 적용했다. 또한 실험예 2에서는, 고주파 바이어스 전력을 다양하게 변경했다.
＜공정(ST2)의 조건＞
·처리 용기 내 압력 : 50 mTorr(6.666 Pa)
·마이크로파 전력 : 2000 W
·질소 가스 유량 : 300 sccm
·수소 가스 유량 : 25 sccm
그리고, 실험예 1과 마찬가지로, 유기막(OL)의 에칭 레이트, 및 하지층(UL)에 대한 유기막(OL)의 에칭의 선택비를 구했다. 도 8a에는 실험예 2에서 구한 선택비를 나타내는 그래프가 도시되어 있고, 도 8b에는 실험예 2에서 구한 에칭 레이트를 나타내는 그래프가 도시되어 있다. 도 8a 및 도 8b의 그래프의 횡축은 고주파 바이어스 전력을 나타내고 있다. 도 8a의 그래프의 종축은 선택비를 나타내고 있고, 도 8b의 그래프의 종축은 에칭 레이트를 나타내고 있다.
도 8b의 그래프로부터, 50 W 이상 또한 150 W 이하의 범위에서는, 고주파 바이어스 전력의 크기에 따라 유기막(OL)의 에칭 레이트가 대략 선형적으로 증가하는 것이 확인된다. 따라서, 50 W 이상 또한 150 W 이하의 범위에서는, 선택비는 고주파 바이어스 전력의 크기에 따라 대략 선형적으로 감소하는 것이라고 상정된다. 이 관점으로부터 도 8a에 나타내는 그래프를 참조하면, 74의 선택비(도 8a의 그래프 중의 수평 방향의 점선을 참조)는 고주파 바이어스 전력이 50 W 이상, 또한 135 W(도 8a의 그래프 중의 수직 방향의 점선을 참조) 이하인 경우에 얻어지는 것이 확인된다. 따라서, 50 W 이상 135 W 이하의 고주파 바이어스 전력을 이용함으로써, 하지층(UL)에 대하여 유기막(OL)을 높은 선택비로 에칭하는 것이 가능하다는 것이 확인되었다.
이상, 다양한 실시 형태에 대하여 설명했지만, 상술한 실시 형태에 한정되지 않고 다양한 변형 태양을 구성 가능하다. 예를 들면, 방법(MT)의 실시에 플라즈마 처리 장치(10)가 이용되는 예를 설명했지만, 방법(MT)의 실시에는 용량 결합형의 플라즈마 처리 장치, 유도 결합형의 플라즈마 처리 장치와 같은 임의의 타입의 플라즈마 처리 장치가 이용되어도 된다.
10 : 플라즈마 처리 장치
12 : 처리 용기
18 : 유전체창
20 : 배치대
30 : 배기 장치
32 : 마이크로파 발생기
44 : 안테나
RFG : 고주파 전원
50 : 중앙 공급부
52 : 주변 공급부
W : 웨이퍼
BR : 베이스 영역
OL : 유기막
R1 : 융기 영역
RM : 레지스트 마스크
UL : 하지층

Claims (9)

  1. 유기막을 에칭하는 방법으로서,
    서로 이간된 복수의 융기 영역을 제공하는 베이스 영역, 상기 베이스 영역의 표면 상에 형성된 하지층, 상기 하지층 상에 형성된 유기막, 및, 상기 유기막을 부분적으로 노출시키도록 상기 유기막 상에 형성된 레지스트 마스크를 가지되, 상기 베이스 영역의 표면은 상기 복수의 융기 영역의 표면 및 상기 복수의 융기 영역의 사이의 저면을 포함하는 피처리체를 준비하는 공정과,
    상기 하지층의 에칭이 억제되는 동안 상기 하지층의 전체 영역 중, 상기 하지층이 상기 융기 영역의 정부(頂部) 상에서 연장된 부분으로부터 차례로 노출되도록, 상기 피처리체를 수용한 플라즈마 처리 장치의 처리 용기 내에 있어서 상기 하지층에 대하여 상기 유기막을 선택적으로 에칭하는 공정을 포함하고,
    상기 유기막을 에칭하는 공정에서는,
    상기 처리 용기 내로 수소 가스 및 질소 가스를 포함하는 처리 가스를 공급하고,
    상기 처리 가스의 플라즈마를 생성하고,
    상기 처리 가스의 유량에서 차지하는 상기 수소 가스의 유량의 비율이 35 % 이상 75 % 이하의 비율로 설정되고,
    상기 유기막을 에칭하는 공정에 있어서, 상기 피처리체로 이온을 인입하기 위한 바이어스 전력이 50 W 이상 또한 135 W 이하의 범위의 전력으로 설정되는 방법.
  2. 제 1 항에 있어서,
    상기 유기막을 에칭하는 공정에 있어서, 상기 처리 용기 내의 압력이 6.666 Pa 이상 또한 26.66 Pa 이하의 압력으로 설정되는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 하지층은 상기 유기막에 접하는 금속막을 포함하는 방법.
  4. 제 3 항에 있어서,
    상기 금속막은 질화 티탄을 포함하는 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 하지층은 상기 유기막에 접하는 실리콘 함유막을 포함하는 방법.
  6. 삭제
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 플라즈마는, 상기 처리 용기 내의 공간에 면하고, 또한 상기 피처리체를 유지하는 배치대에 대면하는 유전체창의 표면을 전파하는 표면파에 의해 생성되는 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 플라즈마는, 상기 처리 용기 내의 공간에 면하고, 또한, 상기 피처리체를 유지하는 배치대에 대면하는 유전체창의 표면을 전파하는 마이크로파에 의해 생성되고, 상기 마이크로파는 래디얼 라인 슬롯 안테나로부터 상기 유전체창으로 전파되는 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 유기막은 상기 하지층에 대하여 74 이상의 선택비로 에칭되는 방법.
KR1020150151575A 2014-10-31 2015-10-30 유기막을 에칭하는 방법 Active KR101810966B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-222543 2014-10-31
JP2014222543A JP2016092102A (ja) 2014-10-31 2014-10-31 有機膜をエッチングする方法

Publications (2)

Publication Number Publication Date
KR20160051653A KR20160051653A (ko) 2016-05-11
KR101810966B1 true KR101810966B1 (ko) 2017-12-20

Family

ID=54365084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150151575A Active KR101810966B1 (ko) 2014-10-31 2015-10-30 유기막을 에칭하는 방법

Country Status (5)

Country Link
US (1) US9711371B2 (ko)
EP (1) EP3016134A1 (ko)
JP (1) JP2016092102A (ko)
KR (1) KR101810966B1 (ko)
TW (1) TWI615897B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6925202B2 (ja) 2017-08-30 2021-08-25 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP7634106B2 (ja) * 2022-04-28 2025-02-20 株式会社日立ハイテク エッチング方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551938B1 (en) 2002-01-25 2003-04-22 Taiwon Semiconductor Manufacturing Company N2/H2 chemistry for dry development in top surface imaging technology
US20060213865A1 (en) 2002-12-27 2006-09-28 Tokyo Electron Limited Method and device for plasma-etching organic material film

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358218A (ja) 2000-04-13 2001-12-26 Canon Inc 有機膜のエッチング方法及び素子の製造方法
JP2002252222A (ja) 2001-02-22 2002-09-06 Nec Corp 半導体装置の製造方法、及び半導体装置
JP2003234331A (ja) 2001-12-05 2003-08-22 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
JP5385875B2 (ja) * 2010-08-26 2014-01-08 東京エレクトロン株式会社 プラズマ処理装置及び光学モニタ装置
JP2013222852A (ja) 2012-04-17 2013-10-28 Tokyo Electron Ltd 有機膜をエッチングする方法及びプラズマエッチング装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551938B1 (en) 2002-01-25 2003-04-22 Taiwon Semiconductor Manufacturing Company N2/H2 chemistry for dry development in top surface imaging technology
US20060213865A1 (en) 2002-12-27 2006-09-28 Tokyo Electron Limited Method and device for plasma-etching organic material film

Also Published As

Publication number Publication date
TW201622001A (zh) 2016-06-16
JP2016092102A (ja) 2016-05-23
EP3016134A1 (en) 2016-05-04
US9711371B2 (en) 2017-07-18
KR20160051653A (ko) 2016-05-11
US20160126071A1 (en) 2016-05-05
TWI615897B (zh) 2018-02-21

Similar Documents

Publication Publication Date Title
KR102626802B1 (ko) 에칭 방법
KR101744625B1 (ko) 에칭 방법
US20210098232A1 (en) Apparatus and method for processing substrate and method of manufacturing semiconductor device using the method
KR102309941B1 (ko) 피처리체를 처리하는 방법
KR20210042939A (ko) 전자빔 매개 플라즈마 에칭 및 증착 공정을 위한 장치 및 공정
TW202004911A (zh) 膜之蝕刻方法及電漿處理裝置
KR101257131B1 (ko) 조정가능 전극 면적비를 갖는 제한된 플라즈마
KR101937727B1 (ko) 에칭 방법
KR20160140467A (ko) 에칭 방법
TW201543571A (zh) 蝕刻方法
KR102348077B1 (ko) 플라즈마 처리 방법
KR20160041764A (ko) 피처리체를 처리하는 방법
JP6239365B2 (ja) シリコン層をエッチングする方法
TW202002014A (zh) 基板處理方法及基板處理裝置
KR20160140469A (ko) 에칭 방법
US11195696B2 (en) Electron beam generator, plasma processing apparatus having the same and plasma processing method using the same
TW201415520A (zh) 用於使用電漿處理工件的裝置
US20230207262A1 (en) Plasma generation unit, and apparatus for treating substrate with the same
TWI815828B (zh) 蝕刻方法
CN101194340A (zh) 使用电极片独立运动的蚀刻率均一性的改进
KR101810966B1 (ko) 유기막을 에칭하는 방법
JP7308110B2 (ja) シリコン酸化膜をエッチングする方法及びプラズマ処理装置
KR102332886B1 (ko) 반도체 디바이스를 제조하는 방법
JP2015050433A (ja) プラズマ処理方法
TWI759348B (zh) 被處理體之處理方法

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
A302 Request for accelerated examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PA0302 Request for accelerated examination

St.27 status event code: A-1-2-D10-D17-exm-PA0302

St.27 status event code: A-1-2-D10-D16-exm-PA0302

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000