[go: up one dir, main page]

KR101819558B1 - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101819558B1
KR101819558B1 KR1020150125443A KR20150125443A KR101819558B1 KR 101819558 B1 KR101819558 B1 KR 101819558B1 KR 1020150125443 A KR1020150125443 A KR 1020150125443A KR 20150125443 A KR20150125443 A KR 20150125443A KR 101819558 B1 KR101819558 B1 KR 101819558B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
frame
electrically connected
wire
signal pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150125443A
Other languages
English (en)
Other versions
KR20170029056A (ko
Inventor
권용태
이준규
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to KR1020150125443A priority Critical patent/KR101819558B1/ko
Priority to PCT/KR2016/009708 priority patent/WO2017039306A1/ko
Publication of KR20170029056A publication Critical patent/KR20170029056A/ko
Application granted granted Critical
Publication of KR101819558B1 publication Critical patent/KR101819558B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H10W70/40—
    • H10W90/00—
    • H10W99/00—
    • H10W72/536—
    • H10W72/5363—
    • H10W72/859—
    • H10W74/00—
    • H10W74/142—
    • H10W90/722—
    • H10W90/732—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

팬아웃 금속 패턴이 형성된 와이어 본드형 반도체 패키지 및 이의 제조방법이 개시된다. 본 발명의 실시예에 따른 반도체 패키지는 상부와 하부 사이에 전기적 신호의 전달이 가능하고 관통부가 형성되는 프레임과, 프레임의 관통부에 수용되는 제1 반도체 칩과, 제1 반도체 칩 상에 탑재되는 제2 반도체 칩과, 제1 반도체 칩과 프레임의 신호부를 전기적으로 연결하는 와이어와, 프레임과 제1 반도체 칩과 제2 반도체 칩과 와이어를 일체화하도록 몰딩하는 봉지재와, 프레임과 제1 반도체 칩의 하부에 마련되고 프레임과 전기적으로 연결되는 배선부를 포함한다.

Description

반도체 패키지 및 그 제조방법{Semiconductor package and method of manufacturing the same}
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 팬아웃 금속 패턴이 형성된 와이어 본드형 반도체 패키지 및 이의 제조방법에 관한 것이다.
최근 반도체 소자는 공정 기술의 미세화 및 기능의 다양화로 인해 칩 사이즈는 감소하고 입출력 단자들의 갯수는 증가함에 따라 전극 패드 피치는 점점 미세화되고 있으며, 다양한 기능의 융합화가 가속됨에 따라 여러 소자를 하나의 패키지 내에 집적하는 시스템 레벨 패키징 기술이 대두되고 있다. 또한, 시스템 레벨 패키징 기술은 동작 간 노이즈를 최소화하고 신호 속도를 향상시키기 위하여 짧은 신호 거리를 유지할 수 있는 3차원 적층 기술 형태로 변화되고 있다.
한편 이러한 기술 개선요구와 더불어 제품 가격 상승을 제어하기 위하여 생산성이 높고 제조 원가를 절감하기 위하여, 복수의 반도체 칩을 적층하여 구성된 반도체 패키지를 도입하고 있다. 예를 들어, 하나의 반도체 패키지 않에 복수개의 반도체 칩들이 적층되어 있는 멀티 칩 패키지(Multi Chip Package, MCP), 적층된 이종의 칩들이 하나의 시스템으로 동작하는 시스템 인 패키지(System in Package, SiP)를 구현하고 있다.
종래의 스택 패키지의 경우, 패키지 기판 상에 테이프를 부착하고 그 위에 반도체 칩을 적층하고, 반도체 칩 패드와 프레임 패드 간에 와이어를 본딩하여 전기적으로 연결하게 된다.
그러나 패키지 기판의 두께가 전체 반도체 패키지에서 차지하는 비중이 높기 때문에 두 개 이상의 반도체 칩이 적층되는 스택 패키지를 적용하는 경우 패키징의 슬림화가 어려운 문제가 있다.
공개특허공보 제10-2009-0043955호에는 본딩 와이어를 갖는 반도체 패키지가 개시되어 있다.
공개특허공보 제10-2009-0043955호(2009. 05. 07. 공개)
본 발명의 실시예는 기판을 이용하는 대신 프레임을 사용하는 팬 아웃 패키지 공정을 통해 박형의 패키지 가공이 가능한 반도체 패키지 및 그 제조방법을 제공하고자 한다.
본 발명의 일 측면에 따르면, 중앙 관통부 및 비아홀을 형성하는 주변 관통부를 포함하고, 상부와 하부 사이에 전기적 신호의 전달이 가능한 프레임; 상기 중앙 관통부에 수용되는 제1 반도체 칩; 상기 제1 반도체 칩 상에 탑재되는 제2 반도체 칩; 상기 제1 반도체 칩과 상기 프레임의 상부 면을 전기적으로 연결하는 와이어; 상기 프레임과 상기 제1 반도체 칩과 상기 제2 반도체 칩과 상기 와이어를 일체화하도록 몰딩하는 봉지재; 및 상기 프레임과 상기 제1 반도체 칩의 하부에 마련되고, 상기 프레임과 전기적으로 연결되는 배선부;를 포함하고, 상기 프레임은 상기 주변 관통부에 의해 이격된 복수의 프레임을 포함하며, 상기 와이어는 상기 이격된 복수의 프레임에 전기적 신호를 구분하여 전달하는 반도체 패키지가 제공될 수 있다.
또한, 상기 배선부는 상기 프레임의 하부 면과 전기적으로 연결되고 상기 제1 반도체 칩의 외측으로 연장되는 배선층과, 상기 배선층을 절연하는 절연층을 포함할 수 있다.
또한, 상기 배선부의 상기 제1 반도체 칩이 위치하는 면과 대향하는 면에 마련되고 상기 배선층과 전기적으로 연결되는 외부 연결단자를 더 포함할 수 있다.
또한, 상기 제1 반도체 칩의 활성면의 외곽에 위치하는 제1 신호패드를 연결하여 형성되는 제1 반도체 칩의 활성영역보다 상기 배선부 하부의 외곽에 위치하는 상기 외부 연결단자를 연결하여 형성되는 외부 연결단자의 연결영역이 더 넓을 수 있다.
또한, 상기 프레임은 도전성 소재를 포함하는 리드 프레임으로 마련될 수 있다.
삭제
또한, 상기 제1 반도체 칩과 상기 제2 반도체 칩은 활성면이 마주보도록 배치되고, 서로 전기적으로 접속될 수 있다.
또한, 상기 제1 반도체 칩과 상기 제2 반도체 칩은 범프 또는 솔더볼에 의해 접속될 수 있다.
또한, 상기 제1 반도체 칩은 복수의 신호패드가 마련되는 활성면이 위를 향하도록 배치되고, 상기 복수의 신호패드 중 상기 활성면의 외곽에 위치하는 제1 신호패드는 상기 와이어와 접속되어 상기 프레임과 전기적으로 연결되고, 상기 제1 신호패드의 내측에 위치하는 제2 신호패드는 상기 제2 반도체 칩과 범프 또는 솔더볼에 의해 전기적으로 연결될 수 있다.
또한, 상기 봉지재는 상기 프레임의 외측을 둘러싸도록 마련되어 상기 프레임이 외부로 노출되는 것을 방지할 수 있다.
또한, 상기 제2 반도체 칩은 상면이 외부로 노출될 수 있다.
본 발명의 다른 실시예에 따르면, 캐리어 상에 프레임의 관통부에 상기 제1 반도체 칩이 수용되도록 배치하되, 상기 제1 반도체 칩의 활성면이 위를 향하도록 배치하고, 상기 제1 반도체 칩 상에 제2 반도체 칩을 탑재하되, 상기 제2 반도체 칩과 상기 신호패드가 전기적으로 접속되도록 탑재하고, 상기 제1 반도체 칩과 상기 프레임을 와이어 본딩을 통해 전기적으로 연결하고, 상기 프레임과 상기 제1 반도체 칩과 상기 제2 반도체 칩과 상기 와이어를 봉지재로 몰딩하는 반도체 패키지 제조방법이 제공될 수 있다.
또한, 상기 봉지재는 상기 프레임의 외측면을 둘러싸도록 몰딩할 수 있다.
또한, 상기 제1 반도체 칩의 신호패드 중 중앙부에 위치하는 제2 신호패드에 상기 제2 반도체 칩을 접속시키고, 상기 활성면의 외곽에 위치하는 제1 신호패드에 상기 와이어를 접속시킬 수 있다.
또한, 상기 봉지재의 상부면을 그라인딩하여 상기 제2 반도체 칩의 상부면이 노출되도록 할 수 있다.
본 발명의 실시예에 따른 반도체 패키지 및 그 제조방법은 프레임의 관통부에 제1 반도체 칩을 수용시킴으로써 전체 패키지의 두께를 감소시킬 수 있으며, 박형의 패키지를 제조 가능케 하여 활용도를 향상시킬 수 있다.
또한, 고가의 패키지용 기판을 사용하는 대신 프레임을 사용함으로써 제조 원가를 절감할 수 있다.
또한, 봉지재의 상부를 몰딩할 수 있어 초박형 패키지의 구현이 가능하고, 제2 반도체 칩의 상면을 노출시키는 경우 열 방출 효과가 향상되어 전체 패키지의 열 저항이 감소한다.
또한, 제1 반도체 칩의 하부에 팬아웃 금속 패턴을 포함하여, 제1 반도체 칩에 형성된 좁은 간격의 신호 패드들을 보다 넓게 확장시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이다.
도 2 내지 도 10은 본 발명의 일 실시예에 따른 반도체 패키지의 제작 공정을 나타내는 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도이다.
이하에서는 본 발명의 실시예들을 첨부 도면을 참조하여 상세히 설명한다. 아래에서 소개하는 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 충분히 전달하기 위해 제시하는 것일 뿐, 본 발명이 제시하는 실시예만으로 한정되는 것은 아니다. 본 발명은 다른 실시형태로도 구체화될 수 있다. 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 도면에서 생략하였으며 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 이하 사용되는 용어 중 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 발명의 명세서에서 "외곽"은 특정 면에서 가장 바깥쪽 테두리 영역을 의미하는 위치이며, 단면도에서 특정 구성의 상부면 또는 하부면의 양 끝 위치를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지(100)의 단면도이다.
본 발명의 일 실시예에 따른 반도체 패키지(100)는 프레임(130), 프레임(130)의 개구부에 수용되는 제1 반도체 칩(110), 제1 반도체 칩(110) 상에 탑재되는 제2 반도체 칩(120), 제1 반도체 칩(110)과 프레임(130)의 신호부를 전기적으로 연결하는 와이어(150), 프레임(130)과 제1 반도체 칩(110)과 제2 반도체 칩(120)과 와이어(150)를 일체화하도록 몰딩하는 봉지재(140), 제1 반도체 칩(110)의 하부에 마련되어 상기 프레임(130)과 전기적으로 연결되는 배선부(160), 및 배선부(160)와 전기적으로 연결되어 외부 회로(미도시)에 반도체 패키지(100)를 연결하는 외부 연결단자(170)를 포함한다.
제1 반도체 칩(110)과 제2 반도체 칩(120)은 메모리칩이거나 로직칩일 수 있다. 일 예인 메모리 칩은 디램(DRAM), 에스램(SRAM), 플래시(flash), 피램(PRAM), 알이램(ReRAM), 에프이램(FeRAM) 또는 엠램(MRAM) 등을 포함할 수 있다. 일 예인 로직칩은 메모리칩들을 제어하는 제어기일 수 있다.
제1 반도체 칩(110)과 제2 반도체 칩(120)은 서로 같은 종류의 것일 수도, 또는 서로 다른 종류의 것일 수도 있다. 일 예로, 제1 반도체 칩(110)과 제2 반도체 칩(120)이 서로 다른 종류의 것으로 마련되되 서로 전기적으로 연결되어 하나의 시스템으로 동작하는 시스템 인 패키지(System in Package, SiP)일 수 있다.
제1 반도체 칩(110)은 회로가 형성되는 활성영역을 포함하는 활성면(112)을 구비할 수 있다. 그리고 활성면(112)의 반대면은 비활성면(113)일 수 있다. 활성면(112)에는 외부와 신호를 교환하기 위한 신호패드(111)가 형성될 수 있다. 신호패드(111)는 반도체 칩(110)과 일체로 형성되는 것을 포함한다.
신호패드(111)는 와이어(150)를 통해 프레임(130)과 전기적으로 연결되는 제1 신호패드(111-1)와 다이 접속부재(121)를 통해 제2 반도체 칩(120)과 전기적으로 연결되는 제2 신호패드(111-2)를 포함한다. 제1 신호패드(111-1)는 제1 반도체 칩(110)의 활성면(112)의 외곽에 위치할 수 있고, 제2 신호패드(111-2)는 제1 반도체 칩(110)의 활성면(112)의 중앙부에 위치할 수 있다. 도면에는 제1 반도체 칩(110)의 활성면(112)의 가장 외곽에 위치하는 신호패드가 와이어(150)와 연결되는 제1 신호패드(111-1)인 것으로 도시하였지만, 이와 달리 제1 신호패드(111-1)의 개수 및 위치는 다양하게 제공될 수 있다.
신호패드(111)는 와이어(150) 또는 제2 반도체 칩(120)과 전기적으로 연결된다. 신호패드(111)의 연결은 범프 또는 도전성 접착물질에 의할 수 있다. 예를 들어, 금속(납(Pb) 혹은 주석(Sn)을 포함)의 용융재에 의한 솔더 조인트 접합일 수 있다.
프레임(130)은 제1 반도체 칩(110)의 주위에 마련되고, 제1 반도체 칩(110)과 전기적으로 연결될 수 있다. 그리고 프레임(130)은 상부에서 입력되는 전기적 신호를 하부에 위치하는 배선부(160)에 전달할 수 있다. 즉 전기적 신호의 수직 방향 전달이 가능하다.
프레임(130)은 후술할 봉지재(140)와 함께 반도체 패키지(100)를 지지하는 지지부재로서 역할을 할 수 있다. 프레임(130)은 외부의 습기 또는 충격 등으로부터 반도체 칩들을 보호 및 지지하는 골격 역할을 할 수 있다.
프레임(130)은 리드 프레임(Lead frame)일 수 있다. 리드 프레임은 철(Fe) 또는 구리(Cu)를 포함하는 합금으로 마련될 수 있다. 특히 발열량이 큰 반도체 칩이 사용되는 경우에는 열전도율이 좋은 구리를 주성분으로 하는 리드 프레임이 사용될 수 있다. 그 밖에도 반도체 패키지(100)의 사용 특성에 따라 실리콘(Silicon)과 열팽창율이 비슷한 Fe-Ni 합금 계열인 알로이 리드 프레임(Alloy lead frame)이 사용될 수 있다.
프레임(130)은 복수의 관통부(131, 132)를 형성할 수 있다. 도 1에서 중앙에 위치하는 관통부(131)는 제1 반도체 칩(110)을 수용할 수 있고, 주변부에 마련되는 관통부(132)를 형성하여 이웃하는 프레임(130)을 구분함으로써 제1 반도체 칩(110)과 복수의 와이어(150)를 통해 연결될 때 각각의 신호를 구분하여 전달할 수 있다. 프레임(130)의 관통부(131, 132)는 스탬핑(Staping) 공정이나 에칭(Etching) 공정에 의해 형성될 수 있다.
한편, 도면에 도시되지는 않았지만 프레임(130)은 복수의 신호 리드(미도시)들을 포함할 수 있다. 신호 리드들은 프레임(130)의 일 면에 부착되어 마련될 수 있다.
제2 반도체 칩(120)은 제1 반도체 칩(110) 상에 탑재될 수 있다. 제2 반도체 칩(120)은 제1 반도체 칩(110)의 설명이 동일하게 적용될 수 있으므로 상세한 설명을 생략한다.
제2 반도체 칩(120)은 제1 반도체 칩 상에 다이 접속부재(121)을 매개로 접속될 수 있다. 일 예로, 다이 접속부재(121)은 범프 또는 솔더볼을 포함한다. 또는 그 밖의 도전성 접착물질을 포함한다.
또한, 제2 반도체 칩(120)은 회로가 형성되는 활성면(122)이 아래를 향하여 제1 반도체 칩(110)의 활성면(112)과 마주보도록 배치될 수 있다. 도면에는 도시되지 않았지만, 제2 반도체 칩(120)의 활성면(122)에는 복수의 신호패드(미도시)가 마련되고, 각각의 신호패드들은 제1 반도체 칩(110)의 신호패드들(111)과 접속될 수 있다.
그리고 제2 반도체 칩(120)의 너비는 제1 반도체 칩(110)의 너비보다 작도록 마련될 수 있다. 더 상세히 설명하면, 제2 반도체 칩(120)의 너비는 제1 반도체 칩(110) 상에 탑재된 상태에서 제1 반도체 칩(110)의 활성면(112)에서 외곽에 위치하고 와이어(150)와 연결되는 제1 신호패드(111-1)들을 노출시킬 수 있도록 하는 범위 내에서 정해질 수 있다.
와이어(150)는 제1 반도체 칩(110)을 프레임(130)과 전기적으로 접속시킨다. 즉, 제1 반도체 칩(110)의 제1 신호패드(111-1)는 와이어(150) 본딩(Wire bonding)을 통해 프레임(130)에 전기적으로 접속된다. 와이어(150)는 전도성이 좋은 금(Au)을 포함하여 제공되거나 경제성을 고려하여 구리(Cu)를 포함하여 제공될 수 있다.
봉지재(140)는 제1 반도체 칩(110) 및 제2 반도체 칩(120)과 프레임(130)과 와이어(150)와 배선부(160)를 일체화하도록 몰딩할 수 있다. 봉지재(140)는 절연물을 포함할 수 있고, 예를 들어 에폭시 몰딩 컴파운드(epoxy mold compound, EMC) 또는 엔캡슐런트(encapsulant)를 포함할 수 있다.
봉지재(140)는 유동성이 있는 상태에서 주입된 후 고온 환경에서 경화될 수 있다. 일 예로, 봉지재(140)를 가열함과 동시에 가압하는 과정을 포함할 수 있으며, 이 때 진공 공정을 추가하여 봉지재(140) 내부의 가스 등을 제거할 수 있다. 봉지재(140)가 경화되면서 배선부(160) 및 프레임(130)과 제1 반도체 칩(110), 제2 반도체 칩(120), 및 와이어(150)는 일체화되어 하나의 구조체를 이룬다.
봉지재(140)는 프레임(130)의 관통부(131, 132) 사이에 충진되어 몰딩할 수 있다. 일 예로, 제1 반도체 칩(110)의 측면과 프레임(130)의 중앙에 위치하는 관통부(131) 사이에 충진될 수 있고, 이웃하는 프레임(130) 사이에 위치하는 관통부(132, 도 3 참고) 사이에 충진될 수 있다.
또한, 봉지재(140)는 프레임(130)의 외측(133)을 둘러싸도록 몰딩하여 프레임(130)을 외부로부터 절연시킬 수 있다. 도 1을 참고하면, 프레임(130)은 배선부(160)의 외곽보다 내측으로 위치할 수 있다. 따라서 봉지재(140)는 배선부(160) 상에 몰딩되면서 프레임(130)의 외측(133)을 둘러쌀 수 있다.
배선부(160)는 프레임(130)을 외부 연결단자(170)와 전기적으로 연결할 수 있다. 배선부(160)는 예를 들어 금속배선의 재배치 공정으로 형성할 수 있다. 배선부(160)는 금속 등의 도전성 물질을 포함할 수 있고, 예를 들어, 구리, 구리 합금, 알루미늄, 또는 알루미늄 합금을 포함할 수 있다. 또한, 배선부(160)는 미리 제조된 기판으로 구성될 수 있고, 압착, 접착, 리플로우 등에 의하여 제1 반도체 칩(110)에 접착될 수 있다.
배선부(160)는 절연층(162)과 배선층(161)을 포함할 수 있다. 절연층(162)은 유기 또는 무기 절연 물질을 포함할 수 있다. 일 예로, 절연층(162)은 에폭시(epoxy) 수지를 포함할 수 있다.
절연층(162)은 2층(two layer) 구조로 형성되고, 그 사이에 배선층(161)이 개재될 수 있다. 즉, 절연층(162)은 제1 반도체 칩(110) 및 프레임(130)과 배선층(161) 사이를 절연하는 제1절연층과 배선층(161)을 외부와 절연하는 제2절연층을 포함할 수 있다.
배선층(161)은 도전성 물질을 포함하며, 예를 들어 금속을 포함할 수 있다. 일 예로, 배선층(161)은 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다.
배선부(160)는 재배선하는 회로를 형성할 수 있다. 이를 빌드업(Build-up) 공정이라 부르기도 한다. 즉, 제1 반도체 칩(110)에서 프레임(130)으로 전달되는 전기적 신호가 배선부(160)에서 재배선됨으로써 반도체 패키지(100)는 팬아웃 구조를 가질 수 있다. 따라서 제1 반도체 칩(110)의 입출력 단자를 미세화하는 동시에 입출력 단자의 개수를 증가시킬 수 있다.
팬아웃 구조를 가지는 반도체 패키지(100)는 외부 연결단자(170)의 연결영역이 제1 반도체 칩(110)의 활성영역 보다 더 넓도록 마련된다. 여기서 외부 연결단자(170)의 연결영역은 반도체 패키지(100)의 배선부(160) 하부의 외곽에 위치하는 외부 연결단자(170)를 연결하였을 때 형성되는 영역을 의미하고, 제1 반도체 칩(110)의 활성영역은 활성면(112)의 외곽에 위치하는 제1 신호패드(111-1)를 연결하였을 때 형성되는 영역을 의미한다.
외부 연결단자(170)는 배선부(160)의 하부에 연결되어 반도체 패키지(100)와 외부 기판(미도시) 또는 다른 반도체 패키지(미도시) 등을 전기적으로 연결한다. 도 1에는 외부 연결단자(170)의 일 예로 솔더볼을 도시하였지만, 솔더범프 등을 포함한다. 또한, 외부 연결단자(170)의 표면에는 유기물 코팅 또는 금속도금 등의 표면처리가 수행되어 표면이 산화되는 것을 방지할 수 있다. 예를 들면, 유기물은 OSP(Organic Solder Preservation) 코팅일 수 있으며, 금속도금은 금(Au), 니켈(Ni), 납(Pb), 또는 실버(Ag) 도금 등으로 처리될 수 있다.
다음으로 도면을 참고하여 반도체 패키지(100)의 제작 공정을 설명하기로 한다. 도 2 내지 도 12는 본 발명의 일 실시예에 따른 반도체 패키지(100)의 제작 공정을 나타내는 단면도이다.
도 2는 캐리어(10) 상에 프레임(130)이 배치된 상태를 도시한다.
프레임(130)은 접착층(11)에 의해 캐리어(10)에 고정될 수 있다. 프레임(130)은 중앙에 관통부(131)를 형성하고, 중앙에 형성되는 관통부(131) 주위에 복수의 관통부(132)를 형성할 수 있다.
캐리어(10)는 프레임(130)과 제1 반도체 칩(110)을 지지하기 위한 것으로 강성이 상당하고 열변형이 적은 재질로 마련될 수 있다. 캐리어(10)는 고형(rigid type)의 재료일 수 있으며, 예를 들어, 몰드 성형물 내지 폴리이미드 테이프(polyimide tape) 등의 재료를 사용할 수 있다.
접착층(11)은 양면 접착필름을 사용할 수 있으며, 일 면이 캐리어(10) 상에 부착되어 고정되고 타 면에 프레임(130)이 부착될 수 있다.
도 3은 캐리어(10) 상에 제1 반도체 칩(110)이 배치된 상태를 도시한다.
제1 반도체 칩(110)은 프레임(130)의 중앙에 위치하는 관통부(131) 사이에 수용되도록 배치될 수 있다. 반도체 칩(110)의 양 측면은 프레임(130)과 떨어져 배치될 수 있다.
제1 반도체 칩(110)은 활성면(112)이 위를 향하도록 하여 배치될 수 있다. 그리고 제1 반도체 칩(110)의 비활성면(113)은 접착층(11)에 부착될 수 있다.
한편, 도면에는 캐리어(10) 상에 하나의 반도체 패키지(100)가 제조되는 것을 도시하였지만, 이와 달리 캐리어(10) 상에는 소정 간격을 두고 다수의 프레임(130)과 다수의 제1 반도체 칩(110)이 부착되어, 한 번의 공정으로 다수의 반도체 패키지(100)를 동시에 제조할 수 있다.
도 4는 제1 반도체 칩(110) 상에 제2 반도체 칩(120)을 탑재한 상태를 나타낸다.
제2 반도체 칩(120)은 활성면(122)이 아래를 향하도록 탑재되어 제1 반도체 칩(110)의 활성면(112)과 제2 반도체 칩의 활성면(122)이 서로 마주볼 수 있다.
그리고 제2 반도체칩(120)은 다이 접속부재(121)을 매개로 제1 반도체 칩(110)의 제2 신호패드(111-2) 상에 탑재될 수 있다. 다이 접속부재(121)는 제2 신호패드(111-2)의 개수에 대응하는 수로 마련될 수 있다.
그리고 다이 접속부재(121)은 제2 반도체 칩(120)의 활성면(122)에 부착된 상태로 제1 반도체 칩(110)의 활성면(112)에 탑재될 수 있다. 다이 접속부재(121)와 제1 반도체 칩(110)의 제2 신호패드(111-2)는 도전성 접착물질에 의해 접착되어 고정될 수 있다.
도 5는 와이어(150) 본딩을 한 상태를 나타낸다.
제1 반도체 칩(110)과 프레임(130)은 와이어(150)에 의해 전기적으로 연결될 수 있다. 한편, 제1 반도체 칩(110)은 복수의 와이어(150)를 이용하여 프레임(130)에 접속될 수 있다. 도면을 참고하면, 제1 반도체 칩(110)의 하나의 제1 신호패드(111-1)에 함께 본딩되는 2개의 와이어(150)가 각각 프레임(130)의 다른 영역에 접속할 수 있다.
한편, 도면에 도시되지는 않았지만 와이어(150)가 접속되는 프레임(130)의 일 면에는 신호 리드(미도시)가 마련될 수 있다.
도 6은 봉지재(140)를 몰딩한 상태를 나타낸다.
봉지재(140)는 프레임(130)의 관통부(131) 내부에 수용되는 제1 반도체 칩(110)과, 제1 반도체 칩(110) 상에 탑재되는 제2 반도체 칩(120)과 와이어(150)를 일체화할 수 있다. 그리고 봉지재(140)는 제2 반도체 칩(120)의 상면(123)을 덮도록 몰딩할 수 있다.
구체적으로 봉지재(140)는 프레임(130)과 제1 반도체 칩(110) 사이, 인접하는 프레임(130) 사이, 및 제1 반도체 칩(110)과 제2 반도체 칩(120) 사이에 충진되고 와이어 주위를 밀봉하도록 마련될 수 있다.
그리고 봉지재(140)는 프레임(130)의 외측면(133)을 덮도록 마련되어 프레임(130)이 외부에 노출되지 않도록 할 수 있다. 따라서 봉지재(140)는 프레임(130)을 외부로부터 절연시킬 수 있다.
그리고 봉지재(140)는 캐리어(10)와 상부금형(미도시) 사이에 유동성이 있는 상태로 주입되어 캐리어(10) 상에 제공될 수 있으며, 상부금형에 의해 고온 상태에서 압착되어 경화될 수 있다. 봉지재(140)는 금형 안에 부어지고, 시간의 경과에 따라 경화된다. 이 과정에서 프레임(130)과 제1 반도체 칩(110)과 제2 반도체 칩(120) 등이 일체화된다.
봉지재(140)를 밀봉하는 방법으로 봉지재(140)가 유동성 있는 상태로 주입되는 것을 설명하였지만, 이와 달리 도포되거나 인쇄되는 등의 방법을 사용할 수 있다. 또한, 봉지재(140)의 몰딩 방법으로 관련 기술분야에서 통상적으로 사용되는 다양한 기술들이 사용될 수 있다.
도 7은 기존의 캐리어(10)와 접착층(11)을 제거하고, 반대면에 캐리어(20)와 접착층(21)을 설치한 상태를 나타낸다.
봉지재(140)가 견고하게 경화된 후에 캐리어(10)와 접착층(161)을 제거할 수 있다. 캐리어(10)가 제거됨으로써 제1 반도체 칩(110)의 비활성면(113)과 프레임(130)의 일 면이 외부로 노출된다.
다음으로 제1 반도체 칩(110)의 비활성면(113)이 위로 향하도록 하여 다른 캐리어(20) 상에 배치한다. 이 때도 역시 접착층(21)을 매개로 하여 캐리어(20) 상에 고정된다. 새로이 반대면에 캐리어(20)를 설치하는 것은 배선부(160)를 형성하기 위함이다.
도 8은 배선부(160)를 형성한 상태를 나타낸다.
배선부(160)를 형성하는 과정을 상세히 설명하면, 우선 제1 반도체 칩(110)의 비활성면(113)과 봉지재(140)와 프레임(130) 상에 제1 절연층을 적층하되, 프레임(130)의 일부를 노출한다. 제1 절연층의 일부를 노출하는 방법으로 레이저 가공 또는 화학 가공 등에 의해 식각하는 방법을 사용할 수 있다. 다음으로 제1 절연층 상에 배선층(161)을 형성한다. 배선층(161)은 미리 패턴이 형성된 상태로 적층되거나 적층 후에 마스크를 통해 패턴이 형성될 수 있다. 배선층(161)은 제1 절연층의 노출부를 통해 프레임(130)과 전기적으로 연결되고 재배선층을 형성할 수 있다. 배선층(161)은 증착 또는 도금 등 다양한 방법을 이용하여 형성될 수 있다. 마지막으로 제2 절연층을 적층하여 배선층(161)을 절연한다.
도 9는 배선부(160)에 외부 연결단자(170)를 연결한 상태를 나타낸다.
외부 연결단자(170)는 노출되는 배선층(161)에 부착되어 반도체 패키지(100)를 외부와 전기적으로 연결한다. 외부는 회로기판 또는 다른 반도체 패키지가 될 수 있다. 한편, 도면에는 외부 연결단자(170)의 일 예로 솔더볼을 나타내었지만 솔더범프 등을 포함한다.
도 10은 캐리어(20)와 접착층(21)을 제거하여 본 발명의 실시예에 따른 반도체 패키지(100)를 완성한 모습을 나타낸다. 복수의 반도체 패키지(100)를 하나의 공정에서 제조하는 경우 인접하는 반도체 패키지(100)를 개별 단위로 절단(Sawing)하는 공정을 포함할 수 있다.
도 11은 본 발명의 다른 실시예에 따른 반도체 패키지(101)의 단면도이다.
본 발명의 다른 실시예에 따른 반도체 패키지(101)의 프레임(180)은 비아 프레임(Via frame)일 수 있다. 비아 프레임은 관통비아가 형성되는 기판으로 마련될 수 있다. 기판은 절연기판일 수 있으며, 절연기판은 절연 물질을 포함할 수 있다. 일 예로, 실리콘(silicon), 글래스(glass), 세라믹(ceramic), 플라스틱(plastic), 또는 폴리머(polymer)를 포함할 수 있다.
프레임(180)은 제1 반도체 칩(110)을 수용하는 관통부(181)가 중앙에 형성되고, 주위에 복수의 관통부, 즉 비아홀(182)이 형성될 수 있다. 그리고 주위에 형성되는 비아홀(182)에는 상하 방향으로 마련되는 관통배선(183)이 마련된다.
관통배선(183)은 제1 반도체 칩(110)에서 전달되는 전기적 신호를 배선부(160)에 전달할 수 있다. 관통배선(183)의 일 측은 와이어(150)를 통해 제1 반도체 칩(110)과 전기적으로 연결되고, 타 측은 배선층(161)을 통해 외부 연결단자(170)와 전기적으로 연결될 수 있다.
관통배선(183)은 프레임(180)에 마련되는 비아홀(182)을 통해 상하 방향으로 배치된다. 비아홀(182)은 프레임(180)을 관통하도록 형성되며, 제1 반도체 칩(110)의 외곽을 따라 복수로 마련될 수 있다.
관통배선(183)은 비아홀(182)에 충진되는 도전성 물질일 수 있으며, 비아홀(182)에 코팅되는 금속층일 수 있다. 관통배선(183)은 원기둥 형상으로 마련될 수 있으며, 관통배선(183)의 중공부에는 관통부재(184)가 수용될 수 있다. 관통부재(184)는 비도전성 레진(resin)일 수 있으며, 관통배선(183)의 중공부에 충전되도록 형성될 수 있다. 한편, 관통부재(184)가 도전성 물질로 마련되는 것을 포함한다.
한편, 관통배선(183)은 솔더볼 등의 형태로 마련되어 비아홀(182)을 관통하거나, 비아홀(182)에 충진되는 솔더 레지스트 잉크(Solder resist ink)일 수 있다.
관통배선(183)의 형성 방법은 무전해 도금, 전해 도금, 스퍼터링, 또는 프린팅 등을 포함한다.
도 12는 본 발명의 또 다른 실시예에 따른 반도체 패키지(102)의 단면도이다.
본 발명의 또 다른 실시예에 따른 반도체 패키지(102)는 제2 반도체 칩(120)의 상면(123)이 외부로 노출될 수 있다. 이를 위해 봉지재(144)의 몰딩 공정 후에 봉지재(141)의 상면을 그라인딩(grinding)하는 평탄화 공정을 거친다. 이 때, 제2 반도체 칩(120)의 상면(123) 일부가 함께 제거될 수도 있다.
제2 반도체 칩(120)의 상면(123)이 외부로 노출됨으로써 열 방출에 유리해지고, 박형의 반도체 패키지(102)를 제조할 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
100: 반도체 패키지, 110: 제1 반도체 칩,
120: 제2 반도체 칩, 121: 다이 접속부재,
122: 와이어, 130: 프레임,
140: 봉지재, 150: 와이어,
160: 배선부, 170: 외부 연결단자.

Claims (15)

  1. 중앙 관통부 및 비아홀을 형성하는 주변 관통부를 포함하고, 상부와 하부 사이에 전기적 신호의 전달이 가능한 프레임;
    상기 중앙 관통부에 수용되는 제1 반도체 칩;
    상기 제1 반도체 칩 상에 탑재되는 제2 반도체 칩;
    상기 제1 반도체 칩과 상기 프레임의 상부 면을 전기적으로 연결하는 와이어;
    상기 프레임과 상기 제1 반도체 칩과 상기 제2 반도체 칩과 상기 와이어를 일체화하도록 몰딩하는 봉지재; 및
    상기 프레임과 상기 제1 반도체 칩의 하부에 마련되고, 상기 프레임과 전기적으로 연결되는 배선부;를 포함하고,
    상기 프레임은 상기 주변 관통부에 의해 이격된 복수의 프레임을 포함하며,
    상기 와이어는 상기 이격된 복수의 프레임에 전기적 신호를 구분하여 전달하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 배선부는 상기 프레임의 하부 면과 전기적으로 연결되고 상기 제1 반도체 칩의 외측으로 연장되는 배선층과, 상기 배선층을 절연하는 절연층을 포함하는 반도체 패키지.
  3. 제2항에 있어서,
    상기 배선부의 상기 제1 반도체 칩이 위치하는 면과 대향하는 면에 마련되고 상기 배선층과 전기적으로 연결되는 외부 연결단자를 더 포함하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 봉지재는 상기 프레임의 외측을 둘러싸도록 마련되어 상기 프레임이 외부로 노출되는 것을 방지하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 프레임은 도전성 소재를 포함하는 리드 프레임으로 마련되는 반도체 패키지.
  6. 삭제
  7. 제1항에 있어서,
    상기 제1 반도체 칩과 상기 제2 반도체 칩은 활성면이 마주보도록 배치되고, 서로 전기적으로 접속되는 반도체 패키지.
  8. 제7항에 있어서,
    상기 제1 반도체 칩과 상기 제2 반도체 칩은 범프 또는 솔더볼에 의해 접속되는 반도체 패키지.
  9. 제1항에 있어서,
    상기 제1 반도체 칩은 복수의 신호패드가 마련되는 활성면이 위를 향하도록 배치되고,
    상기 복수의 신호패드 중 상기 활성면의 외곽에 위치하는 제1 신호패드는 상기 와이어와 접속되어 상기 프레임과 전기적으로 연결되고, 상기 제1 신호패드의 내측에 위치하는 제2 신호패드는 상기 제2 반도체 칩과 범프 또는 솔더볼에 의해 전기적으로 연결되는 반도체 패키지.
  10. 제3항에 있어서,
    상기 제1 반도체 칩의 활성면의 외곽에 위치하는 상기 제1 신호패드를 연결하여 형성되는 제1 반도체 칩의 활성영역보다, 상기 배선부 하부의 외곽에 위치하는 상기 외부 연결단자를 연결하여 형성되는 외부 연결단자의 연결영역이 더 넓은 팬아웃 타입의 반도체 패키지.
  11. 제1항에 있어서,
    상기 제2 반도체 칩은 상면이 외부로 노출되는 반도체 패키지.
  12. 캐리어 상에 프레임의 관통부에 상기 제1 반도체 칩이 수용되도록 배치하되, 상기 제1 반도체 칩의 활성면이 위를 향하도록 배치하고,
    상기 제1 반도체 칩 상에 제2 반도체 칩을 탑재하되, 상기 제2 반도체 칩과 상기 신호패드가 전기적으로 접속되도록 탑재하고,
    상기 제1 반도체 칩과 상기 프레임을 와이어 본딩을 통해 전기적으로 연결하고,
    상기 프레임과 상기 제1 반도체 칩과 상기 제2 반도체 칩과 상기 와이어를 봉지재로 몰딩하는 반도체 패키지 제조방법.
  13. 제12항에 있어서,
    상기 봉지재는 상기 프레임의 외측면을 둘러싸도록 몰딩하는 반도체 패키지 제조방법.
  14. 제13항에 있어서,
    상기 제1 반도체 칩의 신호패드 중 중앙부에 위치하는 제2 신호패드에 상기 제2 반도체 칩을 접속시키고, 상기 활성면의 외곽에 위치하는 제1 신호패드에 상기 와이어를 접속시키는 반도체 패키지 제조방법.
  15. 제12항에 있어서,
    상기 봉지재의 상부면을 그라인딩하여 상기 제2 반도체 칩의 상부면이 노출되도록 하는 반도체 패키지 제조방법.
KR1020150125443A 2015-09-04 2015-09-04 반도체 패키지 및 그 제조방법 Active KR101819558B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150125443A KR101819558B1 (ko) 2015-09-04 2015-09-04 반도체 패키지 및 그 제조방법
PCT/KR2016/009708 WO2017039306A1 (ko) 2015-09-04 2016-08-31 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150125443A KR101819558B1 (ko) 2015-09-04 2015-09-04 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170029056A KR20170029056A (ko) 2017-03-15
KR101819558B1 true KR101819558B1 (ko) 2018-01-18

Family

ID=58187990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150125443A Active KR101819558B1 (ko) 2015-09-04 2015-09-04 반도체 패키지 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR101819558B1 (ko)
WO (1) WO2017039306A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038683B (zh) * 2023-07-07 2024-10-15 信扬科技(佛山)有限公司 光机电模组、半导体封装组件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073893A (ja) * 2008-09-18 2010-04-02 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009350A (ko) * 1999-07-09 2001-02-05 윤종용 기판이 없는 칩 스케일 패키지 및 그 제조방법
US20080237828A1 (en) * 2007-03-30 2008-10-02 Advanced Chip Engineering Technology Inc. Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
KR100945507B1 (ko) 2007-10-30 2010-03-09 주식회사 하이닉스반도체 본딩 와이어 및 이를 갖는 반도체 패키지
KR101356143B1 (ko) * 2012-05-15 2014-01-27 크루셜텍 (주) 지문센서 패키지 및 그 제조방법
KR20150085384A (ko) * 2014-01-15 2015-07-23 삼성전자주식회사 반도체 패키지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073893A (ja) * 2008-09-18 2010-04-02 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2017039306A1 (ko) 2017-03-09
KR20170029056A (ko) 2017-03-15

Similar Documents

Publication Publication Date Title
KR101681028B1 (ko) 반도체 패키지 및 그 제조방법
JP6476231B2 (ja) 半導体パッケージおよびその製造方法
KR101634067B1 (ko) 반도체 패키지 및 그 제조방법
KR101809521B1 (ko) 반도체 패키지 및 그 제조방법
EP3125292B1 (en) Semiconductor package structure and method for forming the same
KR102196173B1 (ko) 반도체 패키지 및 제조 방법
KR101494413B1 (ko) 지지프레임 및 이를 이용한 반도체패키지 제조방법
KR101944007B1 (ko) 반도체 패키지 및 그 제조방법
JP2019096875A (ja) パッケージ構造体及びパッケージ構造体の製造方法
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
US10573590B2 (en) Multi-layer leadless semiconductor package and method of manufacturing the same
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
KR20180002913A (ko) 반도체 패키지 및 그 제조방법
US20170117251A1 (en) Fan-out 3D IC Integration Structure without Substrate and Method of Making the Same
KR20170093277A (ko) 센서 패키지 및 이의 제조 방법
CN118039572A (zh) 电子封装件及其制法
KR101494414B1 (ko) 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법
KR20180004062A (ko) 센서 패키지 및 이의 제조 방법
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
KR101819558B1 (ko) 반도체 패키지 및 그 제조방법
KR100542672B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

L13-X000 Limitation or reissue of ip right requested

St.27 status event code: A-2-3-L10-L13-lim-X000

U15-X000 Partial renewal or maintenance fee paid modifying the ip right scope

St.27 status event code: A-4-4-U10-U15-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

L13-X000 Limitation or reissue of ip right requested

St.27 status event code: A-2-3-L10-L13-lim-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 8

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000