[go: up one dir, main page]

KR101816676B1 - 프로브 카드 - Google Patents

프로브 카드 Download PDF

Info

Publication number
KR101816676B1
KR101816676B1 KR1020160017905A KR20160017905A KR101816676B1 KR 101816676 B1 KR101816676 B1 KR 101816676B1 KR 1020160017905 A KR1020160017905 A KR 1020160017905A KR 20160017905 A KR20160017905 A KR 20160017905A KR 101816676 B1 KR101816676 B1 KR 101816676B1
Authority
KR
South Korea
Prior art keywords
probe
circuit board
interposer
printed circuit
main printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160017905A
Other languages
English (en)
Other versions
KR20170096480A (ko
Inventor
안윤태
김태현
Original Assignee
(주) 루켄테크놀러지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 루켄테크놀러지스 filed Critical (주) 루켄테크놀러지스
Priority to KR1020160017905A priority Critical patent/KR101816676B1/ko
Publication of KR20170096480A publication Critical patent/KR20170096480A/ko
Application granted granted Critical
Publication of KR101816676B1 publication Critical patent/KR101816676B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 프로브 카드에 관한 것이다. 본 발명의 일 실시예에 따른 프로브 카드는 반도체 소자에 접촉되는 복수의 프로브 핀을 구비하는 프로브 블록, 프로브 블록이 관통되는 통공홀을 포함하며, 프로브 블록과 전기적으로 연결되는 메인 인쇄 회로 기판; 프로브 블록과 메인 인쇄 회로 기판의 상부에 위치하며, 프로브 블록과 메인 인쇄 회로 기판을 전기적으로 연결하는 인터포저; 및 인터포저의 상부에 위치하고, 프로브 블록, 메인 인쇄 회로 기판, 및 인터포저를 고정하는 베이스 플레이트를 포함하고, 인터포저는 필름부 및 필름부의 일면에 형성되는 회로패턴부를 포함한다.

Description

프로브 카드{PROBE CARD}
본 발명은 반도체 소자를 검사하기 위한 프로브 카드에 관한 것이다.
일반적으로 프로브 카드는 반도체 소자 제작 중 또는 제작 후에 성능을 테스트하기 위해 웨이퍼와 반도체 소자 검사 장비를 전기적으로 연결하고, 반도체 소자 검사 장비의 전기적 신호를 웨이퍼에 형성된 피검사체인 반도체 다이 상에 전달하여, 반도체 다이로부터 돌아오는 신호를 반도체 소자 검사 장비에 전달하는 장치이다.
통상의 프로브 카드는 메인회로기판(PCB), 공간 변형기(STF: Space Transformer) 및 공간 변형기에 부착 고정된 팁(Tip)으로 구성된다. 이때, 공간 변형기는 다층 세라믹 기판(MLC: Multi Layer Ceramic)으로 구성된다.
이와 관련하여, 대한민국등록특허 제1181520호(명칭: 프로브 카드 및 제조방법)에서는 웨이퍼 상의 복수 개의 반도체 다이(Die)에 형성된 패드에 접촉하여 반도체 다이를 테스트하기 위한 프로브 카드에 있어서, 메인회로기판; 메인회로기판에 부착되며, 복수 개의 반도체 다이의 수와 동일한 수의 홈을 갖는 블록 플레이트; 홈에 착탈 가능하게 결합되며, 복수 개의 반도체 다이에 대응하여 형성된 복수 개의 서브 프로브 유닛; 및 서브 프로브 유닛을 메인회로기판과 전기적으로 연결시키는 인터포저를 포함하되, 복수 개의 서브 프로브 유닛 중 하나는, 복수 개의 반도체 다이 중 하나를 테스트하기 위해 복수 개의 반도체 다이 중 하나에 형성된 패드와 접촉하는 복수 개의 프로브 팁; 복수 개의 프로브 팁이 장착되는 프로브 기판; 피치를 변환하기 위해, 프로브 기판에 본딩되며 인터포저와 연결되는 공간 변형기가 개시되어 있다.
종래의 프로브 카드는 상술한 바와 같이 프로브 팁과 메인회로기판의 피치를 변환하기 위해, 인터포저 및 공간변형기가 필요하며, 구성이 복잡한 문제점이 있었다.
또한, 프로브 팁이 미세 피치로 형성될 경우, 메인회로기판의 접촉단자와 프로브 팁이 일대일 대응되기 위해, 메인회로기판의 접촉단자를 미세 피치로 형성해야 하는 문제점이 있었다.
본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 미세 피치를 갖는 프로브 블록에 적용이 가능한 프로브 카드를 제공하는 것을 목적으로 한다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제1 측면에 따른 프로브 카드는, 반도체 소자에 접촉되는 복수의 프로브 핀을 구비하는 프로브 블록, 프로브 블록이 관통되는 통공홀을 포함하며, 프로브 블록과 전기적으로 연결되는 메인 인쇄 회로 기판; 프로브 블록과 메인 인쇄 회로 기판의 상부에 위치하며, 프로브 블록과 메인 인쇄 회로 기판을 전기적으로 연결하는 인터포저; 및 인터포저의 상부에 위치하고, 프로브 블록, 메인 인쇄 회로 기판, 및 인터포저를 고정하는 베이스 플레이트를 포함하고, 인터포저는 필름부 및 필름부의 일면에 형성되는 회로패턴부를 포함한다.
한편, 본원의 제2 측면에 따른 인터포저 제조 방법은, 웨이퍼를 준비하는 단계; 웨이퍼의 상부에 플랫 패드 및 범프 필름을 형성하기 위한 포토레지스트 패턴을 형성하는 제1 포토리소그래피 단계; 포토레지스트 패턴에 전기도금을 실시하여 제1 포토리소그래피 단계에서 제거된 부분에 플랫 패드 및 범프 패드를 형성하는 단계; 포토레지스트 패턴 위에 회로 패턴 공간을 형성하기 위한 포토레지스트 패턴을 형성하는 제2 포토리소그래피 단계; 제2 포토리소그래피 단계에서 형성된 포토레지스트 패턴에 전기도금을 실시하여 제2 포토리소그래피 단계 중 제거된 부분에 회로패턴을 형성하는 단계; 회로패턴의 상부에 필름부를 접착하는 단계; 및 웨이퍼 및 포토레지스트 패턴을 제거하는 단계를 포함한다.
또한, 본원의 제3 측면에 따른 프로브 카드 제조 방법은, 프로브 블록 및 메인 인쇄 회로 기판을 준비하는 단계; 인터포저를 제조하는 단계; 프로브 블록을 메인 회로 기판의 통공홀에 삽입하는 단계; 프로브 블록과 메인 인쇄 회로 기판이 전기적으로 연결되도록, 인터포저를 프로브 블록 및 메인 인쇄 회로 기판의 상부에 안착하는 단계; 및 인터포저의 상부에 베이스 플레이트를 위치시키고, 고정부재를 이용하여 프로브 블록, 메인 인쇄 회로 기판, 및 인터포저를 고정하는 단계를 포함한다.
전술한 본원의 과제 해결 수단에 의하면, 본 발명은 필름형으로 인터포저를 제작하여, 구성이 간단하며, MEMS 공정을 통해 인터포저에 회로패턴을 형성하여, 미세피치를 갖는 프로브 블록에 적용할 수 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 프로브 카드의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 프로브 카드의 분해 사시도이다.
도 3은 도 1의 A 및 B의 확대도이다.
도 4는 본 발명의 일 실시예에 따른 메인 인쇄 회로 기판의 사시도이다.
도 5는 본 발명의 일 실시예에 따른 프로브 블록의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 인터포저 제조 방법을 설명하기 위한 순서도이다.
도 7은 본 발명의 일 실시예에 따른 인터포저 제조 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 프로브 카드 제조 방법을 설명하기 위한 순서도이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~ 를 위한 단계"를 의미하지 않는다.
본원은 반도체 소자를 검사하기 위한 프로브 카드에 관한 것이다.
도 1은 본 발명의 일 실시예에 따른 프로브 카드의 단면도이고, 도 2는 본 발명의 일 실시예에 따른 프로브 카드의 분해 사시도이며, 도 3은 도 1의 A 및 B의 확대도이고, 도 4는 본 발명의 일 실시예에 따른 메인 인쇄 회로 기판의 사시도이며, 도 5는 본 발명의 일 실시예에 따른 프로브 블록의 단면도이고, 도 6은 본 발명의 일 실시예에 따른 인터포저 제조 방법을 설명하기 위한 순서도이며, 도 7은 본 발명의 일 실시예에 따른 인터포저 제조 방법을 설명하기 위한 도면이고, 도 8은 본 발명의 일 실시예에 따른 프로브 카드의 제조 방법을 설명하기 위한 순서도이다.
이하, 도 1 및 도 2를 참조하여, 본원의 일 실시예에 따른 프로브 카드(10)(이하 '본 프로브 카드(10)'라 함)에 대해 설명한다.
본 프로브 카드(10)는 반도체 소자와 일대일 접촉하여, 반도체 소자 검사 장치로부터 전달된 전기 신호를 반도체 소자 상에 전송하는 장치일 수 있다.
본 프로브 카드(10)는 프로브 블록(100), 메인 인쇄 회로 기판(200), 인터포저(300), 및 베이스 플레이트(400)를 포함한다.
프로브 블록(100)은 반도체 소자에 접촉되는 복수의 프로브 핀(110)을 구비한다. 이때, 프로브 핀(110)은 텡스텐 및 금을 포함하고, 외부면에 테프론 코팅될 수 있다. 이에 따라, 프로브 핀(110)은 전기 전도성이 우수하고, 절연성이 뛰어날 수 있다. 또한, 프로브 블록(100)은, 도 1에 도시된 바와 같이, 수직형 프로브 블록(100)일 수 있다.
상세하게는, 복수의 프로브 핀(110)은 메인 인쇄 회로 기판(200)으로부터 외부 검사 장치의 전기 신호를 수신하여 이를 반도체 소자로 전송하고, 반도체 소자로부터 되돌아오는 신호를 수신하여 이를 메인 인쇄 회로 기판(200)으로 전송할 수 있다.
메인 인쇄 회로 기판(200)은 프로브 블록(100)이 관통되는 통공홀(210)을 포함할 수 있다. 다시 말해, 도 3 및 도 4를 참조하면, 메인 인쇄 회로 기판(200)은 프로브 블록(100)과 대응되는 형상으로 중앙부에 통공홀(210)이 형성되고, 통공홀(210)의 둘레부에 인터포저(300)의 범프 패드(323)와 접촉되는 복수의 접속부(220)가 형성될 수 있다.
또한, 프로브 블록(100)은 메인 인쇄 회로 기판(200)의 통공홀(210)을 관통되어 삽입되고, 후술되는 베이스 플레이트(400)에 결합되어 고정될 수 있다.
또한, 메인 인쇄 회로 기판(200)은 외부 테스트 신호를 수신하여, 전기 신호를 출력하고, 프로브 블록(100)과 전기적으로 접속될 수 있다.
다시 말해, 메인 인쇄 회로 기판(200)은 외부 검사 장치의 전기 신호를 수신하여 이를 프로브 블록(100)으로 전송하고, 프로브 블록(100)으로부터 되돌아오는 전기 신호를 수신하여 이를 외부 검사 장치로 전송할 수 있다.
이때, 프로브 블록(100)과 메인 인쇄 회로 기판(200)은 인터포저(300)를 통해 서로 전기 신호를 송신 또는 수신할 수 있다.
인터포저(300)는, 도 1에 도시된 바와 같이, 프로브 블록(100) 및 메인 인쇄 회로 기판(200)의 상부에 위치하며, 프로브 블록(100)과 메인 인쇄 회로 기판(200)을 전기적으로 연결할 수 있다.
상세하게는, 도 2를 참조하면, 인터포저(300)는 필름부(310) 및 필름부(310)의 일면에 형성되는 회로패턴부(320)를 포함할 수 있다. 예시적으로, 필름부(310)는 폴리이미드 필름을 포함할 수 있다. 상술한 일면이란, 도 1의 6시 방향일 수 있다.
또한, 회로패턴부(320)는 회로패턴(321), 회로패턴(321)의 일측에 위치하고, 프로브 핀(110)의 상단부에 접촉되는 플랫 패드(322), 및 회로패턴(321)의 타측에 위치하고, 메인 인쇄 회로 기판(200)의 접속부(220)에 접촉되는 범프 패드(323)를 포함할 수 있다.
다시 말해, 도 2 내지 도 4를 참조하면, 프로브 핀(110)을 통해 수신되는 전기 신호는 플랫 패드(322)를 통해 전달받아, 회로패턴(321)과 범프 패드(323)를 통과하여 메인 인쇄 회로 기판(200)의 접속부(220)로 전달될 수 있다. 또한, 메인 인쇄 회로 기판(200)에서 전달되는 전기 신호는 범프 패드(323)를 통해 전달받아, 회로패턴(321)과 플랫 패드(322)를 통과하여 프로브 핀(110)으로 전달될 수 있다.
이때, 범프 패드(323)는 소정의 탄성력을 가질 수 있으며, 이를 통해 외부에서 발생하는 진동 또는 충격을 흡수하여, 인터포저(300) 및 메인 인쇄 회로 기판(200)의 파손을 방지할 수 있다.
베이스 플레이트(400)는 인터포저(300)의 상부에 위치하고, 프로브 블록(100), 메인 인쇄 회로 기판(200), 및 인터포저(300)를 고정할 수 있다.
상세하게는, 베이스 플레이트(400)는 복수의 홀(도면부호 미부여)이 천공되고, 프로브 블록(100), 메인 인쇄 회로 기판(200) 및 인터포저(300)에 베이스 플레이트(400)와 대응되는 홀(도면부호 미부여)이 천공될 수 있다. 또한, 고정부재(미도시)가 베이스 플레이트(400)의 홀에 고정되고, 각각의 프로브 블록(100), 메인 인쇄 회로 기판(200) 및 인터포저(300)에 베이스 플레이트(400)의 홀에 결합되어, 베이스 플레이트(400)에 프로브 블록(100), 메인 인쇄 회로 기판(200), 및 인터포저(300)가 고정될 수 있다.
또한, 베이스 플레이트(400)는 메인 인쇄 회로 기판(200)에 고정되어, 메인 인쇄 회로 기판(200)이 외력에 의해 변형되는 것을 방지할 수 있다.
상술한 외력이란 물리적인 힘뿐만 아니라, 온도에 의한 열변형을 포함할 수 있다.
이하, 도 5를 참조하여, 본 발명의 일 실시예에 따른 프로브 블록(100)에 대해서 설명한다.
프로브 블록(100)은 복수의 프로브 핀(110), 복수의 프로브 핀(110)의 상부가 삽입되는 상부 가이드부(130), 복수의 프로브 핀(110)의 하부가 삽입되는 하부 가이드부(120) 및 상부 및 하부 가이드부(110, 120)를 이격된 상태로 고정 배치되도록 상부 및 하부 가이드(110, 120)에 결합되는 복수의 고정핀(140)을 포함할 수 있다.
상부 가이드부(130)는 각각의 프로브 핀(110)이 삽입되는 복수의 홀이 서로 동일한 위치에 형성되는 복수의 상부 웨이퍼부(131) 및 상부 웨이퍼부(131)를 상하방향으로 간격을 두고 배치되는 적어도 하나 이상의 상부 홀더부(132)를 포함할 수 있다.
하부 가이드부(120)는 각각 프로브 핀(110)이 삽입되는 복수의 홀이 서로 동일한 위치에 형성되는 복수의 하부 웨이퍼부(121) 및 하부 웨이퍼부(121)를 상하방향으로 간격을 두고 배치되는 적어도 하나 이상의 하부 홀더부(122)를 포함할 수 있다.
또한, 하부 가이드부(120)는 프로브 핀(110)이 삽입되는 복수의 홀이 형성되고, 하부 웨이퍼부(131) 중 최하측에 위치하는 하부 웨이퍼부(131)의 하부면에 위치하는 제1 가이드 필름(미도시) 및 프로브 핀(110)이 삽입되는 복수의 홀이 형성되고, 하부 웨이퍼부(131) 중 최상측에 위치하는 하부 웨이퍼부(131)의 상부면에 위치하는 제2 가이드 필름(미도시)을 더 포함할 수 있다.
제1 및 제2 가이드 필름은 하부 웨이퍼부(131)의 표면이 외부로부터 보호될 수 있으며, 하부 웨이퍼부(131)에 형성된 홀에 이물질이 삽입되는 것을 방지할 수 있다.
또한, 프로브 핀(110)은 수직형이라고 하더라도 85도 내지 90도의 범위 내에서 다소 기울어지게 배치될 수도 있으며, 이러한 경우 복수의 홀은 복수의 웨이퍼부마다 위치를 조금씩 달리하게 형성될 수 있다.
다시 말해, 복수의 홀 중 상하 방향으로 서로 대응하는 홀을 통하여 후술하는 복수의 프로브 핀(110)이 각각 삽입 장착되는 경우는, 이렇게 프로브 핀(110)이 다소 기울어지게 배치되는 경우까지 포함하는 개념으로 이해될 수 있다.
프로브 핀(110)은 그 크기가 상하방향을 따라 다소 달라질 수 있으므로, 복수의 웨이퍼부 각각에 형성된 복수의 홀은 그 크기가 서로 다소 상이할 수 있다.
또한, 도 5에 도시된 바와 같이, 상부 및 하부 홀더부(122, 132)는 복수의 홀더가 차례로 적층된 소정의 간격을 두고 배치될 수 있으며, 각각의 홀더에는 적어도 하나 이상의 웨이퍼부(121, 131)가 위치할 수 있다.
또한, 프로브 핀(110)의 배치를 위해 복수의 홀이 형성된 웨이퍼부(121, 131)는 MEMS 공정을 통해 제조됨으로써, 복수의 홀이 상호간에 미세 피치를 갖도록 할 수 있다. 즉, 본 프로브 블록(100)은 기존 기계 가공의 미세 피치 확보에 있어서의 제작 한계를 극복하기 위해 MEMS 공정을 이용하여 제조될 수 있다. 즉, 이러한 미세 피치는 기존의 기계 가공을 통해서는 확보될 수 없고 MEMS 공정을 통하여서만 확보될 수 있는 제조 방식의 차이로 인해 도출되는 임계 값이라 할 수 있다.
이하, 도 6 및 도 7을 참조하여, 본 발명의 일 실시예에 따른 인터포저 제조 방법에 대해서 설명한다.
먼저, 단계(S110)에서는 웨이퍼(301)를 준비할 수 있다. 이때, 웨이퍼(301)의 상부면에는 시트층이 증착하여 형성할 수 있다. 예시적으로 시드층으로는 스퍼터링법으로 박막을 형성할 수 있다.
다음으로, 단계(S120)에서는 웨이퍼(301)의 상부에 제1 포토리소그래피 공정을 진행하여, 플랫 패드(322) 및 범프 패드(323)를 형성하기 위한 포토레지스트 패턴(302)을 형성할 수 있다.
상세하게는, 제1 포토리소그래피 단계(S120)는 웨이퍼(301) 상부면에 포토레지스트층(302)을 도포하는 단계, 포토레지스트층(302)의 상부면에 인쇄될 플랫 패드(322) 및 범프패드(323)가 그려진 마스크를 안착시키는 단계, 자외선 광을 방출하여 마스크가 안착된 웨이퍼(301)에 노광하는 단계, 포토레지스트층(302)을 현상하여, 포토레지스트층(302)에 패터닝하는 단계를 포함할 수 있다.
다음으로, 단계(S130)에서는 포토레지스트 패턴에 전기도금을 실시하여 제1 포토리소그래피 단계에서 제거된 부분에 플랫 패드(303) 및 범프 패드(303)를 형성할 수 있다.
다음으로, 단계(S140)에서는 포토레지스트 패턴(302) 위에 제2 포토리소그래피 공정을 진행하여, 회로 패턴 공간을 형성하기 위한 포토레지스트 패턴을 형성할 수 있다.
상세하게는, 제2 포토리소그래피 단계(S140)는 포토레지스트 패턴(303) 위에 포토레지스트층(304)을 도포하는 단계, 포토레지스트층(304)의 상부면에 인쇄될 회로패턴(321)이 그려진 마스크를 안착시키는 단계, 자외선 광을 방출하여 마스크가 안착된 웨이퍼에 노광하는 단계, 포토레지스트층(304)을 현상하여, 포토레지스트층(304)에 패터닝하는 단계를 포함할 수 있다.
다음으로, 단계(S150)에서는 제2 포토리소그래피 단계에서 형성된 포토레지스트 패턴에 전기도금을 실시하여 제2 포토리소그래피 단계 중 제거된 부분에 회로패턴(305)을 형성할 수 있다.
다음으로, 단계(S160)에서는 회로패턴(321)의 상부에 필름부(306)를 접착할 수 있다.
이때, 필름부(306)의 하부면에 접착제를 사용하여 회로패턴(305)의 상부에 부착할 수 있다. 예시적으로, 접착제는 레진이나 에폭시 등이 사용될 수 있으며, 이에 한정되지 않고 접착 테이프가 사용될 수도 있다.
다음으로, 단계(S170)에서는 웨이퍼(301) 및 포토레지스트층(302, 304)을 제거할 수 있다.
예시적으로, 식각액을 사용하여, 웨이퍼(301) 및 포토레지스트층(302, 304)을 제거할 수 있다. 하지만 이에 한정되지 않고, 기계적 연마 또는 화학적 식각의 방법을 통하여 웨이퍼(301)를 먼저 제거한 후, 식각액으로 포토레지스트층(302, 304)을 제거할 수 있다.
이하, 도 8을 참조하여, 본 발명의 일 실시예에 따른 프로브 카드 제조 방법에 대해서 설명한다.
먼저, 단계(S210)에서는, 프로브 블록(100) 및 메인 인쇄 회로 기판(200)을 준비한다. 이때, 프로브 블록(100)은 대한민국등록특허 제1366036호에 기재된 수직형 프로브 블록일 수 있다.
또한, 메인 인쇄 회로 기판(200)은, 상술한 바와 같이, 프로브 블록(100)이 관통되는 통공홀(210)이 형성되고, 상부면에 접속부(220)가 형성될 수 있다.
다음으로, 단계(S220)에서는, 인터포저(300)를 제조할 수 있다.
인터포저(300)를 제조하는 방법에 대한 설명은 인터포저 제조 방법에서 상세히 서술한 바 상세한 설명은 생략하도록 한다.
다음으로, 단계(S230)에서는, 프로브 블록(100)을 메인 인쇄 회로 기판(200)의 통공홀에 삽입할 수 있다.
이때, 프로브 블록(100)은 메인 인쇄 회로 기판(200)의 상부면과 프로브 블록(100)의 상부면이 동일한 평면 상에 위치하도록 삽입될 수 있다.
다음으로, 단계(S240)에서는, 프로브 블록(100)과 메인 인쇄 회로 기판(200)이 전기적으로 연결되도록, 인터포저(300)를 프로브 블록(100) 및 메인 인쇄 회로 기판(200)의 상부에 안착할 수 있다.
상세하게는, 인터포저(300)의 일면에는 프로브 블록(100)의 프로브 핀(110)과 연결되는 복수의 플랫 패드(322), 메인 인쇄 회로 기판(200)의 접속부(220)와 연결되는 복수의 범프 패드(323) 및 각각의 플랫 패드(322)와 범프 패드(323)를 연결하는 회로 패턴(321)이 형성될 수 있다. 이에 따라, 인터포저(300)가 프로브 블록(100) 및 메인 인쇄 회로 기판(200)의 상부에 안착 시, 프로브 핀(110)은 메인 인쇄 회로 기판(200)의 접속부(220)에 일대일 대응되도록 연결될 수 있다.
다음으로, 단계(S250)에서는, 인터포저(300)의 상부에 베이스 플레이트(400)를 위치시키고, 고정부재를 이용하여 프로브 블록(100), 메인 인쇄 회로 기판(200), 및 인터포저(300)를 고정할 수 있다.
상세하게는, 베이스 플레이트(400)는 고정부재가 삽입되는 복수의 홀이 형성되며, 인터포저(300), 메인 인쇄 회로 기판(200) 및 프로브 블록(100)에는 베이스 플레이트(400)의 홀과 대응되는 위치에 고정부재가 고정되는 홀이 형성되어, 베이스 플레이트(400)에 프로브 블록(100), 메인 인쇄 회로 기판(200), 및 인터포저(300)를 고정될 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
10 : 프로브 카드
100 : 프로브 블록 110 : 프로브 핀
120 : 하부 가이드부 121 : 하부 웨이퍼부
122 : 하부 홀더부
130 : 상부 가이드부 131 : 상부 웨이퍼부
132 : 상부 홀더부 140 : 고정핀
200 : 메인 인쇄 회로 기판 210 : 통공홀
220 : 접속부
300 : 인터포저 310 : 필름부
320 : 회로패턴부 321 : 회로패턴
322 : 플랫 패드 323 : 범프 패드
400 : 베이스 플레이트

Claims (12)

  1. 프로브 카드에 있어서,
    반도체 소자에 접촉되는 복수의 프로브 핀을 구비하는 프로브 블록;
    상기 프로브 블록이 관통되는 통공홀을 포함하며, 상기 프로브 블록과 전기적으로 연결되는 메인 인쇄 회로 기판;
    상기 프로브 블록과 상기 메인 인쇄 회로 기판의 상부에 위치하며, 상기 프로브 블록과 메인 인쇄 회로 기판을 전기적으로 연결하는 인터포저; 및
    상기 인터포저의 상부에 위치하고, 상기 프로브 블록, 메인 인쇄 회로 기판, 및 인터포저를 고정하는 베이스 플레이트를 포함하고,
    상기 인터포저는
    필름부 및 상기 필름부의 일면에 형성되는 회로패턴부를 포함하고,
    상기 프로브 블록은
    복수의 프로브 핀;
    상기 복수의 프로브 핀의 상부가 삽입되는 상부 가이드부;
    상기 복수의 프로브 핀의 하부가 삽입되는 하부 가이드부; 및
    상기 상부 및 하부 가이드부를 이격된 상태로 고정 배치되도록 상기 상부 및 하부 가이드에 결합되는 복수의 고정핀을 포함하고,
    상기 상부 가이드부는
    각각 상기 프로브 핀이 삽입되는 복수의 홀이 형성되는 복수의 상부 웨이퍼부 및
    상기 복수의 상부 웨이퍼부를 상하방향으로 간격을 두고 배치되도록 하는 상부 홀더부을 포함하는 것인 프로브 카드.
  2. 제1항에 있어서,
    상기 회로패턴부는
    회로패턴;
    상기 회로패턴의 일측에 위치하고, 상기 프로브 핀의 상단부에 접촉되는 플랫 패드; 및
    상기 회로패턴의 타측에 위치하고, 상기 메인 인쇄 회로 기판에 접촉되는 범프 패드를 포함하는 것인 프로브 카드.
  3. 제1항에 있어서,
    상기 필름부는 폴리이미드 필름을 포함하는 것인 프로브 카드.
  4. 제2항에 있어서,
    상기 범프 패드는 소정의 탄성력을 가지는 것인 프로브 카드.
  5. 제1항에 있어서,
    상기 프로브 핀은
    텅스텐 및 금을 포함하고, 외부면에 테프론 코팅된 것인 프로브 카드.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 하부 가이드부는
    각각 상기 프로브 핀이 삽입되는 복수의 홀이 서로 동일한 위치에 형성되는 복수의 하부 웨이퍼부 및
    상기 하부 웨이퍼부를 상하방향으로 간격을 두고 배치되는 적어도 하나 이상의 하부 홀더부을 포함하는 것인 프로브 카드.
  9. 제8항에 있어서,
    상기 하부 가이드부는
    상기 프로브 핀이 삽입되는 복수의 홀이 형성되고, 상기 하부 웨이퍼 중 최하측에 위치하는 하부 웨이퍼의 하부면에 위치하는 제1 가이드 필름 및
    상기 프로브 핀이 삽입되는 복수의 홀이 형성되고, 상기 하부 웨이퍼 중 최상측에 위치하는 하부 웨이퍼의 상부면에 위치하는 제2 가이드 필름을 더 포함하는 것인 프로브 카드.
  10. 인터포저 제조 방법에 있어서,
    웨이퍼를 준비하는 단계;
    상기 웨이퍼의 상부에 플랫 패드 및 범프 패드를 형성하기 위한 포토레지스트 패턴을 형성하는 제1 포토리소그래피 단계;
    상기 포토레지스트 패턴에 전기도금을 실시하여 제1 포토리소그래피 단계에서 제거된 부분에 플랫 패드 및 범프 패드를 형성하는 단계;
    상기 포토레지스트 패턴 위에 회로 패턴 공간을 형성하기 위한 포토레지스트 패턴을 형성하는 제2 포토리소그래피 단계;
    상기 제2 포토리소그래피 단계에서 형성된 포토레지스트 패턴에 전기도금을 실시하여 제2 포토리소그래피 단계 중 제거된 부분에 회로패턴을 형성하는 단계;
    상기 회로패턴의 상부에 필름부를 접착하는 단계; 및
    상기 웨이퍼 및 포토레지스트층을 제거하는 단계를 포함하는 인터포저 제조 방법.
  11. 프로브 카드 제조 방법에 있어서,
    프로브 블록 및 메인 인쇄 회로 기판을 준비하는 단계;
    인터포저를 제조하는 단계;
    상기 프로브 블록을 상기 메인 인쇄 회로 기판의 통공홀에 삽입하는 단계;
    상기 프로브 블록과 메인 인쇄 회로 기판이 전기적으로 연결되도록, 인터포저를 상기 프로브 블록 및 메인 인쇄 회로 기판의 상부에 안착하는 단계; 및
    상기 인터포저의 상부에 베이스 플레이트를 위치시키고, 고정부재를 이용하여 상기 프로브 블록, 메인 인쇄 회로 기판, 및 인터포저를 고정하는 단계를 포함하고,
    상기 인터포저를 제조하는 단계는
    웨이퍼를 준비하는 단계;
    상기 웨이퍼의 상부에 플랫 패드 및 범프 패드를 형성하기 위한 포토레지스트 패턴을 형성하는 제1 포토리소그래피 단계;
    상기 포토레지스트 패턴에 전기도금을 실시하여 제1 포토리소그래피 단계에서 제거된 부분에 플랫 패드 및 범프 패드를 형성하는 단계;
    상기 포토레지스트 패턴 위에 회로 패턴 공간을 형성하기 위한 포토레지스트 패턴을 형성하는 제2 포토리소그래피 단계;
    상기 제2 포토리소그래피 단계에서 형성된 포토레지스트 패턴에 전기도금을 실시하여 제2 포토리소그래피 단계 중 제거된 부분에 회로패턴을 형성하는 단계;
    상기 회로패턴의 상부에 필름부를 접착하는 단계; 및
    상기 웨이퍼 및 포토레지스트층을 제거하는 단계를 포함하는 프로브 카드 제조 방법.
  12. 삭제
KR1020160017905A 2016-02-16 2016-02-16 프로브 카드 Active KR101816676B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160017905A KR101816676B1 (ko) 2016-02-16 2016-02-16 프로브 카드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160017905A KR101816676B1 (ko) 2016-02-16 2016-02-16 프로브 카드

Publications (2)

Publication Number Publication Date
KR20170096480A KR20170096480A (ko) 2017-08-24
KR101816676B1 true KR101816676B1 (ko) 2018-01-11

Family

ID=59758246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160017905A Active KR101816676B1 (ko) 2016-02-16 2016-02-16 프로브 카드

Country Status (1)

Country Link
KR (1) KR101816676B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102852504B1 (ko) * 2019-10-04 2025-08-29 (주)포인트엔지니어링 프로브 카드
KR102201929B1 (ko) * 2019-10-11 2021-01-12 스테코 주식회사 프로브 카드
KR102342805B1 (ko) * 2019-12-26 2021-12-23 (주)포인트엔지니어링 프로브 카드
KR102844124B1 (ko) * 2020-04-22 2025-08-08 (주)포인트엔지니어링 프로브 헤드 및 이를 포함하는 프로브 카드
KR102361396B1 (ko) * 2020-04-22 2022-02-10 (주)포인트엔지니어링 양극산화막 구조체 및 이를 포함하는 프로브 카드
CN112002684A (zh) * 2020-08-17 2020-11-27 北京蓝智芯科技中心(有限合伙) 基于重布线路层的空间转换基体及其制备方法
KR102272987B1 (ko) * 2021-01-27 2021-07-05 주식회사 프로이천 범프형 프로브카드

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033400B1 (ko) 2009-06-05 2011-05-09 남주한 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기 및 이의 제작 방법
KR101384399B1 (ko) * 2013-02-13 2014-04-10 이영희 프로브 카드

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033400B1 (ko) 2009-06-05 2011-05-09 남주한 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기 및 이의 제작 방법
KR101384399B1 (ko) * 2013-02-13 2014-04-10 이영희 프로브 카드

Also Published As

Publication number Publication date
KR20170096480A (ko) 2017-08-24

Similar Documents

Publication Publication Date Title
KR101816676B1 (ko) 프로브 카드
JP4389209B2 (ja) プリント回路基板用相互接続アセンブリ及び製造方法
KR101339493B1 (ko) 프로브 카드용 공간 변환기 및 그 제조방법
JP5426161B2 (ja) プローブカード
CN100559660C (zh) 用于印刷电路板的互连装置、制造该装置的方法及具有该装置的互连组件
US6330744B1 (en) Customized electrical test probe head using uniform probe assemblies
US20100176831A1 (en) Probe Test Card with Flexible Interconnect Structure
KR20010021185A (ko) 마이크로 제조 공정에 의해 형성된 콘택 구조물
US8430676B2 (en) Modular space transformer for fine pitch vertical probing applications
KR20120112879A (ko) 한번에 다수 방식으로 와이어 본드 프로브 카드를 구축하는 방법
KR101289991B1 (ko) 반도체 장치를 위한 테스트 구조물 및 테스트 방법
KR101811859B1 (ko) 프로브 카드
US8435045B2 (en) Electrical connecting apparatus and method for manufacturing the same
KR101856124B1 (ko) 프로브모듈 및 그 제조방법
US6710609B2 (en) Mosaic decal probe
JP2025073097A (ja) 被検査体の電気的特性をプロービングするプローブカード及びそれを製造する方法
US20100140793A1 (en) Process For Manufacturing Contact Elements For Probe Card Assembles
KR101811862B1 (ko) 프로브 카드
KR100961454B1 (ko) 프로브 기판과 프로브 기판의 제조 방법
KR20010015229A (ko) 시트 바디를 구비한 검사 프로브
TW202434892A (zh) 電路探針測試系統
KR101066551B1 (ko) 프로브 카드 제조에 사용되는 핀 어레이 틀
KR100996927B1 (ko) 공간 변환기 및 이를 포함하는 프로브 카드
KR100977209B1 (ko) 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법
KR101010675B1 (ko) 공간 변환기와 이를 포함하는 프로브 카드

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 8

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000