[go: up one dir, main page]

KR101815279B1 - 방사선 감지 소자 및 이의 제조 방법 - Google Patents

방사선 감지 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR101815279B1
KR101815279B1 KR1020160110215A KR20160110215A KR101815279B1 KR 101815279 B1 KR101815279 B1 KR 101815279B1 KR 1020160110215 A KR1020160110215 A KR 1020160110215A KR 20160110215 A KR20160110215 A KR 20160110215A KR 101815279 B1 KR101815279 B1 KR 101815279B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
thin film
film transistor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020160110215A
Other languages
English (en)
Inventor
신철우
김응범
이재동
Original Assignee
주식회사 디알텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디알텍 filed Critical 주식회사 디알텍
Priority to KR1020160110215A priority Critical patent/KR101815279B1/ko
Application granted granted Critical
Publication of KR101815279B1 publication Critical patent/KR101815279B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/161—Applications in the field of nuclear medicine, e.g. in vivo counting
    • G01T1/1611—Applications in the field of nuclear medicine, e.g. in vivo counting using both transmission and emission sources sequentially
    • G01T1/1614—Applications in the field of nuclear medicine, e.g. in vivo counting using both transmission and emission sources sequentially with semiconductor detectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • H01L29/7613—
    • H01L29/78606—
    • H01L29/78696—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/402—Single electron transistors; Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 방사선 감지 소자 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 인체를 투과한 방사선을 검출하여 방사선 화상을 생성하기 위한 방사선 감지 소자 및 이의 제조 방법에 관한 것이다.
본 발명의 실시 예에 따른 방사선 감지 소자는 기판; 상기 기판 상에 형성되는 박막 트랜지스터; 상기 박막 트랜지스터 상에 형성되는 제1 절연층; 적어도 일부의 영역이 상기 박막 트랜지스터의 채널 영역 상에 위치하도록 상기 제1 절연층 상에 형성되는 차폐 전극; 상기 차폐 전극 상에 형성되는 제2 절연층; 및 상기 박막 트랜지스터의 일 전극에 연결되도록 상기 제2 절연층 상에 형성되는 화소 전극;을 포함한다.

Description

방사선 감지 소자 및 이의 제조 방법{RADIATION DETECTOR AND METHOD FOR FABRICATING THEREOF}
본 발명은 방사선 감지 소자 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 인체를 투과한 방사선을 검출하여 방사선 영상을 생성하기 위한 방사선 감지 소자 및 이의 제조 방법에 관한 것이다.
의학용으로 널리 사용되고 있는 X선, α선, β선 또는 γ선 등의 방사선을 이용한 진단용 방사선 검사 방법은 방사선 감지 필름을 사용하여 대상을 촬영하고, 소정의 필름 인화 시간을 거쳐 그 결과를 확인하는 방법을 사용하였다.
그러나, 최근에는 반도체 기술의 발전에 힘입어 박막 트랜지스터(Thin Film Transistor)를 이용한 디지털 방사선 디텍터(Digital radiation detector; 이하, 방사선 감지 소자라 칭한다)가 연구 개발되었다. 상기 방사선 감지 소자는 박막 트랜지스터를 스위칭 소자로 사용하여, 촬영 즉시 실시간으로 결과를 진단할 수 있는 장점이 있다.
현재 일반적으로 이용되고 있는 방사선 감지 소자는 변환부에 의하여 전자-정공 쌍을 형성시키고, 형성된 전자-정공 쌍을 전원부에 의하여 각 방향으로 분리시켜 화소 전극에 저장한다. 이와 같이 저장된 전하는 박막 트랜지스터의 구동에 의하여 데이터 라인을 통하여 외부의 영상 처리 소자로 이동되어 방사선 촬영 영상을 생성하게 된다.
그러나, 종래의 방사선 감지 소자의 경우 최대한 넓은 면적을 확보하여 전하의 수집 효율을 극대화하기 위하여 박막 트랜지스터의 상부 영역까지 화소 전극이 형성되어, 방사선이 조사되어 생성되는 전하가 화소 전극에 모일수록 하부에 배치되는 박막 트랜지스터에 영향을 미치게 되어 누설 전류가 발생하는 문제점이 있었다.
이에, 이러한 문제점을 해결하기 위하여 접지 배선과 연결되는 용량 전극을 박막 트랜지스터 상부로 연장하여 노이즈를 감소시키는 구조가 제안되고 있으나, 화소 전극에 너무 많은 전하가 축적되거나 외부에서 인가되는 전압이 매우 높은 경우 용량 전극의 하부로 전계가 침투하여 박막 트랜지스터의 동작 특성에 영향을 미치는 문제점은 여전히 존재한다. 또한, 이를 방지하기 위하여 용량 전극과 박막 트랜지스터의 거리를 감소시키거나 용량 전극의 면적을 더욱 확장시키는 경우, 박막 트랜지스터와 용량 전극 사이에 발생하는 기생 커패시턴스(capacitance)가 증가하게 되어 오히려 이로 인한 노이즈가 더욱 증가하게 되는 문제점이 있었다.
KR 10-2000-0065338 A
본 발명은 화소 전극의 축적 전하 및 외부 전계에 의하여 발생하는 박막 트랜지스터의 누설 전류를 보다 효율적으로 방지할 수 있는 방사선 감지 소자 및 이의 제조 방법을 제공한다.
본 발명의 실시 예에 따른 방사선 감지 소자는 기판; 상기 기판 상에 형성되는 박막 트랜지스터; 상기 박막 트랜지스터 상에 형성되는 제1 절연층; 적어도 일부의 영역이 상기 박막 트랜지스터의 채널 영역 상에 위치하도록 상기 제1 절연층 상에 형성되는 차폐 전극; 상기 차폐 전극 상에 형성되는 제2 절연층; 및 상기 박막 트랜지스터의 일 전극에 연결되도록 상기 제2 절연층 상에 형성되는 화소 전극;을 포함한다.
상기 차폐 전극은 적층 배치되는 복수 개의 도전층을 포함할 수 있다.
상기 화소 전극 상에 형성되는 변환층; 및 상기 변환층 상에 형성되는 바이어스 전극;을 더 포함할 수 있다.
상기 제2 절연층 상에 형성되는 바이어스 전극; 및 상기 화소 전극 및 바이어스 전극 상에 형성되는 변환층;을 더 포함할 수 있다.
상기 차폐 전극은, 제1 차폐 전극층; 상기 제1 차폐 전극층 상에 형성되는 중간 절연층; 및 상기 중간 절연층 상에 형성되는 제2 차폐 전극층;을 포함할 수 있다.
상기 제1 차폐 전극층 및 제2 차폐 전극층 중 적어도 하나에는 전압이 인가될 수 있다.
상기 제1 차폐 전극층 및 제2 차폐 전극층 중 적어도 하나는 접지될 수 있다.
상기 제1 차폐 전극층 및 제2 차폐 전극층은 서로 다른 전위를 가질 수 있다.
상기 제1 차폐 전극층은 접지되거나 상기 박막 트랜지스터의 활성층과 동일한 극성의 전압이 인가될 수 있다.
상기 제1 절연층 상에 형성되는 용량 전극을 더 포함하고, 상기 제1 차폐 전극층 및 제2 차폐 전극층 중 적어도 하나는 상기 용량 전극과 연결되어 형성될 수 있다.
또한, 본 발명의 실시 예에 따른 방사선 감지 소자의 제조 방법은 기판을 마련하는 과정; 상기 기판 상에 박막 트랜지스터를 형성하는 과정; 상기 박막 트랜지스터 상에 제1 절연층을 형성하는 과정; 적어도 일부의 영역이 상기 박막 트랜지스터의 채널 영역 상에 위치하도록 상기 제1 절연층 상에 차폐 전극을 형성하는 과정; 상기 차폐 전극 상에 제2 절연층을 형성하는 과정; 및 상기 제1 절연층 및 제2 절연층을 관통하는 비아 홀을 통하여 상기 박막 트랜지스터의 일 전극에 연결되도록 상기 제2 절연층 상에 화소 전극을 형성하는 과정;을 포함한다.
상기 화소 전극 상에 변환층을 형성하는 과정; 및 상기 변환층 상에 바이어스 전극을 형성하는 과정;을 더 포함할 수 있다.
상기 제2 절연층 상에 바이어스 전극을 형성하는 과정; 및 상기 화소 전극 및 바이어스 전극 상에 변환층을 형성하는 과정;을 더 포함할 수 있다.
상기 차폐 전극을 형성하는 과정은, 상기 제1 절연층 상에 제1 차폐 전극층을 형성하는 과정; 상기 제1 차폐 전극층 상에 중간 절연층을 형성하는 과정; 및 상기 중간 절연층 상에 제2 차폐 전극층을 형성하는 과정;을 포함할 수 있다.
상기 제1 절연층 상에 용량 전극을 형성하는 과정을 더 포함하고, 상기 제1 차폐 전극층 및 제2 차폐 전극층 중 적어도 하나는 상기 용량 전극과 연결되도록 형성될 수 있다..
본 발명의 실시 예에 따른 방사선 감지 소자 및 이의 제조 방법에 의하면, 소스 전극과 드레인 전극 사이의 전하 이동 경로인 박막 트랜지스터의 채널 영역 상에 별도의 차폐 전극을 배치함으로써 박막 트랜지스터가 방사선 투과 또는 바이어스 전압 인가에 의하여 상부에서 발생하는 전계로부터 영향을 받는 것을 효과적으로 방지할 수 있다.
또한, 차폐 전극을 형성하는 복수 개의 도전층은 각각 일정 전위를 가지도록 제어되어, 상부에 배치되는 도전층으로부터 외부 전계를 차단하고 하부에 배치되는 도전층으로부터 추가적인 게이트 전극을 구비하는 효과를 얻을 수 있어, 외부 전계에 의하여 박막 트랜지스터의 활성층에 채널이 형성되는 것을 효과적으로 방지할 수 있다.
뿐만 아니라, 본 발명의 실시 예에 따른 방사선 감지 소자 및 이의 제조 방법은 화소 전극 및 바이어스 전극 사이의 거리 조절에 의하여 고전압의 인가가 필수적으로 요구되는 수평형의 방사선 감지 소자의 경우에도 용이하게 적용 가능하여, 박막 트랜지스터가 일정한 동작 특성을 유지할 수 있게 되며, 양질의 신호 전송을 가능하게 한다.
도 1은 방사선 감지 소자의 구성을 나타내는 개략도.
도 2는 본 발명의 일 실시 예에 따른 방사선 감지 소자를 개략적으로 나타내는 평면도.
도 3은 도 2의 방사선 감지 소자를 A-A' 선을 따라 절단한 모습을 개략적으로 나타내는 단면도.
도 4는 도 3의 방사선 감지 소자에 용량 전극이 추가 구비되는 모습을 개략적으로 나타내는 단면도.
도 5는 본 발명의 다른 실시 예에 따른 방사선 감지 소자를 개략적으로 나타내는 평면도.
도 6는 도 5의 방사선 감지 소자를 B-B' 선을 따라 절단한 모습을 개략적으로 나타내는 단면도.
도 7은 본 발명의 일 실시 예에 따른 방사선 감지 소자의 제조 방법을 설명하기 위한 단면도.
도 8은 본 발명의 다른 실시 예에 따른 방사선 감지 소자의 제조 방법을 설명하기 위한 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
명세서 전체에 걸쳐서 층, 영역, 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에" 접촉하는 경우뿐만 아니라, 그 사이에 개재되는 또 다른 구성요소들이 존재하는 경우를 포함하는 것으로 해석될 수 있다.
또한, "상부" 또는 "하부"와 같은 상대적인 용어들은 도면들에서 도시되는 것처럼 다른 요소들에 대한 어떤 요소들의 상대적인 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 여기서, 동일한 부호는 동일한 요소를 지칭한다.
도 1은 방사선 감지 소자의 구성을 설명하기 위한 개략도로서, 방사선 감지 소자는 하부에 기판(10)이 형성되어 있고, 박막 트랜지스터(20), 스토리지 커패시터(50), 화소 전극(70), 변환층(80), 전극층(90), 전원부(Ev) 등으로 구성된다.
상기 변환층(80)은 입사되는 전자기파 등의 외부 신호 강도에 비례하여 내부적으로 전기적인 신호 즉, 전자-정공 쌍을 형성한다. 상기 변환층(80)은 외부 신호, 특히 방사선을 직접 전기적인 신호로 변환하거나, 방사선으로부터 유도된 빛을 전기적인 신호로 변환하는 역할을 한다. 방사선에 의해 형성된 전자-정공 쌍은 전원부(Ev)로부터 광점 변환층(80) 상부에 위치하는 전극층(90)에 인가되는 전압에 의해 변환층(80) 하부에 위치하는 화소 전극(70)에 전하의 형태로 모여지고, 외부에서 접지되는 용량 전극에 의해 형성되는 스토리지 커패시터(50)에 저장된다. 이때, 상기 스토리지 커패시터(50)에 저장된 전하는 박막 트랜지스터(20)의 제어를 통해 외부의 영상 처리 소자로 이동하여 방사선 영상을 생성한다.
그러나, 이와 같은 방사선 감지 소자의 경우 방사선이 조사되어 생성되는 전하가 화소 전극(70)에 모일수록 하부에 배치되는 박막 트랜지스터(20)에 영향을 미치게 되어 누설 전류가 발생하게 되는 문제점이 있었다.
따라서, 이하에서 설명되는 본 발명의 실시 예에 따른 방사선 감지 소자는 박막 트랜지스터의 채널 영역 상에 별도의 차폐 전극을 배치함으로써 박막 트랜지스터가 방사선 투과 또는 바이어스 전압 인가에 의하여 상부에서 발생하는 전계로부터 영향을 받는 것을 효과적으로 방지할 수 있는 기술적 특징을 제시한다.
본 발명의 실시 예에 따른 방사선 감지 소자는 기판(100); 상기 기판(100) 상에 형성되는 박막 트랜지스터; 상기 박막 트랜지스터 상에 형성되는 제1 절연층(300); 적어도 일부의 영역이 상기 박막 트랜지스터의 채널 영역 상에 위치하도록 상기 제1 절연층(300) 상에 형성되는 차폐 전극; 상기 차폐 전극 상에 형성되는 제2 절연층(500); 및 상기 박막 트랜지스터의 일 전극에 연결되도록 상기 제2 절연층(500) 상에 형성되는 화소 전극(600);을 포함한다.
여기서, 방사선 감지 소자는 전압이 인가되는 바이어스 전극(800)과 변환층(700)으로부터 전하를 수집하는 화소 전극(600)의 배치에 따라 수직형 또는 수평형으로 구분될 수 있다. 도 2 내지 도 4는 본 발명의 일 실시 예에 따른 수직형의 방사선 감지 소자를 도시한 도면이며, 도 5 및 도 6은 본 발명의 다른 실시 예에 따른 수평형의 방사선 감지 소자를 도시한 도면이다.
이하에서, 본 발명의 각 실시 예에 따른 방사선 감지 소자를 해당 도면을 참조하여 상세하게 설명하기로 한다.
도 2는 본 발명의 일 실시 예에 따른 방사선 감지 소자를 개략적으로 나타내는 평면도이고, 도 3은 도 2의 방사선 감지 소자를 A-A' 선을 따라 절단한 모습을 개략적으로 나타내는 단면도이다. 또한, 도 4는 도 3의 방사선 감지 소자에 용량 전극이 추가로 구비되는 모습을 개략적으로 나타내는 단면도이다.
도 2 내지 도 4를 참조하면, 본 발명의 일 실시 예에 따른 방사선 감지 소자는 기판(100); 상기 기판(100) 상에 형성되는 박막 트랜지스터; 상기 박막 트랜지스터 상에 형성되는 제1 절연층(300); 적어도 일부의 영역이 상기 박막 트랜지스터의 채널 영역 상에 위치하도록 상기 제1 절연층(300) 상에 형성되는 차폐 전극; 상기 차폐 전극 상에 형성되는 제2 절연층(500); 상기 박막 트랜지스터의 일 전극에 연결되도록 상기 제2 절연층(500) 상에 형성되는 화소 전극(600); 상기 화소 전극(600) 상에 형성되는 변환층(700); 및 상기 변환층(700) 상에 형성되는 바이어스 전극(800);을 포함한다.
기판(100)은 유리(glass) 등의 투명 기판을 사용할 수 있다. 그러나, 이에 한정되는 것은 아니며, 반도체 소자의 기판으로 사용될 수 있는, 예컨데 사파이어(Al2O3), 실리콘 카바이드(SiC), 산화아연(ZnO), 질화갈륨(GaN), 질화알루미늄(AlN), 질화인듐(InN), 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs), 인듐인(InP) 및 인듐비소(InAs) 중 적어도 하나의 물질로 이루어지는 다양한 기판을 사용할 수 있음은 물론이다.
박막 트랜지스터(TFT: Thin Film Transistor)는 기판(100) 상에 형성된다. 박막 트랜지스터는 기판(100) 상에 순차적으로 형성되는 게이트 전극(210), 게이트 절연막(220), 활성층(230) 및 소스 전극(240)과 드레인 전극(250)을 포함할 수 있으며, 게이트 전극(210)과 연결되는 게이트 라인(GL) 및 소스 전극(240)과 연결되는 데이터 라인(DL)은 서로 교차되어 다수의 화소 영역을 정의한다.
게이트 전극(210)은 박막 트랜지스터가 위치하는 기판(100)의 상부 면에 형성된다. 게이트 전극(210)은, 예컨대 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 몰리브덴(Mo), 알루미늄 합금(AlNd), 크롬(Cr) 또는 티타늄(Ti) 중 적어도 어느 하나의 금속 물질 또는 그 합금 계열의 금속 물질로 형성될 수 있다.
게이트 절연막(220)은 게이트 전극(210)을 포함하는 기판(100)의 상부 면에 소정 두께로 형성되며, 예컨대 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등을 이용하여 형성할 수 있다. 여기서, 소스 전극(240)과 연결되는 데이터 라인(DL)은 게이트 절연막(220) 상에 형성될 수 있다.
활성층(230)은 실리콘(Si)층에 이온이 주입되어, 게이트 절연막(220) 상에 섬(island) 모양으로 형성된다. 또한, 소스 전극(240) 및 드레인 전극(250)은 상기 활성층(230)의 양측 단부에 각각 접속되도록 형성된다. 소스 전극(240) 및 드레인 전극(250)은, 예컨대 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 몰리브덴(Mo), 알루미늄 합금(AlNd), 크롬(Cr) 또는 티타늄(Ti) 중 적어도 어느 하나의 금속 물질 또는 그 합금 계열의 금속 물질로 형성될 수 있으며, 게이트 절연막(220) 상에 데이터 라인(DL)을 형성할 때 동시에 패터닝되어 형성될 수 있다.
제1 절연층(300)은 박막 트랜지스터 상에 형성된다. 즉, 제1 절연층(300)은 박막 트랜지스터의 활성층(230), 소스 전극(240) 및 드레인 전극(250)을 포함하는 게이트 절연막(220) 상에 형성된다. 제1 절연층(300)은, 예컨대 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등을 이용하여 박막 트랜지스터 상에 소정 두께로 형성될 수 있다.
차폐 전극은 적어도 일부의 영역이 박막 트랜지스터의 채널 영역 상에 위치하도록 제1 절연층(300) 상에 형성된다. 여기서, 박막 트랜지스터의 채널 영역은 소스 전극(240)과 드레인 전극(250) 사이의 전하 이동 영역으로, 소스 전극(240)과 드레인 전극(250) 사이에서 활성층(230)이 노출되는 영역을 의미하며, 차폐 전극은 상기의 박막 트랜지스터의 채널 영역을 상부로부터 차폐한다.
여기서, 박막 트랜지스터의 채널 영역 상에는 부유(floating) 또는 접지되거나 임의의 전압이 인가되는 별도의 차폐 전극이 구비된다. 차폐 전극은 부유되는 경우 상부에서 발생하는 전계에 의하여 전위를 가지게 되며, 접지되거나 임의의 전압이 인가되는 경우 각각 0 또는 인가 전압에 따른 전위를 각각 가지게 된다. 따라서, 박막 트랜지스터의 채널 영역 상에 차폐 전극을 구비하고 차폐 전극의 전위를 제어함으로써 화소 전극(600)을 제어하는 박막 트랜지스터가 방사선 투과 또는 바이어스 전압 인가에 의하여 상부에서 발생하는 전계로부터 영향을 받는 것을 효과적으로 방지할 수 있게 된다.
또한, 차폐 전극은 전계에 의한 박막 트랜지스터의 채널 형성을 방지하기 위하여 채널 영역 상에 형성된다. 이때, 차폐 전극의 영역이 데이터 라인과 연결되는 소스 전극이나 화소 전극과 연결되는 드레인 전극 상으로 과도하게 확장되어 형성되는 경우, 차폐 전극과 소스 전극 및 드레인 전극 간에 기생 커패시턴스(capacitance)가 증가하여 노이즈 증가의 원인이 될 수 있다. 따라서, 차폐 전극은 채널 영역 즉, 소스 전극(240)과 드레인 전극(250) 사이에서 활성층(230)이 노출되는 영역을 모두 포함하는 영역 상에 형성되나, 데이터 라인(DL) 상에는 형성되지 않도록 활성층(230), 소스 전극(240) 및 드레인 전극(250)을 포함하는 박막 트랜지스터 영역 내로 그 영역이 제한될 수 있다.
차폐 전극은 적층 배치되는 복수 개의 도전층을 포함할 수 있으며, 여기서 각 도전층은 ITO(Indium Tin Oxide) 등의 투명 전극으로 형성되거나, 예컨대 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 몰리브덴(Mo), 알루미늄 합금(AlNd), 크롬(Cr) 또는 티타늄(Ti) 중 적어도 어느 하나의 금속 물질 또는 그 합금 계열의 금속 물질로 형성될 수 있다. 이때, 각 도전층 사이에는, 예컨대 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등으로 형성되는 절연층이 각각 개재될 수 있다.
즉, 차폐 전극은 제1 차폐 전극층(410); 상기 제1 차폐 전극층(410) 상에 형성되는 중간 절연층(420); 및 상기 중간 절연층(420) 상에 형성되는 제2 차폐 전극층(430);을 포함할 수 있다. 여기서, 제1 차폐 전극층(410)은 박막 트랜지스터와 가장 인접한 하부의 도전층을 의미하며, 제2 차폐 전극층(430)은 화소 전극(600)과 가장 인접한 상부의 도전층을 의미한다. 도면에서는 두 개의 도전층이 적층되어 형성되는 차폐 전극을 실시 예로 도시하였으나, 복수 개의 도전층이 적층되어 차폐 전극을 형성하는 경우 제1 차폐 전극층(410)과 제2 차폐 전극층(430) 사이에 배치되는 복수 개의 차폐 전극층을 더 포함할 수 있음은 물론이다.
여기서, 제1 차폐 전극층(410) 및 제2 차폐 전극층(430) 중 적어도 하나는 별도의 전압 인가 배선(미도시)와 연결되어 전압이 인가되거나, 제1 차폐 전극층(410) 및 제2 차폐 전극층(430) 중 적어도 하나는 접지(GND)될 수 있다. 이와 같이 제1 차폐 전극층(410) 및 제2 차폐 전극층(430)을 포함하는 복수의 도전층을 적층하여 차폐 전극을 형성하는 경우, 각각의 도전층을 접지하거나 각각의 도전층에 임의의 전압을 인가하여 박막 트랜지스터 영역의 상부에 인위적으로 전계를 형성할 수 있게 되며, 방사선 투과 또는 바이어스 전압 인가가 박막 트랜지스터에 미치는 영향을 조절할 수 있게 된다.
여기서, 상기 제1 차폐 전극층(410)은 접지되거나 상기 박막 트랜지스터의 활성층(230)과 동일한 극성의 전압이 인가될 수 있다.
이를 보다 상세하게 설명하면, 박막 트랜지스터가 p형 박막 트랜지스터인 경우, 즉 박막 트랜지스터의 활성층(230)이 p형 반도체로 형성되는 경우 박막 트랜지스터와 인접한 제1 차폐 전극층(410)은 접지(GND)되거나 p형 반도체와 동일한 극성인 양(+)의 값을 가지는 전압이 인가될 수 있다. 이는, 제1 차폐 전극층(410)에 음(-)의 값을 가지는 전압이 인가되면, 하부에 위치하는 박막 트랜지스터의 활성층(230) 간에 채널이 형성되어 노이즈가 증가하게 되는 것을 방지하기 위함이다.
반면, 박막 트랜지스터가 n형 박막 트랜지스터인 경우, 즉 박막 트랜지스터의 활성층(230)이 n형 반도체로 형성되는 경우 박막 트랜지스터와 인접한 제1 차폐 전극층(410)은 접지(GND)되거나 n형 반도체와 동일한 극성인 음(-)의 값을 가지는 전압이 인가될 수 있다. 이는, 제1 차폐 전극층(410)에 양(+)의 값을 가지는 전압이 인가되면, 하부에 위치하는 박막 트랜지스터의 활성층(230) 간에 채널이 형성되어 노이즈가 증가하게 되는 것을 방지하기 위함이다.
또한, 제2 차폐 전극층(430)은 접지(GND)될 수 있다. 즉, 화소 전극(600)과 인접한 제2 차폐 전극층(430)을 접지(GND)시키는 경우, 접지된 제2 차폐 전극층(430)에 의하여 박막 트랜지스터의 채널 영역이 차폐되어 방사선 광 여기에 의하여 축적된 전하에 의한 화소 전극(600)의 전압 상승으로부터 발생하는 높은 전계로부터 박막 트랜지스터를 효과적으로 보호할 수 있게 된다.
즉, 박막 트랜지스터의 채널 영역을 차폐하기 위한 차폐 전극을 제1 차폐 전극층(410)과 제2 차폐 전극층(430)을 포함하는 복수 개의 도전층으로 형성함으로써, 방사선 투과 또는 바이어스 전압 인가에 의하여 박막 트랜지스터 상부로부터 제1 차폐 전극층(410)의 하부로 직접 전기장이 형성되는 것을 방지할 수 있을 뿐만 아니라, 제2 차폐 전극층(430)에 의하여 형성되는 전기장 또한 제1 차폐 전극층(410)으로 분산시킬 수 있어 제1 차폐 전극층(410)의 하부는 전기장이 거의 형성되지 않는 안정적인 상태를 유지할 수 있다. 이에 화소 전극(600)에 축적된 전하나 바이어스 전압 인가에 영향을 받지 않고 박막 트랜지스터가 일정한 동작 특성을 유지할 수 있어 양질의 신호 전송이 가능하게 된다.
전술한 바와 같이, 박막 트랜지스터의 활성층(230) 간에 채널이 형성되는 것을 방지하기 위하여 제1 차폐 전극층(410) 및 제2 차폐 전극층(430)은 모두 접지되어 동일한 전위를 가질 수도 있으나, 제2 차폐 전극층(430)은 접지 상태를 유지함과 동시에, 제1 차폐 전극층(410)에는 전술한 바와 같이 박막 트랜지스터의 활성층(230)의 종류에 따라 양(+)의 값 또는 음(-)의 값을 가지는 전압을 인가하여 제1 차폐 전극층(410)의 전위와 제2 차폐 전극층(430)의 전위가 서로 다른 값을 가지도록 구성하는 경우 박막 트랜지스터의 채널 영역을 보다 효율적으로 차폐할 수 있다.
즉, 박막 트랜지스터의 활성층(230)이 p형 반도체로 형성되는 경우 제2 차폐 전극층(430)을 접지시키고 제1 차폐 전극층(410)에 양(+)의 값을 가지는 전압을 인가하게 되면, 외부 전계를 차단하기 위하여 접지된 제2 차폐 전극층(430)에 의하여 박막 트랜지스터 영역을 보호하고, 제1 차폐 전극층(410)에 의하여 양(+)의 전압이 인가된 상태의 추가적인 게이트 전극(210)을 구비하는 효과를 얻을 수 있어 외부 전계에 의하여 박막 트랜지스터의 활성층(230)에 채널이 형성되는 것을 효과적으로 방지할 수 있게 된다. 이는 박막 트랜지스터의 활성층(230)이 n형 반도체로 형성되는 경우 제2 차폐 전극층(430)을 접지시키고 제1 차폐 전극층(410)에 음(-)의 값을 가지는 전압을 인가하는 경우도 마찬가지이다.
또한, 제1 차폐 전극층(410)에 인가되는 전압은 박막 트랜지스터의 구동 중에 변화될 수 있다. 즉, p형 반도체로 형성되는 박막 트랜지스터가 오프(OFF) 상태에서는 제1 차폐 전극층(410)은 채널 형성을 방지하기 위하여 접지되거나 양(+)의 값을 가지는 전압이 인가될 수 있으나, 박막 트랜지스터가 온(ON) 상태에서는 오프(OFF) 상태에서와 다른 값을 가지는 전압을 인가하여 스위칭 소자로서의 박막 트랜지스터의 구동 능력을 향상시킬 수 있다. 또한, n형 반도체로 형성되는 박막 트랜지스터의 경우에도, 오프(OFF) 상태와 온(ON) 상태에서 제1 차폐 전극층(410)에 인가되는 전압을 변화시켜 동일하게 적용할 수 있음은 물론이다.
상기와 같이 차폐 전극이 박막 트랜지스터의 채널 영역을 차폐하기 위하여, 제1 차폐 전극층(410) 및 제2 차폐 전극층(430)은 박막 트랜지스터의 채널 영역 상에 형성되며, 제1 차폐 전극층(410) 및 제2 차폐 전극층(430)은 별도의 전압 인가 배선 또는 접지 배선에 각각 연결될 수 있다. 도시되지는 않았으나, 제1 차폐 전극층(410) 및 제2 차폐 전극층(420)의 접지 또는 전압 인가를 위한 배선은 필 팩터(fill-factor)를 향상시키고, 데이터 라인(DL) 또는 화소 전극(600) 사이에서 기생 커패시턴스(capacitance)의 발생을 억제하기 위하여 데이터 라인(DL) 및 화소 전극(600)과 각각 중첩되지 않도록 형성함이 바람직하다.
제1 차폐 전극층(410)은 박막 트랜지스터의 채널 영역, 즉 소스 전극(240)과 드레인 전극(250) 사이에서 활성층(230)이 노출되는 영역 상에 형성된다. 즉, 박막 트랜지스터의 활성층(230)이 노출되는 영역이 상부로부터 전부 차폐되도록 제1 차폐 전극층(410)을 형성함으로써 하부에 위치하는 박막 트랜지스터의 활성층(230) 간에 채널이 형성되어 노이즈가 증가하는 것을 보다 확실하게 방지할 수 있다.
또한, 제2 차폐 전극층(430)은 상부에서 보았을 때, 제1 차폐 전극층이 모두 포함되도록 제1 차폐 전극층(410)보다 넓거나 같은 면적을 가지도록 형성할 수 있다. 이 경우, 화소 전극(600)에 축적된 전하나 바이어스 전압 인가에 의하여 형성되는 전계가 제1 차폐 전극에 영향을 미치는 것을 제2 차폐 전극층(430)에 의하여 최소화할 수 있게 된다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 방사선 감지 소자는 제1 절연층(300) 상에 형성되는 용량 전극(470)을 더 포함하고, 제1 차폐 전극층(410) 및 제2 차폐 전극층(430) 중 적어도 하나는 상기 용량 전극(470)과 연결되어 형성될 수 있다.
즉, 방사선 감지 소자는 화소 전극(600)에 축적된 전하를 저장하기 위하여 제1 절연층(300) 상에 형성되는 용량 전극(470)을 더 포함할 수 있다. 용량 전극(470)은 게이트 절연막(220) 상에 형성되는 접지 배선(270)에 연결될 수 있으며, 이 경우 용량 전극(470)은 제1 절연층(300)을 관통하는 비아 홀을 통하여 접지 배선(270)에 연결될 수 있다.
일반적으로 용량 전극(470)은 접지 배선(270)과 연결되어 화소 전극(600)과 스토리지 커패시터를 형성하게 되는데, 이러한 용량 전극(470)을 제1 차폐 전극층(410) 또는 제2 차폐 전극층(430)과 연결되도록 일체로 형성할 수 있다. 차폐 전극에 전원이 인가되는 경우 이에 의한 노이즈 발생을 방지하기 위하여 차폐 전극의 영역이 제한될 필요가 있으나, 차폐 전극이 접지되는 경우 이러한 노이즈 발생 가능성은 낮아진다.
전술한 바와 같이 박막 트랜지스터를 보호하기 위하여 제2 차폐 전극층(430)은 접지될 수 있다. 따라서, 제2 차폐 전극층(430)은 용량 전극(470)과 연결되도록 일체로 형성될 수 있으며, 이 경우 제2 차폐 전극층(430)에는 별도의 전압 인가 배선과 연결될 필요 없이 용량 전극(470)과 연결되는 접지 배선(270)에 의하여 접지될 수 있게 된다.
제2 절연층(500)은 차폐 전극 상에 형성된다. 제2 절연층(500)은, 예컨대 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등을 이용하여 박막 트랜지스터 상에 소정 두께로 형성될 수 있음은 제1 절연층(300)의 경우와 동일하다.
화소 전극(600)은 박막 트랜지스터의 일 전극, 예를 들어 드레인 전극(250)과 연결되도록 제2 절연층(500) 상에 형성된다. 화소 전극(600)은 ITO(Indium Tin Oxide) 등의 투명 전극으로 형성되거나, 예컨대 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 몰리브덴(Mo), 알루미늄 합금(AlNd), 크롬(Cr) 또는 티타늄(Ti) 중 적어도 어느 하나의 금속 물질 또는 그 합금 계열의 금속 물질로 형성될 수 있다.
여기서, 화소 전극(600)은 제1 절연층(300) 및 제2 절연층(500)을 관통하는 비아 홀을 통하여 박막 트랜지스터의 일 전극 즉, 드레인 전극(250)과 연결될 수 있다. 또한, 제2 차폐 전극층(430)과 용량 전극(470)의 형성 과정에서 제1 절연층(300)을 관통하는 비아 홀을 통하여 접속 전극(450)을 형성하고, 화소 전극(600)의 형성시에 제2 절연층(500)을 관통하는 비아 홀을 통하여 화소 전극(600)과 접속 전극(450)을 연결할 수 있다. 이 경우 접속 전극(450)은 제2 차폐 전극층(430) 및 용량 전극(470)과 분리되어 형성된다.
변환층(700)은 화소 전극(600) 상에 형성되며, 상기 변환층(700) 상에는 바이어스 전극(800)이 형성된다. 변환층(700)은 입사되는 전자기파 등의 외부 신호 강도에 비례하여 내부적으로 전기적인 신호 즉, 전자-정공 쌍을 형성한다. 변환층(700)은 외부 신호, 특히 방사선을 직접 전기적인 신호로 변환하도록 셀레늄(selenium) 등으로 형성되거나, 신틸레이터 등의 형광체에 의하여 방사선으로부터 유도된 빛을 전기적인 신호로 변환하는 포토 다이오드 등으로 형성될 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 방사선 감지 소자를 개략적으로 나타내는 평면도이고, 도 6은 도 5의 방사선 감지 소자를 B-B' 선을 따라 절단한 모습을 개략적으로 나타내는 단면도이다.
도 5 및 도 6을 참조하면, 본 발명의 다른 실시 예에 따른 방사선 감지 소자는 기판(100); 상기 기판(100) 상에 형성되는 박막 트랜지스터; 상기 박막 트랜지스터 상에 형성되는 제1 절연층(300); 적어도 일부의 영역이 상기 박막 트랜지스터의 채널 영역 상에 위치하도록 상기 제1 절연층(300) 상에 형성되는 차폐 전극; 상기 차폐 전극 상에 형성되는 제2 절연층(500); 상기 박막 트랜지스터의 일 전극에 연결되도록 상기 제2 절연층(500) 상에 형성되는 화소 전극(600); 상기 제2 절연층(500) 상에 형성되는 바이어스 전극(800); 및 상기 화소 전극(600) 및 바이어스 전극(800) 상에 형성되는 변환층(700);을 더 포함한다.
여기서, 화소 전극(600) 및 바이어스 전극(800)은 제2 절연층(500) 상에 각각 형성되며, 도전층을 패터닝하여 제2 절연층(500) 상에 동시에 형성되거나 제2 절연층(500) 상의 동일 평면에 형성될 수 있으며, 화소 전극(600) 및 바이어스 전극(800)과 변환층(700) 사이에는 유기 절연층(900)이 더 형성될 수 있다.
본 발명의 다른 실시 예(수평형)에 따른 기판(100), 박막 트랜지스터, 제1 절연층(300), 차폐 전극 및 제2 절연층(500)의 경우, 전술한 본 발명의 일 실시 예(수직형)와 동일한 구성을 가지므로 중복되는 설명은 생략하기로 한다.
화소 전극(600) 및 바이어스 전극(800)은 제2 절연층(500) 상에 형성되며, 상기 화소 전극(600) 및 바이어스 전극(800)은 제2 절연층(500) 상에서 상호 이격되는 다양한 패턴으로 형성될 수 있다.
또한, 상기 화소 전극(600) 및 바이어스 전극(800)은 인터디지털(interdigital) 전극 구조로 형성될 수 있다. 인터디지털 전극 구조에서 화소 전극(600)은 상호 이격되는 적어도 두 개의 핑거(finger)를 가지며 각 핑거의 일단은 전기적으로 접속되도록 형성된다. 바이어스 전극(800) 역시, 상호 이격되는 적어도 두 개의 핑거를 가지며 각 핑거의 일단이 전기적으로 접속되도록 형성된다.
한편, 화소 전극(600)의 핑거와 바이어스 전극(800)의 핑거는 교호 배치된다. 즉, 화소 전극(600)의 핑거는 서로 이격되게 배치되므로, 화소 전극(600)의 핑거 사이에 형성되는 이격 공간에 바이어스 전극(800)의 핑거가 각각 삽입되어 배치됨으로써, 화소 전극(600)의 핑거와 바이어스 전극(800)의 핑거는 교호 배치될 수 있다. 여기서, 화소 전극(600) 및 바이어스 전극(800)의 핑거의 개수는 화소 전극(600) 및 바이어스 전극(800) 간의 요구되는 커패시턴스 값에 따라 가감될 수 있음은 물론이다.
화소 전극(600) 및 바이어스 전극(800) 상에는 유기 절연층(900)이 형성될 수 있다. 유기 절연층(900)은 예컨대 폴리아미드(polyamide), 폴리이미드(polyimide), 폴리에스테르(polyester), 폴리비닐 피롤리돈(polyvinyl pyrrolidone) 등의 유기 재료를 사용할 수 있으며, 변환층(700)과 화소 전극(600) 및 바이어스 전극(800)이 직접 접촉하는 것을 방지하여 누설 전류를 감소시키기 위하여 사용될 수 있다.
변환층(700)은 화소 전극(600) 및 바이어스 전극(800) 상에 형성되며, 유기 절연층(900)을 포함하는 경우 변환층(700)은 유기 절연층(900) 상에 형성될 수 있다. 변환층(700)은 입사되는 전자기파 등의 외부 신호 강도에 비례하여 내부적으로 전기적인 신호 즉, 전자-정공 쌍을 형성하며, 외부 신호, 특히 방사선을 직접 전기적인 신호로 변환하도록 셀레늄(selenium) 등으로 형성되거나, 신틸레이터 등의 형광체에 의하여 방사선으로부터 유도된 빛을 전기적인 신호로 변환하는 포토 다이오드 등으로 형성될 수 있음은 전술한 바와 같다.
본 발명의 다른 실시예에 따른 방사선 감지 소자의 경우, 제2 절연층(500) 상에 화소 전극(600) 및 바이어스 전극(800)을 동시에 패턴 형성함으로써 제조 공정을 단순화할 수 있으며, 화소 전극(600) 및 바이어스 전극(800) 사이의 거리를 조절하여 인가되는 전압을 증가시킴에 따라 전하 취득 효율을 향상시킬 수 있다.
그러나, 이 경우 박막 트랜지스터의 상부에는 수직형의 방사선 감지 소자의 경우의 수십 배에 이르는 매우 높은 전압이 인가되어 박막 트랜지스터로 전계가 침투하여 동작 특성에 영향을 미치는 문제점이 매우 심각하다. 따라서, 박막 트랜지스터의 채널 영역 상에 부유(floating) 또는 접지되거나 임의의 전압이 인가되는 별도의 차폐 전극을 구비하고 차폐 전극의 전위를 제어함으로써, 고전압 인가에 의하여 박막 트랜지스터 상부로부터 차폐 전극의 하부로 직접 전기장이 형성되는 것을 보다 효과적으로 방지할 수 있다.
또한, 수직형에 비해 고전압이 인가되는 수평형의 방사선 감지 소자의 경우 고전압 인가에 의한 전계 침투를 방지할 필요성이 보다 크게 요구되며, 본 발명의 실시 예에서와 같이 차폐 전극을 각각 일정 전위를 가지는 1 차폐 전극층(410)과 제2 차폐 전극층(430)을 포함하는 복수 개의 도전층으로 형성하여 박막 트랜지스터가 일정한 동작 특성을 유지할 수 있게 되며, 양질의 신호 전송을 가능하게 한다.
또한, 본 발명의 다른 실시 예의 경우, 화소 전극(600)은 박막 트랜지스터의 영역을 제외한 영역에 형성될 수 있다. 수직형의 방사선 감지 소자의 경우 필-팩터(fill-factor)를 향상시키고 박막 트랜지스터의 상부에 존재하는 전하까지도 외부의 영상 처리 소자로 이동시키기 위하여 박막 트랜지스터의 상부에 위치하는 영역까지 화소 전극(600)을 연장시키는 머쉬룸(Mush Room) 구조를 사용하고 있다. 그러나, 수평형의 방사선 감지 소자의 경우 전술한 바와 같이 수직형의 방사선 감지 소자에 비해 훨씬 높은 전압이 인가된다. 따라서, 수평형의 방사선 감지 소자의 경우 박막 트랜지스터의 영역을 제외한 영역에만 화소 전극(600)을 형성하여, 이와 같은 고전압에 의한 박막 트랜지스터의 영향을 최소화할 수 있다.
이하에서, 본 발명의 실시 예에 따른 방사선 감지 소자의 제조 방법을 상세하게 설명하기로 한다.
도 7은 본 발명의 일 실시 예에 따른 방사선 감지 소자의 제조 방법을 설명하기 위한 단면도이고, 도 8은 본 발명의 다른 실시 예에 따른 방사선 감지 소자의 제조 방법을 설명하기 위한 단면도이다.
도 7 및 도 8을 참조하면, 본 발명의 실시 예에 따른 방사선 감지 소자의 제조 방법은 기판(100)을 마련하는 과정; 상기 기판(100) 상에 박막 트랜지스터를 형성하는 과정; 상기 박막 트랜지스터 상에 제1 절연층(300)을 형성하는 과정; 적어도 일부의 영역이 상기 박막 트랜지스터의 채널 영역 상에 위치하도록 상기 제1 절연층(300) 상에 차폐 전극을 형성하는 과정; 상기 차폐 전극 상에 제2 절연층(500)을 형성하는 과정; 상기 박막 트랜지스터의 일 전극에 연결되도록 상기 제2 절연층(500) 상에 화소 전극(600)을 형성하는 과정;을 포함한다.
먼저, 도 7에 도시된 본 발명의 일 실시 예에 따른 방사선 감지 소자(수직형)의 제조 방법의 경우 유리(glass) 등의 투명 기판을 마련하고, 기판(100) 상에 박막 트랜지스터를 형성한다(도 7(a)).
박막 트랜지스터는 기판(100) 상에 게이트 전극(210)을 패터닝하여 형성하고, 상기 게이트 전극(210)을 덮도록 게이트 절연막(220)을 형성한다. 이어 게이트 전극(210) 상부의 게이트 절연막(220) 위에 섬 모양으로 활성층(230)을 형성하고, 상기 활성층(230)의 양 단부에 각각 접속되도록 소스 전극(240) 및 드레인 전극(250)을 형성한다. 소스 전극(240) 및 드레인 전극(250)은 데이터 라인(DL)의 패턴을 형성할 때, 동시에 패터닝되어 형성될 수 있으며, 화소 전극(600)이 형성되는 영역을 가로질러 접지 배선(270)과 동시에 패터닝되어 형성될 수 있다. 접지 배선(270)은 게이트 절연막(220) 상의 데이터 라인(DL)과 대략 평행하게 배열되도록 형성될 수 있다.
이후, 박막 트랜지스터 및 접지 배선(270)이 형성된 기판(100) 상에 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등으로 형성되는 제1 절연층(300)을 형성하고, 적어도 일부의 영역이 박막 트랜지스터의 채널 영역 상에 위치하도록 제1 절연층(300) 상에 차폐 전극을 형성한다.
여기서, 차폐 전극을 형성하는 과정은, 제1 절연층(300) 상에 제1 차폐 전극층(410)을 형성하는 과정; 상기 제1 차폐 전극층(410) 상에 중간 절연층(420)을 형성하는 과정; 및 상기 중간 절연층(420) 상에 제2 차폐 전극층(430)을 형성하는 과정을 포함할 수 있다.
제1 차폐 전극층(410)을 형성하는 과정은 제1 절연층(300) 상에 박막 트랜지스터의 소스 전극(240)과 드레인 전극(250) 사이에서 활성층(230)이 노출되는 영역을 모두 포함하도록 도전층, 예를 들어 ITO 막 등을 패터닝하여 제1 차폐 전극층(410)을 형성한다(도 7(b)).
이후, 제1 차폐 전극층(410) 상에 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등으로 형성되는 중간 절연층(420)을 형성하고, 제1 차폐 전극층(410)의 영역을 모두 포함하도록 도전층, 예를 들어 ITO 막 등을 패터닝하여 제2 차폐 전극층(430)을 형성한다.
여기서, 제2 차폐 전극층(430)은 박막 트랜지스터의 드레인 전극(250) 및 접지 배선(270)의 일부가 노출되도록 제1 절연층(300) 및 중간 절연층(420)을 관통하여 비아 홀을 형성하고, 그 위에 ITO 막 등을 패터닝하여 형성될 수 있다. 즉, 화소 전극(600)에 축적되는 전하를 저장하기 위하여 제1 절연층(300) 상의 중간 절연층(420) 상부에 형성되는 용량 전극(470)을 더 포함할 수 있으며, 이 경우 용량 전극(470)은 접지 배선(270)의 일부를 노출시키는 비아 홀을 통하여 접지 배선(270)과 연결된다. 또한, 화소 전극(600)의 연결 단자로 기능하는 접속 전극(450)을 더 포함할 수도 있으며, 접속 전극(450)은 드레인 전극(250)의 일부를 노출시키는 비아 홀을 통하여 드레인 전극(250)과 연결된다. 이때, 제2 차폐 전극층(430), 접속 전극(450) 및 용량 전극(470)은 ITO 막 등을 패터닝하여 동시에 형성될 수 있다(도 7(c)).
이후, 차폐 전극, 접속 전극(450) 및 용량 전극(470)이 형성된 기판(100) 상에 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등으로 형성되는 제2 절연층(500)을 형성한다. 또한, 박막 트랜지스터의 드레인 전극(250)과 연결되어 있는 접속 전극(450)이 노출되도록 제2 절연층(500)에 비아 홀을 형성하고, 그 위에 ITO 막 등을 패터닝하여 화소 전극(600)을 형성한다(도 7(d)).
상기와 같이, 박막 트랜지스터가 위치하는 영역을 차폐하기 위한 차폐 전극을 제1 차폐 전극층(410)과 제2 차폐 전극층(430)을 포함하는 복수 개의 도전층으로 형성함으로써, 방사선 투과 또는 바이어스 전압 인가에 의하여 박막 트랜지스터 상부로부터 제1 차폐 전극층(410)의 하부로 직접 전기장이 형성되는 것을 방지할 수 있을 뿐만 아니라, 제2 차폐 전극층(430)에 의하여 형성되는 전기장 또한 제1 차폐 전극층(410)으로 분산시킬 수 있어 제1 차폐 전극층(410)의 하부는 전기장이 거의 형성되지 않는 안정적인 상태를 유지할 수 있다. 이에 화소 전극(600)에 축적된 전하나 바이어스 전압 인가에 영향을 받지 않고 박막 트랜지스터가 일정한 동작 특성을 유지할 수 있어 양질의 신호 전송이 가능하게 된다.
이어, 화소 전극(600)이 형성된 기판(100) 상에 외부 신호를 전기적인 신호로 변환하기 위한 변환층(700)을 형성한다. 변환층(700)은 방사선을 직접 전기적인 신호로 변환하도록 셀레늄(selenium) 등으로 형성되거나, 방사선으로부터 유도된 빛을 전기적인 신호로 변환하는 포토 다이오드 등으로 형성될 수 있으며, 상기 변환층(700) 상에는 전압을 인가하기 위한 바이어스 전극(800)을 형성한다.
도 8에 도시된 본 발명의 다른 실시 예에 따른 방사선 감지 소자(수평형)의 제조 방법의 경우 전술한 방사선 감지 소자(수직형)의 제조 방법에서 제2 절연층(500)을 형성하는 과정까지는 동일한 바, 이와 중복되는 설명은 생략하기로 한다(도 8(a), 도 8(b)). 또한, 도 8(c)는 용량 전극(470)을 형성하지 않는 실시 예를 도시하고 있으나, 용량 전극(470)은 화소 전극(600)에 축적되는 전하를 저장하기 위하여 선택적으로 구비될 수 있는 것으로써, 본 발명의 다른 실시 예에 따른 방사선 감지 소자의 경우에도 수직형 방사선 감지 소자의 경우와 동일하게 접지 배선(270) 및 용량 전극(470)을 형성하는 과정이 포함될 수 있음은 물론이다.
본 발명의 다른 실시 예에 따르면, 화소 전극(600)은 제2 절연층(500) 상에 형성되며, 전압을 인가하기 위한 바이어스 전극(800) 또한 제2 절연층(500) 상에 형성된다. 이 경우, 박막 트랜지스터의 드레인 전극(250)과 연결되어 있는 접속 전극(450)이 노출되도록 제2 절연층(500)에 비아 홀을 형성한 후, 그 위에 ITO 막 등을 패터닝하여 화소 전극(600)과 바이어스 전극(800)을 동시에 형성한다(도 8(d)).
여기서, 화소 전극(600) 및 바이어스 전극(800)은 제2 절연층(500) 상에 형성되는 ITO 막 등의 도전층을 인터디지털(interdigital) 전극 구조로 패터닝하여 동시에 형성될 수 있으며, 이와 같이 제2 절연층(500) 상에 화소 전극(600) 및 바이어스 전극(800)을 형성하는 경우, 제조 공정을 단순화할 수 있을 뿐만 아니라 화소 전극(600) 및 바이어스 전극(800) 사이의 거리를 조절하여 인가되는 전압을 증가시킴에 따라 전하 취득 효율을 향상시킬 수 있음은 전술한 바와 같다.
이어, 화소 전극(600) 및 바이어스 전극(800)이 인터디지털(interdigital) 전극 구조로 형성된 기판(100) 상에 폴리아미드(polyamide), 폴리이미드(polyimide), 폴리에스테르(polyester), 폴리비닐 피롤리돈(polyvinyl pyrrolidone) 등의 유기 재료를 사용하여 유기 절연층(900)을 형성하고, 상기 유기 절연층(900) 상에는 변환층(700)을 형성한다. 유기 절연층(900)은 변환층(700)과 화소 전극(600) 및 바이어스 전극(800)이 직접 접촉하는 것을 방지하여 누설 전류를 감소시키기 위하여 사용되며, 변환층(700)은 방사선을 직접 전기적인 신호로 변환하도록 셀레늄(selenium) 등으로 형성되거나, 방사선으로부터 유도된 빛을 전기적인 신호로 변환하는 포토 다이오드 등으로 형성될 수 있음은 전술한 바와 같다.
상기에서, 본 발명의 바람직한 실시 예가 특정 용어들을 사용하여 설명 및 도시되었지만 그러한 용어는 오로지 본 발명을 명확하게 설명하기 위한 것일 뿐이며, 본 발명의 실시 예 및 기술된 용어는 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고서 여러 가지 변경 및 변화가 가해질 수 있는 것은 자명한 일이다. 이와 같이 변형된 실시 예들은 본 발명의 사상 및 범위로부터 개별적으로 이해되어져서는 안 되며, 본 발명의 청구범위 안에 속한다고 해야 할 것이다.
100: 기판 210: 게이트 전극
220: 게이트 절연막 230: 활성층
240: 소스 전극 250: 드레인 전극
270: 접지 배선 300: 제1 절연층
410: 제1 차폐 전극층 420: 중간 절연층
430: 제2 차폐 전극층 450: 접속 전극
470: 용량 전극 500: 제2 절연층
600: 화소 전극 700: 변환층
800: 바이어스 전극 900: 유기 절연층

Claims (15)

  1. 기판;
    상기 기판 상에 형성되는 박막 트랜지스터;
    상기 박막 트랜지스터 상에 형성되는 제1 절연층;
    적어도 일부의 영역이 상기 박막 트랜지스터의 채널 영역 상에 위치하도록 상기 제1 절연층 상에 형성되는 차폐 전극;
    상기 차폐 전극 상에 형성되는 제2 절연층; 및
    상기 박막 트랜지스터의 일 전극에 연결되도록 상기 제2 절연층 상에 형성되는 화소 전극;을 포함하고,
    상기 차폐 전극은 적층 배치되는 복수 개의 도전층을 포함하는 방사선 감지 소자.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 화소 전극 상에 형성되는 변환층; 및
    상기 변환층 상에 형성되는 바이어스 전극;을 더 포함하는 방사선 감지 소자.
  4. 청구항 1에 있어서,
    상기 제2 절연층 상에 형성되는 바이어스 전극; 및
    상기 화소 전극 및 바이어스 전극 상에 형성되는 변환층;을 더 포함하는 방사선 감지 소자.
  5. 청구항 1, 청구항 3 및 청구항 4 중 어느 한 항에 있어서,
    상기 차폐 전극은,
    제1 차폐 전극층;
    상기 제1 차폐 전극층 상에 형성되는 중간 절연층; 및
    상기 중간 절연층 상에 형성되는 제2 차폐 전극층;을 포함하는 방사선 감지 소자.
  6. 청구항 5에 있어서,
    상기 제1 차폐 전극층 및 제2 차폐 전극층 중 적어도 하나에는 전압이 인가되는 방사선 감지 소자.
  7. 청구항 5에 있어서,
    상기 제1 차폐 전극층 및 제2 차폐 전극층 중 적어도 하나는 접지되는 방사선 감지 소자.
  8. 청구항 5에 있어서,
    상기 제1 차폐 전극층 및 제2 차폐 전극층은 서로 다른 전위를 가지는 방사선 감지 소자.
  9. 청구항 5에 있어서,
    상기 제1 차폐 전극층은 접지되거나 상기 박막 트랜지스터의 활성층과 동일한 극성의 전압이 인가되는 방사선 감지 소자.
  10. 청구항 5에 있어서,
    상기 제1 절연층 상에 형성되는 용량 전극을 더 포함하고,
    상기 제1 차폐 전극층 및 제2 차폐 전극층 중 적어도 하나는 상기 용량 전극과 연결되어 형성되는 방사선 감지 소자.
  11. 기판을 마련하는 과정;
    상기 기판 상에 박막 트랜지스터를 형성하는 과정;
    상기 박막 트랜지스터 상에 제1 절연층을 형성하는 과정;
    적어도 일부의 영역이 상기 박막 트랜지스터의 채널 영역 상에 위치하도록 상기 제1 절연층 상에 차폐 전극을 형성하는 과정;
    상기 차폐 전극 상에 제2 절연층을 형성하는 과정; 및
    상기 제1 절연층 및 제2 절연층을 관통하는 비아 홀을 통하여 상기 박막 트랜지스터의 일 전극에 연결되도록 상기 제2 절연층 상에 화소 전극을 형성하는 과정;을 포함하고,
    상기 차폐 전극은 적층 배치되는 복수 개의 도전층을 포함하는 방사선 감지 소자의 제조 방법.
  12. 청구항 11에 있어서,
    상기 화소 전극 상에 변환층을 형성하는 과정; 및
    상기 변환층 상에 바이어스 전극을 형성하는 과정;을 더 포함하는 방사선 감지 소자의 제조 방법.
  13. 청구항 11에 있어서,
    상기 제2 절연층 상에 바이어스 전극을 형성하는 과정; 및
    상기 화소 전극 및 바이어스 전극 상에 변환층을 형성하는 과정;을 더 포함하는 방사선 감지 소자의 제조 방법.
  14. 청구항 11 내지 청구항 13 중 어느 한 항에 있어서,
    상기 차폐 전극을 형성하는 과정은,
    상기 제1 절연층 상에 제1 차폐 전극층을 형성하는 과정;
    상기 제1 차폐 전극층 상에 중간 절연층을 형성하는 과정; 및
    상기 중간 절연층 상에 제2 차폐 전극층을 형성하는 과정;을 포함하는 방사선 감지 소자의 제조 방법.
  15. 청구항 14에 있어서,
    상기 제1 절연층 상에 용량 전극을 형성하는 과정을 더 포함하고,
    상기 제1 차폐 전극층 및 제2 차폐 전극층 중 적어도 하나는 상기 용량 전극과 연결되도록 형성되는 방사선 감지 소자의 제조 방법.
KR1020160110215A 2016-08-29 2016-08-29 방사선 감지 소자 및 이의 제조 방법 Expired - Fee Related KR101815279B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160110215A KR101815279B1 (ko) 2016-08-29 2016-08-29 방사선 감지 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160110215A KR101815279B1 (ko) 2016-08-29 2016-08-29 방사선 감지 소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR101815279B1 true KR101815279B1 (ko) 2018-01-04

Family

ID=60997674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160110215A Expired - Fee Related KR101815279B1 (ko) 2016-08-29 2016-08-29 방사선 감지 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101815279B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110721416A (zh) * 2018-07-16 2020-01-24 慧理示先进技术公司 辐射成像系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033002A (ja) 2003-07-14 2005-02-03 Toshiba Corp 放射線検出器およびその製造方法
JP2010223922A (ja) 2009-03-25 2010-10-07 Hamamatsu Photonics Kk Ｘ線撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033002A (ja) 2003-07-14 2005-02-03 Toshiba Corp 放射線検出器およびその製造方法
JP2010223922A (ja) 2009-03-25 2010-10-07 Hamamatsu Photonics Kk Ｘ線撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110721416A (zh) * 2018-07-16 2020-01-24 慧理示先进技术公司 辐射成像系统

Similar Documents

Publication Publication Date Title
KR102461817B1 (ko) 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법
US7902512B1 (en) Coplanar high fill factor pixel architecture
KR101318052B1 (ko) 엑스레이 검출용 포토다이오드 및 이의 제조방법
US20140151769A1 (en) Detection apparatus and radiation detection system
KR102424552B1 (ko) 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법
US9299737B2 (en) Image pickup device, method of manufacturing the same, and image pickup display system
KR100577410B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
CN103887316A (zh) 一种图像传感器
US11011665B2 (en) Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same
KR20030006408A (ko) Ｘ선 센서용 스위칭소자 및 그 제조방법
EP2023163A2 (en) Image detecion device
US20160190202A1 (en) X-ray image sensor substrate
KR100443902B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR102752787B1 (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기
KR101815279B1 (ko) 방사선 감지 소자 및 이의 제조 방법
US12196896B2 (en) Detection panel, method for manufacturing the same and flat panel detector
US12021092B2 (en) Flat panel detector substrate and manufacturing method thereof, and flat panel detector
JP2009272452A (ja) 固体撮像装置
KR102608581B1 (ko) 고해상도 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 고해상도 디지털 엑스레이 검출기
KR20200078028A (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법
KR102720980B1 (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이를 포함하는엑스레이 검출기
KR20190028195A (ko) 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법
KR101035349B1 (ko) 디지털 엑스-레이 검출기 및 그 제조방법
KR102915447B1 (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기
KR101078695B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20221229

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20221229

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000