KR101801912B1 - 유기 발광 표시 장치 - Google Patents

Abstract

본 발명은, 투과하는 빛의 산란을 억제하여 투과 이미지의 왜곡 현상이 방지된 투명한 유기 발광 표시 장치를 제공하기 위한 것으로, 기판과, 상기 기판 상에 형성되고, 각각 발광되는 제1영역과 외광이 투과되는 제2영역을 갖는 복수의 픽셀과, 상기 각 픽셀의 제1영역에 배치되고 각각 적어도 하나의 박막 트랜지스터를 포함하는 복수의 픽셀 회로부와, 상기 픽셀 회로부를 덮는 제1절연막과, 상기 제1절연막 상에 형성되고 상기 각 픽셀의 제1영역에 서로 독립되도록 배치되며 상기 각 픽셀 회로부와 전기적으로 연결된 복수의 제1전극과, 상기 제1전극의 가장자리를 덮도록 상기 제2절연막 상에 형성되고 광흡수 물질을 포함하며 상기 제2영역에 대응되는 위치에 복수의 제1투과 창을 구비한 제2절연막과, 상기 제1전극 상에 형성된 유기막과, 상기 유기막 및 제2절연막 상에 형성되고 상기 모든 픽셀들에 걸쳐 연결되도록 구비되며 상기 각 픽셀에서 상기 제1영역 및 제2영역에 걸쳐 형성된 제2전극을 포함하는 유기 발광 표시장치에 관한 것이다.

Description

유기 발광 표시 장치{Organic light emitting display device}

본 발명은 유기 발광 표시 장치에 관한 것으로, 보다 상세하게는 투명한 유기 발광 표시장치에 관한 것이다.

유기 발광 표시 장치는 시야각, 콘트라스트(contrast), 응답속도, 소비전력 등의 측면에서 특성이 우수하기 때문에 MP3 플레이어나 휴대폰 등과 같은 개인용 휴대기기에서 텔레비젼(TV)에 이르기까지 응용 범위가 확대되고 있다.

이러한 유기 발광 표시 장치에 대해 장치 내부의 박막 트랜지스터나 유기 발광 소자를 투명한 형태로 만들어 줌으로써, 투명 표시 장치로 형성하려는 시도가 있다.

그런데 이러한 투명 표시 장치에서는, 스위치 오프 상태일 때 반대편에 위치한 사물 또는 이미지가 유기 발광 소자 뿐만 아니라 박막 트랜지스터 및 여러 배선 등의 패턴 및 이들 사이의 공간을 투과해 사용자에게 전달되는 데, 비록 투명 표시 장치라 하더라도 전술한 유기 발광 소자, 박막 트랜지스터 및 배선들 자체의 투과율이 그리 높지 않고, 이들 사이 공간도 매우 적어 전체 디스플레이의 투과율은 높지 못하다.

또한, 전술한 패턴들, 즉, 유기 발광 소자, 박막 트랜지스터 및 배선들의 패턴들에 의해 사용자는 왜곡된 이미지를 전달받게 될 수 있다. 이는 상기 패턴들 사이의 간격이 수백 nm 수준이기 때문에, 가시광 파장과 동일 수준이 되어 투과된 빛의 산란을 야기하게 되기 때문이다.

본 발명은, 투과하는 빛의 산란을 억제하여 투과 이미지의 왜곡 현상이 방지된 투명한 유기 발광 표시 장치를 제공하는 데에 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 기판과, 상기 기판 상에 형성되고, 각각 발광되는 제1영역과 외광이 투과되는 제2영역을 갖는 복수의 픽셀과, 상기 각 픽셀의 제1영역에 배치되고 각각 적어도 하나의 박막 트랜지스터를 포함하는 복수의 픽셀 회로부와, 상기 픽셀 회로부를 덮는 제1절연막과, 상기 제1절연막 상에 형성되고 상기 각 픽셀의 제1영역에 서로 독립되도록 배치되며 상기 각 픽셀 회로부와 전기적으로 연결된 복수의 제1전극과, 상기 제1전극의 가장자리를 덮도록 상기 제2절연막 상에 형성되고 광흡수 물질을 포함하며 상기 제2영역에 대응되는 위치에 복수의 제1투과 창을 구비한 제2절연막과, 상기 제1전극 상에 형성된 유기막과, 상기 유기막 및 제2절연막 상에 형성되고 상기 모든 픽셀들에 걸쳐 연결되도록 구비되며 상기 각 픽셀에서 상기 제1영역 및 제2영역에 걸쳐 형성된 제2전극을 포함하는 유기 발광 표시장치를 제공한다.

본 발명의 다른 특징에 따르면, 상기 제1전극은 광투과 전극으로 구비될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제1전극은 광반사 전극으로 구비 될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제1투과 창은 상기 픽셀별로 독립되게 구비될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제1투과 창은 서로 인접한 적어도 두 개의 픽셀들에 대해 연결되도록 구비될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제2전극은 상기 제1투과 창과 연통된 복수의 제2투과 창을 구비할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제1절연막은 상기 각 제1투과 창과 연통된 복수의 제3투과 창을 구비할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 각 픽셀의 제1영역은 발광 영역과 회로 영역을 포함하고, 상기 박막 트랜지스터는 상기 회로 영역에 배치되며, 상기 제1전극은 상기 발광 영역에 배치되고, 상기 각 픽셀의 상기 발광 영역과 상기 회로 영역은 서로 인접하게 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 각 픽셀의 제1영역은 발광 영역과 회로 영역을 포함하고, 상기 픽셀 회로부는 상기 회로 영역에 배치되며, 상기 제1전극은 상기 발광 영역에 배치되고, 상기 각 픽셀의 상기 발광 영역은 상기 회로 영역을 가릴 수 있도록 상기 회로 영역과 중첩되도록 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 각 픽셀에서 상기 제1전극의 면적은 상기 제1영역의 면적과 동일할 수 있다.

본 발명은 또한 전술한 목적을 달성하기 위하여, 기판과, 상기 기판 상에 형성되고, 각각 발광되는 제1영역과 외광이 투과되는 제2영역을 갖는 복수의 픽셀과, 상기 각 픽셀의 제1영역에 배치되는 복수의 박막 트랜지스터와, 상기 각 픽셀의 제1영역에 서로 독립되도록 배치되고 상기 각 박막 트랜지스터와 전기적으로 연결된 복수의 제1전극과, 상기 제1전극의 가장자리를 덮고 광흡수 물질을 포함하며 상기 제2영역에 대응되는 위치에 복수의 제1투과 창을 구비한 절연막과, 상기 제1전극 상에 형성된 유기막과, 상기 유기막 및 상기 절연막 상에 형성되고 상기 모든 픽셀들에 걸쳐 연결되도록 구비되며 상기 각 픽셀에서 상기 제1영역 및 제2영역에 걸쳐 형성된 제2전극을 포함하는 유기 발광 표시장치를 제공한다.

본 발명의 다른 특징에 따르면, 상기 제1전극은 광투과 전극으로 구비될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제1전극은 광반사 전극으로 구비될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제1투과 창은 상기 픽셀별로 독립되게 구비될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제1투과 창은 서로 인접한 적어도 두 개의 픽셀들에 대해 연결되도록 구비될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제2전극은 상기 각 제1투과 창과 연통된 복수의 제2투과 창을 구비할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 기판 상에 형성된 적어도 하나의 절연막을 더 포함하고, 상기 절연막은 상기 각 제1투과 창과 연통된 복수의 제3투과 창을 구비할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 각 픽셀의 제1영역은 발광 영역과 회로 영역을 포함하고, 상기 박막 트랜지스터는 상기 회로 영역에 배치되며, 상기 제1전극은 상기 발광 영역에 배치되고, 상기 각 픽셀의 상기 발광 영역과 상기 회로 영역은 서로 인접하게 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 각 픽셀의 제1영역은 발광 영역과 회로 영역을 포함하고, 상기 박막 트랜지스터는 상기 회로 영역에 배치되며, 상기 제1전극은 상기 발광 영역에 배치되고, 상기 각 픽셀의 상기 발광 영역은 상기 회로 영역을 가릴 수 있도록 상기 회로 영역과 중첩되도록 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 각 픽셀에서 상기 제1전극의 면적은 상기 제1영역의 면적과 동일할 수 있다.

상기한 바와 같은 본 발명에 따르면, 투과하는 빛의 산란을 억제하여 투과 이미지의 왜곡 현상이 방지된 투명한 유기 발광 표시 장치를 얻을 수 있다.

또한, 외광에 대해 도전 라인들이 멀티 슬릿이 되는 현상을 제거함으로써 이미지 왜곡 및 색분리 현상을 제거할 수 있다.

외광에 대한 반사를 줄임으로써 콘트라스트 레이쇼(contrast ratio)를 증가시킬 수 있다.

도 1은 본 발명의 바람직한 일 실시예에 따른 유기 발광 표시장치의 개략적인 단면도,
도 2는 본 발명의 바람직한 다른 일 실시예에 따른 유기 발광 표시장치의 개략적인 단면도,
도 3은 도 1 또는 도 2의 일 실시예를 보다 상세히 도시한 단면도,
도 4는 도 1 또는 도 2의 다른 일 실시예를 보다 상세히 도시한 단면도,
도 5는 도 3 또는 도 4의 유기 발광부의 바람직한 일 실시예의 개략적인 평면도,
도 6은 도 3 또는 도 4의 유기 발광부의 바람직한 다른 일 실시예의 개략적인 평면도,
도 7은 도 3 또는 도 4의 유기 발광부의 일 픽셀을 도시한 단면도,
도 8은 도 3 또는 도 4의 유기 발광부의 바람직한 다른 일 실시예의 개략적인 평면도,
도 9는 도 8의 픽셀 회로부의 일 예를 포함한 유기 발광부를 도시한 개략도,
도 10은 도 9의 유기 발광부의 일 예를 보다 구체적으로 도시한 평면도,
도 11은 도 10의 A-A의 일 예에 따른 단면도,
도 12는 도 10의 A-A의 다른 일 예에 따른 단면도,
도 13은 도 3 또는 도 4의 유기 발광부의 바람직한 다른 일 실시예의 개략적인 평면도.

이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 보다 상세히 설명한다.

도 1은 본 발명의 바람직한 일 실시예에 따른 유기 발광 표시장치를 개략적으로 도시한 단면도이다.

도 1을 참조하면, 본 발명의 바람직한 일 실시예에 따른 유기 발광 표시장치는 기판(1) 상에 디스플레이부(2)가 구비된다.

이러한 유기 발광 표시장치에서 외광은 기판(1) 및 디스플레이부(2)를 투과하여 입사된다.

그리고 디스플레이부(2)는 후술하는 바와 같이 외광이 투과 가능하도록 구비된 것으로, 도 1에서 볼 때, 화상이 구현되는 측에 위치한 사용자가 기판(1) 상부 외측의 이미지를 관찰 가능하도록 구비된다. 도 1에 도시된 실시예에서 디스플레이부(2)의 화상이 기판(1)의 방향으로 구현되는 배면발광형으로 개시되었지만, 본 발명이 반드시 이에 한정되는 것은 아니며, 도 2에서 볼 수 있듯이 디스플레이부(2)의 화상이 기판(1)의 반대 방향으로 구현되는 전면 발광형에도 동일하게 적용 가능함은 물론이다. 이 경우, 사용자는 기판(1) 상부에서 디스플레이부(2)의 화상을 보거나, 하부 외측의 이미지를 관찰할 수 있을 것이다. 본 발명은 또한 반드시 도 1 및 도 2에 따른 실시예들에 한정되는 것은 아니며, 디스플레이부(2)의 화상이 기판(1)의 방향 및 기판(1)의 반대 방향으로 구현되는 양면 발광형에도 동일하게 적용 가능하다.

도 1 및 도 2에서는 본 발명의 유기 발광 표시장치의 서로 인접한 두 개의 픽셀들인 제1픽셀(P1)과 제2픽셀(P2)을 도시하였다.

각 픽셀들(P1)(P2)은 제1영역(31)과 제2영역(32)을 구비하고 있다.

제1영역(31)을 통해서는 디스플레이부(2)로부터 화상이 구현되고, 제2영역(32)을 통해서는 외광이 투과된다.

즉, 본 발명은 각 픽셀들(P1)(P2)이 모두 화상을 구현하는 제1영역(31)과 외광이 투과되는 제2영역(32)이 구비되어 있어 사용자가 디스플레이부(2)로부터 구현되는 화상을 보지 않을 때에는 외부 이미지를 볼 수 있게 된다.

이 때, 제2영역(32)에는 박막 트랜지스터, 커패시터, 유기 발광 소자 등의 소자들을 형성하지 않음으로써 이 제2영역(32)에서의 외광 투과율을 극대화해 결과적으로 디스플레이부(2) 전체의 외광 투과율을 높일 수 있고, 투과 이미지가 박막 트랜지스터, 커패시터, 유기 발광 소자 등의 소자들에 의해 간섭을 받아 왜곡이 일어나는 것을 최대한 줄일 수 있다.

도 3은 도 1 또는 도 2의 유기 발광 표시장치를 보다 구체적으로 나타낸 일 실시예로서, 상기 디스플레이부(2)는 기판(1) 상에 형성된 유기 발광부(21)와 이 유기 발광부(21)를 밀봉하는 밀봉기판(23)을 포함한다.

상기 밀봉기판(23)은 투명한 부재로 형성되어 유기 발광부(21)로부터의 화상이 구현될 수 있도록 하고, 유기 발광부(21)로 외기 및 수분이 침투하는 것을 차단한다.

상기 기판(1)과 상기 밀봉기판(23)은 그 가장자리가 밀봉재(24)에 의해 결합되어 상기 기판(1)과 밀봉기판(23)의 사이 공간(25)이 밀봉된다. 상기 공간(25)에는 흡습제나 충진재 등이 위치할 수 있다.

상기 밀봉기판(23) 대신에 도 4에서 볼 수 있듯이 박막의 밀봉필름(26)을 유기 발광부(21) 상에 형성함으로써 유기 발광부(21)를 외기로부터 보호할 수 있다. 상기 밀봉필름(26)은 실리콘옥사이드 또는 실리콘나이트라이드와 같은 무기물로 이루어진 막과 에폭시, 폴리이미드와 같은 유기물로 이루어진 막이 교대로 성막된 구조를 취할 수 있는 데, 반드시 이에 한정되는 것은 아니며, 투명한 박막 상의 밀봉구조이면 어떠한 것이든 적용 가능하다.

도시하지는 않았지만, 상기 유기 발광부(21)에 대한 밀봉 구조로서 도 4의 밀봉필름(26)을 형성한 위에 다시 도 3의 밀봉기판(23)을 더 구비할 수도 있다.

다음으로, 본 발명의 유기 발광부(21)의 보다 구체적인 실시예들을 설명한다.

도 5는 본 발명의 유기 발광부(21)의 일 실시예에서 서로 인접한 적색 픽셀(Pr), 녹색 픽셀(Pg) 및 청색 픽셀(Pb)을 도시한 평면도이다.

각 적색 픽셀(Pr), 녹색 픽셀(Pg) 및 청색 픽셀(Pb)은 제1영역(31)에 회로 영역(311)과 발광 영역(312)을 각각 구비한다. 이들 회로 영역(311)과 발광 영역(312)은 서로 인접하게 배치된다.

그리고 제1영역(31)에 인접하게는 외광을 투과하는 제2영역(32)이 배치된다.

상기 제2영역(32)은 도 5에서 볼 수 있듯이 각 픽셀들(Pr)(Pg)(Pb) 별로 독립되게 구비될 수도 있고, 도 6에서 볼 수 있듯이, 각 픽셀들(Pr)(Pg)(Pb)에 걸쳐 서로 연결되게 구비될 수도 있다. 도 6에 따른 실시예의 경우, 외광이 투과되는 제2영역(32)의 면적이 넓어지는 효과가 있기 때문에 디스플레이부(2) 전체의 투과율을 높일 수 있다.

도 6에서는 적색 픽셀(Pr), 녹색 픽셀(Pg) 및 청색 픽셀(Pb)의 제2영역(32)이 모두 연결된 것으로 도시하였으나, 본 발명은 반드시 이에 한정되는 것은 아니며, 적색 픽셀(Pr), 녹색 픽셀(Pg) 및 청색 픽셀(Pb) 중 서로 인접한 어느 두 픽셀들의 제2영역들만 서로 연결되도록 구비될 수도 있다.

도 7은 도 5 또는 도 6에 도시된 픽셀들(Pr)(Pg)(Pb) 중 어느 한 픽셀의 단면을 도시한 것이다.

*도 7에서 볼 수 있듯이, 회로 영역(311)에는 박막 트랜지스터(TR)가 배치되는 데, 도면에 도시된 바와 같이 반드시 하나의 박막 트랜지스터(TR)가 배치되는 것에 한정되지 않으며, 이 박막 트랜지스터(TR)를 포함한 픽셀 회로부(PC)가 구비될 수 있다. 이 픽셀 회로부(PC)에는 박막 트랜지스터(TR) 외에도 다수의 박막 트랜지스터 및 스토리지 커패시터가 더 포함될 수 있으며, 이들과 연결된 스캔 라인, 데이터 라인 및 Vdd 라인 등의 배선들이 더 구비될 수 있다.

발광 영역(312)에는 발광 소자인 유기 발광 소자(EL)가 배치된다. 이 유기 발광 소자(EL)는 픽셀 회로부(PC)의 박막 트랜지스터(TR)와 전기적으로 연결되어 있다.

상기 기판(1) 상에는 버퍼막(211)이 형성되고, 이 버퍼막(211) 상에 박막 트랜지스터(TR)를 포함한 픽셀 회로부(PC)가 형성된다.

먼저, 상기 버퍼막(211) 상에는 반도체 활성층(212) 이 형성된다.

상기 버퍼막(211)은 투명한 절연물로 형성되는 데, 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 일례로, 상기 버퍼막(211)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물 또는 이들의 적층체로 형성될 수 있다. 상기 버퍼막(211)은 필수 구성요소는 아니며, 필요에 따라서는 구비되지 않을 수도 있다.

상기 반도체 활성층(212)은 다결정 실리콘으로 형성될 수 있는 데, 반드시 이에 한정되는 것은 아니며, 산화물 반도체로 형성될 수 있다. 예를 들면 G-I-Z-O층[ (In2O3)a(Ga2O3)b(ZnO)c층](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)일 수 있다. 이렇게 반도체 활성층(212)을 산화물 반도체로 형성할 경우에는 제1영역(31)의 회로 영역(311)에서의 광투과도가 더욱 높아질 수 있게 되고, 이에 따라 디스플레이부(2) 전체의 외광 투과도를 상승시킬 수 있다.

상기 반도체 활성층(212)을 덮도록 투명한 절연물로 게이트 절연막(213)이 버퍼막(211) 상에 형성되고, 게이트 절연막(213) 상에 게이트 전극(214)이 형성된다.

게이트 전극(214)을 덮도록 게이트 절연막(213) 상에 투명한 절연물로 층간 절연막(215)이 형성되고, 이 층간 절연막(215) 상에 소스 전극(216)과 드레인 전극(217)이 형성되어 각각 반도체 활성층(212)과 콘택 홀을 통해 콘택된다.

상기와 같은 박막 트랜지스터(TR)의 구조는 반드시 이에 한정되는 것은 아니며, 다양한 형태의 박막 트랜지스터의 구조가 적용 가능함은 물론이다.

이러한 박막 트랜지스터(TR)를 포함하는 픽셀 회로부(PC)를 덮도록 제1절연막(218)이 형성된다. 상기 제1절연막(218)은 상면이 평탄화된 단일 또는 복수층의 절연막이 될 수 있다. 이 제1절연막(218)은 투명한 무기 절연물 및/또는 유기 절연물로 형성될 수 있다. 상기 제1절연막(218)은 모든 픽셀들에 걸쳐 연결되도록 형성될 수 있다.

상기 제1절연막(218) 상에는 도 7에서 볼 수 있듯이, 박막 트랜지스터(TR)와 전기적으로 연결된 유기 발광 소자(EL)의 제1전극(221)이 형성된다. 상기 제1전극(221)은 모든 픽셀들 별로 분리 및 독립된 아일랜드 형태로 형성된다.

상기 제1절연막(218) 상에는 유기 및/또는 무기 절연물로 구비된 제2절연막(219)이 형성된다.

상기 제2절연막(219)은, 상기 제1전극(221)의 가장자리를 덮고 중앙부는 노출시킨다. 이 제2절연막(219)은 각 픽셀의 제1영역(31) 및 제2영역(32)을 덮도록 구비될 수 있는 데, 기판(1)의 유기 발광부(21) 전체 면적에 걸쳐 형성될 수 있다. 그러나 상기 제2절연막(219)이 반드시 제1영역(31) 전체를 덮도록 구비되는 것은 아니며, 적어도 일부, 특히, 제1전극(221)의 가장자리를 덮도록 하면 충분하다.

상기 제2절연막(219)은 도 7에서 볼 때, 단일 층으로 형성되었으나, 본 발명의 실시예는 반드시 이에 한정되는 것은 아니며, 제2절연막(219)을 복수의 층으로 형성할 수도 있다. 그리고, 제2절연막(219)은 도 7에서 볼 수 있듯이 균일한 두께만으로 형성될 필요는 없으며, 그 상부 표면에는 제2절연막(219)과 동일 물질로 밀봉 기판(23)을 지지하기 위한 스페이서(spacer) 부재가 더 돌출 형성될 수 있다.

한편, 본 발명에 있어서, 상기 제2절연막(219)은 광 흡수 물질을 포함한다. 상기 광 흡수 물질은 블랙 또는 이와 유사한 짙은 색의 색소 등을 사용할 수 있으며, 제2절연막(219)을 형성하기 위한 유기물 및/또는 무기물 등에 포함시킬 수 있다.

본 발명에서 상기 제2절연막(219)이 광 흡수 물질을 포함함에 따라, 제2절연막(219)의 바로 하부에 위치하는 회로 영역(311)의 소자들과 배선들의 도전 패턴들이 상기 제2절연막(219)에 의해 가리워지게 된다. 특히, 도 7에서 볼 때, 상기 제2절연막(219)은 박막 트랜지스터(TR)를 가리게 되므로, 사용자가 기판(1)의 하부 또는 밀봉기판(23)의 상부에서 봤을 때에 박막 트랜지스터(TR)의 도전 패턴을 볼 수 없게 되어, 이들 도전 패턴에 의한 투과 이미지의 왜곡이나 색분리 현상을 방지할 수 있게 된다.

즉, 전술한 바와 같이, 제1절연막(218)을 비롯해, 층간 절연막(215), 게이트 절연막(213) 및 버퍼막(211)은 투명한 절연물질을 이용해 형성하기 때문에, 도 7에서 볼 때, 외부광은 제1영역(31) 중 회로 영역(311)도 투과하게 된다. 따라서, 이 회로 영역(311)에 구비된 박막 트랜지스터(TR)를 비롯한 많은 소자들과 배선들의 도전패턴들은 회로 영역(311)을 투과하는 외부 광에 대해 멀티 슬릿으로 작용하게 된다. 따라서, 상기 회로 영역(311)을 투과하는 외부 이미지는 왜곡될 수 있고, 색분리 현상까지 일어날 수 있다.

본 발명은 이러한 문제를 해결하기 위해, 상기 도전 패턴들 위에 배치되는 제2절연막(219)에 대해 광 흡수 물질을 포함시켜, 전술한 도전 라인들에 의한 멀티 슬릿 효과를 제거하고, 이에 따른 외부 이미지 왜곡 및 색분리 현상을 방지토록 하였다.

한편, 이렇게 광 흡수 물질을 포함하여 제2절연막(219)을 형성할 경우, 외광이 투과되어야 할 제2영역(32)에서의 외광 투과율이 저하될 수 있다.

본 발명은 이를 방지하기 위하여, 상기 제2영역(32)에 대응되는 위치의 제2절연막(219)에 제1투과 창(224)을 형성하였다.

상기 제1투과 창(224)은 상기 제2절연막(219) 중 상기 제2영역(32)에 대응되는 위치의 부분을 제거하여 형성할 수 있다. 상기 제1투과 창(224)은 아일랜드 패턴으로 형성될 수 있는 데, 도 5에서 볼 수 있듯이, 각 픽셀들(Pr)(Pg)(Pb) 별로 독립되게 구비될 수도 있고, 도 6에서 볼 수 있듯이, 각 픽셀들(Pr)(Pg)(Pb)에 걸쳐 서로 연결되게 구비될 수도 있다. 도 6에서는 제1투과 창(224)이 적색 픽셀(Pr), 녹색 픽셀(Pg) 및 청색 픽셀(Pb)에 걸쳐 모두 연결된 것으로 도시하였으나, 본 발명은 반드시 이에 한정되는 것은 아니며, 적색 픽셀(Pr), 녹색 픽셀(Pg) 및 청색 픽셀(Pb) 중 서로 인접한 어느 두 픽셀들에 걸쳐서만 서로 연결되도록 구비될 수도 있다. 도 6과 같이 제1투과 창(224)이 형성될 경우 단일의 제1투과 창(224)의 면적이 넓기 때문에 외광 투과율이 높게 될 뿐 아니라, 외부 이미지 산란 효과를 방지할 수 있게 된다.

상기 제1전극(221) 상에는 유기막(223)과 제2전극(222)이 순차로 적층된다. 상기 제2전극(222)은 상기 유기막(223)과 제2절연막(219)을 덮으며, 모든 픽셀들에 걸쳐 서로 전기적으로 연결되어 있다.

상기 유기막(223)은 저분자 또는 고분자 유기막이 사용될 수 있다. 저분자 유기막을 사용할 경우, 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성될 수 있다. 이 때, 홀 주입층, 홀 수송층, 전자 수송층, 및 전자 주입층 등은 공통층으로서, 적, 녹, 청색의 픽셀에 공통으로 적용될 수 있다.

상기 제1전극(221)은 애노우드 전극의 기능을 하고, 상기 제2전극(222)은 캐소오드 전극의 기능을 할 수 있는 데, 물론, 이들 제1전극(221)과 제2전극(222)의 극성은 서로 반대로 되어도 무방하다.

본 발명의 일 실시예에 따르면, 상기 제1전극(221)은 투명전극이 될 수 있고, 상기 제2전극(222)은 반사 전극이 될 수 있다. 상기 제1전극(221)은 일함수가 높은 ITO, IZO, ZnO, 또는 In2O3 등을 포함하여 구비될 수 있다. 그리고 상기 제2전극(222)은 일함수가 작은 금속, 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, 또는 Ca 등으로 형성될 수 있다. 따라서, 상기 유기 발광 소자(EL)는 제1전극(221)의 방향으로 화상을 구현하는 배면 발광형(bottom emission type)이 된다.

그러나 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 제2전극(222)도 투명 전극으로 구비될 수도 있다.

상기 제2전극(222) 상부에는 밀봉 기판(23)이 배치될 수 있다. 이 밀봉 기판(23)은 디스플레이부(2) 외곽에서 도 3에서 볼 수 있듯이 별도의 밀봉재(24)에 의해 기판(1)과 접합되어 디스플레이부(2)를 외기에 대해 밀봉하도록 할 수 있다. 밀봉 기판(23)과 제2전극(222) 사이 공간에는 별도의 충진재(미도시)가 충진될 수 있고, 흡습제도 개재될 수 있다. 디스플레이부(2)에 대한 밀봉 구조는 반드시 도 7에 도시된 밀봉 기판(23)을 사용하는 것에 한정되는 것은 아니며, 도 3에서 설명한 밀봉 필름 구조도 적용 가능하다.

한편, 본 발명에 있어, 상기 제2전극(222)에도 제2투과 창(225)이 더 형성될 수 있다. 상기 제2투과 창(225)은 상기 제2전극(222) 중 상기 제2영역(32)에 대응되는 위치의 부분을 제거하여 형성할 수 있다. 상기 제2투과 창(225)은 상기 제1투과 창(224)과 서로 연결되도록 연통되게 형성될 수 있다.

상기 제2투과 창(225)도 아일랜드 패턴으로 형성될 수 있는 데, 도 5 및 도 6에서 볼 수 있는 제1투과 창(224)의 패턴과 동일한 패턴으로 형성될 수 있다.

비록 도시하지는 않았지만 상기 층간 절연막(215), 게이트 절연막(213) 및 버퍼막(211) 중 적어도 하나에 상기 제1투과 창(224)과 연통된 투과 창이 더 형성될 수도 있다.

도 8은 본 발명의 유기 발광부(21)의 다른 일 실시예에서 서로 인접한 적색 픽셀(Pr), 녹색 픽셀(Pg) 및 청색 픽셀(Pb)을 도시한 평면도이다.

각 적색 픽셀(Pr), 녹색 픽셀(Pg) 및 청색 픽셀(Pb)의 제1영역(31)에는 회로 영역(311)과 발광 영역(312)이 구비되는 데, 이들 회로 영역(311)과 발광 영역(312)은 서로 중첩되게 배치된다. 도 8에서 볼 수 있는 본 발명의 바람직한 일 실시예에 따르면 상기 발광 영역(312)의 면적은 회로 영역(311)의 픽셀 회로부(PC)의 면적보다 커서 상기 회로 영역(311)의 픽셀 회로부(PC)는 발광 영역(312)에 완전히 가려진 상태가 된다.

그리고 제1영역(31)에 인접하게는 외광을 투과하는 제2영역(32)이 배치된다. 상기 제2영역(32)은 도 8에서 볼 수 있듯이 각 픽셀들(Pr)(Pg)(Pb) 별로 독립되게 구비될 수 있다.

스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)과 같은 복수의 도전 라인들이 이 픽셀 회로부(PC)에 전기적으로 연결된다. 도면에 도시하지는 않았지만 상기 픽셀 회로부(PC)의 구성에 따라 상기 스캔 라인(S), 데이터 라인(D) 및 구동전원인 Vdd 라인(V) 외에도 더 다양한 도전 라인들이 구비되어 있을 수 있다.

도 9는 도 8의 픽셀 회로부(PC)의 보다 구체적인 일 예를 도시한 개략도이다.

도 9에서 볼 수 있듯이, 상기 픽셀 회로부(PC)는, 스캔 라인(S)과 데이터 라인(D)에 연결된 제1박막 트랜지스터(TR1)와, 제1박막 트랜지스터(TR1)와 Vdd 라인(V)에 연결된 제2박막 트랜지스터(TR2)와, 제1박막 트랜지스터(TR1)와 제2박막 트랜지스터(TR2)에 연결된 커패시터(Cst)를 포함한다. 이 때, 제1박막 트랜지스터(TR1)는 스위칭 트랜지스터가 되고, 제2박막 트랜지스터(TR2)는 구동 트랜지스터가 된다. 상기 제2박막 트랜지스터(TR2)는 제1전극(221)과 전기적으로 연결되어 있다. 도 9에서 제1박막 트랜지스터(TR1)와 제2박막 트랜지스터(TR2)는 P형으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니며 적어도 하나가 N형으로 형성될 수도 있다. 상기와 같은 박막 트랜지스터 및 커패시터의 개수는 반드시 도시된 실시예에 한정되는 것은 아니며, 픽셀 회로부(PC)에 따라 2 이상의 박막 트랜지스터, 1 이상의 커패시터가 조합될 수 있다.

도 8 및 도 9에 따르면, 스캔 라인(S)이 제1전극(221)과 중첩되게 배치된다. 그러나, 본 발명은 반드시 이에 한정되는 것은 아니며, 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)을 포함한 복수의 도전 라인들 중 적어도 하나가 상기 제1전극(221)과 중첩되도록 배치시킬 수 있으며, 경우에 따라서는 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)을 포함한 복수의 도전 라인들 모두 제1전극(221)과 중첩되거나 제1전극(221) 옆에 배치시킬 수 있다.

본 발명은 이처럼 제1영역(31)과 제2영역(32)의 분리에 따라 제2영역(32)을 통해 외부를 관찰할 때에, 외부 광이 픽셀 회로부(PC) 내의 소자들의 패턴과 관련하여 산란함에 따라 발생되는 외부 이미지 왜곡 현상을 방지할 수 있다.

이러한 제1영역(31)과 제2영역(32)의 전체 면적 대비 제2영역(32)의 면적의 비율이 5% 내지 90% 범위에 속하도록 제1영역(31)과 제2영역(32)이 형성된다.

제1영역(31)과 제2영역(32)의 전체 면적 대비 제2영역(32)의 면적의 비율이 5% 보다 작으면, 도 1에서 디스플레이부(2)가 스위치 오프 상태일 때 디스플레이부(2)를 투과할 수 있는 빛이 적어 사용자가 반대 측에 위치한 사물 또는 이미지를 보기 어렵다. 즉, 디스플레이부(2)가 투명하다고 할 수 없게 된다. 제2영역(32)의 면적이 제1영역(31)과 제2영역(32)의 전체 면적 대비 5% 정도라 하더라도 제1영역(31)이 전체 제2영역(32)에 대하여 아일랜드 형태로 존재하는 것이고, 제1영역(31) 내에 가능한 한 모든 도전 패턴들이 배치되어 있어 태양광의 산란도를 최저화시키므로, 사용자는 투명 디스플레이로서 인식이 가능하게 된다. 그리고, 픽셀 회로부(PC)에 구비되는 박막 트랜지스터를 산화물 반도체와 같이 투명 박막 트랜지스터로 형성하고, 유기 발광 소자도 투명 소자로 형성할 경우에는 더욱 투명 디스플레이로서의 인식이 커질 수 있다.

제1영역(31)과 제2영역(32)의 전체 면적 대비 제2영역(32)의 면적의 비율이 90% 보다 크면 디스플레이부(2)의 화소 집적도가 지나치게 낮아져 제1영역(31)에서의 발광을 통해 안정적인 화상을 구현하기 어렵다. 즉, 제1영역(31)의 면적이 작아질수록, 화상을 구현하기 위해서는 후술하는 유기막(223)에서 발광하는 빛의 휘도가 높아져야 한다. 이와 같이, 유기 발광 소자를 고휘도 상태로 작동시키면 수명이 급격히 저하되는 문제점이 생긴다. 또한, 하나의 제1영역(31)의 크기를 적정한 크기로 유지하면서 제2영역(32)의 면적 비율을 90%보다 크게 하면, 제1영역(31)의 크기가 줄어 해상도가 저하되는 문제점이 생긴다.

상기 제1영역(31)과 제2영역(32)의 전체 면적 대비 제2영역(32)의 면적의 비율은 20% 내지 70%의 범위에 속하도록 하는 것이 바람직하다.

20% 미만에서는 제2영역(32)에 비해 상기 제1영역(31)의 면적이 지나치게 크므로, 사용자가 제2영역(32)을 통해 외부 이미지를 관찰하는 데에 한계가 있다. 70%를 초과할 경우 제1영역(31) 내에 배치할 픽셀 회로부(PC) 설계에 많은 제약이 따르게 된다.

상기 제1영역(31)에는 픽셀 회로부(PC)와 전기적으로 연결된 제1전극(221)이 구비되며, 상기 픽셀 회로부(PC)는 상기 제1전극(221)에 가리워지도록 상기 제1전극(221)과 중첩된다. 그리고, 전술한 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)을 포함하는 도전 라인들 중 적어도 하나가 이 제1전극(221)을 지나가도록 배치될 수 있다. 물론, 이들 도전 라인들은 픽셀 회로부(PC)에 비해 투과율을 저해하는 비율이 적기 때문에 설계 조건에 따라서는 모두 제1전극(221)에 인접하게 배치시킬 수 있다. 상기 제1전극(221)은 후술하는 바와 같이 광 반사가 가능한 도전성 금속으로 이루어진 반사막을 포함하므로 이와 중첩된 픽셀 회로부(PC)를 가려주고, 제1영역(31)에서의 픽셀 회로부(PC)에 의한 외부 이미지 왜곡 등을 차단한다.

도 10은 상기 유기 발광부(21)를 보다 상세히 설명하기 위한 일 실시예를 도시한 평면도로서, 도 9에 나타낸 픽셀 회로부(PC)를 구현한 것이다. 그리고 도 11은 도 10의 A-A에 따른 일 예의 단면도이다.

도 10 및 도 11에 따른 본 발명의 바람직한 일 실시예에 따르면, 상기 기판(1)의 제1면(11) 상에 버퍼막(211)이 형성되고, 이 버퍼막(211) 상에 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)가 형성된다.

먼저, 상기 버퍼막(211) 상에는 제1반도체 활성층(212a) 및 제2반도체 활성층(212b)이 형성된다.

상기 제1반도체 활성층(212a) 및 제2반도체 활성층(212b)은 다결정 실리콘으로 형성될 수 있는 데, 반드시 이에 한정되는 것은 아니며, 산화물 반도체로 형성될 수 있다. 예를 들면 G-I-Z-O층[(In2O3)a(Ga2O3)b(ZnO)c층](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)일 수 있다.

상기 제1반도체 활성층(212a) 및 제2반도체 활성층(212b)을 덮도록 게이트 절연막(213)이 버퍼막(211) 상에 형성되고, 게이트 절연막(213) 상에 제1게이트 전극(214a) 및 제2게이트 전극(214b)이 형성된다.

제1게이트 전극(214a) 및 제2게이트 전극(214b)을 덮도록 게이트 절연막(213) 상에 층간 절연막(215)이 형성되고, 이 층간 절연막(215) 상에 제1소스 전극(216a)과 제1드레인 전극(217a) 및 제2소스 전극(216b)과 제2드레인 전극(217b)이 형성되어 각각 제1반도체 활성층(212a) 및 제2반도체 활성층(212b)과 콘택 홀을 통해 콘택된다.

상기 스캔 라인(S)은 제1게이트 전극(214a) 및 제2게이트 전극(214b)의 형성과 동시에 형성될 수 있다. 그리고, 데이터 라인(D)은 제1소스 전극(216a)과 동시에 제1소스 전극(216a)과 연결되도록 형성되며, Vdd 라인(V)은 제2소스 전극(216b)과 동시에 제2소스 전극(216b)과 연결되도록 형성될 수 있다.

커패시터(Cst)는 제1게이트 전극(214a) 및 제2게이트 전극(214b)의 형성과 동시에 하부 전극(220a)이, 제1드레인 전극(217a)과 동시에 상부 전극(220b)이 형성된다.

상기와 같은 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)의 구조는 반드시 이에 한정되는 것은 아니며, 다양한 형태의 박막 트랜지스터 및 커패시터의 구조가 적용 가능함은 물론이다. 예컨대, 상기 제1박막 트랜지스터(TR1) 및 제2박막 트랜지스터(TR2)는 탑 게이트 구조로 형성된 것이나, 제1게이트 전극(214a) 및 제2게이트 전극(214b)이 각각 제1반도체 활성층(212a) 및 제2반도체 활성층(212b) 하부에 배치된 바텀 게이트 구조로 형성될 수도 있다. 물론 이 밖에도 적용 가능한 모든 박막 트랜지스터의 구조가 적용될 수 있음은 물론이다.

이러한 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)를 덮도록 제1절연막(218)이 형성된다. 상기 제1절연막(218)은 상면이 평탄화된 단일 또는 복수층의 절연막이 될 수 있다. 이 제1절연막(218)은 투명한 무기물 및/또는 유기물로 형성될 수 있다.

상기 제1절연막(218) 상에는 도 10 및 도 11에서 볼 수 있듯이, 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)를 가리도록 제1전극(221)이 형성되고, 이 제1전극(221)은 제1절연막(218)에 형성된 비아 홀에 의해 제2박막 트랜지스터(TR2)의 제2드레인 전극(217b)에 연결된다. 상기 각 제1전극(221)은 도 1에서 볼 수 있듯이 각 픽셀마다 서로 독립된 아일랜드 형태로 형성된다.

상기 제1절연막(218) 상에는 상기 제1전극(221)의 가장자리를 덮도록 제2절연막(219)이 형성되며, 제1전극(221) 상에는 유기막(223)과 제2전극(222)이 순차로 적층된다. 상기 제2전극(222)은 전체 제1영역(31)들과 제2영역(32)에 걸쳐 형성된다.

상기 제1전극(221)은 애노우드 전극의 기능을 하고, 상기 제2전극(222)은 캐소오드 전극의 기능을 할 수 있는 데, 물론, 이들 제1전극(221)과 제2전극(222)의 극성은 서로 반대로 되어도 무방하다.

상기 제1전극(221)은 각 픽셀마다 제1영역(31)에 대응되는 크기로 형성된다. 상기 제2전극(222)은 유기 발광부 전체의 모든 픽셀들을 덮도록 공통 전극으로 형성될 수 있다.

본 발명의 일 실시예에 따르면, 상기 제1전극(221)은 반사전극이 될 수 있고, 상기 제2전극(222)은 투명 전극이 될 수 있다. 따라서, 상기 유기 발광부(21)는 제2전극(222)의 방향으로 화상을 구현하는 전면 발광형(top emission type)이 된다.

이를 위해, 상기 제1전극(221)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물 등으로 형성된 반사막과, 일함수가 높은 ITO, IZO, ZnO, 또는 In2O3 등으로 구비될 수 있다. 그리고 상기 제2전극(222)은 일함수가 작은 금속 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, 또는 이들의 합금 등으로 형성될 수 있다. 상기 제2전극(222)은 투과율이 높도록 박막으로 형성하는 것이 바람직하다.

이렇게 제1전극(221)이 반사전극으로 구비될 경우, 그 하부에 배치된 픽셀 회로부는 제1전극(221)에 의해 가리워진 상태가 되며, 이에 따라 도 11에서 볼 때, 제2전극(222)의 상부 외측에서 사용자는 제1전극(221) 하부의 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)의 각 패턴과 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)의 일부를 관찰할 수 없게 된다.

이렇게 제1전극(221)이 반사전극으로 구비됨에 따라 발광된 광이 관찰자 쪽, 즉, 상부로만 발산되므로 관찰자의 반대방향으로 소실되는 광량을 줄일 수 있다. 또, 전술한 바와 같이 제1전극(221)이 그 하부의 픽셀 회로의 다양한 패턴을 가리는 역할을 하므로 관찰자가 보다 선명한 투과 이미지를 볼 수 있게 된다.

한편, 본 발명에 있어서, 전술한 바와 같이, 상기 제2절연막(219)은 광 흡수 물질을 포함한다. 상기 광 흡수 물질은 블랙 또는 이와 유사한 짙은 색의 색소 등을 사용할 수 있으며, 제2절연막(219)을 형성하기 위한 유기물 및/또는 무기물 등에 포함시킬 수 있다.

본 발명에서 상기 제2절연막(219)이 광 흡수 물질을 포함함에 따라, 제2절연막(219)의 바로 하부에 위치하는 회로 영역(311)의 소자들과 배선들의 도전 패턴들이 상기 제2절연막(219)에 의해 완전히 가리워지게 된다. 특히, 도 10에서 볼 때, 상기 제2절연막(219)은 픽셀 회로부(PC)와, 스캔 라인(S), 데이터 라인(D) 및 Vdd라인(V) 등의 도전 라인들을 완전히 가리게 되므로, 사용자가 기판(1)의 하부 또는 밀봉기판(23)의 상부에서 봤을 때에 픽셀 회로부(PC)와 도전 라인들의 도전 패턴을 볼 수 없게 되어, 이들 도전 패턴에 의한 투과 이미지의 왜곡이나 색분리 현상을 방지할 수 있게 된다.

즉, 전술한 바와 같이, 제1절연막(218)을 비롯해, 층간 절연막(215), 게이트 절연막(213) 및 버퍼막(211)은 투명한 절연물질을 이용해 형성하기 때문에, 비록 제1전극(221)에 의해 픽셀 회로부(PC)가 가리워졌다 하더라도 각종 도전 라인들의 적어도 일부는 가릴 수 없게 된다. 따라서 이들 도전 라인들은 투과하는 외부 광에 대해 멀티 슬릿으로 작용하게 되고, 이에 따라 상기 제1영역(31)을 투과하는 외부 이미지는 왜곡될 수 있고, 색분리 현상까지 일어날 수 있다.

본 발명은 이러한 문제를 해결하기 위해, 상기 제2절연막(219)에 대해 광 흡수 물질을 포함시켜, 전술한 도전 라인들에 의한 멀티 슬릿 효과를 제거하고, 이에 따른 외부 이미지 왜곡 및 색분리 현상을 방지토록 하였다.

본 발명은 또 상기 제2영역(32)에 대응되는 위치의 제2절연막(219)에 제1투과 창(224)을 형성하였다.

상기 제1투과 창(224)은 상기 제2절연막(219) 중 상기 제2영역(32)에 대응되는 위치의 부분을 제거하여 형성할 수 있다. 상기 제1투과 창(224)은 아일랜드 패턴으로 형성될 수 있는 데, 도 10에서 볼 수 있듯이, 각 픽셀들(Pr)(Pg)(Pb) 별로 독립되게 구비될 수도 있다.

그리고 제2영역(32)의 제2전극(222)의 부분에 상기 제1투과 창(224)과 연통된 별도의 제2투과 창(225)을 형성할 수 있다. 상기 제2투과 창(225)은 상기 제2전극(222) 중 상기 제2영역(32)에 대응되는 위치의 부분을 제거하여 형성할 수 있다. 이 제2투과 창(225)도 아일랜드 패턴으로 형성될 수 있는 데, 도 10의 제1투과 창(224)과 동일하게, 각 픽셀들(Pr)(Pg)(Pb) 별로 독립되게 구비될 수도 있다.

도 12는 본 발명의 또 다른 일 실시예를 도시한 것으로, 제2절연막(219) 하부의 절연막들에도 제2영역(32)에서 별도의 투과 창들을 형성한 것이다.

이들 투과 창들은 스캔 라인(S), 데이터 라인(D) 및 Vdd 라인(V)에 저촉되지 않는 범위 내에서 가능한 한 넓게 형성되는 것이 바람직한데, 상기 제1투과 창(224)에 연결되도록 형성되는 것이 바람직하다.

제1절연막(218)에 제3투과 창(226)을, 층간 절연막(215)에 제4투과 창(227)을, 게이트 절연막(213)에 제5투과 창(228)을, 버퍼막(211)에 제6투과 창(229)을 각각 형성할 수 있다.

도 13은 본 발명의 유기 발광부의 바람직한 또 다른 일 실시예를 도시한 것으로, 적색 픽셀(Pr)의 제1전극(221a), 녹색 픽셀(Pg)의 제1전극(221b) 및 청색 픽셀(Pb)의 제1전극(221c)에 대응되게 하나의 제2영역(32)이 형성되도록 한 것이다. 제1데이터 라인(D1) 내지 제3데이터 라인(D3)은 각각 적색 픽셀(Pr)의 제1전극(221a), 녹색 픽셀(Pg)의 제1전극(221b) 및 청색 픽셀(Pb)의 제1전극(221c)에 전기적으로 연결된다. 그리고 제1Vdd라인(V1)은 적색 픽셀(Pr)의 제1전극(221a) 및 녹색 픽셀(Pg)의 제1전극(221b)에 전기적으로 연결되고, 제2Vdd라인(V2)은 청색 픽셀(Pb)의 제1전극(221c)에 전기적으로 연결된다.

이러한 구조의 경우 세 개, 예컨대 적색(R), 녹색(G) 및 청색(B)의 픽셀에 대하여 하나의 큰 제2영역(32)을 구비하고 있으므로, 투과율을 더욱 높일 수 있고, 광산란에 의한 이미지 왜곡 효과도 더욱 줄일 수 있다.

그리고 이 제2영역(32)에 대응되는 위치의 제2절연막(219)에 제1투과 창(224)을 형성함으로써 투과도를 더욱 향상시킬 수 있다.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

1: 기판 2: 디스플레이부
21: 유기 발광부 23: 밀봉기판
24: 밀봉재 26: 밀봉 필름
31: 제1영역 32: 제2영역
218: 제1절연막 219: 제2절연막
221: 제1전극 222: 제2전극
223: 유기막 224: 제1투과 창
225: 제2투과 창 311: 회로 영역
312: 발광 영역 V: Vdd 라인
TR1,2: 제1,2박막 트랜지스터
PC: 픽셀 회로부 S: 스캔 라인
Cst: 커패시터 D: 데이터 라인

Claims (8)

1. 기판;
   상기 기판 상에 형성되고, 각각 발광되는 제1영역과 외광이 투과되는 제2영역을 갖는 복수의 픽셀;
   상기 각 픽셀의 제1영역에 배치되는 복수의 박막 트랜지스터;
   상기 각 픽셀의 제1영역에 서로 독립되도록 배치되고 상기 각 박막 트랜지스터와 전기적으로 연결된 복수의 제1전극;
   상기 제1전극의 가장자리 및 상기 박막 트랜지스터를 덮고 광흡수 물질을 포함하며 상기 제2영역에 대응되는 위치에 복수의 제1투과 창을 구비한 제1 절연막;
   상기 제1전극 상에 형성된 유기막; 및
   상기 유기막 및 상기 제1 절연막 상에 형성되고 모든 픽셀들에 걸쳐 연결되도록 구비되며 상기 각 픽셀에서 상기 제1영역 및 제2영역에 걸쳐 형성된 제2전극;을 포함하고,
   상기 복수의 픽셀은 일 방향으로 순차로 배열된 제1 픽셀, 제2 픽셀 및 제3 픽셀을 포함하고,
   상기 제1투과 창은 상기 일 방향을 따라 순차로 배열된 상기 제1 픽셀, 제2 픽셀 및 제3 픽셀을 따라 연장되게 아일랜드 패턴으로 구비되며,
   상기 제1투과 창이 위치한 영역 전체가 외광이 투과되도록 구비되고,
   상기 제1 절연막은 상기 제2 영역에 구비되지 않는 유기 발광 표시장치.
2. 제1항에 있어서,
   상기 제1전극은 광투과 전극으로 구비된 것을 특징으로 하는 유기 발광 표시장치.
3. 제1항에 있어서,
   상기 제1전극은 광반사 전극으로 구비된 것을 특징으로 하는 유기 발광 표시장치.
4. 제1항에 있어서,
   상기 제2전극은 상기 각 제1투과 창과 연결된 복수의 제2투과 창을 구비한 것을 특징으로 하는 유기 발광 표시장치.
5. 제1항에 있어서,
   상기 기판 상에 형성된 적어도 하나의 제2 절연막을 더 포함하고, 상기 제2 절연막은 상기 각 제1투과 창과 연결된 복수의 제3투과 창을 구비한 것을 특징으로 하는 유기 발광 표시장치.
6. 제1항에 있어서,
   상기 각 픽셀의 제1영역은 발광 영역과 회로 영역을 포함하고, 상기 박막 트랜지스터는 상기 회로 영역에 배치되며, 상기 제1전극은 상기 발광 영역에 배치되고, 상기 각 픽셀의 상기 발광 영역과 상기 회로 영역은 서로 인접하게 배치되는 것을 특징으로 하는 유기 발광 표시장치.
7. 제1항에 있어서,
   상기 각 픽셀의 제1영역은 발광 영역과 회로 영역을 포함하고, 상기 박막 트랜지스터는 상기 회로 영역에 배치되며, 상기 제1전극은 상기 발광 영역에 배치되고, 상기 각 픽셀의 상기 발광 영역은 상기 회로 영역을 가릴 수 있도록 상기 회로 영역과 중첩되도록 배치된 것을 특징으로 하는 유기 발광 표시장치.
8. 제1항에 있어서,
   상기 각 픽셀에서 상기 제1전극의 면적은 상기 제1영역의 면적과 동일한 것을 특징으로 하는 유기 발광 표시장치.

Images