KR101701011B1

KR101701011B1 - 복합 전자 부품

Info

Publication number: KR101701011B1
Application number: KR1020140192579A
Authority: KR
Inventors: 정인화; 오동성; 김희욱
Original assignee: 삼성전기주식회사
Priority date: 2014-12-29
Filing date: 2014-12-29
Publication date: 2017-01-31
Anticipated expiration: 2034-12-29
Also published as: KR20160080876A; US10020790B2; US20160189869A1

Abstract

본 발명의 일 실시예에 따른 복합 전자 부품은 입력 단자, 출력 단자 및 보조 단자를 포함하는 단자부; 상기 입력 단자와 상기 출력 단자 사이에 서로 직렬로 연결되는 인덕터와 커패시터를 포함하고, 상기 인덕터와 커패시터의 연결 노드는 상기 보조 단자에 연결되는 전원 안정화부; 및 상기 인덕터와 상기 커패시터 각각과 병렬로 연결되는 제1 스위치 및 제2 스위치를 포함하는 스위치부; 를 포함할 수 있다.

Description

복합 전자 부품{COMPOSITE ELECTRONIC COMPONENT}

본 발명은 복수의 수동 소자를 구비한 복합 전자 부품에 관한 것이다.

최근의 전자 기기는 경박단소화, 고성능화에 대한 요구에 의하여 전자 기기의 사이즈를 최소화하면서 다양한 기능을 구비하는 것이 요구되고 있다.

이러한 전자 기기는 다양한 서비스 요구 사항을 충족시키기 위하여 제한된 배터리 리소스의 효율적인 제어 및 관리 기능을 담당하는 전력 반도체 기반 전력 관리 회로(Power Management Integrated Circuit, PMIC)를 구비하고 있다.

그러나 전자 기기에 다양한 기능이 구비됨에 따라 전력 관리 회로(PMIC)에 구비되는 DC/DC 컨버터의 개수도 증가하고 있으며, 이에 더하여 PMIC의 전원 입력단, 전원 출력단에 구비되어야 하는 수동 소자의 개수도 증가하고 있다.

이 경우, 전자 기기의 부품 배치 면적이 증가할 수 밖에 없으므로, 전자 기기의 소형화에 제한이 될 수 있다.

또한, PMIC와 그 주변 회로의 배선 패턴에 의하여 노이즈가 크게 발생할 수 있다.

한국공개특허 KR 2003-0014586

본 명세서는 구동 전원 공급 시스템에 있어서, 부품 실장 면적을 감소시킬 수 있는 복합 전자 부품을 제공하고자 한다.

또한, 본 명세서는 구동 전원 공급 시스템에 있어서, 노이즈 발생을 억제할 수 있는 복합 전자 부품을 제공하고자 한다.

또한, 본 명세서는 구동 전원 공급 시스템에 있어서, 일정한 공진 주파수를 유지할 수 있는 복합 전자 부품을 제공하고자 한다.

본 발명의 일 실시예에 따른 복합 전자 부품은 입력 단자, 출력 단자 및 보조 단자를 포함하는 단자부, 상기 입력 단자와 상기 출력 단자 사이에 서로 직렬로 연결되는 인덕터와 커패시터를 포함하고, 상기 인덕터와 커패시터의 연결 노드는 상기 보조 단자에 연결되는 전원 안정화부 및 상기 인덕터와 상기 커패시터 각각과 병렬로 연결되는 제1 스위치 및 제2 스위치를 포함하는 스위치부를 포함할 수 있다.

본 발명의 일 실시예에 따른 복합 전자 부품은 구동 전원 공급 시스템에 있어서, 부품 실장 면적을 감소시킬 수 있고, 노이즈의 발생을 억제할 수 있으며, 일정한 공진 주파수를 유지할 수 있다.

도 1은 본 발명의 일 실시예에 따른 구동 전원 공급 시스템의 일 예를 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 의한 복합 전자 부품의 회로도를 나타낸 도면이다.
도 3는 본 발명의 일 실시 형태에 따른 복합 전자 부품을 개략적으로 도시한 사시도이다.
도 4은 도 3의 복합 전자 부품의 적층 모습을 분해하여 도시한 개략 사시도이다.
도 5은 도 3에 도시된 복합 전자 부품 중 적층 세라믹 커패시터에 채용 가능한 내부 전극을 나타내는 평면도이다.
도 6은 도 3에 도시된 복합 전자 부품의 등가 회로도이다.
도 7은 스위치 동작에 따른 인덕턴스의 변화를 설명하기 위한 그래프이다.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.

본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.

도 1은 본 발명의 일 실시예에 따른 구동 전원 공급 시스템의 일 예를 나타내는 도면이다.

도 1을 참조하면, 구동 전원 공급 시스템은 배터리(100), 전원 안정화부(200) 및 전력 관리부(300)를 포함할 수 있다.

배터리(100)는 전력 관리부(300)에 전원을 공급할 수 있다. 전원 안정화부(200)는 배터리(100)로부터 공급되는 전원을 안정화하고, 안정화된 전원을 전력 관리부(300)에 공급할 수 있다. 전원 안정화부(200)는 배터리(100)와 전력 관리부(300)의 사이에 직렬로 연결되는 인덕터(L) 및 커패시터(C)를 포함할 수 있다. 인덕터(L) 및 커패시터(C)는 배터리(100)로부터 공급되는 전원의 노이즈를 감소시킬 수 있다.

전력 관리부(300)는 전원 안정화부(200)를 통하여 들어오는 전원의 전압 및 전류를 변환하고, 전원을 분배, 충전, 제어할 수 있다. 따라서 전력 관리부(300)는 DC/DC 컨버터를 구비할 수 있다.

전력 관리부(300)는 수 개에서 수십 개의 DC/DC 컨버터를 구비할 수 있는데 다수의 DC/DC 컨버터를 구비하는 전력 관리부(300)에 충분한 전류 및 전원을 공급하기 위하여, 전원 안정화부(200)에 채용되는 인덕터(L) 및 커패시터(C)는 대용량 전류에 적용될 수 있는 파워 인덕터 및 고용량 커패시터일 수 있다.

전력 관리부(300)는 전력 관리 회로(Power Management Integrated Circuit, PMIC)로 구현될 수 있다. 전력 관리부(300)는 전원 안정화부(200)를 통하여 공급되는 전원을 구동 전원으로 변경할 수 있다.

구동 전원 공급 시스템의 패턴 설계시, 부품 배치 면적을 감소시키고, 노이즈 발생을 억제하기 위하여, 전원 안정화부(200)에 채용되는 인덕터(L)와 커패시터(C)를 전력 관리부(300)를 최대한 가깝게 배치하고, 연결 라인의 배선을 짧고 두껍게 설계하는 것이 필요하다.

전력 관리부(300)의 입출력단 개수가 적은 경우, 인덕터(L)와 커패시터(C)를 가깝게 배치하는데 큰 문제가 없다. 그러나 전력 관리부(300)의 여러 출력을 사용해야 하는 경우, 부품의 밀집도로 인하여 인덕터(L)와 커패시터(C)의 배치가 정상적으로 이루어질 수 없다. 또한, 소자의 크기에 따라 인덕터(L)와 커패시터(C)를 최적화되지 못한 상태로 배치되고, 연결 라인의 배선이 불가피하게 길어지는 상황이 발생할 수 있다.

또한, 전력 관리부(300)로 공급되는 전원의 안정화를 위하여 채용되는 전원 안정화부(200)의 커패시터(C)의 커패시턴스 및 인덕터(L)의 인덕턴스는 온도 변화와 같은 외부 요인 및 제조 공정에서 불가피하게 발생하는 편차에 따라 목표 설정치에서 벗어날 수 있는데, 이 경우, 전력 관리부(300)로 공급되는 전원의 안정성이 설계 범위를 넘어서는 문제점이 발생할 수 있다.

도 2는 본 발명의 일 실시예에 의한 복합 전자 부품의 회로도를 나타낸 도면이다.

도 2를 참조하면, 복합 전자 부품(1)은 서로 직렬로 연결되는 인덕터(L) 및 커패시터(C)를 구비하는 전원 안정화부를 포함할 수 있다.

인덕터(L) 및 커패시터(C)는 공진 주파수에 따라 입력 전압을 정류하여 출력 전압을 생성할 수 있다. 인덕터(L) 및 커패시터(C)는 배터리로부터 공급되는 전원을 안정화시켜 전력 관리부에 공급할 수 있다. 이 때, 배터리로부터 전원을 단자(X)를 통하여 공급받을 수 있고, 안정화된 전원을 단자(Y)를 통해 출력하여 전력 관리부에 공급할 수 있다. 또한, 인덕터(L) 및 커패시터(C)의 연결 노드는 단자(Z)와 연결된다. 단자(Z)는 접지와 연결되거나, 기준 전압에 연결될 수 있다. 또한, 플로팅(floating)될 수 있다.

일 실시예에 따르면, 대용량 커패시터와 파워 인덕터를 하나의 부품으로 구현하여 소자의 집적도를 향상시킬 수 있고, PCB 실장 면적을 감소시킬 수 있다.

복합 전자 부품(1)은 커패시터(C) 및 인덕터(L) 각각과 서로 병렬로 연결되는 제1 스위치(SW1) 및 제2 스위치(SW2)를 구비하는 스위치부를 더 포함할 수 있다.

커패시터(C)와 병렬로 연결되는 제1 스위치(SW1) 및 인덕터(L)와 병렬로 연결되는 제2 스위치(SW2)의 스위칭 동작에 따라 외부 환경에 의한, 또는 제조 공정 상에서 불가피하게 발생하는 편차로 인한 인덕턴스와 커패시턴스의 변화를 보상할 수 있다. 제1 스위치(SW1) 및 제2 스위치(SW2)의 스위칭 동작에 의해 커패시터(C)의 커패시턴스와 인덕터(L)의 인덕턴스에 의해 결정되는 공진 주파수를 일정하게 유지할 수 있다.

본 발명의 실시 예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다.

도 3는 본 발명의 일 실시 형태에 따른 복합 전자 부품을 개략적으로 도시한 사시도이다.

도 4은 도 3의 복합 전자 부품의 적층 모습을 분해하여 도시한 개략 사시도이다.

도 5은 도 3에 도시된 복합 전자 부품 중 적층 세라믹 커패시터에 채용 가능한 내부 전극을 나타내는 평면도이다.

도 3 내지 도 5을 참조하면, 본 발명의 일 실시형태에 따른 복합 전자 부품(1)은 복수의 유전체층(11)과 유전체층(11)을 사이에 두고 서로 대향하도록 배치되는 내부 전극(31, 32)이 적층된 세라믹 본체로 이루어진 커패시터(10), 도전 패턴(41)과 동일한 층으로 형성되는 다수의 자성체(21)가 적층된 자성체 본체로 이루어진 인덕터(20), 및 커패시터(10)과 인덕터(20) 사이에 마련되는 인쇄 회로 기판(30)이 결합된 육면체 형상의 복합체(2)를 포함할 수 있다.

육면체 형상의 복합체(2)는 서로 대향하는 제1 주면 및 제2 주면과 상기 제1 주면 및 제2 주면을 연결하는 제1 측면, 제2 측면, 제1 단면 및 제2 단면을 가질 수 있다.

복합체(2)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.

상기 육면체 형상의 복합체(2)는 커패시터(10), 인덕터(20) 및 인쇄 회로 기판이 결합되어 형성될 수 있다. 예를 들면, 상기 복합체(2)의 형성은 별도로 제작된 상기 커패시터(10), 인쇄 회로 기판(30) 및 인덕터(20)를 순차적으로 도전성 접착제 혹은 수지 등으로 결합시켜 형성될 수 있다.

이하에서는 복합체(2)의 구성 중 커패시터(10)와 인덕터(20)에 대하여 구체적으로 설명하도록 한다.

도 4를 참조하면, 커패시터(10)를 구성하는 상기 세라믹 본체는 복수의 유전체층(11a~11d)이 적층됨으로써 형성되며, 세라믹 본체의 내에는 복수의 내부 전극들(31, 32: 순차적으로 제1 및 제2 내부 전극)이 복수의 유전체층(11a~11d)을 사이에 두고 서로 분리되어 배치될 수 있다.

세라믹 본체를 구성하는 복수의 유전체층(11)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.

유전체층(11)은 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 그린시트의 소성에 의하여 형성될 수 있다. 세라믹 파우더는 높은 유전율을 갖는 물질로서 티탄산바륨(BaTiO3)계 재료, 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있다.

한편, 본 발명의 일 실시예에 따르면, 복수의 내부 전극(31, 32)은 상기 복합체(2)의 제1 단면으로 노출된 리드(31a)를 가지는 제1 내부 전극(31), 제2 단면으로 노출된 리드(32a)를 가지는 제2 내부 전극(32)을 포함할 수 있다.

커패시터(10)를 구성하는 상기 세라믹 본체는 복수의 유전체층(11a~11d)을 적층하여 형성할 수 있다. 복수의 유전체층(11a~11d) 중 일부의 유전체층(11b, 11c) 상에는 제1 및 제2 내부 전극(31, 32)이 형성되어 적층될 수 있다.

제1 및 제2 내부 전극(31, 32)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다. 상기 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다. 유전체층(11)을 형성하는 세라믹 그린시트 상에 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통하여 도전성 페이스트로 제1 및 제2 내부 전극(31, 32)을 인쇄할 수 있다. 내부 전극이 인쇄된 세라믹 그린시트를 적층하고 소성하여 세라믹 본체를 형성할 수 있다.

본 발명의 일 실시예에 따르면, 상기 인덕터(20)를 구성하는 자성체 본체는 도전 패턴(41)과 동일한 층으로 형성되는 다수의 자성체(21)가 적층되어 형성될 수 있다.

자성체 본체는 자성체 그린시트(21b~21j) 상에 도전 패턴(41a~41f)을 인쇄하고, 도전 패턴(41a~41f)이 형성된 다수의 자성체 그린시트(21b~21j)를 적층한 후, 추가로 상부 및 하부에 자성체 그린시트(21a, 21k)를 적층하고 소결하여 제조될 수 있다.

자성체 본체를 구성하는 다수의 자성체는 소결된 상태로써, 인접하는 자성체끼리의 경계는 주사전자현미경(SEM, Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다. 자성체는 Ni-Cu-Zn계, Ni-Cu-Zn-Mg계, Mn-Zn계 페라이트계 재료를 이용하여 형성될 수 있다.

도 4를 참조하면, 자성체 그린 시트(21b~21j) 상에 도전 패턴(41a~41f)을 인쇄하고 건조한 후, 상부 및 하부에 자성체 그린 시트(21a, 21k)를 적층하여 자성체 본체를 형성할 수 있다.

자성체 본체 내의 도전 패턴(41a~41f)은 적층 방향으로 코일 패턴을 형성하도록 다수가 적층될 수 있다. 도전 패턴(41a~41f)은 은(Ag)을 주성분으로 하는 도전 페이스트를 소정 두께로 인쇄하여 형성될 수 있다. 도전 패턴(41a~41f)은 폭 방향(W축 방향) 양 단부에 형성되는 입력 단자(51) 및 보조 단자(53)에 전기적으로 연결되기 위한 리드를 구비할 수 있다.

도 4을 참조하면, 도전 패턴(41) 중 하나의 도전 패턴(41a)은 자성체 층(21)을 사이에 두고 배치되는 다른 하나의 도전 패턴(41b)과 자성체(21b)에 형성되는 비아 전극으로 전기적으로 연결될 수 있으며, 적층 방향으로 코일 패턴을 형성할 수 있다. 코일 패턴은 특별히 한정되지 않으며, 인덕터의 용량에 맞추어 설계될 수 있다.

복합체(2)의 제2 단면으로 노출되는 리드를 가지는 제1 도전 패턴(41a)과 제1 단면으로 노출되는 리드를 가지는 제6 도전 패턴(41f) 사이에 제2 내지 제5 도전 패턴(41b~41e)이 코일 형태를 이루어 적층될 수 있으며, 각 도전 패턴은 상술한 바와 같이 각 자성체에 형성되는 비아 전극에 의해 서로 연결될 수 있다.

도 4에서는 상기 제2 내지 제4 도전 패턴(41b~41d)이 각각 2개씩 반복되는 것으로 도시하고 있으나 본 발명의 목적에 따라 그 수가 변경될 수 있다.

본 발명의 일 실시예에 따른 복합 전자 부품(1)은 복합체(2)의 제1 단면에 형성되며, 인덕터(20)의 도전 패턴(41)과 연결되는 입력 단자(51) 및 입력 단자(51)와 일정 거리 이격되어 형성되고, 상기 커패시터(10)의 내부 전극(32)과 연결되는 출력 단자(52); 상기 복합체(2)의 제2 단면에 형성되며, 상기 인덕터(20)의 도전 패턴(41) 및 커패시터(10)의 내부 전극(32)과 연결되는 보조 단자(53)를 포함할 수 있다. 입력 단자(51), 출력 단자(52) 및 보조 단자(53)은 단자부로 지칭될 수 있다.

입력 단자(51), 출력 단자(52) 및 보조 단자(53)는 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다. 도전성 금속은 니켈(Ni), 구리(Cu), 주석(Sn), 또는 이들의 합금일 수 있다. 도전성 페이스트는 절연성 물질을 더 포함할 수 있으며, 예를 들어 절연성 물질은 글라스일 수 있다.

입력 단자(51), 출력 단자(52) 및 보조 단자(53)는 상기 세라믹 본체를 디핑(dipping)하여 형성할 수도 있으며, 도금 등의 다른 방법을 사용하여 형성될 수 있다.

인쇄 회로 기판(30)은 커패시터(10)과 인덕터(20) 사이에 마련될 수 있다. 인쇄 회로 기판(30) 상에는 회로 패턴이 마련될 수 있고, 회로 패턴 상에는 적어도 하나의 스위치 소자가 실장될 수 있다. 구체적으로 두 개의 스위치 소자가 실장될 수 있는데, 제1 스위치 소자와 연결되는 회로 패턴은 출력 단자(52)와 보조 단자(53) 사이에 형성될 수 있고, 제2 스위치 소자와 연결되는 회로 패턴은 입력 단자(51)과 보조 단자(53) 사이에 형성될 수 있다.

도 6은 도 3에 도시된 복합 전자 부품의 등가 회로도이다.

도 6을 참조하면, 입력 단자(51), 보조 단자(53) 및 출력 단자(52)를 통해 커패시터(10)와 인덕터(20)는 직렬 연결될 수 있다. 또한, 제1 스위치(SW1)는 보조 단자(53) 및 출력 단자(52) 사이에 배치되어, 커패시터(10)와 병렬로 연결될 수 있으며, 제2 스위치(SW2)는 입력 단자(51) 및 보조 단자(53) 사이에 배치되어, 인덕터(20)과 병렬로 연결될 수 있다.

제1 스위치(SW1)가 온 동작하고, 제2 스위치가 온 동작하는 경우에 복합 전자 부품(1)은 순수 도선으로 기능할 수 있고, 제1 스위치(SW1)가 온 동작하고, 제2 스위치가 오프 동작하는 경우에 복합 전자 부품(1)은 인덕터로 기능할 수 있고, 제1 스위치(SW1)가 오프 동작하고, 제2 스위치가 온 동작하는 경우에 복합 전자 부품(1)은 커패시터로 기능할 수 있고, 제1 스위치(SW1)가 오프 동작하고, 제2 스위치가 오프 동작하는 경우에 복합 전자 부품(1)은 직렬로 연결된 인덕터와 커패시터의 복합 모듈로서 기능할 수 있다.

커패시터(10)의 커패시턴스는 하기의 수학식 1에 의해 결정될 수 있다. 하기의 수학식 1에서 C는 커패시터(10)의 커패시턴스, ε은 커패시터(10)의 유전율, N_C은 내부 전극이 마련되는 유전체층의 개수, A_C는 내부 전극의 면적, 그리고 t는 유전체층의 두께를 의미한다.

또한, 인덕터(20)의 인덕턴스는 하기의 수학식 2에 의해 결정될 수 있다. 하기의 수학식 2에서 L은 인덕터(20)의 인덕턴스, μ는 인덕터(20)의 투자율, N_L은 도전 패턴이 마련되는 자성체층의 숫자, A_L은 도전 패턴의 면적을 의미한다.

외부 요인 또는 제조 공정 상의 편차로 인한 커패시턴스의 변화 또는 인덕턴스의 변화를 인덕턴스 또는 커패시턴스로 보상하기 위해서는 하기의 수학식 3과 같이 설계 조건이 필요하다. 하기의 수학식 3에 따르면, 복합 전자 부품은 외부 요인 또는 제조 공정 상의 편차에 의해서도 항상 일정한 공진 주파수를 가질 수 있으며, 이는 안정된 공진 회로를 필요로 하는 다양한 모듈에 효과적으로 적용될 수 있다.

제1 스위치(SW1) 및 제2 스위치(SW2)의 스위칭 동작에 의해 커패시터(C)의 커패시턴스와 인덕터(L)의 인덕턴스에 의해 결정되는 공진 주파수를 일정하게 유지할 수 있다.

이 때, 제1 스위치(SW1)는 인덕터(20)의 인덕턴스의 변화에 따라 스위칭 동작하여 상기 커패시터(10)의 커패시턴스를 변경할 수 있다. 제1 스위치(SW1)의 스위칭 주기는 인덕터(20)의 인덕턴스의 변화량에 따라 결정될 수 있다. 인덕터(L)의 인덕턴스의 변화는 입력 단자(51)와 보조 단자(53) 사이에서 측정될 수 있다.

마찬가지로, 제2 스위치(SW2)는 커패시터(10)의 커패시턴스의 변화에 따라 스위칭 동작하여 상기 인덕터(20)의 인덕턴스를 변경할 수 있다. 제2 스위치(SW2)의 스위칭 주기는 커패시터(10)의 커패시턴스의 변화량에 따라 결정될 수 있다. 커패시터(10)의 커패시턴스의 변화는 상기 출력 단자(52)와 상기 보조 단자(53) 사이에서 측정될 수 있다.

예를 들어, 온도 변화와 같은 외부 요인에 의해 커패시터(10)의 커패시턴스가 변화한 경우를 가정하여, 커패시턴스의 변화를 인덕터(20)의 인덕턴스의 변경에 의해 보상하는 방식을 설명하도록 한다. 커패시터(10)의 커패시턴스의 변화는 출력 단자(52)와 보조 단자(53)에서 측정되는 전류를 검출하여 측정할 수 있다.

커패시터(10)의 커패시턴스가 증가한 경우를 가정하면, 하기의 수학식 4에 따라 공진 주파수 fr은 감소하게 되는데, 감소된 공진 주파수 fr를 보상하기 위해서 인덕터(20)의 인덕턴스는 감소될 필요가 있다.

이를 위하여, 인덕터(20)의 인덕터스를 감소시키기 위해 인덕터(20)에 병렬로 연결된 제2 스위치(SW2)가 스위칭 동작하는데, 제2 스위치(SW2)의 스위칭 동작에 의해 인덕터(20)의 등가 인덕턴스는 가변될 수 있다. 이 때, 제2 스위치(SW2)는 주기적으로 스위칭 동작할 수 있다.

도 7은 스위치 동작에 따른 인덕턴스의 변화를 설명하기 위한 그래프이다.

도 7에서 인덕터(20)에 병렬로 연결된 제2 스위치(SW2)는 T1 구간에서 스위칭 동작하지 않고, T2 구간에서는 소정의 주기를 가지고 스위칭 동작할 수 있다. T1 구간과 T2 구간을 비교하면, T1 구간에 비하여 T2 구간에서 인덕터 전류 IL 및 인덕터 전압 VL이 감소한 것을 확인할 수 있다. 각 구간에서의 인덕터 전압 VL 및 인덕터 전류 IL은 입력 전극(51)과 보조 전극(53)의 양 단에서 측정될 수 있다.

스위칭 동작에 따른 T1 구간과 T2 구간에서의 인덕턴스의 변화량 △L은 하기의 수학식 5와 같이 인덕터 전압의 변화량 △VL과 인덕터 전류 IL의 변화율(=dIL/dt)에 의해 결정될 수 있다.

하기의 수학식 5에 따르면, 인덕터 전압 VL 및 인덕터 전류 IL의 변화에 따라 인덕턴스의 변화량 △L을 결정할 수 있는데, 인덕턴스의 변화량 △L으로 커패시턴스의 변화량을 보상하여, 공진 주파수를 일정하게 유지할 수 있다.

본 발명의 일 실시형태에 따른 복합 전자 부품은 커패시터(10)와 인덕터(20) 를 결합시켜, 커패시터(10)와 인덕터(20)의 거리를 최단 거리로 설계할 수 있으며, 이로 인하여 노이즈 저감할 수 있다.

커패시터(10)와 인덕터(20)를 결합하여, 전력 관리 회로(Power Management IC, PMIC)에서의 실장 면적을 최소화하여 실장 공간 확보할 수 있으며, 실장시의 비용을 감소시킬 수 있다.

또한, 커패시터(10)의 커패시턴스의 변화 및 인덕터(20)의 인덕턴스의 변화 각각을 인덕터(20)와 병렬로 연결되는 스위치 및 커패시터(10)와 병렬로 연결되는 스위치의 스위칭 동작에 따라 보상하여 일정한 공진 주파수를 유지할 수 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

1: 복합 전자 부품
2: 복합체
10: 커패시터
11: 유전체층
20: 인덕터
21: 자성체층
30: 인쇄 회로 기판
31, 32: 내부 전극
31a, 32a: 리드
41: 도전 패턴
51: 입력 단자
52: 출력 단자
53: 보조 단자
100: 배터리
200: 전원 안정화부
300: 전력 관리부

Claims

서로 직렬로 연결되는 커패시터와 인덕터를 포함하고, 입력 전압을 정류하여 출력전압을 생성하는 전원 안정화부; 및
상기 커패시터와 상기 인덕터 각각과 병렬로 연결되는 제1 스위치 및 제2 스위치를 포함하는 스위치부; 를 포함하고,
상기 제1 스위치 및 상기 제2 스위치 중 적어도 하나는 스위칭 동작하여 상기 커패시터의 커패시턴스와 상기 인덕터의 인덕턴스에 의해 결정되는 공진 주파수를 일정하게 유지하는 복합 전자 부품.
삭제
제1항에 있어서,
상기 제1 스위치는 상기 인덕터의 인덕턴스의 변화에 따라 스위칭 동작하여 상기 커패시터의 커패시턴스를 변경하는 복합 전자 부품.
제3항에 있어서,
상기 제1 스위치의 스위칭 주기는 상기 인덕터의 인덕턴스의 변화량에 따라 결정되는 복합 전자 부품.
제1항에 있어서,
상기 제2 스위치는 상기 커패시터의 커패시턴스의 변화에 따라 스위칭 동작하여 상기 인덕터의 인덕턴스를 변경하는 복합 전자 부품.
제5항에 있어서,
상기 제2 스위치의 스위칭 주기는 상기 커패시터의 커패시턴스의 변화량에 따라 결정되는 복합 전자 부품.
입력 단자, 출력 단자 및 보조 단자를 포함하는 단자부;
상기 입력 단자와 상기 출력 단자 사이에 서로 직렬로 연결되는 인덕터와 커패시터를 포함하고, 상기 인덕터와 상기 커패시터의 연결 노드는 상기 보조 단자에 연결되는 전원 안정화부; 및
상기 커패시터와 상기 인덕터 각각과 병렬로 연결되는 제1 스위치 및 제2 스위치를 포함하는 스위치부; 를 포함하고,
상기 제1 스위치 및 상기 제2 스위치 중 적어도 하나는 스위칭 동작하여 상기 커패시터의 커패시턴스와 상기 인덕터의 인덕턴스에 의해 결정되는 공진 주파수를 일정하게 유지하는 복합 전자 부품.
삭제
제7항에 있어서,
상기 제1 스위치는 상기 인덕터의 인덕턴스의 변화에 따라 스위칭 동작하여 상기 커패시터의 커패시턴스를 변경하는 복합 전자 부품.
제9항에 있어서,
상기 제1 스위치의 스위칭 주기는 상기 인덕터의 인덕턴스의 변화량에 따라 결정되는 복합 전자 부품.
제9항에 있어서,
상기 인덕터의 인덕턴스의 변화는 상기 입력 단자와 상기 보조 단자 사이에서 측정되는 복합 전자 부품.
제7항에 있어서,
상기 제2 스위치는 상기 커패시터의 커패시턴스의 변화에 따라 스위칭 동작하여 상기 인덕터의 인덕턴스를 변경하는 복합 전자 부품.
제12항에 있어서,
상기 제2 스위치의 스위칭 주기는 상기 커패시터의 커패시턴스의 변화량에 따라 결정되는 복합 전자 부품.
제13항에 있어서,
상기 커패시터의 커패시턴스의 변화는 상기 출력 단자와 상기 보조 단자 사이에서 측정되는 복합 전자 부품.
복수의 유전체층과 상기 복수의 유전체층 사이에서 서로 대향하도록 배치되는 복수의 내부 전극이 적층된 세라믹 본체로 이루어진 커패시터, 도전 패턴과 동일한 층으로 형성되는 다수의 자성체가 적층된 자성체 본체로 이루어진 인덕터 및 상기 커패시터와 상기 인덕터 사이에 마련되는 인쇄 회로 기판이 결합된 복합체;
상기 복합체의 제1 단면에 형성되며 상기 인덕터의 도전 패턴과 연결되는 입력 단자;
상기 입력 단자와 일정 거리 이격되어 형성되고, 상기 커패시터의 내부 전극과 연결되는 출력 단자;
상기 복합체의 제2 단면에 형성되며, 상기 인덕터의 도전 패턴 및 상기 커패시터의 내부 전극과 연결되는 보조 단자; 및
상기 인쇄 회로 기판의 회로 패턴 상에 실장되고, 상기 커패시터 및 상기 인덕터 각각과 병렬로 연결되는 적어도 두 개의 스위치 소자; 를 포함하는 를 포함하는 복합 전자 부품.
제15항에 있어서,
상기 인덕터는 상기 커패시터의 상부에 배치되는 복합 전자 부품.
제15항에 있어서,
상기 인덕터와 상기 커패시터는 상기 입력 단자, 상기 보조 단자 및 상기 출력 단자를 통하여 직렬로 연결되는 복합 전자 부품.
삭제
제15항에 있어서,
상기 적어도 두 개의 스위치 소자는 제1 스위치 및 제2 스위치를 포함하고, 상기 제1 스위치는 상기 출력 전극 및 상기 보조 전극 사이에 배치되고, 상기 제2 스위치는 상기 입력 전극 및 상기 보조 전극 사이에 배치되는 복합 전자 부품.
제19항에 있어서,
상기 제1 스위치 및 상기 제2 스위치는 스위칭 동작하여 상기 커패시터의 커패시턴스와 상기 인덕터의 인덕턴스에 의해 결정되는 공진 주파수를 일정하게 유지하는 복합 전자 부품.