KR101058988B1 - 루프 안테나 - Google Patents

Abstract

본 발명은 소형이면서 유전률이 작은 저렴한 유전체 기판을 이용하여 LSI칩과 루프 안테나의 정합이 취해지고 또한 금속에의 부착이 가능한 태그 안테나를 제공하는 것을 목적으로 한다. 본 발명의 루프 안테나는 직방체 형상의 유전체 기판(12)과 유전체 기판(12)의 2대의 대향면(13-1과 13-2 및 14-1과 14-2)을 피복하는 금속으로 이루어지는 루프부(15)를 갖는다. 루프부(15)는 면적이 넓은 1쌍의 대향면 중 한쪽의 면(13-1)의 중심부에 여백부를 남겨 두고 형성된다. 이 여백부에는 LSI칩과의 급전점(16)과 이 급전점(16)과 병렬로 루프부(15)에 접속된 캐패시턴스 부분(17)(17-1, 17-2)이 형성되어 있다. 캐패시턴스 부분(17)은 소형의 LSI칩에서도 안테나와 정합하도록 LSI칩의 내부 캐패시턴스를 보충하기 위해 설치되고, 한쪽의 길이 S2의 볼록부가 다른 쪽의 오목부 내에 간극 G2를 갖고서 배치되어 큰 캐패시턴스를 형성한다.

유전체 기판, 루프부, 캐패시턴스 부분, 급전점, 대향면, 간극

Description

루프 안테나{LOOP ANTENNA}

본 발명은, RFID(radio frequency identification) 시스템에서 금속에 부착할 수 있는 태그의 루프 안테나에 관한 것이다.

종래, 리더 라이터로부터 약 1W의 전파를 송신하고, 태그측에서 그 신호를 수신하여, 태그 내의 정보를 다시 전파에 의해 리더 라이터에 돌려 보냄으로써, 리더 라이터가 태그를 식별하는 RFID 시스템이 실용화되어 있다.

이 RFID 시스템에는, UHF(Ultra High Frequency)대의 주파수(EU에서는 865㎒, US에서는 915㎒, JP에서는 953㎒)의 무선 신호가 이용되고 있다.

태그는, 통상적으로, LSI(large scale integration)칩과 안테나가 직접 접속되어 있다. 이 안테나의 패턴은, 필름이나 종이 등의 절연성의 시트에 증착된 Cu를 에칭하거나, 혹은 Ag 페이스트를 도포하는 등에 의해 형성된다. 통상적으로, 안테나 패턴의 크기는, 약 100∼150㎜×10∼25㎜ 정도이다.

태그의 안테나가 통상의 다이폴 안테나인 경우, 태그의 LSI칩의 동작 전력에도 의하지만, 리더 라이터와 태그와의 통신 거리는 약 3∼5m이다.

또한, 리더 라이터와 태그와의 통신 거리를 늘릴 수 있는 안테나로서는, 97.5㎜ 사방∼54㎜ 사방의 면적 이내에 들어가는 원형의 루프 안테나가 제안되어 있다(예를 들면, 비특허 문헌 1 참조).

그리고, RFID용의 태그는, 통상적으로, 물품 등에 부착하여 사용되기 때문에, 부착 물체의 유전률, 두께 등을 고려하여 설계하는 것이 통념이다.

그런데, 이와 같은 통상의 태그를 금속에 부착한 경우, 태그가 부착된 금속이 장해로 되어 리더 라이터로부터 방사된 전파가 태그에 작용하지 않게 되거나 또는 안테나 게인이 극단적으로 낮아져서, 태그로부터의 회신 전파의 방사가 얻어지지 않게 된다.

이것은, 전술한, 다이폴 안테나의 경우도 원형의 루프 안테나의 경우도 마찬가지이다.

이 문제를 해결하기 위해, 완전히 서로 다른 형상의 안테나가 필요하게 되어, 예를 들면 금속면을 반대로 이용한 루프 안테나가 예로부터 사용되어져 왔다.

도 1은, 종래의 금속면을 이용한 루프 안테나의 원리를 설명하는 도면이다. 도 1은, 금속(1)의 면(도 1은 판 형상의 금속(1)을 측면에서 보고 있음)에, LSI칩(2)과 루프 안테나(3)로 이루어지는 태그(4)를 접촉시킨 상태를 모식적으로 도시하고 있다.

루프 안테나(3)는, 루프의 상부(5)와 루프의 하부(6), 및 루프의 양측부(7)로 이루어져 있고, 루프의 하부(6)를 금속(1)의 면을 따르게 하여, 루프를 금속(1)의 면에 수직으로 세운 상태로 배치되어 있다.

여기서, 리더 라이터로부터의 전파가 화살표 8로 나타내는 방위각으로부터 방사되면, 태그(4)의 루프 안테나(3)에는, 화살표 9로 나타내는 방향의 전류가 유 기된다.

전술한 바와 같이, 루프 안테나(4)의 루프는, 금속(1)의 면에 수직으로 세운 상태로 배치되어 있으므로, 루프 안테나(4)에 유기된 전류는, 금속(1)의 면에 수직한 면에서 화살표 9로 나타내는 와전류를 형성하고 있는 것으로 된다.

일반적으로, 금속면의 한쪽의 면에 대해 수직인 면에서 와전류가 발생하면, 금속면이 마치 거울과 같이 기능하고, 금속면의 다른 쪽의 면에 대해 수직인 면에도, 금속면에 대칭한 위치에서, 도 1에 파선으로 나타내는 경상 경로(5', 6' 및 7')에서 또한 화살표 9'로 나타내는 방향(한쪽의 면의 와전류와 역 방향)으로 흐르는 전류 성분이 발생한다. 이 현상은 경상 효과라고 불리고 있다.

이와 같이, 금속면의 양측에서, 금속면에 수직이고 또한 금속면에 대칭한 위치에서, 서로 역 방향의 와전류가 발생하면, 금속면 부분에서는, 루프의 하부(6)와 경상 경로(6')의 금속면 양측의 전류 성분이 상쇄하여, 루프의 상부(5), 루프의 양측부(7), 경상 경로(5' 및 7')의 전류 성분만이 남는다.

이 남은 전류 성분은, 실선 10으로 가상적으로 나타낸 바와 같이, 마치 금속면을 관통하거나 또한 금속면의 양측의 수직면을 따라서 흐르는 와전류 성분을 형성한다. 이에 의해, 루프 안테나(3)에는, 매우 큰 안테나 게인이 얻어진다.

도 2는, 상기 태그(4)의 LSI칩(2)과 루프 안테나(3)의 등가 회로를 도시한 도면이다. LSI칩(2)은, 일반적으로 내부에 병렬 저항 Rc(약 200∼2000Ω)와 병렬 용량 Cc(약 0.2∼2pF)를 갖고 있다.

도 3은, 상기한 바와 같은 LSI칩과 루프 안테나가 소정의 공진 주파수에 대 해 정합하는 조건을 산출하기 위한 식이다. f0은 공진 주파수를 나타내고, L은 인덕턴스, C는 캐패시턴스이다.

여기서, 도 1에 도시한 태그(4)의 LSI칩(2)과 루프 안테나(3)가 정합하기 위해서는, 도 2에 도시한 루프 안테나(3)의 병렬 저항 Ra가 LSI칩(2)의 병렬 저항 Rc와 동일한 값을 갖고, 또한 루프 안테나(3)의 병렬 인덕턴스 La가, 도 3의 관계에 있다고 하면, 루프 안테나(3)의 병렬 인덕턴스 La와 LSI칩(2)의 병렬 캐패시턴스 Cc가 서로 캔슬되면 되는 것이 알려져 있다.

이 때, 루프 안테나(3)에서 받은 전파의 유기 전력의 모두가 LSI칩(2)에 공급된다. 또한 LSI칩(2)으로부터의 전력이 모두 루프 안테나(3)에 공급되어, 외부로 방사된다.

그런데, 루프 안테나는, 루프 안테나를 유지하는 유지 기판의 크기와, 그 유전률 εr이 결정된 시점에서, 자동적으로 루프 안테나의 1주의 루프 길이가 결정되게 된다고 하는 성질이 있다.

따라서, 도 1에 도시한 형상으로, 도 2에 도시한 등가 회로를 갖는 태그(4)에서, 루프 안테나(3)가 도 3의 식을 충족하도록 하는 병렬 인덕턴스 성분 La를 가지면, LSI칩(2)과 정합하지만, 유지 기판의 크기나, 그 유전률 εr에 따라서는, 도 3의 식을 충족하는 값에 도달하지 않는 경우가 있다.

도 4는, 도 1에 모식적으로 도시한 태그(4)의 루프 안테나(3)의 성능 시험을 위해 제작된 시뮬레이션용의 모형이다.

도 4에 도시한 모형 태그(11)는, 직방체의 크기 「길이 방향의 치수×폭 방향의 치수×두께의 치수」를 「50.8㎜×25.4㎜×5.4㎜」로 하고 있다. 루프 안테나(120)의 중앙의 양 급전 단자(130)의 단부의 급전부에는 본래는 LSI칩이 접속되지만, 여기서는, 시뮬레이션용의 포트면(140)이 형성되어 있다.

이 루프 안테나(120)는, 절연성의 약간 투명한 유지 기판(150)의 둘레면에, 구리(Cu)박을 점착하여 형성되어 있는 것으로 한다. 또한, 투명 물질이므로 도 4에서는 보이지 않지만, 내환경성을 위해 태그(11)의 전체 둘레면은 몰드 수지로 덮여져 있는 것으로 한다.

또한, 포트면(140)에 탑재될 LSI칩은, 실제로는 LSI칩을 보호 수용하는 LSI 패키지의 크기로 되므로, 이 LSI 패키지의 크기를 10㎜×10㎜로 한다.

그리고, 유지 기판(150)과 몰드 수지의 유전률 εr을 「εr=3.7」로 한다. 또한, 이 구성에서, 도 2에 도시한 등가 회로에서, 루프 안테나(120)와 정합시키는 LSI칩의 병행 Rc는 1000Ω∼2000Ω이고, 병행 캐패시턴스 Cc는 0.8pF인 것으로 한다.

루프 안테나(120)가, 이 LSI칩과 정합하기 위해서는, 도 3의 식으로부터, 루프 안테나(120)의 병행 저항 Ra=1000∼2000Ω, 동일하게 병행 인덕턴스 La=35nH가 가장 이상적으로 된다.

따라서, 시판된 전자계 시뮬레이터를 이용하여, 상기의 모형을 상기의 조건에서 시뮬레이션한 계산 결과를 보면, Ra=8000Ω, La=20nH로 되고, 상기의 이상값으로부터 크게 차이가 나, LSI칩과 전혀 정합하지 않는다.

이 시뮬레이션으로부터 얻어진 Ra=8000Ω, La=20nH의 루프 안테나에 대응할 수 있는 LSI칩의 캐패시턴스는, 도 3의 식으로부터, Cc=2.0pF이며, 이와 같은 태그용의 LSI칩은 비현실적이다.

여기서 만약, 유지 기판(150)의 유전률을 εr=10 정도로 올리면, 루프 안테나(120)의 병행 인덕턴스는 La=35nH 부근으로 되므로, LSI칩과 정합한다.

그러나, 이것으로는, 매우 유전률 εr이 큰 세라믹을 유지 기판(150)으로서 어쩔 수 없이 사용해야만 되지만, 현재 시판된 통상의 유지 기판(150)은 100엔 정도인 것에 비해, 세라믹 기판은 동일형인 것으로 1000엔을 초과한다. 따라서, 태그 전체의 코스트가 높아지게 되므로 경제적이지 않다.

또한, 만약, 유지 기판(150)의 크기를 80×50㎜ 정도로 크게 하면, 이에 따라서 유지 기판(150)의 둘레면에 형성되는 루프 안테나의 루프 길이도 길어진다. 그리고, 이 루프 안테나의 병렬 인덕턴스 성분은, La=35nH 부근으로 되어, 병행 Rc=1000Ω∼2000Ω, 병행 캐패시턴스 Cc=0.8pF의 LSI칩과 거의 정합한다.

그러나, 이것으로는, 루프 안테나, 즉 유지 기판이 거대화되게 되어, 태그로서는, 실용적인 크기를 초과하게 된다.

비특허 문헌 1 :　Size Reduction in UHF Band RFID Tag Antenna Based on Circular Loop Antenna, Hong-Kyun Ryu ; Jong-Myung Woo ; Applied Electromagnetics and Co㎜unications, 2005. ICECom 2005.18th International Conference on 12-14 Oct. 2005 Page(s) : 1-4

<발명의 개시>

본 발명의 목적은, 소형이면서 유전률이 작은 저렴한 유전체 기판을 이용하 여 LSI칩과 루프 안테나의 정합이 취해지고 또한 금속면에 첨부하여도 성능이 저하되지 않는 태그용의 루프 안테나를 제공하는 것이다.

본 발명의 루프 안테나는, 직방체 형상의 유전체 기판과, 그 유전체 기판의 2쌍의 대향면을, 면적이 넓은 쪽의 1쌍의 대향면의 한쪽의 면의 중심부에 여백부를 남겨 두고 피복하는 금속으로 이루어지는 루프부와, 그 루프부의 상기 여백부에 형성된 LSI칩과의 급전점과, 그 급전점과 병렬로 루프부에 접속되어 형성된 캐패시턴스 부분을 갖고 구성된다.

상기 캐패시턴스 부분은, 예를 들면, 간극을 두고 근접하여 2 개소에 배치된 도체로 이루어지도록 구성된다.

이 경우, 상기 캐패시턴스 부분은, 예를 들면, 상기 2 개소에 배치된 도체의 각각이 거의 동일형의 직사각형을 이루도록 구성하여도 되고, 또한, 예를 들면, 상기 2 개소에 배치된 도체의 한쪽은 오목부가 형성되고, 다른 쪽은 상기 오목부 내에 진출하는 볼록부가 형성되어 이루어지도록 구성하여도 된다.

이 루프 안테나에서, 상기 면적이 넓은 쪽의 1쌍의 대향면에 피복된 금속은, 예를 들면, 상기 유전체 기판에 도포 또는 접합되어 그 유전체 기판과 미리 일체로 형성된 박판 형상 또는 박 형상의 금속이며, 상기 급전점 및 상기 캐패시턴스 부분은 상기 박판 형상 또는 박 형상의 금속에의 에칭에 의해 형성되어 구성된다.

또한, 이 루프 안테나에서, 상기 면적이 넓은 쪽의 1쌍의 대향면의, 한쪽의 면에 피복된 금속은 상기 유전체 기판에 뒤로부터 접합된 도전성 시트이며, 다른 쪽의 면에 피복된 금속은 미리 상기 급전점 및 상기 캐패시턴스 부분이 형성되어 비도전성 시트에 접합된 후에 상기 유전체 기판에 접합한 도전성 시트이도록 구성된다.

이들의 경우, 상기 유전체 기판의 2쌍의 대향면의 면적이 좁은 쪽의 1쌍의 대향면을 피복하는 상기 금속은, 예를 들면, 도금용 금속이어도 되고, 또한, 예를 들면, 도전성 테이프 부재이어도 된다.

또한, 이 루프 안테나에서, 상기 유전체 기판, 상기 루프부, 상기 급전점, 및 상기 캐패시턴스 부분을 상기 LSI칩과 함께 몰드한 수지체를 더 갖도록 구성할 수도 있다.

도 1은 종래의 금속면을 이용한 루프 안테나의 원리를 설명하는 도면.

도 2는 도 1의 원리도의 태그의 LSI칩과 루프 안테나의 등가 회로를 도시한 도면.

도 3은 소정의 공진 주파수에 대해 태그의 LSI칩과 루프 안테나가 정합하는 조건을 산출하기 위한 식을 나타내는 도면.

도 4는 종래의 금속면 부착용의 루프 안테나의 성능 시험을 위해 제작된 시뮬레이션용의 모형.

도 5는 본 발명의 제1 실시예에서의 태그의 루프 안테나를 도시하는 도면.

도 6은 제1 실시예에서의 태그의 등가 회로를 도시하는 도면.

도 7은 본 발명의 제2 실시예에서의 태그의 루프 안테나를 도시하는 도면.

도 8은 태그의 루프 안테나의 캐패시턴스 부분에서 간극 G2만이 형성되어 있 는 경우 및 간극 G2와 볼록부의 길이 S2가 형성되어 있는 경우의 루프 안테나에 대응할 수 있는 LSI칩의 Cc값을 나타내는 도면.

도 9는 파라미터를 도 8과 마찬가지의 조건으로 하였을 때의 안테나 게인의 특성도.

도 10은 파라미터를 도 8 및 도 9와 마찬가지의 조건으로 하였을 때의 루프 안테나의 병렬 저항 Ra를 나타내는 도면.

도 11은 통신 거리의 주파수 특성을 계산한 결과를 도시하는 도면.

도 12는 본 발명의 태그용 루프 안테나의 기본 구성을 도시하는 분해 사시도.

도 13은 태그용 루프 안테나의 기본 구성에서 조립 완성의 상태를 투시적으로 도시하는 사시도.

도 14는 제3 실시예로서의 본 발명의 태그용 루프 안테나의 구체적 제작 방법을 설명하는 도면.

도 15는 제4 실시예로서의 본 발명의 태그용 루프 안테나의 다른 구체적 제작 방법을 설명하는 분해 사시도.

<부호의 설명>

1 : 금속

2 :　LSI칩

3 : 루프 안테나

4 : 태그

5 : 루프의 상부

5' : 경상 경로

6 : 루프의 하부

6' : 경상 경로

7 : 루프의 양측부

7' : 경상 경로

8 : 전파 방사 방위각

9 : 유기 전류 방향

9' : 경상 효과 전류 방향

10 : 가상 잔류 전류 성분

11 : 태그

12 : 유전체 기판

13-1, 13-2 : 면적이 넓은 쪽의 1쌍의 대향면

14-1, 14-2 : 면적이 좁은 쪽의 1쌍의 대향면

15 : 루프 안테나

16 : 급전점

17(17-1, 17-2) : 캐패시턴스 부분

18 : 배선

19 : 시뮬레이션용 포트면

20 : 태그

21(21-1, 21-2) : 캐패시턴스 부분

22 : 몰드 수지

23 : 오목부

24 : 금속

25 : 도전성 테이프 부재

26 : 절연성 시트 부재

<발명을 실시하기 위한 최량의 형태>

<제1 실시예>

도 5는, 본 발명의 제1 실시예에서의 태그의 루프 안테나를 도시하는 도면이다.

도 5에 도시한 바와 같이, 태그(11)는, 직방체 형상의 유전체 기판(12)과, 이 유전체 기판(12)의 2쌍의 대향면(13-1과 13-2, 및 14-1과 14-2)을 피복하는 금속으로 이루어지는 루프부(15)를 갖고 있다.

단, 루프부(15)는, 면적이 넓은 쪽의 1쌍의 대향면(13-1 및 13-2) 중 한쪽의 면(13-2)에는 전체면에 배치되고, 다른 쪽의 면(13-1)에는 중심부에 여백부를 남겨 두고 형성되어 있다.

이 여백부에는 루프부(15)를 가늘게 하여 연장된 루프 세선부(15-1 및 15-2)가 배치되어 있다. 루프 세선부(15-1 및 15-2)의 종단은 대향하여, LSI칩과의 급전점(16)을 형성하고 있다.

이 태그(11)는, 또한, 상기 루프 세선부(15-1 및 15-2)의 종단이 대향하는 급전점(16)과 병렬로, 루프 세선부(15-1 및 15-2)에 접속되어 형성된 캐패시턴스 부분(17(17-1, 17-2))을 구비하고 있다.

또한, 도 5에서는, 급전점(16)에 접속되는 LSI칩 대신에, 급전점(16)을 형성하는 루프 세선부(15-1 및 15-2)의 양 종단으로부터, 유전체 기판(12)의 폭 방향의 한쪽(도면의 상방)에 각각 연장되는 배선(18)과, 그 선단간에 형성된 시뮬레이션용의 포트면(19)이 형성되어 있다.

상기의 캐패시턴스 부분(17)은, 간극 G2를 두고 근접하여 2 개소에 배치된 도체(17-1 및 17-2)로 이루어진다. 도 5에 나타낸 예에서는, 2 개소에 배치된 도체(17-1 및 17-2)의 각각은, 거의 동일형의 직사각형을 이루고 있다.

이 캐패시턴스 부분(17)은, 루프 안테나(15)에, 예를 들면 Rc=1000Ω∼2000Ω이고, Cc=0.8pF의 소형의 LSI칩에서도 대응시키기 위해, LSI칩의 캐패시턴스의 부족분을 보충하기 위한 것이다.

도 6은, 상기의 태그(11)의 등가 회로를 도시하는 도면이다. 또한 도 6에는, 도 5의 루프 안테나(11)의 구성에 대응하는 회로 부분에, 도 5에 나타낸 번호를 괄호로 나타내고 있다. 도 6에 도시한 바와 같이, 본 예의 태그(11)에는, 루프 안테나(15)의 병렬 캐패시턴스 부분 Ca가 보조적으로 추가되어 있다.

즉 「LSI칩의 Cc+루프 안테나(15)의 Ca」가 루프 안테나의 La와 공진하면(도 3의 관계를 충족시키면) 된다고 하는 생각에 기초하여 안출된 구성이다.

캐패시턴스 부분(17)의 도체(17-1 및 17-2)간의 간극 G2가 좁을수록, 캐패시턴스 성분 Ca가 커지므로, 보다 Cc가 작은 LSI칩에 대응할 수 있게 된다.

또한, 간극 G2가 길어질수록, 역시 캐패시턴스 성분 Ca가 커지지만, 도 5의 구성에서는, 간극 G2의 길이에는 한계가 있다.

<제2 실시예>

도 7은, 제2 실시예에서의 태그의 루프 안테나를 도시하는 도면이다. 또한, 도 7에는 도 5의 태그(11)와 동일 구성 부분에는 도 5와 동일한 번호를 부여하여 도시하고 있다.

도 7에 도시한 바와 같이, 본 예의 태그(20)는, 캐패시턴스 부분(21(21-1, 21-2))의 구성이 도 5의 태그(11)의 캐패시턴스 부분(17(17-1, 17-2))의 구성과 형상이 상이할 뿐이며, 다른 구성은 동일하다.

본 예에서, 캐패시턴스 부분(21)은, 2 개소에 배치된 도체(17-1 및 17-2)의 한쪽의 도체(17-2)는 오목부가 형성되고, 다른 쪽의 도체(17-1)는, 한쪽의 도체(17-2)의 오목부 내에 진출하는 볼록부가 형성되어 있다.

도체(17-1 및 17-2)의 사이에는, 도 5의 경우와 마찬가지의 간극 G2가, 오목부와 볼록부와의 대향부도 포함시켜 형성되어 있다.

본 예의 경우에는, 도체(17-1 및 17-2)의 사이에 형성되는 간극 G2의 길이는, 오목부 내에 볼록부가 진출하고 있는 형상인 만큼, 도 5의 경우보다도 캐패시턴스 성분 Ca가 커진다.

즉, 간극 G2가 좁을수록, 또한 볼록부의 길이 S2가 길수록, 캐패시턴스 성분 Ca가 커지고, 보다 Cc가 작은 LSI칩에 대응할 수 있게 된다. 그리고, 본 예의 경우의 등가 회로도 도 6에서 도시할 수 있다.

<제1 실시예 및 제2 실시예의 루프 안테나와 LSI칩과의 정합성>

도 8은, 태그의 루프 안테나의 캐패시턴스 부분에서 제1 실시예의 간극 G2만이 형성된 경우 및 제2 실시예의 간극 G2와 볼록부의 길이 S2가 형성된 경우의 루프 안테나에 대응할 수 있는 LSI칩의 Cc값을 나타내는 특성도이다.

이 특성도도, 도 5에 도시한 태그(11) 및 도 7에 도시한 태그(20)를 모형으로 하여, 시판된 전자계 시뮬레이터를 이용하여, 상기의 G2 및 S2를 파라미터로 하여 계산한 결과가 얻어진 것이다.

도 8은 횡축에 간극 G2(㎜)를 나타내고, 종축에 LSI칩의 Cc(pF)를 나타내고, 특성을 나타내는 3개의 그래프에는, 제1 실시예(여기서는 「simple」이라고 표시함)의 경우를 흑색 동그라미의 플롯으로 나타내고, 제2 실시예의 경우는 볼록부의 길이 S2=3㎜의 경우를 흑색 삼각의 플롯으로 나타내고, S2=5㎜의 경우를 흑색 사각의 플롯으로 나타내고 있다.

도 8의 특성도로부터, Cc=0.8pF의 LSI칩에 대응하기 위해서는, 제2 실시예의 루프 안테나(15)의 볼록부의 길이 S2=3㎜ 및 간극 G2=0.34㎜, 또는 S2=5㎜ 및 G2=0.63㎜로 하면 되는 것을 알 수 있다.

제1 실시예(simple)의 경우는, Cc=0.95∼1.12pF 정도의 LSI칩에 적합한 것을 알 수 있다. LSI칩은 칩 메이커에 따라 Cc가 상이하므로, 각각의 LSI칩에 따라서, G2 또는 S2의 파라미터를 선택하면 되게 된다.

도 9는, 파라미터를 도 8과 마찬가지의 조건으로 하였을 때의 안테나 게인의 특성도이다. 도 9는 횡축에 간극 G2(㎜)를 나타내고, 종축에 안테나의 gain(dBi) 을 나타내고 있다. 특성을 나타내는 3개의 그래프의 플롯은, 도 8의 경우와 마찬가지이다.

도 9에 도시한 바와 같이, 안테나 게인은 0.4∼0.6dBi로 높은 값을 나타내고 있다.

도 10은, 파라미터를 도 8 및 도 9와 마찬가지의 조건으로 하였을 때의 루프 안테나(15)의 병렬 저항 Ra를 나타내는 도면이다. 도 10은 횡축에 간극 G2(㎜)를 나타내고, 종축에 루프 안테나(15)의 병렬 저항 Ra를 나타내고 있다. 특성을 나타내는 3개의 그래프의 플롯은, 도 8 및 도 9의 경우와 마찬가지이다.

도 10에 도시한 바와 같이, 3개의 특성도는 약간 상이하지만 병렬 저항 Ra는 8000Ω 전후이며, 약간의 부정합분이 생기는 것을 알 수 있다.

도 11은, 통신 거리의 주파수 특성을 계산한 결과를 도시하는 도면이다. 도 11은, 횡축에 주파수(㎒)를 나타내고, 종축에 통신 거리(m)를 나타내고, 2개의 특성도에는, LSI칩의 병렬 Rc를 1000Ω으로 한 경우를 흑색 사각, Rc를 2000Ω으로 한 경우를 흑색 마름모형의 플롯으로 나타내고 있다.

또한, 상기의 설정 외에, 이 계산에 이용한 조건은, 리더 라이터의 출력을 1W, 리더 라이터의 안테나 특성을 6dBi의 원편파, LSI칩의 동작 전력을 4dBm으로 하고 있다.

도 11에 도시한 바와 같이, LSI칩의 병렬 저항 Rc가 큰 쪽이, 루프 안테나(15)의 병렬 저항 Ra에 근접하기 때문에, 정합 상태가 좋아지고, 따라서 통신 거리가 신장된다. 단, 적응할 수 있는 대역이 좁아진다고 하는 디메리트도 있다.

실용 시에는, 상기의 사항을 고려하여 적절한 용도로 사용하면 효과가 있다.

<본 발명의 태그용 루프 안테나의 기본 구성>

도 12는, 본 발명의 태그용 루프 안테나의 기본 구성을 도시하는 분해 사시도이다. 또한, 이하에 도시하는 도면 및 설명에서는, 도 7에 도시한 제2 실시예의 태그(20)를 예로 들어 나타내고 있지만, 도 5에 도시한 제1 실시예의 태그(11)의 루프 안테나(15)에 대해서도 마찬가지이다.

도 13은, 도 12에 도시한 분해 사시도의 조립 완성의 상태를 투시적으로 도시하는 사시도이다.

또한, 도 12 및 도 13 모두, 도 5 또는 도 7에 도시한 태그(20)와 동일 구성 또는 동일 기능의 부분에는, 도 5 또는 도 7과 동일한 번호를 부여하여 나타내고 있다.

도 12는, 아래에서 위로, 거의 직방체 형상의 유전체 기판(12), 이 유전체 기판(12)의 둘레면에 밀착하여 배치되는 구리(Cu) 또는 은(Ag)의 루프 안테나(15), 이들 전체를 피복하여 보호하는 몰드 수지(22)를 나타내고 있다.

또한, 도 12에는, 태그의 중심을 원점으로 하여, 길이 방향을 X 방향, 폭 방향을 Y 방향, 이들에 직각하는 방향을 Z 방향으로 하고 있다.

또한, 유전체 기판(12)의 치수는, 길이 방향이 약 50.8㎜, 폭 방향이 약 25.4㎜, 그리고 두께가 약 5.4㎜이다.

또한, 유전체 기판(12) 및 루프 안테나(15)의 길이 방향 단부 양측면에 각각 나타내는 합계 4 개소의 오목부(23)는, 위치 정렬을 위해 형성되어 있는 것이므로, 후술하는 바와 같이, 유전체 기판(12)과 루프 안테나(15)의 일부가 처음부터 일체형인 경우에는 필요가 없다.

도 13에 도시한 조립 완성의 상태에는, 도 5 및 도 7에서는 도시하지 않은 몰드 수지(22)도 도시하고 있다. 또한, 도 13에는, LSI칩을 수용ㆍ보호하여 급전점(16)에 접속되는 LSI 패키지(100)를 파선으로 나타내고 있다.

<제3 실시예>

도 14는, 제3 실시예로서의 본 발명의 태그용 루프 안테나의 구체적 제작 방법을 설명하는 도면이다. 또한, 이하에 나타내는 도면 및 설명에서는, 도 7에 도시한 제2 실시예의 태그(20)의 구성을 예로 들어 나타내고 있지만, 도 5에 도시한 제1 실시예의 태그(11)의 루프 안테나(15)에 대해서도 마찬가지이다.

도 14에 도시한 루프 안테나(15)는, 유전체 기판(12)의 면적이 넓은 쪽의 1쌍의 대향면(13-1 및 13-2)(도 12 아래의 도면의 유전체 기판(12) 참조)에 피복된 예를 들면 구리(Cu) 또는 은(Ag) 등으로 이루어지는 금속(24)과, 이 양면의 금속(24)을 전기적으로 접속하기 위해 유전체 기판(12)의 면적이 좁은 쪽의 1쌍의 대향면(14-1 및 14-2)(도 12 아래의 도면의 유전체 기판(12) 참조)을 상하로 돌아 들어가도록 피복하는 도전성 테이프 부재(25)로 이루어진다.

상기의 금속(24)은, 박판 형상 또는 박 형상의 금속이며, 유전체 기판(12)에 증착 또는 도포 또는 접합하여 유전체 기판(12)과 미리 일체로 형성되어 있다. 이와 같은 금속 일체형의 유전체 기판(고주파 기판)에서 두께 5.4㎜의 것이, 비교적 저렴한 값으로 시판되고 있다.

이 시판된 금속 일체형의 유전체 기판을 구입하여, 50.8㎜×25.4㎜로 재단하면, 50.8㎜×25.4㎜×5.4㎜의 표리 금속 일체형의 유전체 기판이 얻어진다. 즉 3쌍의 대향면 중에서 면적이 넓은 쪽의 1쌍의 대향면에 금속이 일체화된 유전체 기판이 얻어진다.

이 표리 금속 일체형의 유전체 기판 중 어느 한쪽의 면의 금속을, 예를 들면 마스킹과 샌드 블러스트, 또는 플라즈마 장치 등을 이용한 에칭에 의해, 급전점(16) 및 캐패시턴스 부분(17)을 형성한다.

이 후, 이것도 시판된 도전성 테이프 부재를 적당한 치수로 재단하고, 이 도전성 테이프 부재에 의해, 일면의 금속을 에칭 완료의 표리 금속 일체형 유전체 기판을, 도전성 접착제를 이용하여, 전술한 바와 같이, 면적이 좁은 쪽의 1쌍의 대향면(14-1 및 14-2)을 상하로 돌아 들어가도록 피복한다. 이에 의해, 도 14에 도시한 루프 안테나가 완성된다.

태그(20)로서는, 루프 안테나(15)의 급전점(16)과 LSI 패키지(100)의 전극을 납땜 또는 도전성 접착제로 접속하여 완성한다.

또한, 이 급전점(16)에 LSI 패키지(100)의 전극을 접속하는 공정은, 도전성 테이프 부재로 면적이 좁은 쪽의 1쌍의 대향면을 피복하기 전이어도 피복한 후이어도 된다.

또한, 급전점(16)에 LSI 패키지(100)를 접속하고, 도전성 테이프 부재로 양단면을 피복한 상태에서, 태그(20)로서는 완성되어 있으므로, 이 후, 전체를 도 13에 도시한 바와 같이 몰드 수지(22)로 몰드할지의 여부는, 태그(20)의 용도에 따라 결정된다.

또한, 도전성 테이프 부재로 피복되는 양단면은, 도전성 테이프 부재로 피복하는 것으로 한정하지 않고, 예를 들면 표리의 금속(24)의 단부도 포함시켜 양단면에 도금을 실시하도록 하여도 된다.

<제4 실시예>

도 15는, 제4 실시예로서의 본 발명의 태그용 루프 안테나의 다른 구체적 제작 방법을 설명하는 분해 사시도이다. 또한, 이하에 도시한 도면 및 설명에서는, 도 7에 도시한 제2 실시예의 태그(20)의 구성을 예로 들어 나타내고 있지만, 도 5에 도시한 제1 실시예의 태그(11)의 루프 안테나(15)에 대해서도 마찬가지이다.

도 15에 도시한 루프 안테나의 제조 방법에서, 우선 Cu나 Ag 등의 도체가 붙지 않은 유전체(12)를 준비한다.

다음으로, 절연성 시트 부재(26)에 금속(24(24-1, 24-2))을 인쇄, 도포, 또는 증착 등으로 금속박을 형성하고, 베타면의 금속박(24-2)을 형성한 것을 유전체(12)의 한쪽의 면(도 15에서는 하면)에 대고, 에칭에 의해 급전점(6)이나 캐패시턴스 부분(17)을 형성한 것을 유전체(12)의 다른 쪽의 면(도 15에서는 상면)에 싣는다.

그리고, 상하의 절연성 시트 부재(26)의 양단부에 도전성 테이프 부재(25)를 걸치도록 부착하여, 상하의 절연성 시트 부재(26)를 유전체(12)에 고정한다.

또한, 이 경우도, 급전점(16)에 LSI 패키지(100)의 전극을 접속하는 공정은, 에칭에 의해 급전점(6)이나 캐패시턴스 부분(17)을 형성한 직후이어도 되고, 또는 상하의 절연성 시트 부재(26)를 유전체(12)에 고정한 후이어도 된다.

또한, 상하의 절연성 시트 부재(26)를 유전성의 접착제로 유전체(12)에 고정하고 나서 도전성 테이프 부재(25)를 부착하도록 하여도 된다.

또한, 이와 같이 상하의 절연성 시트 부재(26)를 유전성의 접착제로 유전체(12)에 고정한 경우에는, 상하의 절연성 시트 부재(26) 상의 루프 안테나용 금속(24-1과 24-2)의 접속을, 도전성 테이프 부재(25)의 부착으로 행하는 것으로 한정하지 않고, 금속(24)의 단부도 포함하여 끝면에 도금을 실시하도록 하여도 된다.

또한, 이 경우도, 급전점(16)에 LSI 패키지(100)를 접속하고, 도전성 테이프 부재로 양단면을 피복한 상태에서, 태그로서는 완성되어 있으므로, 이 후, 전체를 도 13에 도시한 바와 같이 몰드 수지(22)로 몰드할지의 여부는, 태그의 용도에 따라 결정된다.

이상 설명한 바와 같이, 본 발명의 루프 안테나에 따르면, 약 50㎜×25㎜×5.4㎜라고 하는 소형의 치수로, 또한 유전률 εr=3.7 정도의 저렴한 유전체 기판을 이용하여, 금속에 부착 대응한 태그 안테나를 제공할 수 있다.

Claims (10)

1. 삭제
2. 직방체 형상의 유전체 기판과,

   상기 유전체 기판의 2쌍의 대향면을, 면적이 넓은 쪽의 1쌍의 대향면의 한쪽의 면의 중심부에 여백부를 남겨 두고 피복하는 금속으로 이루어지는 루프부와,

   상기 루프부의 상기 여백부에 형성된 LSI칩과의 급전점과,

   상기 급전점과 병렬로 상기 루프부에 접속되어 형성된 캐패시턴스 부분

   을 갖고,

   상기 캐패시턴스 부분은, 간극을 두고 근접하여 2 개소에 배치된 도체로 이루어지는 것을 특징으로 하는 루프 안테나.
3. 제2항에 있어서,

   상기 캐패시턴스 부분은, 상기 2 개소에 배치된 도체의 각각이 동일형의 직사각형을 이루는 것을 특징으로 하는 루프 안테나.
4. 제2항에 있어서,

   상기 캐패시턴스 부분은, 상기 2 개소에 배치된 도체의 한쪽은 오목부가 형성되고, 다른 쪽은 상기 오목부 내에 진출하는 볼록부가 형성되어 이루어지는 것을 특징으로 하는 루프 안테나.
5. 직방체 형상의 유전체 기판과,

   상기 유전체 기판의 2쌍의 대향면을, 면적이 넓은 쪽의 1쌍의 대향면의 한쪽의 면의 중심부에 여백부를 남겨 두고 피복하는 금속으로 이루어지는 루프부와,

   상기 루프부의 상기 여백부에 형성된 LSI칩과의 급전점과,

   상기 급전점과 병렬로 상기 루프부에 접속되어 형성된 캐패시턴스 부분

   을 갖고,

   상기 면적이 넓은 쪽의 1쌍의 대향면에 피복된 금속은, 상기 유전체 기판에 도포 또는 접합하여 그 유전체 기판과 미리 일체로 형성된 박판 형상 또는 박 형상의 금속이며, 상기 급전점 및 상기 캐패시턴스 부분은 상기 박판 형상 또는 박 형상의 금속에의 에칭에 의해 형성되어 있는 것을 특징으로 하는 루프 안테나.
6. 직방체 형상의 유전체 기판과,

   상기 유전체 기판의 2쌍의 대향면을, 면적이 넓은 쪽의 1쌍의 대향면의 한쪽의 면의 중심부에 여백부를 남겨 두고 피복하는 금속으로 이루어지는 루프부와,

   상기 루프부의 상기 여백부에 형성된 LSI칩과의 급전점과,

   상기 급전점과 병렬로 상기 루프부에 접속되어 형성된 캐패시턴스 부분

   을 갖고,

   상기 면적이 넓은 쪽의 1쌍의 대향면의, 한쪽의 면에 피복된 금속은 상기 유전체 기판에 뒤로부터 접합된 도전성 시트이며, 다른 쪽의 면에 피복된 금속은 미리 상기 급전점 및 상기 캐패시턴스 부분이 형성되어 비도전성 시트에 접합된 후에 상기 유전체 기판에 접합된 도전성 시트인 것을 특징으로 하는 루프 안테나.
7. 제5항 또는 제6항에 있어서,

   상기 유전체 기판의 2쌍의 대향면의 면적이 좁은 쪽의 1쌍의 대향면을 피복하는 상기 금속은, 도금용 금속인 것을 특징으로 하는 루프 안테나.
8. 제5항 또는 제6항에 있어서,

   상기 유전체 기판의 2쌍의 대향면의 면적이 좁은 쪽의 1쌍의 대향면을 피복 하는 상기 금속은, 도전성 테이프 부재인 것을 특징으로 하는 루프 안테나.
9. 직방체 형상의 유전체 기판과,

   상기 유전체 기판의 2쌍의 대향면을, 면적이 넓은 쪽의 1쌍의 대향면의 한쪽의 면의 중심부에 여백부를 남겨 두고 피복하는 금속으로 이루어지는 루프부와,

   상기 루프부의 상기 여백부에 형성된 LSI칩과의 급전점과,

   상기 급전점과 병렬로 상기 루프부에 접속되어 형성된 캐패시턴스 부분

   을 갖고,

   상기 유전체 기판, 상기 루프부, 상기 급전점, 및 상기 캐패시턴스 부분을 상기 LSI칩과 함께 몰드한 수지체를 더 갖는 것을 특징으로 하는 루프 안테나.
10. 제2항, 제5항 또는 제6항 중 어느 한 항의 루프 안테나를 갖는 것을 특징으로 하는 무선 태그.

Images