KR101033241B1

KR101033241B1 - Signal Processing Apparatus and Method for Phased Array Antenna System

Info

Publication number: KR101033241B1
Application number: KR1020100071198A
Authority: KR
Inventors: 이병환
Original assignee: 엘아이지넥스원 주식회사
Priority date: 2010-07-23
Filing date: 2010-07-23
Publication date: 2011-05-06
Anticipated expiration: 2030-07-23

Abstract

본 발명에 따른, 위상 배열 안테나 시스템을 위한 신호 처리 장치는, 각 채널 별로 입력 신호를 소정 시간 간격으로 샘플링하여 샘플들을 생성하는 아날로그 디지털 컨버터; 각 채널 별로 상기 아날로그 디지털 컨버터에서 출력되는 샘플들을 주어지는 감쇠이득 제어 신호에 따라 감쇠하는 디지털 감쇠기; 각 채널 별로 상기 디지털 감쇠기에서 출력되는 샘플들을 주파수 하향 변환하여 인페이스 신호와 쿼드러쳐 신호를 생성하는 디지털 주파수 하향 변환기; 각 채널 별로 상기 인페이스 신호와 쿼드러쳐 신호로부터 샘플들 각각의 위상을 계산하는 위상 계산부; 각 채널 중 어느 하나의 채널을 기준 채널로 하여, 매 샘플링 시간마다 각 채널의 샘플과 상기 기준 채널의 샘플 간의 위상차인 채널간 위상차를 계산하는 채널간 위상차 계산부; 상기 위상차 계산부로부터의 각 채널간 위상차에 대하여 매 샘플링 시간마다 현재의 채널간 위상차와 이전의 채널간 위상차의 차이인 위상차 변화량을 계산하는 위상차 변화량 계산부; 및 상기 위상차 변화량에 따라 상기 디지털 감쇠기에 인가할 감쇠이득 제어 신호를 생성하는 감쇠이득 제어부를 포함하는 것을 특징으로 하는 In accordance with another aspect of the present invention, a signal processing apparatus for a phased array antenna system includes an analog-to-digital converter for sampling samples of input signals at predetermined time intervals for each channel; A digital attenuator for attenuating the samples output from the analog-to-digital converter for each channel according to a given attenuation gain control signal; A digital frequency downconverter for frequency downconverting the samples output from the digital attenuator for each channel to generate an interface signal and a quadrature signal; A phase calculator for calculating a phase of each sample from the in-face signal and the quadrature signal for each channel; An interchannel phase difference calculator for calculating a phase difference between channels, which is a phase difference between a sample of each channel and a sample of the reference channel at every sampling time, using any one of the channels as a reference channel; A phase difference change calculator for calculating a phase difference change amount which is a difference between the current phase difference between the current channel and the previous channel difference for each sampling time with respect to the phase difference between the channels from the phase difference calculator; And an attenuation gain control unit for generating an attenuation gain control signal to be applied to the digital attenuator according to the amount of phase difference change.

Description

Signal processing apparatus and method for phased array antenna system

본 발명은 위상 배열 안테나 시스템에 관한 것으로 보다 상세하게는 위상 배열 안테나 시스템을 위한 신호 처리 장치 및 방법에 관한 것이다.The present invention relates to a phased array antenna system, and more particularly, to a signal processing apparatus and method for a phased array antenna system.

일반적으로 레이터 시스템은 큰 지향성을 가지는 안테나를 통해 임의의 물체에 전자파를 송신하고 물체로부터 반사파를 수신하여 물체까지의 거리와 방향을 측정할 수 있는 장치로서, 선박 또는 항공기의 탐색과 유도를 통해 안전 확보 등 여러 분야에 이용되고 있다.In general, a radar system is a device that transmits electromagnetic waves to any object through a highly directional antenna and receives reflected waves from the object to measure the distance and direction to the object. It is used in various fields such as securing.

특히 안테나 분야에서 높은 지향성과 낮은 부엽 레벨, 신속한 빔 주사, 저전력 특성을 가지는 안테나를 필요로 하는 경우 위상 배열 안테나를 이용한다. 위상 배열 안테나는 기계적인 회전에 의해서 안테나의 빔을 주사하는 대신 배열 요소에 공급되는 전력의 위상을 전자적으로 제어하여 빔을 주사한다. 그리하여 빔의 형상과 방향을 순간적으로 변화시킬 수 있는 장점을 가지므로 위상 배열 안테나에 대한 관심이 고조되고 있다.Particularly, in the antenna field, a phased array antenna is used when an antenna having high directivity, low side lobe levels, fast beam scanning, and low power characteristics is required. The phased array antenna scans the beam by electronically controlling the phase of power supplied to the array element instead of scanning the beam of the antenna by mechanical rotation. Therefore, the interest in the phased array antenna is increasing because it has the advantage of changing the shape and direction of the beam instantaneously.

위상 배열 안테나 시스템은 복수 개의 배열 안테나를 구비하고, 배열 안테나 각각에 입력되는 신호의 위상 정보를 검출하거나, 배열 안테나 각각에 입력되는 신호의 위상을 조정함으로써 목표물을 추적하는 시스템이다. 이러한 위상 배열 안테나 시스템은 수신 신호의 동적인 특성에 따라서 정상적인 신호 처리가 불가능한 경우가 발생할 수 있다. 예컨대, 목표물이 고속으로 이동하거나 시스템 자체가 고속으로 이동함으로 인하여 배열 안테나를 통해 수신되는 신호의 위상 변화 속도가 큰 경우에 시스템의 신호 처리 속도가 수신 신호의 위상 변화 속도를 따라가지 못하여 제대로 된 결과를 얻지 못할 수 있다. The phased array antenna system includes a plurality of array antennas and tracks a target by detecting phase information of a signal input to each array antenna or adjusting a phase of a signal input to each array antenna. In such a phased array antenna system, normal signal processing may be impossible depending on the dynamic characteristics of the received signal. For example, if the phase change rate of the signal received through the array antenna is large due to the target moving at high speed or the system itself moving at high speed, the signal processing speed of the system may not follow the phase change speed of the received signal. You may not get it.

본 발명이 이루고자 하는 기술적 과제는, 위상 배열 안테나 시스템에서 수신 신호의 동적 변화가 심한 경우에도 정상적인 신호 처리를 가능하게 하는 위상 배열 안테나 시스템을 위한 신호 처리 장치 및 신호 처리 방법을 제공하는 데 있다.An object of the present invention is to provide a signal processing apparatus and a signal processing method for a phased array antenna system that enables normal signal processing even when a dynamic change of a received signal is severe in the phased array antenna system.

상기 기술적 과제를 해결하기 위하여 본 발명에 따른, 위상 배열 안테나 시스템을 위한 신호 처리 장치는, 각 채널 별로 입력 신호를 소정 시간 간격으로 샘플링하여 샘플들을 생성하는 아날로그 디지털 컨버터; 각 채널 별로 상기 아날로그 디지털 컨버터에서 출력되는 샘플들을 주어지는 감쇠이득 제어 신호에 따라 감쇠하는 디지털 감쇠기; 각 채널 별로 상기 디지털 감쇠기에서 출력되는 샘플들을 주파수 하향 변환하여 인페이스 신호와 쿼드러쳐 신호를 생성하는 디지털 주파수 하향 변환기; 각 채널 별로 상기 인페이스 신호와 쿼드러쳐 신호로부터 샘플들 각각의 위상을 계산하는 위상 계산부; 각 채널 중 어느 하나의 채널을 기준 채널로 하여, 매 샘플링 시간마다 각 채널의 샘플과 상기 기준 채널의 샘플 간의 위상차인 채널간 위상차를 계산하는 채널간 위상차 계산부; 상기 위상차 계산부로부터의 각 채널간 위상차에 대하여 매 샘플링 시간마다 현재의 채널간 위상차와 이전의 채널간 위상차의 차이인 위상차 변화량을 계산하는 위상차 변화량 계산부; 및 상기 위상차 변화량에 따라 상기 디지털 감쇠기에 인가할 감쇠이득 제어 신호를 생성하는 감쇠이득 제어부를 포함하는 것을 특징으로 한다.In order to solve the above technical problem, a signal processing apparatus for a phased array antenna system according to the present invention comprises: an analog-digital converter for sampling the input signal for each channel at predetermined time intervals to generate samples; A digital attenuator for attenuating the samples output from the analog-to-digital converter for each channel according to a given attenuation gain control signal; A digital frequency downconverter for frequency downconverting the samples output from the digital attenuator for each channel to generate an interface signal and a quadrature signal; A phase calculator for calculating a phase of each sample from the in-face signal and the quadrature signal for each channel; An interchannel phase difference calculator for calculating a phase difference between channels, which is a phase difference between a sample of each channel and a sample of the reference channel at every sampling time, using any one of the channels as a reference channel; A phase difference change calculator for calculating a phase difference change amount which is a difference between the current phase difference between the current channel and the previous channel difference for each sampling time with respect to the phase difference between the channels from the phase difference calculator; And an attenuation gain control unit for generating an attenuation gain control signal to be applied to the digital attenuator according to the phase difference change amount.

일 실시예에서, 상기 감쇠이득 제어부는, 상기 각 채널간 위상차의 위상차 변화량 중 적어도 하나의 채널간 위상차의 위상차 변화량이 소정 기준 값을 초과하는 경우에 상기 감쇠이득 제어 신호를 생성하여 상기 아날로그 디지털 컨버터에서 출력되는 샘플들을 감쇠하도록 한다.In an exemplary embodiment, the attenuation gain control unit may generate the attenuation gain control signal when the phase difference change amount of at least one channel phase difference among the phase difference change amounts of the phase difference between the respective channels exceeds a predetermined reference value to generate the analog-to-digital converter. Attenuate the samples output from

일 실시예에서, 상기 감쇠이득 제어부는, 상기 각 채널의 위상차 변화량 중 가장 큰 위상차 변화량과 상기 소정 기준값과의 차이에 따라서 상기 감쇠이득 제어 신호를 생성한다.In one embodiment, the attenuation gain control unit generates the attenuation gain control signal according to the difference between the largest phase difference change amount of the phase difference change amount of each channel and the predetermined reference value.

일 실시예에서, 상기 신호 처리 장치는 각 채널 별로 상기 주파수 하향 변환기로부터의 인페이스 신호와 쿼드러쳐 신호를 FFT 처리하여 주파수 영역 신호로 변환하고, 상기 주파수 영역 신호에서 가장 큰 신호 이외의 신호를 제거한 후 IFFT 처리하여 상기 위상 계산부에 전달하는 FFT/IFFT 처리기를 더 포함한다.In one embodiment, the signal processing apparatus performs FFT processing of the in-face signal and the quadrature signal from the frequency downconverter for each channel, converts the signal into a frequency domain signal, and removes a signal other than the largest signal from the frequency domain signal. The apparatus further includes an FFT / IFFT processor that performs IFFT processing and then transfers the phase calculator.

일 실시예에서, 상기 신호 처리 장치는 상기 채널간 위상차 계산부와 상기 위상차 변화량 계산부 사이에 마련되어 상기 채널간 위상차에 포함된 잡음을 제거하기 위한 이동 평균 필터를 더 포함한다.The signal processing apparatus may further include a moving average filter provided between the phase difference calculator and the phase difference change calculator to remove noise included in the phase difference between the channels.

상기 기술적 과제를 해결하기 위하여 본 발명에 따른, 위상 배열 안테나 시스템을 위한 신호 처리 방법은, (a) 각 채널 별로 입력 신호를 소정 시간 간격으로 샘플링하여 샘플들을 생성하는 단계; (b) 각 채널 별로 상기 샘플들을 주어지는 감쇠이득 제어 신호에 따라 감쇠하는 단계; (c) 각 채널 별로 상기 샘플들을 주파수 하향 변환하여 인페이스 신호와 쿼드러쳐 신호를 생성하는 단계; (d) 각 채널 별로 상기 인페이스 신호와 쿼드러쳐 신호로부터 샘플들 각각의 위상을 계산하는 단계; (e) 각 채널 중 어느 하나의 채널을 기준 채널로 하여, 매 샘플링 시간마다 각 채널의 샘플과 상기 기준 채널의 샘플 간의 위상차인 채널간 위상차를 계산하는 단계; (f) 상기 각 채널간 위상차에 대하여 매 샘플링 시간마다 현재의 채널간 위상차와 이전의 채널간 위상차의 차이인 위상차 변화량을 계산하는 단계; 및 (g) 상기 위상차 변화량에 따라 상기 (b) 단계를 위한 감쇠이득 제어 신호를 생성하는 단계를 포함하는 것을 특징으로 한다.In order to solve the above technical problem, a signal processing method for a phased array antenna system according to the present invention comprises the steps of: (a) sampling the input signal for each channel at predetermined time intervals to generate samples; (b) attenuating the samples for each channel according to a given attenuation gain control signal; (c) frequency downconverting the samples for each channel to generate an in-face signal and a quadrature signal; (d) calculating a phase of each of the samples from the interface signal and quadrature signal for each channel; (e) calculating a phase difference between channels, which is a phase difference between a sample of each channel and a sample of the reference channel at every sampling time, using any one channel of each channel as a reference channel; (f) calculating a phase difference change amount, which is a difference between a current phase difference between the current channel and a previous phase difference between each channel for each phase difference between the channels; And (g) generating an attenuation gain control signal for step (b) according to the amount of phase difference change.

일 실시예에서, 상기 (g) 단계는, 상기 각 채널간 위상차의 위상차 변화량 중 적어도 하나의 채널간 위상차의 위상차 변화량이 소정 기준 값을 초과하는 경우에 상기 감쇠이득 제어 신호를 생성한다.In one embodiment, the step (g) generates the attenuation gain control signal when the phase difference change amount of at least one of the phase difference changes between the phase differences of the phase difference between the respective channels exceeds a predetermined reference value.

일 실시예에서, 상기 (g) 단계는, 상기 각 채널의 위상차 변화량 중 가장 큰 위상차 변화량과 상기 소정 기준값과의 차이에 따라서 상기 감쇠이득 제어 신호를 생성한다.In one embodiment, the step (g) generates the attenuation gain control signal according to the difference between the largest phase difference change amount of the phase difference change amount of each channel and the predetermined reference value.

일 실시예에서, 상기 신호 처리 방법은 각 채널 별로 상기 인페이스 신호와 쿼드러쳐 신호를 FFT 처리하여 주파수 영역 신호로 변환하고, 상기 주파수 영역 신호에서 가장 큰 신호 이외의 신호를 제거한 후 IFFT 처리하는 단계를 더 포함한다.The signal processing method may include converting the in-face signal and the quadrature signal into a frequency domain signal by performing FFT processing on each channel, removing a signal other than the largest signal from the frequency domain signal, and then performing IFFT processing. It further includes.

일 실시예에서, 상기 신호 처리 방법은 상기 채널간 위상차에 이동 평균 연산을 수행하여 잡음을 제거하는 단계를 더 포함한다.The signal processing method may further include removing noise by performing a moving average operation on the phase difference between the channels.

상기 기술적 과제를 해결하기 위하여 상기된 본 발명에 따른 신호 처리 방법을 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체를 제공한다.In order to solve the above technical problem, there is provided a computer-readable recording medium having recorded thereon a program for executing the signal processing method according to the present invention.

상기된 본 발명에 의하면, 위상 배열 안테나 시스템에서 수신 신호의 동적 변화가 심한 경우에도 정상적인 신호 처리를 가능하게 한다.According to the present invention described above, even in a case where the dynamic change of the received signal is severe in the phased array antenna system, normal signal processing is possible.

도 1은 본 발명의 일 실시예에 따른 위상 배열 안테나 시스템을 위한 신호 처리 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 FFT/IFFT 처리기(40)의 구체적인 구성을 나타낸다.
도 3은 본 발명의 일 실시예에 따른 위상차 변화량 계산부(80)의 구체적인 구성을 나타낸다.
도 4는 인페이스 신호와 쿼드러쳐 신호를 4분면 상에 나타내기 위한 셀 개수와 각 해상도의 관계를 나타내는 참고도이다.
도 5는 본 발명의 일 실시예에 따른, 위상 배열 안테나 시스템을 위한 신호 처리 방법의 흐름도이다.1 is a block diagram of a signal processing apparatus for a phased array antenna system according to an embodiment of the present invention.
2 shows a detailed configuration of the FFT / IFFT processor 40 according to an embodiment of the present invention.
3 shows a specific configuration of the phase difference change calculation unit 80 according to an embodiment of the present invention.
FIG. 4 is a reference diagram illustrating a relationship between the number of cells and each resolution for displaying an interface signal and a quadrature signal on a quadrant.
5 is a flowchart of a signal processing method for a phased array antenna system according to an embodiment of the present invention.

이하에서는 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이하 설명 및 첨부된 도면들에서 실질적으로 동일한 구성요소들은 각각 동일한 부호들로 나타냄으로써 중복 설명을 생략하기로 한다. 또한 본 발명을 설명함에 있어 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description and the accompanying drawings, substantially the same components are denoted by the same reference numerals, and redundant description will be omitted. In addition, in the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 1은 본 발명의 일 실시예에 따른 위상 배열 안테나 시스템을 위한 신호 처리 장치의 블록도이다. 위상 배열 안테나 시스템은, 도시되지는 않았으나, n 개의 배열 안테나를 구비한다. 본 실시예에 따른 신호 처리 장치 및 이를 포함하는 위상 배열 안테나 시스템은 각 배열 안테나를 수신 채널로 하는 각 입력 신호를 처리한다. 즉, 위상 배열 안테나 시스템은 n 개의 배열 안테나 각각에 대응하는 n 개의 수신 채널(CH 1, CH 2, ..., CH n)을 가진다. 1 is a block diagram of a signal processing apparatus for a phased array antenna system according to an embodiment of the present invention. The phased array antenna system includes n array antennas, although not shown. The signal processing apparatus and the phased array antenna system including the same according to the present exemplary embodiment process each input signal having each array antenna as a reception channel. That is, the phased array antenna system has n reception channels CH 1, CH 2,..., CH n corresponding to each of the n array antennas.

본 실시예에 따른 신호 처리 장치는, 도시된 바와 같이, 아날로그 디지털 컨버터(10), 디지털 감쇠기(20), 디지털 주파수 하향 변환기(30), FFT/IFFT 처리기(40), 위상 계산부(50), 채널간 위상차 계산부(60), 이동 평균 필터(70), 위상차 변화량 계산부(80), 감쇠이득 제어부(90)를 포함하여 이루어진다. 여기서, 신호 처리 장치의 일부는 위상 배열 안테나 시스템에 본래 구비되는 요소일 수 있다. 예컨대, 아날로그 디지털 컨버터(10), 주파수 하향 변환기(30), 위상 계산부(50)는 위상 배열 안테나 시스템에 본래 구비되는 요소일 수 있다.In the signal processing apparatus according to the present embodiment, as illustrated, the analog-to-digital converter 10, the digital attenuator 20, the digital frequency down converter 30, the FFT / IFFT processor 40, and the phase calculator 50 may be used. , The phase difference calculator 60, the moving average filter 70, the phase difference change calculator 80, and the attenuation gain controller 90. Here, some of the signal processing apparatus may be elements inherent in the phased array antenna system. For example, the analog to digital converter 10, the frequency down converter 30, and the phase calculator 50 may be elements inherent in the phased array antenna system.

본 실시예에서, 아날로그 디지털 컨버터(10), 디지털 감쇠기(20), 디지털 주파수 하향 변환기(30), FFT/IFFT 처리기(40), 위상 계산부(50)는 도시된 바와 같이 각 채널 별로 마련된다. 즉, 채널 1에 대응하는 아날로그 디지털 컨버터(10), 디지털 감쇠기(20), 디지털 주파수 하향 변환기(30), FFT/IFFT 처리기(40), 위상 계산부(50)에 의하여 채널 1에 대응하는 위상 정보(θ₁)가 생성되고, 마찬가지로, 채널 n에 대응하는 아날로그 디지털 컨버터(10), 디지털 감쇠기(20), 디지털 주파수 하향 변환기(30), FFT/IFFT 처리기(40), 위상 계산부(50)에 의하여 채널 n에 대응하는 위상 정보(θ₁)가 생성된다. 각 채널마다의 이들 구성요소는 입력되는 신호만 각 채널의 신호로서 상이할 뿐, 동일한 동작을 수행한다. 따라서 이하 명세서에서 이들 구성요소에 관하여는 임의의 한 채널을 대상으로 설명한다.In this embodiment, the analog-to-digital converter 10, the digital attenuator 20, the digital frequency down converter 30, the FFT / IFFT processor 40, and the phase calculator 50 are provided for each channel as shown. . That is, the phase corresponding to channel 1 by the analog-to-digital converter 10, the digital attenuator 20, the digital frequency down-converter 30, the FFT / IFFT processor 40, and the phase calculator 50 corresponding to the channel 1. Information θ ₁ is generated and likewise analog analog converter 10, digital attenuator 20, digital frequency downconverter 30, FFT / IFFT processor 40, and phase calculator 50 corresponding to channel n. ) Generates phase information θ ₁ corresponding to channel n. These components for each channel perform the same operation, only the input signal is different as the signal of each channel. Therefore, in the following specification, these components will be described for any one channel.

아날로그 디지털 컨버터(10)는 입력되는 신호를 소정 시간 간격으로 샘플링하여 샘플을 생성한다. 여기서 입력되는 신호는 수신되는 고주파(RF) 신호가 적어도 1회 주파수 하향 변환된 중간 주파수(IF) 신호일 수 있다. 물론 경우에 따라서 고주파(RF) 신호일 수도 있다. 입력되는 신호는 아날로그 신호이며, 샘플링 결과 생성되는 샘플들은 시간 영역에서의 이산 신호로서 매 샘플링 시간마다 양자화되고 소정 비트의 디지털 부호로 변환된 값을 가진다.The analog-to-digital converter 10 samples the input signal at predetermined time intervals to generate a sample. The input signal may be an intermediate frequency (IF) signal in which the received high frequency (RF) signal is down-converted at least once. Of course, in some cases, it may be a high frequency (RF) signal. The input signal is an analog signal, and the samples generated as a result of the sampling are discrete signals in the time domain and are quantized at each sampling time and converted into a digital code of a predetermined bit.

디지털 감쇠기(20)는 아날로그 디지털 컨버터(10)에서 출력되는 샘플들을 후술할 감쇠이득 제어부(90)로부터 주어지는 감쇠이득 제어 신호에 따라 감쇠시킨다. 디지털 감쇠기(20)는 감쇠이득 제어 신호가 인가되지 않는 경우 감쇠를 수행하지 않고 입력되는 신호를 그대로 출력하며, 감쇠이득 제어 신호가 인가되는 경우에 입력되는 신호를 감쇠시켜 출력한다. 또한, 주어지는 감쇠이득 제어 신호에 따라서 감쇠 정도를 달리 한다. 입력되는 디지털 부호가 디지털 감쇠기(20)에서 감쇠되는 경우, 비트 수가 줄어들게 된다. 예컨대, 입력되는 샘플의 디지털 부호가 m 비트 부호인 경우, 6 dB 감쇠가 수행되면, 한 비트가 줄어들어 m-1 비트 부호가 된다. 감쇠이득 제어 신호는 디지털 감쇠기(20)에 입력되는 디지털 부호를 얼마만큼 감쇠시킬 것인지를 결정한다. 디지털 감쇠기(20)의 출력은 감쇠이득 제어 신호에 따라서, 아날로그 디지털 컨버터(10)의 출력 그대로이거나, 디지털 부호가 감쇠된 샘플들이 된다. The digital attenuator 20 attenuates the samples output from the analog-to-digital converter 10 according to the attenuation gain control signal given from the attenuation gain control unit 90 to be described later. When the attenuation gain control signal is not applied, the digital attenuator 20 outputs the input signal without performing attenuation as it is, and attenuates and outputs the input signal when the attenuation gain control signal is applied. Also, the degree of attenuation is varied in accordance with the given attenuation gain control signal. When the input digital code is attenuated by the digital attenuator 20, the number of bits is reduced. For example, if the digital code of the input sample is an m bit code, if 6 dB attenuation is performed, one bit is reduced to become an m-1 bit code. The attenuation gain control signal determines how much to attenuate the digital code input to the digital attenuator 20. The output of the digital attenuator 20 is either the output of the analog-to-digital converter 10 or the samples whose digital code is attenuated according to the attenuation gain control signal.

디지털 주파수 하향 변환기(30)는 디지털 감쇠기(20)에서 출력되는 샘플들을 주파수 하향 변환하여 기저 대역의 인페이스 신호(I)와 쿼드러쳐 신호(Q)를 생성한다. 인페이스 신호(I)와 쿼드러쳐 신호(Q)는 해당 샘플의 위상을 결정하는 데 이용되는 신호로서, 디지털 주파수 하향 변환기(30)로부터 출력되는 인페이스 신호(I)와 쿼드러쳐 신호(Q)는 위상 배열 안테나 시스템에서 각종 신호 처리를 위한 입력 신호로서 사용된다. 즉, 도시된 바와 같이 각 채널의 디지털 주파수 하향 변환기(30)의 출력은 각 채널 별 신호 경로로 이어진다.The digital frequency down converter 30 down-converts the samples output from the digital attenuator 20 to generate a baseband in-phase signal I and a quadrature signal Q. The interface signal I and the quadrature signal Q are used to determine the phase of the sample, and the interface signal I and the quadrature signal Q output from the digital frequency down converter 30 are used. Is used as an input signal for various signal processing in a phased array antenna system. That is, as shown, the output of the digital frequency down converter 30 of each channel leads to a signal path for each channel.

FFT/IFFT 처리기(40)는 주파수 하향 변환기(30)로부터의 인페이스 신호와 쿼드러쳐 신호를 FFT 처리하여 주파수 영역 신호로 변환하고, 상기 주파수 영역 신호에서 가장 큰 신호 이외의 신호를 제거한 후 IFFT 처리한다. 배열 안테나를 통해 수신되어 아날로그 디지털 컨버터(10), 디지털 감쇠기(20), 디지털 주파수 하향 변환기(30)를 거친 신호는 여러 주파수 성분을 포함하고 있다. 수신 신호가 여러 주파수 성분을 포함하는 경우 일반적으로 신호의 크기가 가장 큰 주파수 성분에 따라 수신 신호의 동적 특성이 결정된다. 따라서 FFT/IFFT 처리기(40)는 수신 신호에서 신호의 크기가 가장 큰 주파수 성분을 추출하여 수신 신호의 동적 특성을 정확하게 파악하기 위한 것이다.The FFT / IFFT processor 40 converts the in-face signal and the quadrature signal from the frequency downconverter 30 into a frequency domain signal by removing the signal other than the largest signal from the frequency domain signal, and then processes the IFFT process. do. The signal received through the array antenna and passed through the analog-to-digital converter 10, the digital attenuator 20, and the digital frequency downconverter 30 includes various frequency components. When the received signal includes several frequency components, the dynamic characteristics of the received signal are generally determined according to the frequency component having the largest signal size. Therefore, the FFT / IFFT processor 40 extracts the frequency component having the largest signal size from the received signal to accurately determine the dynamic characteristics of the received signal.

일 실시예에서, FFT/IFFT 처리기(40)는 도 2에 도시된 바와 같이, 주파수 하향 변환기(30)로부터의 인페이스 신호와 쿼드러쳐 신호를 FFT 처리하여 주파수 영역의 신호로 변환하는 FFT 변환기(41), 주파수 영역 신호에서 가장 큰 신호만 남겨두고 그 이외의 신호를 제거하는 최대값 추출부(42), 최대값 추출부(42)로부터의 주파수 영역 신호를 IFFT 처리하여 시간 영역 신호로 변환하는 IFFT 변환기(43)로 이루어질 수 있다.In one embodiment, the FFT / IFFT processor 40, as illustrated in FIG. 2, performs an FFT process on the in-face signal and the quadrature signal from the frequency downconverter 30 and converts the signal into a signal in the frequency domain. 41) IFFT processing the frequency domain signal from the maximum value extracting section 42 and the maximum value extracting section 42, leaving only the largest signal in the frequency domain signal and removing other signals, and converting it into a time domain signal. IFFT converter 43.

위상 계산부(50)는 FFT/IFFT 처리기(40)로부터의 인페이스 신호와 쿼드러쳐 신호로부터 샘플들 각각의 위상을 계산한다. 위상 계산부(50)는 CORDIC(COordinate Rotation DIgital Computer) 알고리즘을 이용하여 인페이스 신호와 쿼드러쳐 신호의 아크탄젠트를 구함으로써 샘플을 각각의 위상을 계산할 수 있다. 각 채널에 대응하는 각 위상 계산부(50)에 의하여 각 채널마다 샘플들 각각의 위상이 구해진다. 도 1에서, 각 채널마다의 위상을 θ₁, θ₂, ..., θ_n이라 표시하였는데, 한 채널에서 위상은 매 샘플링 시점의 샘플들 각각마다 구해지는 바, 'θ₁'이라 함은 채널 1에 대한 위상 값의 시리즈(series)를 의미한다.The phase calculator 50 calculates a phase of each of the samples from the in-phase signal and the quadrature signal from the FFT / IFFT processor 40. The phase calculator 50 may calculate a phase of each sample by obtaining arctangents of an in-face signal and a quadrature signal using a coordinated rotation computer algorithm. The phase of each sample is obtained for each channel by each phase calculator 50 corresponding to each channel. In FIG. 1, phases of respective channels are denoted as θ ₁ , θ ₂ , ..., θ _n . In one channel, the phase is obtained for each sample at each sampling point, and thus, 'θ ₁ ' Refers to the series of phase values for channel 1.

채널간 위상차 계산부(60)는 각 채널 중 어느 하나의 채널을 기준 채널로 하여 매 샘플링 시간마다 각 채널의 샘플과 기준 채널의 샘플 간의 위상차인 채널간 위상차를 계산한다. 즉, 동일 샘플링 시간에서의 두 채널의 위상차를 계산한다. 예컨대, 채널 1이 기준 채널로 통일되는 경우, 매 샘플링 시간에서 채널 2와 채널 1의 위상차, 채널 3과 채널 1의 위상차, ..., 채널 n과 채널 1위 위상차를 계산한다. 기준 채널은 인접한 채널일 수도 있다. 이 경우, 채널간 위상차 계산부(60)는 채널 2와 채널 1의 위상차, 채널 3과 채널 2의 위상차, ..., 채널 n과 채널 (n-1)의 위상차를 계산한다. 채널간 위상차 계산부(60)의 입력 신호는 n 개이며, 채널간 위상차 계산부(60)의 출력은 (n-1) 개가 된다. The inter-channel phase difference calculator 60 calculates a phase difference between channels, which is a phase difference between a sample of each channel and a sample of the reference channel at every sampling time, using any one channel of each channel as a reference channel. That is, the phase difference between two channels at the same sampling time is calculated. For example, when channel 1 is unified to the reference channel, the phase difference between channel 2 and channel 1, the phase difference between channel 3 and channel 1, ..., the channel n and channel first phase difference are calculated at each sampling time. The reference channel may be an adjacent channel. In this case, the inter-channel phase difference calculator 60 calculates the phase difference between channel 2 and channel 1, the phase difference between channel 3 and channel 2, ..., and the phase difference between channel n and channel (n-1). The number of input signals of the inter-channel phase difference calculator 60 is n, and the output of the inter-channel phase difference calculator 60 is (n-1).

이동 평균 필터(70)는 채널간 위상차 계산부(60)의 출력 각각에 이동 평균 연산을 수행하여 채널간 위상차에 포함된 잡음을 제거한다. 즉, 이동 평균 필터(70)는 저대역 통과 필터의 역할을 함으로써, 채널간 위상차에 포함된 잡음을 제거한다. 이동 평균 필터(70)는 잡음으로 인하여 실제로 급격한 위상차 변화가 발생하지 않았음에도 발생한 것으로 잘못 판단되는 것을 방지하기 위함이다.The moving average filter 70 removes noise included in the phase difference between channels by performing a moving average operation on each output of the phase difference calculator 60. That is, the moving average filter 70 serves as a low pass filter to remove noise included in the phase difference between channels. The moving average filter 70 is intended to prevent a mistaken determination that the moving average filter 70 has occurred even though a sudden phase change does not actually occur due to noise.

위상차 변화량 계산부(80)는 이동 평균 필터(70)의 출력인 채널간 위상차들 각각에 대하여 매 샘플링 시간마다 현재의 채널간 위상차와 이전의 채널간 위상차의 차이인 위상차 변화량을 계산한다. 예컨대, 채널간 위상차 (θ_2-θ₁)에 대하여, 샘플링 시간 k에서의 채널간 위상차 (θ_2-θ₁)_k와, 그 이전 샘플링 시간 k-1 에서의 채널간 위상차 (θ_2-θ₁)_k-1 의 차이인 위상차 변화량 Δ(θ_2-θ₁)을 계산한다. 따라서 위상차 변화량 계산부(80)의 출력 역시 (n-1) 개가 된다. The phase difference change calculator 80 calculates a phase difference change amount which is a difference between the current phase difference between the current channel and the previous channel difference for each sampling time with respect to each of the phase difference between channels, which is the output of the moving average filter 70. For example, with respect to the phase difference (θ _2- θ ₁₎ between the channels, channel-to-channel phase difference at the sampling time k (θ _2- θ ₁₎ _k, and the previous sampling time between the channels in the k-1 phase difference (θ θ _2- ₁ ) Calculate the amount of phase difference change Δ (θ _2- θ ₁ ) which is the difference between _k-1 . Therefore, the output of the phase difference variation calculation unit 80 also becomes (n-1) pieces.

도 3은 본 발명의 일 실시예에 따른 위상차 변화량 계산부(80)의 구체적인 구성을 나타낸다. 위상차 변화량 계산부(80)는 도시된 바와 같이, 채널간 위상차 계산부(60)의 각 채널간 위상차마다 마련되는, 지연기(82)와 감산기(81)로 구성된다. 지연기(82)는 입력되는 채널간 위상차를 1 샘플링 시간 만큼 지연시키고, 감산기(81)는 입력되는 채널간 위상차와 지연기(82)의 출력의 차이를 계산한다. 3 shows a specific configuration of the phase difference change calculation unit 80 according to an embodiment of the present invention. As shown in the figure, the phase difference variation calculation unit 80 includes a delay unit 82 and a subtractor 81 provided for each phase difference between the channels of the phase difference calculation unit 60. The delay unit 82 delays the input phase difference between channels by one sampling time, and the subtractor 81 calculates a difference between the input phase difference between the input channel and the output of the delay unit 82.

감쇠이득 제어부(90)는 위상차 변화량 계산부(80)로부터의 위상차 변화량에 따라서 디지털 감쇠기(20)에 인가할 감쇠이득 제어 신호를 생성한다. 위상차 변화량이 너무 크게 되면, 시스템의 신호 처리 속도가 수신 신호의 위상 변화 속도를 따라가지 못할 수 있다. 따라서 감쇠이득 제어부(90)는 정상 상태에서는 감쇠이득 제어 신호를 생성하지 않아서 디지털 감쇠기(20)에서 감쇠가 이루어지지 않도록 하고, 위상차 변화량 계산부(80)에서 구해지는 각 채널간 위상차의 위상차 변화량들 중에서 적어도 하나의 채널간 위상차의 위상차 변화량이 주어지는 미리 설정된 소정 기준 값을 초과하게 되는 경우 감쇠이득 제어 신호를 생성하여 디지털 감쇠기(20)에서 감쇠가 이루어지도록 한다. 감쇠이득 제어부(90)는 각 채널간 위상차의 위상차 변화량들 중에서 최대값을 추출하고, 이 최대값이 소정 기준값을 초과하는 경우에 감쇠이득 제어 신호를 생성할 수 있다.The attenuation gain control unit 90 generates attenuation gain control signal to be applied to the digital attenuator 20 according to the phase difference change amount from the phase difference change calculation unit 80. If the amount of phase difference change is too large, the signal processing speed of the system may not be able to keep up with the phase change speed of the received signal. Therefore, the attenuation gain control unit 90 does not generate an attenuation gain control signal in a normal state so that the attenuation is not performed in the digital attenuator 20, and the phase difference changes of the phase difference between the channels obtained by the phase difference change calculation unit 80 are obtained. When the amount of phase difference change of the phase difference between at least one channel exceeds a predetermined reference value, attenuation gain control signal is generated so that the attenuation is performed in the digital attenuator 20. The attenuation gain control unit 90 may extract a maximum value from the phase difference change amounts of the phase difference between the respective channels, and generate the attenuation gain control signal when the maximum value exceeds a predetermined reference value.

또한, 감쇠이득 제어부(90)는 위상차 변화량의 정도에 따라서 디지털 감쇠기(20)의 감쇠이득을 조절하도록 구현될 수 있다. 즉, 위상차 변화량이 큰 경우에는 감쇠이득을 크게 하여 디지털 감쇠기(20)에서 감쇠가 많이 이루어지도록 하고, 위상차 변화량이 작은 경우에는 감쇠이득을 상대적으로 작게 하여 디지털 감쇠기(20)에서 감쇠가 상대적으로 적게 이루어지도록 하는 것이다. 이를 위하여, 감쇠이득 제어부(90)는 각 채널간 위상차의 위상차 변화량들 중에서 최대값을 추출하고, 이 최대값에서 소정 기준 값을 뺀 값을 구하고, 이 값이 양(+)인 경우에, 이 값에 따라서 감쇠이득 제어 신호를 생성한다. 이때 감쇠이득 제어 신호가 나타내는 감쇠이득은, 위상차 변화량 최대값에서 소정 기준 값을 뺀 값과 그에 대응하는 감쇠이득 값을 룩업 테이블로 미리 저장하여 두고, 이 룩업 테이블에 따라서 감쇠이득을 결정할 수 있다.In addition, the attenuation gain control unit 90 may be implemented to adjust the attenuation gain of the digital attenuator 20 according to the degree of the phase difference change amount. That is, when the amount of change in phase difference is large, the attenuation gain is increased to increase the attenuation in the digital attenuator 20. When the amount of change in phase difference is small, the damping gain is relatively small and the damping in the digital attenuator 20 is relatively small. To make it happen. To this end, the attenuation gain control unit 90 extracts the maximum value from the phase difference change amounts of the phase difference between the respective channels, obtains a value obtained by subtracting a predetermined reference value from this maximum value, and when this value is positive (+), Attenuation gain control signal is generated according to the value. In this case, the attenuation gain indicated by the attenuation gain control signal may be stored in advance as a lookup table by subtracting a predetermined reference value from a maximum phase difference variation value and a corresponding attenuation gain value, and determine the attenuation gain according to the lookup table.

위와 같이 디지털 감쇠기(20)의 감쇠이득을 조절함으로써, 디지털 주파수 하향 변환기(30)에서 출력되는 인페이스 신호와 쿼드러쳐 신호의 각 해상도(angular resolution)가 변화되는 결과를 가져온다. By adjusting the attenuation gain of the digital attenuator 20 as described above, the angular resolution of the in-face signal and the quadrature signal output from the digital frequency down converter 30 is changed.

아날로그 디지털 컨버터에서 양자화 비트수(bit width)와 신호대 잡음비(ADC SNR)은 일반적으로 다음과 같은 관계를 가진다. In analog-to-digital converters, the quantized bit width and signal-to-noise ratio (ADC SNR) generally have the following relationship.

ADC SNR = 6 * (bit width) - 1.25dBADC SNR = 6 * (bit width)-1.25 dB

그리고 양자화 비트수가 주어질 때 인페이스 신호와 쿼드러쳐 신호를 4분면 상에 나타내기 위한 셀 개수는 다음과 같다.Given the number of quantization bits, the number of cells for representing the interface signal and quadrature signal on the quadrant is as follows.

A_r = 4 * (2^{bit width} - 1)A _r = 4 * (2 ^{bit width} -1)

도 4는 인페이스 신호와 쿼드러쳐 신호를 4분면 상에 나타내기 위한 셀 개수와 각 해상도의 관계를 나타낸다. 양자화 비트수가 커질수록 셀의 개수가 많아지고, 각 해상도는 셀 개수가 많아질수록 높아진다. 따라서 셀 개수가 많아질수록 위상 변화에 민감하게 된다. 그러나, 아날로그 디지털 컨버터의 양자화 비트수를 감소시키면, 인페이스 신호와 쿼드러쳐 신호를 4분면 상에 나타내기 위한 셀 개수가 줄어들게 되고, 그에 따라서 각 해상도는 감소하게 된다. 즉, 위상 변화에 덜 민감하게 된다. 예컨대, 1비트 양자화(a)의 경우가 2비트 양자화(b)나 3비트 양자화(c)의 경우보다 위상 변화에 덜 민감한 것이다. 따라서 1비트 양자화의 경우 위상 변화가 매우 빠른 경우에도 정상적인 신호 처리가 이루어질 수 있다. 4 shows the relationship between the number of cells and each resolution for displaying the in-face signal and the quadrature signal on a quadrant. As the number of quantization bits increases, the number of cells increases, and each resolution increases as the number of cells increases. Therefore, as the number of cells increases, the more sensitive the phase is to change. However, if the number of quantization bits of the analog-to-digital converter is reduced, the number of cells for representing the in-phase signal and quadrature signal on the quadrant is reduced, thereby reducing each resolution. That is, they are less sensitive to phase changes. For example, one-bit quantization (a) is less sensitive to phase changes than two-bit quantization (b) or three-bit quantization (c). Therefore, in the case of 1-bit quantization, even if the phase change is very fast, normal signal processing can be performed.

아날로그 디지털 컨버터(10)의 출력을 디지털 감쇠기(20)를 이용하여 감쇠시키면, 아날로그 디지털 컨버터(10)의 양자화 비트수를 줄어들게 하는 결과를 가져온다. 본 발명의 실시예에서, 디지털 감쇠기(20)를 이용하여 양자화 비트수를 줄어들게 함으로써, 주파수 하향 변환기(30) 다음의 신호 경로에서 신호 처리를 수행함에 있어서 위상 변화에 덜 민감하게 하는 것이다. Attenuating the output of the analog-to-digital converter 10 using the digital attenuator 20 results in reducing the number of quantized bits of the analog-to-digital converter 10. In an embodiment of the present invention, the digital attenuator 20 is used to reduce the number of quantization bits, making it less sensitive to phase changes in performing signal processing in the signal path following the frequency downconverter 30.

예컨대, 주파수 하향 변환기(30) 다음의 신호 경로에서 간섭 신호 제거 알고리즘을 수행할 경우, 위상 배열 안테나 시스템이 고속으로 이동하는 경우 간섭 신호의 위상 변화 속도가 커서 신호 처리가 제대로 수행되지 않을 수 있는데, 위상 변화에 덜 민감하게 함으로써 신호 처리가 정상적으로 수행되도록 할 수 있다. For example, when performing the interference signal cancellation algorithm in the signal path after the frequency down converter 30, when the phased array antenna system moves at a high speed, the phase change rate of the interference signal is large, so that signal processing may not be performed properly. By making it less sensitive to phase changes, signal processing can be performed normally.

도 5는 본 발명의 일 실시예에 따른, 위상 배열 안테나 시스템을 위한 신호 처리 방법의 흐름도이다. 본 실시예에 따른 신호 처리 방법은 이상에서 설명한 신호 처리 장치에서 수행되는 단계들로 구성된다. 따라서 이하 생략된 내용이라 하더라도 신호 처리 장치에 관하여 이상에서 기술된 내용은 본 실시예에 따른 신호 처리 방법에도 적용된다.5 is a flowchart of a signal processing method for a phased array antenna system according to an embodiment of the present invention. The signal processing method according to the present embodiment includes the steps performed in the signal processing apparatus described above. Therefore, even if omitted below, the above description of the signal processing apparatus is also applied to the signal processing method according to the present embodiment.

510단계에서, 아날로그 디지털 컨버터(10)는 각 채널 별로, 입력되는 신호를 소정 시간 간격으로 샘플링하여 샘플들을 생성한다.In step 510, the analog-to-digital converter 10 samples the input signal at predetermined time intervals for each channel to generate samples.

520단계에서, 디지털 감쇠기(20)는 각 채널 별로, 상기 샘플들을 주어지는 감쇠이득 제어 신호에 따라 감쇠시킨다. 본 실시예에 따른 신호 처리 방법은 반복적으로 수행되며, 본 단계는 바로 이전 반복에서 후술할 570단계에서 생성되는 감쇠이득 제어 신호가 이용된다. In operation 520, the digital attenuator 20 attenuates the samples according to a given attenuation gain control signal for each channel. The signal processing method according to the present embodiment is repeatedly performed, and in this step, the attenuation gain control signal generated in step 570 to be described later in the immediately preceding iteration is used.

530단계에서, 디지털 주파수 하향 변환기(30)는 각 채널 별로, 상기 샘플들을 주파수 하향 변환하여 인페이스 신호와 쿼드러쳐 신호를 생성한다. In operation 530, the digital frequency down converter 30 down-converts the samples for each channel to generate an interface signal and a quadrature signal.

540단계에서, FFT/IFFT 처리기(40)는 각 채널 별로, 상기 인페이스 신호와 쿼드러쳐 신호를 FFT 처리하여 주파수 영역 신호로 변환하고, 상기 주파수 영역 신호에서 가장 큰 신호 이외의 신호를 제거한 후 IFFT 처리하여 다시 시간 영역 신호로 변환한다.In step 540, the FFT / IFFT processor 40 converts the in-face signal and the quadrature signal into a frequency domain signal by performing FFT on each channel, and removes signals other than the largest signal from the frequency domain signal, and then IFFT the IFFT processor 40. Process and convert it back to a time domain signal.

550단계에서, 위상 계산부(50)는 각 채널 별로, 상기 인페이스 신호와 쿼드러쳐 신호로부터 샘플들 각각의 위상을 계산한다.In operation 550, the phase calculator 50 calculates a phase of each sample from the in-face signal and the quadrature signal for each channel.

560단계에서, 채널간 위상차 계산부(60)는 각 채널 중 어느 하나의 채널을 기준 채널로 하여, 매 샘플링 시간마다 각 채널의 샘플과 상기 기준 채널의 샘플 간의 위상차인 채널간 위상차를 계산한다.In step 560, the inter-channel phase difference calculator 60 calculates a phase difference between channels, which is a phase difference between the samples of each channel and the samples of the reference channel, at every sampling time, using any one channel of each channel as a reference channel.

570단계에서, 이동 평균 필터(70)는 상기 채널간 위상차에 이동 평균 연산을 수행하여 채널간 위상차에 포함된 잡음을 제거한다. In operation 570, the moving average filter 70 performs a moving average operation on the phase difference between the channels to remove noise included in the phase difference between the channels.

580단계에서, 위상차 변화량 계산부(80)는 각 채널간 위상차에 대하여 매 샘플링 시간마다 현재의 채널간 위상차와 이전의 채널간 위상차의 차이인 위상차 변화량을 계산한다.In step 580, the phase difference change calculator 80 calculates a phase difference change amount which is a difference between the current phase difference between the current channel and the previous channel difference for each sampling time with respect to the phase difference between the channels.

590단계에서, 감쇠이득 제어부(90)는 상기 위상차 변화량에 따라서 감쇠이득 제어 신호를 생성하여 디지털 감쇠기(20)에 인가한다. In step 590, the attenuation gain control unit 90 generates a damping gain control signal according to the phase difference change amount and applies it to the digital attenuator 20.

한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다. 상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드 디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장매체를 포함한다.Meanwhile, the above-described embodiments of the present invention can be written as a program that can be executed in a computer, and can be implemented in a general-purpose digital computer that operates the program using a computer-readable recording medium. The computer-readable recording medium may be a magnetic storage medium (for example, a ROM, a floppy disk, a hard disk, etc.), an optical reading medium (for example, a CD-ROM, DVD, etc.) and a carrier wave (for example, the Internet). Storage medium).

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.So far I looked at the center of the preferred embodiment for the present invention. Those skilled in the art will appreciate that the present invention can be implemented in a modified form without departing from the essential features of the present invention. Therefore, the disclosed embodiments should be considered in an illustrative rather than a restrictive sense. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the scope will be construed as being included in the present invention.

Claims

A signal processing apparatus for a phased array antenna system,
An analog-to-digital converter that samples the input signal for each channel at predetermined time intervals to generate samples;
A digital attenuator for attenuating the samples output from the analog-to-digital converter for each channel according to a given attenuation gain control signal;
A digital frequency downconverter for frequency downconverting the samples output from the digital attenuator for each channel to generate an interface signal and a quadrature signal;
A phase calculator for calculating a phase of each sample from the in-face signal and the quadrature signal for each channel;
An interchannel phase difference calculator for calculating a phase difference between channels, which is a phase difference between a sample of each channel and a sample of the reference channel at every sampling time, using any one of the channels as a reference channel;
A phase difference change calculator for calculating a phase difference change amount which is a difference between the current phase difference between the current channel and the previous channel difference for each sampling time with respect to the phase difference between the channels from the phase difference calculator; And
And an attenuation gain control unit for generating an attenuation gain control signal to be applied to the digital attenuator in accordance with the phase difference change amount.

The method of claim 1,
The attenuation gain control unit may generate the attenuation gain control signal when the phase difference change amount of at least one phase difference of the phase difference of the phase difference between the respective channels exceeds a predetermined reference value and output the samples output from the analog-to-digital converter. And attenuating the signal processing device.

The method of claim 2,
The attenuation gain control unit,
And generating the attenuation gain control signal according to a difference between the largest phase difference change amount among the phase difference change amounts of the respective channels and the predetermined reference value.

The method of claim 1,
For each channel, the in-face signal and the quadrature signal from the frequency down converter are converted into a frequency domain signal by FFT processing, and after removing signals other than the largest signal from the frequency domain signal, IFFT processing is performed and transferred to the phase calculating unit. Signal processing apparatus further comprises a FFT / IFFT processor.

The method of claim 1,
And a moving average filter provided between the phase difference calculator and the phase difference change calculator to remove noise included in the phase difference between the channels.

In the signal processing method for a phased array antenna system,
(a) sampling the input signal for each channel at predetermined time intervals to generate samples;
(b) attenuating the samples for each channel according to a given attenuation gain control signal;
(c) frequency downconverting the samples for each channel to generate an in-face signal and a quadrature signal;
(d) calculating a phase of each of the samples from the interface signal and quadrature signal for each channel;
(e) calculating a phase difference between channels, which is a phase difference between a sample of each channel and a sample of the reference channel at every sampling time, using any one channel of each channel as a reference channel;
(f) calculating a phase difference change amount, which is a difference between a current phase difference between the current channel and a previous phase difference between each channel for each phase difference between the channels; And
and (g) generating an attenuation gain control signal for step (b) in accordance with the amount of phase difference change.

The method of claim 6,
In the step (g), the attenuation gain control signal is generated when the phase difference change amount of at least one of the phase difference changes of the phase difference between the respective channels exceeds a predetermined reference value.

The method of claim 7, wherein
In the step (g), the attenuation gain control signal is generated according to a difference between the largest phase difference change amount of the phase difference change amount of each channel and the predetermined reference value.

The method of claim 6,
And processing the in-face signal and the quadrature signal for each channel into a frequency domain signal by performing FFT processing, removing a signal other than the largest signal from the frequency domain signal, and then performing IFFT processing. Way.

The method of claim 6,
And removing noise by performing a moving average operation on the phase difference between the channels.

A computer-readable recording medium having recorded thereon a program for executing the signal processing method according to any one of claims 6 to 10.