KR101039819B1 - 평면 어레이 안테나 및 이의 제조 방법 - Google Patents

Abstract

평면 어레이 안테나 및 이의 제조 방법이 개시된다. 본 발명의 일 실시예에 따르면, 기판 상에 에피층을 형성하는 단계, 데이터 금속 패턴을 형성하는 단계; 신호 금속 패턴을 형성하는 단계, 게이트 금속 패턴을 형성하는 단계, 절연층을 형성하는 단계, 콘택홀을 형성하는 단계 및 브리지 금속 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법이 제공된다.

Description

평면 어레이 안테나 및 이의 제조 방법{PLANE ARRAY ANTENNA METHOD OF MANUFACTURING THE SAME}

본 발명의 실시예는 평면 어레이 안테나 및 평면 어레이 안테나의 제조 방법에 관한 기술에 관한 것이다.

최근에는 통신 시장의 급속한 발전과 더불어 음성 정보뿐만 아니라 다양한 형태의 데이터 전송을 위해 무선 통신 서비스가 상용화되고 있다. 또한, 데이터의 전송량 증가와 주파수 지원의 고갈로 인해서 높은 주파수에 대한 연구가 활발히 진행되고 있다. 이러한 높은 주파수에서 동작하는 소자들의 개발은 매우 중요하다. 그 중에서도 안테나는 중요한 소자 중에 하나이다. 여기서, 안테나는 무선 통신에서 통신의 목적을 달성하기 위해서 공간에 효율적으로 전파를 방사하거나 전파에 의해 효율적으로 기전력을 유기시키기 위해 공중에 가설된 도선이다. 안테나는 무선 통신을 수행하는 장치에서는 반드시 필요한 중요한 구성 요소이다.

한편, 초고속 광대역 디지털 무선 통신을 위해 마이크로파(micro wave) 및 밀리미터파(millimeter wave) 대의 영역에서 안테나의 구현을 위한 노력이 시도되고 있다. 마이크로파 및 밀리미터파 대에서 사용되는 무선 통신 시스템은 주로 도파관을 이용하여 구현되어 왔으나 최근에는 반도체 기술이 발달과 더불어 마이크로웨이브 모놀리식 집적회로(Microwave Monolithic Integrated Circuit: MMIC)라고 하는 모놀리식의 단일 칩으로 개발되고 있다.

이에 따라, 마이크로웨이브 모놀리식 집적회로와 같은 밀리미터파 대에서 동작하는 능동소자의 개발과 함께 밀리미터파에서 동작할 수 있는 안테나의 개발은 매우 중요하다.

본 발명의 실시예는 반도체 기판 상에 회로 영역과 안테나 영역을 동시에 제작할 수 있는 평면 어레이 안테나 및 이의 제조 법을 제공하는 것이다.

또한, 본 발명의 실시예는 제작 비용을 절약하고 제작 시각을 단축시킬 수 있는 평면 어레이 안테나 및 이의 제조 방법을 제공하는 것이다.

본 발명의 일 실시예에 따르면, (a) 기판 상에 에피층을 형성하는 단계; (b) 상기 에피층 상에 소스 전극 및 드레인 전극을 포함하는 데이터 금속 패턴을 형성하는 단계; (c) 상기 기판 상에 레지스터 패턴, 캐패시터 패턴, 급전 선로 및 그라운드를 포함하는 신호 금속 패턴을 형성하는 단계; (d) 상기 소스 전극 및 상기 드레인 전극 사이에 게이트 전극을 포함하는 게이트 금속 패턴을 형성하는 단계; (e) 상기 데이터 금속 패턴, 상기 신호 금속 패턴 및 상기 게이트 금속 패턴 상에 절연층을 형성하는 단계; (f) 상기 절연층을 일부 제거하여 상기 데이터 금속 패턴 및 상기 신호 금속 패턴을 노출시키는 콘택홀을 형성하는 단계; 및 (g) 상기 콘택홀에 브리지 금속 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법이 제공된다.

이때, 상기 평면 어레이 안테나의 제조 방법은 상기 (c) 단계에서 회로 그라운드, 제 1안테나 그라운드 및 제 2안테나 그라운드를 포함하는 상기 그라운드를 형성하는 단계를 더 포함할 수 있다.

그리고, 상기 (f) 단계는, 상기 절연층을 제거하여 상기 소스 전극을 노출시키는 소스 콘택홀, 상기 드레인 전극을 노출 시키는 드레인 콘택홀 및 상기 급전 선로를 노출시키는 선로 콘택홀 및 상기 회로 그라운드, 상기 제 1안테나 그라운드 및 상기 제 2안테나 그라운드 각각을 노출시키는 회로 그라운드 콘택홀, 제 1안테나 그라운드 콘택홀 및 제 2안테나 그라운드 콘택홀을 형성하는 단계 를포함할 수 있다.

또한, 상기 (g) 단계는, 상기 소스 콘택홀 및 상기 드레인 콘택홀에 트랜지스터 브리지 전극, 상기 회로 그라운드 콘택홀에 그라운드 브리지 전극 및 상기 제 1안테나 그라운드 콘택홀 및 상기 제 2안테나 그라운드 콘택홀에 안테나측 브리지 전극을 형성하는 단계를 포함할 수 있다.

그리고, 상기 (c) 단계는, 상기 기판 상에 상기 레지스터 패턴의 제 1레지스터를 포함하는 제 1신호 금속 패턴을 형성하는 단계; 및 상기 기판 상에 상기 캐패시터 패턴, 상기 급전 선로, 상기 그라운드 및 상기 제 1레지스터 상에 상기 레지스터 패턴의 제 2레지스터를 포함하는 제 2신호 금속 패턴을 형성하는 단계를 포함할 수 있다.

이때, 상기 (c) 단계는, 상기 기판 상에 상기 캐패시터 패턴의 제 1캐패시터 전극 및 상기 제 1캐패시터 전극과 이격된 제 2캐패시터 전극을 형성하는 단계를 포함할 수 있다.

여기서, 상기 (f) 단계는, 상기 절연층을 제거하여 상기 제 1캐패시터 전극을 노출시키는 캐패시터 콘택홀을 형성하는 단계를 포함할 수 있다.

그리고, 상기 (g) 단계는, 상기 제 2캐패시터 전극과 중접되며 상기 캐패시터 콘택홀에 캐패시터 브리지 전극을 형성하는 단계를 포함할 수 있다.

한편, 본 발명의 일 실시예에 따르면, 기판 상에 형성되는 급전 선로, 안테나 레지스터 패턴 및 안테나 그라운드를 포함하는 안테나 영역; 상기 안테나 영역을 제어하며 상기 기판 상에 형성되는 고전자 이동도 트랜지스터, 회로 레지스터 패턴, 캐패시터 패턴 및 회로 그라운드를 포함하는 회로 영역; 및 상기 급전 선로, 상기 안테나 레지스터 패턴, 상기 안테나 그라운드의 제 1안테나 그라운드 및 제 2안테나 그라운드, 상기 고전자 이동도 트랜지스터, 상기 회로 레지스터 패턴, 상기 캐패시터 패턴 및 상기 회로 그라운드 상에 형성되는 절연층을 포함하되, 상기 안테나 영역은, 상기 절연층을 제거하여 상기 급전 선로를 노출시키는 선로 콘택홀; 상기 절연층을 제거하여 상기 제 1안테나 그라운드 및 제 2안테나 그라운드 각각을 노출시키는 제 1안테나 그라운드 콘택홀 및 제 2 안테나 그라운드 콘택홀; 및 상기 제 1안테나 그라운드 콘택홀과 상기 제 2안테나 그라운드 콘택홀에 형성되며 상기 제 1안테나 그라운드와 상기 제 2안테나 그라운드를 연결하는 안테나측 브리지 전극을 더 포함하는 것을 특징으로 하는 평면 어레이 안테나가 제공된다.

여기서, 상기 고전자 이동도 트랜지스터는, 상기 기판 상에 형성되는 에피층; 상기 에피층 상에 형성되는 소스 전극과 드레인 전극; 및 상기 소스 전극 및 상기 드레인 전극 사이에 노출된 상기 에피층 상에 형성되는 게이트 전극을 포함할 수 있다.

그리고, 상기 회로 영역은, 상기 절연층을 제거하여 상기 소스 전극을 노출시키는 소스 콘택홀; 상기 절연층을 제거하여 상기 드레인 전극을 노출시키는 드레인 콘택홀; 및 상기 소스 콘택홀 및 상기 드레인 콘택홀에 형성되며 상기 소스 전극과 상기 드레인 전극을 연결하는 트랜지스터 브리지 전극을 더 포함할 수 있다.

또한, 상기 캐패시터 패턴은, 상기 기판 상에 형성되는 제 1캐패시터 전극; 및 상기 기판 상에 상기 제 1캐패시터 전극과 이격되어 형성되는 제 2캐패시터 전극을 포함할 수 있다.

그리고, 상기 회로 영역은, 상기 절연층을 제거하여 상기 제 1캐패시터 전극을 노출시키는 캐패시터 콘택홀; 및 상기 제 2캐패시터 전극과 중첩되어 상기 캐패시터 콘택홀 및 절연층 상에 형성되는 캐패시터 브리지 전극을 포함할 수 있다.

본 발명의 실시예에 따른 평면 어레이 안테나 및 이의 제조 방법은 반도체 기판 상에 회로 영역과 안테나 영역을 동시에 제작할 수 있다.

그리고, 본 발명의 실시예에 따른 평면 어레이 안테나 및 이의 제조 방법은 와이어와 같은 외부 장치를 이용하지 않고 회로 영역과 안테나 영역을 연결할 수 있다.

또한, 본 발명의 실시예에 따른 평면 어레이 안테나 및 이의 제조 방법은 제작 비용을 절약하고 제작 시간을 단축할 수 있다.

도 1은 본 발명의 일 실시예에 따른 평면 어레이 안테나를 나타낸 단면도이다.
도 2는 및 도 3은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 에피층의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 4는 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 데이터 금속 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 레지스터 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 6은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 신호 금속 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 7은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 게이트 금속 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 8은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 절연층의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 9는 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 콘택홀의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 10은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 브리지 금속 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 본 발명에 따른 평면 어레이 안테나 및 이의 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

본 발명의 일 실시예에 따른 평면 어레이 안테나를 도 1을 참조하여 설명하기로 한다. 도 1은 본 발명의 일 실시예에 따른 평면 어레이 안테나를 나타낸 단면도이다.

도 1을 참조하면, 평면 어레이 안테나(100)는 기판(200), 회로 그라운드(210), 고전자 이동도 트랜지스터(220), 회로 레지스터 패턴(230), 캐패시터 패턴(240), 제 1안테나 그라운드(250), 안테나 레지스터 패턴(260), 급전 선로(270), 제 2안테나 그라운드(280) 및 절연층(300)을 포함한다. 평면 어레이 안테나(100)는 신호를 외부로 출력하거나 외부로부터 신호를 입력받는 안테나 영역(120) 및 안테나 영역(120)을 제어하는 회로 영역(110)으로 구분한다. 여기서, 회로 영역(110)은 마이크로웨이브 모놀리식 집적회로(Microwave Monolithic Integrated Circuit: MMIC)일 수 있다.

기판(200)은 절연 물질로 이루어진다. 예를 들어, 절연 물질은 Si, SiN, SiC, GaAs, GaN 및 ZnO와 같은 반도체 물질 또는 이들의 혼합물로 이루어질 수 있다.

회로 그라운드(210)는 기판(200)의 회로 영역(110)에 형성된다. 회로 그라운드(210)는 회로 그라운드 콘택홀(410)을 통해 그라운드 브리지 전극(310)과 접속한다. 여기서, 회로 그라운드 콘택홀(410)은 절연층(300)이 제거되어 회로 그라운드(210)를 외부로 노출시킨다. 회로 그라운드(210) 및 그라운드 브리지 전극(310)은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.

고전자 이동도 트랜지스터(High Electron Mobility Transistor : HEMT, 220)는 회로 영역(110)에 형성되어 안테나 영역(120)의 전류를 제어한다. 이를 위해 고전자 이동도 트랜지스터(220)는 에피층(221), 소스 전극(223), 드레인 전극(225) 및 게이트 전극(229)을 포함한다.

에피층(221)은 기판(200) 상에 형성되며 소스 전극(223), 드레인 전극(225) 및 게이트 전극(229)의 격리를 위해 형성된다.

소스 전극(223) 및 드레인 전극(225)은 에피층(221) 상에 형성되며 일정 간격 이격되어 형성된다. 소스 전극(223)과 드레인 전극(225)은 트랜지스터 브리지 전극(320)을 통해 접속한다. 다시 말하면, 트랜지스터 브리지 전극(320)은 절연층(300) 상측에 위치하며 절연층(300)에 형성된 소스 콘택홀(420) 및 드레인 콘택홀(430) 내에 형성되어 소스 전극(223)과 드레인 전극(225)을 연결시킨다.

게이트 전극(229)은 소스 전극(223) 및 드레인 전극(225) 사이에 노출된 에피층(221) 상에 형성된다. 즉, 게이트 전극(229)은 에피층(221) 상에 형성되며 소스 전극(223)과 드레인 전극(225) 사이에 노출된 에피층(221) 상에 형성된다. 이때, 고전자 이동도 트랜지스터(220)는 소스 전극(223) 및 드레인 전극(225)에 복수개의 게이트 전극(229)을 포함할 수 있다. 도 1에서는 두 개의 게이트 전극(229)을 예를 들어 도시하였지만 이에 한정되지 않는다.

소스 전극(223), 드레인 전극(225), 게이트 전극(229) 및 트랜지스터 브리지 전극(320)은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.

한편, 고전자 이동도 트랜지스터(220)는 밀리미터파에서 작동하는 갈륨 비소계 나노 트랜지스터(Metamorphic High Electron Mobility Transistor : MHEMT)일 수 있다.

회로 레지스터 패턴(230)은 회로 영역(110)에 형성되며 제 1레지스터(233) 및 제 2레지스터(235)를 포함한다. 제 1레지스터(233)는 기판(200) 상에 형성되며 제 2레지스터(235)는 제 1레지스터(233) 상에 형성된다. 제 2레지스터(235)는 신호를 송수신하는 신호 라인일 수 있다. 제 2레지스터(235)는 제 1레지스터(233)가 일부 노출되도록 형성할 수 있다. 제 1레지스터(233)는 예를 들어 티타늄(Ti), 알루미늄(Al), 텅스텐(W), 구리(Cu) 및 탄탈륨(Ta) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어진다. 그리고, 제 2레지스터(235)는 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어진다.

캐패시터 패턴(240)은 제 1캐패시터 전극(243) 및 제 2캐패시터 전극(245)을 포함한다. 제 1캐패시터 전극(243)은 기판(200) 상에 형성되며 제 2캐패시터 전극(245)은 제 1캐패시터 전극(243)과 일정 간격이 이격되어 형성된다. 제 1캐패시터 전극(243)은 캐패시터 콘택홀(440)을 통해 캐패시터 브리지 전극(330)과 접속한다. 여기서, 캐패시터 브리지 전극(330)은 캐패시터 콘택홀(440) 내에 형성되며 제 2캐패시터 전극(245)과 중첩되어 절연층(300) 상에 형성된다. 이에 따라, 제 2캐패시터 전극(245)은 캐패시터 브리지 전극(330)과 중첩되어 캐패시터를 형성한다.

제 1안테나 그라운드(250)는 기판(200) 상에 형성된다. 제 1안테나 그라운드(250)는 예를 들어 안테나 영역(120)과 회로 영역(110)에 중첩되어 형성될 수 있다. 제 1안테나 그라운드(250)는 제 1안테나 그라운드 콘택홀(450)을 통해 안테나측 브리지 전극(370)과 접속한다. 즉, 제 1안테나 그라운드 콘택홀(450)은 제 1안테나 그라운드(250) 상에 형성된 절연층(300)을 제거하여 제 1안테나 그라운드(250)를 노출시킨다. 예를 들어, 제 1안테나 그라운드(250) 및 안테나측 브리지 전극(370)은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.

안테나 레지스터 패턴(260)은 안테나 영역(120)에 형성된다. 안테나 레지스터 패턴(260)은 외부로부터 입력되는 신호 및 외부로 출력할 신호를 분배하기 위해 형성되며 제 1레지스터(263) 및 제 2레지스터(265)를 포함한다. 이때, 제 2레지스터(265)는 신호를 송수신하는 신호 라인일 수 있다. 제 1레지스터(263)는 기판(200) 상에 형성되며 티타늄(Ti), 알루미늄(Al), 텅스텐(W), 구리(Cu) 및 탄탈륨(Ta) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다. 그리고, 제 2레지스터(265)는 제 1레지스터(263) 상에 형성되며 제 1레지스터(263)가 일부 노출되도록 복수개가 포함할 수 있다. 즉, 안테나 레지스터 패턴(260)은 제 1레지스터(263) 상에 일정 간격이 이격된 복수개의 제 2레지스터(265)를 포함할 수 있다. 이러한 제 2레지스터(265)는 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.

급전 선로(270)는 기판(200) 상에 형성되며 제 1안테나 그라운드(250)와 동일한 금속으로 형성된다. 급전 선로(270)는 안테나 영역(120)에 위치한다. 선로 콘택홀(460)은 급전 선로(270) 상에 형성된 절연층(300)이 일부 제거되어 형성되며 급전 선로(270)를 외부로 노출시킨다.

제 2안테나 그라운드(280)는 기판(200) 상에 형성되며 급전 선로(270)로 이격되어 형성된다. 제 2안테나 그라운드(280)는 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.

제 1안테나 그라운드(250) 및 제 2안테나 그라운드(280)는 안테나측 브리지 전극(370)을 통해 접속한다. 즉, 안테나측 브리지 전극(370)은 절연층(300) 제 1안테나 그라운드(250)를 노출시키는 제 1안테나 그라운드 콘택홀(450) 및 제 2안테나 그라운드(280)를 노출시키는 제 2안테나 그라운드 콘택홀(470) 내에 형성되어 제 1안테나 그라운드(250) 및 제 2안테나 그라운드(280)를 연결시킨다.

절연층(300)은 회로 그라운드(210), 고전자 이동도 트랜지스터(220), 회로 레지스터 패턴(230), 캐패시터 패턴(240), 제 1안테나 그라운드(250), 안테나 레지스터 패턴(260), 급전 선로(270) 및 제 2안테나 그라운드(280)를 외부의 이물질로부터 보호한다. 절연층(300)은 회로 그라운드(210), 고전자 이동도 트랜지스터(220), 회로 레지스터 패턴(230), 캐패시터 패턴(240), 제 1안테나 그라운드(250), 안테나 레지스터 패턴(260), 급전 선로(270) 및 제 2안테나 그라운드(280) 상에 형성된다. 절연층(300)은 회로 그라운드 콘택홀(410), 소스 콘택홀(420), 드레인 콘택홀(430), 캐패시터 콘택홀(440), 제 1안테나 그라운드 콘택홀(450), 선로 콘택홀(460) 및 제 2안테나 그라운드 콘택홀(470)이 형성된다.

본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법은 도 2 내지 도 10을 참조하여 설명하기로 한다.

도 2는 및 도 3은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 에피층의 제조 방법을 설명하기 위해 나타낸 단면도이다.

도 2 및 도 3을 참조하면, 기판(200) 상에 에피층(221)을 형성한다.

구체적으로, 평면 어레이 안테나(100)를 형성하기 위해 기판(200)을 마련한다. 이때, 기판(200)은 Si, SiN, SiC, GaAs, GaN 및 ZnO와 같은 반도체 물질 또는 이들의 혼합물로 이루어진 절연 물질로 이루어질 수 있다. 이후, 기판(200)의 표면을 세척(cleaning)한다. 기판(200)의 표면을 세척하는 이유는 기판(200)의 표면에 존재하는 유기물 및 무기물과 같은 불순물을 제거하기 위함이다.

그리고, 세척한 기판(200)의 회로 영역(110) 및 안테나 영역(120)에 도 2에 도시된 바와 같이 에피 물질을 도포한다. 식각 공정으로 기판(200) 상에 형성된 에피 물질이 패터닝됨으로써 도 3에 도시된 바와 같이 기판(200)의 회로 영역(110)에 에피층(221)을 형성한다. 이때, 식각 공정은 식각 용액을 이용하여 식각하는 습식 식각 공정일 수 있다.

도 4는 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 데이터 금속 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.

도 4를 참조하면, 회로 영역(110)에 형성된 에피층(221) 상에 소스 전극(223)과 드레인 전극(225)을 포함하는 데이터 금속 패턴을 형성한다.

구체적으로, 기판(200)의 회로 영역(110)에 형성된 에피층(221) 상에 스퍼터링 방법 등의 증착 방법을 통해 데이터 금속층이 형성된다. 예를 들어, 데이터 금속층은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다. 이후, 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 데이터 금속층이 패터닝됨으로써 소스 전극(223) 및 드레인 전극(225)을 포함하는 데이터 금속 패턴을 형성한다.

도 5는 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 레지스터 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.

도 5를 참조하면, 기판(200) 상에 회로 레지스터 패턴(230)의 제 1레지스터(233) 및 안테나 레지스터 패턴(260)의 제 1레지스터(263)를 포함하는 제 1신호 금속 패턴을 형성한다.

구체적으로, 에피층(221), 소스 전극(223) 및 드레인 전극(225)이 형성된 기판(200) 상에 제 1신호 금속층을 형성한다. 제 1신호 금속층은 예를 들어 티타늄(Ti), 알루미늄(Al), 텅스텐(W), 구리(Cu) 및 탄탈륨(Ta) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.

그리고, 마스크를 이용하여 포토리소그래피 공정 및 식각 공정으로 제 1신호 금속층이 패터닝됨으로써 회로 레지스터 패턴(230)의 제 1레지스터(233) 및 안테나 레지스터 패턴(260)의 제 1레지스터(263)를 포함하는 제 1신호 금속 패턴을 형성한다. 이때, 회로 레지스터 패턴(230)의 제 1레지스터(233)는 회로 영역(110)에 형성되며 안테나 레지스터 패턴(260)의 제 1레지스터(263)는 안테나 영역(120)에 형성된다.

도 6은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 신호 금속 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.

도 6을 참조하면, 기판(200) 상에 회로 그라운드(210), 회로 레지스터 패턴(230), 캐패시터 패턴(240), 제 1안테나 그라운드(250), 안테나 레지스터 패턴(260), 급전 선로(270) 및 제 2안테나 그라운드(280)를 포함하는 제 2신호 금속 패턴을 형성한다.

구체적으로, 기판(200)의 회로 영역(110) 및 안테나 영역(120)에 제 2신호 금속층을 형성한다. 여기서, 제 2신호 금속층은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.

*그리고, 마스크를 이용하여 포토리소그래피 공정 및 식각 공정으로 제 2신호 금속층이 패터닝됨으로써 회로 그라운드(210), 회로 레지스터 패턴(230)의 제 2레지스터(235), 캐패시터 패턴(240)의 제 1캐패시터 전극(243) 및 제 2캐패시터 전극(245), 제 1안테나 그라운드(250), 안테나 레지스터 패턴(260)의 제 2레지스터(265), 급전 선로(270) 및 제 2안테나 그라운드(280)를 포함하는 제 2신호 금속 패턴을 형성한다. 이때, 회로 그라운드(210), 회로 레지스터 패턴(230)의 제 2레지스터(235), 캐패시터 패턴(240)의 제 1캐패시터 전극(243) 및 제 2캐패시터 전극(245)은 회로 영역(110)에 형성되며 안테나 레지스터 패턴(260)의 제 2레지스터(265), 급전 선로(270) 및 제 2안테나 그라운드(280)는 안테나 영역(120)에 형성된다. 그리고, 제 1안테나 그라운드(250)는 회로 영역(110) 및 안테나 영역(120)에 중첩되어 형성된다.

한편, 기판(200)에서 제 2신호 금속 패턴이 형성된 타측면에 그라운드 패턴(도시하지 않음)이 더 형성될 수 있다. 구체적으로, 기판(200)의 두께를 줄이기 위해 래핑(lapping) 공정을 수행한다. 이렇게 기판(200)의 두께를 줄여줌으로써 안테나 및 회로의 특성을 향상시킬 수 있다. 그리고, 제 2신호 금속 패턴이 형성된 기판(200)의 타측면에 그라운드 물질층을 형성한다. 이후, 패터닝 공정과 식각 공정에 의해 그라운드 물질층이 패터닝되어 그라운드 패턴을 형성한다.

도 7은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 게이트 금속 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.

도 7을 참조하면, 기판(200)에 형성된 에피층(221) 상에 게이트 전극(229)을 포함하는 게이트 금속 패턴을 형성한다.

구체적으로, 기판(200)에 형성된 에피층(221), 소스 전극(223) 및 드레인 전극(225) 상에 게이트 금속층을 형성한다. 이때, 게이트 금속층은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.

이후, 마스크를 이용하여 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 소스 전극(223) 및 드레인 전극(225)에 의해 노출된 에피층(221) 상에 게이트 전극(229)을 포함하는 게이트 금속 패턴을 형성한다. 여기서, 식각 공정은 식각 용액을 이용하여 식각하는 습식 식각 공정일 수 있다.

도 8은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 절연층의 제조 방법을 설명하기 위해 나타낸 단면도이다.

도 8을 참조하면, 기판(200)의 안테나 영역(120) 및 회로 영역(110)에 절연층(300)을 형성한다.

구체적으로, 회로 그라운드(210), 소스 전극(223), 드레인 전극(225) 및 게이트 전극(220)을 포함하는 고전자 이동도 트랜지스터(220), 회로 레지스터 패턴(230), 캐패시터 패턴(240), 제 1안테나 그라운드(250), 안테나 레지스터 패턴(260), 급전 선로(270) 및 제 2안테나 그라운드(280) 상에 PECVD(Plasma Enhanced Chemical Vapor Deposion : PECVD) 등의 증착 방법으로 절연 물질층을 형성한다. 이러한 절연 물질층은 Si₃N₄, SiC, SiO₂ 및 SiON 등과 같은 무기 절연 물질로 형성된다.

도 9는 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 콘택홀의 제조 방법을 설명하기 위해 나타낸 단면도이다.

도 9를 참조하면, 절연층(300)을 일부 제거하여 데이터 금속 패턴 및 신호 금속 패턴을 노출시키는 콘택홀을 형성한다.

구체적으로, 마스크를 이용하여 포토리소그래피 공정 및 식각 공정으로 회로 그라운드(210), 고전자 이동도 트랜지스터(220), 회로 레지스터 패턴(230), 캐패시터 패턴(240), 제 1안테나 그라운드(250), 안테나 레지스터 패턴(260), 급전 선로(270) 및 제 2안테나 그라운드(280) 상에 형성된 절연 물질층이 패터닝됨으로써 회로 그라운드 콘택홀(410), 소스 콘택홀(420), 드레인 콘택홀(430), 캐패시터 콘택홀(440), 제 1안테나 그라운드 콘택홀(450), 선로 콘택홀(460) 및 제 2안테나 그라운드 콘택홀(470)을 포함하는 콘택홀을 형성한다. 여기서, 회로 그라운드 콘택홀(410)은 절연 물질층이 제거되어 회로 그라운드(210)를 노출시키며, 소스 콘택홀(420)은 절연 물질층이 제거되어 소스 전극(223)을 노출시킨다.

그리고, 드레인 콘택홀(430)은 절연 물질층이 제거되어 드레인 전극(225)을 노출시키며 캐패시터 콘택홀(440)은 절연 물질층이 제거되어 제 1캐패시터 전극(243)를 노출시킨다. 제 1안테나 그라운드 콘택홀(450) 및 선로 콘택홀(460) 각각은 절연 물질층이 제거되어 제 1안테나 그라운드(250) 및 급전 선로(270)를 노출시키고 제 2안테나 그라운드 콘택홀(470)은 절연 물질층이 제거되어 제 2안테나 그라운드(280)를 노출시킨다.

도 10은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 브리지 금속 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.

도 10을 참조하면, 콘택홀에 그라운드 브리지 전극(310), 트랜지스터 브리지 전극(320), 캐패시터 브리지 전극(330) 및 안테나측 브리지 전극(370)을 포함하는 브리지 금속 패턴을 형성한다.

구체적으로, 회로 그라운드 콘택홀(410), 소스 콘택홀(420), 드레인 콘택홀(430), 캐패시터 콘택홀(440), 제 1안테나 그라운드 콘택홀(450) 및 제 2안테나 그라운드 콘택홀(470)이 형성된 절연층(300) 상에 브리지 금속층을 형성한다. 여기서, 브리지 금속층은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.

이후, 마스크를 이용하여 포토리소그래피 공정 및 식각 공정으로 브리지 금속층이 패터닝됨으로써 회로 그라운드 콘택홀(410), 소스 콘택홀(420), 드레인 콘택홀(430), 캐패시터 콘택홀(440), 제 1안테나 그라운드 콘택홀(450), 선로 콘택홀(460) 및 제 2안테나 그라운드 콘택홀(470) 각각에 그라운드 브리지 전극(310), 트랜지스터 브리지 전극(320), 캐패시터 브리지 전극(330) 및 안테나측 브리지 전극(370)을 형성한다.

즉, 그라운드 브리지 전극(310)은 회로 그라운드 콘택홀(410) 내에 형성되고, 트랜지스터 브리지 전극(320)은 소스 콘택홀(420) 및 드레인 콘택홀(430) 내에 형성된다. 캐패시터 콘택홀(440)은 캐패시터 콘택홀(440) 및 절연층(300) 상에 형성되며 안테나측 브리지 전극(370)은 제 1안테나 그라운드 콘택홀(450) 및 제 2안테나 그라운드 콘택홀(470) 내에 형성된다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100 : 평면 어레이 안테나
110 : 회로 영역
120 : 안테나 영역
210, 280 : 그라운드
220 : 고전자 이동도 트랜지스터
221 : 에피층
223 : 소스 전극
225 : 드레인 전극
229 : 게이트 전극
230, 260 : 레지스터 패턴
240 : 캐패시터 패턴
250, 280 : 안테나 그라운드
270 : 급전 선로
310 : 그라운드 브리지 전극
320 : 트랜지스터 브리지 전극
330 : 캐패시터 브리지 전극
370 : 안테나측 브리지 전극

Claims (13)

1. (a) 기판 상에 에피층을 형성하는 단계;
   (b) 상기 에피층 상에 소스 전극 및 드레인 전극을 포함하는 데이터 금속 패턴을 형성하는 단계;
   (c) 상기 기판 상에 레지스터 패턴, 캐패시터 패턴, 급전 선로 및 그라운드를 포함하는 신호 금속 패턴을 형성하는 단계;
   (d) 상기 소스 전극 및 상기 드레인 전극 사이에 게이트 전극을 포함하는 게이트 금속 패턴을 형성하는 단계;
   (e) 상기 데이터 금속 패턴, 상기 신호 금속 패턴 및 상기 게이트 금속 패턴 상에 절연층을 형성하는 단계;
   (f) 상기 절연층을 일부 제거하여 상기 데이터 금속 패턴 및 상기 신호 금속 패턴을 노출시키는 콘택홀을 형성하는 단계; 및
   (g) 상기 콘택홀에 브리지 금속 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법.
   
2. 제 1항에 있어서,
   상기 (c) 단계에서 회로 그라운드, 제 1안테나 그라운드 및 제 2안테나 그라운드를 포함하는 상기 그라운드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법.
   
3. 제 2항에 있어서,
   상기 (f) 단계는,
   상기 절연층을 제거하여 상기 소스 전극을 노출시키는 소스 콘택홀, 상기 드레인 전극을 노출 시키는 드레인 콘택홀 및 상기 급전 선로를 노출시키는 선로 콘택홀 및 상기 회로 그라운드, 상기 제 1안테나 그라운드 및 상기 제 2안테나 그라운드 각각을 노출시키는 회로 그라운드 콘택홀, 제 1안테나 그라운드 콘택홀 및 제 2안테나 그라운드 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법.
   
4. 제 3항에 있어서,
   상기 (g) 단계는,
   상기 소스 콘택홀 및 상기 드레인 콘택홀에 트랜지스터 브리지 전극, 상기 회로 그라운드 콘택홀에 그라운드 브리지 전극 및 상기 제 1안테나 그라운드 콘택홀 및 상기 제 2안테나 그라운드 콘택홀에 안테나측 브리지 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법.
   
5. 제 1항에 있어서,
   상기 (c) 단계는,
   상기 기판 상에 상기 레지스터 패턴의 제 1레지스터를 포함하는 제 1신호 금속 패턴을 형성하는 단계; 및
   상기 기판 상에 상기 캐패시터 패턴, 상기 급전 선로, 상기 그라운드 및 상기 제 1레지스터 상에 상기 레지스터 패턴의 제 2레지스터를 포함하는 제 2신호 금속 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법.
   
6. 제 1항에 있어서,
   상기 (c) 단계는,
   상기 기판 상에 상기 캐패시터 패턴의 제 1캐패시터 전극 및 상기 제 1캐패시터 전극과 이격된 제 2캐패시터 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법.
   
7. 제 6항에 있어서,
   상기 (f) 단계는,
   상기 절연층을 제거하여 상기 제 1캐패시터 전극을 노출시키는 캐패시터 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법.
   
8. 제 7항에 있어서,
   상기 (g) 단계는,
   상기 제 2캐패시터 전극과 중접되며 상기 캐패시터 콘택홀에 캐패시터 브리지 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법.
   
9. 기판 상에 형성되는 급전 선로, 안테나 레지스터 패턴 및 안테나 그라운드를 포함하는 안테나 영역;
   상기 안테나 영역을 제어하며 상기 기판 상에 형성되는 고전자 이동도 트랜지스터, 회로 레지스터 패턴, 캐패시터 패턴 및 회로 그라운드를 포함하는 회로 영역; 및
   상기 급전 선로, 상기 안테나 레지스터 패턴, 상기 안테나 그라운드의 제 1안테나 그라운드 및 제 2안테나 그라운드, 상기 고전자 이동도 트랜지스터, 상기 회로 레지스터 패턴, 상기 캐패시터 패턴 및 상기 회로 그라운드 상에 형성되는 절연층을 포함하되,
   상기 안테나 영역은,
   상기 절연층을 제거하여 상기 급전 선로를 노출시키는 선로 콘택홀;
   상기 절연층을 제거하여 상기 제 1안테나 그라운드 및 제 2안테나 그라운드 각각을 노출시키는 제 1안테나 그라운드 콘택홀 및 제 2 안테나 그라운드 콘택홀; 및
   상기 제 1안테나 그라운드 콘택홀과 상기 제 2안테나 그라운드 콘택홀에 형성되며 상기 제 1안테나 그라운드와 상기 제 2안테나 그라운드를 연결하는 안테나측 브리지 전극을 더 포함하는 것을 특징으로 하는 평면 어레이 안테나.
   
10. 제 9항에 있어서,
    상기 고전자 이동도 트랜지스터는,
    상기 기판 상에 형성되는 에피층;
    상기 에피층 상에 형성되는 소스 전극과 드레인 전극; 및
    상기 소스 전극 및 상기 드레인 전극 사이에 노출된 상기 에피층 상에 형성되는 게이트 전극을 포함하는 것을 특징으로 하는 평면 어레이 안테나.
    
11. 제 10항에 있어서,
    상기 회로 영역은,
    상기 절연층을 제거하여 상기 소스 전극을 노출시키는 소스 콘택홀;
    상기 절연층을 제거하여 상기 드레인 전극을 노출시키는 드레인 콘택홀; 및
    상기 소스 콘택홀 및 상기 드레인 콘택홀에 형성되며 상기 소스 전극과 상기 드레인 전극을 연결하는 트랜지스터 브리지 전극을 더 포함하는 것을 특징으로 하는 평면 어레이 안테나.
    
12. 제 9항에 있어서,
    상기 캐패시터 패턴은,
    상기 기판 상에 형성되는 제 1캐패시터 전극; 및
    상기 기판 상에 상기 제 1캐패시터 전극과 이격되어 형성되는 제 2캐패시터 전극을 포함하는 것을 특징으로 하는 평면 어레이 안테나.
    
13. 제 12항에 있어서,
    상기 회로 영역은,
    상기 절연층을 제거하여 상기 제 1캐패시터 전극을 노출시키는 캐패시터 콘택홀; 및
    상기 제 2캐패시터 전극과 중첩되어 상기 캐패시터 콘택홀 및 절연층 상에 형성되는 캐패시터 브리지 전극을 포함하는 것을 특징으로 하는 평면 어레이 안테나.

Images