[go: up one dir, main page]

KR101026812B1 - 박막 트랜지스터 표시판 및 그의 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그의 제조 방법 Download PDF

Info

Publication number
KR101026812B1
KR101026812B1 KR1020030085490A KR20030085490A KR101026812B1 KR 101026812 B1 KR101026812 B1 KR 101026812B1 KR 1020030085490 A KR1020030085490 A KR 1020030085490A KR 20030085490 A KR20030085490 A KR 20030085490A KR 101026812 B1 KR101026812 B1 KR 101026812B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
layer
forming
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030085490A
Other languages
English (en)
Other versions
KR20050051833A (ko
Inventor
정진구
최범락
최준후
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030085490A priority Critical patent/KR101026812B1/ko
Priority to JP2004343781A priority patent/JP4613054B2/ja
Priority to CN200410103355A priority patent/CN100593251C/zh
Priority to US10/997,996 priority patent/US7336031B2/en
Priority to TW093136748A priority patent/TWI365678B/zh
Publication of KR20050051833A publication Critical patent/KR20050051833A/ko
Priority to US11/943,048 priority patent/US20080067930A1/en
Application granted granted Critical
Publication of KR101026812B1 publication Critical patent/KR101026812B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 절연 기판의 상부에 비정질 규소 또는 다결정 규소로 이루어진 제1 및 제2 반도체층을 형성하고, 제1 게이트 전극을 가지는 게이트선 및 제2 게이트 전극을 형성한다. 이어, 게이트선 및 제2 게이트 전극과 제1 및 제2 반도체층 사이에 게이트 절연막을 형성한 다음, 게이트 절연막 상부에 제1 및 제2 소스 전극, 데이터선, 제1 및 제2 드레인 전극, 전원 전압용 전극을 형성한다. 이어, 제1 및 제2 소스 전극, 데이터선, 제1 및 제2 드레인 전극, 전원 전압용 전극을 덮는 층간 절연막을 형성한 다음, 층간 절연막 상부에 제2 드레인 전극과 연결되는 화소 전극을 형성한다. 이어, 화소 전극을 드러내는 개구부를 격벽과 격벽 상부에 보조 전극을 형성한 다음, 격벽에 의하여 구획된 화소 전극 위의 소정 영역에 유기 발광층을 형성한다. 이어, 보조 전극 및 유기 발광층과 접하는 공통 전극을 형성한다. 이때, 보조 전극 및 격벽 형성 단계는 하나의 마스크를 이용한 사진 식각 공정으로 진행한다.
다결정, 비정질, 유기발광층, 격벽, 보조전극

Description

박막 트랜지스터 표시판 및 그의 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 II-II' 선 및 III-III' 선을 따라 잘라 도시한 단면도이고,
도 4, 도 6, 도 8, 도 10, 도 12, 도 14, 도 16, 도 18은 도 1 내지 도 3의 박막 트랜지스터 표시판의 제조 방법에서 중간 단계를 도시한 배치도이고,
도 5a 및 도 5b는 도 4에서 Va-Va' 선 및 Vb-Vb' 선을 따라 잘라 도시한 단면도이고,
도 7a 및 도 7b는 도 6에서 VIIa-VIIa' 선 및 VIIb-VIIb' 선을 따라 잘라 도시한 단면도이고,
도 9a 및 도 9b는 도 8에서 IXa-IXa' 선 및 IXb-IXb' 선을 따라 잘라 도시한 단면도이고,
도 11a 및 도 11b는 도 10에서 XIa-XIa' 선 및 XIb-XIb' 선을 따라 잘라 도시한 단면도이고,
도 13a 및 도 13b는 도 12에서 XIIIa-XIIIa' 선 및 XIIIb-XIIIb' 선을 따라 잘라 도시한 단면도이고,
도 15a 및 도 15b는 도 14에서 XVa-XVa' 선 및 XVb-XVb' 선을 따라 잘라 도시한 단면도이고,
도 17a 및 도 17b는 도 16에서 XVIIa-XVIIa' 선 및 XVIIb-XVIIb' 선을 따라 잘라 도시한 단면도이고,
도 19a 및 도 19b는 도 18에서 XIXa-XIXa' 선 및 XIXb-XIXb' 선을 따라 잘라 도시한 단면도이고,
도 20a 및 도 20b는 도 18에서 XIXa-XIXa' 선 및 XIXb-XIXb' 선을 따라 잘라 도시한 단면도로서, 도 19a 및 도 19b의 다음 단계를 도시한 도면이고,
도 21a 및 도 21b는 도 18에서 XIXa-XIXa' 선 및 XIXb-XIXb' 선을 따라 잘라 도시한 단면도로서, 도 20a 및 도 20b의 다음 단계를 도시한 도면이고,
도 22a 및 도 22b는 도 18에서 XIXa-XIXa' 선 및 XIXb-XIXb' 선을 따라 잘라 도시한 단면도로서, 도 21a 및 도 21b의 다음 단계를 도시한 도면이고,
도 23은 본 발명의 한 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 24 및 도 25는 도 23의 박막 트랜지스터 표시판을 XXIV-XXIV' 선 및 XXV-XXV' 선을 따라 잘라 도시한 단면도이고,
도 26, 도 28, 도 30, 도 32, 도 34, 도 36은 도 23 내지 도 25의 박막 트랜지스터 표시판의 제조 방법에서 중간 단계를 도시한 배치도이고,
도 27a 및 도 27b는 도 26에서 XXVIIa-XXVIIa' 선 및 XXVIIb-XXVIIb' 선을 따라 잘라 도시한 단면도이고,
도 29a 및 도 29b는 도 28에서 XXIXa-XXIXa' 선 및 XXIXb-XXIXb' 선을 따라 잘라 도시한 단면도이고,
도 31a 및 도 31b는 도 30에서 XXXIa-XXXIa' 선 및 XXXIb-XXXIb' 선을 따라 잘라 도시한 단면도이고,
도 33a 및 도 33b는 도 32에서 XXXIIIa-XXXIIIa' 선 및 XXXIIIb-XXXIIIb' 선을 따라 잘라 도시한 단면도이고,
도 35a 및 도 35b는 도 34에서 XXXVa-XXXVa' 선 및 XXXVb-XXXVb' 선을 따라 잘라 도시한 단면도이고,
도 37a 및 도 37b는 도 36에서 XXXVIIa-XXXVIIa' 선 및 XXXVIIb-XXXVIIb' 선을 따라 잘라 도시한 단면도이다.
이 발명은 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것으로 더욱 상세하게는 유기 발광 표시 장치의 한 기판으로 사용하는 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것이다.
일반적으로 유기 발광(organic electro-luminescence) 표시 장치는 형광성 유기 물질을 전기적으로 여기 발광시켜 화상을 표시하는 표시 장치로서, 정공 주입 전극(애노드)과 전자주입 전극(캐소드)과 이들 사이에 형성되어 있는 유기 발광층 을 포함하고, 유기 발광층에 전하를 주입하면, 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내는 자기발광형 표시 장치이다. 이때, 유기 발광층의 발광 효율을 향상시키기 위해 전자 수송층(ETL:Electron Transport Layer) 및 정공 수송층(HTL:Hole Transport Layer) 등을 포함하며, 전자 주입층(EIL:Electron Injecting Layer)과 정공 주입층(HIL:Hole Injecting Layer) 등을 더 포함할 수 있으며, 매트릭스 형태로 배열되어 있는 유기 발광 셀을 구동하는 방법으로 단순 매트릭스 방식과 박막 트랜지스터를 이용한 능동 매트릭스 방식으로 분류된다.
단순 매트릭스(passive matrix) 방식이 애노드 라인과 캐소드 라인을 서로 교차하도록 배치하여 특정 화소에 대응하는 라인을 선택 구동하는 반면, 능동 매트릭스(active matrix) 방식은 각 유기 발광 셀의 애노드 전극에 구동 박막 트랜지스터와 콘덴서를 접속하여 콘덴서 용량에 의해 전압을 유지하도록 하는 구동 방식이다. 이때, 유기 발광 셀에 발광을 위한 전류를 공급하는 구동 박막 트랜지스터의 전류량은 스위칭 트랜지스터를 통해 인가되는 데이터 전압에 의해 제어되며, 스위칭 트랜지스터의 게이트와 소스는 각각 서로 교차하여 배치되어 있는 게이트 신호선(또는 스캔 라인)과 데이터 신호선에 연결된다. 따라서 게이트 신호선을 통하여 전달된 신호에 의해 스위칭 트랜지스터가 온(on)되면, 데이터 라인을 통해 데이터 전압이 구동 박막 트랜지스터의 게이트 전압으로 인가되고, 이를 통하여 구동 박막 트랜지스터를 통하여 유기 발광 셀에 전류가 흘러 발광이 이루어진다. 여기서, 각각의 셀에 배치되어 있는 구동 박막 트랜지스터의 소스는 전원 전극에 공통으로 연결되어 소스에는 전원 전압이 전달되는데, 구동 박막 트랜지스터를 통하여 흐르는 전류량은 전원 전압과 데이터 전압 차에 의해 결정된다. 따라서, 계조에 따른 데이터 전압을 인가함으로써 구동 박막 트랜지스터의 전류량을 다양하게 조절하여, 계조를 결정할 수 있으며, 이러한 유기 발광 셀은 R, G, B 화소별로 구비되어 칼라 화면을 구현한다.
이러한 유기 발광 표시 장치는 화상을 표시하는 방향에 따라 전면 방출(Top Emission) 방식과 후면 방출(Bottom Emission) 방식으로 구분되는데, 전면 방출 방식은 캐소드 전극을 ITO 또는 IZO 등과 같은 투명한 전극 물질로 형성하고 애노드 전극은 불투명한 도전 물질로 형성하며, 배면 방출 방식에서는 이와 반대로 전극을 배치한다. 또한 필요에 따라서는 애노드 전극을 위쪽으로 배치하면서도 전면 발광 방식을 채택할 수도 있다
그러나, ITO 또는 IZO 등은 높은 비저항을 가지고 있기 때문에 전면 방출 방식의 유기 발광 표시 장치를 대형화하기 위해서는 캐소드 전극의 배선 저항을 최소화하는 것이 바람하며, 이를 위해서는 캐소드 전극에 낮은 비저항을 가지는 도전 물질을 이용하여 보조 전극을 배치해야 한다. 하지만 보조 전극을 추가로 형성하기 위해서는 마스크를 이용한 사진 식각 공정을 추가로 실시해야 하기 때문에 제조 공정이 복잡해지고 이로 인하여 제조 비용이 증가하는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 제조 공정을 단순화할 수 있는 유기 발광 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 대향화에 적합한 유기 발광 표 시 장치용 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.
이러한 과제를 해결하기 위한 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에서는 서로 이웃하는 화소 전극 및 유기 발광층을 절연시키기 위한 격벽 상부에 보조 전극을 형성하는데, 격벽과 보조 전극을 하나의 마스크를 이용한 사진 식각 공정으로 패터닝하여 동일한 패턴으로 형성한다.
더욱 상세하게, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에는 절연 기판의 상부에 다결정 규소 또는 비정질 규소로 이루어져 있는 제1 및 제2 채널부를 각각 가지는 제1 및 제2 반도체가 형성되어 있다. 그 상부 또는 하부에는 제1 채널부와 중첩하는 제1 게이트 전극을 가지는 게이트선 및 제2 채널부와 중첩하는 제2 게이트 전극이 형성되어 있고, 제1 및 제2 반도체와 제1 및 제2 게이트 전극 사이에는 게이트 절연막이 형성되어 있다. 그 상부에는 제1 반도체 일부와 접하고 있는 제1 소스 전극을 가지는 데이터선과 제1 채널부를 중심으로 제1 소스 전극과 마주하여 제1 채널부와 접하며, 제2 게이트 전극과 연결되어 있는 제1 드레인 전극, 제2 채널부의 일부와 접하는 제2 소스 전극을 가지는 전원 전압용 전극, 제2 채널부를 중심으로 상기 제2 소스 전극과 마주하는 제2 드레인 전극이 각각 형성되어 있다. 그 상부에는 제2 드레인 전극과 연결되어 있으며, 게이트선과 데이터선으로 둘러싸인 화소 영역에 배치되어 있는 화소 전극이 형성되어 있고, 그 상부에는 화소 영역의 화소 전극을 드러내는 개구부를 가지는 격벽 및 격벽과 동일한 모양으로 이루어진 보조 전극이 형성되어 있고, 화소 전극 상부의 개구부에는 유기 발광층이 형성되어 있으며, 보조 전극 및 유기 발광층의 상부에는 공통 전극이 형성되어 있다.
이때, 화소 전극은 반사도를 가지는 도전 물질로 이루어지고, 공통 전극은 투명한 도전 물질로 이루어진 것이 바람직하다,
제1 드레인 전극과 제2 게이트 전극을 연결하는 연결 부재를 더 포함할 수 있으며, 데이터선 및 제1 드레인 전극을 덮는 층간 절연막을 더 포함하며, 연결 부재는 층간 절연막 및 게이트 절연막에 형성되어 있는 접촉 구멍을 통하여 제2 게이트 전극과 제1 드레인 전극과 연결되어 있는 것이 바람직하다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 절연 기판의 상부에 비정질 규소 또는 다결정 규소로 이루어진 제1 및 제2 반도체층을 형성하고, 제1 게이트 전극을 가지는 게이트선 및 제2 게이트 전극을 형성한다. 이어, 게이트선 및 제2 게이트 전극과 제1 및 제2 반도체층 사이에 게이트 절연막을 형성한 다음, 게이트 절연막 상부에 제1 및 제2 소스 전극, 데이터선, 제1 및 제2 드레인 전극, 전원 전압용 전극을 형성한다. 이어, 제1 및 제2 소스 전극, 데이터선, 제1 및 제2 드레인 전극, 전원 전압용 전극을 덮는 층간 절연막을 형성한 다음, 층간 절연막 상부에 제2 드레인 전극과 연결되는 화소 전극을 형성한다. 이어, 화소 전극을 드러내는 개구부를 격벽과 격벽 상부에 보조 전극을 형성한 다음, 격벽에 의하여 구획된 화소 전극 위의 소정 영역에 유기 발광층을 형성한다. 이어, 보조 전극 및 유기 발광층과 접하는 공통 전극을 형성한다. 이때, 보조 전극 및 격벽 형성 단계는 하나의 마스크를 이용한 사진 식각 공정으로 진행한다.
격벽 및 보조 전극을 형성하기 위해서는, 층간 절연막 상부에 절연막 및 도전막을 차례로 형성한 다음, 도전막 상부에 제1 감광막 패턴을 형성한다. 이어, 제1 감광막 패턴을 식각 마스크로 도전막을 식각하여 예비 보조 전극을 형성한 다음, 제1 감광막 패턴 및 도전막으로 가리지 않는 절연막을 식각하여 격벽을 완성한다. 이어, 애싱 공정을 실시하여 제1 감광막 패턴의 일부를 제거하여 제2 감광막 패턴을 형성한 다음, 제2 감광막 패턴을 식각 마스크로 예비 보조 전극을 식각하여 보조 전극을 완성한다.
화소 전극은 반사도를 가지는 도전 물질로 형성하고, 공통 전극은 투명한 도전 물질로 형성하는 것이 바람직하며, 화소 전극과 동일한 층에 제1 드레인 전극과 제2 게이트 전극을 연결하는 연결 부재를 형성하는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
우선, 도 1 내지 도 3을 참조하여 완성된 유기 발광 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 설명하기로 한다.
절연 기판(110) 위에는 산화 규소 또는 질화 규소 등으로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에 제1 및 제2 다결정 규소층(150a, 150b)이 형성되어 있고, 제2 다결정 규소층(150b)에는 축전기용 다결정 규소층(157)이 연결되어 있다. 제1 다결정 규소층(150a)은 제1 트랜지스터부(153a, 154a, 155a)로 이루어져 있으며, 제2 다결정 규소층(150b)은 제2 트랜지스터부(153b, 154b, 155b)를 포함한다. 제1 트랜지스터부(153a, 154a, 155a)의 소스 영역(제1 소스 영역, 153a)과 드레인 영역(제1 드레인 영역, 155a)은 n형 불순물로 도핑되어 있고, 제2 트랜지스터부(153b, 154b, 155b)의 소스 영역(제2 소스 영역, 153b)과 드레인 영역(제2 드레인 영역, 155b)은 p형 불순물로 도핑되어 있다. 이 때, 구동 조건에 따라서는 제1 소스 영역(153a) 및 드레인 영역(155a)이 p형 불순물로 도핑되고 제2 소스 영역(153b) 및 드레인 영역(155b)이 n형 불순물로 되핑될 수도 있다. 여기서, 제1 트랜지스터부(153a, 154a, 155a)는 스위칭 박막 트랜지스터의 반도체이며, 제2 트랜지스터부(153b, 154b, 155b)는 구동 박막 트랜지스터의 반도체이다.
다결정 규소층(150a, 150b, 157) 위에는 산화 규소 또는 질화 규소로 이루어진 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 알루미늄 또 는 알루미늄 합금 등과 같이 저저항의 도전 물질로 이루어진 도전막을 포함하는 게이트선(121)과 제1 및 제2 게이트 전극(124a, 124b) 및 유지 전극(133)이 형성되어 있다. 제1 게이트 전극(124a)은 게이트선(121)에 연결되어 가지 모양으로 형성되어 있고 제1 트랜지스터의 채널부(제1 채널부, 154a)와 중첩하고 있으며, 제2 게이트 전극(124b)은 게이트선(121)과는 분리되어 있고 제2 트랜지스터의 채널부(제2 채널부, 154b)와 중첩하고 있다. 유지 전극(133)은 제2 게이트 전극(124b)과 연결되어 있고, 다결정 규소층의 유지 전극부(157)와 중첩되어 있다.
게이트선(121)과 제1 및 제2 게이트 전극(124a, 124b) 및 유지 전극(133)의 위에는 제1 층간 절연막(801)이 형성되어 있고, 제1 층간 절연막(801) 위에는 데이터 신호를 전달하는 데이터선(171), 전원 전압을 공급하는 선형의 전원 전압용 전극(172), 제1 및 제2 소스 전극(173a, 173b) 및 제1 및 제2 드레인 전극(175a, 175b)이 형성되어 있다. 제1 소스 전극(173a)은 데이터선(171)의 일부이며 분지의 형태를 취하고 있으며 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(181)를 통하여 제1 소스 영역(153a)과 연결되어 있고, 제2 소스 전극(173b)은 전원 전압용 전극(172)의 일부로 분지의 형태를 취하고 있으며 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(184)를 통하여 제2 소스 영역(153b)과 연결되어 있다. 제1 드레인 전극(175a)은 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(182, 183)를 통하여 제1 드레인 영역(155a) 및 제2 게이트 전극(124b)과 접촉하여 이들을 서로 전기적으로 연결하고 있다. 제2 드레인 전극(175b)은 제1 층간 절연막(801)과 게이트 절 연막(140)을 관통하고 있는 접촉구(186)를 통하여 제2 드레인 영역(155b)과 연결되어 있으며, 데이터선(171)과 동일한 물질로 이루어져 있다.
데이터선(171), 전원 전압용 전극(172) 및 제1 및 제2 드레인 전극(175a, 175b) 위에는 질화 규소 또는 산화 규소 또는 유기 절연 물질 등으로 이루어진 제2 층간 절연막(802)이 형성되어 있으며, 제2 층간 절연막(802)은 제2 드레인 전극(175b)을 드러내는 접촉구(185)를 가진다.
제2 층간 절연막(802) 상부에는 접촉구(185)를 통하여 제2 드레인 전극(175b)과 연결되어 있는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 알루미늄 또는 은 합금 등의 반사성이 우수한 물질로 형성하는 것이 바람직하다. 그러나, 필요에 따라서는 화소 전극(190)을 ITO (Indium Tin Oxide) 또는 IZO(Indium zinc Oxide) 등의 투명한 도전 물질로 형성할 수도 있다. 투명한 도전 물질로 이루어진 화소 전극(190)은 표시판의 아래 방향으로 화상을 표시하는 배면 방출 (bottom emission) 방식의 유기 발광에 적용한다. 본 실시예와 같이 불투명한 도전 물질로 이루어진 화소 전극(190)은 표시판의 상부 방향으로 화상을 표시하는 전면 방출(top emission) 방식의 유기 발광에 적용한다.
제2 층간 절연막(802) 상부에는 유기 절연 물질 및 무기 절연 물질로 이루어져 있으며, 유기 발광 셀을 분리시키기 위한 격벽(803)이 형성되어 있다. 격벽(803)은 화소 전극(190) 가장자리 주변을 둘러싸서 유기 발광층(70)이 채워질 영역을 한정하고 있다.
격벽(803)에 둘러싸인 화소 전극(190) 위의 영역에는 유기 발광층(70)이 형 성되어 있다. 유기 발광층(70)은 적색, 녹색, 청색 중 어느 하나의 빛을 내는 유기 물질로 이루어지며, 적색, 녹색 및 청색 유기 발광층(70)이 순서대로 반복적으로 배치되어 있다.
격벽(803) 위에는 격벽(803)과 동일한 모양의 패턴으로 이루어져 있으며, 금속과 같이 낮은 비정항을 가지는 도전 물질로 이루어진 보조 전극(272)이 형성되어 있다. 보조 전극(272)은 이후에 형성되는 공통 전극(270)과 접촉하며, 공통 전극(270)에 전달되는 신호가 왜곡되는 것을 방지하는 기능을 가진다.
격벽(803), 유기 발광층(70) 및 보조 전극(272) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있다. 만약 화소 전극(190)이 ITO 또는 IZO 등의 투명한 도전 물질로 이루어지는 경우에는 공통 전극(270)은 알루미늄 등의 저저항 금속으로 이루어질 수 있다.
이러한 유기 발광 표시판의 구동에 대하여 간단히 설명한다.
게이트선(121)에 온(on) 펄스가 인가되면 제1 트랜지스터가 온되어 데이터선(171)을 통하여 인가되는 화상 신호 전압 또는 데이터 전압이 제2 게이트 전극(124b)으로 전달된다. 제2 게이트 전극(124b)에 화상 신호 전압이 인가되면 제2 트랜지스터가 온되어 데이터 전압에 의한 전류가 화소 전극(190)과 유기 발광층(70)으로 흐르게 되며, 유기 발광층(70)은 특정 파장대의 빛을 방출한다. 이때, 제2 박막 트랜지스터를 통하여 흐르는 전류의 양에 따라 유기 발광층(70)이 방출하는 빛의 양이 달라져 휘도가 변하게 된다. 이 때, 제2 트랜지스터가 전류를 흘릴 수 있는 양은 제1 트랜지스터를 통하여 전달되는 화상 신호 전압과 전원 전압용 전 극(172)을 통하여 전달되는 전원 전압과 차이의 크기에 의하여 결정된다.
그러면, 이러한 유기 발광 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법을 도 4 내지 도 22b와 앞서의 도 1 내지 3을 참고로 하여 설명한다.
도 4, 도 6, 도 8, 도 10, 도 12, 도 14, 도 16, 도 18은 도 1 내지 도 3의 박막 트랜지스터 표시판의 제조 방법에서 중간 단계를 도시한 배치도이고, 도 5a 및 도 5b는 도 4에서 Va-Va' 선 및 Vb-Vb' 선을 따라 잘라 도시한 단면도이고, 도 7a 및 도 7b는 도 6에서 VIIa-VIIa' 선 및 VIIb-VIIb' 선을 따라 잘라 도시한 단면도이고, 도 9a 및 도 9b는 도 8에서 IXa-IXa' 선 및 IXb-IXb' 선을 따라 잘라 도시한 단면도이고, 도 11a 및 도 11b는 도 10에서 XIa-XIa' 선 및 XIb-XIb' 선을 따라 잘라 도시한 단면도이고, 도 13a 및 도 13b는 도 12에서 XIIIa-XIIIa' 선 및 XIIIb-XIIIb' 선을 따라 잘라 도시한 단면도이고, 도 15a 및 도 15b는 도 14에서 XVa-XVa' 선 및 XVb-XVb' 선을 따라 잘라 도시한 단면도이고, 도 17a 및 도 17b는 도 16에서 XVIIa-XVIIa' 선 및 XVIIb-XVIIb' 선을 따라 잘라 도시한 단면도이고, 도 19a 및 도 19b는 도 18에서 XIXa-XIXa' 선 및 XIXb-XIXb' 선을 따라 잘라 도시한 단면도이고, 도 20a 및 도 20b는 도 18에서 XIXa-XIXa' 선 및 XIXb-XIXb' 선을 따라 잘라 도시한 단면도로서, 도 19a 및 도 19b의 다음 단계를 도시한 도면이고, 도 21a 및 도 21b는 도 18에서 XIXa-XIXa' 선 및 XIXb-XIXb' 선을 따라 잘라 도시한 단면도로서, 도 20a 및 도 20b의 다음 단계를 도시한 도면이고, 도 22a 및 도 22b는 도 18에서 XIXa-XIXa' 선 및 XIXb-XIXb' 선을 따라 잘라 도시한 단면도로서, 도 21a 및 도 21b의 다음 단계를 도시한 도면이다.
먼저, 도 4 내지 도 5b에서 보는 바와 같이 기판(110)의 상부에 산화 규소 등을 증착하여 차단층(111)을 형성하고, 차단층(111) 위에 비정질 규소층을 증착한다. 비정질 규소층의 증착은 LPCVD(low temperature chemical vapor deposition), PECVE(plasma enhanced chemical vapor deposition) 또는 스퍼터링(sputtering)으로 진행할 수 있다. 이어서, 비정질 규소층에 레이저빔을 조사하여 다결정 규소로 결정화한다. 다음, 다결정 규소층을 사진 식각하여 제1 및 제2 트랜지스터부(150a, 150b)와 유지 전극부(157)를 형성한다.
다음, 도 6 내지 도 7b에 나타낸 바와 같이, 다결정 규소층(150a, 150b, 157) 위에 게이트 절연막(140)을 증착한다. 이어서, 게이트용 금속층(120)을 증착하고 감광막을 도포하고 노광 및 현상하여 제1 감광막 패턴(PR1)을 형성한다. 제1 감광막 패턴(PR1)을 마스크로 하여 게이트 금속층(120)을 식각함으로써 제2 게이트 전극(124b)과 유지 전극(133)을 형성하고, 노출되어 있는 제2 트랜지스터부(150b) 다결정 규소층에 p형 불순물 이온을 주입하여 채널 영역(154b)을 정의하고 제2 소스 영역(153b)과 제2 드레인 영역(155b)을 형성한다. 이 때, 제2 트랜지스터부 (150a) 다결정 규소층은 제1 감광막 패턴(PR1) 및 게이트 금속층(120)에 덮여 보호된다.
다음, 도 8 내지 도 9b에 나타낸 바와 같이, 제1 감광막 패턴(PR1)을 제거하고, 감광막을 새로 도포하고 노광 및 현상하여 제2 감광막 패턴(PR2)을 형성한다. 제2 감광막 패턴(PR2)을 마스크로 하여 게이트 금속층(120)을 식각함으로써 제1 게이트 전극(124a) 및 게이트선(121)을 형성하고, 노출되어 있는 제1 트랜지스터부 (150a) 다결정 규소층에 n형 불순물 이온을 주입하여 채널 영역(154a)을 정의하고 제1 소스 영역(153a)과 제1 드레인 영역(155a)을 형성한다. 이 때, 제2 트랜지스터부(150a) 및 유지 전극부(157)는 제2 감광막 패턴(PR2)에 덮여 보호된다.
다음, 도 10 내지 도 11b에 나타낸 바와 같이, 게이트선(121, 124b), 제2 게이트 전극(124b) 및 유지 전극(133) 위에 제1 층간 절연막(801)을 적층하고 게이트 절연막(140)과 함께 사진 식각하여 제1 소스 영역(153a), 제1 드레인 영역(155a), 제2 소스 영역(153b) 및 제2 드레인 영역(155b)을 각각 노출시키는 접촉구(181, 182, 184, 186)와 제2 게이트 전극(124b)의 일단부를 노출시키는 접촉구(183)를 형성한다.
다음, 도 12 내지 도 13b에 나타낸 바와 같이, 데이터 금속층을 적층하고 사진 식각하여 데이터선(171), 전원 전압용 전극(172) 및 제1 및 제2 드레인 전극(175a, 175b)을 형성한다. 이 때, 이후에 형성하는 화소 전극(190)을 함께 형성할 수도 있으며, 화소 전극(190)을 ITO 또는 IZO 등의 투명한 도전 물질로 형성하는 경우에는 별개의 사진 식각 공정을 통하여 형성한다.
다음, 도 14 내지 도 15b에서 보는 바와 같이, 제2 층간 절연막(802)을 적층하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 제2 드레인 전극(175b)을 드러내는 접촉구(185)를 형성한다.
이어, 도 16 내지 도 17b에서 보는 바와 같이, 투명한 도전 물질 또는 저저항을 가지는 도전 물질을 적층하고 패터닝하여 화소 전극(190)을 형성한다.
다음, 도 18 내지 도 19b에 나타낸 바와 같이, 화소 전극(190)이 형성되어 있는 제2 층간 절연막(802) 위에 유기 절연 물질 또는 무기 절연 물질의 절연막과 저저항을 가지는 도전 물질의 도전막을 차례로 적층하고 마스크를 이용한 사진 식각 공정으로 절연막과 도전막을 패터닝하여 격벽(803)과 보조 전극(272)을 형성한다. 이때, 격벽(803)과 보조 전극(272)은 하나의 마스크를 이용한 사진 식각으로 패터닝하며, 이를 통하여 격벽(803)과 보조 전극(272)은 동일한 모양의 패턴을 가지게 되며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
우선, 도 20a 및 도 20b에 도시한 바와 같이, 화소 전극(190)이 형성되어 있는 제2 층간 절연막(802)의 상부에 유기 절연 물질 또는 무기 절연 물질로 이루어진 절연막과 저저항을 가지는 도전막을 차례로 적층하고, 마스크를 이용한 사진 공정으로 제1 감광막 패턴(PR1)을 형성한다. 이어, 제1 감광막 패턴(PR1)을 식각 마스크로 도전막을 식각하여 예비 보조 전극(272')을 형성한 다음, 드러난 절연막을 식각하여 격벽(803)을 형성한다. 이때, 각각의 식각 공정에서는 언더 컷(under cut)이 발생하여 예비 보조 전극(272')의 경계선은 제1 감광막 패턴(PR1)의 아래에 위치하며, 격벽(803)의 경계선은 예비 보조 전극(272')의 아래에 위치한다.
이어, 도 21a 및 도 22b에서 보는 바와 같이, 애싱(ashing) 공정을 실시하여 제1 감광막 패턴(PR1)의 일부를 제거하여 예비 보조 전극(272')의 경계선 안쪽으로 위치하는 제2 감광막 패턴(PR2)을 형성한다.
이어, 도 22a 및 도 22b에 도시한 바와 같이, 제2 감광막 패턴(PR2)을 식각 마스크로 하여 드러난 예비 보조 전극(272')을 식각하여 보조 전극(272)을 완성한다. 이때에도 식각을 진행할 때 언더 컷이 발생하여, 보조 전극(272)의 경계선은 제2 감광막 패턴(PR2)의 하부에 위치하며, 격벽(803)의 경계선 안쪽에 위치한다.
이어, 도 19a 및 도 19b에 도시한 바와 같이 제2 감광막 패턴(PR2)을 제거한다.
이러한 본 발명의 실시예에 따른 제조 방법에서는 격벽(803)과 보조 전극(272)을 하나의 마스크를 이용하는 사진 식각 공정으로 함께 형성함으로써 제조 공정을 단순화할 수 있으며, 이를 통하여 제조 비용을 절감할 수 있다. 또한, 이러한 공정을 통하여 대형화에 따른 유기 발광 표시 장치를 용이하게 제조할 수 있다.
이어, 도 1 내지 도 3에 도시한 바와 같이, 각각의 화소 영역에 위치하는 화소 전극(190)의 상부에 유기 발광층(70)을 형성한다. 이 때, 유기 발광층(70)은 다층 구조로 이루어지는 것이 보통이다. 유기 발광층(70)은 마스킹(masking) 후 증착, 잉크젯 프린팅 등의 방법을 통하여 형성한다. 다음, 유기 발광층(70) 위에 TO 또는 IZO를 증착하여 공통 전극(270)을 형성한다. 여기서, 전도성 유기 물질을 도포하여 공통 전극(270)의 하부에 버퍼층을 추가로 형성할 수 있다.
이러한 본 발명의 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법에서는 화소 전극(190)을 불투명한 도전막으로 형성하고, 공통 전극(270)을 투명한 도전 물질로 형성하여, 화상을 표시판의 상부 방향으로 표시하는 탑 발광 방식에 대하여 설명하였다.
한편, 이렇게 보조 전극을 격벽 또는 다른 박막과 함께 형성하는 방법은 단순 매트릭스 방식의 유기 발광 표시 장치를 제조하는 공정에도 동일하게 적용할 수 있으며, 반도체층을 비정질 규소로 이용하는 유기 발광 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법에도 동일하게 적용할 수 있으며, 도면을 참조하여 설명하기로 한다.
도 23은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 24 및 도 25는 도 23의 박막 트랜지스터 표시판을 XXIV-XXIV' 선 및 XXV-XXV' 선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 돌출되어 복수의 제1 게이트 전극(gate electrode)(124b)을 이룬다. 또한 게이트선(121)과 동일한 층에는 제2 게이트 전극(124b)이 형성되어 있으며, 제2 게이트 전극(124b)에는 세로 방향으로 뻗은 유지 전극(133)이 연결되어 있다.
게이트선(121), 제2 게이트 전극(124b) 및 유지 전극(133)은 물리적 성질이 다른 두 개의 막을 포함할 수 있다. 하나의 도전막은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어지는 것이 바람직하다. 이와는 달리, 다른 도전막은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질 , 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등으로 이루어지는 것이 바람직하다. 하부막(211)과 상부막(212)의 조합 의 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다.
게이트선(121) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형의 제1 반도체(151)와 섬형의 제2 반도체(154b)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154a)가 제1 게이트 전극(124a)을 향하여 뻗어 나와 제1 게이트 전극(124a)과 중첩하는 제1 채널부를 포함하고 있다. 또한 선형 반도체(151)는 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다. 섬형의 제2 반도체 (154b)는 제2 게이트 전극(124b)과 교차하는 제2 채널부를 포함하고, 유지 전극(133)과 중첩하는 유지 전극부(157)를 가진다.
제1 반도체(151) 및 제2 반도체(154b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165a, 163b, 165b)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163a)를 가지고 있으며, 이 돌출부(163a)와 섬형 접촉 부재(165a)는 쌍을 이루어 제1 반도체(151)의 돌출부(154a) 위에 위치한다. 또한, 섬형의 접촉 부재(163b, 165b)는 제2 게이트 전극(124b)을 중심으로 마주하여 쌍을 이루며 제2 반도체(154b) 상부에 위치한다.
반도체(151, 154b)와 저항성 접촉 부재(161, 165a, 163b, 165b)의 측면 역시 경사져 있으며 경사각은 30-80°이다.
저항성 접촉 부재(161, 165a, 163b, 165b) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 제1 드레인 전극(drain electrode)(175a), 복수의 전원 전압 전극(172) 및 제2 드레인 전극(175b)이 형성되어 있다.
데이터선(171) 및 전원 전압 전극(172)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)과 전원 전압을 각각 전달한다. 각 데이터선(171)에서 제1 드레인 전극(175a)을 향하여 뻗은 복수의 가지가 제1 소스 전극(source electrode)(173a)을 이루며 각 전원 전압 전극(172)에서 제2 드레인 전극(175b)을 향하여 뻗은 복수의 가지가 제2 소스 전극(173b)을 이룬다. 한 쌍의 제1 및 제2 소스 전극(173a, 173b)과 제1 및 제2 드레인 전극(175a, 175b)은 서로 분리되어 있으며 각각 제1 및 제2 게이트 전극(124a, 124b)에 대하여 서로 반대쪽에 위치한다. 제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체(151)의 돌출부(154a)와 함께 스위칭 박막 트랜지스터 (switching thin film transistor)를 이루며, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 구동 박막 트랜지스터(driving thin film transistor)를 이룬다. 이때, 전원 전압 전극(172)은 제2 반도체(154b)의 유지 전극부(157)와 중첩한다.
데이터선(171), 제1 및 제2 드레인 전극(175a, 175b) 및 전원 전압 전극 (172)은 몰리브덴(Mo), 몰리브덴 합금을 포함하는데, 이중막 또는 삼중막의 구조인 경우에 알루미늄 계열의 도전막을 포함할 수 있다. 이중막일 때 알루미늄 계열의 도전막은 몰리브덴 계열의 도전막 하부에 위치하는 것이 바람직하며, 삼중막일 때에는 중간층으로 위치하는 것이 바람직하다.
데이터선(171), 제1 및 제2 드레인 전극(175a, 175b) 및 전원 전압 전극 (172)도 게이트선(121)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉 부재(161, 163b, 165a, 165b)는 그 하부의 제1 반도체(151) 및 제2 반도체(154b)와 그 상부의 데이터선(171), 제1 드레인 전극(175a, 175b), 전원 전압 전극(172) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이를 비롯하여 데이터선(171) 및 제1 드레인 전극(175a)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 곳에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.
데이터선(171), 제1 및 제2 드레인 전극(175a, 175b) 및 전원 전압용 전극(172)과 노출된 반도체(151, 154b) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진 보호막(passivation layer)(802)이 형성되어 있다.
반도체(151) 및 제2 반도체(154b)가 드러난 부분으로 보호막(802)의 유기 물질이 접하는 것을 방지하기 위해 보호막(802)은 유기막의 하부에 질화 규소 또는 산화 규소로 이루어진 절연막이 추가될 수 있다.
보호막(802)에는 제1 드레인 전극(175a), 제2 게이트 전극(124b), 제2 드레인 전극(175b)을 각각 드러내는 복수의 접촉 구멍(contact hole)(185, 183, 182)이 형성되어 있다.
한편, 보호막(802)이 데이터선(171), 전원 전압용 전극(172) 및 게이트선 (121)의 끝 부분을 드러내는 접촉 구멍을 가지는 실시예는 외부의 데이터 구동 회로 출력단을 이방성 도전막을 이용하여 연결하기 위해 접촉부를 가지는 구조이며, 기판(110)의 상부에 게이트 구동 회로를 직접 형성하는 실시예에서는 데이터선(171), 전원 전압용 전극(172), 게이트선(121)의 끝 부분은 게이트 구동 회로의 출력단에 직접 연결된다.
접촉 구멍(185, 183, 182)은 제1 및 제2 드레인 전극(175a, 175b) 및 제2 게이트 전극(124b)을 드러내는데, 접촉 구멍(185, 183, 182)에서는 이후에 형성되는 도전막과 접촉 특성을 확보하기 위해 알루미늄 계열의 도전막이 드러나지 않는 것이 바람직하며, 드러나는 경우에는 전면 식각을 통하여 제거하는 것이 바람직하다.
보호막(180) 위에는 알루미늄 또는 은 합금 등의 반사성이 우수한 물질로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 연결 부재(connection assistant)(192)가 형성되어 있다.
화소 전극(190)은 접촉 구멍(185)을 통하여 제2 드레인 전극(175b)과 각각 물리적·전기적으로 연결되어 있으며, 연결 부재(192)는 제1 드레인 전극(175a)과 제2 게이트 전극(124b)을 연결한다.
이후의 적층 구조는 제1 실시예와 동일하다.
그러면, 도 23 내지 도 25에 도시한 유기 발광 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 26 내지 도 37b 및 도 23 내지 도 25를 참고로 하여 상세히 설명한다.
도 26, 도 28, 도 30, 도 32, 도 34, 도 36은 도 23 내지 도 25의 박막 트랜지스터 표시판의 제조 방법에서 중간 단계를 도시한 배치도이고, 도 27a 및 도 27b는 도 26에서 XXVIIa-XXVIIa' 선 및 XXVIIb-XXVIIb' 선을 따라 잘라 도시한 단면도이고, 도 29a 및 도 29b는 도 28에서 XXIXa-XXIXa' 선 및 XXIXb-XXIXb' 선을 따라 잘라 도시한 단면도이고, 도 31a 및 도 31b는 도 30에서 XXXIa-XXXIa' 선 및 XXXIb-XXXIb' 선을 따라 잘라 도시한 단면도이고, 도 33a 및 도 33b는 도 32에서 XXXIIIa-XXXIIIa' 선 및 XXXIIIb-XXXIIIb' 선을 따라 잘라 도시한 단면도이고, 도 35a 및 도 35b는 도 34에서 XXXVa-XXXVa' 선 및 XXXVb-XXXVb' 선을 따라 잘라 도시한 단면도이고, 도 37a 및 도 37b는 도 36에서 XXXVIIa-XXXVIIa' 선 및 XXXVIIb-XXXVIIb' 선을 따라 잘라 도시한 단면도이다.
먼저, 도 26 내지 도 27에서 보는 바와 같이, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 게이트용 도전 물질을 적층하고 감광막 패턴을 이용한 사진 식각 공정으로 패터닝하여 복수의 제1 게이트 전극(124a)을 포함하는 게이트선(121)과 제2 게이트 전극(124b) 및 유지 전극(133)을 형성한다.
다음, 도 28 내지 도 29b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon), 불순물 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진식각하여 복수의 선형 불순물 반도체(164)와 복수의 돌출부(154)를 각각 포함하는 제1 반도체(151) 및 제2 반도체(154b)를 형성한다. 게이트 절연막(140)의 재료로는 질화규소가 좋으며 적층 온도는 250~500℃, 두께는 2,000∼5,000Å 정도인 것이 바람직하다.
다음, 도 30 내지 도 31b에 도시한 바와 같이, 알루미늄 또는 알루미늄 합금 또는 크롬 또는 몰리브덴 또는 몰리브덴 합금을 포함하는 도전막을 단일막 또는 다층막으로 적층하고 그 상부에 감광막을 형성하고 이를 식각 마스크로 도전막을 패터닝하여 복수의 제1 소스 전극(173a)을 각각 포함하는 복수의 데이터선(171), 복수의 제1 및 제2 드레인 전극(175a, 175b) 및 복수의 제2 소스 전극(173b)을 가지는 전원 전압용 전극(172)을 형성한다.
이어, 데이터선(171), 전원 전압용 전극(72) 및 제1 및 제2 드레인 전극(175a, 175b) 상부의 감광막을 제거하거나 그대로 둔 상태에서, 노출된 불순물 반도체(164) 부분을 제거함으로써 복수의 돌출부(163a)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165a, 165b, 163b)를 완성하는 한편, 그 아래의 제1 진성 반도체(151) 및 제2 진성 반도체(154b) 일부분을 노출시킨다.
이어, 진성 반도체(151) 부분의 표면을 안정화시키기 위하여 산소 플라스마 를 뒤이어 실시하는 것이 바람직하다.
다음으로, 도 32 내지 도 33b에서 보는 바와 같이, 유기 절연 물질 또는 무기 절연 물질을 도포하여 보호막(802)을 형성하고, 사진 공정으로 건식 식각하여 복수의 접촉 구멍(185, 183, 182)을 형성한다. 접촉 구멍(182, 185, 183)은 제1 및 제2 드레인 전극(175a, 175b) 및 제2 게이트 전극(124b) 일부를 드러낸다.
다음, 마지막으로 도 34 내지 도 35b에 도시한 바와 같이, 알루미늄을 포함하는 도전막 또는 은을 포함하는 도전막을 스퍼터링으로 적층하고 감광막 패턴을 이용한 사진 식각 공정으로 패터닝하여 복수의 화소 전극(190)과 복수의 연결 부재(192)를 형성한다.
이어, 도 36 내지 도 37b에 도시한 바와 같이, 제1 실시예와 동일하게 하나의 마스크를 이용한 사진 식각 공정으로 격벽(803)과 보조 전극(272)을 형성하고, 도 23 내지 도 25에 도시한 바와 같이 유기 발광층(70)과 공통 전극(270)을 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이처럼, 본 발명의 실시예에 따른 제조 방법에서는 격벽과 보조 전극을 하나의 마스크를 이용하는 사진 식각 공정으로 함께 형성함으로써 제조 공정을 단순화 할 수 있으며, 이를 통하여 제조 비용을 절감할 수 있다. 또한, 이러한 공정을 통하여 대형화에 따른 유기 발광 표시 장치를 용이하게 제조할 수 있다.

Claims (13)

  1. 절연 기판의 상부에 다결정 규소 또는 비정질 규소로 이루어져 있는 제1 및 제2 채널부를 각각 가지는 제1 및 제2 반도체,
    상기 제1 채널부와 중첩하는 제1 게이트 전극을 가지는 게이트선,
    상기 제2 채널부와 중첩하는 제2 게이트 전극,
    상기 제1 및 제2 반도체와 상기 제1 및 제2 게이트 전극 사이에 형성되어 있는 게이트 절연막,
    상기 제1 반도체와 접하고 있는 제1 소스 전극을 가지는 데이터선,
    상기 제1 채널부를 중심으로 상기 제1 소스 전극과 마주하여 상기 제1 채널부와 접하며, 상기 제2 게이트 전극과 연결되어 있는 제1 드레인 전극,
    상기 제2 채널부와 접하는 제2 소스 전극을 가지는 전원 전압용 전극,
    상기 제2 채널부를 중심으로 상기 제2 소스 전극과 마주하는 제2 드레인 전극,
    상기 제2 드레인 전극과 연결되어 있으며, 상기 게이트선과 상기 데이터선으로 둘러싸인 화소 영역에 배치되어 있는 화소 전극,
    상기 화소 영역의 상기 화소 전극을 드러내는 개구부를 가지는 격벽,
    상기 격벽 상부에 형성되어 있으며, 상기 격벽과 동일한 모양으로 이루어지며 경계선이 상기 격벽의 경계선 내에 위치하는 보조 전극,
    상기 화소 전극 상부의 상기 개구부 형성되어 있는 유기 발광층,
    상기 보조 전극 및 상기 유기 발광층을 덮고 있는 공통 전극
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 화소 전극은 반사도를 가지는 도전 물질로 이루어진 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 공통 전극은 투명한 도전 물질로 이루어진 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 제1 드레인 전극과 상기 제2 게이트 전극을 연결하는 연결 부재를 더 포함하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 데이터선 및 제1 드레인 전극을 덮는 층간 절연막을 더 포함하며,
    상기 연결 부재는 상기 층간 절연막 및 상기 게이트 절연막에 형성되어 있는 접촉 구멍을 통하여 상기 제2 게이트 전극과 상기 제1 드레인 전극과 연결되어 있는 박막 트랜지스터 표시판.
  6. 절연 기판의 상부에 비정질 규소 또는 다결정 규소로 이루어진 제1 및 제2 반도체층을 형성하는 단계,
    상기 제1 게이트 전극을 가지는 게이트선 및 제2 게이트 전극을 형성하는 단계,
    상기 게이트선 및 제2 게이트 전극과 상기 제1 및 제2 반도체층 사이에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 상부에 제1 및 제2 소스 전극, 데이터선, 제1 및 제2 드레인 전극, 전원 전압용 전극을 형성하는 단계,
    상기 제1 및 제2 소스 전극, 데이터선, 제1 및 제2 드레인 전극, 전원 전압용 전극을 덮는 층간 절연막을 형성하는 단계,
    상기 층간 절연막 상부에 상기 제2 드레인 전극과 연결되는 화소 전극을 형성하는 단계,
    상기 화소 전극을 드러내는 개구부를 격벽을 형성하는 단계,
    상기 격벽 상부에 보조 전극을 형성하는 단계,
    상기 격벽에 의하여 구획된 상기 화소 전극 위에 유기 발광층을 형성하는 단계,
    상기 보조 전극 및 상기 유기 발광층과 접하는 공통 전극을 형성하는 단계를 포함하며,
    상기 격벽 및 보조 전극 형성 단계는
    상기 층간 절연막 및 화소 전극 상부에 절연막 및 도전막을 차례로 형성하는 단계,
    상기 도전막 상부에 제1 감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴을 식각 마스크로 도전막을 식각하여 예비 보조 전극을 형성하는 단계,
    상기 제1 감광막 패턴 및 상기 도전막을 마스크로 상기 절연막을 식각하여 상기 격벽을 형성하는 단계,
    상기 제1 감광막 패턴을 애싱하여 상기 제1 감광막 패턴보다 폭이 좁은 제2 감광막 패턴을 형성하는 단계,
    상기 제2 감광막 패턴을 식각 마스크로 상기 예비 보조 전극을 식각하여 상기 보조 전극을 완성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  7. 삭제
  8. 제6항에서,
    상기 화소 전극은 반사도를 가지는 도전 물질로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제6항에서,
    상기 공통 전극은 투명한 도전 물질로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제6항에서,
    상기 화소 전극과 동일한 층에 상기 제1 드레인 전극과 상기 제2 게이트 전극을 연결하는 연결 부재를 형성하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제1항에서,
    상기 격벽의 측벽은 테이퍼진 박막 트랜지스터 표시판.
  12. 제1항에서,
    상기 보조 전극과 상기 화소 전극은 다른 물질로 이루어지는 박막 트랜지스터 표시판.
  13. 삭제
KR1020030085490A 2003-11-28 2003-11-28 박막 트랜지스터 표시판 및 그의 제조 방법 Expired - Fee Related KR101026812B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020030085490A KR101026812B1 (ko) 2003-11-28 2003-11-28 박막 트랜지스터 표시판 및 그의 제조 방법
JP2004343781A JP4613054B2 (ja) 2003-11-28 2004-11-29 有機発光表示板及びその製造方法
CN200410103355A CN100593251C (zh) 2003-11-28 2004-11-29 有机发光显示器的制造方法
US10/997,996 US7336031B2 (en) 2003-11-28 2004-11-29 Organic light emitting display having auxiliary common electrode
TW093136748A TWI365678B (en) 2003-11-28 2004-11-29 Method of manufacturing organic light emitting display
US11/943,048 US20080067930A1 (en) 2003-11-28 2007-11-20 Organic light emitting display and manufactuirng method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030085490A KR101026812B1 (ko) 2003-11-28 2003-11-28 박막 트랜지스터 표시판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050051833A KR20050051833A (ko) 2005-06-02
KR101026812B1 true KR101026812B1 (ko) 2011-04-04

Family

ID=34651273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030085490A Expired - Fee Related KR101026812B1 (ko) 2003-11-28 2003-11-28 박막 트랜지스터 표시판 및 그의 제조 방법

Country Status (5)

Country Link
US (2) US7336031B2 (ko)
JP (1) JP4613054B2 (ko)
KR (1) KR101026812B1 (ko)
CN (1) CN100593251C (ko)
TW (1) TWI365678B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603836B1 (ko) * 2004-11-30 2006-07-24 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
KR101169079B1 (ko) * 2005-05-13 2012-07-26 엘지디스플레이 주식회사 유기 박막 트랜지스터 및 그 제조 방법과, 이를 이용한디스플레이 장치 및 그 제조 방법
GB0510282D0 (en) * 2005-05-20 2005-06-29 Cambridge Display Tech Ltd Top-electroluminescent devices comprising cathode bus bars
KR100643404B1 (ko) * 2005-09-22 2006-11-10 삼성전자주식회사 디스플레이장치 및 그 제조방법
JP2007095518A (ja) * 2005-09-29 2007-04-12 Toppan Printing Co Ltd 有機エレクトロルミネッセンス表示装置
KR100740132B1 (ko) * 2006-11-10 2007-07-16 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
US20080150421A1 (en) * 2006-12-21 2008-06-26 Canon Kabushiki Kaisha Organic light-emitting apparatus
US7750558B2 (en) * 2006-12-27 2010-07-06 Global Oled Technology Llc OLED with protective electrode
JP5233178B2 (ja) * 2007-06-14 2013-07-10 株式会社ジェイテクト モータ制御装置及び電動パワーステアリング装置
KR101574211B1 (ko) * 2008-09-05 2015-12-07 삼성디스플레이 주식회사 유기 전계 발광 소자
JP2010093068A (ja) * 2008-10-08 2010-04-22 Hitachi Displays Ltd 有機ｅｌ表示装置およびその製造方法
KR101534009B1 (ko) * 2008-10-21 2015-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판과 그 제조 방법 및 박막 트랜지스터 표시판을 갖는 표시 장치
KR101094300B1 (ko) * 2009-10-12 2011-12-19 삼성모바일디스플레이주식회사 유기 발광 조명 장치 및 그 제조 방법
KR101117642B1 (ko) * 2009-11-16 2012-03-05 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
TW201321871A (zh) 2011-11-29 2013-06-01 Au Optronics Corp 顯示面板及其製作方法
KR101994332B1 (ko) * 2012-10-30 2019-07-01 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
KR102000642B1 (ko) * 2012-12-12 2019-07-17 엘지디스플레이 주식회사 고 휘도 유기발광 다이오드 표시장치
TWI568052B (zh) * 2013-09-30 2017-01-21 樂金顯示科技股份有限公司 用於製造有機發光裝置之方法
CN105453297B (zh) * 2013-09-30 2018-04-06 乐金显示有限公司 层压体及其制造方法
JP6302552B2 (ja) * 2013-09-30 2018-03-28 エルジー ディスプレイ カンパニー リミテッド 有機発光素子
KR102197667B1 (ko) * 2014-02-07 2021-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN104022139B (zh) 2014-05-30 2016-03-30 京东方科技集团股份有限公司 一种有机电致发光显示面板及显示装置
KR102273654B1 (ko) * 2014-10-08 2021-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2016081562A (ja) 2014-10-09 2016-05-16 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
CN104882463A (zh) * 2015-05-06 2015-09-02 深圳市华星光电技术有限公司 Oled背板结构
KR102605208B1 (ko) * 2016-06-28 2023-11-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102660829B1 (ko) * 2016-10-20 2024-04-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102746590B1 (ko) * 2016-11-30 2024-12-24 엘지디스플레이 주식회사 유기 발광 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020019002A (ko) * 2000-02-25 2002-03-09 구사마 사부로 유기 이엘장치 및 그 제조방법
KR20020046217A (ko) * 2000-12-11 2002-06-20 야마자끼 순페이 반도체장치 및 그의 제조방법
KR20030058152A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
KR20030058911A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP4485078B2 (ja) * 2000-01-26 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100709704B1 (ko) * 2000-05-12 2007-04-19 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2002184999A (ja) * 2000-12-14 2002-06-28 Toshiba Corp 表示装置用アレイ基板の製造方法
JP2002318553A (ja) * 2001-04-20 2002-10-31 Toshiba Corp 自己発光型表示装置
US6900470B2 (en) * 2001-04-20 2005-05-31 Kabushiki Kaisha Toshiba Display device and method of manufacturing the same
JP4380954B2 (ja) * 2001-09-28 2009-12-09 三洋電機株式会社 アクティブマトリクス型表示装置
SG126714A1 (en) * 2002-01-24 2006-11-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
US7579771B2 (en) * 2002-04-23 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US7786496B2 (en) * 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
KR100885842B1 (ko) * 2002-08-08 2009-02-27 엘지디스플레이 주식회사 유기 전계 발광 표시소자 및 그 제조방법
JP2004127933A (ja) * 2002-09-11 2004-04-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US7291970B2 (en) * 2002-09-11 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus with improved bank structure
KR20040025383A (ko) * 2002-09-19 2004-03-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조방법
KR100895313B1 (ko) * 2002-12-11 2009-05-07 삼성전자주식회사 유기 발광 표시판
JP4062171B2 (ja) * 2003-05-28 2008-03-19 ソニー株式会社 積層構造の製造方法
JP4165478B2 (ja) * 2003-11-07 2008-10-15 セイコーエプソン株式会社 発光装置及び電子機器
JP2005158583A (ja) * 2003-11-27 2005-06-16 Seiko Epson Corp 有機エレクトロルミネッセンス装置、及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020019002A (ko) * 2000-02-25 2002-03-09 구사마 사부로 유기 이엘장치 및 그 제조방법
KR20020046217A (ko) * 2000-12-11 2002-06-20 야마자끼 순페이 반도체장치 및 그의 제조방법
KR20030058152A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
KR20030058911A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법

Also Published As

Publication number Publication date
JP4613054B2 (ja) 2011-01-12
US20080067930A1 (en) 2008-03-20
TW200529698A (en) 2005-09-01
US7336031B2 (en) 2008-02-26
TWI365678B (en) 2012-06-01
US20050127828A1 (en) 2005-06-16
JP2005166662A (ja) 2005-06-23
KR20050051833A (ko) 2005-06-02
CN100593251C (zh) 2010-03-03
CN1645979A (zh) 2005-07-27

Similar Documents

Publication Publication Date Title
KR101026812B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
US9520455B2 (en) Organic light emitting display and method of fabricating the same
KR101499235B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
KR101499233B1 (ko) 유기 발광 표시 장치
KR20060078573A (ko) 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법
KR101338021B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR20090108976A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20210086247A (ko) 표시 장치
KR20060059745A (ko) 제 2 전극 전원공급라인을 갖는 유기전계발광소자 및 그의제조 방법
JP4488557B2 (ja) Ｅｌ表示装置
US20050127367A1 (en) Thin film transistor and thin film transistor array panel
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
KR101080354B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101209057B1 (ko) 표시 장치 및 그의 제조 방법
KR20100009385A (ko) 박막 트랜지스터 및 그 제조 방법
EP1970957A2 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
KR101112549B1 (ko) 박막 트랜지스터 표시판
KR101227142B1 (ko) 전계발광소자 및 그 제조방법
KR102598743B1 (ko) 유기발광 표시장치 및 그 제조방법
KR20070074752A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101240649B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20080070327A (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR20040009816A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20230329

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20230329