KR101009836B1

KR101009836B1 - 액티브 매트릭스 디스플레이 및 그 구동 방법

Info

Publication number: KR101009836B1
Application number: KR1020057004545A
Authority: KR
Inventors: 스테픈 제이 바테르스바이; 마틴 제이 에드워즈; 존 알 에이 아이레스; 알란 지 크냅
Original assignee: 치메이 이노럭스 코포레이션
Priority date: 2002-09-19
Filing date: 2003-09-05
Publication date: 2011-01-20
Anticipated expiration: 2023-09-05
Also published as: US20060164363A1; JP2006500613A; EP1552498B1; KR20050057383A; GB0221745D0; WO2004027747A1; AU2003259462A1; EP1552498A1; US7821482B2

Abstract

액티브 매트릭스 디스플레이는 디스플레이 소자를 구동하기 위해 픽셀에 신호를 공급하기 위한 열 구동기를 구비하며, 열 구동기는 제 1 개의 디스플레이 소자 구동 레벨을 제공하는 디지털-아날로그 변환기를 포함한다. 각 픽셀 내에서, 제 1 개의 디스플레이 소자 구동 레벨은 보다 많은 제 2 개의 픽셀 그레이 레벨로 변환된다. 이는 멀티-레벨 디지털-아날로그 변환을 인-픽셀에서의 레벨의 생성과 결합시키고, DACs의 복잡함이 감소되도록 해주어, 예를 들면 저온 폴리실리콘 프로세싱을 사용하여 디스플레이 기판상에 집적화가 가능하게 해준다.

Description

액티브 매트릭스 디스플레이 및 그 구동 방법{ACTIVE MATRIX DISPLAY}

본 발명은 액티브 매트릭스 디스플레이에 관한 것이며, 특히, 디지털-아날로그 변환기(digital to analogue converter) 회로를 사용하여 픽셀을 다중 그레이 레벨로 구동하는 액티브 매트릭스 디스플레이에 관한 것이다.

액티브 매트릭스 액정 디스플레이 (active matrix liquid crystal displays : AMLCDs)는 액티브 매트릭스 디스플레이의 잘 알려진 하나의 예이다. 이러한 디스플레이에서, 액티브 플레이트 및 패시브 플레이트의 사이에는 액정이 끼워져 있다. 액티브 플레이트는 액정에 전기장을 가하기 위한 복수의 전극을 포함하며 전극은 일반적으로 어레이 형태로 장치된다. 픽셀 전극의 행 및 열을 따라 뻗어있는 행(row) 및 열(column) 전극은 각각의 픽셀 전극을 구동하는 박막 트랜지스터(thin film transistor)를 연결하고 구동한다.

행 및 열 전극은 해당하는 픽셀 전극에 저장된 전하를 제어하기 위해 박막 트랜지스터를 제어하도록 구동된다. 각 픽셀은 또한 픽셀 상의 전하를 유지시키기 위한 캐패시터를 포함할 것이다.

어려운 점은 입력되는 신호를 디코딩하기 위해 필요한 회로의 제공과 행 및 열 전극을 구동하는 데에 있다. 일반적으로, 이러한 구동 회로는 픽셀 어레이 외부 주위에 장치된다.

현재로는, 구동 IC의 일부 기능부를 AMLCD의 유리 상에 집적하기 위해 저온 폴리실리콘(low temperature polysilicon : LTPS)을 사용하는 것에 대한 관심이 높다. 이러한 집적은 다소의 IC 비용을 절약하도록 해주며 또한 디스플레이를 좀더 집적화되도록 한다. 집적하기에 바람직한 기능부 중의 하나는, 디지털 입력 데이터를 LC 픽셀의 전송을 고정하기 위해 필요한 아날로그 전압으로 변환하는 데에 사용되는 디지털-아날로그 변환기(digital to analogue converters : DACs)이다. 유리 상의 DACs의 복잡성은 비트/픽셀 수가 증가함에 따라 상당히 증가한다. 이는 높은 변환 정확도를 갖는 DACs (적어도 LTPS에 구현될 수 있는 것)가 유리 상에 넓은 면적을 차지하기 때문이며, 따라서 실리콘 기판 상의 균등한 DAC에 비해 비용면에서 경쟁이 되지 않게 된다. 컬러가 급격히 변하는 이미지에서 특히 잘 보이는 달갑지 않은 비쥬얼 아티팩츠(visual artefacts)를 피하기 위해서는, 비디오 및 스틸(still) 이미지가 6 비트/픽셀을 필요로 한다는 점에서, 문제가 된다.

하나의 비트 데이터로 각 픽셀을 구동하는 다양한 구동 기법은 역시 알려져 있다. 복잡한 구동 회로의 필요성을 없앨 수 있지만, 이는 물론 이미지의 질을 희생한 댓가로 얻어진 것이다. 마찬가지로, 적은 수의 그레이 레벨이긴 하지만 1 비트 구동 기법으로서 픽셀로부터 그레이 레벨 출력을 생성하는 다양한 기술도 알려져 있다. 이러한 기술 중의 하나가 "영역 가중 그레이 스케일링(area weighted grey scaling)"이다. 이 접근 방법에서, 픽셀은 작은 서브-픽셀 영역으로 나누어지고, 이들은 다른 면적을 가진다. 예를 들면, 1:2 비율의 면적을 갖는 2개의 서브-픽셀은 1 비트 데이터로 구동되어 4개의 다른 광 강도 출력(light intensity output)을 제공할 수 있다.

본 발명에 따라, 공통 기판 위에 제공되는 픽셀의 어레이 - 각 픽셀은 디스플레이 소자 및 스위칭 장치를 포함함 - 와, 디스플레이 소자를 구동하는 신호를 픽셀에 제공하기 위한 열 구동기 - 열 구동기는 디지털-아날로그 변환기 회로를 포함하여 2 개보다 많은 제 1 개의 디스플레이 소자 구동 레벨을 제공함 - 를 포함하되, 픽셀은 제 1 개의 디스플레이 소자 구동 레벨을 보다 많은 제 2 개의 픽셀 그레이 레벨로 변환하는 수단을 포함하는 액티브 매트릭스 디스플레이를 제공한다.

이 장치는 멀티-레벨 디지털-아날로그 변환을 인-픽셀 레벨 생성에 결합시킨다. 이는 DACs의 복잡성을 감소하게 해주어, 예를 들면 저온 폴리실리콘 프로세싱을 사용하여 디스플레이 기판상으로 집적화되도록 한다.

변환 수단은 서로 다른 면적을 갖는 적어도 두 개의 제 1 및 제 2 디스플레이 소자(즉, 서브-픽셀)를 각 픽셀 내에 포함한다. 이와 같이, 가중 그레이 스케일 구동이 픽셀 내에서 사용된다.

상기 제 1 및 제 2 디스플레이 소자는 1:2 비율의 면적을 갖는다. 이 경우, 어느 두 구동 레벨에 대해, 두 개의 부가적인 중간 그레이 스케일 레벨을 생성시키는 것이 가능하다. 따라서, 만약 두 구동 레벨이 DAC의 두 개의 인접한 레벨이라면, 두 개의 부가적인 중간 레벨이 생성될 수 있다.

다른 실시예에서, 상기 변환 수단은 전하 재분배 회로 소자를 각 픽셀 내에 포함한다. 이것은 선택적인 인-픽셀 레벨 생성을 제공한다. 예를 들면, 두 개의 디스플레이 소자(서브-픽셀)는 픽셀에 대한 입력단과 제 1 디스플레이 소자 사이에 입력 스위치를 위치시키고 제 1 및 제 2 디스플레이 소자 사이에 전하 재분배 스위치를 위치시킴으로써 사용될 것이다.

상기 언급된 두 개의 예에서와 같이, 6비트 출력(64 레벨)을 공급하기 위한 2 비트 인-픽셀 레벨 생성은, 5 비트 디지털-아날로그 회로가 사용될 수 있다. 사실상, 32 개 미만의 5 비트 DAC 출력이 필요하게 되어 회로를 더욱 간소화시킨다.

예를 들면, 영역 가중 버전에서 6 비트 구동 기법을 구현하기 위해서는 22개의 가능한 레벨이 필요하다. 6 비트 구동 신호로부터 변환하기 위하여, 변환기는 제 1 개의 레벨 중 어떤 하나 (또는 쌍)를 각 디스플레이 소자에 인가할지 선택하기 위한 신호를 얻도록 제공될 수 있다.

이러한 변환기는 바람직하게는 3으로 나눈 제수 및 나머지를 제공하기 위한 디바이더를 포함한다. 따라서, 64 비트 신호는 0과 21 사이의 제수를 공급하기 위해 3으로 나누어질 수 있으며, 나머지는 0, 1 또는 2 가 될 것이다.

따라서, 영역 가중의 경우에 있어서 제수는 제 1 개의 레벨중 어느 것이 디스플레이 소자의 하나 또는 양쪽으로 인가될 지를 결정할 수 있으며, 나머지는 디스플레이 소자의 어느 하나 또는 여러 개에 결정된 레벨이 공급될 지를 결정한다.

이어서, 결정된 레벨이 인가되지 않는 디스플레이 소자(만약 있다면)로 인접한 레벨, 예를 들면 다음으로 높은 레벨이 인가된다. 따라서, 레벨(n)은 제 1 밝기를 위해 디스플레이 소자 양쪽으로 인가되며, 레벨(n, n+1)은 제 2 밝기를 위해 인가되고, 레벨(n+1, n)은 제 3 밝기를 위하여 인가된다.

각 픽셀은 각 픽셀의 디스플레이 소자를 위한 디지털 구동 값을 저장하기 위한 메모리 소자를 더 포함할 것이다. 예를 들면, 가중 그레이 스케일 기법은 스탠바이 모드 동작을 위해서도 사용될 수 있다.

본 발명은 또한 제 1 및 제 2 구동 전압을 제 1 및 제 2 디스플레이 소자를 구비하는 디스플레이 픽셀로 공급하는 단계와 - 상기 제 1 및 제 2 구동 전압은 2 개보다 많은 출력 레벨을 갖는 디지털-아날로그 변환기의 2개의 인접한 구동 전압으로부터 선택됨 - , 상기 픽셀 내에서, 상기 제 1 및 제 2 레벨 사이의 구동 전압에 대응되는 중간 그레이 레벨을 발생시키는 단계를 포함하는 방법을 제공한다.

이 방법은 아날로그 구동 기법에 인-픽셀 레벨 생성을 결합한다. 제 1 디스플레이 소자는 제 1 영역을 구비할 것이고, 제 2 디스플레이 소자는 제 1 영역과는 다른 제 2 영역을 구비할 것이며, 영역 가중법은 중간 그레이 레벨을 생성시키기 위해 사용된다.

선택적으로, 디스플레이 소자 사이의 전하 공유는 중간 그레이 레벨을 생성시키기 위해 사용될 수 있다.

아날로그 구동 전압은 액티브 매트릭스 디스플레이의 액티브 플레이트상에 집적될 수 있는 열 구동기 회로로부터 제공되며 DAC의 복잡도는 인-픽셀 변환에 의해 감소된다.

한 예에 있어서, DAC를 위한 5 비트 입력은, 6 비트의 데이터 신호를 3으로 나눈 제수 및 나머지를 제공함으로써, 6 비트 데이터 신호로부터 얻어진다. 그 후, 제수는 제 1 구동 전압을 결정하고 나머지는 서브-픽셀이 어떻게 제어되는지를 결정한다.

본 발명에 대한 보다 나은 이해를 위해, 첨부하는 도면을 참조하여 예를 들어, 실시예를 설명할 것이다.

도 1은 알려진 액정 픽셀 회로를 도시한다.

도 2는 액정 장치의 일반적인 구성소자를 도시한다.

도 3은 본 발명의 액정 장치에 대한 제 1 예를 도시한다.

도 4는 본 발명의 액정 장치에 대한 픽셀의 제 2 예를 도시한다.

도 5는 도 4의 픽셀 회로의 보다 상세한 구현을 도시한다.

도 6은 본 발명의 액정 장치의 제 3 예를 도시한다.

어떠한 도면도 실제 축척대로 도시하지 않았음을 주의해야 한다. 일반적으로, 같거나 상응하는 구성소자는 다른 도면에서도 동일한 참조번호를 붙였다.

도 1은 액티브 매트릭스 액정 디스플레이에 대한 종래의 픽셀 구성을 도시한다. 디스플레이는 행과 열으로 된 픽셀의 어레이로서 장치된다. 픽셀의 각 행은 공통 행 컨덕터(10)를 공유하고, 픽셀의 각 열은 공통 열 컨덕터(12)를 공유한다. 각 픽셀은, 열 컨덕터(12) 및 공통 전극(18) 사이에서 직렬로 장치되어 있는 박막 트랜지스터(14)와 액정 셀(16)을 포함한다. 트랜지스터(14)는 행 컨덕터(10)로 공급되는 신호에 의해 온/오프로 스위칭된다. 따라서, 행 컨덕터(10)는 픽셀의 해당되는 행의 각 트랜지스터(14)의 게이트(14a)에 연결된다. 각 픽셀은 부가적으로 저장 캐패시터(20)를 포함하는데, 이 저장 캐패시터(20)는 하나의 단부(22)를 통해 다음 행 전극(next row electrode), 이전 행 전극(preceding row electrode) 또는 별도의 캐패시터 전극으로 연결된다. 이 캐패시터(20)는 구동 전압을 저장하므로, 트랜지스터(14)가 꺼진 후에도 액정 셀(16)의 양단에 신호가 유지된다.

액정 셀(16)을 바람직한 전압까지 구동하여 필요로 하는 그레이(grey) 레벨을 얻기 위하여, 행 컨덕터(10)의 행 어드레스 펄스(row address pulse)와 동기된 적절한 아날로그 신호가 열 컨덕터(12)로 제공된다. 이 행 어드레스 펄스는 박막 트랜지스터(14)를 켜서, 열 컨덕터(12)가 액정 셀(16)을 바람직한 전압까지 충전시키고, 저장 캐패시터(20)를 같은 전압까지 충전시키도록 한다. 행 어드레스 펄스가 끝나면, 트랜지스터(14)는 꺼지고, 다른 행이 어드레스될 때 저장 캐패시터(20)는 셀(16)의 양단의 전압을 유지한다. 저장 캐패시터(20)는 액정 누설(liquid crystal leakage) 효과를 감소시키고 액정 셀 캐패시턴스의 전압 의존성에 기인한 픽셀 캐 패시턴스의 백분율 변화 정도를 감소시킨다.

행은 순차적으로 어드레스되어 모든 행이 한 프레임 주기 동안에 모두 어드레스되도록 하며, 후속 프레임 주기에서는 리프레쉬된다.

도 2에서와 같이, 행 어드레스 신호는 행 구동 회로(30)에 의해, 픽셀 구동 신호는 열 어드레스 회로(32)에 의해, 디스플레이 픽셀의 어레이(34)로 공급된다. 열 어드레스 회로는, 디지털 제어 신호, 예를 들면 6 비트 제어 신호를 적절한 아날로그 레벨로 변환시켜 DAC와 연관된 열 컨덕터(12)를 구동하는 디지털-아날로그 변환기(digital to analogue converters : DACs)를 포함한다.

큰 규모의 DAC, 예를 들면 6 비트 DAC를 픽셀 어레이의 기판에 집적하는 것은 어렵지만, 이러한 결합은 여러 가지 이유로 바람직하다. 따라서, 본 발명은 그레이 스케일 해상도를 유지하면서 DAC 회로를 간소화하는 것에 관한 것이다.

본 발명에 따른 디스플레이의 제 1 예는 도 3에 도시되는데, 도 3에서 같은 구성소자에 대해서는 도 1 및 2와 같은 참조번호를 사용했다.

각 픽셀은 (적어도) 제 1 및 제 2 디스플레이 소자(40, 42), 즉 도 3에 개략적으로 도시된 바와 같이 1:2의 비율의 면적을 가지는 서브-픽셀을 포함한다. 이것은 가중치의 그레이 스케일 구동을 수행되도록 한다. 각 서브-픽셀(40, 42)은 서브-행 컨덕터(10a, 10b)를 사용하여 어드레스되므로, 서브-행 컨덕터의 수가 픽셀의 행의 수보다 2배 많게 된다. 바람직한 예에서, 6 비트의 D/A 변환 정확도 미만의 정확도를 갖는 데이터가 서브-픽셀로 공급되고, 서브-픽셀을 다른 그레이 레벨로 구동함으로써 여분의 정확도가 얻어진다.

서브-픽셀(40)은 관련되는 픽셀 회로(44)를, 서브-픽셀(42)은 관련되는 픽셀 회로(46)를 구비한다. 이러한 픽셀 회로는 도 1과 같을 것이며, 그 밖에도 많은 다른 알려진 픽셀 회로 디자인이 있다. 각 서브-픽셀은 공유된 열 컨덕터(12)에 의해서도 구동된다. 열 구동기(32)로부터의 출력의 수, 즉 DAC의 수는 전체 픽셀의 열의 수와 변함없이 같다.

이와는 달리, 각 서브-픽셀에 대해 개별의 열이 제공될 수도 있고, 서브-픽셀이 공통 행 전극을 공유할 수도 있다. 비록 열 구동 회로의 복잡성을 증가시킬 것이지만, 서브-픽셀의 쌍에 공급되는 전압이 비슷한 값, 즉 인접한 그레이 스케일 전압이므로, 크게 증가시키지는 않을 것이다.

서브-픽셀은 동일한 그레이 레벨 또는 다음 그레이 레벨로 다음과 같이 구동된다.

서브-픽셀(40) 서브-픽셀(42) 유효 픽셀 출력

n n n

n+1 n n+1/3

n n+1 n+2/3

이 장치는 멀티-레벨 디지털-아날로그 변환을 영역 가중 그레이 스케일 기술과 결합시킨다. 이는 DAC의 복잡성을 감소시킬 수 있으며, 그에 따라, DAC는 예를 들면 저온 폴리실리콘 프로세싱을 사용하여 디스플레이 기판상에 집적될 수 있다.

이 특별한 구현은 DAC에 의해 공급되는 그레이 레벨의 각 쌍 사이에 2개의 부가적 그레이 레벨을 생성시킨다. 이 경우, 그레이 레벨(n, n+1)이 DAC에 의해 공급되고 이러한 그레이 레벨을 다른 서브-픽셀에 적용한 결과로 그레이 레벨(n+1/3, n+2/3)이 생성된다. 따라서, DAC가 m개의 그레이 레벨을 공급하면, 영역 가중 그레이 스케일 기술은 DAC에 의해 공급된 그레이 레벨의 각 쌍에 대해 2개의 새로운 레벨을 생성시킨다. (m-1) 쌍이 있으므로, 2(m-1)개의 새로운 레벨이 생성되고 DAC로부터의 원래의 m 개의 그레이 레벨에 부가되어 총 (3m-2)개의 그레이 레벨이 된다. 6비트 이미지를 생성시키기 위해, 총 64개의 그레이 레벨이 필요한데, 이는 m=22라는 것을 의미한다. DAC로부터의 그레이 레벨 전압이 등간격이면, 모든 64개의 레벨은 등간격일 것이다. 하지만, 어떤 감마 보정(Gamma correction)이 DAC에 의해 발생될 가능성이 높다. 이 경우, 새로운 그레이 레벨은 그레이 레벨의 각 쌍 사이의 선형보간값(linear interpolations)이다.

따라서 DAC는 열에 대한 디코딩에 사용되는 22개의 전압을 필요로 한다. 이것은 종래의 4비트 DAC에서 필요로 했던 16보다 큰 것이지만, 5비트 DAC에서 필요로 하는 32보다는 작고 6비트 DAC에서 필요로 하는 64보다는 훨씬 작은 것이다. 따라서, DAC는 종래의 6비트 DAC보다 훨씬 작을 것이다. 여기서, 하나의 이슈는 6비트 데이터 신호를 디코딩하여, DAC에서 사용되는 22개의 전압 중 올바른 하나를 선택하고, 서브-픽셀이 올바른 그레이 레벨로 설정되도록 제 시간 내에 올바르게 이들을 정렬하는 것이다. 사실, 이는 아주 간단히 행해질 수 있다.

디스플레이로 입력되는 6비트 데이터(45)는 0과 63 사이의 값을 갖는다. 만 약 이것이 (LTPS 또는 별개의 제어 IC의 내) /3블록(46)으로 입력되면 , 2개의 출력, 즉 제수(除數) 및 나머지가 생성될 것이다. 제수는 0과 21 사이에 놓이고, 각각은 DAC에서 사용가능한 22개의 전압 중의 고유한 하나를 나타낸다. 나머지는 0과 2 사이에 놓일 것이다. 나머지가 0인 경우, 양쪽의 서브-픽셀은 동일한 그레이 레벨, 즉 레벨(n)으로 설정되어야 한다. 나머지가 1인 경우, 큰 픽셀(42)은 레벨(n)으로 설정되고 작은 서브-픽셀(40)은 인접한 그레이 레벨(n+1)로 설정되어야 한다. 나머지가 2인 경우는 이러한 할당을 반대로 하여, 큰 픽셀(42)이 레벨(n+1)로 설정되고 작은 서브-픽셀(40)이 그레이 레벨(n)으로 설정되도록 한다. 따라서, 나머지는 도3의 예에 도시된 행 어드레스 회로를 제어하기 위해 사용된다.

실제로, 제어 IC는 나머지를 사용하여 행마다(각 서브-행마다 하나) 2 세트의 데이터를 연속으로 갖는 적절한 데이터 스트림을 발생시키는데, 제 1 및 제 2 데이터의 값은 22개의 사용가능한 전압 중에서 올바른 것을 선택하기 위해 올바른 값으로 설정된다. 디코더는, 4비트 DAC 경우처럼 단지 16개로부터가 아니라, 22개의 사용가능한 전압으로부터 선택해야 하므로, 각 데이터 세트는 5비트여야만 한다.

요컨대, 따라서, 이러한 실시예의 DAC에 따르면, 영역 가중 그레이 레벨을 사용하지 않지만 6비트 이미지를 달성할 수 있는 디스플레이 레이트의 두 배(2개의 서브 행 컨덕터(10a, 10b) 때문임)로 전송되는 5비트 데이터 신호를 사용하여 디코더가 22개의 사용가능한 전압으로부터 하나를 선택해야 한다.

서브-픽셀이 인접한 그레이 레벨로 항상 구동되기에, 바이레벨 광전효과(bi- level electro-optic effect)와 같이 사용될 때 영역 가중 그레이 스케일 기술에서 일반적으로 나타나는 비쥬얼 아티팩츠(visual artefacts)는 보이지 않을 것이다. 게다가, 서브-픽셀은 거의-동일한 전압으로 구동될 것이므로, 제 2 서브-픽셀이 충전될 때 열은 올바른 전압에 거의 도달될 것이다. 그 결과, 디스플레이가 실질적으로 일반적인 행 수의 2배를 가지고 있다는 사실에도 불구하고 제 2 서브-픽셀을 충전하기 위해 소요되는 시간은 매우 짧다. 이는 제 1 서브-픽셀을 충전하기 위해 라인 타임(line time)의 대부분을 허여할 것이며, 그에 따라 DAC를 충전하는 데 필요한 시간이 서브-픽셀 구조가 없는 디스플레이의 경우와 거의 같을 것이다. 이것은 DAC 파워 소비가 서브-픽셀 구조가 없는 단지 4비트의 DACs의 디스플레이보다 약간 증가될 뿐이라는 사실을 의미한다. 제어 IC로부터의 데이터의 흐름을 균일하게 하기 위해 작은 저장부(small store)가 제공된다.

디스플레이는 개별적으로 선택된 각 서브-행으로 구동될 수 있다. 이 경우, 공유된 열 컨덕터는 한 어드레스 주기동안 하나의 서브-행을 위해 사용되고 다른 어드레스 주기동안 다른 서브-행을 위해 사용된다. 이와는 달리, 양쪽의 서브-행이 같이 선택되고 충전될 수 있으며, 그 후 하나의 서브-행이 선택해제될 수도 있는데, 이 때 인접한 그레이 레벨의 새로운 전압이 DAC에서 사용가능하며 다음 행으로 옮아가기 전에 더 짧은 세틀링 타임(settling time)이 허여된다. 이 경우, 기껏해야 하나의 그레이 레벨(만약 있다면)에 해당하는 양만큼 서브-픽셀 상의 전하를 변화시키기 위해서는 제 2 서브-행만 어드레싱해도 되는데, 제 2 행 어드레스 펄스는 결합된 행에 대한 행 어드레스 펄스보다 짧아질 수 있다.

이 실시예의 특별한 장점은, 영역 가중 그레이 스케일 기술을 모바일 전자제품용 디스플레이 디자인에 있어서 직접 관계는 없지만 마찬가지로 중요한 팩터인 디스플레이 전력 소비를 향상시키기 위한 방법과 함께 적합하게 사용하는 간단한 방법을 제공함에 있다. LTPS는 각 픽셀에 집적된 메모리 소자의 사용을 통해 스탠바이 모드(standby mode)로 알려진 모드에서 AMLCD의 파워 소비를 줄이는 데에 사용될 수 있다.

상기 실시예는 서브-픽셀 영역 가중법을 낮은 해상도의 아날로그 구동법과 결합함으로써 그레이 스케일 해상도를 증가시킨다. 하지만, 픽셀 내에 부가적 전압 레벨을 제공하기 위해 사용될 수 있는 인-픽셀 장치(in-pixel arrangement)를 대신 사용할 수도 있다.

US 5,448,258 특허는 디지털 구동 워드의 비트를 나타내는 데이터 입력 시퀀스(sequence)로 각 픽셀을 어드레스함으로써 픽셀이 디지털 신호에 의해 구동되도록 인-픽셀 DAC 회로가 사용되는 디스플레이를 개시한다. 각 픽셀 내에서, 대응하는 아날로그 구동 전압을 생성시키기 위해 전하 재분배 기술이 사용된다. US 5,448,258에서는 픽셀에 대한 멀티-비트 디지털 어드레스를 허용하기 위해 이 기술을 사용했지만, 픽셀 내에 부가적인 구동 레벨을 제공하기 위한 선택적 방법으로서 동일한 전하 재분배 기술을 적용할 수도 있으며, 이 문서는 본 명세서에서 참조로서 인용된다.

도 4는 US 5,448,258의 픽셀 장치를 도시한다. 각 픽셀의 디스플레이 소자는 전하 공유 기능을 위한 캐패시터로서 작용하는 2 개의 서브-픽셀(16a 16b)로 나누 어진다. 스위치(S3)가 동작을 쉬고 있는 동안, 스위치(S1, S2)는 전하 공유 기능 뿐만 아니라 픽셀에 대한 열 구동 전압의 인가도 제어한다. 입력 스위치(S1)는 입력단 및 하나의 서브-픽셀(16a)의 픽셀 전극 사이에 존재하며, 전하 재분배 스위치(S2)는 두 개의 서브-픽셀(16a, 16b) 사이에 존재한다. 따라서, 2개의 디스플레이 서브-픽셀은 공유된 공통 전극과 병렬이다. 리셋(reset) 스위치(S3)는 디스플레이 서브-픽셀(16b)의 방전을 가능하도록 하기 위해 제공된다.

변환을 수행하기 위해, 우선 서브-픽셀(16b)를 방전하고 점(V2)에서의 전압이 0이 되도록 스위치(S3)가 닫힌다. 그 후, 스위치(S1, S2)가 동작되는 여러 싸이클이 뒤따른다. 각 싸이클 동안, 입력단의 전압 Vi(n)은 회로의 입력으로 공급된다.

US 5,448,258에서의 회로의 사용에 있어서, 이 전압은 두 개 중의 하나의 값을 취하고, 변환될 디지털 데이터의 각 비트의 상태를 차례로 나타낸다. 이 응용예에 있어서, 동일한 회로가 다른 스위칭 동작으로 두 개의 인접한 아날로그 입력 레벨로부터 중간 그레이 레벨을 정의하기 위해 사용될 수 있으며, 이러한 스위칭 방법이 이후 설명된다.

낮은 아날로그 전압 레벨이 양쪽의 서브 픽셀(16a, 16b) 상에 우선 저장된다. 그 후, 디지털 "0" 및 "1"을 나타내는 전압으로서 2개의 아날로그 레벨을 사용하여 2 비트의 디지털-아날로그 변환이 수행된다.

2 비트 데이터는 연속하여 회로에 제공되며, 각 비트는 "1"을 나타내는 아날로그 값 또는 "0"을 나타내는 아날로그 값으로 구성된다. 각 싸이클 동안, 스위치 (S1)는 서브-픽셀(16a)이 입력 전압 레벨까지 충전되도록 우선 닫힌다. 그 후, 2개의 서브-픽셀 사이에서 전하 공유(charge sharing)가 일어날 수 있도록 스위치(S1)는 열리고 스위치(S2)는 닫힌다. 전압(V1, V2)은 같아지고, 그 후, S2는 한번 더 열려 싸이클을 완성한다. 따라서, 결과적으로 동일한 전압이 양쪽의 서브-픽셀 상에 저장되며, 이는 이미지의 질을 향상시킨다.

싸이클의 수는 변환의 해상도, 즉 비트의 수를 결정한다. 따라서, 상기에서 설명한 2 비트 변환을 위해서는 2 개의 싸이클이 존재한다. 변환이 끝나면, 전압(V1, V2)은 2개의 인접한 아날로그 전압 레벨 사이에 놓이는 값(디지털 워드가 00이면, 낮은 아날로그 레벨과 같은 값)을 갖는다. 디지털 입력 비트의 시퀀스는 2거듭제곱에 따라 효과적으로 증가되며, 따라서 최종(final) 전압은 회로로 입력되는 디지털 데이터의 아날로그 등가를 나타낸다.

이러한 변환에서, 3개의 부가적 전압 레벨이 아날로그 전압 레벨의 각 쌍 사이에 존재하며, 그에 따라 상기와 같은 로직을 사용하여 m 개의 아날로그 레벨로부터 (4m-3)개의 레벨을 얻는다. 따라서 17개의 아날로그 레벨이 필요하며, 이는 다시 4와 5 비트 사이의 복잡성을 갖는 DAC 회로를 필요로 한다.

도 5는 도 4의 픽셀의 구현을 도시한다. 도시된 바와 같이, 스위치(S1, S2)는 TFT로서 구현되었고, 캐패시터는 LC 셀 자체로서 정의된다. 도 5의 픽쳐 픽셀(picture pixel)은 방전 스위치(S3)를 제외하고는 도 4의 변환 회로의 모든 소자를 포함하고 있음을 볼 수 있다. 하지만, 서브-픽셀(16b) 상의 전압은, 단순히 열 전압을 적절한 레벨로 유지시키고 TFT(S1)과 TFT(S2)를 동시에 켬으로써, 여전히 방 전 또는 리세트(reset)될 수 있다. 도시한 대로, 여기에는 두 개의 행 컨덕터(10a 10b)가 있지만, 행 제어 전압을 적절히 디자인하면 제 2 행 컨덕터는 다음 행을 위해 하나의 행 컨덕터가 될 것이다.

이러한 픽셀 회로에서, 서브-픽셀은 다른 사이즈(따라서 캐패시턴스) 일 수도 있지만, 같은 사이즈일 수도 있다. 이 디자인은 제 1 개의 아날로그 디스플레이 구동 레벨을 보다 많은 제 2 개의 픽셀 그레이 레벨로 변환하는 또 다른 방법을 제공한다.

이러한 목적을 위해, 메모리 저장 소자를 디스플레이 장치의 구조에 결합하는 것이 제안되어 왔다. 또한, 메모리 셀의 도입에 의해 장치 기판의 사이즈 또는 복잡성이 꼭 증가되는 것도 아니라는 것도 인식되어 왔다. 예를 들면, 액정 디스플레이에서, 픽셀 전극 (예를 들면 도 3의 참조번호 40, 42)은 구동 트랜지스터 및 저장 캐패시터(도 3의 참조번호 44, 46)보다 상당히 넓은 면적을 차지한다. 만약 픽셀 전극이 전자 구성소자 위에 놓일 수 있다면, 픽셀 전극의 사이즈의 변화없이 구동 트랜지스터에 인접한 메모리 소자와 같은 부가적인 구성 소자를 도입하는 것이 가능하다.

메모리 소자가 디스플레이 픽셀과 결합되어 있는 액티브 매트릭스 액정 디스플레이의 액티브 플레이트에 대해 다양한 다른 구조가 제안되어 왔다. 각 경우에 있어서, 메모리 소자의 목적은 픽셀 데이터를 저장하는 것이며, 이에 따라 픽셀은 제공된 신호 데이터로부터 뿐만 아니라 집적된 메모리 소자로부터도 구동될 수 있다.

이러한 가능성의 가장 큰 이점은 파워 소비의 감소를 이룰 수 있다는 것이다. 특히, 종래의 디스플레이의 문제점은 일반적으로 각 프레임에서 액정 구동 전압을 반전해야 할 필요가 있다는 것에서 야기되었다. 60Hz의 프레임 비율이기 때문에, 극성(polarity)을 교번하면 30Hz의 신호가 발생되며 이는 플리커(flicker)를 생성시킨다. 이러한 플리커를 줄이기 위해, 인접한 행의 픽셀에 인가되는 픽셀 구동 신호의 극성을 반전하는 것이 알려져 있다. 하지만, 이는 높은 파워 소비의 구동 기법이 된다.

각 픽셀에 결합된 메모리 소자는 픽셀 데이터가 변하지 않는 경우는 각 픽셀에 데이터를 다시 쓰지 않아도 되게 함으로써, 파워 소비를 줄이는 것을 가능하게 하도록 사용될 수 있다. 부가하여, 픽셀은 신호 데이터가 픽셀로 인가되는 모드 및 메모리 데이터가 픽셀로 인가되는 모드, 즉 두 가지 모드에서 구동될 수 있다.

스탠바이 모드에서, 낮은 컬러 농도(low colour depth)(예를 들면, 단지 1~2 비트/픽셀)의 고정된 이미지(fixed image)는 단순한 상태의 메시지를 사용자에게 공급하기 위해 사용될 수 있다. 1~2 비트의 인-픽셀 메모리를 생성하기 위해 LTPS를 사용하면, 스탠바이 모드에서 구동 IC 및 인터페이스가 파워 다운(power down)되어 파워가 절약된다. 바람직한 그레이 레벨에 따라, 인-픽셀 메모리는 선택된 서브-픽셀을 블랙 또는 화이트로 고정시키며, 사람의 눈은 이러한 서브-픽셀의 결합 효과를 평균 그레이 레벨로 종합 인식하게 될 것이다. 불행하게도, 서브-픽셀 사이의 그레이 레벨의 차가 블랙 또는 화이트로서 크기 때문에, 눈은 이러한 서브 픽셀 구조를 식별할 수 있기 마련이다. 그 결과, 꽤 바람직하지 못한 비쥬얼 아티팩츠가 보일 수 있으며, 이는 점진적으로 변화하는 컬러의 이미지의 경우에 가장 잘 보인다.

상기 언급된 영역 가중 장치에 있어서, 두 개의 서브-픽셀이 노멀(normal) 구동 모드(단지 하나의 그레이 레벨만큼 떨어져 있음)로 설정된 그레이 레벨의 유사성은, 영역 가중 그레이 스케일 기술의 경우에 대해 상기 언급된 비쥬얼 아티팩츠가 적용되지 않도록 보장한다. 부가하여, DAC에서의 부가적인 전력 소비는 두 배나 많은 행의 디스플레이를 구동하기 위해 필요하리라 예상되는 만큼 크지는 않다.

도 6은 메모리 특성을 포함하도록 도 3에 대해 수정을 가한 것을 도시한다. 각 픽셀의 영역(50)(이는 2 개의 서브-픽셀(40, 42)의 결합 영역임) 내에서, 두 개의 메모리 셀(52)이 제공된다 (도 4에서 해칭으로 도시됨). 메모리 어드레스 회로(54, 56)는 데이터가 각 메모리 셀에 기록되도록 그리고 데이터가 각 메모리 셀로부터 읽히도록 하기 위해 제공된다. 이는 각 픽셀과 관련된 신호 데이터와 독립적으로 수행될 수도 있으며, 또는 메모리 셀이 그들의 데이터를 서브-픽셀로 출력만 할 수 있을 수도 있다. 각 메모리 셀(52)은 행 및 열 메모리 어드레스 라인(58, 60)의 각 쌍과 1:1로 매칭된다.

도 6의 예에 있어서, 메모리 셀(52)은 개별의 메모리 어드레스 회로(54, 56)에 연결된다. 또한, 개별의 행 및 열 어드레스 라인(58, 60)이 메모리 셀(52)로 제공된다. 하지만, 픽셀 행 또는 열 어드레스 라인(10, 12)이 픽셀 회로 및 메모리 셀(22) 사이에서 공유되는 것이 마찬가지로 가능하다. 이것은 구현될 기능에 의존할 것이다. 이것은 당업자에 있어서 자명할 것이다.

이러한 장치는 4 및 5 비트 DAC 사이의 중간의 복잡성을 갖는 DAC를 사용하여 2 비트/픽셀 스탠바이 이미지 그리고 6 비트/픽셀 비디오 이미지로 디스플레이를 만드는 방법을 제공한다. 이 기술은 LTPS 디스플레이를 위한 DAC의 구현에 있어서 뿐만 아니라 여분의 컬러 농도를 부정형의 실리콘 디스플레이에 부가하는 데에도 사용될 수 있다.

영역 가중 대신에 전하 재분배를 사용한 픽셀 디자인에 대해서도 메모리 소자를 결합하는 것도 가능하지만, 이 명세서에서는 상세히 다루지 않겠다.

상기 예에서, 각 픽셀 내에서 아날로그 레벨의 개수를 증가시키는 2 개의 다른 가능한 방법을 개시했다. 이와 다른 인-픽셀 레벨 생성 기술도 역시 가능할 것이며, 이는 당업자에게 자명할 것이다.

상기 예에서, 디스플레이는 액정 디스플레이이다. 본 발명은 전계발광(electroluminescent) 디스플레이와 같은 다른 형태의 디스플레이에도 적용 가능하다는 것에 주의해야 한다. 또한, 특수한 예는 두 비트 픽셀을 4~5 비트의 복잡성을 갖는 DAC에 결합하여 6 비트 해상도를 달성한다. 다른 예도 물론 가능하며 본 발명은 좀 더 일반적으로 픽셀의 레벨을 생성함으로써, 예를 들어 서브 픽셀 구조 또는 전하 재분배를 이용함으로써 DAC 복잡도를 감소시켜 주어진 해상도를 달성하게 한다.

다른 예는 당업자에게 자명할 것이다.

Claims

액티브 매트릭스 디스플레이에 있어서,

공통 기판 위에 제공되는 픽셀의 어레이 - 각 픽셀은 디스플레이 소자(16) 및 스위칭 장치(14)를 포함함 - 와,

상기 디스플레이 소자를 구동하기 위한 신호를 상기 픽셀에 제공하는 열 구동기(32) - 상기 열 구동기는 p 비트 디지털 데이터 신호로부터 최대 2^p 개의 디스플레이 소자 구동 레벨을 제공하는 디지털-아날로그 변환기 회로를 포함하며, p는 양의 정수임 - 를 포함하되,

상기 열 구동기는 q로 나누는 디바이더(divider)를 포함하며, 상기 디바이더는 제수(divisor) 및 나머지(remainder)를 제공하고, q는 1보다 큰 정수이며,

각 픽셀은 상기 디스플레이 소자 구동 레벨을 수신하여 상기 디스플레이 소자 구동 레벨을 상기 제수 및 상기 나머지에 대응하는 2^p 개보다 많은 수의 픽셀 그레이 레벨로 변환하는 수단을 포함하는

액티브 매트릭스 디스플레이.
제 1 항에 있어서,

상기 변환하는 수단은 서로 다른 면적을 갖는 적어도 제 1 및 제 2 디스플레이 소자(40, 42)를 각 픽셀 내에 포함하는

액티브 매트릭스 디스플레이.
제 2 항에 있어서,

상기 제 1 및 제 2 디스플레이 소자(40, 42)는 1:2 비율의 면적을 갖는

액티브 매트릭스 디스플레이.
제 1 항에 있어서,

상기 변환하는 수단은 전하 재분배 회로 소자(S1, S2, 16a, 16b)를 각 픽셀 내에 포함하는

액티브 매트릭스 디스플레이.
제 4 항에 있어서,

상기 전하 재분배 소자는 2개의 디스플레이 소자(16a, 16b), 픽셀에 대한 입력단과 제 1 디스플레이 소자(16a) 사이에 위치하는 입력 스위치(S1), 제2 디스플레이 소자(16b) 사이에 위치하는 전하 재분배 스위치(S2)를 포함하는

액티브 매트릭스 디스플레이.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

상기 디지털-아날로그 변환기 회로는 5 비트 디지털 워드를 수신하는

액티브 매트릭스 디스플레이.
제 6 항에 있어서,

상기 디지털-아날로그 변환기 회로의 출력은 32개 미만의 레벨을 포함하는

액티브 매트릭스 디스플레이.
제 7 항에 있어서,

상기 디지털-아날로그 변환기 회로의 상기 출력은 22 개의 가능한 레벨을 포함하는

액티브 매트릭스 디스플레이.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

6 비트의 구동 신호로부터 상기 최대 2^p 개의 디스플레이 소자 구동 레벨 중 어느 하나 또는 여러 개를 선택하기 위한 신호를 얻어내어 각 디스플레이 소자에 인가하는 변환기를 더 포함하는

액티브 매트릭스 디스플레이.
제 9 항에 있어서,

상기 변환기는 3으로 나눈 제수(a divisor) 및 나머지(a remainder)를 제공하는 디바이더를 포함하는

액티브 매트릭스 디스플레이.
제 10 항에 있어서,

상기 제수는 상기 최대 2^p 개의 디스플레이 소자 구동 레벨 중 어떤 것이 상기 디스플레이 소자(40, 42)의 하나 또는 양쪽에 인가되는가를 결정하며, 상기 나머지는 상기 디스플레이 소자의 어떤 하나 또는 여러 개로 상기 결정된 레벨이 인가되는지를 결정하는

액티브 매트릭스 디스플레이.
제 11 항에 있어서,

상기 결정된 레벨이 인가되지 않는 디스플레이 소자가 있는 경우 인접한 레벨(an adjacent level)이 그 디스플레이 소자로 인가되는

액티브 매트릭스 디스플레이.
제 1 항 내지 5 항 중 어느 한 항에 있어서,

복수의 행 컨덕터(10)를 포함하되, 픽셀의 각 행과 관련되는 행 컨덕터(10a, 10b)의 수는 각 픽셀 내의 디스플레이 소자의 수에 대응하는

액티브 매트릭스 디스플레이.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

각 픽셀은 각 픽셀의 상기 디스플레이 소자에 대한 디지털 구동 값을 저장하는 메모리 소자(52)를 포함하는

액티브 매트릭스 디스플레이.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

상기 디지털-아날로그 변환기 회로가 상기 공통 기판상에 제공되는

액티브 매트릭스 디스플레이.
제 15 항에 있어서,

상기 픽셀 어레이 및 상기 디지털-아날로그 변환기 회로는 저온 폴리실리콘 프로세싱(low temperature polysilicon processing)을 사용하여 형성되는

액티브 매트릭스 디스플레이.
q 비트 데이터 신호로부터 상기 q 비트 데이터 신호를 n으로 나눔으로써 얻어진 p 비트 입력을 수신하여 제수 및 나머지를 제공하는 단계 -상기 p, q 및 n은 1보다 큰 정수이고, q는 p보다 큼- 와,

상기 제수 및 상기 나머지에 기초하여 제 1 및 제 2 구동 전압을 결정하는 단계와,

상기 제 1 및 제 2 구동 전압을 제 1 및 제 2 디스플레이 소자(40, 42; 16a, 16b)를 구비하는 디스플레이 픽셀에 선택적으로 공급하는 단계를 포함하는

방법.
제 17 항에 있어서,

상기 제 1 디스플레이 소자(40)는 제 1 영역을 구비하고 상기 제 2 디스플레이 소자(42)는 상기 제 1 영역과 다른 제 2 영역을 구비하며, 중간 그레이 레벨을 생성시키기 위해 영역 가중(area weighting) 기법이 사용되는

방법.
제 18 항에 있어서,

상기 제 1 및 제 2 구동 전압은, 6 비트 데이터 신호(45)를 3으로 나눈 제수와 나머지를 제공함으로써 상기 6 비트 데이터 신호(45)로부터 얻어진 5 비트 입력을 수신하는 디지털-아날로그 변환기(DAC)에 의해 공급되는

방법.
제 19 항에 있어서,

상기 제수는 상기 제 1 구동 전압을 결정하고, 상기 나머지는 상기 제 1 및 제 2 구동 전압이 같은지 다른지를 결정하는

방법.
제 18 항 내지 제 20 항 중 어느 한 항에 있어서,

픽셀의 복수 개의 서브-행(10a, 10b)은 차례로 어드레스되며, 각 서브-행은 각 픽셀에 대한 개개의 디스플레이 소자를 포함하는

방법.
제 18 항 내지 제 20 항 중의 어느 한 항에 있어서,

픽셀의 복수 개의 행은 차례로 어드레스되는 - 각 행은 양쪽의 디스플레이 소자를 어드레스하기 위해 첫 번째 어드레스되고, 상기 제 2 디스플레이 소자를 재차 어드레스하기 위해 두 번째 어드레스됨 -

방법.
제 17 항에 있어서,

중간 그레이 레벨을 생성시키기 위해 상기 디스플레이 소자 사이의 전하 공유가 사용되는

방법.
제 23 항에 있어서,

상기 제 1 및 제 2 구동 전압은 5 비트 입력을 수신하는 디지털-아날로그 변환기에 의해 공급되는

방법.
제 17 항 내지 제 20 항, 제 23 항 및 제 24 항 중 어느 한 항에 있어서,

상기 구동 전압들은 액티브 매트릭스 디스플레이의 액티브 플레이트 상에 집적된 열 구동 회로로부터 제공되는

방법.