[go: up one dir, main page]

KR101005165B1 - 전압 발생 회로 및 이를 이용한 불휘발성 메모리 장치 - Google Patents

전압 발생 회로 및 이를 이용한 불휘발성 메모리 장치 Download PDF

Info

Publication number
KR101005165B1
KR101005165B1 KR1020090047821A KR20090047821A KR101005165B1 KR 101005165 B1 KR101005165 B1 KR 101005165B1 KR 1020090047821 A KR1020090047821 A KR 1020090047821A KR 20090047821 A KR20090047821 A KR 20090047821A KR 101005165 B1 KR101005165 B1 KR 101005165B1
Authority
KR
South Korea
Prior art keywords
voltage
level determination
voltage level
determination signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090047821A
Other languages
English (en)
Other versions
KR20100129065A (ko
Inventor
김병렬
김덕주
김유성
박세천
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090047821A priority Critical patent/KR101005165B1/ko
Priority to US12/650,639 priority patent/US8422309B2/en
Publication of KR20100129065A publication Critical patent/KR20100129065A/ko
Application granted granted Critical
Publication of KR101005165B1 publication Critical patent/KR101005165B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 전압 발생 회로는 선택 신호에 따라 고정된 값을 갖는 제1 전압 레벨 결정 신호 및 값이 변하는 제2 전압 레벨 결정 신호 중 하나의 레벨 결정 신호를 출력하는 전압 발생 제어부 및 상기 전압 발생 제어부로부터 출력되는 레벨 결정 신호에 따라 단일 펄스 형태의 전압을 출력하거나 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 전압을 출력하는 전압 발생부를 포함한다.
비트라인, 프리챠지, 전압, 제어신호, 전류, 검증, 독출.

Description

전압 발생 회로 및 이를 이용한 불휘발성 메모리 장치 {Voltage generating circuit and nonvolatile memory device using the same}
본 발명은 소비전류가 급격히 증가하는 회로의 동작에서 동작의 신뢰성을 향상시킬 수 있는 전압 발생 회로 및 이를 이용한 불휘발성 메모리 장치에 관한 것이다.
일반적인 반도체 회로나 메모리 장치에서는 특정 동작에서 소비 전류가 급격하게 증가하는 경우가 발생된다. 이로 인해 오동작이 발생할 수도 있다. 예를 들어, DRAM의 리프레시(refresh) 동작과 플래시 메모리의 프리차지동작 시 소비전류가 급격하게 증가할 수 있다. 플래시 메모리의 경우를 예로써 설명하면 다음과 같다.
플래시 메모리 장치에서 메모리 셀에 데이터를 기입하기 위하여 프로그램 동작이 실시된다. 프로그램 동작은 ISPP(Incremental step pulse program) 방식에 따라 메모리 셀에 프로그램 펄스를 인가하고 각 펄스마다 검증(verify) 동작을 수행 하여 메모리 셀에 프로그램 여부를 체크한다. 검증 동작 결과, 메모리 셀에 프로그램이 완료되었으면 프로그램 패스로 처리하고, 프로그램이 완료되지 않았으면 다음 프로그램 펄스를 메모리 셀에 인가하게 된다.
이러한 검증 동작은 크게 비트라인 프리챠지 구간, 이벨류에이션(evaluation) 구간, 센싱 구간으로 구분할 수 있다. 여기서 비트라인 프리챠지 구간은 모든 비트라인(BL)에 대하여 프리챠지를 해야 하기 때문에 전류소모가 많고, 이때 발생하는 피크 전류(peak current)에 의해 파워 드롭(power drop)이 발생하게 된다. 이러한 파워 드롭이 발생하면 불휘발성 메모리 장치의 전반적인 동작에 영향을 미치고, 이것이 내부 클럭에도 영향을 주어 오동작을 유발하게 되는 문제점이 있다.
종래에는 검증 동작의 비트라인 프리챠지 구간에서 페이지 버퍼의 프리챠지부와 비트라인을 전기적으로 연결시켜주는 센싱부에 전압이 인가되는데, 전압의 레벨은 내부 레지스터에 저장된 퓨즈의 커팅상태에 따라 결정된다. 즉, 전압 공급부에서 페이지 버퍼로 인가되는 전압을 생성하는데, 전압 공급부는 퓨즈의 커팅상태에 따라 페이지 버퍼로 인가될 전압의 레벨을 결정한다. 다시 말해서, 일단 퓨즈의 커팅 상태가 결정되면, 이에 따라 생성되는 전압 레벨이 결정되며, 한번 정해진 전압 레벨은 변경되지 않는다. 따라서, 전술한 바와 같이 소비전류가 급격히 증가하는 비트라인 프리챠지 구간도 항상 일정한 전압이 공급되므로 오동작이 발생될 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 소비전류가 큰 동작을 위하여 인가되는 전압의 펄스 형태를 조절하여, 즉 전압을 점차적으로 증가시키면서 인가하여, 전류 소비량의 증가 속도를 제어함으로써 오동작의 발생을 방지하고 동작의 신뢰성을 향상시킬 수 있는 불휘발성 메모리 장치를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 전압 발생 회로는 선택 신호에 따라 고정된 값을 갖는 제1 전압 레벨 결정 신호 및 값이 변하는 제2 전압 레벨 결정 신호 중 하나의 레벨 결정 신호를 출력하는 전압 발생 제어부 및 상기 전압 발생 제어부로부터 출력되는 레벨 결정 신호에 따라 단일 펄스 형태의 전압을 출력하거나 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 전압을 출력하는 전압 발생부를 포함한다.
상기 전압 발생 제어부는, 고정된 값을 갖는 제1 전압 레벨 결정 신호를 출력하는 제1 신호 출력부, 값이 변하는 제2 전압 레벨 결정 신호를 출력하는 제2 신호 출력부 및 상기 제1 및 제2 전압 레벨 결정 신호 중 하나의 신호를 상기 선택 신호에 따라 출력하는 선택부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 전압 발생 회로는 고정된 값을 갖는 제1 전압 레벨 결정 신호를 출력하는 제1 신호 출력부, 값이 변하는 제2 전압 레벨 결정 신호를 출력하는 제2 신호 출력부, 상기 제1 및 제2 전압 레벨 결정 신호 중 하나의 신호를 선택 신호에 따라 출력하는 선택부 및 상기 선택부로부터 출력된 전압 레벨 결정 신호에 따라 단일 펄스 형태의 전압을 출력하거나 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 전압을 출력하는 전압 발생부를 포함한다.
상기 제1신호 출력부는 상기 제1 전압 레벨 결정 신호를 저장하고 있는 레지스터를 포함할 수 있다. 상기 제2신호 출력부는 상기 제2 전압 레벨 결정 신호를 생성하는 컨트롤러를 포함할 수 있다. 또한, 상기 제2신호 출력부는 상기 선택신호를 출력할 수 있다.
상기 선택부는 멀티플렉서를 포함할 수 있다.
상기 제1 전압 레벨 결정 신호와 상기 제2 전압 레벨 결정 신호는 다수의 비트로 이루어지고, 상기 선택부는 상기 제1 전압 레벨 결정 신호의 비트와, 이에 대응하는 상기 제2 전압 레벨 결정 신호의 비트 중에서 하나의 비트를 선택하여 출력할 수 있다.
상기 비트 선택부는 멀티플렉서를 포함할 수 있다.
본 발명의 일 실시예에 따른 불휘발성 메모리 장치는 비트라인과 연결되는 페이지 버퍼 및 단일 펄스 형태의 제1 센싱 전압 또는 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 제2 센싱 전압을 생성하며, 상기 비트라인의 프리챠지 동작 시 상기 페이지 버퍼로 상기 제2 센싱 전압을 출력하는 전압 발생 회로를 포함할 수 있다.
상기 페이지 버퍼는, 메모리 셀을 셀 스트링의 비트라인과 연결시키는 비트라인 연결부, 감지 노드를 프리챠지하기 프리챠지부, 상기 비트라인 연결부와 상기 프리챠지부 사이에 접속된 센싱부 및 상기 감지노드와 연결되는 래치부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 불휘발성 메모리 장치는 메모리 셀을 셀 스트링의 비트라인과 연결시키는 비트라인 연결부, 감지 노드를 프리챠지하기 프리챠지부, 상기 비트라인 연결부와 상기 프리챠지부 사이에 접속된 센싱부, 상기 감지노드와 연결되는 래치부 및 단일 펄스 형태의 제1 센싱 전압 또는 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 제2 센싱 전압을 상기 센싱부로 출력하는 전압 발생 회로를 포함하며, 상기 전압 발생 회로는 상기 비트라인의 프리챠지 동작 시 상기 제2 센싱 전압을 출력하도록 구성될 수 있다.
상기 전압 발생 회로는, 선택 신호에 따라 고정된 값을 갖는 제1 전압 레벨 결정 신호 및 값이 변하는 제2 전압 레벨 결정 신호 중 하나의 레벨 결정 신호를 출력하는 전압 발생 제어부 및 상기 전압 발생 제어부로부터 출력되는 레벨 결정 신호에 따라 단일 펄스 형태의 전압을 출력하거나 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 전압을 출력하는 전압 발생부를 포함할 수 있다.
상기 전압 발생 제어부는, 고정된 값을 갖는 제1 전압 레벨 결정 신호를 출력하는 제1 신호 출력부, 값이 변하는 제2 전압 레벨 결정 신호를 출력하는 제2 신호 출력부 및 상기 제1 및 제2 전압 레벨 결정 신호 중 하나의 신호를 상기 선택 신호에 따라 출력하는 선택부를 포함할 수 있다.
상기 전압 발생 회로는, 고정된 값을 갖는 제1 전압 레벨 결정 신호를 출력하는 제1 신호 출력부, 값이 변하는 제2 전압 레벨 결정 신호를 출력하는 제2 신호 출력부, 상기 제1 및 제2 전압 레벨 결정 신호 중 하나의 신호를 선택 신호에 따라 출력하는 선택부 및 상기 선택부로부터 출력된 전압 레벨 결정 신호에 따라 단일 펄스 형태의 전압을 출력하거나 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 전압을 출력하는 전압 발생부를 포함할 수 있다.
상기 제1신호 출력부는 상기 제1 전압 레벨 결정 신호를 저장하고 있는 레지스터를 포함할 수 있다. 상기 제2신호 출력부는 상기 제2 전압 레벨 결정 신호를 생성하는 컨트롤러를 포함할 수 있다. 또한, 상기 제2신호 출력부는 상기 선택신호를 출력할 수 있다.
상기 선택부는 멀티플렉서를 포함할 수 있다.
상기 제1 전압 레벨 결정 신호와 상기 제2 전압 레벨 결정 신호는 다수의 비트로 이루어지고, 상기 선택부는 상기 제1 전압 레벨 결정 신호의 비트와, 이에 대응하는 상기 제2 전압 레벨 결정 신호의 비트 중에서 하나의 비트를 선택하여 출력할 수 있다.
상기 비트 선택부는 멀티플렉서를 포함할 수 있다.
본 발명에 의하면 불휘발성 메모리 장치의 동작시에 순차적으로 증가하는 전압을 제공함으로써 파워 드롭을 방지하여 동작 성능을 향상시킬 수 있는 효과가 있 다. 또한, 파워 드롭으로 인한 주변회로의 오작동을 예방할 수 있는 효과가 있다.
이하, 첨부된 도면을 참조해서 본 발명의 실시예를 상세히 설명하면 다음과 같다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시예에 따른 전압 발생 회로를 도시한 도면이다.
도 1을 참조하면, 전압 발생 회로(400)는 전압 발생부(100)와 전압 발생 제어부(200)를 포함한다.
전압 발생 제어부(200)는 고정된 값을 갖는 제1 전압 레벨 결정 신호(CNF<2:0>) 및 값이 변하는 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2) 중에서 하나의 레벨 결정 신호(CNFR<2:0>)를 출력한다.
구체적으로, 전압 발생 제어부(200)는 고정된 값을 갖는 제1 전압 레벨 결정 신호(CNF<2:0>)를 출력하는 제1신호 출력부(210), 값이 변하는 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2)를 출력하는 제2신호 출력부(220) 및 선택신호(SEL)에 따라 제1 전압 레벨 결정 신호(CNF<2:0>)와 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2) 중에서 하나를 선택하여 출력하는 선택부(230)를 포함한다
제1신호 출력부(210)는 제1 전압 레벨 결정 신호(CNF<2:0>)를 저장하고 있는 레지스터를 포함할 수 있다.
제2신호 출력부(220)는 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2)를 생성하는 제어부를 포함할 수 있다. 제2신호 출력부(220)는 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2) 뿐만 아니라, 선택신호(SEL)를 출력할 수 있다.
도 1의 실시예에서 제1 전압 레벨 결정 신호(CNF<2:0>)와 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2)는 3개의 비트 신호로 이루어질 수 있다. 이 경우, 제1 및 제2 전압 레벨 결정신호는 각각 8개의 서로 다른 데이터 값으로 출력될 수 있다. 또는 8개의 서로 다른 데이터 값에 따라, 전압 발생부(100)에서 발생되는 전압(V1)의 레벨을 8가지로 다르게 조절할 수 있다. 예를 들어, 전압(V1)을 1.3V부터 2.0V까지 0.1V단위로 변경시킬 수 있다.
제1신호 출력부(210)는 다수의 퓨즈(예, 3개의 퓨즈)를 포함하며 퓨즈들의 커팅상태에 따라 데이터 값이 결정되는 제1전압 레벨 결정 신호(CNF<2:0>)를 출력한다. 본 발명에서 제1신호 출력부(210)에서 출력되는 제1 전압 레벨 결정 신호(CNF<2:0>)는 퓨즈 커팅 상태 정보로서, 고정된 값을 갖는다. 예를 들어, 제1 전압 레벨 결정 신호(CNF<2:0>)는 001과 같은 고정된 값을 갖고, 이러한 제1 전압 레벨 결정 신호(CNF<2:0>)가 선택되어 전압 공급부(100)에 입력되는 경우, 전압 발생부(100)는 제1 전압 레벨 결정 신호(CNF<2:0>)에 의해 1.3V보다 0.1V 높은 1.4V의 전압(V1)을 출력한다. 이때 전압(V1)은 통상적인 단일 펄스 형태로 출력된다.
제2신호 출력부(220)는 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2)를 생성하여 출력한다. 특히 제2신호 출력부(220)는 소비전류가 급격히 증가하는 동작(예, 플래시 메모리의 프리챠지 신호, DRAM의 리프레쉬 신호)을 알리는 신호(OP)가 인가될 때 동작할 수도 있다.
제2신호 출력부(220)는 전압(V1)이 순차적으로 상승되도록 하는 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2)를 출력한다. 예를 들어, 제2신호 출력부(220)는 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2)를 000부터 111까지의 서로 다른 8개의 데이터를 연속적으로 출력한다. 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2)가 전압 발생부(100)에 입력되는 경우, 전압 발생부(100)는 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2)에 따라 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 전압(V1)을 출력한다.
선택부(230)는 제1 및 제2 전압 레벨 결정 신호 중 하나의 전압 레벨 결정 신호를 선택하여 전압 발생부(100)로 입력한다. 이러한 선택부(230)는 제1비트 선택부(232), 제2비트 선택부(234), 제3비트 선택부(236)를 포함하여 이루어진다.
제1비트 선택부(232)는 선택신호(SEL)에 따라 제1 전압 레벨 결정 신호의 제1비트(CNF<0>)와 제2 전압 레벨 결정 신호의 제1비트(MC_CNF0) 중에서 하나를 선택하여 출력신호(CNFR<0>)로 출력하는 역할을 한다.
제2비트 선택부(234)는 선택신호(SEL)에 따라 제1 전압 레벨 결정 신호의 제2비트(CNF<1>)와 제2 전압 레벨 결정 신호의 제2비트(MC_CNF1) 중에서 하나를 선택 하여 출력신호(CNFR<1>)로 출력하는 역할을 한다.
제3비트 선택부(236)는 선택신호(SEL)에 따라 제1 전압 레벨 결정 신호의 제3비트(CNF<2>)와 제2 전압 레벨 결정 신호의 제3비트(MC_CNF2) 중에서 하나를 선택하여 출력신호(CNFR<2>)로 출력하는 역할을 한다.
제1비트 선택부(232), 제2비트 선택부(234) 및 제3비트 선택부(236)에는 동일한 선택신호(SEL)가 입력되기 때문에 제1 전압 레벨 결정 신호의 각 비트가 동시에 선택되어 출력되거나, 제2 전압 레벨 결정 신호의 각 비트가 동시에 선택되어 출력된다.
본 발명에서는 제1 전압 레벨 결정 신호와 제2 전압 레벨 결정 신호가 3개의 비트로 구성된 실시예에 대하여 설명하였으나, 본 발명이 이에 한정되는 것은 아니며 제1 전압 레벨 결정 신호 및 제2 전압 레벨 결정 신호는 다양한 갯수의 비트로 구성될 수 있다. 이러한 제1 전압 레벨 결정 신호 및 제2 전압 레벨 결정 신호의 구성 비트수에 따라 선택부(230)에 포함되는 비트 선택부의 수도 가변적으로 구현될 수 있다.
제2신호 출력부(220)는 선택부(230)를 제어하기 위한 선택신호(SEL)를 출력한다. 선택부(230)에서는 선택신호(SEL)에 따라 제1 전압 레벨 결정 신호(SEL<2:0>)와 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2) 중에서 하나를 선택하여 출력한다. 예를 들어, 하이레벨의 선택신호(SEL)가 선택부(230)에 입력되면 선택부(230)는 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2)를 선택하여 출력하고, 로우레벨의 선택신호(SEL)가 선택부(230)에 입력되면 선택 부(230)는 제1 전압 레벨 결정 신호(CNF<2:0>)를 선택하여 출력할 수 있다.
전압 발생부(100)는 전압 발생 제어부(200)로부터 출력되는 레벨 결정 신호에 따라 단일 펄스 형태의 전압(V1)을 출력하거나 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 전압(V1)을 출력한다. 전압(V1)이 주변회로의 프리챠지 동작에 사용되는 경우 전압(V1)이 계단식으로 상승함에 따라 소비 전류가 급격히 증가하는 것을 방지하여 주변회로의 오동작을 방지할 수 있다.
도 2는 본 발명의 일 실시예에 따른 전압 발생 회로의 타이밍도이다.
도 2를 참조하면, 선택신호(SEL)가 하이 레벨인 구간에서 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2)가 선택되어 전압(V1)의 레벨을 결정하게 된다. 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2)와 전압(V1) 레벨과의 관계를 표를 통해 나타내면 다음과 같다.
[표 1]
MC_CNF 0 MC_CNF 1 MC_CNF 2 V1
0 0 1 1.3V
1 0 1 1.4V
0 1 1 1.5V
1 1 1 1.6V
1 1 0 1.7V
0 1 0 1.8V
도 2에서 전압 발생부(100)에서 출력되는 전압(V1)의 최대치는 2V이고, 제2신호 출력부(220)에서 출력되는 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2)의 갯수에 따라 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 전 압(V1)의 레벨이 결정된다. 즉, 표 1에서 보는 바와 같이, 제2신호 출력부(220)에서 서로 다른 6개의 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2)가 출력되면, 이에 따라 전압 발생부(100)에서는 라이징 에지 부분이 계단형태로 1.3V부터 0.1V씩 상승하여 1.8V 레벨 까지 상승하는 펄스 형태의 전압(V1)을 출력한다.
이처럼 선택신호(SEL)가 하이 레벨인 구간에서는 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2)가 선택되고, 제2 전압 레벨 결정 신호(MC_CNF0, MC_CNF1, MC_CNF2)에 따라 전압(V1) 레벨이 순차적으로 증가하여 센싱부(320)에 제공된다. 따라서, 본 발명에서는 비트라인에서 발생하는 전류소모를 줄일 수 있고, 이에 따라 파워 드롭도 줄일 수 있게 된다.
본 발명에서 전압 발생 회로는 소비전류가 급격히 증가하는 동작이 필요한 다양한 소자에 적용될 수 있다. 이제 본 발명의 실시예로서, 전압 발생 회로를 이용하는 불휘발성 메모리 장치에 대하여 설명하고자 한다.
도 3은 불휘발성 메모리 장치의 셀 어레이의 구조를 도시한 도면이다. 도 3을 참조하면, 메모리 셀 어레이는 다수의 메모리 셀 블록을 포함하나, 편의상 하나의 메모리 셀 블록이 도시되어 있다.
메모리 셀 어레이는 다수의 메모리 셀 블록을 포함하며, 메모리 셀 블록은 각각의 비트라인(BL)에 연결된 다수의 스트링들이 공통 소스라인(CSL)에 병렬로 연결되어 구성된다. 스트링은 데이터가 저장되는 메모리 셀(MC0~MCn)들과, 비트라인과 메모리 셀 사이에 접속된 드레인 선택 트랜지스터(DST)와, 메모리 셀과 공통 소 스라인(CSL) 사이에 접속된 소스 선택 트랜지스터(SST)를 포함하여 이루어진다. 드레인 선택 트랜지스터(DST)들의 게이트가 연결되어 드레인 선택 라인(DSL)이 되고, 소스 선택 트랜지스터(SST)들의 게이트가 연결되어 소스 선택 라인(SSL)이 되고, 메모리 셀들의 게이트가 연결되어 각각의 워드라인(W/L)이 된다. 도 1에서 보는 바와 같이, 각 워드라인을 페이지(Page)라고 한다. 또한, 이븐(Even) 비트라인(BLe)과 오드(Odd) 비트라인(BLo)이 교대로 셀 스트링들에 각각 연결되어 있다.
도 4는 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 블록도이다.
도 4를 참조하면, 불휘발성 메모리 장치는 페이지 버퍼(300)와 전압 발생 회로(400)를 포함한다.
페이지 버퍼(300)는 비트라인과 연결되어 있으며, 비트라인을 프리챠지하거나 디스차지하며, 메모리 셀의 데이터를 임시로 저장하는 역할을 한다. 페이지 버퍼(300)에 대한 상세한 설명은 후술하기로 한다.
전압 발생 회로(400)는 단일 펄스 형태의 제1 센싱 전압 또는 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 제2 센싱 전압을 생성하며, 비트라인의 프리챠지 동작 시 페이지 버퍼(300)로 제2 센싱 전압을 출력한다.
도 4를 참조하면, 불휘발성 메모리 장치는 페이지 버퍼(300)와 전압 발생 회로(400)를 포함한다.
페이지 버퍼(300)는 비트라인과 연결되어 있으며, 비트라인을 프리챠지하거나 디스차지하며, 메모리 셀의 데이터를 임시로 저장하는 역할을 한다. 페이지 버퍼(300)에 대한 상세한 설명은 후술하기로 한다.
전압 발생 회로(400)는 단일 펄스 형태의 제1 센싱 전압 또는 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 제2 센싱 전압을 생성하며, 비트라인의 프리챠지 동작 시 페이지 버퍼(300)로 제2 센싱 전압을 출력한다.
전압 발생 회로(400)의 상세한 구성에 대하여는 전술한 바와 같으므로 생략하기로 한다.
도 5는 본 발명의 일 실시예에 따른 페이지 버퍼의 블록도이다.
도 5를 참조하면, 페이지 버퍼(300)는 비트라인 연결부(310), 프리챠지부(320), 센싱부(330), 래치부(340)를 포함한다.
비트라인 연결부(310)는 메모리 셀을 셀 스트링의 비트라인과 연결시키는 역할을 한다.
프리챠지부(320)는 감지 노드(SO)를 프리챠지하는 역할을 한다. 프리챠지부(320)는 프리챠지 신호가 게이트에 입력되는 PMOS 트랜지스터(미도시)로 이루어질 수 있고, 프리챠지 신호에 따라 PMOS 트랜지스터가 턴온되면 VDD 전압이 감지노드(SO)와 연결됨으로써 감지노드(SO)가 프리챠지된다.
센싱부(330)는 비트라인 연결부(310)와 프리챠지부(330) 사이에 접속되어 비트라인의 전압 레벨을 센싱하는 역할을 한다. 센싱부(330)는 센싱전압(V1)이 게이트에 입력되는 NMOS 트랜지스터를 포함할 수 있다. 본 발명에서 전압 발생 회로(400)에서 출력되는 센싱 전압(V1)이 센싱부(330)에 입력된다.
래치부(340)는 감지노드(SO)와 연결되며, 데이터를 임시저장하는 역할을 한다.
도 5와 같은 페이지 버퍼를 포함하는 불휘발성 메모리 장치에서, 독출(read) 동작이나 검증(verify) 동작시에 비트라인을 프리챠지하기 위해서는 소비전류가 급격히 증가하게 되고, 이러한 경우 전압 발생 회로(400)에서 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 전압(V1)을 출력하게 함으로써 급격한 파워 드롭을 방지할 수 있으며, 이에 따라 파워 드롭에 따른 주변회로의 오동작을 방지할 수 있다.
이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.
도 1은 본 발명의 일 실시예에 따른 전압 발생 회로를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 전압 발생 회로의 타이밍도이다.
도 3은 불휘발성 메모리 장치의 셀 어레이의 구조를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 블록도이다.
도 5는 본 발명의 일 실시예에 따른 페이지 버퍼의 블록도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 전압 발생부 200 전압 발생 제어부
210 제1신호 출력부 220 제2신호 출력부
230 선택부 232 제1비트 선택부
234 제2비트 선택부 236 제3비트 선택부
300 페이지 버퍼 310 비트라인 연결부
320 센싱부 330 프리챠지부
340 래치부 400 전압 발생 회로

Claims (21)

  1. 선택 신호에 따라 고정된 값을 갖는 제1 전압 레벨 결정 신호 및 값이 변하는 제2 전압 레벨 결정 신호 중 하나의 레벨 결정 신호를 출력하는 전압 발생 제어부; 및
    상기 전압 발생 제어부로부터 출력되는 레벨 결정 신호에 따라 단일 펄스 형태의 전압을 출력하거나 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 전압을 출력하는 전압 발생부를 포함하는 전압 발생 회로.
  2. 제1항에 있어서,
    상기 전압 발생 제어부는,
    고정된 값을 갖는 제1 전압 레벨 결정 신호를 출력하는 제1 신호 출력부;
    값이 변하는 제2 전압 레벨 결정 신호를 출력하는 제2 신호 출력부; 및
    상기 제1 및 제2 전압 레벨 결정 신호 중 하나의 신호를 상기 선택 신호에 따라 출력하는 선택부를 포함하는 전압 발생 회로.
  3. 고정된 값을 갖는 제1 전압 레벨 결정 신호를 출력하는 제1 신호 출력부;
    값이 변하는 제2 전압 레벨 결정 신호를 출력하는 제2 신호 출력부;
    상기 제1 및 제2 전압 레벨 결정 신호 중 하나의 신호를 선택 신호에 따라 출력하는 선택부; 및
    상기 선택부로부터 출력된 전압 레벨 결정 신호에 따라 단일 펄스 형태의 전압을 출력하거나 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 전압을 출력하는 전압 발생부를 포함하는 전압 발생 회로.
  4. 제2항 또는 제3항에 있어서,
    상기 제1신호 출력부는 상기 제1 전압 레벨 결정 신호를 저장하고 있는 레지스터를 포함하는 전압 발생 회로.
  5. 제2항 또는 제3항에 있어서,
    상기 제2신호 출력부는 상기 제2 전압 레벨 결정 신호를 생성하는 컨트롤러를 포함하는 전압 발생 회로.
  6. 제2항 또는 제3항에 있어서,
    상기 제2신호 출력부는 상기 선택신호를 출력하는 전압 발생 회로.
  7. 제2항 또는 제3항에 있어서,
    상기 선택부는 멀티플렉서를 포함하는 전압 발생 회로.
  8. 제2항 또는 제3항에 있어서,
    상기 제1 전압 레벨 결정 신호와 상기 제2 전압 레벨 결정 신호는 다수의 비 트로 이루어지고,
    상기 선택부는 상기 제1 전압 레벨 결정 신호의 비트와, 이에 대응하는 상기 제2 전압 레벨 결정 신호의 비트 중에서 하나의 비트를 선택하여 출력하는 다수의 비트 선택부를 포함하는 전압 발생 회로.
  9. 제8항에 있어서,
    상기 비트 선택부는 멀티플렉서를 포함하는 전압 발생 회로.
  10. 비트라인과 연결되는 페이지 버퍼; 및
    단일 펄스 형태의 제1 센싱 전압 또는 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 제2 센싱 전압을 생성하며, 상기 비트라인의 프리챠지 동작 시 상기 페이지 버퍼로 상기 제2 센싱 전압을 출력하는 전압 발생 회로를 포함하는 불휘발성 메모리 장치.
  11. 제10항에 있어서,
    상기 페이지 버퍼는,
    메모리 셀을 셀 스트링의 비트라인과 연결시키는 비트라인 연결부;
    감지 노드를 프리챠지하기 프리챠지부;
    상기 비트라인 연결부와 상기 프리챠지부 사이에 접속된 센싱부; 및
    상기 감지노드와 연결되는 래치부를 포함하는 불휘발성 메모리 장치.
  12. 메모리 셀을 셀 스트링의 비트라인과 연결시키는 비트라인 연결부;
    감지 노드를 프리챠지하기 프리챠지부;
    상기 비트라인 연결부와 상기 프리챠지부 사이에 접속된 센싱부;
    상기 감지노드와 연결되는 래치부; 및
    단일 펄스 형태의 제1 센싱 전압 또는 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 제2 센싱 전압을 상기 센싱부로 출력하는 전압 발생 회로를 포함하며,
    상기 전압 발생 회로는 상기 비트라인의 프리챠지 동작 시 상기 제2 센싱 전압을 출력하도록 구성되는 불휘발성 메모리 장치.
  13. 제10항 또는 제12항에 있어서,
    상기 전압 발생 회로는,
    선택 신호에 따라 고정된 값을 갖는 제1 전압 레벨 결정 신호 및 값이 변하는 제2 전압 레벨 결정 신호 중 하나의 레벨 결정 신호를 출력하는 전압 발생 제어부; 및
    상기 전압 발생 제어부로부터 출력되는 레벨 결정 신호에 따라 단일 펄스 형태의 전압을 출력하거나 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 전압을 출력하는 전압 발생부를 포함하는 불휘발성 메모리 장치.
  14. 제13항에 있어서,
    상기 전압 발생 제어부는,
    고정된 값을 갖는 제1 전압 레벨 결정 신호를 출력하는 제1 신호 출력부;
    값이 변하는 제2 전압 레벨 결정 신호를 출력하는 제2 신호 출력부; 및
    상기 제1 및 제2 전압 레벨 결정 신호 중 하나의 신호를 상기 선택 신호에 따라 출력하는 선택부를 포함하는 불휘발성 메모리 장치.
  15. 제10항 또는 제12항에 있어서,
    상기 전압 발생 회로는,
    고정된 값을 갖는 제1 전압 레벨 결정 신호를 출력하는 제1 신호 출력부;
    값이 변하는 제2 전압 레벨 결정 신호를 출력하는 제2 신호 출력부;
    상기 제1 및 제2 전압 레벨 결정 신호 중 하나의 신호를 선택 신호에 따라 출력하는 선택부; 및
    상기 선택부로부터 출력된 전압 레벨 결정 신호에 따라 단일 펄스 형태의 전압을 출력하거나 라이징 에지부분이 계단형으로 상승하는 펄스 형태의 전압을 출력하는 전압 발생부를 포함하는 불휘발성 메모리 장치.
  16. 제15항에 있어서,
    상기 제1신호 출력부는 상기 제1 전압 레벨 결정 신호를 저장하고 있는 레지스터를 포함하는 불휘발성 메모리 장치.
  17. 제15항에 있어서,
    상기 제2신호 출력부는 상기 제2 전압 레벨 결정 신호를 생성하는 컨트롤러를 포함하는 불휘발성 메모리 장치.
  18. 제15항에 있어서,
    상기 제2신호 출력부는 상기 선택신호를 출력하는 불휘발성 메모리 장치.
  19. 제15항에 있어서,
    상기 선택부는 멀티플렉서를 포함하는 불휘발성 메모리 장치.
  20. 제15항에 있어서,
    상기 제1 전압 레벨 결정 신호와 상기 제2 전압 레벨 결정 신호는 다수의 비트로 이루어지고,
    상기 선택부는 상기 제1 전압 레벨 결정 신호의 비트와, 이에 대응하는 상기 제2 전압 레벨 결정 신호의 비트 중에서 하나의 비트를 선택하여 출력하는 다수의 비트 선택부를 포함하는 불휘발성 메모리 장치.
  21. 제15항에 있어서,
    상기 비트 선택부는 멀티플렉서를 포함하는 불휘발성 메모리 장치.
KR1020090047821A 2009-05-29 2009-05-29 전압 발생 회로 및 이를 이용한 불휘발성 메모리 장치 Expired - Fee Related KR101005165B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090047821A KR101005165B1 (ko) 2009-05-29 2009-05-29 전압 발생 회로 및 이를 이용한 불휘발성 메모리 장치
US12/650,639 US8422309B2 (en) 2009-05-29 2009-12-31 Voltage generation circuit and nonvolatile memory device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090047821A KR101005165B1 (ko) 2009-05-29 2009-05-29 전압 발생 회로 및 이를 이용한 불휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20100129065A KR20100129065A (ko) 2010-12-08
KR101005165B1 true KR101005165B1 (ko) 2011-01-04

Family

ID=43220068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090047821A Expired - Fee Related KR101005165B1 (ko) 2009-05-29 2009-05-29 전압 발생 회로 및 이를 이용한 불휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US8422309B2 (ko)
KR (1) KR101005165B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8289779B2 (en) * 2010-03-31 2012-10-16 Micron Technology, Inc. Memory cell sensing device equipped with a ramp voltage generator using a digital-to-analog converter (DAC) and counters, and sensing methods thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955092A (ja) * 1995-08-08 1997-02-25 Sony Corp 半導体不揮発性メモリの動作パルス印加方法および動作パルス発生回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142368B1 (ko) * 1994-09-09 1998-07-15 김광호 불휘발성 반도체 메모리장치의 자동프로그램 회로
KR100465064B1 (ko) * 2002-05-17 2005-01-06 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 워드라인 전압 발생회로
KR100645055B1 (ko) * 2004-10-28 2006-11-10 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100655430B1 (ko) * 2005-11-17 2006-12-08 삼성전자주식회사 플래시 메모리 장치 및 그것의 워드 라인 인에이블 방법
US7697338B2 (en) * 2006-11-16 2010-04-13 Sandisk Corporation Systems for controlled boosting in non-volatile memory soft programming
KR100845135B1 (ko) * 2006-12-22 2008-07-09 삼성전자주식회사 불휘발성 메모리 장치에서의 프로그램 방법 및 이를 위한불휘발성 메모리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955092A (ja) * 1995-08-08 1997-02-25 Sony Corp 半導体不揮発性メモリの動作パルス印加方法および動作パルス発生回路

Also Published As

Publication number Publication date
US8422309B2 (en) 2013-04-16
KR20100129065A (ko) 2010-12-08
US20100302881A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
US8625376B2 (en) Semiconductor memory device and method of operation the same
US9324413B2 (en) Write assist circuit, memory device and method
US10056149B2 (en) Semiconductor memory column decoder device and method
US8923055B2 (en) Semiconductor device and method of operating the same
US8363471B2 (en) Nonvolatile memory device and method of programming the same
US20050141283A1 (en) Non-volatile semiconductor memory device using differential start programming voltage and programming method thereof
US9887009B2 (en) Memory page buffer with simultaneous multiple bit programming capability
US8208308B2 (en) Method of programming nonvolatile memory device
US8804391B2 (en) Semiconductor memory device and method of operating the same
KR20070122207A (ko) 비휘발성 메모리의 복수-국면 프로그래밍에서의 데이터래치의 사용
US10930321B2 (en) Apparatuses and methods for mixed charge pumps with voltage regulator circuits
US7796438B2 (en) Flash memory device and method of programming the same
US8488392B2 (en) Semiconductor memory device and method of operating the same
CN112447246B (zh) 用于减轻编程干扰的设备和方法
US10950316B2 (en) Apparatus for determining a pass voltage of a read operation
US8593864B2 (en) Nonvolatile memory device and method of programming the same
US8531905B2 (en) Memory apparatus and refresh method thereof
US12136469B2 (en) Semiconductor memory device
US8929155B2 (en) Semiconductor memory device and method of operating the same
US20090231916A1 (en) Non-volatile memory device
KR101005165B1 (ko) 전압 발생 회로 및 이를 이용한 불휘발성 메모리 장치
US20220270691A1 (en) Semiconductor storage device
DE102022209911A1 (de) Latch-schaltung, übertragungsschaltung mit einer latch-schaltung und halbleitervorrichtung mit einer übertragungsschaltung
KR20120119324A (ko) 반도체 메모리 장치 및 이의 동작 방법
US12362020B2 (en) Semiconductor memory device having a control circuit for changing a drive capability of an output circuit of the semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20131224

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20131224

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000