KR100918389B1 - Control Apparatus and Method based Software - Google Patents
Control Apparatus and Method based Software Download PDFInfo
- Publication number
- KR100918389B1 KR100918389B1 KR1020070098349A KR20070098349A KR100918389B1 KR 100918389 B1 KR100918389 B1 KR 100918389B1 KR 1020070098349 A KR1020070098349 A KR 1020070098349A KR 20070098349 A KR20070098349 A KR 20070098349A KR 100918389 B1 KR100918389 B1 KR 100918389B1
- Authority
- KR
- South Korea
- Prior art keywords
- control
- target device
- internal
- signal
- control program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
- H04B10/075—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal
- H04B10/079—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal using measurements of the data signal
- H04B10/0799—Monitoring line transmitter or line receiver equipment
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
- H04B10/075—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal
- H04B10/079—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal using measurements of the data signal
- H04B10/0795—Performance monitoring; Measurement of transmission parameters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/40—Transceivers
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Communication System (AREA)
Abstract
프로그램에 의해 대상장치를 실시간 관리 및 제어하는 제어장치 및 방법이 개시된다. 이 제어장치는 저장된 제어프로그램 및 제어파라미터에 따라 대상장치를 제어하는 제어부, 외부호스트로부터의 제어프로그램을 수정하거나 제어파라미터를 조정하는 명령을 포함하는 2선 직렬방식의 외부신호를 대상장치의 내부회로들을 각각 연결하는 입출력핀의 상태값을 설정하거나 조사하는 내부신호로 변환하는 변환부, 변환된 내부신호에 포함된 명령에 따라 대상장치의 내부회로에 직접 접근하여 입출력핀의 상태값을 설정하거나 조사하는 내부인터페이스부를 포함함으로써, 대상장치에 내장된 제어프로그램 및 제어파라미터를 외부 호스트에서 변경할 수 있도록 함으로서 대상장치의 관리 및 제어를 용이하게 하는 효과를 얻을 수 있다.A control device and method for managing and controlling a target device in real time by a program is disclosed. The control device includes a control unit for controlling the target device according to the stored control program and the control parameters, and an internal circuit of the target device for outputting a two-wire serial type external signal including a command for modifying a control program from an external host or adjusting a control parameter. Conversion unit for setting or checking the status value of the input / output pins connecting each of them, and setting or checking the status value of the input / output pins by directly accessing the internal circuit of the target device according to a command included in the converted internal signal. By including an internal interface unit, it is possible to change the control program and control parameters built in the target device in the external host to obtain the effect of facilitating the management and control of the target device.
JTAG, DDMC JTAG, DDMC
Description
본 발명은 프로그램에 의한 제어장치 및 방법에 관한 것으로, 보다 상세하게는 JTAG 인터페이스를 사용하여 프로그램에 의한 실시간 제어 및 관리가 가능하고 외부 호스트와의 통신을 통해 내장된 프로그램의 개발 및 관리를 용이하게 할 수 있는 제어장치 및 방법에 관한 것이다.The present invention relates to a control apparatus and method by a program, and more particularly, it is possible to control and manage in real time by a program using a JTAG interface, and to easily develop and manage an embedded program through communication with an external host. It relates to a control device and a method that can be.
본 발명은 정보통신부 및 정보통신연구진흥원의 IT신성장동력핵심기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2005-S-401-02, 초고속 광가입자망 기술].The present invention is derived from a study conducted as part of the IT new growth engine core technology development project of the Ministry of Information and Communication and the Ministry of Information and Communication Research and Development. [Task Management No .: 2005-S-401-02, High-speed Optical Subscriber Network Technology].
미국 특허 등록공고 6941077B2에는 외부 호스트에서 컨트롤러 내부의 각 기능블록들과 통신할 수 있는 종래의 제어장치의 구조가 개시되어 있다.US Patent Registration No. 6941077B2 discloses a structure of a conventional control device capable of communicating with each functional block inside a controller from an external host.
개시된 제어장치는 2선의 직렬 통신 인터페이스를 이용하여 외부 호스트와의 통신 채널을 유지한다. 제어장치 내의 모든 구성요소들은 메모리맵(Memory-map)에 매핑되도록 구성되고, 메모리, 검색 테이블, 플래그 저장소 등의 제어장치 내부 기능블럭들이 각각 2선 직렬방식으로 연결된다. 즉, 2선 직렬방식을 통해 외부 호스 트에서 각각의 내부 기능블럭에 접근할 수 있도록 구현되어 있다. The disclosed control device maintains a communication channel with an external host using a two-wire serial communication interface. All components in the controller are configured to be mapped to a memory map, and functional blocks of the controller, such as a memory, a lookup table, and a flag store, are each connected in a two-wire serial manner. In other words, it is implemented so that each internal function block can be accessed from external host through 2-wire serial method.
2선의 직렬 통신 방식은 데이터신호를 전달하는 하나의 신호선과 상기 데이터신호의 기준이 되는 클럭펄스를 전달하는 하나의 신호기준선으로 구성된 두 개의 선을 통해 한 비트씩 직렬로 전송하는 방식으로 원거리 전송에 적합하고 에러율이 적다는 장점이 있지만, 속도가 매우 느리다는 단점이 있다. The two-wire serial communication method transmits serially one bit at a time through two lines consisting of one signal line for transmitting a data signal and one signal reference line for transmitting a clock pulse as a reference for the data signal. It has the advantage of being suitable and low error rate, but has the disadvantage of being very slow.
이처럼 2선 직렬통신 방식은 매우 저속이며, 2선의 양방향 통신 방식이므로 접근가능한 범위와 그 성능이 매우 제한적이다. 따라서, 제안된 제어장치와 같이 제어장치 내부의 메모리 및 각 기능 블럭을 2선의 직렬 통신 방식으로 연결하는 경우 메모리에 프로그램을 저장하고, 저장된 프로그램에 따라 유연하게 작동하도록 제어하는 마이크로 컨트롤러(MCU)의 본래 기능을 충분히 구현할 수 없다.As such, the two-wire serial communication method is very slow and the two-wire bidirectional communication method has limited access range and performance. Therefore, in case of connecting the memory inside the control device and each functional block by the two-wire serial communication method like the proposed control device, the microcontroller (MCU) stores the program in the memory and flexibly operates according to the stored program. The original function cannot be fully implemented.
또한, 상기에서 개시된 제어장치와 같이 2선의 직렬통신인터페이스를 사용하는 경우 외부 호스트는 2선의 직렬 통신 방식을 사용할 수 있는 메모리 및 기타 기능블럭들로 구성된 제어장치에 한해 접근할 수 있는 것에 불과하다. 따라서, 제어장치 내부의 기능블럭들 상호간의 연결에 있어 2선의 직렬 통신과 다른 통신방식을 사용하는 경우에는 외부 호스트와 직접적으로 통신할 수 없다.In addition, when using the two-wire serial communication interface, such as the control device disclosed above, the external host is only accessible to the control device consisting of memory and other functional blocks that can use the two-wire serial communication method. Therefore, in the case of using a communication method different from the two-wire serial communication in the connection between the functional blocks inside the control device, communication with the external host cannot be made directly.
대상장치의 완전한 동작을 보장하고 고장유무를 감시하기 위해서는 외부의 호스트에서 고속으로 대상장치를 감시 및 제어하고, 대상장치 내부의 제어파라미터를 수시로 변경할 수 있게 하는 것이 필요하다. 이를 위해서는 프로그램에 따라 유연하게 대상장치가 작동하도록 제어하는 MCU의 기능을 충분히 구현하는 제어장치가 필요하다.In order to guarantee the complete operation of the target device and to monitor the failure, it is necessary to monitor and control the target device at high speed from an external host and to change the control parameters inside the target device at any time. This requires a controller that fully implements the MCU's ability to flexibly control the target device to operate according to the program.
그러나, 특히 광송수신장치의 경우, 표준의 한계로 인해 제어장치의 외부 인터페이스에 있어 상당한 제약이 있다. 광송수신장치는 대부분 표준화된 외부 인터페이스와 패키징을 가지게 되며, 현재까지 SFP(Small Form Factor Pluggable)와 GBIC(Gigabit Interfcae Converter)이 가장 일반적으로 사용되고 있으며, 이들 표준들은 광송수신장치가 가질 수 있는 외부 인터페이스를 2선 직렬방식으로 제한시킨다.However, especially in the case of the optical transmission and reception apparatus, there are significant limitations in the external interface of the control apparatus due to the limitation of the standard. Optical transmitter and receiver have mostly standardized external interface and packaging. To date, Small Form Factor Pluggable (SFP) and Gigabit Interfcae Converter (GBIC) are the most commonly used, and these standards are the external interfaces that optical transmitter and receiver can have. Is limited to two-wire serial mode.
따라서 2선 직렬방식을 지원하는 MCU를 사용해야 하는데, 이러한 MCU는 단순한 프로그램 저장 및 디버깅만이 가능한 것에 불과하며, MCU에 연결된 주변 회로들에 대한 제어 및 모니터링은 구현되기 어렵다. Therefore, MCUs supporting two-wire serial methods should be used. Such MCUs can only store and debug programs, and control and monitoring of peripheral circuits connected to the MCUs are difficult to implement.
결국 광송수신장치의 표준에 따를 경우 프로그램에 의해 그 제어 및 관리가 수행되는 제어장치를 구현하기 위해서는 별도의 제어장치 인터페이스가 필요하다. 그러나 이러한 인터페이스는 공장에서의 제작과정에서만 사용되고 실제 제품으로 출시될 때는 제거되어야 한다. 왜냐하면 광송수신장치의 표준에는 이러한 인터페이스 부분에 대한 장치 할당은 되어 있지 않기 때문이다. 이 경우 광송수신장치 내의 프로그램을 실제 제품으로 출시된 이후의 운용 중에는 수정 및 변경이 어렵다는 단점이 있다.After all, according to the standard of the optical transmission and reception device, a separate control device interface is required to implement a control device that is controlled and managed by a program. However, these interfaces are only used in the factory manufacturing process and must be removed when they are released into production. This is because the standard of the optical transceiver is not assigned a device for this interface part. In this case, there is a disadvantage that modification and change are difficult during operation after the program in the optical transceiver is released as a real product.
본 발명이 이루고자 하는 기술적 과제는, 2선 직렬방식의 통신 인터페이스를 표준으로 하는 대상장치를 내장된 제어프로그램에 의해 실시간 제어 및 관리할 수 있고, 외부 호스트와의 통신을 통해서 제어프로그램의 개발 및 관리를 용이하게 할 수 있는 제어장치 및 방법을 제공하는 데 있다.The technical problem to be solved by the present invention is to control and manage a target device based on a two-wire serial communication interface as a standard by a built-in control program, and to develop and manage a control program through communication with an external host. It is to provide a control device and method that can facilitate the.
상기의 기술적 과제를 이루기 위한, 본 발명에 의한 제어장치의 일실시예로 내부에 저장된 제어프로그램 및 제어파라미터에 따라 대상장치를 제어하는 제어부; 외부호스트로부터의 제어프로그램을 수정하거나 제어파라미터를 조정하는 명령을 포함하는 2선 직렬방식의 외부신호를 대상장치의 내부회로들을 각각 연결하는 입출력핀의 상태값을 설정하거나 조사하는 내부신호로 변환하는 변환부; 변환된 내부신호에 포함된 명령에 따라 내부회로에 직접 접근하여 입출력핀의 상태값을 설정하거나 조사하는 내부인터페이스부를 포함한다.In order to achieve the above technical problem, an embodiment of a control device according to the present invention includes a control unit for controlling a target device according to a control program and control parameters stored therein; Converts a 2-wire serial signal including a command to modify a control program from an external host or adjust a control parameter into an internal signal that sets or examines a state value of an input / output pin connecting the internal circuits of a target device, respectively. A conversion unit; It includes an internal interface for directly accessing the internal circuit according to the command included in the converted internal signal to set or examine the state value of the input and output pins.
상기의 기술적 과제를 이루기 위한, 본 발명에 의한 제어방법의 일실시예로 내부에 저장된 제어프로그램 및 제어파라미터에 따라 대상장치를 제어하는 단계; 외부 호스트로부터 제어프로그램을 수정하거나 제어파라미터를 조정하는 명령을 포함하는 2선 직렬방식으로 전송되는 외부신호를 수신하는 단계; 수신된 외부신호를 대상장치의 내부회로들을 각각 연결하는 입출력핀의 상태값을 설정하거나 조사하는 내부신호로 변환하는 단계; 변환된 내부신호에 포함된 명령에 따라 내부회로에 직접 접근하여 상기 입출력핀의 상태값을 설정하거나 조사하는 단계를 포함한다.In order to achieve the above technical problem, an embodiment of a control method according to the present invention comprises the steps of: controlling a target device according to a control program and control parameters stored therein; Receiving an external signal transmitted in a two-wire serial manner including instructions for modifying a control program or adjusting a control parameter from an external host; Converting the received external signal into an internal signal for setting or inspecting a state value of an input / output pin connecting the internal circuits of the target device, respectively; And directly accessing an internal circuit according to a command included in the converted internal signal to set or examine a state value of the input / output pin.
상기의 기술적 과제를 이루기 위한, 본 발명에 의한 제어방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.In order to achieve the above technical problem, there is provided a computer-readable recording medium having recorded thereon a program for executing the control method according to the present invention on a computer.
상기와 같은 본 발명은, 제어프로그램에 따라 대상장치를 유연하게 모니터링, 제어 및 관리하고, 필요한 경우에 제어프로그램을 수정 및 변경할 수 있다.As described above, the present invention can flexibly monitor, control, and manage a target device according to a control program, and modify and change the control program as necessary.
특히 광통신망에서 사용되는 광송수신장치의 경우 제어프로그램을 통해 필요한 모든 기능을 융통성 있게 현재의 표준(SFF-8472)내에서 구현하며, 외부 호스트에서 실시간으로 모니터링, 관리 및 제어한다.In particular, in the case of the optical transmission / reception apparatus used in the optical communication network, all necessary functions are flexibly implemented in the current standard (SFF-8472) through the control program, and are monitored, managed and controlled in real time by an external host.
2선 직렬방식을 표준으로 채택하고 있는 대상장치에 있어서 종래에는 공장 제조시 혹은 대상장치의 단독 시험시에만 대상장치 내부의 다양한 파라미터들을 수정 및 변경할 수 있었던 것과 달리 상품으로 출시된 상태에서도 대상장치 내부의 모든 사항들을 수정 및 변경할 수 있다.In the target device adopting the two-wire serial method as a standard, in the past, it was possible to modify and change various parameters inside the target device only at the time of factory manufacturing or at the sole test of the target device. You can modify and change all of the
특히, 광통신망에 사용되는 광송수신장치에 필요한 모든 기능을 단일칩으로 구현할 수 있으며, 외부 호스트에서 광송수신장치 내부의 모든 기능 블록들을 접근 가능하도록 함으로써 모니터링, 제어 및 관리를 용이하게 한다.In particular, all functions necessary for the optical transmission and reception device used in the optical communication network can be implemented in a single chip, and the external host can access all the functional blocks inside the optical transmission and reception device to facilitate monitoring, control and management.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명하되, 도면의 구성요소들에 참조번호를 부여함에 있어서 동일 구성요소에 대해서는 비록 다른 도면상에 있더라도 동일 참조번호를 부여하였으며 당해 도면에 대한 설명이 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, which can be easily implemented by those skilled in the art. The same reference numerals are used to refer to the components even though they are on different drawings, and it is to be noted that components of the other drawings may be cited when the description of the drawings is necessary.
도 1는 본 발명의 실시되는 일 예인 광송수신장치의 일반적인 구성를 도시하는 도면이다.1 is a view showing a general configuration of an optical transmission and reception apparatus as an example of the embodiment of the present invention.
도 1를 참조하면, 본 실시예에 따른 광송수신장치는 크게 수신회로부(120), 송신회로부(130) 및 제어장치(110)로 구성된다.Referring to FIG. 1, the optical transmission and reception apparatus according to the present embodiment is largely composed of a
수신회로부(120)는 ROSA(Receiver Optical Subassembly, 123)와 최종 증폭기(Limit Amplifier, 126) 회로로 구성된다. ROSA(123)는 포토 다이오드(Photodiode)와 전치 증폭기(Pre-amplifier) 회로로 구성되어 수신되는 광신호를 전기적 신호로 변환한다. 최종 증폭기 회로(126)는 RX+/RX-(17) 신호를 통해 외부 회로와 연결될수 있도록 전기신호를 증폭하며 또한 광신호의 특성을 알려줄 수 있는 LOS(Loss of Signal, 10) 또는 Signal Detect 등의 디지털 신호를 생성한다. The
송신회로부(130)는 TOSA(Transmitter Optical Subassembly, 133)과 레이저 드라이버(136)로 구성된다. 송신되는 신호는 외부 회로로부터 전기적 신호를 TX+/TX-(12) 신호선을 통해 수신하여, 레이저 드라이버(136)의 Bias 전류를 조정하여 TOSA 내의 레이저 다이오드를 동작시키게 된다. The
이때 레이저 드라이버 회로는 여러 가지 파라미터에 대해 광송수신장치의 제조단계에서 조정이 필요하며, 이러한 조정값들은 제어장치(110)에 저장된다. At this time, the laser driver circuit needs to be adjusted at various stages of the optical transmission / reception apparatus for various parameters, and these adjustment values are stored in the
제어장치(110)는 광송수신장치의 제어, 모니터링, 기타 성능 유지를 위한 기능들을 수행하며, 데이터를 전달하는 SDA 및 클럭을 전달하는 SCL을 통해 외부호스트와 연결된다.The
제어장치에 의해 수행되는 기능은 수시로 광송수신장치가 작동되는 순간부터 전원이 꺼지는 순간까지 수시로 수행되어야 하며, 또한 그 수행결과를 저장하는 파라미터들은 항상 갱신되어야 하는 특성이 있다. 게다가 광송수신장치의 중요한 표준이 바뀌는 경우에는 제어장치에 의해 유지되는 전체 파라미터가 갱신되는 경우도 발생할 수 있다. 따라서 제어장치는 8051과 같은 마이크로 컨트롤러(MCU)를 사용하는 것이 필요하다.The function performed by the control device should be performed from time to time when the optical transceiver is operated from time to time when the power is turned off, and the parameters storing the performance result must be updated at all times. In addition, when important standards of the optical transmitter and receiver are changed, it may occur that the entire parameter held by the controller is updated. Therefore, the control device needs to use a microcontroller (MCU) such as the 8051.
도 2은 본 발명의 일실시예에 따른 프로그램에 의한 제어장치의 구조를 나타내는 도면이다.2 is a view showing the structure of a control device by a program according to an embodiment of the present invention.
도 2을 참조하면, 본 발명의 바람직한 실시예로서 제어장치는 제어부(210), 변환부(220), 내부인터페이스부(230)를 포함한다.2, as a preferred embodiment of the present invention, the control device includes a
제어부(210)는 저장된 제어프로그램 및 제어파라미터에 따라 대상장치를 제어한다.The
변환부(220)는 외부 호스트 및 내부인터페이스부(230)에 각각 연결되어,외부호스트로부터의 상기 제어프로그램을 수정하거나 상기 제어파라미터를 조정하는 명령을 포함하는 2선 직렬 통신 방식의 외부신호를 수신하여, 상기 대상장치의 내부회로들을 각각 연결하는 입출력핀의 상태값을 설정하거나 조사하는 내부신호로 변환하여 내부인터페이스부(230)에 전달한다. The
2선의 직렬 통신 방식은 데이터신호를 전달하는 하나의 신호선과 상기 데이터신호의 기준이 되는 클럭펄스를 전달하는 하나의 신호기준선으로 구성된 두 개의 선을 통해 한 비트씩 직렬로 전송하는 방식이다.The two-wire serial communication method transmits serially one bit at a time through two lines including one signal line for transmitting a data signal and one signal reference line for transmitting a clock pulse as a reference of the data signal.
외부 호스트에서 외부 신호에 포함된 명령을 통해 제어부에 저장된 제어프로그램을 수정하거나 제어파라미터를 조정하고, 대상장치 내부의 기능블럭에 접근할 수 있게 하기 위하여는 대상장치에 포함된 내부회로들을 각각 연결하는 입출력핀의 상태값 즉, High(1) 또는 Low(0)의 레벨값을 설정하거나 현재 입출력핀의 상태값을 조사할 수 있어야 한다. 이러한 기능을 바운더리 스캔(Boundary Scan) 기능이라 하며, 이러한 바운더리 스캔은 IEEE 1149.1에 의해 그 동작과 구성이 표준화되어 있고, IEEE 1149.1은 일반적으로 JTAG(Joint Test Access Group)이라 한다.In order to modify the control program stored in the controller or to adjust the control parameters through the commands included in the external signal from the external host, and to access the functional blocks inside the target device, each of the internal circuits included in the target device must be connected. You should be able to set the status value of the I / O pin, that is, the level value of High (1) or Low (0), or to investigate the status value of the current I / O pin. Such a function is called a boundary scan function. The boundary scan is standardized by IEEE 1149.1 in its operation and configuration, and IEEE 1149.1 is generally called a joint test access group (JTAG).
내부인터페이스부(230)는 변환부(220)로부터 변환된 내부신호를 전달받아, 내부신호에 포함된 명령에 따라 대상장치의 내부회로에 직접 접근하여 상기 입출력핀의 상태값을 설정하거나 조사한다.즉, 외부 호스트는 변환부(220)에서 변환된 내부신호를 통해 내부인터페이스부(230)에 명령을 전달하여 내부인터페이스부(230)와 연결되어 있는 모든 회로들을 시험하고, 또한 제어부(210)에 저장된 프로그램을 시험, 변경 및 추가한다.The
내부인터페이스부(230)는 이를 위해서 JTAG 인터페이스로 구현될 수 있으며, 이 경우 변환부(220)는 2선 직렬방식의 외부 신호를 5선의 JTAG 통신 방식의 내부신호로 변환한다.The
JTAG(Joint Test Access Group) 인터페이스는 복잡한 회로를 가진 칩들의 내 부 하드웨어를 시험하기 위한 IEEE 1149.1에 의해 표준화된 인터페이스로 프로세서(CPU)의 상태와 관계없이 연결된 디바이스의 모든 외부 핀을 구동 시키거나 값을 읽어 들일 수 있는 기능을 제공한다. 즉, 칩의 내부 노드들을 전부 확인할 수 없으므로, 외부로 통하는 5개의 핀 즉, TCK(Test Clock), TMS(Test Mode Select), TRST(Test Reset), TDI(Test Data In), TDO(Test Data Out)만을 이용하며, 내부 회로를 점검할 수 있게 한다. 따라서 5개의 핀을 통해 칩 내부의 메모리, CPU, 기타 회로들을 시험할 수 있고, 프로그램을 칩 내부의 메모리로 옮길 수도 있다.Joint Test Access Group (JTAG) interface is an interface standardized by IEEE 1149.1 for testing the internal hardware of chips with complex circuitry. It drives or values all external pins of the connected device, regardless of the state of the processor (CPU). Provides the ability to read. In other words, since all the internal nodes of the chip cannot be identified, five pins that communicate to the outside, that is, TCK (Test Clock), TMS (Test Mode Select), TRST (Test Reset), TDI (Test Data In) and TDO (Test Data) Use only Out, and it is possible to check the internal circuit. Thus, five pins allow you to test memory, CPUs, and other circuitry inside the chip, and move the program to the memory inside the chip.
도 3는 본 발명의 일실시예에 따른 제어장치를 포함하는 광송수신장치의 구조를 나타내는 도면이다. 3 is a view showing the structure of an optical transmission and reception device including a control device according to an embodiment of the present invention.
도 3를 참조하면, 본 실시예에 따른 광송수신장치는 도 1에서 도시된 광송수신장치에 도 2에서 도시된 제어장치를 추가하는 방식으로 구성된다. 따라서, 이하에서 생략된 내용이라 하더라도 도 1에 도시된 광송수신장치 및 도 2에서 도시된 제어장치에 관하여 이상에서 기술된 내용은 본 실시예에 따른 광송수신장치에도 적용된다.Referring to FIG. 3, the optical transmission and reception apparatus according to the present embodiment is configured by adding the control apparatus illustrated in FIG. 2 to the optical transmission and reception apparatus illustrated in FIG. 1. Therefore, although omitted below, the above descriptions of the optical transmission and reception apparatus shown in FIG. 1 and the control apparatus shown in FIG. 2 also apply to the optical transmission and reception apparatus according to the present embodiment.
본 실시예에 따른 광송수신장치는 수신회로부(120), 송신회로부(130), 직렬-JTAG변환부(310) 및 JTAG제어부(320)를 포함한다.The optical transmission / reception apparatus according to the present embodiment includes a
직렬-JTAG변환부(310)는 2선 직렬방식의 외부 신호를 5선의 JTAG 통신 방식의 내부신호로 변환하여 JTAG 제어부(320)에 전달한다.The serial-to-
JTAG제어부(320)는 JTAG 인터페이스를 사용하는 광송수신장치 제어회로로서 제어부(210, 도 2 참고) 및 내부인터페이스부(230, 도 2 참고)가 일체형으로 구현 된 것이다.The
JTAG제어부(320)는 광송수신장치를 내부에 저장된 제어프로그램 및 제어파라미터에 따라 제어, 관리 및 모니터링하는 기능을 수행하고, 또한 직렬-JTAG변환부(310)에서 변환된 내부신호에 포함된 명령에 따라 내부에 저장된 제어프로그램을 수정하거나 저장된 제어파라미터 즉, 레이저 드라이버(136)에서 사용되는 조정값 및 기타 광송수신장치 내부의 파라미터들을 조정한다. 이러한 파라미터로는 광모듈 온도, 수신 감도, 송신 감도, 송신 Bias 전류값, 수신 Bias 전류값 등이 있다.The
광송수신장치의 경우 광통신망의 발전에 따라 광송수신장치 고유의 광신호 송수신 기능 외에 광송수신장치의 성능 모니터링, 성능 향상, 제조관리, 유지 및 보수, 광신호 보정 등을 위한 추가적인 감시 및 제어 기능이 필요하게 되었다. 이러한 추가적인 기능을 수행하기 위해서는 광송수신장치 내에 다양한 제어회로들이 추가되어야 한다. JTAG제어부(320)에서는 JTAG 인터페이스를 사용함으로써 소프트웨어 프로그램을 이용한 실시간 감시 및 제어 기능들을 수행하고 또한, 필요한 경우 그 기능을 추가 및 변경할 수 있게 한다.In the case of the optical transceiver, additional monitoring and control functions for performance monitoring, performance improvement, manufacturing management, maintenance and repair, optical signal correction, etc. of the optical transceiver are provided in addition to the optical signal transmission / reception function inherent to the development of the optical communication network. It became necessary. In order to perform this additional function, various control circuits have to be added in the optical transceiver. The
도 4는 본 발명의 제1실시예에 따른 JTAG 인터페이스를 이용한 광송수신장치의 제어장치의 구조를 나타낸 도면으로 도 3의 JTAG 제어부(320)를 상세하게 도시한 것이다.4 is a diagram illustrating the structure of a control apparatus of an optical transmitting and receiving apparatus using a JTAG interface according to a first embodiment of the present invention. The
도 4를 참조하면, 본 실시예에 따른 제어부는 메모리(420), CPU(430), DDMC논리회로(440) 및 JTAG인터페이스회로(450)를 포함하며, 기타 부가적인 기능을 수행하는 주변회로(460)를 추가할 수 있다.Referring to FIG. 4, the control unit according to the present embodiment includes a
메모리(420)는 사전에 광송수신장치를 제어하는 프로그램을 저장한다.The
CPU(430)는 메모리(420)에 저장된 프로그램을 실행하여 광송수신장치를 제어한다. The
DDMC논리회로(440)는 광모듈 온도, 수신 감도, 송신 감도, 송신 Bias 전류값, 수신 Bias 전류값 등의 제어 파라미터를 저장하고, 이를 이용하여 SFF-8472 표준에 정의된 디지털 진단 감시 제어(Digital Diagnostic Monitoring Control : DDMC) 기능을 수행한다.The
DDMC 기능이란 광송수신장치의 셋업, 모니터링 및 기능 향상을 위해 추가되는 기능으로서 설정 기능, 식별 기능, 안전성 검사 및 에러 검출, 온도보정 기능, 모니터링 기능, 타이머 기능 등이 있으며 DDMI((Digital Diagnostic Monitoring Interface for Optical Transceivers)로 정리되어 표준화되어 있다.(SFF-8472)The DDMC function is an additional function for setting up, monitoring, and improving the optical transmitter and receiver, and includes a setting function, identification function, safety check and error detection, temperature compensation function, monitoring function, timer function, and the DDMI (Digital Diagnostic Monitoring Interface). for Optical Transceivers) and standardized (SFF-8472).
CPU(430)와 메모리(420)는 병렬의 주소 버스 및 데이터 버스로 연결되어 있으며, CPU(430)-DDMC논리회로(440) 및 CPU(430)-주변회로(460)간의 연결은 이와 동일한 방법으로 연결된다.The
JTAG인터페이스회로(450)는 직렬-JTAG변환부(410)에서 변환된 내부신호에 포함된 명령에 따라 메모리(420)에 저장된 제어프로그램을 수정하거나 DDMC(440) 내부에 저장된 제어파라미터 즉, 레이저 드라이버(136)에서 사용되는 조정값 및 기타 광송수신장치 내부의 파라미터들을 조정한다.The
도 5은 본 발명의 제2실시예에 따른 JTAG 인터페이스를 이용한 광송수신장치의 제어장치의 구조를 도시한 도면으로 도 3의 직렬-JTAG변환부(310)와 도 4의 JTAG 제어부(320)를 단일칩으로 구현한 제어장치를 상세하게 나타낸 것이다. 따라서, 이하에서 생략된 내용이라 하더라도 도 3에 도시된 직렬-JTAG변환부(310) 및 도 4에서 도시된 JTAG 제어부(320)에 관하여 이상에서 기술된 내용은 본 실시예에 따른 제어장치에도 적용된다.FIG. 5 is a diagram illustrating a structure of a control apparatus of an optical transceiver apparatus using a JTAG interface according to a second embodiment of the present invention. The serial-to-
도 5를 참조하면, 직렬-JTAG인터페이스 회로는 직렬-JTAG변환부(320) 및 JTAG인터페이스 회로를 일체형으로 구현한 것으로서, 2선 직렬방식의 외부 신호를 5선의 JTAG 통신 방식의 내부신호로 변환하고, 변환된 내부신호에 포함된 명령에 따라 메모리(420)에 저장된 제어프로그램을 수정하거나 DDMC(440) 내부에 저장된 제어파라미터 즉, 레이저 드라이버(136)에서 사용되는 조정값 및 기타 광송수신장치 내부의 파라미터들을 조정하는 기능을 수행한다.Referring to FIG. 5, the serial-to-JTAG interface circuit is an integrated implementation of the serial-to-
도 5와 같은 구조는 단일칩으로 제어장치를 구현함에 있어 유리하다. 이 경우 제어장치 내부의 통신방식 즉, 메모리(520)-CPU(530), CPU(530)-DDMC(540), CPU(530)-주변회로(560)간의 연결은 JTAG 방식 또는 주소 및 데이터 버스 등의 방식으로 구현된다.5 is advantageous in implementing a control device with a single chip. In this case, the communication method inside the control device, that is, the connection between the memory 520, the CPU 530, the CPU 530, the DDMC 540, and the CPU 530, the peripheral circuit 560, is a JTAG method or an address and data bus. And so on.
도 6은 본 발명의 일실시예에 따른 프로그램에 의한 제어방법의 흐름을 도시한 도면이다.6 is a diagram illustrating a flow of a control method by a program according to an embodiment of the present invention.
도 6를 참조하면, 본 실시예에 따른 제어방법은 도 2에 도시된 제어장치에서 시계열적으로 처리되는 단계로 구성된다. 따라서 이상에서 생략된 내용이라 하더라도 도 2에 도시된 제어장치에 관하여 이상에서 기술된 내용은 본 실시예에 따른 제어방법에도 적용된다.Referring to FIG. 6, the control method according to the present exemplary embodiment includes a step of time-series processing in the control apparatus illustrated in FIG. 2. Therefore, even if omitted above, the contents described above with respect to the control device shown in FIG. 2 are also applied to the control method according to the present embodiment.
먼저 저장된 제어프로그램 및 제어파라미터에 따라 대상장치를 제어한다(S610).First, the target device is controlled according to the stored control program and control parameters (S610).
이 과정에서, 외부호스트로부터 제어프로그램을 수정하거나 제어파라미터를 조정하는 명령을 포함하는 2선 직렬방식으로 전송되는 외부신호를 수신한다(S620).In this process, an external signal transmitted in a two-wire serial method including a command to modify a control program or adjust a control parameter is received from an external host (S620).
그리고, S620단계에서 수신된 외부신호를 대상장치의 내부회로들을 각각 연결하는 입출력핀의 상태값을 설정하거나 조사하는 내부신호로 변환한다(S630).In operation S630, the external signal received in step S620 is converted into an internal signal for setting or inspecting a state value of an input / output pin connecting the internal circuits of the target device.
그 이후에 S630단계에서 변환된 내부신호에 포함된 제어프로그램을 수정하거나 제어파라미터를 조정하는 명령에 따라 대상장치의 내부회로에 직접 접근하여 내부회로를 각각 연결하는 입출력핀의 상태값을 설정하거나 조사한다(S640).After that, according to a command for modifying the control program included in the converted internal signal or adjusting the control parameter in step S630, the internal circuit of the target device is directly accessed and the state value of the input / output pins connecting the internal circuits are set or investigated. (S640).
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있으며, 또한 케리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고, 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.The invention can also be embodied as computer readable code on a computer readable recording medium. Computer-readable recording media include all kinds of recording devices that store data that can be read by a computer system. Examples of computer-readable recording media include ROM, RAM, CD-ROM, magnetic tape, floppy disks, optical data storage devices, and the like, which are also implemented in the form of carrier waves (for example, transmission over the Internet). Include. The computer readable recording medium can also be distributed over network coupled computer systems so that the computer readable code is stored and executed in a distributed fashion. In addition, functional programs, codes, and code segments for implementing the present invention can be easily inferred by programmers in the art to which the present invention belongs.
이러한 본원 발명인 방법 및 장치는 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.Such a method and apparatus of the present invention has been described with reference to the embodiments shown in the drawings for clarity, but this is merely exemplary, and various modifications and equivalent other embodiments are possible to those skilled in the art. Will understand. Therefore, the true technical protection scope of the present invention will be defined by the appended claims.
도 1는 본 발명의 실시되는 일 예인 광송수신장치의 일반적인 구성를 도시하는 도면이다.1 is a view showing a general configuration of an optical transmission and reception apparatus as an example of the embodiment of the present invention.
도 2은 본 발명의 일실시예에 따른 프로그램에 의한 제어장치의 구조를 나타내는 도면이다.2 is a view showing the structure of a control device by a program according to an embodiment of the present invention.
도 3는 본 발명의 일실시예에 따른 제어장치를 포함하는 광송수신장치의 구조를 나타내는 도면이다. 3 is a view showing the structure of an optical transmission and reception device including a control device according to an embodiment of the present invention.
도 4는 본 발명의 제1실시예에 따른 JTAG 인터페이스를 이용한 광송수신장치의 제어장치의 구조를 나타낸 도면이다.4 is a diagram showing the structure of a control apparatus of an optical transmitting and receiving apparatus using a JTAG interface according to a first embodiment of the present invention.
도 5은 본 발명의 제2실시예에 따른 JTAG 인터페이스를 이용한 광송수신장치의 제어장치의 구조를 도시한 도면이다.5 is a diagram showing the structure of a control device of an optical transmission and reception device using a JTAG interface according to a second embodiment of the present invention.
도 6은 본 발명의 일실시예에 따른 프로그램에 의한 제어방법의 흐름을 도시한 도면이다.6 is a diagram illustrating a flow of a control method by a program according to an embodiment of the present invention.
Claims (10)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060121822 | 2006-12-04 | ||
KR20060121822 | 2006-12-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080051023A KR20080051023A (en) | 2008-06-10 |
KR100918389B1 true KR100918389B1 (en) | 2009-09-24 |
Family
ID=39806167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070098349A Expired - Fee Related KR100918389B1 (en) | 2006-12-04 | 2007-09-28 | Control Apparatus and Method based Software |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100918389B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100974548B1 (en) | 2008-05-30 | 2010-08-11 | 현대자동차주식회사 | Key interlock control system and starting device comprising the same |
KR102535895B1 (en) * | 2021-12-02 | 2023-05-26 | 주식회사 우리넷 | Diagnostic device for multi-port optical module |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020008942A (en) * | 2000-07-21 | 2002-02-01 | 박종섭 | Device for controlling processor in imt-2000 system communication board |
US6941077B2 (en) | 2001-02-05 | 2005-09-06 | Finisar Corporation | Memory mapped monitoring circuitry for optoelectronic device |
-
2007
- 2007-09-28 KR KR1020070098349A patent/KR100918389B1/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020008942A (en) * | 2000-07-21 | 2002-02-01 | 박종섭 | Device for controlling processor in imt-2000 system communication board |
US6941077B2 (en) | 2001-02-05 | 2005-09-06 | Finisar Corporation | Memory mapped monitoring circuitry for optoelectronic device |
Also Published As
Publication number | Publication date |
---|---|
KR20080051023A (en) | 2008-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8250246B2 (en) | Loading and executing firmware module without resetting operation | |
JP4557916B2 (en) | Integrated Memory Map Controller Circuit for Fiber Optic Transceivers | |
CN1973462B (en) | Optical transceiver and host adapter with memory image monitoring circuit | |
WO2005013648A2 (en) | Optoelectronic transceiver having dual access to onboard diagnostics | |
CN105490747A (en) | Optical transceiver with custom logging mechanism | |
US8582978B2 (en) | Logging mechanism for an intelligent transmitter module | |
US8155159B2 (en) | Method and apparatus for calibrating burst mode laser transmitters | |
CN104717006A (en) | System and method for testing multiple optical modules at the same time | |
US7881616B2 (en) | Transceiver based loop back initiation | |
US7533254B2 (en) | Volatile memory persistence during warm reboot in an optical transceiver | |
US7881615B2 (en) | Dynamic digital diagnostic alerts | |
KR100918389B1 (en) | Control Apparatus and Method based Software | |
US7493048B2 (en) | Transceiver with persistent logging mechanism | |
US7120179B2 (en) | Apparatus and method for setting AC bias point of an optical transmitter module in an optoelectronic transceiver | |
US7317743B2 (en) | Temperature and jitter compensation controller circuit and method for fiber optics device | |
CN111562552A (en) | Ground radar synchronous network master control device and control method | |
KR100508006B1 (en) | Transceiver integrated circuit and communication module | |
US7954358B2 (en) | Laser driver bias current calibration | |
CN100401087C (en) | Automatic testing device and method | |
CN102647229B (en) | XFP (10 Gigabit Small Form Factor Pluggable) interface optical module self-loop method and device | |
US7230961B2 (en) | Temperature and jitter compensation controller circuit and method for fiber optics device | |
US20060051099A1 (en) | Optical transceiver with off-transceiver logging mechanism | |
US20060002711A1 (en) | Filtering digital diagnostics information in an optical transceiver prior to reporting to host | |
US20050196171A1 (en) | Consistency checking over internal information in an optical transceiver | |
HK1107732B (en) | Integrated memory controller circuit for fiber optics transceiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20120916 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20120916 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |