[go: up one dir, main page]

KR100903902B1 - 변형 채널 영역을 갖는 비평면형 ｍｏｓ 구조 - Google Patents

변형 채널 영역을 갖는 비평면형 ｍｏｓ 구조 Download PDF

Info

Publication number
KR100903902B1
KR100903902B1 KR1020077016441A KR20077016441A KR100903902B1 KR 100903902 B1 KR100903902 B1 KR 100903902B1 KR 1020077016441 A KR1020077016441 A KR 1020077016441A KR 20077016441 A KR20077016441 A KR 20077016441A KR 100903902 B1 KR100903902 B1 KR 100903902B1
Authority
KR
South Korea
Prior art keywords
silicon
silicon germanium
germanium
film
strained
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020077016441A
Other languages
English (en)
Other versions
KR20070089743A (ko
Inventor
브라이언 도일
수만 다타
빈-이 진
로버트 차우
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20070089743A publication Critical patent/KR20070089743A/ko
Application granted granted Critical
Publication of KR100903902B1 publication Critical patent/KR100903902B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6748—Group IV materials, e.g. germanium or silicon carbide having a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/011—Manufacture or treatment comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10D86/215—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI comprising FinFETs

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

일 실시예는 변형 채널 영역을 갖는 비평면형 MOS 트랜지스터 구조이다. 비평면형 MOS 트랜지스터 구조, 특히 NMOS 3중 게이트 트랜지스터(NMOS tri-gate transistor)와 변형 채널의 이점의 결합은 비변형 채널을 갖는 비평면형 MOS 구조 또는 변형 채널을 포함하는 평면형 MOS 구조에 비해 소정의 게이트 길이, 폭에 대해 개선된 트랜지스터 구동 전류, 스위칭 속도, 및 감소된 누설 전류라는 이점들을 가져온다.
Figure R1020077016441
변형 채널, 비평면형 MOS 트랜지스터, 누설 전류, NMOS 3중 게이트 트랜지스터

Description

변형 채널 영역을 갖는 비평면형 ＭＯＳ 구조{NON-PLANAR MOS STRUCTURE WITH A STRAINED CHANNEL REGION}
본 발명의 실시예들은 트랜지스터 구조에 관련되고, 더 구체적으로는 변형 채널(strained channel)을 포함하는 비평면형 트랜지스터(non-planar transistor) 구조에 관련된다.
전통적인 평면형 MOS(metal oxide semiconductor) 트랜지스터 기술은 소정의 과거 트랜지스터의 특징들에 대한 기본적인 물리적 한계들에 이르고 있다. 무어의 법칙에 따르는 트랜지스터 성능의 계속된 개선을 지탱하기 위해서는, 대안적인 물질들, 공정 기술들, 및/또는 트랜지스터 구조를 필연적으로 채용해야 할 것이다.
그러한 패러다임 전환 중 하나는 비평면형 MOS 구조(non-planar MOS structure이다. 하나의 특정한 비평면형 MOS 구조는 비평면형 3중 게이트 트랜지스터(non-planar tri-gate transistor)이다. 3중 게이트 트랜지스터는 3차원 게이트 구조를 채용하여 전기 신호들이 트랜지스터 게이트의 상부를 따라 흐르고, 게이트의 양쪽 수직 측벽을 따라 흐를 수 있다. 게이트의 3면을 따르는 전도는, 평면형 MOS 구조에 비해 적은 기판 면적을 차지하면서 동시에 트랜지스터의 성능을 향상시키는데, 많은 개선점들 중에서, 보다 큰 구동 전류, 보다 빠른 스위칭 속도, 및 보다 짧은 게이트 길이를 가능케 한다. 3중 게이트 구조는 트랜지스터의 짧은 채널 특성들을 개선시킴으로써, 평면형 MOS 디바이스들의 축소시에 걸리기 쉬운 문제인 누설 전류의 양을 더 감소시킨다.
다른 패러다임 전환은 트랜지스터의 다양한 부분에 변형 반도체 물질을 사용하는 것을 수반한다. (특정한 응용에 따라) 반도체 격자에 인장(tensile) 또는 압축(compressive) 변형을 가하는 것은 변형 반도체 내의 캐리어 이동도(mobility)를 증가시킨다. 특히, NMOS 디바이스에 대해 반도체에 인장 변형을 가하는 것은 전자(즉, NMOS 디바이스 내의 주된 전하 캐리어)의 이동도를 증가시킨다. 그리고, 증가된 캐리어 이동도는 더 큰 구동 전류 및 대응하는 더 빠른 스위칭 속도를 가능하게 한다.
도 1: SOI(silicon on insulator) 기판의 단면도의 예시
도 2: 도 1의 기판 및 변형 실리콘 게르마늄(strained silicon germanium)과 스마트 컷 공정(Smart Cut process)을 위해 수소 주입된 실리콘
도 3: 변형 실리콘 게르마늄 및 실리콘의 스마트 컷 형성 이후의 도 2의 기판의 단면도의 예시
도 4: 이완된(relaxed) 실리콘 게르마늄을 형성하기 위한 어닐링 이후의 도 3의 기판의 단면도의 예시
도 5: 이완된 실리콘 게르마늄의 패터닝 이후의 도 4의 기판의 단면도의 예시
도 6: 이완된 실리콘 게르마늄 상의 변형 실리콘의 형성 이후의 도 5의 기판의 단면도의 예시
도 7: 변형 채널을 포함하는 비평면형 MOS 구조를 형성하기 위한 게이트 및 게이트 유전체의 형성 이후의 도 6의 기판의 단면도의 예시
도 8: 도 7의 기판의 사시도의 예시
도 9: 소스 및 드레인 영역들을 형성하기 위한 주입 이후의 도 8의 사시도의 예시
변형 채널 영역을 갖는 비평면형 MOS 트랜지스터 구조의 실시예들이 기술된다. 도면들에서 예시된 바와 같은 이러한 실시예들의 기술이 상세하게 참조될 것이다. 이러한 도면들과 관련하여 실시예들이 기술되지만, 본 명세서에서 개시된 도면들로 그들을 제한하려는 의도는 없다. 반대로, 첨부된 청구범위에 의해 정의되는 기술된 실시예들의 사상 및 범주 내의 모든 대안들, 수정들 및 동등물들을 포괄하려는 의도가 있다.
간단히 말해서, 일 실시예는 변형 채널 영역을 포함하는 비평면형 MOS 트랜지스터 구조이다. 비평면형 MOS 트랜지스터 구조, 특히 NMOS 3중 게이트 트랜지스터와, 변형 채널의 이점들과의 결합은, 비변형 채널을 갖는 비평면형 MOS 구조 또는 변형 채널을 포함하는 평면형 MOS 구조에 비해, 소정의 게이트 길이, 게이트 폭 및 동작 전압에 대해 개선된 트랜지스터 구동 전류, 스위칭 속도, 및 감소된 누설 전류라는 이점들을 가져온다.
도 1은 SOI 기판의 단면도를 예시한다. SOI 기판들은 많은 특징들 중에서, 불순물 층들(예를 들면, 평면형 MOS 구조의 불순물 도핑된 소스 및 드레인 영역들)과 기판 사이의 접합 캐패시턴스 층(junction capacitance layer)에서 나타나는 캐패시턴스를 감소시키는 것에 의해 트랜지스터 성능을 증가시킨다는 것이 본 기술분야의 당업자에게 잘 알려져 있다. 예를 들면, 일 실시예에서, 기판(100)은 실리콘을 포함한다. 기판(100) 위에 매립 산화물(101)이 존재한다. 일 실시예에서, 매립 산화물은 이산화규소(silicon dioxide)를 포함한다. 매립 산화물(101) 위에 실리콘(102)이 존재한다. 상업적으로 이용 가능한 SOI 기판들은 일반적으로 약 500Å 두께의 실리콘(102) 층들을 포함한다. 접합 캐패시턴스 영역을 더욱 감소시키기 위해, 일 실시예는 실리콘(102)을 약 20Å와 100Å 사이로 (예를 들어, 화학적 기계적 연마 또는 CMP에 의해) 평탄화하고 연마한다. 그러나, 본 기술분야에서 이해되는 것 같이, 기판(100), 매립 산화물(101) 및 실리콘(102)의 SOI 조합이 SIMOX(separation by implanted oxygen), BESOI(bonded and etched back SOI) 또는 BESOI 공정 전의 수소 주입(Smart Cut)에 의한 분리에 의해 준비될 수도 있다는 것이 이해되어야 한다.
도 2는 본 기술분야에서 잘 알려지고 SOITEC에 의해 개발된 실리콘(201)에 대한 각각의 스마트 컷 이동에 앞서 변형 실리콘 게르마늄(201) 및 실리콘(202)을 포함하는 도 1의 기판(100)의 단면도를 예시한다. 스마트 컷 방법의 특정한 적용은 도 2에 의해 예시된 바와 같은 거대한 희생 실리콘(202) 층을 포함하는 분리 기판으로서 실리콘(202) 상에 변형 실리콘 게르마늄(201)의 층을 성장시키는 것을 수반한다. 높은 도즈(dose)(즉, 1017/㎠)의 수소가 변형 실리콘 게르마늄(201) 근처의 실리콘(202) 또는 수소 주입(203)(실리콘(202) 내에 퇴적된 것으로 도시됨)에 의해 예시된 바와 같은 실리콘 게르마늄 층(201) 내의 깊이 중 하나로 주입된다. 실리콘(202) 및 변형 실리콘 게르마늄(201)으로 구성된 분리 기판이 매립 산화물(101) 및 실리콘(102)를 포함하는 기판(100)과 접촉된다. 특히, 실리콘(102) 및 변형 실리콘 게르마늄(201)의 표면은 고온 어닐링 후에 화학적 소수성 접합(chemical hydrophobic bonding)에 의해 결합된다. 달리 말하자면, 변형 실리콘 게르마늄(201)은 공유 결합력(covalent force)에 의해 실리콘(102)에 접합한다. 일 실시예에서, 어닐링은 약 800℃와 900℃ 사이에서 약 1시간 정도 진행된다. 어닐링은, 실리콘(202) 안의 높은 도즈의 수소 주입(203)에 기초하여, 심층의 약화된 실리콘(202) 층(in-depth weakened layer of silicon)을 더 생산한다. 실리콘(102)과 변형 실리콘 게르마늄(201) 사이의 접합력이 심층 수소 주입(203) 약화 실리콘(202) 영역이 지탱할 수 있는 것보다 강하기 때문에, 실리콘(202)(만약 수소 주입(203)이 실리콘 게르마늄(201)에 있다면 실리콘 게르마늄(201) 및 실리콘(202))의 희생 부분이 도 3에 의해 예시된 구조를 남기고 쪼개질 수 있다. 일 실시예에서, 남은 실리콘(202)(또는 실리콘 게르마늄(201))은 후속 공정 단계들에 대해 적합한 실리콘(202)(또는 실리콘 게르마늄(201)) 표면을 형성하기 위해 화학적 기계적으로 연마될 수 있다.
실리콘과 게르마늄은 동일한 격자 구조를 갖는다. 그러나 게르마늄의 격자 상수가 실리콘의 격자 상수보다 4.2% 더 크다(실리콘의 격자 상수가 5.43Å인 반면 게르마늄의 격자 상수는 5.66Å이다). 실리콘 게르마늄 합금 Si1 - xGex, x=0.0 ~ 1.0은, x가 0.0에서 1.0까지 증가함에 따라 격자 상수가 단조 증가한다. 아래에 놓인 실리콘 게르마늄 격자 구조가 얇게 퇴적된 실리콘 층의 격자를 구속하기 때문에, 실리콘 게르마늄 위에 실리콘 박층을 퇴적하는 것은, 보다 작은 실리콘 격자가 보다 큰 실리콘 게르마늄 격자와 정렬되기 때문에 인장 변형을 받는 실리콘 층을 생성한다. 유사하게, 얇은 실리콘 게르마늄 층이 압축 변형을 가지고 실리콘 층 상에 성장될 수 있다. 그러나, 변형 물질들의 퇴적된 층들이 두꺼워짐에 따라, 본래의 격자 구조로 이완하려는 경향이 있다.
도 4는 고온의, 오래 지속된 어닐링 이후의 도 3의 기판(100) 단면도를 예시한다. 일 실시예에서, 어닐링은 약 800℃와 1100℃ 사이에서 약 1초 내지 3시간 진행된다. 일 실시예의 어닐링에서, 온도가 약 1000℃이고 지속기간은 약 2시간이다. 고온으로, 오래 지속된 어닐링 동안, 변형 실리콘 게르마늄(201)의 게르마늄은 실리콘(102) 및 실리콘(202)으로 확산한다. 게르마늄이 변형 실리콘(201), 실리콘(102), 및 실리콘(202)에 걸쳐 거의 일정한 농도까지 확산했을 때, 이완된 실리콘 게르마늄(401)을 형성한다. 근처의 실리콘에 의해 더이상 압축 변형되지 않음에 따라, 이완된 실리콘 게르마늄(401)의 격자 상수는 이완된 실리콘 게르마늄(401)의 게르마늄 농도에 기초하여 증가한다. 일 실시예에서, 이완된 실리콘 게르마늄(401)은 약 5% 내지 80%의 게르마늄 농도 범위를 갖는다(즉, 약 5% 내지 80%의 실리콘 격자 위치들이 게르마늄에 의해 점유된다). 일 실시예에서, 이완된 실리콘 게르마늄(401)은 약 15%의 게르마늄 농도를 갖는다. 이완된 실리콘 게르마늄(401)은, 실리콘(102), 변형 실리콘 게르마늄(201), 실리콘(202), 또는 그들의 조합의 어닐링 전 도핑(pre-anneal doping)(또는 일 실시예에서, 별개의 이완된 실리콘 게르마늄(401) 도핑 공정)에 기초하여, 본 기술분야에서 알려진 임의의 p 도펀트로 p 도핑될 수 있다. 이완된 실리콘 게르마늄(401) 실시예의 p 도펀트 농도 레벨은 약 도핑되지 않은 상태와 6×1019/㎤ 사이일 수 있다. 일 실시예에서, 이완된 실리콘 게르마늄(401)의 p형 도펀트 농도 레벨은 약 1017/㎤이다.
도 5는 이완된 실리콘 게르마늄 핀(501)의 형성을 위한 이완된 실리콘 게르마늄(401)의 리소그래피 패터닝 이후의 도 4의 기판(100)의 단면도를 예시한다. 이완된 실리콘 게르마늄 핀(501)이 실리콘 게르마늄을 패터닝하기 위해 본 기술분야에서 알려진 임의의 방법으로 패터닝될 수 있다. 일 실시예에서, 이완된 실리콘 게르마늄 핀은 본 기술분야에서 알려진 임의의 건식 실리콘 식각 공정에 의해 패터닝된다. 리소그래피 패터닝 이후에, 일 실시예의 이완된 실리콘 게르마늄 핀(501)은, 리소그래피 패터닝이 실질적으로 이방성(anisotropic)이고 실질적으로 수직의 이완된 실리콘 게르마늄 핀(501) 측벽들을 생성하기 때문에 대략 사각형 단면을 갖는다. 다른 실시예에서, 예시되지는 않았으나, 이완된 실리콘 게르마늄 핀(501)은 그 상부 표면이 매립 산화물(101) 근처의 밑면보다 적은 측면 거리에 걸쳐 있는 실질적으로 사다리꼴 단면을 갖는다. 실질적으로 사각형인 실시예 및 실질적으로 사다리꼴인 실시예 둘 다에서, 이완된 실리콘 게르마늄 핀(501)은 그 폭 및 높이의 크기가 트랜지스터 게이트 길이의 약 25%와 100% 사이인 상부 및 2개의 측벽을 포함하고, 실질적으로 키가 크고 폭이 좁은 형상에서 실질적으로 키가 작고 폭이 넓은 형상까지 임의의 형상일 수 있다. 다른 실시예에서, 역시 예시되지 않았지만, 이완된 실리콘 게르마늄 핀(501)은 부가적인 측벽들을 포함할 수 있거나 또는 실질적으로 반구형일 수 있는 다른 기하학적 단면들을 갖는다.
도 6은 변형 실리콘(601)의 퇴적 이후의 도 5의 기판(100)의 단면을 예시한다. 위에서 언급한 바와 같이, 이완된 실리콘 게르마늄 핀(501)의 격자 상수는 실리콘의 격자 상수보다 크다. 실리콘의 박층이 이완된 실리콘 게르마늄 핀(501) 위에 형성되었을 때, 그 실리콘이 충분히 작은 두께를 갖는다면, 실리콘 격자는 이완된 실리콘 게르마늄 핀(501) 격자와 정렬되어 변형 실리콘(601)을 형성한다. 이완된 실리콘 게르마늄 핀(501) 격자 상수가 실리콘의 격자 상수보다 크기 때문에, 후속하여 형성된 변형 실리콘(601)은, 보다 작은 실리콘 격자들이 이완된 실리콘 게르마늄 핀(501) 격자에 따르도록 늘어나기 때문에, 인장 변형을 나타낸다. 언급되었듯이, 인장 변형은 일 실시예의 비평면형 MOS 트랜지스터의 채널 영역을 이루는 변형 실리콘(601) 내의 캐리어 이동도를 증가시킨다.
변형 실리콘(601)은 결정질 실리콘(crystalline silicon)을 퇴적하는 본 기술분야에서 알려진 임의의 방법에 의해 퇴적될 수 있다. 일 실시예에서, 실리콘이 이완된 실리콘 게르마늄 핀(501) 표면 상에서만 성장하고 이완된 실리콘 게르마늄(501)을 패터닝하는 동안 노출된 매립 산화물(101) 표면 상에서는 성장하지 않도록 선택적 에피택시(selective epitaxy)를 이용하여 변형 실리콘(601)이 퇴적된다. 예를 들면, 일 실시예에서 일 실시예의 저압 화학 기상 증착 공정(low pressure chemical vapor deposition process)은 실리콘 소스로서 실란(SiH4), 디실란(Si2H4), 디클로롤 실란(dichlorol silane)(SiH2Cl2), 트리클로롤 실란(trichlorol silane)(SiHCl3) 및 선택적 성장을 위한 식각 기체(etching gas)로서 HCL을 이용한다. 일 실시예에서, 증착 챔버의 압력은 약 500 밀리토르와 500 토르 사이이고, 기판(100)의 온도는 약 400℃와 1100℃ 사이이고, 전체 전구체(precursor) 기체 플로우 레이트는 약 10sccm과 1000sccm 사이이다. 증착 조건들이 증착 챔버의 크기에 따라 변할 수 있다는 것을 이해해야 한다. 또한 에피택셜 퇴적이 실질적으로 단결정 변형 실리콘(601)을 형성한다는 것을 더 이해해야 한다.
일 실시예에서, 변형 실리콘(601)이 p형 도펀트로 도핑된다. 일 실시예에서 변형 실리콘(601)의 p형 도펀트 농도 레벨은 약 도핑되지 않은 상태에서 6×1019/㎤까지의 범위이다. 변형 실리콘(601)이 본 기술분야에서 알려진 임의의 도핑 방법으로 도핑될 수 있다는 것을 이해해야 한다. 특히, 변형 실리콘(601)은 일 실시예의 저압 화학 증착 공정에 도펀트 전구체들을 포함함으로써 증착 동안 인시추(in situ)로 도핑될 수 있다. 변형 실리콘(601)은 대안적으로 아웃 확산(out diffusion) 또는 주입에 의해 도핑될 수 있다.
언급된 바와 같이, 일 실시예의 이완된 실리콘 게르마늄 핀(501)의 단면도는 상부 및 2개의 측벽을 가진다. 변형 실리콘(601)이 이완된 실리콘 게르마늄 핀(501)의 상부 및 양쪽 측벽 상에 각 표면에 대해 실질적으로 균일한 두께를 가지고 퇴적된다는 것에 주목하는 것이 중요하다. 일 실시예의 상부 및 측벽들 상의 변형 실리콘(601)은 약 2㎚와 10㎚ 사이의 실질적으로 균일한 두께를 갖는다. 일 실시예에서, 변형 실리콘(601) 두께는 약 4㎚와 5㎚ 사이이다. 일 실시예에서, 본 기술분야에서 이해되는 것과 같이, 변형 실리콘(601) 두께는 깊이 공핍된(deep depleted) 또는 완전히 공핍된(fully depleted) 채널 조건들을 허용한다.
도 7은 비평면형의, 3중 게이트 트랜지스터 단면을 예시하기 위해 게이트 유전체(701) 및 게이트(702)의 퇴적 이후의 도 6의 기판(100)의 단면을 예시한다. 일 실시예에서, 게이트 유전체(701)는 이산화규소를 포함한다. 다른 실시예에서, 게이트 유전체(701)는 하프늄 산화물(hafnium oxide), 하프늄 실리케이트(hafnium silicate), 란타늄 산화물(lanthanum oxide), 란타늄 알루미네이트(lanthanum aluminate), 지르코늄 산화물(zirconium oxide), 지르코늄 실리케이트(zirconium silicate), 탄탈륨 산화물(tantalum oxide), 티타늄 산화물(titanium oxide), 바륨 스트론튬 티타네이트(barium strontium titanate), 바륨 티타네이트(barium titanate), 스트론튬 티타네이트(strontium titanate), 이트륨 산화물(yttrium oxide), 알루미늄 산화물(aluminum oxide), 납 스칸듐 탄타네이트(lead scandium tantanate), 또는 납 아연 니오베이트(lead zinc niobate) 같은 높은 유전 상수 물질(high dielectric constant material)을 포함한다. 게이트 유전체(701)는 게이트 유전체(701) 물질을 퇴적하는 본 기술 분야에서 알려진 임의의 방법에 의해 퇴적될 수 있다.
일 실시예에서, 게이트 유전체(701) 퇴적은 블랭킷 퇴적(blanket deposition)이다. 게이트 유전체(701)의 퇴적 후에, 게이트(702)가 퇴적된다. 일 실시예에서 게이트(702)는 폴리실리콘, 고 유전상수 게이트 유전체(701) 계면에서 금속 층을 갖는 폴리실리콘, 또는 완전한 금속 게이트를 포함한다. 일 실시예에서, 게이트(702) 퇴적은 블랭킷 퇴적이다. 게이트 유전체(701) 및 게이트(702) 퇴적이 블랭킷 퇴적인 실시예에서, 각각은 이후에 일 실시예의 3중 게이트 비평면형 트랜지스터의 소스 및 드레인을 형성할 변형 실리콘(601)의 영역들을 노출하도록 식각된다. 주목할 것은 일 실시예의 게이트(702) 및 아래에 놓인 게이트 유전체(701)가 이완된 실리콘 게르마늄 핀 위에 형성된 변형 실리콘(601)을 포함하여 이완된 실리콘 게르마늄 핀(501)의 모든 면들(일 실시예에서, 상부 및 양쪽 측벽) 위로 연장한다는 것이다.
대안적인 실시예(예시 안됨)에서, 게이트(702)는 이완된 실리콘 게르마늄 핀(501)의 측벽 근처에만 존재할 뿐이고 이완된 실리콘 게르마늄 핀(501)의 상부를 가로질러 연장하지는 않는다. 변형 실리콘(601)은 이완된 실리콘 게르마늄 핀(501)의 노출된 표면 전체(즉, 상부 및 양쪽 측벽) 위에 형성될 수 있거나 또는 실리콘 게르마늄 핀(501)의 2개의 측벽 상에만 형성될 수 있다. 유사하게, 게이트 유전체(701)가 이완된 실리콘 게르마늄 핀(501) 위에 형성된 변형 실리콘(601)의 노출된 표면 전체(즉, 상부 및 양쪽 측벽) 위에 형성될 수 있거나 또는 변형 실리콘(601)의 2개의 측벽 상에만 형성될 수 있다. 그러한 구성의 경우, 일 실시예의 비평면형 트랜지스터는 변형 실리콘(601) 채널 영역들을 포함하는 FinFET와 유사하다.
도 8은 매립 산화물(101), 이완된 실리콘 게르마늄 핀(501), 변형 실리콘 실리콘(601), 게이트 유전체(701) 및 게이트(702)를 포함하는 도 7의 기판(100)의 사시도의 예시이다. 일 실시예에서, 게이트 유전체(701) 및 게이트(702)의 블랭킷 퇴적물이 상술된 바와 같이 이완된 실리콘 게르마늄 핀(501)을 노출시키도록 식각되었다. 하나의 이완된 실리콘 게르마늄 핀(501)이 다수의 게이트(702)에 대해 동작하고 하나의 게이트(702)가 다수의 이완된 실리콘 게르마늄 핀(501)과 함께 동작하여 비평면형, 3중 게이트 MOS 트랜지스터들의 어레이(array)를 생성할 수 있다는 것을 이해해야 한다.
도 9는 소스(902) 및 드레인(903)을 형성하기 위한 주입(901)을 포함하는 도 8의 사시도의 예시이다. MOS 트랜지스터에 대한 소스 및 드레인을 형성하기 위한 기술분야에서 잘 알려졌듯이, 주입(예를 들어, NMOS 디바이스를 위한 n형 도펀트 주입)(901)은 후속 제작된 금속 컨택트들과 함께 소스(902)와 드레인(903) 사이의 컨택트 비저항을 더욱 감소시켜 일 실시예의 비평면형, 3중 게이트 MOS 트랜지스터의 성능을 개선시킨다.
일 실시예의 결과 구조물은 변형 실리콘(601) 채널을 포함하는 비평면형, 3중 게이트 MOS 트랜지스터이다. 언급된 바와 같이, 변형 실리콘(601) 격자 상의 인장 변형은 변형 실리콘(601) 격자 내의 전자 및 홀 이동도를 증가시켜 개선된 성능 특성들을 갖는 NMOS 디바이스를 제작한다. 또한, 일 실시예에서, 변형 실리콘(601) 두께는 NMOS 디바이스가 오프 상태(즉, 게이트 전압이 0인 인핸스먼트 모드)일 때 누설 전류를 완화하기 위한 깊이 공핍된 또는 완전히 공핍된 채널 조건들을 허용한다.
본 기술분야의 당업자는 본 실시예가 비평면형 MOS 트랜지스터 구조와 변형 채널 물질을 결합시켜 트랜지스터 성능을 개선할 수 있다는 것을 인식할 것이다.

Claims (30)

  1. 기판 상에 형성되고 상기 기판과 전기적으로 분리된, 상부 및 2개의 측벽을 갖는 실리콘 게르마늄 바디(body);
    상기 실리콘 게르마늄 바디의 상기 측벽들 상에 형성된 도핑된 변형 실리콘 막(doped strained silicon film);
    상기 도핑된 변형 실리콘 막 상에 형성된 게이트 유전체;
    상기 게이트 유전체 상에 형성된 게이트; 및
    상기 변형 실리콘에 형성된 소스 및 드레인
    을 포함하는 비평면형 트랜지스터(non-planar transistor).
  2. 제1항에 있어서,
    상기 실리콘 게르마늄 바디는 5%와 80% 사이의 게르마늄 농도를 포함하는 비평면형 트랜지스터.
  3. 제2항에 있어서,
    상기 실리콘 게르마늄 바디는 15%의 게르마늄 농도를 포함하는 비평면형 트랜지스터.
  4. 제1항에 있어서,
    상기 게이트 유전체는 이산화규소(silicon dioxide), 하프늄 산화물(hafnium oxide), 하프늄 실리케이트(hafnium silicate), 란타늄 산화물(lanthanum oxide), 란타늄 알루미네이트(lanthanum aluminate), 지르코늄 산화물(zirconium oxide), 지르코늄 실리케이트(zirconium silicate), 탄탈륨 산화물(tantalum oxide), 티타늄 산화물(titanium oxide), 바륨 스트론튬 티타네이트(barium strontium titanate), 바륨 티타네이트(barium titanate), 스트론튬 티타네이트(strontium titanate), 이트륨 산화물(yttrium oxide), 알루미늄 산화물(aluminum oxide), 납 스칸듐 탄타네이트(lead scandium tantanate), 및 납 아연 니오베이트(lead zinc niobate)를 포함하는 군에서 선택된 물질을 포함하는 비평면형 트랜지스터.
  5. 제1항에 있어서,
    상기 게이트는 폴리실리콘(polysilicon), 금속, 및 그들의 조합을 포함하는 군에서 선택된 물질을 포함하는 비평면형 트랜지스터.
  6. 제1항에 있어서,
    상기 실리콘 게르마늄 바디는 실질적으로 사각형 단면을 갖고 상기 도핑된 변형 실리콘 막이 상기 실리콘 게르마늄 바디의 상기 상부 및 양쪽 측벽 상에 형성된 비평면형 트랜지스터.
  7. 제1항에 있어서,
    상기 실리콘 게르마늄 바디는 실질적으로 사다리꼴 단면을 갖고 상기 도핑된 변형 실리콘 막이 상기 실리콘 게르마늄 바디의 상기 상부 및 양쪽 측벽 상에 형성된 비평면형 트랜지스터.
  8. 제1항에 있어서,
    상기 도핑된 변형 실리콘 막은 2㎚와 10㎚ 사이의 두께를 갖는 비평면형 트랜지스터.
  9. 제8항에 있어서,
    상기 도핑된 변형 실리콘 막은 4㎚와 5㎚ 사이의 두께를 갖는 비평면형 트랜지스터.
  10. 상부 표면 및 2개의 측벽 표면을 포함하는, 절연체 상에 형성된 실리콘 게르마늄 핀(fin);
    상기 실리콘 게르마늄 핀의 상기 상부 표면 및 2개의 측벽 표면 상에 형성된 도핑된 변형 실리콘 막;
    상기 도핑된 변형 실리콘 막 상에 형성된 게이트 유전체;
    게이트가 상기 실리콘 게르마늄 핀의 상기 상부 표면 위로 연장하는, 상기 게이트 유전체 상에 형성된 상기 게이트; 및
    상기 변형 실리콘 막에 형성된 소스 및 드레인
    을 포함하는 3중 게이트 트랜지스터(tri-gate transistor).
  11. 제10항에 있어서,
    상기 실리콘 게르마늄 핀은 5%와 80% 사이의 게르마늄 농도를 포함하는 3중 게이트 트랜지스터.
  12. 제11항에 있어서,
    상기 실리콘 게르마늄 핀은 15%의 게르마늄 농도를 포함하는 3중 게이트 트랜지스터.
  13. 제10항에 있어서,
    상기 변형 실리콘 막은 2㎚와 10㎚ 사이의 두께를 갖는 3중 게이트 트랜지스터.
  14. 제13항에 있어서,
    상기 변형 실리콘 막은 4㎚와 5㎚ 사이의 두께를 갖는 3중 게이트 트랜지스터.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제10항에 있어서,
    상기 실리콘 게르마늄 핀은 도핑된 3중 게이트 트랜지스터.
  21. 제20항에 있어서,
    상기 실리콘 게르마늄 핀은 거의 도핑되지 않은 상태와 6×1019/㎤ 사이의 p-도펀트 농도로 도핑된 3중 게이트 트랜지스터.
  22. 제10항에 있어서,
    상기 변형 실리콘은 거의 도핑되지 않은 상태와 6×1019/㎤ 사이의 p-도펀트 농도로 도핑된 3중 게이트 트랜지스터.
  23. 기판 상에 형성되고 상기 기판과 전기적으로 분리되며 상부 및 2개의 측벽을 갖는 실리콘 게르마늄 바디 - 상기 실리콘 게르마늄 바디는 실리콘 층과 상호 확산된 실리콘 게르마늄 층을 포함하여 상기 실리콘 층이 실질적으로 균일한 게르마늄 농도를 가짐 - ;
    상기 실리콘 게르마늄 바디의 상기 측벽들 상에 형성된 변형 실리콘 막;
    상기 도핑된 변형 실리콘 막 상에 형성된 게이트 유전체;
    상기 게이트 유전체 상에 형성된 게이트; 및
    상기 도핑된 변형 실리콘 막에 형성된 소스 및 드레인
    을 포함하는 비평면형 트랜지스터.
  24. 제23항에 있어서,
    상기 실리콘 게르마늄 바디는 실질적으로 사각형인 단면을 갖고 상기 변형 실리콘 막이 상기 실리콘 게르마늄 바디의 상기 상부 및 양쪽 측벽 상에 형성되는 비평면형 트랜지스터.
  25. 제23항에 있어서,
    상기 실리콘 게르마늄 바디는 도핑된 비평면형 트랜지스터.
  26. 제25항에 있어서,
    상기 실리콘 게르마늄 바디는 거의 도핑되지 않은 상태와 6×1019/㎤ 사이의 p-도펀트 농도로 도핑된 비평면형 트랜지스터.
  27. 제23항에 있어서,
    상기 변형 실리콘 막은 도핑된 비평면형 트랜지스터.
  28. 절연 기판 상에 실리콘 막을 제공하는 단계;
    실리콘 기판 상에 실리콘 게르마늄 막을 성장시키는 단계;
    상기 절연 기판의 상기 실리콘 막에 상기 실리콘 게르마늄 막을 부착하는 단계;
    상기 실리콘 기판의 일부를 제거하여 상기 절연 웨이퍼 상의 상기 실리콘 게르마늄 막 상의 상기 실리콘 기판으로부터의 실리콘 층을 남기는 단계;
    상기 절연 기판을 어닐링함으로써 상기 실리콘 게르마늄 막으로부터의 게르마늄을 상기 절연 기판 상의 상기 실리콘 막으로 그리고 상기 실리콘 기판으로부터의 상기 실리콘 층으로 확산시켜, 상기 절연 기판 상의 상기 실리콘 막, 상기 실리콘 기판으로부터의 상기 실리콘 층, 및 상기 실리콘 게르마늄 막으로부터 이완된 실리콘 게르마늄 막을 형성하는 단계;
    상기 이완된 실리콘 게르마늄 막으로부터 상부 표면 및 2개의 측벽 표면을 갖는 핀을 형성하는 단계;
    상기 핀의 상기 상부 표면 및 상기 측벽들 상에 변형 실리콘 층을 형성하는 단계;
    상기 변형 실리콘 층 상에 게이트 유전체 층을 형성하는 단계; 및
    상기 게이트 유전체 상에 게이트 전극을 형성하는 단계
    를 포함하는 방법.
  29. 제28항에 있어서,
    상기 어닐링은 상기 이완된 실리콘 게르마늄 막에서 실질적으로 균일한 게르마늄의 조성을 제공하는 방법.
  30. 제28항에 있어서,
    상기 변형 실리콘 막은 도핑된 방법.
KR1020077016441A 2005-01-18 2006-01-04 변형 채널 영역을 갖는 비평면형 ｍｏｓ 구조 Expired - Fee Related KR100903902B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/039,197 2005-01-18
US11/039,197 US7193279B2 (en) 2005-01-18 2005-01-18 Non-planar MOS structure with a strained channel region

Publications (2)

Publication Number Publication Date
KR20070089743A KR20070089743A (ko) 2007-08-31
KR100903902B1 true KR100903902B1 (ko) 2009-06-19

Family

ID=36295351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077016441A Expired - Fee Related KR100903902B1 (ko) 2005-01-18 2006-01-04 변형 채널 영역을 갖는 비평면형 ｍｏｓ 구조

Country Status (8)

Country Link
US (2) US7193279B2 (ko)
JP (1) JP5408880B2 (ko)
KR (1) KR100903902B1 (ko)
CN (1) CN101142688B (ko)
DE (1) DE112006000229B4 (ko)
GB (1) GB2437867B (ko)
TW (1) TWI309091B (ko)
WO (1) WO2006078469A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101089659B1 (ko) 2009-06-03 2011-12-06 서울대학교산학협력단 돌출된 바디를 저장노드로 하는 메모리 셀 및 그 제조방법

Families Citing this family (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
KR100625175B1 (ko) * 2004-05-25 2006-09-20 삼성전자주식회사 채널층을 갖는 반도체 장치 및 이를 제조하는 방법
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7470951B2 (en) * 2005-01-31 2008-12-30 Freescale Semiconductor, Inc. Hybrid-FET and its application as SRAM
FR2881877B1 (fr) * 2005-02-04 2007-08-31 Soitec Silicon On Insulator Transistor a effet de champ multi-grille a canal multi-couche
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7538351B2 (en) * 2005-03-23 2009-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an SOI structure with improved carrier mobility and ESD protection
FR2885733B1 (fr) * 2005-05-16 2008-03-07 St Microelectronics Crolles 2 Structure de transistor a trois grilles
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7960791B2 (en) * 2005-06-24 2011-06-14 International Business Machines Corporation Dense pitch bulk FinFET process by selective EPI and etch
US7400031B2 (en) * 2005-09-19 2008-07-15 International Business Machines Corporation Asymmetrically stressed CMOS FinFET
US8513066B2 (en) * 2005-10-25 2013-08-20 Freescale Semiconductor, Inc. Method of making an inverted-T channel transistor
US7452768B2 (en) * 2005-10-25 2008-11-18 Freescale Semiconductor, Inc. Multiple device types including an inverted-T channel transistor and method therefor
US7575975B2 (en) * 2005-10-31 2009-08-18 Freescale Semiconductor, Inc. Method for forming a planar and vertical semiconductor structure having a strained semiconductor layer
US7615806B2 (en) 2005-10-31 2009-11-10 Freescale Semiconductor, Inc. Method for forming a semiconductor structure and structure thereof
US7341916B2 (en) * 2005-11-10 2008-03-11 Atmel Corporation Self-aligned nanometer-level transistor defined without lithography
KR100734304B1 (ko) * 2006-01-16 2007-07-02 삼성전자주식회사 트랜지스터의 제조방법
DE602006019940D1 (de) * 2006-03-06 2011-03-17 St Microelectronics Crolles 2 Herstellung eines flachen leitenden Kanals aus SiGe
JP2007299951A (ja) * 2006-04-28 2007-11-15 Toshiba Corp 半導体装置およびその製造方法
US7648853B2 (en) * 2006-07-11 2010-01-19 Asm America, Inc. Dual channel heterostructure
US7999251B2 (en) * 2006-09-11 2011-08-16 International Business Machines Corporation Nanowire MOSFET with doped epitaxial contacts for source and drain
US7452758B2 (en) * 2007-03-14 2008-11-18 International Business Machines Corporation Process for making FinFET device with body contact and buried oxide junction isolation
US7821061B2 (en) * 2007-03-29 2010-10-26 Intel Corporation Silicon germanium and germanium multigate and nanowire structures for logic and multilevel memory applications
US7932542B2 (en) * 2007-09-24 2011-04-26 Infineon Technologies Ag Method of fabricating an integrated circuit with stress enhancement
CN100570823C (zh) * 2007-11-06 2009-12-16 清华大学 一种使用缩颈外延获得低位错密度外延薄膜的方法
US7629643B2 (en) * 2007-11-30 2009-12-08 Intel Corporation Independent n-tips for multi-gate transistors
KR100920047B1 (ko) * 2007-12-20 2009-10-07 주식회사 하이닉스반도체 수직형 트랜지스터 및 그의 형성방법
US8278687B2 (en) * 2008-03-28 2012-10-02 Intel Corporation Semiconductor heterostructures to reduce short channel effects
US8129749B2 (en) * 2008-03-28 2012-03-06 Intel Corporation Double quantum well structures for transistors
KR101505494B1 (ko) * 2008-04-30 2015-03-24 한양대학교 산학협력단 무 커패시터 메모리 소자
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8053838B2 (en) * 2008-06-26 2011-11-08 International Business Machines Corporation Structures, fabrication methods, design structures for strained fin field effect transistors (FinFets)
US7833891B2 (en) * 2008-07-23 2010-11-16 International Business Machines Corporation Semiconductor device manufacturing method using oxygen diffusion barrier layer between buried oxide layer and high K dielectric layer
US7884354B2 (en) * 2008-07-31 2011-02-08 Intel Corporation Germanium on insulator (GOI) semiconductor substrates
US7979836B2 (en) * 2008-08-15 2011-07-12 International Business Machines Corporation Split-gate DRAM with MuGFET, design structure, and method of manufacture
US7781283B2 (en) * 2008-08-15 2010-08-24 International Business Machines Corporation Split-gate DRAM with MuGFET, design structure, and method of manufacture
US8237195B2 (en) * 2008-09-29 2012-08-07 Fairchild Semiconductor Corporation Power MOSFET having a strained channel in a semiconductor heterostructure on metal substrate
US8184472B2 (en) * 2009-03-13 2012-05-22 International Business Machines Corporation Split-gate DRAM with lateral control-gate MuGFET
JP5645368B2 (ja) * 2009-04-14 2014-12-24 株式会社日立製作所 半導体装置およびその製造方法
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
WO2011041110A1 (en) * 2009-09-30 2011-04-07 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8021949B2 (en) * 2009-12-01 2011-09-20 International Business Machines Corporation Method and structure for forming finFETs with multiple doping regions on a same chip
US8440998B2 (en) 2009-12-21 2013-05-14 Intel Corporation Increasing carrier injection velocity for integrated circuit devices
US8633470B2 (en) * 2009-12-23 2014-01-21 Intel Corporation Techniques and configurations to impart strain to integrated circuit devices
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
CN102468303B (zh) * 2010-11-10 2015-05-13 中国科学院微电子研究所 半导体存储单元、器件及其制备方法
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
TWI499006B (zh) * 2011-10-07 2015-09-01 Etron Technology Inc 動態記憶體結構
CN103137671B (zh) * 2011-12-02 2015-06-24 中芯国际集成电路制造(上海)有限公司 多栅极场效应晶体管及其制作方法
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
KR101835655B1 (ko) 2012-03-06 2018-03-07 삼성전자주식회사 핀 전계 효과 트랜지스터 및 이의 제조 방법
US8872284B2 (en) * 2012-03-20 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with metal gate stressor
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
CN103367432B (zh) * 2012-03-31 2016-02-03 中芯国际集成电路制造(上海)有限公司 多栅极场效应晶体管及其制造方法
CN103515209B (zh) * 2012-06-19 2017-07-14 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN103515420B (zh) * 2012-06-26 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US9136383B2 (en) 2012-08-09 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9817928B2 (en) 2012-08-31 2017-11-14 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9190346B2 (en) 2012-08-31 2015-11-17 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
US9431068B2 (en) 2012-10-31 2016-08-30 Mie Fujitsu Semiconductor Limited Dynamic random access memory (DRAM) with low variation transistor peripheral circuits
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US8847324B2 (en) * 2012-12-17 2014-09-30 Synopsys, Inc. Increasing ION /IOFF ratio in FinFETs and nano-wires
US9379018B2 (en) 2012-12-17 2016-06-28 Synopsys, Inc. Increasing Ion/Ioff ratio in FinFETs and nano-wires
US8957476B2 (en) * 2012-12-20 2015-02-17 Intel Corporation Conversion of thin transistor elements from silicon to silicon germanium
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
CN103915483B (zh) * 2012-12-28 2019-06-14 瑞萨电子株式会社 具有被改造以减少漏电流的沟道芯部的场效应晶体管及制作方法
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US8951870B2 (en) 2013-03-14 2015-02-10 International Business Machines Corporation Forming strained and relaxed silicon and silicon germanium fins on the same wafer
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
GB2549911A (en) * 2013-06-26 2017-11-01 Intel Corp Conversion of thin transistor elements from silicon to silicon germanium
CN103413828A (zh) * 2013-07-18 2013-11-27 清华大学 多边形沟道层多栅结构隧穿晶体管及其形成方法
US8952420B1 (en) * 2013-07-29 2015-02-10 Stmicroelectronics, Inc. Method to induce strain in 3-D microfabricated structures
US9496397B2 (en) 2013-08-20 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. FinFet device with channel epitaxial region
US8951850B1 (en) 2013-08-21 2015-02-10 International Business Machines Corporation FinFET formed over dielectric
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9099559B2 (en) 2013-09-16 2015-08-04 Stmicroelectronics, Inc. Method to induce strain in finFET channels from an adjacent region
JP6235325B2 (ja) * 2013-12-10 2017-11-22 株式会社東芝 電界効果トランジスタ及びその製造方法、半導体デバイス及びその製造方法
KR102145262B1 (ko) * 2013-12-16 2020-08-18 인텔 코포레이션 반도체 디바이스를 위한 듀얼 스트레인된 클래딩층
US9196710B2 (en) * 2014-02-11 2015-11-24 GlobalFoundries, Inc. Integrated circuits with relaxed silicon / germanium fins
US20150255555A1 (en) * 2014-03-05 2015-09-10 Globalfoundries Inc. Methods of forming a non-planar ultra-thin body device
US9985030B2 (en) 2014-04-07 2018-05-29 International Business Machines Corporation FinFET semiconductor device having integrated SiGe fin
US9443963B2 (en) 2014-04-07 2016-09-13 International Business Machines Corporation SiGe FinFET with improved junction doping control
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
KR101628197B1 (ko) 2014-08-22 2016-06-09 삼성전자주식회사 반도체 소자의 제조 방법
KR102255174B1 (ko) * 2014-10-10 2021-05-24 삼성전자주식회사 활성 영역을 갖는 반도체 소자 및 그 형성 방법
WO2016060337A1 (ko) * 2014-10-13 2016-04-21 한국과학기술원 전계 효과 트랜지스터의 제조 방법
US9614057B2 (en) * 2014-12-30 2017-04-04 International Business Machines Corporation Enriched, high mobility strained fin having bottom dielectric isolation
US9543323B2 (en) * 2015-01-13 2017-01-10 International Business Machines Corporation Strain release in PFET regions
KR102310080B1 (ko) * 2015-03-02 2021-10-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9954107B2 (en) 2015-05-05 2018-04-24 International Business Machines Corporation Strained FinFET source drain isolation
US9607901B2 (en) * 2015-05-06 2017-03-28 Stmicroelectronics, Inc. Integrated tensile strained silicon NFET and compressive strained silicon-germanium PFET implemented in FINFET technology
FR3036847A1 (fr) * 2015-05-27 2016-12-02 St Microelectronics Crolles 2 Sas Procede de realisation de transistors mos a largeur de canal augmentee, a partir d'un substrat de type soi, en particulier fdsoi, et circuit integre correspondant
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US9680018B2 (en) * 2015-09-21 2017-06-13 International Business Machines Corporation Method of forming high-germanium content silicon germanium alloy fins on insulator
US9601385B1 (en) * 2016-01-27 2017-03-21 International Business Machines Corporation Method of making a dual strained channel semiconductor device
US9748404B1 (en) * 2016-02-29 2017-08-29 International Business Machines Corporation Method for fabricating a semiconductor device including gate-to-bulk substrate isolation
US9871139B2 (en) * 2016-05-23 2018-01-16 Samsung Electronics Co., Ltd. Sacrificial epitaxial gate stressors
CN108010880A (zh) * 2016-10-31 2018-05-08 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10692973B2 (en) * 2017-04-01 2020-06-23 Intel Corporation Germanium-rich channel transistors including one or more dopant diffusion barrier elements
US20220102580A1 (en) * 2019-01-16 2022-03-31 The Regents Of The University Of California Wafer bonding for embedding active regions with relaxed nanofeatures
CN111509048A (zh) * 2020-04-28 2020-08-07 上海华力集成电路制造有限公司 N型鳍式晶体管及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227036A1 (en) * 2002-02-22 2003-12-11 Naoharu Sugiyama Semiconductor device
US20040061178A1 (en) * 2002-09-30 2004-04-01 Advanced Micro Devices Inc. Finfet having improved carrier mobility and method of its formation

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346834A (en) * 1988-11-21 1994-09-13 Hitachi, Ltd. Method for manufacturing a semiconductor device and a semiconductor memory device
KR930003790B1 (ko) * 1990-07-02 1993-05-10 삼성전자 주식회사 반도체 장치의 캐패시터용 유전체
JP3202223B2 (ja) * 1990-11-27 2001-08-27 日本電気株式会社 トランジスタの製造方法
US5292670A (en) * 1991-06-10 1994-03-08 Texas Instruments Incorporated Sidewall doping technique for SOI transistors
JP2572003B2 (ja) * 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JPH0793441B2 (ja) * 1992-04-24 1995-10-09 ヒュンダイ エレクトロニクス インダストリーズ カンパニー リミテッド 薄膜トランジスタ及びその製造方法
JPH0750421A (ja) 1993-05-06 1995-02-21 Siemens Ag Ｍｏｓ形電界効果トランジスタ
US6730549B1 (en) * 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
JP3460863B2 (ja) * 1993-09-17 2003-10-27 三菱電機株式会社 半導体装置の製造方法
GB2295488B (en) * 1994-11-24 1996-11-20 Toshiba Cambridge Res Center Semiconductor device
US5716879A (en) * 1994-12-15 1998-02-10 Goldstar Electron Company, Ltd. Method of making a thin film transistor
US5658806A (en) 1995-10-26 1997-08-19 National Science Council Method for fabricating thin-film transistor with bottom-gate or dual-gate configuration
JP3376211B2 (ja) * 1996-05-29 2003-02-10 株式会社東芝 半導体装置、半導体基板の製造方法及び半導体装置の製造方法
US5817560A (en) * 1996-09-12 1998-10-06 Advanced Micro Devices, Inc. Ultra short trench transistors and process for making same
US5827769A (en) * 1996-11-20 1998-10-27 Intel Corporation Method for fabricating a transistor with increased hot carrier resistance by nitridizing and annealing the sidewall oxide of the gate electrode
JPH1140811A (ja) * 1997-07-22 1999-02-12 Hitachi Ltd 半導体装置およびその製造方法
US5963817A (en) * 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation
US6351040B1 (en) * 1998-01-22 2002-02-26 Micron Technology, Inc. Method and apparatus for implementing selected functionality on an integrated circuit device
US6097065A (en) * 1998-03-30 2000-08-01 Micron Technology, Inc. Circuits and methods for dual-gated transistors
US6380558B1 (en) * 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6252284B1 (en) * 1999-12-09 2001-06-26 International Business Machines Corporation Planarized silicon fin device
WO2001062436A1 (fr) * 2000-02-23 2001-08-30 Shin-Etsu Handotai Co., Ltd. Procede et appareil permettant de polir une partie circulaire exterieure a chanfrein d'une tranche
US6483156B1 (en) * 2000-03-16 2002-11-19 International Business Machines Corporation Double planar gated SOI MOSFET structure
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6562665B1 (en) * 2000-10-16 2003-05-13 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with a recess in a semiconductor pillar in SOI technology
US7163864B1 (en) 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6716684B1 (en) * 2000-11-13 2004-04-06 Advanced Micro Devices, Inc. Method of making a self-aligned triple gate silicon-on-insulator device
US6396108B1 (en) * 2000-11-13 2002-05-28 Advanced Micro Devices, Inc. Self-aligned double gate silicon-on-insulator (SOI) device
WO2002043151A1 (fr) 2000-11-22 2002-05-30 Hitachi, Ltd Dispositif a semi-conducteur et procede de fabrication correspondant
JP2002198368A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法
JP3488914B2 (ja) * 2001-01-19 2004-01-19 名古屋大学長 半導体装置製造方法
US6475890B1 (en) * 2001-02-12 2002-11-05 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with an upside down T-shaped semiconductor pillar in SOI technology
US6475869B1 (en) * 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
US6630388B2 (en) * 2001-03-13 2003-10-07 National Institute Of Advanced Industrial Science And Technology Double-gate field-effect transistor, integrated circuit using the transistor and method of manufacturing the same
JP2002298051A (ja) 2001-03-30 2002-10-11 Mizuho Bank Ltd ポイント交換サービス・システム
SG112804A1 (en) * 2001-05-10 2005-07-28 Inst Of Microelectronics Sloped trench etching process
US6635923B2 (en) * 2001-05-24 2003-10-21 International Business Machines Corporation Damascene double-gate MOSFET with vertical channel regions
US6960806B2 (en) * 2001-06-21 2005-11-01 International Business Machines Corporation Double gated vertical transistor with different first and second gate materials
JP2003017508A (ja) * 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
US6689650B2 (en) * 2001-09-27 2004-02-10 International Business Machines Corporation Fin field effect transistor with self-aligned gate
JP2003158250A (ja) * 2001-10-30 2003-05-30 Sharp Corp ＳｉＧｅ／ＳＯＩのＣＭＯＳおよびその製造方法
US20030085194A1 (en) * 2001-11-07 2003-05-08 Hopkins Dean A. Method for fabricating close spaced mirror arrays
US7385262B2 (en) * 2001-11-27 2008-06-10 The Board Of Trustees Of The Leland Stanford Junior University Band-structure modulation of nano-structures in an electric field
US6657259B2 (en) * 2001-12-04 2003-12-02 International Business Machines Corporation Multiple-plane FinFET CMOS
US6610576B2 (en) * 2001-12-13 2003-08-26 International Business Machines Corporation Method for forming asymmetric dual gate transistor
KR100442089B1 (ko) * 2002-01-29 2004-07-27 삼성전자주식회사 노치된 게이트 전극을 갖는 모스 트랜지스터의 제조방법
KR100458288B1 (ko) 2002-01-30 2004-11-26 한국과학기술원 이중-게이트 ＦｉｎＦＥＴ 소자 및 그 제조방법
US20030151077A1 (en) * 2002-02-13 2003-08-14 Leo Mathew Method of forming a vertical double gate semiconductor device and structure thereof
US6635909B2 (en) * 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6680240B1 (en) * 2002-06-25 2004-01-20 Advanced Micro Devices, Inc. Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide
JP2004079887A (ja) * 2002-08-21 2004-03-11 Renesas Technology Corp 半導体装置
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US7163851B2 (en) * 2002-08-26 2007-01-16 International Business Machines Corporation Concurrent Fin-FET and thick-body device fabrication
JP4546021B2 (ja) * 2002-10-02 2010-09-15 ルネサスエレクトロニクス株式会社 絶縁ゲート型電界効果型トランジスタ及び半導体装置
US6706571B1 (en) * 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US6611029B1 (en) * 2002-11-08 2003-08-26 Advanced Micro Devices, Inc. Double gate semiconductor device having separate gates
US6787439B2 (en) * 2002-11-08 2004-09-07 Advanced Micro Devices, Inc. Method using planarizing gate material to improve gate critical dimension in semiconductor devices
US6709982B1 (en) * 2002-11-26 2004-03-23 Advanced Micro Devices, Inc. Double spacer FinFET formation
US6855990B2 (en) * 2002-11-26 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Strained-channel multiple-gate transistor
US6645797B1 (en) * 2002-12-06 2003-11-11 Advanced Micro Devices, Inc. Method for forming fins in a FinFET device using sacrificial carbon layer
US6686231B1 (en) * 2002-12-06 2004-02-03 Advanced Micro Devices, Inc. Damascene gate process with sacrificial oxide in semiconductor devices
US6794718B2 (en) * 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
WO2004059726A1 (en) 2002-12-20 2004-07-15 International Business Machines Corporation Integrated antifuse structure for finfet and cmos devices
US6762483B1 (en) * 2003-01-23 2004-07-13 Advanced Micro Devices, Inc. Narrow fin FinFET
US6803631B2 (en) * 2003-01-23 2004-10-12 Advanced Micro Devices, Inc. Strained channel finfet
WO2004073044A2 (en) * 2003-02-13 2004-08-26 Massachusetts Institute Of Technology Finfet device and method to make same
US6855606B2 (en) * 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
US6921913B2 (en) 2003-03-04 2005-07-26 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel transistor structure with lattice-mismatched zone
US6828628B2 (en) * 2003-03-05 2004-12-07 Agere Systems, Inc. Diffused MOS devices with strained silicon portions and methods for forming same
US6716690B1 (en) * 2003-03-12 2004-04-06 Advanced Micro Devices, Inc. Uniformly doped source/drain junction in a double-gate MOSFET
JP4563652B2 (ja) * 2003-03-13 2010-10-13 シャープ株式会社 メモリ機能体および微粒子形成方法並びにメモリ素子、半導体装置および電子機器
US6844238B2 (en) * 2003-03-26 2005-01-18 Taiwan Semiconductor Manufacturing Co., Ltd Multiple-gate transistors with improved gate control
US20040191980A1 (en) * 2003-03-27 2004-09-30 Rafael Rios Multi-corner FET for better immunity from short channel effects
US6764884B1 (en) * 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device
TWI231994B (en) * 2003-04-04 2005-05-01 Univ Nat Taiwan Strained Si FinFET
JP3835759B2 (ja) * 2003-04-08 2006-10-18 株式会社日立製作所 車両外施設・車両間通信装置及び車両外施設・車両間通信システム並びに車両外施設・車両間通信装置を用いた通信方法
US6867433B2 (en) * 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US6838322B2 (en) * 2003-05-01 2005-01-04 Freescale Semiconductor, Inc. Method for forming a double-gated semiconductor device
US7812340B2 (en) * 2003-06-13 2010-10-12 International Business Machines Corporation Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same
JP4105044B2 (ja) * 2003-06-13 2008-06-18 株式会社東芝 電界効果トランジスタ
US7045401B2 (en) * 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device
US20040262683A1 (en) * 2003-06-27 2004-12-30 Bohr Mark T. PMOS transistor strain optimization with raised junction regions
US6960517B2 (en) * 2003-06-30 2005-11-01 Intel Corporation N-gate transistor
US6921982B2 (en) * 2003-07-21 2005-07-26 International Business Machines Corporation FET channel having a strained lattice structure along multiple surfaces
KR100487566B1 (ko) * 2003-07-23 2005-05-03 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 형성 방법
EP1519420A2 (en) * 2003-09-25 2005-03-30 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Multiple gate semiconductor device and method for forming same
US6835618B1 (en) * 2003-08-05 2004-12-28 Advanced Micro Devices, Inc. Epitaxially grown fin for FinFET
US7355253B2 (en) * 2003-08-22 2008-04-08 International Business Machines Corporation Strained-channel Fin field effect transistor (FET) with a uniform channel thickness and separate gates
US6955969B2 (en) * 2003-09-03 2005-10-18 Advanced Micro Devices, Inc. Method of growing as a channel region to reduce source/drain junction capacitance
US7183137B2 (en) * 2003-12-01 2007-02-27 Taiwan Semiconductor Manufacturing Company Method for dicing semiconductor wafers
US7388258B2 (en) * 2003-12-10 2008-06-17 International Business Machines Corporation Sectional field effect devices
US7705345B2 (en) * 2004-01-07 2010-04-27 International Business Machines Corporation High performance strained silicon FinFETs device and method for forming same
US7385247B2 (en) * 2004-01-17 2008-06-10 Samsung Electronics Co., Ltd. At least penta-sided-channel type of FinFET transistor
EP1566844A3 (en) 2004-02-20 2006-04-05 Samsung Electronics Co., Ltd. Multi-gate transistor and method for manufacturing the same
US7060539B2 (en) * 2004-03-01 2006-06-13 International Business Machines Corporation Method of manufacture of FinFET devices with T-shaped fins and devices manufactured thereby
US6881635B1 (en) * 2004-03-23 2005-04-19 International Business Machines Corporation Strained silicon NMOS devices with embedded source/drain
US8450806B2 (en) * 2004-03-31 2013-05-28 International Business Machines Corporation Method for fabricating strained silicon-on-insulator structures and strained silicon-on insulator structures formed thereby
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US20050224797A1 (en) * 2004-04-01 2005-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS fabricated on different crystallographic orientation substrates
US7023018B2 (en) * 2004-04-06 2006-04-04 Texas Instruments Incorporated SiGe transistor with strained layers
US20050230763A1 (en) * 2004-04-15 2005-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a microelectronic device with electrode perturbing sill
US8669145B2 (en) * 2004-06-30 2014-03-11 International Business Machines Corporation Method and structure for strained FinFET devices
US7348284B2 (en) * 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
JP2008523622A (ja) * 2004-12-07 2008-07-03 サンダーバード・テクノロジーズ，インコーポレイテッド Ｆｅｒｍｉ−ＦＥＴのひずみシリコンとゲート技術

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227036A1 (en) * 2002-02-22 2003-12-11 Naoharu Sugiyama Semiconductor device
US20040061178A1 (en) * 2002-09-30 2004-04-01 Advanced Micro Devices Inc. Finfet having improved carrier mobility and method of its formation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101089659B1 (ko) 2009-06-03 2011-12-06 서울대학교산학협력단 돌출된 바디를 저장노드로 하는 메모리 셀 및 그 제조방법

Also Published As

Publication number Publication date
US7193279B2 (en) 2007-03-20
DE112006000229B4 (de) 2016-04-14
DE112006000229T5 (de) 2007-11-08
CN101142688B (zh) 2012-05-23
KR20070089743A (ko) 2007-08-31
US20060157687A1 (en) 2006-07-20
JP2008527742A (ja) 2008-07-24
GB2437867B (en) 2008-07-09
JP5408880B2 (ja) 2014-02-05
GB0714637D0 (en) 2007-09-05
CN101142688A (zh) 2008-03-12
US20060157794A1 (en) 2006-07-20
US7531393B2 (en) 2009-05-12
WO2006078469A1 (en) 2006-07-27
TWI309091B (en) 2009-04-21
GB2437867A (en) 2007-11-07
TW200711157A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
KR100903902B1 (ko) 변형 채널 영역을 갖는 비평면형 ｍｏｓ 구조
US7781771B2 (en) Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7575968B2 (en) Inverse slope isolation and dual surface orientation integration
US7625806B2 (en) Method of fabricating a non-floating body device with enhanced performance
US7411243B2 (en) Nonvolatile semiconductor device and method of fabricating the same
KR101020811B1 (ko) 개선된 캐리어 이동도를 구비한 ｆｉｎｆｅｔ과 그 형성방법
US7442596B2 (en) Methods of manufacturing fin type field effect transistors
US7514739B2 (en) Nonvolatile semiconductor device and method of fabricating the same
KR20120098843A (ko) 자가-정렬된 에피텍셜 소스 및 드레인을 갖는 다중 게이트 반도체 디바이스
US20080128800A1 (en) Field effect transistors including recessed forked gate structures and methods of fabricating the same
US20080274594A1 (en) Step height reduction between SOI and EPI for DSO and BOS integration
US8053348B2 (en) Method of forming a semiconductor device using a sacrificial uniform vertical thickness spacer structure
US20110057259A1 (en) Method for forming a thick bottom oxide (tbo) in a trench mosfet
CN110224029B (zh) 一种半导体器件及其制作方法及包括该器件的电子设备
CN103123899A (zh) FinFET器件制造方法
CN116435366A (zh) 基于绝缘体上半导体衬底的全环绕栅器件及其制备方法
HK1216455B (zh) 具有自对准外延源和漏的多栅半导体器件
HK1175028B (en) Multi-gate semiconductor device with self-aligned epitaxial source and drain and method of manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

J201 Request for trial against refusal decision
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20230613

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20230613

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000