KR100883139B1

KR100883139B1 - 루테늄계 전극을 구비한 캐패시터 및 그 제조 방법

Info

Publication number: KR100883139B1
Application number: KR1020070064493A
Authority: KR
Inventors: 길덕신; 이기정; 송한상; 김영대; 김진혁; 도관우; 박경웅
Original assignee: 주식회사 하이닉스반도체
Priority date: 2007-06-28
Filing date: 2007-06-28
Publication date: 2009-02-10
Anticipated expiration: 2027-06-28
Also published as: US20090002917A1; KR20090000431A

Abstract

본 발명은 루테늄막과 같은 루테늄함유막의 식각을 위해 사용되는 하드마스크막에 의한 유전막의 환원을 방지할 수 있는 캐패시터 및 그 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터 제조 방법은 하부전극을 형성하는 단계; 상기 하부전극 상에 유전막을 형성하는 단계; 상기 유전막 상에 루테늄함유막을 형성하는 단계; 상기 루테늄함유막 상에 텅스텐이 함유된 하드마스크패턴(텅스텐질화막)을 형성하는 단계; 및 상기 하드마스크패턴을 식각장벽으로 상기 루테늄함유막을 식각하여 상부전극을 형성하는 단계를 포함하고, 상술한 본 발명은 유전막의 환원을 억제할 수 있는 저온에서 증착 가능한 텅스텐질화막을 하드마스크로 사용하여 루테늄함유막을 식각하므로써 루테늄함유막 아래의 유전막의 누설전류특성을 크게 개선할 수 있는 효과가 있다.

캐패시터, 루테늄막, 환원, 티타늄질화막, 하드마스크, 텅스텐질화막

Description

루테늄계 전극을 구비한 캐패시터 및 그 제조 방법{CAPACITOR WITH RUHENIUM BASE ELECTRODE AND METHOD FOR FABRICATING THE SAME}

도 1은 종래기술에 따른 캐패시터의 제조 방법을 간략히 도시한 도면.

도 2는 암모니아 가스에 노출된 ZrO₂의 XPS 분석결과.

도 3은 본 발명의 실시예에 따른 텅스텐질화막의 증착방법을 도시한 도면.

도 4는 텅스텐질화막의 기판온도에 따른 성장률을 도시한 도면.

도 5a 및 도 5b는 본 발명의 실시예에 따른 캐패시터 제조 방법을 도시한 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명

21 : 하부전극 22 : 유전막

23 : 루테늄함유막 24A : 텅스텐질화막패턴

본 발명은 반도체 소자 제조 기술에 관한 것으로, 특히 루테늄막을 전극으로 사용하는 캐패시터 제조 방법에 관한 것이다.

50nm급 이하의 초고집적 DRAM 소자의 개발을 위해서는 Al₂O₃, HfO₂, 및 ZrO₂보다 더 큰 유전상수를 가지는 ZrO₂, TiO₂ 또는 Nb₂O₅와 같은 유전막의 개발이 요구되고 있으며, 이에 따라 전극물질도 Pt, Ru, Ir과 같은 귀금속(Noble metal) 물질의 도입이 요구되고 있다.

귀금속 물질은 일함수(work function)가 커서, 전극과 유전층 계면에 두 물질 고유의 일함수 차이에 인한 누설 전류 장벽층이 형성되어 누설 전류를 제어해줌으로 안정된 누설 전류 특성을 확보할 수 있는 유리한 점이 있다. 또한, 전극이 쉽게 산화되지 않고 산화되더라도 도전성을 유지할 수 있어, 유전층의 박막화를 통한 정전 용량 값의 증대를 가져오게 된다.

도 1은 종래기술에 따른 캐패시터의 제조 방법을 간략히 도시한 도면이다.

도 1에 도시된 바와 같이, 제1도전막(11) 상에 ZrO₂, TiO₂ 또는 Nb₂O₅ 중에서 선택된 유전막(12)을 형성한 후, 유전막(12) 상에 제2도전막(13)을 형성한다. 이후, 하드마스크막(14)을 이용하여 제2도전막(13)을 식각하므로써 상부전극을 형성한다.

도 1과 같은 종래기술은 상부전극으로 사용되는 제2도전막(13)은 루테늄막(Ru)과 같은 루테늄함유막으로 형성하며, 루테늄막의 식각을 위해 식각장벽, 즉 하드마스크막(14)으로는 티타늄질화막(TiN)을 사용하고 있다.

그러나, 종래기술은 도 2와 같이 티타늄질화막을 하드마스크막으로 사용할 때 루테늄막 아래의 유전막이 환원되어 캐패시터의 누설 전류 특성이 크게 열화되는 문제점이 있다.

티타늄질화막을 루테늄막 위에 형성할 경우 유전막이 환원되는 이유는, 티타늄질화막의 공정 조건이 500℃ 정도의 고온에서 암모니아(NH₃)를 반응가스로 사용하기 때문이다. 즉, 암모니아(NH₃)가 유전막(12)으로 사용되는 ZrO₂ 박막 위에 노출 될 경우 유전막(12)이 환원되어 유전막(12) 내부에 많은 전기적 결함들을 만들어내기 때문이다.

도 2는 암모니아 가스에 노출된 ZrO₂의 XPS 분석결과이다. XPS(X-ray Photoelectron Spectroscopy)는 분석하고자 하는 시료에 X선을 조사하면 그 시료의 각각의 구성 원자들이 들어온 X선을 흡수하여 전자를 방출하게 되고, 이때, 튀어 나온 전자의 결합에너지에 의해 그 시료의 구성성분을 알 수 있는 검출 방법이다.

도 2를 참조하면, 500℃ 온도에서 암모니아가스에 노출된(도면부호 'NH₃ Ann.', Ann은 어닐) ZrO₂는 증착상태(As-dep)보다 피크가 낮아짐을 알 수 잇다. 이는 암모니아가스에 노출된 ZrO₂는 전자의 결합에너지가 감소하여 환원되었음을 의미한다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 루테늄막과 같은 루테늄함유막의 식각을 위해 사용되는 하드마스크막에 의한 유전막의 환원을 방지할 수 있는 캐패시터 및 그 제조 방법을 제공하는데 그 목적이 있다.

삭제

본 발명의 캐패시터 제조 방법은 하부전극을 형성하는 단계; 상기 하부전극 상에 유전막을 형성하는 단계; 상기 유전막 상에 루테늄함유막을 형성하는 단계; 상기 루테늄함유막 상에 텅스텐질화막패턴을 형성하는 단계; 및 상기 텅스텐질화막패턴을 식각장벽으로 상기 루테늄함유막을 식각하여 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 텅스텐질화막은 단원자증착공정으로 증착하는 것을 특징으로 하며, 상기 텅스텐질화막 증착 공정시 공정온도를 200∼350℃ 영역에서 제어하는 것을 특징으로 하고, 상기 루테늄함유막은 루테늄막 또는 루테늄산화막을 포함하는 것을 특징으로 하며, 상기 루테늄함유막 형성시 공정 온도를 250∼350℃로 유지하는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

본 발명은 루테늄함유막(또는 루테늄계 전극)의 식각시 텅스텐질화막(WN)을 식각장벽으로 사용하는 것을 기본 원리로 한다.

도 3은 본 발명의 실시예에 따른 텅스텐질화막의 증착방법을 도시한 도면으로서, 단원자증착공정의 가스 주입 순서도이다.

도 3을 참조하면, 텅스텐질화막의 단원자증착공정은 B₂H₆ 가스 주입 단계, 퍼지(Purge), WF₆ 가스 주입 단계, 퍼지, 암모니아(NH₃) 가스 주입 단계, 퍼지의 순서로 진행한다. 여기서, 퍼지 가스로는 Ar 또는 N₂와 같은 비활성 가스를 사용할 수 있다.

도 4는 텅스텐질화막의 기판온도에 따른 성장률을 도시한 도면으로서, 단원자증착(ALD) 공정에 의해 텅스텐질화막을 증착할 경우 단원자증착공정의 온도가 275∼300℃ 정도로 매우 낮음을 알 수 있다.

티타늄질화막은 화학기상증착법(Chemical Vapor Deposition; CVD)에 의해 박 막을 형성하면 600℃ 이상의 고온이 요구되며 단원자 증착법에 박막을 형성하더라도 450℃ 이상의 고온이 요구된다.

또한, 티타늄질화막 공정은 반응가스인 암모니아(NH₃)가 450℃ 이상의 고온에서 루테늄막 위에 노출되기 때문에 루테늄막 아래의 유전막이 환원에 의해 전기적 특성이 열화되지만, 텅스텐질화막의 경우는 티타늄질화막과 같이 암모니아(NH₃)를 사용하더라도 증착 온도가 350℃ 이하의 저온이기 때문에 유전막에 영향을 주지 않는다.

즉, 텅스텐질화막을 루테늄막 위에 증착하면 루테늄막의 식각장벽으로 역할을 할 뿐만아니라 하부의 유전막의 특성을 열화시키지 않게 되어 캐패시터의 전기적 두께(Equivalent Oxide Thickness)를 낮출 수 있게 된다.

도 5a 및 도 5b는 본 발명의 실시예에 따른 캐패시터 제조 방법을 도시한 공정 단면도이다.

도 5a에 도시된 바와 같이, 하부전극(21)을 형성한다. 하부전극(21)은 소정 형상으로 패터닝되어 있다. 즉, 하부전극(21)은 평판, 콘케이브형 또는 실린더형태로 패터닝되어 있을 수 있다. 하부 전극(21)으로는 TiN, Ru, RuO₂, Pt, Ir, IrO₂, HfN 및 ZrN로 이루어진 그룹 중에서 선택된 어느 하나 또는 둘 이상의 조합이 사용될 수 있다. 하부 전극(21)으로 사용되는 물질을 형성하는 방법으로는 단원자증착법(ALD), 화학기상증착법(CVD), 전기화학도금법(Electro Plating) 또는 스퍼터링법을 사용할 수 있다. 이하, 하부전극(21)은 TiN으로 형성된 경우라 가정한다.

하부전극(21) 상에 유전막(22)을 형성한다. 유전막(22)은 ZrO₂, HfO₂, Al₂O₃, SrTiO₃, (Ba,Sr)TiO₃, TiO₂, Nb₂O₅ 및 Ta₂O₅ 로 이루어진 그룹 중에서 선택된 어느 하나이거나, 이들을 조합한 적층막이거나 또는 이들의 합금막일 수 있다. 유전막(22)을 형성하는 방법으로는 단원자 증착법, 화학기상증착법 또는 스퍼터링법을 사용할 수 있다. 유전막(22)을 형성하기 위한 방법으로 단원자 증착법을 사용할 경우 산화원으로 O₃, H₂O 또는 O₂ 플라즈마를 사용할 수 있다. 이하, 유전막(22)은 ZrO₂로 형성된 경우라 가정한다.

유전막(22) 상에 상부 전극으로 사용될 루테늄함유막(23)을 형성한다. 루테늄함유막(23)은 Ru 또는 RuO₂이다. Ru 또는 RuO₂와 같은 루테늄함유막(23)은 일함수(Work function)가 티타늄질화막(TiN)이나 텅스텐질화막(WN)보다 큰 물질이다.

루테늄함유막(23)으로 사용되는 Ru 및 RuO₂ 박막은 단원자증착법(Atomic Layer Deposition; ALD), 스퍼터링법 또는 화학 기상 증착법으로 형성한다. Ru 또는 RuO₂ 박막을 형성하기 위하여 단원자 증착법 및 화학기상증착법을 사용할 때 루테늄소스물질로는 Ru(Cp)₂, Ru(MeCp)₂, Ru(EtCp)₂, Ru(Od)₃ 또는 DER((2,4-Dimethylpentadienyl)(Ethylcyclopentadienyl)Ruthenium))을 사용할 수 있다. 반응가스로는 O₂, O₃, O₂ 플라즈마, NH₃ 또는 H₂를 사용할 수 있다. 그리고, 단원자 증착공정을 사용할 경우 공정 온도를 250∼350℃로 유지하여 하부의 유전막의 환원을 억제한다. 특히, NH₃, H₂을 반응가스로 사용할 경우 공정온도는 적어도 350℃ 이하(250∼350℃)가 되도록 설정한다.

그리고, Ru 또는 RuO₂ 박막을 형성할 때 박막의 두께를 100∼500Å으로 제어한다.

Ru 및 RuO₂ 박막은 티타늄질화막과 비교하여 일함수(Work Function)가 크기 때문에 ZrO₂와 같은 유전막(22) 위에 형성되어 전극으로 사용되면 캐패시터의 누설전류를 낮게 유지하는 역할을 한다. 루테늄함유막(23)은 캐패시터의 전극으로 사용되므로, 루테늄계 전극이라고도 일컫는다.

이하, 루테늄함유막(23)은 루테늄막(Ru)이라 가정한다.

루테늄함유막(23) 상에 하드마스크막으로 사용될 텅스텐질화막(WN, 24)을 형성한다. 텅스텐질화막(24)은 Ru 또는 RuO₂ 박막을 식각할 때 식각장벽 역할을 하며, 텅스텐이 함유된 텅스텐함유막의 일종이다. 또한, 텅스텐질화막(24)은 전도성을 가지므로, 상부전극으로도 사용될 수 있다. 따라서, 상부전극은 루테늄함유막과 텅스텐질화막의 이중(Double) 구조가 될 수 있다.

텅스텐질화막(24)의 증착 공정은 스퍼터링법, 단원자증착법 또는 화학기상증착법을 이용할 수 있으며, 종황비가 큰 3차원 구조의 캐패시터를 형성할 경우에는 단원자 증착 공정이 효과적이다. 증착시 공정 온도는 암모니아(NH₃)에 의한 유전막의 열화 특성을 억제하기 위하여 적어도 350℃ 이하(200∼350℃에서 제어)를 유지 하도록 한다. 350℃보다 높은 온도를 유지하게 되면 공정 가스인 암모니아(NH₃)가 루테늄함유막(23)을 통과하여 하부의 유전막(22)을 환원시킬 수 있으므로 반드시 350℃ 이하를 유지하도록 한다.

바람직하게, 텅스텐질화막(24)은 단원자 증착법을 사용하여 증착한다. 단원자 증착법으로 텅스텐질화막(24)을 형성할 때 공정온도를 200∼350℃에서 제어한다. 텅스텐질화막의 두께를 100∼500Å로 한다.

아울러, 단원자 증착공정을 사용할 때 반응 가스로는 NH₃를 사용할 수 있고, 소스가스로는 WF₆ 가스를 사용하며, WF₆ 가스의 흡착 반응을 촉진시키기 위하여 B₂H₆를 사용할 수 있다.

텅스텐질화막(24)을 형성하기 위한 방법으로 단원자 증착공정을 사용할 때 챔버내에 주입되는 가스의 순서는 도 3을 참조한다. 도 3을 다시 참조하면, B₂H₆ 가스 주입, 퍼지(Purge), WF₆ 가스 주입, 퍼지, 암모니아 가스 주입, 퍼지의 순서로 진행한다. 여기서, 퍼지 가스로는 Ar 또는 N₂와 같은 비활성 가스를 사용할 수 있다.

도 5b에 도시된 바와 같이, 텅스텐질화막패턴(24A)을 식각장벽으로 이용하여 루테늄함유막(23)을 식각한다. 이때, 도시되지 않은 포토레지스트패턴을 이용하여 텅스텐질화막을 식각하여 텅스텐질화막패턴(24A)을 형성하고 다시 텅스텐질화막패턴(24A)을 이용하여 하부의 루테늄함유막(23)을 식각한다. Ru 또는 RuO₂와 같은 루 테늄함유막(23) 식각시 식각가스(25)는 O₂ 또는 Cl₂ 가스를 단독 또는 혼합하여 사용할 수 있다.

텅스텐질화막패턴(24A)은 전도성을 가지는 물질이므로, 루테늄함유막(23)과 함께 상부전극 역할을 할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은 유전막의 환원을 억제할 수 있는 저온에서 증착 가능한 텅스텐질화막을 하드마스크로 사용하여 루테늄함유막을 식각하므로써 루테늄함유막 아래의 유전막의 누설전류특성을 크게 개선할 수 있는 효과가 있다.

또한, 루테늄함유막과 텅스텐질화막의 이중막을 상부전극으로 적용함에 따라 유전막의 누설전류 특성을 개선하여 50nm 급 이하의 DRAM 캐패시터의 형성을 가능하게 할 수 있는 효과가 있다.

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
하부전극을 형성하는 단계;

상기 하부전극 상에 유전막을 형성하는 단계;

상기 유전막 상에 루테늄함유막을 형성하는 단계;

상기 루테늄함유막 상에 텅스텐질화막패턴을 형성하는 단계; 및

상기 텅스텐질화막패턴을 식각장벽으로 상기 루테늄함유막을 식각하여 상부전극을 형성하는 단계

를 포함하는 캐패시터 제조 방법.
제8항에 있어서,

상기 텅스텐질화막패턴을 형성하는 단계는,

상기 루테늄함유막 상에 텅스텐질화막을 형성하는 단계; 및

포토레지스트패턴을 식각장벽으로 하여 상기 텅스텐질화막을 식각하는 단계

를 포함하는 캐패시터 제조 방법.
삭제
제9항에 있어서,

상기 텅스텐질화막은 단원자증착공정으로 증착하는 캐패시터 제조 방법.
제9항에 있어서,

상기 텅스텐질화막은 스퍼터링법 또는 화학기상증착법을 이용하여 증착하는 캐패시터 제조 방법.
제11항 또는 제12항에 있어서,

상기 텅스텐질화막 증착 공정시 공정온도를 200∼350℃ 영역에서 제어하는 캐패시터 제조 방법.
제11항에 있어서,

상기 텅스텐질화막의 단원자증착공정은,

B₂H₆ 주입단계, 퍼지, WF₆ 가스 주입단계, 퍼지, NH₃ 주입단계 및 퍼지의 순서로 진행하는 캐패시터 제조 방법.
제8항에 있어서,

상기 루테늄함유막은,

루테늄막 또는 루테늄산화막을 포함하는 캐패시터 제조 방법.
제15항에 있어서,

상기 루테늄함유막은,

단원자증착법, 스퍼터링법 또는 화학 기상 증착법으로 형성하는 캐패시터 제조 방법.
제16항에 있어서,

상기 루테늄함유막 형성시, 공정 온도를 250∼350℃로 유지하는 캐패시터 제조 방법.