[go: up one dir, main page]

KR100878248B1 - Digital audio decoder - Google Patents

Digital audio decoder Download PDF

Info

Publication number
KR100878248B1
KR100878248B1 KR1020060135158A KR20060135158A KR100878248B1 KR 100878248 B1 KR100878248 B1 KR 100878248B1 KR 1020060135158 A KR1020060135158 A KR 1020060135158A KR 20060135158 A KR20060135158 A KR 20060135158A KR 100878248 B1 KR100878248 B1 KR 100878248B1
Authority
KR
South Korea
Prior art keywords
amplifier
output
class
digital
analog signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060135158A
Other languages
Korean (ko)
Other versions
KR20080060723A (en
Inventor
신윤태
Original Assignee
(주)위더스비젼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)위더스비젼 filed Critical (주)위더스비젼
Priority to KR1020060135158A priority Critical patent/KR100878248B1/en
Publication of KR20080060723A publication Critical patent/KR20080060723A/en
Application granted granted Critical
Publication of KR100878248B1 publication Critical patent/KR100878248B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/02—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using spectral analysis, e.g. transform vocoders or subband vocoders
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/04—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using predictive techniques
    • G10L19/26—Pre-filtering or post-filtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Amplifiers (AREA)

Abstract

디지털 오디오 디코더가 개시된다. 본 발명의 디지털 오디오 디코더는 휴대용 디지털 오디오 장치 등의 디지털 오디오 장치에 포함되어, 시그마-델타 펄스 폭 변조(Sigma-Delta Pulse Width Modulation)를 사용하면서도 칩(Chip) 외부의 인덕터(Inductor)를 제거하고 고성능 및 저 소비전력 특성을 실현할 수 있다. 또한, 본 발명의 디지털 오디오 디코더는 시그마-델타 오버샘플링(Over Sampling) 방식에 기초하면서, 스피커 또는 헤드폰을 구동하기 위한 반전 또는 비반전 증폭기 대신에 출력 에러를 수정한 클래스 D 증폭부를 포함할 수 있다.

Figure R1020060135158

디지털 오디오 디코더, 시그마-델타 펄스 폭 변조, 클래스 D 증폭기

A digital audio decoder is disclosed. The digital audio decoder of the present invention is included in a digital audio device such as a portable digital audio device, and removes an inductor outside the chip while using sigma-delta pulse width modulation. High performance and low power consumption can be realized. In addition, the digital audio decoder of the present invention may include a class D amplifier based on a sigma-delta oversampling scheme and correcting an output error instead of an inverting or non-inverting amplifier for driving a speaker or a headphone. .

Figure R1020060135158

Digital Audio Decoder, Sigma-Delta Pulse Width Modulation, Class D Amplifier

Description

디지털 오디오 디코더{Digital Audio Decoder}Digital Audio Decoder {Digital Audio Decoder}

도 1은 종래의 시그마-델타 오버샘플링 방식의 디지털 오디오 디코더의 블록도,1 is a block diagram of a conventional sigma-delta oversampling digital audio decoder;

도 2는 종래의 D급 증폭기를 이용한 디지털 오디오 디코더의 블록도,2 is a block diagram of a digital audio decoder using a conventional class D amplifier;

도 3은 도 2의 클래스 D 증폭기 및 저역통과 필터의 회로도,3 is a circuit diagram of a class D amplifier and a lowpass filter of FIG.

도 4는 본 발명의 일 실시 예에 따른 디지털 오디오 디코더의 블록도,4 is a block diagram of a digital audio decoder according to an embodiment of the present invention;

도 5는 도 4의 디지털 보간 필터부의 일 실시 예에 따른 블록도,5 is a block diagram according to an exemplary embodiment of the digital interpolation filter of FIG. 4.

도 6의 도 5의 디지털 보간 필터부의 동작 중 FIR 필터의 동작 설명에 제공되는 주파수 스펙트럼, A frequency spectrum provided for describing the operation of the FIR filter during the operation of the digital interpolation filter of FIG. 5 of FIG. 6,

도 7은 도 5의 디지털 보간 필터부의 동작 중 싱크 필터의 동작 설명에 제공되는 주파수 스펙트럼,7 is a frequency spectrum provided for describing an operation of a sink filter during operation of the digital interpolation filter of FIG. 5;

도 8은 시그마-델타 펄스폭변조부의 동작 설명에 제공되는 주파수 스펙트럼,8 is a frequency spectrum provided to explain the operation of the sigma-delta pulse width modulator;

도 9는 본 발명의 일 실시예에 따른 클래스 D 증폭부의 블록도,9 is a block diagram of a class D amplifier according to an embodiment of the present invention;

도 10은 도 9의 클래스 D 증폭부의 설명에 제공되는 도면, 그리고10 is a view provided to explain the class D amplifier of FIG. 9, and

도 11은 본 발명의 다른 실시예에 따른 디지털 오디오 디코더의 블록도이다.11 is a block diagram of a digital audio decoder according to another embodiment of the present invention.

본 발명은, 휴대용 디지털 오디오 장치를 포함하는 디지털 오디오 장치에 포함되는 디지털 오디오 디코더로서, 시그마-델타 펄스 폭 변조(Sigma-Delta Pulse Width Modulation)를 사용하면서도 칩(Chip) 외부의 인덕터(Inductor)를 제거하고 고성능 및 저 소비전력 특성을 실현한 디지털 오디오 디코더(Digital audio decoder)에 관한 것이다.The present invention provides a digital audio decoder included in a digital audio device including a portable digital audio device, and uses an sigma-delta pulse width modulation and uses an inductor outside the chip. The present invention relates to a digital audio decoder that eliminates and realizes high performance and low power consumption.

종래 디지털 오디오 디코더(Decoder) 기술은 크게 두 가지로 구분될 수 있는데 하나는 도 1과 같이 시그마-델타(Sigma-Delta) 오버샘플링(Oversampling) 방식을 이용한 방법과 다른 하나는 도 2와 같이 펄스 폭 변조(Pulse Width Modulation: 이하 PWM이라 함) 방식으로 클래스(Class) D 증폭기를 이용한 방법이다. Conventional digital audio decoder (Decoder) technology can be largely divided into two, one using a sigma-delta (Sigma-Delta) oversampling method as shown in Figure 1 and the other is the pulse width as shown in Figure 2 Pulse Width Modulation (PWM) is a class D amplifier.

디지털 오디오 디코더로 입력되는 데이터는, 그 인밴드(inband) 주파수(Fin)인 아날로그 오디오 신호를 인코딩한 시리얼(Serial) 데이터이다. 입력 디지털 데이터의 샘플링 주파수 Fs는 나이키스트(Nyquist) 이론에 따라 주파수 Fin의 2배 이상(Fs≥2Fin)이 된다. Data input to the digital audio decoder is serial data obtained by encoding an analog audio signal having an inband frequency (Fin). The sampling frequency Fs of the input digital data is more than twice the frequency Fin (Fs ≧ 2Fin) according to the Nyquist theory.

도 1의 디지털 오디오 디코더(100)의 경우, 디지털 시리얼 데이터는 SPI(Serial-to-Parallel Interface)부(101)에 의해 병렬(parallel) 데이터로 변환 된다. 디지털 보간 필터(Digital interpolation filter)(103)는 SPI부(101)에서 출력되는 병렬 데이터를 소정의 오버샘플링비(OSR: Oversampling Rate) 배수의 주파수 OSR×Fs로 다시 샘플링하고 샘플링 값 사이를 보간(Interpolation)하여, 간섭되는 이미지 주파수 성분을 제거한다. 이후 클록(Clock) 주파수 OSR×Fs로 동작하는 시그마-델타 변조기(Sigma-Delta Modulator 또는 Sigma-Delta Noise shaper라함.)(105)는 오디오 Fin내의 양자화(Quantization) 잡음을 인간의 귀를 통해 들을 수 없는 고주파 영역으로 천이시킨다. In the digital audio decoder 100 of FIG. 1, the digital serial data is converted into parallel data by the serial-to-parallel interface (SPI) unit 101. The digital interpolation filter 103 resamples the parallel data output from the SPI unit 101 at a frequency OSR × Fs multiple of a predetermined Oversampling Rate (OSR) and interpolates between sampling values ( Interpolation to remove interfering image frequency components. The Sigma-Delta Modulator (Sigma-Delta Modulator or Sigma-Delta Noise Shaper) 105, which operates at the clock frequency OSR × Fs, can then hear the quantization noise in the audio fin through the human ear. Transition to no high frequency region.

디지털-아날로그 변환기(DAC: Digital-to-Analog Converter)(107)는 시그마-델타 변조기(105)의 출력을 아날로그 값으로 변환시켜 Fin 대역보다 높은 주파수 대역(즉, Fs/2 보다 높은 주파수)의 잡음들을 제거한다. 이후 아날로그 저역통과 필터(LPF: Low-pass Filter)(109)는 디지털-아날로그 변환기(107)에 의해 충분히 감쇠되지 않은 고주파 잡음을 제거한다. 저역통과 필터(109)의 출력은 증폭기(111)로 입력된 후 스피커 또는 헤드폰으로 출력된다. 낮은 저항의 스피커 또는 헤드폰을 구동하기 위해, 증폭기(111)는 그 소비전력이 커지고 칩 면적이 커지게 된다. The digital-to-analog converter (DAC) 107 converts the output of the sigma-delta modulator 105 into an analog value so that a frequency band higher than the Fin band (that is, a frequency higher than Fs / 2) is obtained. Eliminate the noises. An analog low-pass filter (LPF) 109 then removes high frequency noise that is not sufficiently attenuated by the digital-to-analog converter 107. The output of the low pass filter 109 is input to the amplifier 111 and then output to the speaker or headphones. In order to drive a low resistance speaker or headphone, the amplifier 111 has a larger power consumption and a larger chip area.

이와 같이, 도 1의 디코더(100)는 증폭기(111)가 차지하는 칩 면적이 커짐에 따라 특히 소형 디지털 오디오 기기에 부적합하게 되고, 증폭기(111)가 부하조건에 상관없이 일정한 소비 전류를 사용함에 따라 소비전력에서 비효율적인 면이 존재한다.As described above, the decoder 100 of FIG. 1 becomes unsuitable for a small digital audio device in particular as the chip area occupied by the amplifier 111 increases, and as the amplifier 111 uses a constant current consumption regardless of load conditions. There is an inefficient aspect of power consumption.

도 2는 종래의 D급 증폭기를 이용한 디지털 오디오 디코더의 블록도이고, 도 3은 도 2의 클래스 D 증폭기 및 저역통과 필터의 회로도이다. FIG. 2 is a block diagram of a conventional digital audio decoder using a class D amplifier, and FIG. 3 is a circuit diagram of a class D amplifier and a lowpass filter of FIG.

도 1의 시그마-델타 오버샘플링 방식의 문제점을 극복하기 위해, 도 2의 디코더(200)는 펄스 폭 변조(PWM)방식에 의해 구동되는 클래스 D 증폭기를 이용하여 스피커 또는 헤드폰을 구동시킨다. 도 2의 디지털 오디오 디코더(200)는 도 1과 마찬가지로 디지털 시리얼 데이터를 입력받는다. 입력된 시리얼 데이터는 SPI부(201), 디지털 보간 필터(203) 및 시그마-델타 변조기(205)에 의해 처리된다.In order to overcome the problems of the sigma-delta oversampling scheme of FIG. 1, the decoder 200 of FIG. 2 drives a speaker or a headphone using a class D amplifier driven by a pulse width modulation (PWM) scheme. The digital audio decoder 200 of FIG. 2 receives digital serial data as in FIG. 1. The input serial data is processed by the SPI unit 201, the digital interpolation filter 203, and the sigma-delta modulator 205.

시그마-델타 변조기(205)의 출력은, 펄스폭변조/저역통과필터부(207)에 의해, 먼저 펄스 폭 변조되어 PWM 데이터로 변환된 후 OSR×Fs 보다 낮은 클록 주파수로 저역통과 필터링 되어 OSRxFs/N(여기서, N은 양의 정수)의 주파수를 가진다. 게이트 드라이버(209)는 펄스폭변조/저역통과필터부(207)의 출력인 PWM 데이터를 입력받아 클래스 D 증폭기(211)를 구동한다. 클래스 D 증폭기(211)의 출력은 저역통과 필터(213)를 거쳐 스피커와 헤드폰으로 입력된다. 저역통과 필터(213)는 열 손실을 막고 OSR×Fs/N 주파수의 이미지 성분을 제거하기 위해 인덕터와 커패시터로 구성되어 칩 외부에 형성된다. The output of the sigma-delta modulator 205 is first pulse width modulated by the pulse width modulation / low pass filter unit 207 to be converted into PWM data, and then low pass filtered to a clock frequency lower than OSR x Fs so that the OSRxFs / It has a frequency of N, where N is a positive integer. The gate driver 209 receives the PWM data which is the output of the pulse width modulation / low pass filter unit 207 and drives the class D amplifier 211. The output of the class D amplifier 211 is input to the speakers and headphones via a low pass filter 213. The lowpass filter 213 is formed outside the chip, consisting of an inductor and a capacitor to prevent heat loss and to remove image components of the OSR × Fs / N frequency.

도 2의 디코더(200)는 도 1의 디코더(100)에 비해 저역통과 필터(213)를 제외한 나머지의 모든 구성을 디지털로 처리할 수 있다는 장점을 가진다. 그러나 도 3에 도시된 것처럼, 클래스 D 증폭기(211)의 출력은 게이트 드라이버(209)의 데드타임(deadtime)구간, 즉 데이터의 상승 및 하강시간(rising and falling time)에서 신호 왜곡(distortion)이 발생하고, 저역통과 필터(213)의 출력 Vo에는 다음의 수학식 1과 같이 Fin내에 존재하는 전원 잡음의 영향이 그대로 포함되어 스피커 또는 헤드폰의 출력 음질의 저하를 초래한다.The decoder 200 of FIG. 2 has an advantage that the decoder 100 of FIG. 1 can digitally process all components except the low pass filter 213. However, as shown in FIG. 3, the output of the class D amplifier 211 has a signal distortion in a dead time period of the gate driver 209, that is, a rising and falling time of data. And the output Vo of the low pass filter 213 includes the influence of power supply noise present in Fin as it is, as shown in Equation 1 below, resulting in a decrease in the output sound quality of the speaker or the headphone.

Figure 112006097092412-pat00001
Figure 112006097092412-pat00001

여기서, n은 Fin 대역 내에 존재하는 전원 잡음, Vi는 게이트 드라이버(209)의 출력, Vo는 저역통과 필터(213)의 출력, A는 클래스 D 증폭기(211)의 이득이다.Where n is power noise present in the Fin band, Vi is output of the gate driver 209, Vo is output of the low pass filter 213, and A is the gain of the class D amplifier 211.

또한, 도 2의 디코더(200)는 저역통과 필터(213)의 인덕터(L) 및 커패시터(C)에 의한 LC 시정수(Time Constant)가 크고, 인덕터를 칩 내부에 집적(on-chip)하기 곤란하다. 따라서 휴대용 디지털 오디오 기기에 이러한 디코더를 응용하는 것은 부피 증가 및 비용 상승과 같은 문제점을 갖게 된다. In addition, the decoder 200 of FIG. 2 has a large LC Time Constant due to the inductor L and the capacitor C of the low pass filter 213, and integrates the inductor into the chip. It is difficult. Therefore, the application of such a decoder to portable digital audio devices has problems such as volume increase and cost increase.

본 발명의 목적은, 휴대용 디지털 오디오 장치를 포함하는 디지털 오디오 장치에 포함되는 디지털 오디오 디코더(Decoder)로서, 시그마-델타 펄스 폭 변조(Sigma-Delta Pulse Width Modulation)를 사용하면서도 칩(Chip) 외부의 인덕터(Inductor)를 제거하고 고성능 및 저 소비전력 특성을 실현한 디지털 오디오 디코더(Digital audio decoder)를 제공함에 있다.An object of the present invention is a digital audio decoder (Decoder) included in a digital audio device including a portable digital audio device, using a Sigma-Delta Pulse Width Modulation (Sigma-Delta Pulse Width Modulation) outside the chip (chip) The present invention provides a digital audio decoder that eliminates inductors and realizes high performance and low power consumption.

본 발명의 또 다른 목적은, 시그마-델타 오버샘플링(Over Sampling) 방식에 기초하면서, 스피커 또는 헤드폰을 구동하기 위한 반전 또는 비반전 증폭기 대신에 출력 에러를 수정한 클래스 D 증폭부를 포함하는 디지털 오디오 디코더(Digital audio decoder)를 제공함에 있다.It is still another object of the present invention to provide a digital audio decoder based on a sigma-delta oversampling scheme and including a class D amplifier for correcting an output error instead of an inverting or noninverting amplifier for driving a speaker or a headphone. (Digital audio decoder) to provide.

상기 목적을 달성하기 위해 본 발명에 따른 디지털 오디오 디코더는 디지털 보간 필터부, 시그마-델타(Sigma-Delta) 펄스폭변조부, 디지털-아날로그 변환부, 연속시간 능동 RC 저역통과 필터부 및 클래스 D 증폭부를 포함한다. In order to achieve the above object, a digital audio decoder according to the present invention includes a digital interpolation filter unit, a sigma-delta pulse width modulator, a digital-analog converter, a continuous time active RC lowpass filter unit, and a class D amplification. Contains wealth.

디지털 보간 필터부는 인밴드(Fin)의 아날로그 신호를 샘플링 주파수(Fs)로 샘플링한 디지털 병렬 데이터를 입력받아, 소정의 오버 샘플링 비(OSR: Over Sampling Rate)로 오버 샘플링하고 보간한다. 시그마-델타 펄스폭변조부는 상기 디지털 보간 필터부의 출력을 입력받아, 상기 인밴드 내에 포함된 양자화 잡음을 고주파 영역으로 천이시킨 후 펄스 폭 변조하여 데이터 비 OSR×Fs인 데이터를 출력한다. 디지털-아날로그 변환부는 상기 시그마-델타 펄스폭변조부에서 출력되는 디지털 데이터를 아날로그 데이터로 변환하며, 연속시간 능동 RC 저역통과 필터부는 상기 디지털-아날로그 변환부의 출력신호에 포함된 고주파 잡음을 제거하여 인밴드의 아날로그 신호를 출력한다. 그리고, 클래스 D 증폭부는 상기 연속시간 능동 RC 저역통과 필터부의 아날로그 출력신호를 입력받아 출력 에러(Error)를 수정하여 최종 아날로그 신호를 출력한다.The digital interpolation filter unit receives digital parallel data obtained by sampling an in-band (Fin) analog signal at a sampling frequency (Fs), oversamples and interpolates at a predetermined oversampling rate (OSR). The sigma-delta pulse width modulator receives the output of the digital interpolation filter unit, shifts the quantization noise included in the in-band to a high frequency region, and modulates the pulse width to output data having a data ratio OSR × Fs. The digital-analog converter converts the digital data output from the sigma-delta pulse width modulator into analog data, and the continuous time active RC lowpass filter removes the high frequency noise included in the output signal of the digital-analog converter. Outputs the analog signal of the band. The class D amplifier receives the analog output signal of the continuous time active RC low pass filter and corrects an output error to output the final analog signal.

나아가, 본 발명의 디지털 오디오 디코더는 인밴드(Fin)를 샘플링 주파수 Fs로 샘플링한 디지털 시리얼 데이터를 입력받아 상기 병렬 데이터로 변환하여 상기 디지털 보간 필터부로 출력하는 SPI(Serial-to-Parallel Interface)부를 더 포함할 수 있다.Further, the digital audio decoder of the present invention receives a digital serial data sampled at an in-band (Fin) at a sampling frequency Fs, converts the serial data into the parallel data, and outputs the serial-to-parallel interface (SPI) unit to the digital interpolation filter unit. It may further include.

여기서, 상기 클래스 D 증폭부는, 에러수정 증폭기, 상기 최종 아날로그 신호를 출력하는 클래스 D 증폭기 및 상기 클래스 D 증폭기에서 출력된 상기 최종 아날로그 신호를 상기 에러수정 증폭기 및 상기 클래스 D 증폭기의 입력단으로 궤환(feedback)시키는 궤환루프를 포함하고, 상기 에러수정 증폭기는 상기 연속시간 능동 RC 저역통과 필터부의 아날로그 출력신호와 상기 궤환된 최종 아날로그 신호의 차를 증폭하며, 상기 클래스 D 증폭기는 상기 에러수정 증폭기의 출력과 상기 궤환된 최종 아날로그 신호의 차를 증폭하여 상기 최종 아날로그 신호를 출력할 수 있다. 경우에 따라, 클래스 D 증폭부는, 상기 에러수정 증폭기의 출력단과 접지 사이에 연결된 커패시터를 더 포함할 수 있다.The class D amplifier may include an error correcting amplifier, a class D amplifier for outputting the final analog signal, and a final analog signal output from the class D amplifier to input terminals of the error correction amplifier and the class D amplifier. A feedback loop, wherein the error correction amplifier amplifies the difference between the analog output signal of the continuous time active RC lowpass filter unit and the feedback final analog signal, and the class D amplifier is connected to the output of the error correction amplifier. The final analog signal may be output by amplifying the difference of the feedback final analog signal. In some cases, the class D amplifier may further include a capacitor connected between the output terminal of the error correction amplifier and ground.

본 발명의 다른 실시 예에 따른 디지털 오디오 디코더는 디지털 보간 필터부, 시그마-델타 변조부, 디지털-아날로그 변환부, 연속시간 능동 RC 저역통과 필터부 및 클래스 D 증폭부를 포함한다. A digital audio decoder according to another embodiment of the present invention includes a digital interpolation filter, a sigma-delta modulator, a digital-analog converter, a continuous time active RC lowpass filter, and a class D amplifier.

이하에서는, 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

도 4는 본 발명의 일 실시 예에 따른 디지털 오디오 디코더의 블록도이다. 4 is a block diagram of a digital audio decoder according to an embodiment of the present invention.

본 발명의 디지털 오디오 디코더(400)는 핸드폰, 엠피3(MP3: MPEG Audio Layer-3) 플레이어(Player), 씨디(CD: Compact Disc) 플레이어, 피엠피(PMP: Portable Multimedia Player) 등과 같이 저소비전력, 고성능, 부품 간소화 및 경량화를 필요로 하는 휴대용 디지털 오디오 장치와 홈시어터(Home Theater) 시스템 및 컨슈머(Consumer) 시스템에 적용 가능한 디지털 오디오 장치에 포함될 수 있다. The digital audio decoder 400 of the present invention is a low power consumption, such as a mobile phone, MP3 (MP3: Player), CD (CD: Compact Disc) player, PMP (Portable Multimedia Player), etc. It can be included in portable digital audio devices that require high performance, component simplification and light weight, as well as digital audio devices that can be applied to home theater and consumer systems.

본 발명의 디코더(400)는 샘플링 주파수 Fs로 샘플링된 디지털 시리얼 데이터를 입력받아 병렬 데이터로 변환한 후, 소정의 오버 샘플링 비(OSR: Over Sampling Rate)로 오버 샘플링하여 간섭되는 이미지 주파수 성분을 제거한다. 이후에 디코더(400)는 시그마-델타 변조기를 이용하여 오디오 인밴드(Fin) 대역의 양자화 잡음을 인간이 청각적으로 인식할 수 없는 고주파 영역으로 천이시키면서 펄스 폭 변조(PWM: Pulse Width Modulation) 데이터로 변환한다. 디코더(400)는 변환된 펄스 폭 변조(PWM) 데이터를 디지털-아날로그 변환기를 이용하여 아날로그 신호로 변환하며, 고주파 잡음을 아날로그 저역통과 필터로 제거하여 Fs/2 데이터 비(Rate)로 클래스(Class) D 증폭기에 입력시켜 스피커와 헤드폰을 구동하게 한다. The decoder 400 of the present invention receives the digital serial data sampled at the sampling frequency Fs and converts the digital serial data into parallel data, and then removes the interfering image frequency components by oversampling at a predetermined Over Sampling Rate (OSR). do. Subsequently, the decoder 400 uses a sigma-delta modulator to shift the quantization noise of the audio in-band to a high frequency region that is not audible to human hearing, and thus pulse width modulation (PWM) data. Convert to The decoder 400 converts the converted pulse width modulation (PWM) data into an analog signal using a digital-to-analog converter, and removes high frequency noise with an analog lowpass filter to classify the Fs / 2 data rate. Input to D amplifier to drive speaker and headphone.

본 발명의 디코더(400)에 사용되는 아날로그 저역통과 필터는 종래 디코더에 포함되는 엘시(LC) 저역통과 필터나 디지털 필터를 대신하여 연속시간 능동 RC 저역통과 필터(Continuous-Time Active RC low-pass filter)를 사용함으로써, 종래에 칩 외부에 설치되었던 인덕터를 제거하여 집적화를 용이하게 하였다. 또한, 디코더(400)는 연속시간 능동 RC 저역통과 필터의 출력단에 클래스 D 증폭기를 연결함으로써, 연속시간 능동 RC 저역통과 필터와 스피커 단 사이의 완충기(Buffer)로서 작용하면서 소비전력을 감소시키고 칩 면적을 감소시킬 수 있다. 더하여 본 발명의 클래스 D 증폭기는 그 출력을 궤환(feedback)시켜 전단의 저역통과 필터의 출력과의 차를 수정함으로써 에러를 수정하고 전원 잡음을 제거하여 스피커 또는 헤드폰을 구동할 수 있다.The analog lowpass filter used in the decoder 400 of the present invention is a continuous-time active RC low-pass filter instead of the LC lowpass filter or the digital filter included in the conventional decoder. By using a), the inductor, which has been conventionally installed outside the chip, is removed to facilitate integration. The decoder 400 also connects a class D amplifier to the output of the continuous time active RC lowpass filter, reducing power consumption and acting as a buffer between the continuous time active RC lowpass filter and the speaker stage. Can be reduced. In addition, the class D amplifier of the present invention can drive the speaker or the headphone by correcting the error and removing power supply noise by feeding back the output and correcting the difference from the output of the low pass filter at the front end.

따라서 본 발명의 디지털 오디오 디코더(400)는 소비전력을 감소시키고 인덕터 등에 의한 집적 문제를 해결하면서도 고 음질의 오디오 및 음성출력이 가능하게 함으로써, 특히 휴대용 디지털 기기의 오디오 디코더로 유용하다. Accordingly, the digital audio decoder 400 of the present invention is particularly useful as an audio decoder of a portable digital device by reducing power consumption and enabling high quality audio and voice output while solving integration problems caused by inductors.

도 4를 참조하면, 본 발명의 디코더(400)는, SPI(Serial-to-Parallel Interface)부(401), 디지털 보간 필터부(Digital Interpolation Filter)(403), 시그마-델타(Sigma-Delta) 펄스 폭 변조부(405), 디지털-아날로그 변환부(407), 연속시간 능동 RC 저역통과 필터부(409) 및 클래스 D 증폭부(411)를 포함한다. 디코더(400)는, 도 4에 도시된 것과 달리, 몇 개의 개별 칩이나 개별 소자(Discrete Element)의 조합으로 구현될 수 있을 뿐 아니라, 전체가 하나의 집적회로로 구현될 수 있다. 또한, SPI부(401), 디지털 보간 필터부(403) 및 시그마-델타 펄스폭변조부(405)는 디지털 신호처리 회로 등에 의해 소프트웨어적으로 구현될 수 있다. Referring to FIG. 4, the decoder 400 of the present invention includes a serial-to-parallel interface (SPI) unit 401, a digital interpolation filter unit 403, and a sigma-delta. A pulse width modulator 405, a digital-to-analog converter 407, a continuous time active RC lowpass filter 409 and a class D amplifier 411. Unlike the example shown in FIG. 4, the decoder 400 may not only be implemented as a combination of several individual chips or discrete elements, but may be entirely implemented as one integrated circuit. In addition, the SPI unit 401, the digital interpolation filter unit 403, and the sigma-delta pulse width modulator 405 may be implemented in software by a digital signal processing circuit.

디코더(400)의 전단에는 오디오 인코더(Encoder)가 연결될 수 있으며, 디코더(400)의 후단에는 스피커 또는 헤드폰 등의 아날로그 음성 재생장치가 연결될 수 있다.An audio encoder (Encoder) may be connected to the front end of the decoder 400, and an analog voice reproducing apparatus such as a speaker or a headphone may be connected to the rear end of the decoder 400.

디코더(400)로 입력되는 데이터는 인밴드(Inband)가 Fin인 아날로그 오디오 신호를 샘플링 주파수 Fs로 샘플링하여 생성한 디지털 시리얼 데이터(이하, '입력 데이터'라 함)로서, PCM(Pulse Code Modulation), PDM(Pulse Duration Modulation) 또는 PWM(Pulse Width Modulation) 데이터 등이 해당된다.The data input to the decoder 400 is digital serial data (hereinafter referred to as 'input data') generated by sampling an analog audio signal having an inband of Fin at a sampling frequency Fs, and is referred to as a pulse code modulation (PCM). , Pulse Duration Modulation (PDM) or Pulse Width Modulation (PWM) data And the like.

SPI부(401)는 주파수 Fs인 입력 데이터를 입력받아, Q 비트 단위의 병렬 데 이터(이하 'Q 비트 병렬 데이터'라 함)로 변환하여 출력한다. 도 4의 실시 예는 SPI부(401)를 포함하고 있으나, SPI부(401)가 본 발명의 디코더(400)에 필수적인 구성은 아니며, 디코더(400)는 외부에서 병렬로 변환된 디지털 데이터를 입력받을 수 있다. 다만, 병렬 데이터를 입력받을 경우 디코더 칩의 핀(Pin) 수가 많아지게 되는데, 이것은 화이트 노이즈가 오디오 입력밴드로 에일리어싱(Aliasing)됨에 따른 노이즈가 증가를 초래하고 음질 저하로 이어질 수 있다.The SPI unit 401 receives input data having a frequency Fs, converts the data into Q bits of parallel data (hereinafter referred to as Q bit parallel data), and outputs the same. Although the embodiment of FIG. 4 includes an SPI unit 401, the SPI unit 401 is not an essential configuration of the decoder 400 of the present invention, and the decoder 400 inputs digital data converted in parallel from the outside. I can receive it. However, when the parallel data is input, the number of the pins of the decoder chip increases, which may cause an increase in noise due to aliasing of the white noise into the audio input band and lead to deterioration in sound quality.

디지털 보간 필터부(403)는 각각이 종속(Cascade)으로 연결된 디지털 필터를 포함하여, SPI부(401)에서 출력되는 Q 비트 병렬 데이터를 소정 오버샘플링비(OSR: Over Sampling Rate) 배수만큼 다시 오버 샘플링하면서, 소정 보간(Interpolation) 알고리즘에 따라 보간하여 출력한다. 예를 들어, 디지털 보간 필터부(403)의 기 설정된 전체 오버샘플링비가 OSR인 경우, 디지털 보간 필터부(403)는 OSR×Fs로 샘플링된 데이터를 출력한다. The digital interpolation filter unit 403 includes a digital filter connected to each other in cascade, and overwrites the Q bit parallel data output from the SPI unit 401 by a predetermined Over Sampling Rate (OSR) multiple. While sampling, the interpolation is output according to a predetermined interpolation algorithm. For example, when the preset total oversampling ratio of the digital interpolation filter unit 403 is OSR, the digital interpolation filter unit 403 outputs data sampled at OSR × Fs.

디지털 보간 필터부(403)는 저역통과 필터링을 수행하는 복수 개의 디지털 유한 임펄스 응답(FIR: Finite Impulse Response) 필터(이하 'FIR 필터'라 함)나 복수 개의 디지털 무한 임펄스 응답(IIR: Infinite Impulse Response) 필터(이하 'IIR 필터'라 함)를 포함할 수 있다. 또한, 디지털 보간 필터부(403)는 복수 개의 FIR 필터와 복수 개의 IIR 필터를 함께 포함할 수 있으며, 이러한 경우 복수 개의 FIR 필터 또는 복수 개의 IIR 필터를 대신하여 복수 개의 디지털 싱크(Sinc) 필터를 포함할 수 있다. 디지털 보간 필터부(403)에 대하여는 아래에서 다시 설명한다. The digital interpolation filter unit 403 may include a plurality of finite impulse response (FIR) filters (hereinafter referred to as 'FIR filters') or a plurality of infinite impulse responses (IIR) for performing low pass filtering. ) Filter (hereinafter referred to as an "IIR filter"). In addition, the digital interpolation filter unit 403 may include a plurality of FIR filters and a plurality of IIR filters, and in this case, include a plurality of digital sink filters in place of the plurality of FIR filters or the plurality of IIR filters. can do. The digital interpolation filter unit 403 will be described again below.

시그마-델타 펄스폭변조부(405)는 디지털 보간 필터부(403)의 출력을 입력받 아, 인밴드인 Fin내에 포함된 양자화 잡음을 고주파 영역으로 천이시킨 후 펄스 폭 변조(PWM: Pulse Width Modulation)한 데이터 비 OSR×Fs인 데이터(이하 '펄스 폭 변조 데이터'라 함)를 출력시킨다. 시그마-델타 펄스폭변조부(405)는 OSR×Fs 주파수의 클록에 의해 구동된다.The sigma-delta pulse width modulator 405 receives the output of the digital interpolation filter unit 403, transitions the quantization noise included in the in-band Fin to the high frequency region, and then pulse width modulation (PWM). The data having the data ratio OSR × Fs (hereinafter referred to as 'pulse width modulation data') is output. The sigma-delta pulse width modulator 405 is driven by a clock of OSR × Fs frequency.

디지털-아날로그 변환부(407)는 시그마-델타 펄스폭변조부(405)에서 출력되는 펄스 폭 변조 데이터를 입력받아 아날로그 데이터로 변환한다. 디지털-아날로그 변환부(407)에서 출력되는 신호는 대역이 인밴드(Fin = Fs/2)인 아날로그 신호이다.The digital-analog converter 407 receives the pulse width modulated data output from the sigma-delta pulse width modulator 405 and converts it into analog data. The signal output from the digital-analog converter 407 is an analog signal having a band in-band (Fin = Fs / 2).

연속시간 능동 RC 저역통과 필터부(409)는 디지털-아날로그 변환부(407)의 출력신호에 포함된 고주파 잡음을 제거한다. 연속시간 능동 RC 저역통과 필터부(409)는 인덕터를 사용하지 아니함으로써, 디지털 오디오 디코더(400)의 집적을 용이하게 할 수 있다. The continuous time active RC low pass filter 409 removes high frequency noise included in the output signal of the digital-analog converter 407. The continuous time active RC low-pass filter unit 409 may facilitate integration of the digital audio decoder 400 by not using an inductor.

클래스 D 증폭부(411)는 클래스 D 증폭기를 포함하며, 연속시간 능동 RC 저역통과 필터부(409)에서 출력되는 아날로그 신호를 입력받아 출력 에러(Error)를 수정하여 외부의 스피커 또는 헤드폰을 구동한다. 클래스 D 증폭부(411)는 연속시간 능동 RC 저역통과 필터부(409)로부터 아날로그 데이터를 입력받아 구동됨으로써, 높은 음질의 오디오 출력을 낼 수 있다. 클래스 D 증폭부(411)에 대하여는 아래에서 다시 설명한다.The class D amplifier 411 includes a class D amplifier and receives an analog signal output from the continuous RC active low pass filter 409 to correct an output error to drive an external speaker or headphone. . The class D amplifier 411 receives analog data from the continuous time active RC low pass filter 409 and is driven to output high-quality audio. The class D amplifier 411 will be described again below.

이상의 구성을 포함하여 본 발명의 디지털 오디오 디코더(400)가 동작한다.Including the above configuration, the digital audio decoder 400 of the present invention operates.

이하, 도 5 내지 도 7을 참조하여, 디지털 보간 필터부(403)를 더욱 상세히 설명한다. Hereinafter, the digital interpolation filter unit 403 will be described in more detail with reference to FIGS. 5 to 7.

도 5는 도 4의 디지털 보간 필터부의 일 실시 예에 따른 블록도이다. 도 5의 디지털 보간 필터부(500)는 도 4의 디지털 보간 필터부(403)에 대응되며 동일하게 설명될 수 있다.5 is a block diagram according to an exemplary embodiment of the digital interpolation filter of FIG. 4. The digital interpolation filter unit 500 of FIG. 5 corresponds to the digital interpolation filter unit 403 of FIG. 4 and may be described in the same manner.

디지털 보간 필터부(500)는 N개의 제1 내지 제N FIR 필터(501 내지 505)와 M개의 제1 내지 제M 싱크 필터(507 내지 511)가 종속 연결된 디지털 보간 필터부의 예를 보인다. 도 6은 도 5의 디지털 보간 필터부의 동작 중 FIR 필터의 동작 설명에 제공되는 주파수 스펙트럼이고, 도 7은 도 5의 디지털 보간 필터부의 동작 중 싱크 필터의 동작 설명에 제공되는 주파수 스펙트럼이다. The digital interpolation filter unit 500 shows an example of a digital interpolation filter unit in which N first to Nth FIR filters 501 to 505 and M first to Mth sync filters 507 to 511 are cascaded. FIG. 6 is a frequency spectrum provided to explain the operation of the FIR filter during the operation of the digital interpolation filter of FIG. 5, and FIG. 7 is a frequency spectrum provided to explain the operation of the sink filter during the operation of the digital interpolation filter of FIG. 5.

디지털 보간 필터부(500)는 주파수 Fs로 샘플링된 입력 데이터를 OSR×Fs만큼 오버샘플링하여 데이터를 보간한다. The digital interpolation filter 500 intersamples the input data sampled at the frequency Fs by OSR × Fs.

도 5의 디지털 보간 필터부(500)에 포함된 FIR 필터와 싱크 필터(또는 IIR 필터)는 저역통과 필터링을 수행하는 오버 샘플링 보간 필터이다. 여기서, 각각의 FIR 필터와 싱크 필터의 오버 샘플링 비는 1이 아닌 정수가 해당할 수 있으며, 종속연결됨에 따라 단계적으로 기생 주파수 성분(이미지 주파수)을 제거할 수 있도록 각 필터의 오버 샘플링 비가 결정되어야 한다. The FIR filter and the sink filter (or IIR filter) included in the digital interpolation filter unit 500 of FIG. 5 are oversampling interpolation filters that perform low pass filtering. Here, the oversampling ratio of each FIR filter and the sink filter may be an integer other than 1, and the oversampling ratio of each filter should be determined so that the parasitic frequency component (image frequency) can be removed step by step depending on the cascade connection. do.

간단하고 바람직하게는, 첫 번째 필터인 제1 FIR 필터(501)의 오버 샘플링 비가 2이고, 이후에 종속 연결된 각 필터의 오버 샘플링 비는 전단의 2배에 해당할 수 있다. 이런 경우, 디지털 보간 필터부(500)에 의해 수행되는 오버 샘플링 비에 대해서는 다음의 수학식 2가 적용된다. Simply and preferably, the oversampling ratio of the first FIR filter 501, which is the first filter, is two, and then the oversampling ratio of each cascaded filter may correspond to twice the front end. In this case, Equation 2 below is applied to the oversampling ratio performed by the digital interpolation filter unit 500.

Figure 112008060251916-pat00018
Figure 112008060251916-pat00018

여기서, N은 FIR 필터의 개수이고, M은 싱크 필터(또는 IIR 필터)의 개수이다. Where N is the number of FIR filters and M is the number of sink filters (or IIR filters).

도 6 및 도 7은 디지털 보간 필터부(500)의 각 FIR 필터와 IIR 필터의 오버 샘플링 비가 2배씩 증가하는 경우의 예를 도시한 것이다. 도 6 및 도 7의 x축은 주파수이며, y축은 출력/입력의 절대값, 즉 크기(Magnitude)에 해당한다.6 and 7 illustrate an example in which the oversampling ratio of each FIR filter and IIR filter of the digital interpolation filter unit 500 is increased by 2 times. 6 and 7 the x-axis is a frequency, the y-axis corresponds to the absolute value of the output / input, that is, Magnitude.

도 6의 (a)는 디지털 보간 필터부(500)로 입력되는 데이터의 주파수 스펙트럼, (b)는 제1 FIR 필터(501)의 출력 데이터의 주파수 스펙트럼, (c)는 제2 FIR 필터(503)의 출력 데이터의 주파수 스펙트럼, 그리고 (d)는 제N FIR 필터(505)의 출력 데이터의 주파수 스펙트럼이다. 6A is a frequency spectrum of data input to the digital interpolation filter unit 500, (b) is a frequency spectrum of output data of the first FIR filter 501, and (c) is a second FIR filter 503. ), And (d) is the frequency spectrum of the output data of the N-th FIR filter 505.

SPI부(401)의 출력은 도 6의 (a)와 같이 매 Fs 주기로 입력 데이터의 스펙트럼이 반복되는 형태를 가진다. The output of the SPI unit 401 has a form in which the spectrum of the input data is repeated every Fs period as shown in FIG.

제1 FIR 필터(501)는 주파수 2Fs로 SPI부(401)의 출력을 오버 샘플링한 후 보간하여, 도 6의 (b)와 같이 2Fs 주기의 스펙트럼을 가지는 데이터를 출력한다. 이때, (a)의 nFs(n=+1, +3, +5,…) 위치의 스펙트럼(이미지 성분)은 저역통과 필터링되어 n이 짝수인 스펙트럼(2Fs, 4Fs, 6Fs,…)만 남게 되어 2배만큼의 보간이 이루어진다. The first FIR filter 501 oversamples the output of the SPI unit 401 at a frequency of 2 Fs, interpolates, and outputs data having a spectrum having a period of 2 Fs as shown in FIG. At this time, the spectrum (image component) at the nFs (n = + 1, +3, +5, ...) position of (a) is lowpass filtered so that only n-numbered spectra (2Fs, 4Fs, 6Fs,…) remain. 2x interpolation is achieved.

제2 FIR 필터(503)는 제1 FIR 필터(501)에 종속 연결되고, 제2 FIR 필터(503)의 오버 샘플링 비는 4이다. 제2 FIR 필터(503)는 제1 FIR 필터(501)의 출력을 입력받아 4Fs로 오버 샘플링함으로써, 도 6의 (c)와 같은 스펙트럼을 가지는 데이터를 출력한다. (c)를 참조하면, 제2 FIR 필터(503)의 출력은 4Fs 주기로 스펙트럼이 나타나고 제1 FIR 필터(501)의 출력 중에서 2Fs, 6Fs, 10Fs,… 위치의 스펙트럼들은 저역통과 필터링되어 4배 만큼의 보간이 이루어진다. The second FIR filter 503 is cascaded to the first FIR filter 501 and the oversampling ratio of the second FIR filter 503 is four. The second FIR filter 503 receives the output of the first FIR filter 501 and oversamples the 4Fs to output data having a spectrum as shown in FIG. 6C. Referring to (c), the output of the second FIR filter 503 has a spectrum with a period of 4Fs, and 2Fs, 6Fs, 10Fs,... among the outputs of the first FIR filter 501. The spectra of the position are lowpass filtered to quadruple the interpolation.

제N FIR 필터(505)의 출력은 도 6 (d)와 같이 2NFs주기로 스펙트럼이 나타나며, 이전 단인 N-1번째 FIR 필터의 출력 중 2NFs/2 위치의 스펙트럼은 저역통과 필터링된다. The output of the N-th FIR filter 505 has a spectrum with a period of 2 N Fs as shown in FIG. 6 (d), and the spectrum of the 2 N Fs / 2 position among the outputs of the previous N−1 th FIR filter is lowpass filtered.

제1 싱크 필터(507)는 종속 연결된 제N FIR 필터(505)로부터 도 7의 (a)와 같은 스펙트럼을 가지는 출력을 입력받아, 2×2NFs의 오버 샘플링 주파수로 오버 샘플링한 후 보간하여 도 7의 (b)와 같은 데이터를 출력한다. 제1 싱크 필터(507)의 오버 샘플링 비(OSR)는 2×2N이므로, 도 7의 (a) 중에서 m2NFs(m=+1, +3, +5,…,) 주파수의 스펙트럼은 저역통과 필터링된다. 따라서 제1 싱크 필터(507)의 출력은 m이 짝수인 스펙트럼(2×2NFs, 4×2NFs, 6×2NFs,…)만 남게 되어 제N FIR 필터(505) 출력의 2배만큼의 보간이 이루어진다. 제2 싱크 필터(509)는 제1 싱크 필터(507)의 출력을 입력받아, 도 7의 (c)와 같이 4×2NFs 주기마다 스펙트럼이 발생하여, 제N FIR 필터(505) 출력의 4배 만큼의 보간이 이루어진다. 제N 싱크 필터(511)의 출력은 도 7의 (d)와 같이 2M2NFs 주기마다 스펙트럼이 존재하게 되고, 이전 단인 제N-1 싱크 필터의 출력 중 2M2NFs/2 주파수 상의 스펙트럼은 저역통과 필터링된다. 따라서 디지털 보간 필터부(500)의 출력은 수학식 2와 같이 입력 데이터의 샘플링 주파수 Fs보다 OSR=2M×2N 배만큼 보간이 이루어지므로 출력은 OSR×Fs 만큼 오버 샘플링되어 출력된다.The first sink filter 507 receives an output having a spectrum as shown in FIG. 7A from the cascaded N-th FIR filter 505, oversamples the signal with an oversampling frequency of 2 × 2 N Fs, and interpolates the result. Data as shown in FIG. 7B is output. Since the oversampling ratio OSR of the first sync filter 507 is 2 × 2 N , the spectrum of the frequency m2 N Fs (m = + 1, +3, +5, ...) in FIG. Lowpass filtered. Therefore, the first output of a sink filter 507 is the spectrum of m is an even number (2 × 2 N Fs, 4 × 2 N Fs, 6 × 2 N Fs, ...) 2 of the N FIR filter 505 outputs only the left Interpolation is performed twice as much. The second sink filter 509 receives the output of the first sink filter 507, and generates a spectrum every 4 × 2 N Fs cycles as shown in FIG. 7C, so that the second sync filter 509 receives the output of the N FIR filter 505. Four times the interpolation is achieved. The output of the N-th sync filter 511 has a spectrum for every 2 M 2 N Fs cycles as shown in FIG. 7 (d), and the frequency of 2 M 2 N Fs / 2 among the outputs of the N-1 sync filter, which is the previous stage. The spectrum of the phase is lowpass filtered. Accordingly, since the output of the digital interpolation filter unit 500 is interpolated by OSR = 2 M × 2 N times the sampling frequency Fs of the input data as shown in Equation 2, the output is oversampled and output by OSR × Fs.

이하에서는 디지털 보간 필터부(403)에 의해 OSR×Fs로 오버 샘플링된 데이터에 대한 시그마-델타 펄스폭변조부(405)의 동작을 도 8을 기초로 설명한다. 도 8은 시그마-델타 펄스폭변조부의 동작 설명에 제공되는 주파수 스펙트럼이다. 양자화 잡음은 일반적으로 화이트 잡음(White Noise)의 형태로 발생하며, 오버 샘플링 비가 커질수록 작아진다. 또한 화이트 잡음의 특성상 인밴드 내에도 양자화 잡음이 그대로 존재한다. Hereinafter, the operation of the sigma-delta pulse width modulator 405 with respect to data oversampled by OSR × Fs by the digital interpolation filter unit 403 will be described with reference to FIG. 8. 8 is a frequency spectrum provided to explain the operation of the sigma-delta pulse width modulator. Quantization noise generally occurs in the form of white noise, which becomes smaller as the oversampling ratio increases. In addition, due to the nature of the white noise, quantization noise remains in-band.

도 8은, 인밴드 내에 위치하는 주파수 fi인 정현파(그 OSR=2M2N)를 기초로 테스트한 것으로서, 시그마-델타 펄스폭변조부(405)에 의해 인밴드 내의 양자화 잡음이 고주파 영역으로 천이 되었음을 보여준다. 음영으로 표시된 부분은 인밴드 내의 양자화 잡음이 고주파 영역으로 천이 됨에 따라 나타낸 것으로서, 주파수 OSR×Fs/2 = 2M2N×Fs/2를 기준으로 좌우 대칭이다. FIG. 8 is a test based on a sine wave (OSR = 2M 2 N ), which is a frequency fi located in an in-band. The sigma-delta pulse width modulator 405 shows quantization noise in an in-band as a high frequency region. Shows the transition. The shaded portions are shown as the quantization noise in the in-band transitions to the high frequency region, and is symmetrical with respect to the frequency OSR x Fs / 2 = 2 M 2 N x Fs / 2.

시그마-델타 펄스폭변조부(405)의 출력은 디지털-아날로그 변환부(407)에 의해 Fs/2 대역의 아날로그 신호로 변환된다. 그러나 디지털-아날로그 변환부(407)의 출력에는 고주파 잡음이 많이 포함되어 있으므로, 연속시간 능동 RC 저역통과 필터부(409)가 고주파 잡음을 제거한다. 도 8의 점선 부분은, 연속시간 능동 RC 저역통과 필터부(409)의 주파수 스펙트럼을 나타내는 것으로, 연속시간 능동 RC 저역통과 필터부(409)에 의해 고주파 영역의 잡음이 제거됨을 보인다. The output of the sigma-delta pulse width modulator 405 is converted by the digital-analog converter 407 into an analog signal in the Fs / 2 band. However, since the output of the digital-analog converter 407 contains a lot of high frequency noise, the continuous time active RC low pass filter 409 removes the high frequency noise. The dotted line in Fig. 8 shows the frequency spectrum of the continuous time active RC low pass filter 409, which shows that the noise of the high frequency region is removed by the continuous time active RC low pass filter 409.

이하에서는, 도 9를 참조하여 클래스 D 증폭부(411)를 더욱 상세하게 설명한다.Hereinafter, the class D amplifier 411 will be described in more detail with reference to FIG. 9.

도 9는 본 발명의 일 실시 예에 따른 클래스 D 증폭부의 블록도이다. 도 9의 클래스 D 증폭부(600)는 도 4의 클래스 D 증폭부(411)에 대응되며 동일하게 설명될 수 있다.9 is a block diagram of a class D amplifier according to an embodiment of the present invention. The class D amplifier 600 of FIG. 9 corresponds to the class D amplifier 411 of FIG. 4 and may be described in the same manner.

도 9를 참조하면, 클래스 D 증폭부(600)는 에러(Error)수정 증폭기(601), 클래스 D 증폭기(603), 출력 궤환루프(605) 및 주파수 보상용 커패시터(607)를 포함한다. 여기서, 에러수정 증폭기(601)로는 폴디드-캐스코드 연산증폭기(Folded-Cascode Operational Amplifier), 주파수 보상된 2단 연산 증폭기(Frequency Compensated 2 Stage Operational Amplifier), 와이드 스윙 연산증폭기(Wide Swing Operational Amplifier) 또는 레일-투-레일 연산증폭기(Rail-to-Rail Operational Amplifier) 등과 같은 통상의 증폭기를 사용할 수 있다. Referring to FIG. 9, the class D amplifier 600 includes an error correction amplifier 601, a class D amplifier 603, an output feedback loop 605, and a frequency compensation capacitor 607. Here, the error correction amplifier 601 may include a folded-cascode operational amplifier, a frequency compensated two stage operational amplifier, and a wide swing operational amplifier. Alternatively, a conventional amplifier such as a rail-to-rail operational amplifier may be used.

연속시간 능동 RC 저역통과 필터(409)의 출력 Vi는 에러수정 증폭기(601)의 (+) 입력 단자에 연결된다. 에러수정 증폭기(601)의 출력은 클래스 D 증폭기(603)의 (+) 입력 단자에 연결되고, 클래스 D 증폭기(603)의 출력 Vo는 궤환루프(605)를 통해 에러수정 증폭기(601)의 (-) 입력단자와 클래스 D 증폭기(603)의 (-) 입력 단자에 각각 연결된다. The output Vi of the continuous time active RC lowpass filter 409 is connected to the positive input terminal of the error correction amplifier 601. The output of the error correction amplifier 601 is connected to the positive input terminal of the class D amplifier 603, and the output Vo of the class D amplifier 603 is connected to the error correction amplifier 601 through the feedback loop 605. -) Are connected to the input terminal and the negative input terminal of the Class D amplifier 603, respectively.

클래스 D 증폭기(603)의 출력이 클래스 D 증폭기(603)의 (-) 입력단자로 궤환되기 때문에, 클래스 D 증폭기(603)와 출력 궤환루프(605)는 완충기(Buffer)의 역할도 수행한다. 이렇게 완충 된 출력 Vo에 포함된 에러는 에러수정 증폭기(601)의 (-) 단자로 궤환되어 입력 Vi와의 차만큼 증폭됨으로써, 에러수정 증폭기(601)는 에러를 수정한다. Since the output of the class D amplifier 603 is fed back to the negative input terminal of the class D amplifier 603, the class D amplifier 603 and the output feedback loop 605 also serve as a buffer. The error contained in the buffered output Vo is fed back to the negative terminal of the error correction amplifier 601 and amplified by the difference with the input Vi, so that the error correction amplifier 601 corrects the error.

커패시터(607)는 에러수정 증폭기(601)의 출력과 기준 전위(Ground) 사이에 연결되어 에러수정 증폭기(601)의 출력을 안정시킨다. 에러수정 증폭기(601)가 주파수에 대해 안정한 것이라면 커패시터(607)는 제거될 수 있다.The capacitor 607 is connected between the output of the error correction amplifier 601 and the reference potential (Ground) to stabilize the output of the error correction amplifier 601. The capacitor 607 can be removed if the error correction amplifier 601 is stable against frequency.

여기서, 에러수정 증폭기(601)의 이득이 A1, 클래스 D 증폭기(603)의 이득이 A2, Fin 내의 전원 잡음이 n, 에러수정 증폭기(601)의 (+) 단자의 입력이 Vi, 그리고 클래스 D 증폭기(603)의 출력을 Vo 라 하면, 도 9는 다시 도 10으로 그려질 수 있다. Here, the gain of the error correction amplifier 601 is A 1 , the gain of the class D amplifier 603 is A 2 , the power supply noise in Fin is n, the input of the positive terminal of the error correction amplifier 601 is Vi, and If the output of the class D amplifier 603 is Vo, FIG. 9 may be drawn back to FIG.

도 10은 도 9의 클래스 D 증폭부의 설명에 제공되는 도면으로서, 도 10에 기초한 클래스 D 증폭부(600)의 최종 출력 Vo는 다음의 수학식 3 및 4와 같다.FIG. 10 is a view provided to explain the class D amplifier of FIG. 9, and the final output Vo of the class D amplifier 600 based on FIG. 10 is represented by Equations 3 and 4 below.

Figure 112006097092412-pat00003
Figure 112006097092412-pat00003

수학식 3을 정리하면, 다음의 수학식 4와 같다.Equation 3 is summarized as Equation 4 below.

Figure 112006097092412-pat00004
Figure 112006097092412-pat00004

수학식 4에서, In Equation 4,

A1A2>>A2 이고, A1, A2 >>1 이면, 출력 신호 Vo는 다음의 수학식 5와 같이 정리된다.When A 1 A 2 >> A 2 and A 1 and A 2 >> 1, the output signal Vo is arranged as shown in Equation 5 below.

Figure 112006097092412-pat00005
Figure 112006097092412-pat00005

수학식 5를 참조하면, 클래스 D 증폭부(600)에서 최종 출력되는 신호 Vo는 인밴드(Fin) 내의 전원 잡음 n이 n/A1A2 만큼 감쇄되어 출력된다. 따라서 스피커 또는 헤드폰은 클래스 D 증폭부(600)에서 출력되는 저 잡음 신호에 의해 구동됨으로써, 깨끗한 음질을 구현할 수 있다. Referring to Equation 5, the final signal Vo output from the class D amplifier 600 is attenuated by n / A 1 A 2 of the power supply noise n in the in-band Fin. Therefore, the speaker or the headphone is driven by the low noise signal output from the class D amplifier 600, thereby realizing clean sound quality.

본 발명의 다른 실시 예에 따른 디지털 오디오 디코더는, 시그마-델타 펄스 폭 변조 방식이 아닌 시그마-델타 오버샘플링 방식에 기초하면서, 스피커 또는 헤드폰을 구동하기 위한 반전 또는 비반전 증폭기 대신에 출력 에러를 수정한 클래스 D 증폭부를 사용할 수 있다. The digital audio decoder according to another embodiment of the present invention is based on a sigma-delta oversampling scheme rather than a sigma-delta pulse width modulation scheme, and corrects an output error instead of an inverted or non-inverting amplifier for driving a speaker or headphones. One class D amplifier can be used.

도 11은 본 발명의 다른 실시 예에 따른 디지털 오디오 디코더의 블록도이다. 11 is a block diagram of a digital audio decoder according to another embodiment of the present invention.

도 11을 참조하면, 디지털 오디오 디코더(700)는 SPI부(701), 디지털 보간 필터부(703), 시그마-델타 변조부(705), 디지털-아날로그 변환부(707), 연속시간 능동 RC 저역통과 필터부(709) 및 클래스 D 증폭부(711)를 포함한다.Referring to FIG. 11, the digital audio decoder 700 includes an SPI unit 701, a digital interpolation filter unit 703, a sigma-delta modulator 705, a digital-analog converter 707, and a continuous time active RC low band. A pass filter 709 and a class D amplifier 711.

SPI부(701)와 디지털 보간 필터부(703)는 도 4의 SPI부(401) 및 디지털 보간 필터부(403)에 대응되며 동일하게 설명될 수 있고, 시그마-델타 변조부(705)는 도 1의 시그마-델타 변조부(105)와 동일하며 펄스 폭 변조하지 아니한다. 디지털-아날로그 변환부(707), 연속시간 능동 RC 저역통과 필터부(709) 및 클래스 D 증폭부(711)는 도 4의 디지털-아날로그 변환부(407), 연속시간 능동 RC 저역통과 필터부(409) 및 클래스 D 증폭부(411)에 대응되며, 동일하게 설명될 수 있다. 다만, 디지털-아날로그 변환부(707)는 시그마-델타 변조부(705)의 출력을 바로 입력받음으로써, 도 4와 달리 시그마-델타 오버샘플링 방식을 이용한다.The SPI unit 701 and the digital interpolation filter unit 703 correspond to the SPI unit 401 and the digital interpolation filter unit 403 of FIG. 4, and may be described in the same manner, and the sigma-delta modulation unit 705 is illustrated in FIG. Same as the sigma-delta modulator 105 of 1 and does not pulse width modulate. The digital-to-analog converter 707, the continuous time active RC lowpass filter 709, and the class D amplifier 711 are the digital-to-analog converter 407, the continuous time active RC lowpass filter unit (FIG. 4). 409 and the class D amplifier 411, and may be described in the same manner. However, the digital-to-analog converter 707 directly receives the output of the sigma-delta modulator 705 and uses the sigma-delta oversampling scheme unlike FIG. 4.

도 11의 디지털 오디오 디코더(700)는 연속시간 능동 RC 저역통과 필터부(709) 및 클래스 D 증폭부(711)를 포함함으로써, 저 소비전력 및 집적화의 용이성을 실현할 수 있다.The digital audio decoder 700 of FIG. 11 includes a continuous time active RC low pass filter unit 709 and a class D amplifier 711, thereby realizing low power consumption and ease of integration.

본 발명은 방법, 디바이스 및 시스템으로 구현될 수 있다. 또한, 본 발명이 컴퓨터 소프트웨어로 구현될 때는, 본 발명의 구성요소는 필요한 동작의 수행에 필 요한 코드 세그먼트(code segment)로 대치될 수 있다. 프로그램이나 코드 세그먼트는 마이크로프로세서에 의해 처리될 수 있는 매체에 저장될 수 있으며, 전송매체나 통신 네트워크를 통하여 반송파(carrier waves)와 결합된 컴퓨터 데이터로서 전송될 수 있다.The invention can be implemented in methods, devices and systems. In addition, when the present invention is implemented in computer software, the components of the present invention may be replaced with code segments required to perform the necessary operations. The program or code segment may be stored in a medium that can be processed by a microprocessor and transmitted as computer data coupled with carrier waves via a transmission medium or communication network.

마이크로프로세서에 의해 처리될 수 있는 매체는 전자회로, 반도체 메모리 소자, 롬(ROM), 플래시(Flash) 메모리, EEPROM(Electrically Erasable Programmable Read-Only Memory), 플로피 디스크(Floppy Disk), 광학적 디스크, 하드(Hard) 디스크, 광섬유, 무선 네트워크 등과 같이 정보를 전달하고 저장할 수 있는 것을 포함한다. 또한, 컴퓨터 데이터는 전기적 네트워크 채널, 광섬유, 전자기장, 무선 네트워크 등을 통해 전송될 수 있는 데이터를 포함한다. The media that can be processed by the microprocessor include electronic circuits, semiconductor memory devices, ROMs, flash memory, electrically erasable programmable read-only memory (EEPROM), floppy disks, optical disks, and hard disks. (Hard) Includes the ability to transmit and store information such as disks, fiber optics, wireless networks, and the like. Computer data also includes data that can be transmitted over electrical network channels, optical fibers, electromagnetic fields, wireless networks, and the like.

또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.In addition, although the preferred embodiment of the present invention has been shown and described above, the present invention is not limited to the above-described specific embodiment, the technical field to which the invention belongs without departing from the spirit of the invention claimed in the claims. Of course, various modifications can be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.

이상에서 상세히 설명한 바와 같이 본 발명에 따른 디지털 오디오 디코더는 인밴드(Fin) 아날로그 출력 에러를 수정한 클래스(Class) D 증폭기를 사용함으로써 기존의 시그마-델타 오버샘플링(Over Sampling) 방식에 비해 소비전력을 감소시킬 수 있다. 또한, 칩 내부에 아날로그 저역통과 필터를 내장하고 있어 기존의 펄스 폭 변조(PWM: Pulse Width Modulation) 방식의 클래스 D 증폭기를 이용한 방식에서 필요하였던 외부 인덕터가 불필요하게 되므로 외부 부품의 간소화로 인한 비용 절감이 이루어질 뿐만 아니라 데드타임(Dead time) 구간에서의 왜곡과 인밴드 내에 존재하는 전원 잡음을 크게 줄일 수 있어 고성능 음질을 갖게 하는 효과가 있다.As described in detail above, the digital audio decoder according to the present invention uses a Class D amplifier that corrects an in-band analog output error, and thus consumes more power than the conventional sigma-delta oversampling method. Can be reduced. In addition, an analog lowpass filter is built into the chip, which eliminates the need for an external inductor, which was previously required using a pulse width modulation (PWM) class D amplifier. In addition to this, distortion in the dead time period and power noise present in the in-band can be greatly reduced, thereby achieving high performance sound quality.

Claims (9)

인밴드(Fin)의 아날로그 신호를 샘플링 주파수(Fs)로 샘플링되고 소정 비트 수로 양자화된 디지털 시리얼 데이터를 병렬 데이터로 입력받아, 소정의 오버 샘플링 비(OSR: Over Sampling Rate)로 오버 샘플링하고 보간하는 디지털 보간 필터부; The analog signal of the in-band (Fin) is sampled at the sampling frequency (Fs) and the digital serial data quantized to a predetermined number of bits is input as parallel data, and oversampled and interpolated at a predetermined Over Sampling Rate (OSR). A digital interpolation filter unit; 상기 디지털 보간 필터부의 출력을 입력받아, 상기 인밴드 내에 포함된 양자화 잡음을 고주파 영역으로 천이시킨 후 펄스 폭 변조하여 데이터 비 OSR×Fs인 데이터를 출력하는 시그마-델타(Sigma-Delta) 펄스폭변조부; Sigma-Delta pulse width modulation for outputting data having a data ratio of OSR × Fs by shifting the quantization noise included in the in-band to a high frequency region after receiving the output of the digital interpolation filter unit. part; 상기 시그마-델타 펄스폭변조부에서 출력되는 디지털 데이터를 아날로그 데이터로 변환하는 디지털-아날로그 변환부; A digital-analog converter for converting digital data output from the sigma-delta pulse width modulator into analog data; 상기 디지털-아날로그 변환부의 출력신호에 포함된 고주파 잡음을 제거하여 인밴드의 아날로그 신호를 출력하는 연속시간 능동 RC 저역통과 필터부; 및 A continuous time active RC low pass filter for outputting an in-band analog signal by removing high frequency noise included in the output signal of the digital-analog converter; And 상기 연속시간 능동 RC 저역통과 필터부가 출력하는 아날로그 신호를 버퍼링(Buffering)하여 최종 아날로그 신호로 출력하되, 인밴드 대역의 전원잡음을 제거하는 클래스 D 증폭부;를 포함하는 것을 특징으로 하는 디지털 오디오 디코더.And a class D amplifier for buffering the analog signal output by the continuous time active RC low-pass filter unit to output the final analog signal and removing power noise of an in-band band. . 제 1항에 있어서,The method of claim 1, 상기 디지털 시리얼 데이터를 상기 양자화 비트 수 단위의 병렬 데이터로 변환하여, 상기 디지털 보간 필터부로 출력하는 SPI(Serial-to-Parallel Interface)부;를 더 포함하는 것을 특징으로 하는 디지털 오디오 디코더.And a serial-to-parallel interface (SPI) unit for converting the digital serial data into parallel data in units of the quantized bits and outputting the parallel data to the digital interpolation filter unit. 제1항에 있어서,The method of claim 1, 상기 클래스 D 증폭부는,The class D amplifier, 에러수정 증폭기; Error correction amplifier; 상기 최종 아날로그 신호를 출력하는 클래스 D 증폭기; 및A class D amplifier for outputting the final analog signal; And 상기 클래스 D 증폭기에서 출력된 상기 최종 아날로그 신호를 상기 에러수정 증폭기 및 상기 클래스 D 증폭기의 입력단으로 궤환(feedback)시키는 궤환루프;를 포함하고, And a feedback loop for feeding back the final analog signal output from the class D amplifier to an input terminal of the error correction amplifier and the class D amplifier. 상기 에러수정 증폭기는 상기 연속시간 능동 RC 저역통과 필터부의 아날로그 출력신호와 상기 궤환된 최종 아날로그 신호의 차를 증폭하며,The error correction amplifier amplifies the difference between the analog output signal of the continuous time active RC lowpass filter unit and the feedback final analog signal, 상기 클래스 D 증폭기는 상기 에러수정 증폭기의 출력과 상기 궤환된 최종 아날로그 신호의 차를 증폭하여 상기 최종 아날로그 신호를 출력하는 것을 특징으로 하는 디지털 오디오 디코더.And the class D amplifier amplifies the difference between the output of the error correction amplifier and the feedback final analog signal to output the final analog signal. 제 3항에 있어서,The method of claim 3, wherein 상기 클래스 D 증폭부는,The class D amplifier, 상기 에러수정 증폭기의 출력단과 접지 사이에 연결된 커패시터;를 더 포함하는 것을 특징으로 하는 디지털 오디오 디코더.And a capacitor coupled between the output terminal of the error correcting amplifier and ground. 제1항에 있어서,The method of claim 1, 상기 클래스 D 증폭부는,The class D amplifier, 이득(gain)이 A1인 에러수정 증폭기; 및 An error correction amplifier with a gain A 1 ; And 이득이 A2이고 상기 최종 아날로그 신호를 출력하는 클래스 D 증폭기;를 포함하고, A class D amplifier having a gain A 2 and outputting the final analog signal; 상기 클래스 D 증폭기의 출력은 다음의 수학식The output of the class D amplifier is the following equation
Figure 112006097092412-pat00006
와 같고
Figure 112006097092412-pat00006
Like 여기서, Vo는 상기 클래스 D 증폭기의 출력, Vi는 상기 연속시간 능동 RC 저역통과 필터부의 아날로그 출력신호, n은 인밴드 내의 전원 잡음이며, A1A2>>A2 , 그리고 A1, A2 >>1인 것을 특징으로 하는 디지털 오디오 디코더.Where Vo is the output of the Class D amplifier, Vi is the analog output signal of the continuous time active RC lowpass filter, n is the in-band power supply noise, A 1 A 2 >> A 2 , and A 1 , A 2 >> 1 digital audio decoder. 인밴드(Fin)의 아날로그 신호를 샘플링 주파수(Fs)로 샘플링한 디지털 병렬 데이터를 병렬로 입력받아, 소정의 오버 샘플링 비(OSR: Over Sampling Rate)로 오버 샘플링하고 보간하는 디지털 보간 필터부; A digital interpolation filter unit which receives digital parallel data obtained by sampling an in-band (Fin) analog signal at a sampling frequency (Fs) in parallel, oversamples and interpolates at a predetermined over sampling rate (OSR); 상기 디지털 보간 필터부의 출력을 입력받아, 상기 인밴드 내에 포함된 양자화 잡음을 고주파 영역으로 천이시키는 시그마-델타 변조부; A sigma-delta modulator that receives the output of the digital interpolation filter unit and shifts quantization noise included in the in-band to a high frequency region; 상기 시그마-델타 변조부에서 출력되는 디지털 데이터를 아날로그 데이터로 변환하는 디지털-아날로그 변환부; A digital-analog converter for converting digital data output from the sigma-delta modulator into analog data; 상기 디지털-아날로그 변환부의 출력신호에 포함된 고주파 잡음을 제거하여 인밴드의 아날로그 신호를 출력하는 연속시간 능동 RC 저역통과 필터부; 및 A continuous time active RC low pass filter for outputting an in-band analog signal by removing high frequency noise included in the output signal of the digital-analog converter; And 상기 연속시간 능동 RC 저역통과 필터부가 출력하는 아날로그 신호를 버퍼링(Buffering)하여 최종 아날로그 신호로 출력하되, 인밴드 대역의 전원잡음을 제거하는 클래스 D 증폭부;를 포함하는 것을 특징으로 하는 디지털 오디오 디코더.And a class D amplifier for buffering the analog signal output by the continuous time active RC low-pass filter unit to output the final analog signal and removing power noise of an in-band band. . 제 6항에 있어서,The method of claim 6, 상기 디지털 시리얼 데이터를 상기 양자화 비트 수 단위의 병렬 데이터로 변환하여, 상기 디지털 보간 필터부로 출력하는 SPI(Serial-to-Parallel Interface)부;를 더 포함하는 것을 특징으로 하는 디지털 오디오 디코더.And a serial-to-parallel interface (SPI) unit for converting the digital serial data into parallel data in units of the quantized bits and outputting the parallel data to the digital interpolation filter unit. 제 6항에 있어서,The method of claim 6, 상기 클래스 D 증폭부는,The class D amplifier, 에러수정 증폭기; Error correction amplifier; 상기 최종 아날로그 신호를 출력하는 클래스 D 증폭기; 및A class D amplifier for outputting the final analog signal; And 상기 클래스 D 증폭기에서 출력된 상기 최종 아날로그 신호를 상기 에러수정 증폭기 및 상기 클래스 D 증폭기의 입력단으로 궤환시키는 궤환루프;를 포함하고, And a feedback loop for returning the final analog signal output from the class D amplifier to an input terminal of the error correction amplifier and the class D amplifier. 상기 에러수정 증폭기는 상기 연속시간 능동 RC 저역통과 필터부의 아날로그 출력신호와 상기 궤환된 최종 아날로그 신호의 차를 증폭하며,The error correction amplifier amplifies the difference between the analog output signal of the continuous time active RC lowpass filter unit and the feedback final analog signal, 상기 클래스 D 증폭기는 상기 에러수정 증폭기의 출력과 상기 궤환된 최종 아날로그 신호의 차를 증폭하여 상기 최종 아날로그 신호를 출력하는 것을 특징으로 하는 디지털 오디오 디코더.And the class D amplifier amplifies the difference between the output of the error correction amplifier and the feedback final analog signal to output the final analog signal. 제 8항에 있어서,The method of claim 8, 상기 클래스 D 증폭부는,The class D amplifier, 상기 에러수정 증폭기의 출력단과 접지 사이에 연결된 커패시터;를 더 포함하는 것을 특징으로 하는 디지털 오디오 디코더.And a capacitor coupled between the output terminal of the error correcting amplifier and ground.
KR1020060135158A 2006-12-27 2006-12-27 Digital audio decoder Expired - Fee Related KR100878248B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060135158A KR100878248B1 (en) 2006-12-27 2006-12-27 Digital audio decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135158A KR100878248B1 (en) 2006-12-27 2006-12-27 Digital audio decoder

Publications (2)

Publication Number Publication Date
KR20080060723A KR20080060723A (en) 2008-07-02
KR100878248B1 true KR100878248B1 (en) 2009-01-12

Family

ID=39813215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135158A Expired - Fee Related KR100878248B1 (en) 2006-12-27 2006-12-27 Digital audio decoder

Country Status (1)

Country Link
KR (1) KR100878248B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7978113B2 (en) * 2009-09-10 2011-07-12 National Semiconductor Corporation Analog-to-digital converter having output data with reduced bit-width and related system and method
CN116437265A (en) * 2023-04-11 2023-07-14 深圳市菉华科技有限责任公司 Audio chip

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429454B1 (en) 2001-02-13 2004-05-10 주식회사 오픈솔루션 Modem for Use in Short Distance Wireless Signal Transceiver and Wireless Headset Employing the Same
KR100584282B1 (en) 2003-12-11 2006-05-26 엘지전자 주식회사 Audio signal coding apparatus and coding method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429454B1 (en) 2001-02-13 2004-05-10 주식회사 오픈솔루션 Modem for Use in Short Distance Wireless Signal Transceiver and Wireless Headset Employing the Same
KR100584282B1 (en) 2003-12-11 2006-05-26 엘지전자 주식회사 Audio signal coding apparatus and coding method

Also Published As

Publication number Publication date
KR20080060723A (en) 2008-07-02

Similar Documents

Publication Publication Date Title
EP2843841B1 (en) Method and device for driving digital speaker based on code conversion
JP4890503B2 (en) Delta-sigma modulator
US7058464B2 (en) Device and method for signal processing
JP4221302B2 (en) Method and apparatus for generating a pulse width modulated signal
US7194036B1 (en) Digital data processing circuits and systems with delta-sigma modulator filtering
JP2005519547A (en) Digital microphone
JP2010527220A (en) Low power digital-to-analog converter
US6608572B1 (en) Analog to digital converters with integral sample rate conversion and systems and methods using the same
CN102694553B (en) Data converter circuits and method
US9769550B2 (en) Efficient digital microphone receiver process and system
JP3463513B2 (en) AD converter
JP2005223667A (en) Audio signal amplification method and apparatus
KR100878248B1 (en) Digital audio decoder
TW201412012A (en) System and method for amplifying a digital input signal to generate an analog output signal
JP2008523648A (en) Apparatus for pulse width modulation of an input signal
US7154419B2 (en) Audio apparatus for processing voice and audio signals
JP2008187315A (en) DeltaSigma MODULATOR, ITS CONTROL METHOD, AND DIGITAL AUDIO PROCESSING CIRCUIT AND ELECTRONIC APPARATUS EMPLOYING THEM
JP3909529B2 (en) Digital filter
US10200053B2 (en) Magnitude compensation technique for processing single-bit wide data
CN113141563A (en) Digital circuit structure for converting PDM audio signal into PCM audio signal
CN214960098U (en) Digital circuit structure for converting PDM audio signal into PCM audio signal
JP2001237708A (en) Data processing system
KR100878250B1 (en) Sigma-Delta Pulse Width Modulator and Sigma-Delta Modulator
JPH11150784A (en) A microphone device comprising a plurality of partial band microphones
JP2006191168A (en) Switching amplifier circuit

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20160107

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20160107

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000