[go: up one dir, main page]

KR100858818B1 - 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 - Google Patents

박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 Download PDF

Info

Publication number
KR100858818B1
KR100858818B1 KR1020070027246A KR20070027246A KR100858818B1 KR 100858818 B1 KR100858818 B1 KR 100858818B1 KR 1020070027246 A KR1020070027246 A KR 1020070027246A KR 20070027246 A KR20070027246 A KR 20070027246A KR 100858818 B1 KR100858818 B1 KR 100858818B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
thin film
film transistor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070027246A
Other languages
English (en)
Inventor
고무순
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070027246A priority Critical patent/KR100858818B1/ko
Application granted granted Critical
Publication of KR100858818B1 publication Critical patent/KR100858818B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743Silicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 박막 트랜지스터의 전극과 동시에 형성되는 배선의 저항을 감소시키면서도 제조 중 배선이 손상되는 것을 방지하는 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 위하여, 본 발명은 복수개의 층상 구조를 가지며 최상부층은 ITO로 형성된 소스 전극 및 드레인 전극과, 상기 소스 전극과 상기 드레인 전극에 각각 접하는 반도체층과, 상기 소스 전극, 상기 드레인 전극 및 상기 반도체층으로부터 절연된 게이트 전극을 구비하는 것을 특징으로 하는 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공한다.

Description

박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치{Thin film transistor and flat panel display comprising the same}
도 1은 종래의 유기 발광 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 다른 일 실시예에 따른 유기 발광 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 디스플레이부 110: 기판
120: 버퍼층 130: 반도체층
140: 게이트 절연막 150: 게이트 전극
160: 층간 절연막 170: 소스/드레인 전극
180: 보호막 210: 제1전극
220: 화소 정의막 230: 중간층
250: 제2전극 300: 배선
400: 봉지기판
본 발명은 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것으로서, 더 상세하게는 박막 트랜지스터의 전극과 동시에 형성되는 배선의 저항을 감소시키면서도 제조 중 배선이 손상되는 것을 방지하는 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것이다.
도 1은 종래의 유기 발광 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다. 도 1에 도시된 것과 같이 일반적으로 평판 디스플레이 장치는 기판(11) 상에 형성된 디스플레이부(10)와, 디스플레이부(10) 외측의 배선부(A)에 형성된 배선(30)을 구비한다. 유기 발광 디스플레이 장치 등과 같은 평판 디스플레이 장치의 경우 디스플레이부에 화소전극(21), 중간층(23) 및 대향전극(25)을 구비한 복수개의 유기 발광 소자들이 배치되는데, 능동 구동형 유기 발광 디스플레이 장치의 경우에는 각 유기 발광 소자에 구비된 박막 트랜지스터를 통해 각 유기 발광 소자의 발광여부 및 발광정도를 제어한다. 이 경우 제조 공정을 단순화하고 제조비용을 절약하기 위하여 통상적으로 디스플레이부에 배치되는 박막 트랜지스터의 소스 전극 및 드레인 전극 형성 시 디스플레이부 외측에 배치되는 배선의 형성을 동시에 하게 된다.
통상적으로 종래의 박막 트랜지스터의 소스 전극 및 드레인 전극은 Ti층 및 Al층을 포함한 다층으로 형성되거나 Mo층 및 Al층을 포함한 다층으로 형성되었다.
그러나 Ti층이 최상부에 위치할 경우 소스 전극 및 드레인 전극을 형성한 후의 후속 공정이 질소 분위기에서 이루어질 경우 Ti층이 질화되거나, 후속 공정 중 식각 등의 공정을 거칠 경우 Ti층이 산화된다는 문제점이 있었다. 소스 전극 및 드레인 전극의 최상부층인 Ti층의 질화 또는 산화는 이후 소스 전극 및 드레인 전극 중 어느 한 전극에 전기적으로 연결되는 발광 소자 등의 화소 전극(21)과의 소스 전극 및 드레인 전극 사이의 컨택저항이 커져 평판 디스플레이 장치의 품질을 저하시킨다는 문제가 있었다.
또한 Mo층이 최상부에 위치할 경우 소스 전극 및 드레인 전극을 형성할 시 동시에 형성하는 배선(30)의 최상부층 역시 Mo층이 되는 바, 이는 배선(30)을 형성한 후 후속 공정에서 화소 전극(21) 등을 형성하면서 거치게 되는 식각 공정 중 쉽게 손상된다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 박막 트랜지스터의 전극과 동시에 형성되는 배선의 저항을 감소시키면서도 제조 중 배선이 손상되는 것을 방지하는 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공하는 것을 목적으로 한다.
본 발명은 복수개의 층상 구조를 가지며 최상부층은 ITO로 형성된 소스 전극 및 드레인 전극과, 상기 소스 전극과 상기 드레인 전극에 각각 접하는 반도체층과, 상기 소스 전극, 상기 드레인 전극 및 상기 반도체층으로부터 절연된 게이트 전극 을 구비하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 소스 전극과 상기 드레인 전극의 차상부층은 티타늄으로 형성된 층인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 전극과 상기 드레인 전극의 차상부층은 몰리브덴으로 형성된 층인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 전극과 상기 드레인 전극의 차상부층의 하부층은 알루미늄으로 형성된 층인 것으로 할 수 있다.
본 발명은 또한 (i) 기판과, (ii) 상기 기판 상에 배치되며, 복수개의 층상 구조를 가지며 최상부층은 ITO로 형성된 소스 전극 및 드레인 전극과, 상기 소스 전극과 상기 드레인 전극에 각각 접하는 반도체층과, 상기 소스 전극과 상기 드레인 전극과 상기 반도체층으로부터 절연된 게이트 전극을 구비하는 박막 트랜지스터와, (iii) 상기 기판 상에 배치되며, 상기 박막 트랜지스터의 소스 전극 및 드레인 전극과 동일한 구조를 갖는 배선을 구비하는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 박막 트랜지스터의 소스 전극 및 드레인 전극 중 어느 한 전극에 전기적으로 연결된 유기 발광 소자를 더 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 박막 트랜지스터의 소스 전극 및 드레인 전극과 상기 배선의 차상부층은 티타늄으로 형성된 층인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 박막 트랜지스터의 소스 전극 및 드 레인 전극과 상기 배선의 차상부층은 몰리브덴으로 형성된 층인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 박막 트랜지스터의 소스 전극 및 드레인 전극과 상기 배선의 차상부층의 하부층은 알루미늄으로 형성된 층인 것으로 할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터를 개략적으로 도시하는 단면도이다.
도 2를 참조하면, 기판(110) 상에 박막 트랜지스터가 형성되어 있다. 이 박막 트랜지스터는 소스 전극과 드레인 전극(170), 소스 전극과 드레인 전극(170)에 각각 접하는 반도체층(130), 소스 전극과 드레인 전극(170) 및 반도체층(130)으로부터 절연된 게이트 전극(150)을 구비한다. 물론 도 2에 도시된 것과 같이 실리콘 나이트라이드 또는 실리콘 옥사이드 등과 같은 절연성 물질로 형성된 게이트 절연막(140) 또는 층간 절연막(160)을 더 구비할 수도 있다.
상기와 같은 구조에 있어서, 본 실시예에 따른 박막 트랜지스터의 소스 전극 및 드레인 전극(170)은 복수개의 층상구조를 갖는데, 최상부층(173)은 ITO로 형성된 층이다.
전술한 바와 같이 통상적으로 종래의 박막 트랜지스터의 소스 전극 및 드레인 전극은 Ti층 및 Al층을 포함한 다층으로 형성되거나 Mo층 및 Al층을 포함한 다 층으로 형성되었다. 그러나 Ti층이 최상부에 위치할 경우 소스 전극 및 드레인 전극을 형성한 후의 후속 공정이 질소 분위기에서 이루어질 경우 Ti층이 질화되거나, 후속 공정 중 식각 등의 공정을 거칠 경우 Ti층이 산화된다는 문제점이 있었다. 또한 Mo층이 최상부에 위치할 경우 소스 전극 및 드레인 전극을 형성할 시 동시에 형성하는 배선의 최상부층 역시 Mo층이 되는 바, 이는 배선을 형성한 후 후속 공정에서 화소전극 등을 형성하면서 거치게 되는 식각 공정 중 쉽게 손상된다는 문제점이 있었다.
그러나 본 실시예에 따른 박막 트랜지스터의 경우에는 소스 전극 및 드레인 전극(170)의 최상부층(173)은 ITO로 형성되는 바, 이러한 ITO로 형성되는 최상부층(173)은 그 물질적인 특성 상 소스 전극 및 드레인 전극을 형성한 후의 후속 공정이 질소 분위기에서 이루어지더라도 질화되지 않으며, 또한 후속 공정 중 식각 등의 공정을 거칠 경우에도 산화되거나 손상되지 않는다. 따라서 복수개의 층상구조를 갖는 소스 전극 및 드레인 전극(170)의 최상부층(173)으로서 ITO층을 갖는 본 실시예에 따른 박막 트랜지스터를 이용하여 평판 디스플레이 장치를 제조하게 되면, 박막 트랜지스터의 소스 전극 및 드레인 전극(170)과 발광 소자 사이의 컨택에 있어서 컨택저항을 낮게 유지할 수 있으며, 또한 우수한 품질의 평판 디스플레이 장치를 구현할 수 있다.
한편 박막 트랜지스터의 소스 전극 및 드레인 전극(170), 그리고 이 소스 전극 및 드레인 전극(170)과 동시에 형성되는 배선 등의 저항을 낮추기 위하여, 박막 트랜지스터의 소스 전극 및 드레인 전극(170)의 다층에는 Al층(171)이 포함되도록 할 수 있다. 그러나 이러한 Al층(171)은 저항이 낮고 전기 전도도가 높다는 장점이 있으나 후속 공정에 있어서 쉽게 손상된다는 문제점이 있다. 그러므로 도 2에 도시된 것과 같이 Al층(171)을 덮는 Ti층 또는 Mo층(172)이 구비되도록 하는 것이 바람직하다. 물론 이러한 Al층 또는 Mo층(172)은 ITO층(173)에 의해 덮여 있으므로 후속 공정에 있어서 손상되지 않으며 문제를 야기하지 않게 된다. 결과적으로 본 실시예에 따른 박막 트랜지스터의 소스 전극과 드레인 전극(170)의 차상부층은 티타늄 또는 몰리브덴으로 형성된 층(172)이고, 차상부층(172)의 하부층(173)은 알루미늄으로 형성된 층인 것으로 할 수 있다.
도 3은 본 발명의 다른 일 실시예에 따른 유기 발광 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 3을 참조하면, 글라스재, 금속재 또는 플라스틱재 등의 기판(110) 상에 디스플레이부(100)가 구비되어 있고, 이 디스플레이부(100) 외측에 배선부(A)가 구비되어 있다. 배선부(A)에는 배선(300)이 구비되어 있다. 디스플레이부(100)에는 유기 발광 소자가 구비되는데, 이 유기 발광 소자는, 제1전극(210, 화소전극)과, 이에 대향된 제2전극(250)과, 제1전극(210)과 제2전극(250) 사이에 개재된 적어도 발광층을 포함하는 중간층(230)을 구비한다. 기판(110)의 외측 가장자리에는 밀봉재(미도시)가 구비되어 기판(110)과 봉지기판(400)을 밀봉시킨다.
기판(110)에는 복수개의 박막 트랜지스터들이 구비되어 있는데, 이들은 회로 구동부에 구비된 박막 트랜지스터들일 수도 있고, 디스플레이부(100) 내에 구비된 박막 트랜지스터들일 수도 있으며, 필요에 따라 구비된 그 이외의 박막 트랜지스터 들일 수도 있다.
기판의 외측 가장자리의 배선부(A)에는 배선(300)이 배치되어 있는데, 도 3에 도시된 것과 달리 복수개의 배선이 배치될 수도 있는 등 다양한 변형이 가능함은 물론이다. 이러한 배선(300)은 도 3에 도시된 것과 같이 제2전극(250)에 전원을 공급하는 전극전원배선일 수도 있으나, 이 외에도 회로 구동부와 디스플레이부(100)를 연결하는 배선일 수도 있는 등 다양한 변형이 가능하다.
상기 디스플레이부(100) 및 유기 발광 소자의 구성을 더 자세히 설명하자면 다음과 같다.
먼저 기판(110)상에 SiO2 등으로 버퍼층(120)이 구비되어 있다. 버퍼층(120)의 일면 상에는 반도체층(130)이 구비되는데, 반도체층(130)은 비정질 실리콘층 또는 다결정질 실리콘층으로 형성될 수 있으며, 또는 유기 반도체 물질로 형성될 수도 있다. 도면에서 자세히 도시되지는 않았으나, 필요에 따라 반도체층(130)은 N+형 또는 P+형의 도펀트들로 도핑되는 소스 및 드레인 영역과, 채널 영역을 구비할 수 있다.
반도체층(130)의 상부에는 게이트 전극(150)이 구비되는데, 이 게이트 전극(150)에 인가되는 신호에 따라 소스 전극과 드레인 전극(170)이 전기적으로 소통된다. 게이트 전극(150)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예를 들어 MoW, Al/Cu 등과 같은 물질로 형성된다. 이때 반도체층(130)과 게이트 전극(150)과의 절연성을 확보하기 위하여, 예컨대 플라즈마 강화 화학 기상 증착(PECVD)을 통해 SiO2 등으로 구성되는 게이트 절연막(140)이 반도체층(130)과 게이트 전극(150) 사이에 개재된다.
게이트 전극(150)의 상부에는 층간 절연막(160)이 구비되는데, 이는 SiO2, SiNx 등의 물질로 단층으로 형성되거나 또는 다중층으로 형성될 수도 있다. 층간 절연막(160)의 상부에는 소스/드레인 전극(170)이 형성된다. 소스/드레인 전극(170)은 층간 절연막(160)과 게이트 절연층(140)에 형성되는 컨택홀을 통하여 반도체층에 각각 전기적으로 연결된다.
소스/드레인 전극(170)의 상부에는 보호막(패시베이션층 및/또는 평탄화층, 180)이 구비되어, 하부의 박막 트랜지스터를 보호하고 평탄화시킨다. 이 보호막(180)은 다양한 형태로 구성될 수 있는데, BCB(benzocyclobutene) 또는 아크릴(acryl) 등과 같은 유기물, 또는 SiNx와 같은 무기물로 형성될 수도 있고, 단층으로 형성되거나 이중 혹은 다중층으로 구성될 수도 있는 등 다양한 변형이 가능하다.
이 보호막(180) 상에는 다양한 디스플레이 소자가 구비될 수 있는데, 본 실시예의 경우에는 유기 발광 소자가 구비되어 있다. 이 유기 발광 소자는 제1전극(210)과, 이 제1전극에 대향하는 제2전극(250)과, 이 전극들 사이에 개재된 적어도 발광층을 포함하는 중간층(230)을 구비한다.
제1전극(210)은 보호막(180) 상에 구비되는데, 이 제1전극(210)은 보호막(180)에 형성된 컨택홀을 통하여 하부의 소스 또는 드레인 전극(170)에 전기적으 로 연결된다. 제1전극(210)은 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있다. 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3를 형성할 수 있다.
한편, 제2전극(250)도 투명 전극 또는 반사형 전극으로 구비될 수 있는 데, 투명전극으로 사용될 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물이 중간층을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고 반사형 전극으로 사용될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 전면 증착하여 형성한다. 그러나, 반드시 이에 한정되는 것은 아니며, 제1전극 및 제2전극으로 전도성 폴리머 등 유기물을 사용할 수도 있다.
중간층(230)은 저분자 또는 고분자 유기물로 구비될 수 있다. 저분자 유기물로 형성될 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 물질이 사용될 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다. 고분자 유기물로 형성될 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다. 물론 상기와 같은 중간층은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
상기와 같은 구조에 있어서, 박막 트랜지스터의 소스 전극 및 드레인 전극(170)은 복수개의 층상 구조를 갖되 최상부층(173)은 ITO로 형성된다. 그리고 배선부(A)의 배선(300)은 박막 트랜지스터의 소스 전극 및 드레인 전극(170)과 동일한 구조를 갖는다. 따라서 배선(300) 역시 복수개의 층상 구조를 갖되 최상부층(303)은 ITO로 형성된다.
이와 같은 본 실시예에 따른 평판 디스플레이 장치의 경우에는 박막 트랜지스터의 소스 전극 및 드레인 전극(170)의 최상부층(173)과 배선(300)의 최상부층(303)은 ITO로 형성되는 바, 이러한 ITO로 형성되는 최상부층(173, 303)은 그 물질적인 특성 상 소스 전극 및 드레인 전극을 형성한 후의 후속 공정이 질소 분위기에서 이루어지더라도 질화되지 않으며, 또한 후속 공정 중 식각 등의 공정을 거칠 경우에도 산화되거나 손상되지 않는다. 따라서 복수개의 층상구조를 갖는 소스 전 극 및 드레인 전극(170)의 최상부층(173) 및 배선(300)의 최상부층(303)으로서 ITO층을 갖는 본 실시예에 따른 평판 디스플레이 장치의 경우, 박막 트랜지스터의 소스 전극 및 드레인 전극(170)과 유기 발광 소자의 화소전극(210)과의 컨택에 있어서 컨택저항을 낮게 유지할 수 있으며, 또한 우수한 품질의 평판 디스플레이 장치를 구현할 수 있다.
한편 박막 트랜지스터의 소스 전극 및 드레인 전극(170), 그리고 이 소스 전극 및 드레인 전극(170)과 동시에 형성되는 배선(300) 등의 저항을 낮추기 위하여, 박막 트랜지스터의 소스 전극 및 드레인 전극(170)의 다층과 배선(300)의 다층에는 Al층(171, 301)이 포함되도록 할 수 있다. 그러나 이러한 Al층(171, 301)은 저항이 낮고 전기 전도도가 높다는 장점이 있으나 후속 공정에 있어서 쉽게 손상된다는 문제점이 있다. 그러므로 도 3에 도시된 것과 같이 Al층(171, 301)을 덮는 Ti층 또는 Mo층(172, 302)이 구비되도록 하는 것이 바람직하다. 물론 이러한 Al층 또는 Mo층(172, 302)은 ITO층(173, 303)에 의해 덮여 있으므로 후속 공정에 있어서 손상되지 않으며 문제를 야기하지 않게 된다. 결과적으로 본 실시예에 따른 박막 트랜지스터의 소스 전극과 드레인 전극(170)의 차상부층 및 배선(300)의 차상부층은 티타늄 또는 몰리브덴으로 형성된 층(172, 302)이고, 차상부층(172, 302)의 하부층(173, 303)은 알루미늄으로 형성된 층인 것으로 할 수 있다.
물론 도 3 및 이를 참조한 본 실시예에서는 디스플레이부에 구비되는 발광 소자로서 유기 발광 소자를 예로 들어 설명하였으나, 본 발명이 이에 한정되지 않으며 액정 표시 소자 등과 같은 다양한 소자가 구비된 경우에도 적용될 수 있음은 물론이다.
상기한 바와 같이 이루어진 본 발명의 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 따르면, 박막 트랜지스터의 전극과 동시에 형성되는 배선의 저항을 감소시키면서도 제조 중 배선이 손상되는 것을 방지하는 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (9)

  1. 복수개의 층상 구조를 가지며 최상부층은 ITO로 형성된 소스 전극 및 드레인 전극;
    상기 소스 전극과 상기 드레인 전극에 각각 접하는 반도체층; 및
    상기 소스 전극, 상기 드레인 전극 및 상기 반도체층으로부터 절연된 게이트 전극;을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 소스 전극과 상기 드레인 전극의 차상부층은 티타늄으로 형성된 층인 것을 특징으로 하는 박막 트랜지스터.
  3. 제1항에 있어서,
    상기 소스 전극과 상기 드레인 전극의 차상부층은 몰리브덴으로 형성된 층인 것을 특징으로 하는 박막 트랜지스터.
  4. 제2항 또는 제3항에 있어서,
    상기 소스 전극과 상기 드레인 전극의 차상부층의 하부층은 알루미늄으로 형성된 층인 것을 특징으로 하는 박막 트랜지스터.
  5. 기판;
    상기 기판 상에 배치되며, 복수개의 층상 구조를 가지며 최상부층은 ITO로 형성된 소스 전극 및 드레인 전극과, 상기 소스 전극과 상기 드레인 전극에 각각 접하는 반도체층과, 상기 소스 전극과 상기 드레인 전극과 상기 반도체층으로부터 절연된 게이트 전극을 구비하는 박막 트랜지스터; 및
    상기 기판 상에 배치되며, 전 영역에서 상기 박막 트랜지스터의 소스 전극 및 드레인 전극과 동일한 구조를 갖는 배선;을 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
  6. 제5항에 있어서,
    상기 박막 트랜지스터의 소스 전극 및 드레인 전극 중 어느 한 전극에 전기적으로 연결된 유기 발광 소자를 더 구비하는 것을 특징으로 하는 평판 디스플레이 장치.
  7. 제5항에 있어서,
    상기 박막 트랜지스터의 소스 전극 및 드레인 전극과 상기 배선의 차상부층은 티타늄으로 형성된 층인 것을 특징으로 하는 평판 디스플레이 장치.
  8. 제5항에 있어서,
    상기 박막 트랜지스터의 소스 전극 및 드레인 전극과 상기 배선의 차상부층 은 몰리브덴으로 형성된 층인 것을 특징으로 하는 평판 디스플레이 장치.
  9. 제7항 또는 제8항에 있어서,
    상기 박막 트랜지스터의 소스 전극 및 드레인 전극과 상기 배선의 차상부층의 하부층은 알루미늄으로 형성된 층인 것을 특징으로 하는 평판 디스플레이 장치.
KR1020070027246A 2007-03-20 2007-03-20 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 Active KR100858818B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070027246A KR100858818B1 (ko) 2007-03-20 2007-03-20 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070027246A KR100858818B1 (ko) 2007-03-20 2007-03-20 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR100858818B1 true KR100858818B1 (ko) 2008-09-17

Family

ID=40023201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070027246A Active KR100858818B1 (ko) 2007-03-20 2007-03-20 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100858818B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160023745A (ko) * 2013-05-31 2016-03-03 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0131057B1 (ko) * 1992-12-09 1998-04-14 야마자끼 순페이 전자회로 및 그의 반도체장치
KR20040106576A (ko) * 2002-05-21 2004-12-17 더 스테이트 오브 오레곤 액팅 바이 앤드 쓰루 더 스테이트 보드 오브 하이어 에쥬케이션 온 비해프 오브 오레곤 스테이트 유니버시티 트랜지스터 구조 및 그 제조 방법
KR20060058454A (ko) * 2004-11-25 2006-05-30 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0131057B1 (ko) * 1992-12-09 1998-04-14 야마자끼 순페이 전자회로 및 그의 반도체장치
KR20040106576A (ko) * 2002-05-21 2004-12-17 더 스테이트 오브 오레곤 액팅 바이 앤드 쓰루 더 스테이트 보드 오브 하이어 에쥬케이션 온 비해프 오브 오레곤 스테이트 유니버시티 트랜지스터 구조 및 그 제조 방법
KR20060058454A (ko) * 2004-11-25 2006-05-30 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160023745A (ko) * 2013-05-31 2016-03-03 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102098745B1 (ko) 2013-05-31 2020-05-27 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR100683791B1 (ko) 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이장치
EP1796171B1 (en) Flat panel display and method of fabricating the same
KR100875103B1 (ko) 유기 발광 디스플레이 장치
EP2031658B1 (en) Organic light emitting display apparatus
KR100787461B1 (ko) 다층 구조의 애노드를 채용한 유기 발광 디스플레이 장치
KR100730156B1 (ko) 평판 디스플레이 장치
KR100958644B1 (ko) 유기 발광 디스플레이 장치
KR101806405B1 (ko) 평판 표시 장치용 백 플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR20110057985A (ko) 플렉서블 디스플레이 장치 및 그의 제조방법
KR20150039490A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20150135721A (ko) 유기 발광 디스플레이 장치 및 그 제조방법
KR100592302B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR100943186B1 (ko) 유기 발광 디스플레이 장치 및 그 제조방법
KR100858818B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100987383B1 (ko) 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이 장치
KR100696514B1 (ko) 전면 발광형 유기 발광 표시장치
KR100813849B1 (ko) 유기 발광 디스플레이 장치
KR100813838B1 (ko) 평판 디스플레이 장치
KR100719599B1 (ko) 평판 디스플레이 장치
KR100647629B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR100730222B1 (ko) 평판 디스플레이 장치
KR100696548B1 (ko) 평판 표시장치 및 그 제조방법
KR100659113B1 (ko) 평판 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070320

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080212

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080826

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080910

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080911

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110829

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120831

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130830

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160831

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20180829

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20190822

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20200901

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20210825

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20240822

Start annual number: 17

End annual number: 17