[go: up one dir, main page]

KR100846006B1 - 액티브 매트릭스 표시 장치 및 박막 트랜지스터 집적 회로 장치 - Google Patents

액티브 매트릭스 표시 장치 및 박막 트랜지스터 집적 회로 장치 Download PDF

Info

Publication number
KR100846006B1
KR100846006B1 KR1020067012890A KR20067012890A KR100846006B1 KR 100846006 B1 KR100846006 B1 KR 100846006B1 KR 1020067012890 A KR1020067012890 A KR 1020067012890A KR 20067012890 A KR20067012890 A KR 20067012890A KR 100846006 B1 KR100846006 B1 KR 100846006B1
Authority
KR
South Korea
Prior art keywords
wiring
thin film
electrode
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020067012890A
Other languages
English (en)
Other versions
KR20060105802A (ko
Inventor
다다히로 오미
아키히로 모리모토
데루히코 스즈키
다케요시 가토
Original Assignee
니폰 제온 가부시키가이샤
다다히로 오미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니폰 제온 가부시키가이샤, 다다히로 오미 filed Critical 니폰 제온 가부시키가이샤
Publication of KR20060105802A publication Critical patent/KR20060105802A/ko
Application granted granted Critical
Publication of KR100846006B1 publication Critical patent/KR100846006B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6725—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having supplementary regions or layers for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

소스 전극 배선, 드레인 전극 배선, 및 신호선을 둘러싸도록 평탄화층을 형성하고, 소스 전극 배선, 드레인 전극 배선 및 신호선이 실질적으로 동일 평면을 형성하도록 한 액티브 매트릭스 표시 장치.

Description

액티브 매트릭스 표시 장치 및 박막 트랜지스터 집적 회로 장치{ACTIVE MATRIX DISPLAY DEVICE AND THIN FILM TRANSISTOR INTEGRATED CIRCUIT DEVICE}
본 발명은 박막 트랜지스터 집적 회로에 관한 것이고, 또한 박막 트랜지스터(TFT)를 이용한 액티브 매트릭스 표시 장치 및 그들의 제조 방법에 관한 것이다.
박막 트랜지스터 집적 회로 장치는, 유리 등의 절연체 기판 또는 적어도 표면이 절연체의 기판 상에, 다수의 박막 트랜지스터 및 이들 트랜지스터를 상호 접속하거나, 전원이나 입출력 단자에 접속하거나 하는 배선층을 단층 또는 다층으로 배치하여, 마이크로 프로세서나 시스템 LSI(large scale integration) 회로 등을 구성하는 것이다. 그 실시예의 하나로서 액티브 매트릭스 액정 표시 장치나 유기 EL(electroluminescence) 표시 장치 등의 액티브 매트릭스 표시 장치가 있다. 액티브 매트릭스 표시 장치는, 매트릭스 형상으로 배치된 화소와, 각 화소에 대응하도록 매트릭스 형상으로 배치되고 스위칭 소자로서 이용되는 박막 트랜지스터(이하, TFT라고 약칭함)와, 행렬의 매트릭스를 구성하는 행 방향의 선 및 열 방향의 선을 기본적으로 갖고 있다. 행 방향의 선은 신호의 기록 타이밍을 전달하는 주사 신호를 각 TFT의 게이트 전극에 인가하는 주사선으로서 사용되고, 열 방향의 선은 표시 화상에 따른 신호를 TFT 스위치를 거쳐서 각 화소에 공급하는 신호선으로서 사용된다. 따라서, 신호선은 TFT의 소스 또는 드레인 전극 중 한쪽에 접속되고, TFT의 소스 또는 드레인 전극의 다른쪽은 화소 전극에 접속된다. 주사선으로부터 게이트 전극에 인가되는 타이밍 신호에 의해서 TFT 스위치는 온으로 되어 화소에 신호를 공급한다. 이러한 액티브 매트릭스 표시 장치는, 화소의 종류에 따라서, 액티브 매트릭스 액정 표시 장치나 유기 EL 표시 장치 등으로 분류된다. 주사선, 신호선, TFT를 포함하는 기판 전체는 액티브 매트릭스 기판이라고도 불리며, 기판의 표면에, 감압 분위기에서의 성막이나 포토리소그래피 등의 프로세스에 의해 몇 층 정도의 회로 패턴을 형성하여 구성되어 있다. 표시 장치의 비용 저감의 관점에서, 감압 분위기에서의 성막 공정이나 포토리소그래피 공정의 삭감이 검토되고 있다.
특히, 배선을 스퍼터에 의해 성막하는 공정은 전면(全面)에 성막한 배선 재료를 포토리소그래피법에 의해 가공하여 배선부를 형성하기 때문에, 재료의 대부분을 에칭으로 제거해 버리거나, 막 두께의 균일성을 확보하기 위해서, 기판 면적에 비하여 큰 재료 타겟을 사용하거나 하기 때문에, 재료 이용 효율이 현저히 낮고, 액티브 매트릭스 기판의 제조 비용을 상승하는 요인으로 되어 있다.
이러한 문제를 해결하기 위해서, 인쇄법에 의해 필요한 부위에만 배선을 형성하여 재료의 이용 효율을 높이는 방법이 개발되어 있다. 예컨대, 일본 특허 공 개 제 2002-026014 호 공보(특허 문헌 1)에 기재된 바와 같이, 잉크젯법을 이용하여 소정의 장소에 배선을 형성하는 방법이 개시되어 있다. 이러한 인쇄법을 이용함으로써, 감압 공정을 삭감할 수 있어, 표시 장치의 제조 비용을 저감할 수 있다.
한편, 액티브 매트릭스 표시 장치에 있어서, 스위칭 소자로서 동작하는 TFT 소자는 게이트 전극이 기판측에 형성되는 역(逆) 스태거형이 널리 이용되고 있다. 역 스태거형 TFT를 이용한 표시 장치는 일본 특허 공개 제 2002-98994 호 공보(특허 문헌 2) 등에 기재된 바와 같이 형성된다. 즉, 특허 문헌 2에서는, 먼저 유리 기판 상에 게이트 전극을 포토리소그래피법에 의해 형성하고, 그 후, 게이트 절연막을 형성하는 처리가 행하여진다. 다음에, 반도체층으로서 비정질 실리콘층 및 콘택트층으로 되는 n+형 비정질 실리콘층을 적층한다. 소스 전극 및 드레인 전극과 콘택트를 형성하는 n+형 비정질 실리콘층의 분리는 슬릿 마스크 등을 이용하여 노광량을 변조시켜, 현상 후의 레지스트 두께를 조정하고 나서 에칭하는 하프톤(halftone) 노광 기술을 이용함으로써 행하고 있다. 이 후, 잔존하는 포토레지스트를 박리하고, 채널부의 패시베이션막 형성이 CVD(chemical vapor deposition)법에 의해 행하여지고 있다.
특허 문헌 1 : 일본 특허 공개 제 2002-Q26014 호 공보
특허 문헌 2 : 일본 특허 공개 제 2002-98994 호 공보
특허 문헌 3 : 일본 특허 출원 제 2003-159315 호 명세서
특허 문헌 4 : 일본 특허 공개 제 2002-324966 호 공보
발명의 개시
발명이 해결하고자 하는 과제
잉크젯법 등의 인쇄법을 이용하여 배선을 형성하고자 하는 경우, 표시 장치와 같이 미세한 패턴을 구획할 때, 특허 문헌 1에 기재된 바와 같이, 배선의 형성이 불필요한 부위에 발수막을 형성해 두는 것에 의해 배선 잉크가 소정의 위치에 수납되어 미세 패턴을 형성할 수 있다. 그러나, 특허 문헌 1은, 배선 이외의 활성화 영역을 포함하는 액티브 매트릭스 TFT에 대한 응용에 대해서는 전혀 시사되어 있지 않다.
또한, 특허 문헌 2는 소스, 드레인 전극 등의 주요 부분을 형성한 후, 감광성 아크릴계 수지를 도포하는 것에 의해서 평탄화하는 것을 개시하고 있다. 또한, 특허 문헌 2는 하프톤법을 이용하여 소스, 드레인의 콘택트부를 형성하는 방법을 개시하고 있다.
그러나, 특허 문헌 2에서는, 소스, 드레인 전극 배선을 포함하는 주요 부분을 평탄화하는 것에 대해서는 하등 기술하고 있지 않다. 또한, 특허 문헌 2는, 디스플레이의 대형화에 수반되는, 신호선 상에서의 신호 손실이나 지연의 발생에 대하여 하등 검토하고 있지 않다. 이 때문에, 특허 문헌 2에서는, 화소에 충분한 신호가 기입되지 않는 문제가 발생하는 것으로 예측된다.
이 문제를 해결하기 위해서는 배선의 폭을 크게 하거나 또는 배선의 두께를 두껍게 하는 것에 의해 배선 저항을 감소시켜, 신호 손실이나 지연을 작게 하는 것이 생각된다. 그러나, 배선 폭을 크게 하면, 디스플레이 전체에 차지하는, 표시에 유효한 부분의 면적이 감소하여, 휘도가 저하한다는 문제가 있다. 한편, 배선 두께를 두껍게 하는 방법은, 특허 문헌 1에 기재된 바와 같이, 신호선 상을 평탄화층에 의해 덮음으로써, 해당 평탄화층 표면에 단차가 발생하지 않게 하는 것이 생각된다. 그러나, 디스플레이 사이즈가 대형화됨에 따라 배선의 후막화에는 한계가 있다.
본 발명자 등은, 특허 문헌 3에 있어서, 기판 표면에 투명막을 형성하고, 당해 투명막 중에, 배선부를 선택적으로 매설함으로써 표면을 평탄화하는 기술을 제안하였다. 이 기술에서는, 기판 상에 형성되는 게이트 배선의 주변을 투명막에 의해 둘러쌈으로써, 게이트 배선과 투명막간의 단차를 없앨 수 있다. 여기서는, 투명막은 게이트 배선에 의한 단차를 흡수하는 평탄화층으로서의 기능을 갖고 있다.
그러나, 특허 문헌 3은, 유리 기판의 표면에 직접 형성되는 게이트 배선이나 게이트 전극을 투명막에 매립하는 것에 의해서 표면을 평탄화하는 것을 도모하고 있을 뿐으로, 당해 평탄화된 표면에 형성되는 TFG의 소스 및 드레인부의 표면을 평탄화하는 것에 대해서는 개시하고 있지 않다. 또한, 특허 문헌 3은 소스 및 드레인 전극, 소스 배선, 드레인 배선을 평탄화하는 것에 대해서는 하등 언급하고 있지 않다.
또한, 특허 문헌 1~3 중 어디에서도, 소스 전극 배선 및 드레인 전극과, 그 이외의 영역에 발생하는 단차에 기인하는 문제점에 대하여 하등 지적하고 있지 않다.
과제를 해결하기 위한 수단
본 발명은, 상기 문제를 감안하여 행해진 것으로서, 평탄한 배선을 갖춘 박막 트랜지스터 집적 회로 장치를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 평탄화된 전극 배선을 갖는 액티브 매트릭스 표시 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 잉크젯 인쇄 등의 인쇄법, 도금법을 적용할 수 있는 박막 트랜지스터의 제조 방법을 제공하는 것이다.
본 발명의 일 형태에 따르면, 절연성 기판 상에 형성된 복수의 박막 트랜지스터와, 이들 박막 트랜지스터에 접속하는 배선을 갖는 박막 트랜지스터 집적 회로 장치에 있어서, 상기 배선을 둘러싸는 평탄화층을 구비하고, 상기 배선의 표면과 상기 평탄화층의 표면은 실질적으로 동일 평면을 형성하고 있는 것을 특징으로 하는 박막 트랜지스터 집적 회로 장치를 얻을 수 있다. 여기서, 상기 배선은 게이트 배선, 소스 배선 및 드레인 배선을 포함하며, 상기 게이트 배선은 적어도 하나의 상기 박막 트랜지스터의 게이트 전극에 접속되고, 상기 소스 배선은 적어도 하나의 상기 박막 트랜지스터의 소스 전극에 접속되고, 상기 드레인 배선은 적어도 하나의 상기 박막 트랜지스터의 드레인 전극에 접속되고, 상기 평탄화층은 상기 소스 전극, 상기 드레인 전극, 상기 소스 배선 및 상기 드레인 배선을 둘러싸며, 상기 소스 전극, 상기 드레인 전극, 상기 소스 배선 및 상기 드레인 배선의 표면과 상기 평탄화층의 표면은 실질적으로 동일 평면을 형성하고 있어도 된다.
본 발명의 다른 형태에 따르면, 절연성 기판 상에 매트릭스 형상으로 배치된 복수의 박막 트랜지스터와, 이들 박막 트랜지스터에 접속하는 배선을 갖는 액티브 매트릭스 표시 장치에 있어서, 상기 배선을 둘러싸는 평탄화층을 구비하고, 상기 배선의 표면과 상기 평탄화층의 표면은 실질적으로 동일 평면을 형성하고 있는 것을 특징으로 하는 액티브 매트릭스 표시 장치를 얻을 수 있다. 여기서, 상기 배선은 게이트 배선, 소스 배선 및 드레인 배선을 포함하며, 상기 게이트 배선은 상기 박막 트랜지스터의 게이트 전극에 접속되는 주사선을 구성하고, 상기 소스 배선 및 상기 드레인 배선은 상기 박막 트랜지스터의 소스 전극 및 드레인 전극에 각각 접속되고, 상기 소스 배선 및 상기 드레인 배선의 한쪽은 상기 박막 트랜지스터에 신호를 공급하는 신호선을 구성하고 또한 다른쪽은 화소 전극에 접속되며, 상기 평탄화층은 상기 소스 전극, 상기 드레인 전극, 상기 소스 배선 및 상기 드레인 배선을 둘러싸고, 상기 소스 전극, 상기 드레인 전극, 상기 소스 배선 및 상기 드레인 배선의 표면과 상기 평탄화층의 표면은 실질적으로 동일 평면을 형성하고 있어도 된다.
본 발명의 또 다른 형태에 따르면, 절연성 기판 상에 게이트 전극 및 게이트 배선을 형성하는 공정과, 상기 게이트 전극과 상기 게이트 배선을 덮도록 절연막을 형성하는 공정과, 해당 절연막 상에 반도체층을 선택적으로 형성하는 공정과, 해당 반도체층 상에 평탄화층을 형성하는 공정과, 해당 평탄화층의 일부를 선택적으로 제거하여 상기 반도체층에 달하는 홈을 형성하는 공정과, 상기 홈 내에 상기 반도체층에 달하는 배선부를 상기 배선부의 표면과 상기 평탄화층의 표면이 실질적으로 동일 평면으로 되도록 형성하는 공정을 갖는 것을 특징으로 하는 박막 트랜지스터 집적 회로 장치 또는 액티브 매트릭스 표시 장치의 제조 방법을 얻을 수 있다. 여기서, 상기 배선부를 형성하는 공정은 배선 형성 보조층을 형성하는 공정과 배선 재료를 홈 내에 충전하는 공정을 포함하여도 되고, 상기 배선 형성 보조층은 리프트오프층, 촉매층, 발수층 중 어느 것이어도 무방하지만, 발수층이 바람직하다. 발수층은 배선의 형성이 불필요한 부위에 형성하는 것에 의해 배선 재료가 소정의 위치에 양호한 정밀도로 수납되어, 양호한 미세 패턴을 형성할 수 있다. 또한, 리프트오프층도, 배선의 형성이 불필요한 부위에 형성되어, 배선 재료를 전면적으로 도포한 후, 해당 리프트오프층을 용해나 박리하는 약액(藥液)으로 제거하는 것에 의해, 배선 재료를 소정의 위치에만 남길 수 있다. 또한, 상기 평탄화층이 상기 배선 형성 보조층을 겸하고 있어도 된다. 상기 반도체층을 선택적으로 형성하는 공정은, 제 1 반도체의 층을 형성하는 공정과, 상기 제 1 반도체와는 도전률이 다른 제 2 반도체의 층을 상기 제 1 반도체의 층 상에 적층하는 공정과, 제 1 반도체 및 제 2 반도체의 적층막 상에 포토레지스트를 적층하는 공정과, 상기 포토레지스트 중 미리 정해진 소자 영역 위 이외의 부분의 두께 전체와 해당 소자 영역 내의 채널로 되는 영역 상의 부분의 막 두께의 일부를 제거하는 공정과, 잔여의 포토레지스트를 마스크로 하여 상기 제 1 및 제 2 반도체의 적층막 중 상기 소자 영역 이외의 부분 및 상기 채널로 되는 영역 상의 상기 제 2 반도체의 층을 선택적으로 에칭 제거하는 공정과, 상기 제 1 반도체의 층 중 해당 채널로 되는 영역에 선택적으로 보호막을 형성하는 공정을 포함하는 것이 바람직하다. 상기 포토레지스트를 제거하는 공정은, 상기 채널로 되는 영역 상의 포토레지스트의 잔존 두께가 소자 영 역의 다른 부분 상의 잔존막 두께에 비하여 얇아지도록 노광량을 조정해서 해당 포토레지스트를 노광하는 공정과, 노광된 해당 포토레지스트를 현상하여 소자 영역부 이외의 포토레지스트를 제거해서 패턴 형상의 포토레지스트를 얻는 공정을 포함하며, 상기 보호막을 형성하는 공정은, 상기 패턴 형상의 포토레지스트 중 상기 반도체의 선택적 제거 공정을 지나서 잔존하는 부분을 마스크로서 이용하는 것이 바람직하다. 또한, 상기 보호막은 직접 질화법으로 형성할 수 있다.
종래 제안되어 있는 액티브 매트릭스 표시 장치에서는, 신호선, 소스 전극 및 드레인 전극의 표면과 이들을 둘러싸는 영역 표면의 사이에는 불가피하게 단차가 발생한다. 표시 장치의 휘도를 저하시키지 않고서, 배선 저항을 감소시키기 위해서는, 배선의 두께를 크게 하는 것(후막 배선)이 바람직하지만, 배선의 두께가 커지면 단차도 증대한다. 본 발명에서는, 평탄화층이 신호선, 소스 전극 및 드레인 전극을 둘러싸는 영역에 마련되어, 신호선, 소스 전극 및 드레인 전극의 표면과 이들을 둘러싸는 영역 표면간의 단차를 흡수하고 있다. 평탄화층을 마련한 경우에도, 신호선, 소스 전극 및 드레인 전극과 평탄화층의 사이에는 약간의 잔류 단차가 남는다. 본 발명자 등의 연구에 의하면, 잔류 단차는 작은 쪽이, 상층의 배선의 단선, 액정의 배향 흐트러짐, 유기 EL 소자의 수명 열화 등의 영향이 적어 바람직하다는 것을 알았다. 구체적으로는, 대체로 1㎛ 이하가 바람직하고, 0.5㎛ 이하가 보다 바람직하다.
따라서, 본 발명에 있어서 실질적으로 동일 평면이란 신호선 또는 소스 혹은 드레인 배선, 소스 전극, 및 드레인 전극의 각 표면과 평탄화층 표면의 단차가 1㎛ 이하, 바람직하게는 0.5㎛ 이하인 것을 가리킨다.
또한, 상기 평탄화층은 수지에 의해서 형성되어 있는 것이 바람직하고, 당해 수지는 아크릴 수지, 실리콘 수지, 불소 수지, 폴리이미드 수지, 폴리올레핀 수지, 지환식 올레핀 수지, 및 에폭시 수지로 이루어지는 그룹으로부터 선택된 수지가 바람직하다. 또, 지환식 올레핀 수지란 지환 구조를 갖는 수지를 말한다. 또한, 평탄화층은 감광성 수지 조성물에 의해서 형성되어 있어도 되고, 알칼리 가용성 지환식 올레핀 수지와 감(感)방사선 성분을 함유하는 수지 조성물을 이용하여 형성되더라도 무방하다. 또한, 상기 평탄화층은 무기물을 포함하고 있어도 된다.
또한, 본 발명에서는, 신호선 등의 배선, 소스 전극 및 드레인 전극은 유기물을 함유하여도 된다.
또한, 본 발명의 상기 절연성 기판은 유리 또는 플라스틱 재료에 의해서 형성되어 있어도 된다.
또한, 본 발명의 장치는 액정 표시 장치, 유기 EL 표시 장치, CPU, 및 마이크로 프로세서 중 어느 것이더라도 무방하다.
본 발명의 제조 방법에 있어서는, 상기 배선 재료를 홈 내에 충전하는 공정은 스퍼터법, CVD법, 도금법, 인쇄법 중 어느 하나에 의해서 행하여지는 것이 바람직하고, 상기 인쇄법에서는 잉크젯 인쇄법 또는 스크린 인쇄법인 것이 충전 위치의 정밀도의 관점에서 바람직하다.
본 발명의 장치에 따르면, 배선 및 소스 전극 및 드레인 전극의 표면은 이들을 둘러싸는 평탄화층과 실질적으로 동일 평면을 형성하고 있기 때문에, 평탄화층 을 신호선 상에 적층하지 않아도 평탄한 배선 구조를 얻을 수 있어, 용이하게 후막 배선을 얻을 수 있다. 또한, 상기 평탄화층이 수지로 구성되어 있는 경우, CVD 등의 감압 공정을 필요로 하지 않고 성막할 수 있기 때문에, 장치의 제조 비용을 저감할 수 있다.
또한, 본 발명의 제조 방법에 따르면, 배선 또는 소스 전극, 드레인 전극의 형성에 잉크젯 인쇄법이나 스크린 인쇄법 등의 인쇄법, 또는 도금법을 이용할 수 있기 때문에, 저 비용으로 양호한 양품률로 표시 장치를 제조할 수 있다.
또한, 본 발명의 액티브 매트릭스 표시 장치에 따르면, 주사선 및 게이트 배선에 기인하는 단차 형상 없이 평탄한 구조로 되어 있기 때문에, 표시 소자의 열화가 적은 양호한 표시를 얻을 수 있다.
본 발명의 액티브 매트릭스 표시 장치에서는, 절연성 기판 상에 적어도 주사선과, 신호선과, 해당 주사선과 해당 신호선의 교차부 부근에, 해당 주사선에 게이트 전극이 접속되고, 해당 신호선에 소스 또는 드레인 전극이 접속된 박막 트랜지스터를 갖는 액티브 매트릭스 표시 장치에 있어서, 신호선 및 소스 전극 및 드레인 전극의 표면은 이들을 둘러싸는 평탄화층과 실질상 동일 평면을 형성하고 있기 때문에, 평탄화층을 신호선 상에 적층하지 않아도 평탄한 배선 구조를 얻을 수 있어, 용이하게 후막 배선을 얻을 수 있다. 또한, 상기 평탄화층이 수지로 구성되어 있는 경우, CVD 등의 감압 공정을 필요로 하지 않고 성막할 수 있기 때문에, 액티브 매트릭스 표시 장치의 제조 비용을 저감할 수 있다.
한편, 본 발명의 액티브 매트릭스 표시 장치의 제조 방법에 따르면, 신호선 또는 소스 전극, 드레인 전극의 형성에 잉크젯 인쇄법이나 스크린 인쇄법 등의 인쇄법, 또는 도금법을 이용할 수 있기 때문에, 저비용으로 양호한 양품률로 표시 장치를 제조할 수 있다.
다음에, 본 발명의 액티브 매트릭스 표시 장치는, 주사선 및 게이트 배선에 기인하는 단차 형상 없이 평탄한 구조로 되어 있기 때문에, 표시 소자의 열화가 적은 양호한 표시를 얻을 수 있고, 또한, 화소 전극을 소스, 드레인 전극 배선과 오버랩시킬 수 있어, 화소 전극을 확대할 수 있다는 효과도 있다.
도 1은 본 발명의 실시예 1에 따른 액티브 매트릭스 액정 표시 장치를 설명하는 단면도,
도 2는 도 1에 도시된 액티브 매트릭스 액정 표시 장치의 제조 방법(파트 1)을 공정 순서대로 설명하기 위한 단면도,
도 3(a) 내지 (d)는 도 1에 도시된 액티브 매트릭스 액정 표시 장치의 제조 방법(파트 2)을 공정 순서대로 설명하기 위한 단면도,
도 4는 도 1에 도시된 액티브 매트릭스 액정 표시 장치의 제조 방법(파트 3)을 공정 순서대로 설명하기 위한 단면도,
도 5는 본 발명의 실시예 2에 따른 액티브 매트릭스 액정 표시 장치를 설명하는 단면도,
도 6(a) 및 (b)은 도 5에 도시된 액티브 매트릭스 액정 표시 장치의 제조 공 정의 일부를 설명하기 위한 단면도,
도 7은 본 발명의 실시예 3에 따른 액티브 매트릭스 유기 EL 표시 장치를 설명하는 단면도이다.
발명을 실시하기 위한 최선의 형태
이하에 도면을 참조하면서 실시예를 설명한다.
(실시예 1)
도 1을 참조하여, 본 발명의 실시예 1에 따른 액티브 매트릭스 액정 표시 장치를 설명한다. 도 1은 본 실시예 1에 따른 액티브 매트릭스 액정 표시 장치의 단면을 도시한 개략도이며, 도시된 액정 표시 장치는 액티브 매트릭스 기판(이하, 매트릭스 기판이라고 부름)(100)과, 당해 매트릭스 기판(100)에 액정(150)을 거쳐서 대향하여 배치된 필터 기판(200)을 구비하고 있다. 이 중, 매트릭스 기판(100)은 유리 기판(10), 유리 기판(10) 상에 마련된 주사선(11), 및, 당해 주사선(11)에 도시하지 않은 부분으로 접속하는 게이트 전극(12)을 구비하고 있다. 또한, 주사선(11) 및 게이트 전극(12) 상에는 게이트 절연막(13)이 형성되고, 당해 게이트 절연막(13)의 박막 트랜지스터(TFT) 형성 영역에는 제 1 반도체층(14) 및 제 2 반도체층(15)이 형성되어 있다. 이들 중, 제 2 반도체층(15)은 제 1 반도체층(14)과 도전률이 다른 반도체에 의해서 형성되고, 분리 영역을 사이에 두고 서로 이격되어 마련된 소스 영역 및 드레인 영역을 규정하고 있다.
소스 영역 상에는 소스 전극(16)이 형성되어 있고, 당해 소스 전극(16)은 신호선(17)과 접속되어 있다. 한편, 드레인 영역 상에는 드레인 전극(18)이 형성되어 있다. 당해 드레인 전극(18)은 드레인 배선(19)과 접속되어 있다. 여기서, 게이트 전극(12)은 유리 기판(10) 상에 형성된 주사선(11)과 신호선(17)의 교차부 부근에 마련되어 있고, 신호선(17)에 소스 전극(16)(혹은 드레인 전극(18))을 접속함으로써, TFT을 형성하고 있다.
또한, 신호선(17), 소스 전극(16), 드레인 전극(18) 및 드레인 배선(19)을 덮도록 층간 절연막(22)이 형성되어 있고, 당해 층간 절연막(22) 상에는 드레인 배선(19)에 전기적으로 접속된 화소 전극(24)이 형성되고, 화소 전극(24) 및 층간 절연막(22) 상에는 배향막(26)이 형성되고, 이것에 의해서, 액티브 매트릭스 기판(100)이 구성되어 있다.
한편, 필터 기판(20)은 대향 유리 기판(40), 컬러 필터(41), 블랙 매트릭스(42), 및 배향막(43)에 의해서 구성되어 있다. 필터 기판(200)의 구성은 통상 사용되고 있는 것과 마찬가지이기 때문에, 여기서는 설명을 생략한다.
도 1에 도시된 본 발명의 실시예 1에 따른 액정 표시 장치는 신호선(17), 소스 전극(16), 드레인 배선(19) 및 드레인 전극(18)의 주변을 둘러싸도록 마련된 평탄화층(30)에 의해서 특징지어진다. 도시된 예에서는, 소스 영역과 드레인 영역을 분리하는 분리 영역(또는 채널 영역) 상에도 평탄화층(32)이 형성되어 있다. 이들 평탄화층(30 및 32)은 신호선(17), 소스 전극(16), 드레인 배선(19) 및 드레인 전극(18)과 실질적으로 동일 평면을 형성하고 있다.
도시된 예에서는, 평탄화층(30 및 32)을 형성함으로써 얻어진 평면 상에, 층간 절연막(22)을 거쳐서 화소 전극(24)이 배치되어 있다. 평탄화층(30 및 32)은 그것들에 의해서 형성된 홈에 배선 전구체를 충전하여 배선을 소정의 위치에 형성할 수 있으므로, 배선 형성 보조층이라고 부를 수도 있다.
여기서, 평탄화층(30, 32)은 무기물을 포함하고 있어도 되지만, 수지에 의해서 형성되어 있는 것이 바람직하다. 평탄화층(30, 32)을 형성하는 수지로서는, 아크릴 수지, 실리콘 수지, 불소 수지, 폴리이미드 수지, 폴리올레핀 수지, 지환식 올레핀 수지, 및 에폭시 수지로 이루어지는 그룹으로부터 선택된 수지를 사용할 수 있다. 또한, 평탄화층(30, 32)을 형성하는 수지는 감광성 수지 조성물이더라도 되며, 이 경우, 알칼리 가용성 지환식 올레핀 수지와 감방사선 성분을 함유하는 수지 조성물을 사용하는 것이 바람직하다. 또한, 평탄화층(30, 32)을 형성하는 수지는 투명 혹은 불투명한 것을 사용할 수 있다. 또한, 신호선(17), 소스 전극(16), 드레인 전극(18) 및 드레인 배선(19)은 유기물을 함유하고 있어도 된다.
도 2~도 4를 참조하여, 본 발명의 실시예 1에 따른 액티브 매트릭스 액정 표시 장치의 제조 방법을 설명한다. 먼저, 도 2(a)에 도시하는 바와 같이, 포토리소그래피법에 의해, 유리 기판(10) 상에, 주사선 및 게이트 전극(12)이 연속적으로 형성되어 있다(여기서는, 주사선에 접속된 게이트 전극(12)에 대해서만 도시한다). 게이트 전극(12)의 두께(따라서 주사선의 배선 두께)는 0.2㎛로 하였다.
다음에, 도 2(b)에 도시하는 바와 같이, 마이크로파 여기 플라즈마를 이용한 플라즈마 CVD법에 의해 SiH4 가스, H2 가스, N2 가스, 및 Ar 가스를 이용하여 실리콘 질화막(SiNx막)을 게이트 절연막(13)으로서 성막하였다. 통상의 고주파 여기 플라즈마를 이용하여도 SiNx막은 성막할 수 있지만, 마이크로파 여기 플라즈마를 이용함으로써 보다 저온에서의 SiNx막의 성막이 가능하다. 성막 온도는 300℃로 하고, 막 두께는 0.2㎛로 하였다.
또한, 마이크로파 여기 플라즈마를 이용한 플라즈마 CVD법에 의해, 제 1 반도체층(14)으로서 비정질 실리콘층, 및 제 2 반도체층(15)으로서 n+형 비정질 실리콘층을 순차적으로 성막하였다. 비정질 실리콘층(14)은 SiH4 가스를 이용하고, n+형 비정질 실리콘층(15)은 SiH4 가스 및 PH3 가스, Ar 가스를 이용하여, 300℃의 온도로 성막한다(도 2(c)).
계속해서, 전면에 포지티브형 포토레지스트를 스핀코트법에 의해 도포하고, 100℃에서 1분간 핫 플레이트 상에서 건조하여 용제를 제거하였다. 다음에, g선 스테퍼를 이용하여, 36mJ/㎠의 에너지 도즈량으로 노광을 행하였다. 노광 시, 소자 영역 상에 포토레지스트가 잔존하도록 비노광부를 형성하고, 또한, 소자 영역 내부에 위치 부여된 채널 영역에 상당하는 부분 상의 포토레지스트의 막 두께가 얇아지도록, 슬릿 마스크를 이용하여 노광량을 조정하였다. 2.38%의 TMAH 용액을 이용하여 패들 현상 70초 동안을 행한 결과, 도 2(d)에 나타내는 형상의 포토레지스 트막(35)을 얻었다. 즉, 도 2(d)에 도시하는 바와 같이, 소자 영역 상에서 두껍고, 채널 영역 상에서 얇아지는 포토레지스트막(35)이 형성되었다.
다음에, 플라즈마 에칭 장치를 이용하여, n+형 비정질 실리콘층(15), 비정질 실리콘층(14)의 에칭을 행하였다. 이 때, 포토레지스트막(35)도 약간 에칭되어, 막 두께가 감소하기 때문에, 포토레지스트막(35) 중, 채널 영역 상의 막 두께가 얇은 레지스트막 부분은 에칭 제거되어, n+형 비정질 실리콘층(15)도 에칭된다. 단지, 비정질 실리콘층(14)은 채널 영역에 남는다.
한편, 소자 영역부 이외에서는, n+형 비정질 실리콘층(15) 및 비정질 실리콘층(14)의 양쪽의 막 전체가 에칭 제거되어, 채널 영역 상의 n+형 비정질 실리콘층(15)이 에칭 제거된 시점에서, 에칭 처리를 종료하면, 도 3(a)에 도시된 구조를 얻을 수 있었다. 이 상태에서는, 도 3(a)로부터도 명백한 바와 같이, 소스 전극(16) 및 드레인 전극(18)을 각각 그 위에 형성해야 할 n+형 비정질 실리콘층(15)의 영역 상에는 포토레지스트막(35)이 남겨진 채로이다.
다음에, 이 상태에서, Ar 가스, N2 가스, 및 H2 가스를 이용하여 마이크로파 여기 플라즈마 처리를 행해서, 채널부의 비정질 실리콘(14) 표면에 직접 질화막(36)을 형성한다(도 3(b)). 일반적인 고주파 플라즈마를 이용하여도 질화막(36)의 형성은 가능하지만, 마이크로파 여기 플라즈마를 이용하는 것이 바람직하다. 이것은, 전자 온도가 낮은 플라즈마를 생성할 수 있으므로, 채널부에 플라즈마에 의한 손상을 부여하는 일없이 질화막(36)을 형성할 수 있기 위해서이다. 또한, CVD법에 의해 질화막(36)을 형성하는 것도 가능하지만, CVD법을 이용한 경우, 소스 전극 및 드레인 전극 영역에도 질화막이 형성되므로, 이후에 소스 및 드레인 전극 영역 상의 질화막을 제거하는 공정이 필요하게 된다. 따라서, 도시되어 있는 바와 같이, Ar 가스, N2 가스, 및 H2 가스를 이용하여 마이크로파 여기 플라즈마 처리를 실행하는 것에 의해, 직접 질화막(36)을 형성하는 것이 보다 바람직하다. 이 때에, 도시한 바와 같이, 소자 영역의 단부에서 비정질 실리콘층(14 및 15)의 측면에도 직접 질화막(36)이 형성된다.
다음에, 소스 전극 영역 및 드레인 전극 영역 상에 잔존하는 포토레지스트막(35)(도 3(b))을 산소 플라즈마 애싱을 실시한 후, 레지스트 박리액 등에 의해 제거함으로써, 도 3(c)와 같은 형상을 얻는다.
계속해서, 감광성 투명 수지막 전구체(감광성 수지 조성물)를 도포하고, 도 1에 도시된 신호선(17), 소스 전극(16), 드레인 전극(18) 및 드레인 배선(19)을 형성하기 위한 포토 마스크를 이용해서, 노광, 현상, 포스트베이크를 행하는 것에 의해, 도 3(d)에 도시하는 바와 같이, 투명 수지에 의해서 형성된 배선 형성 보조층(32)을 채널 영역 상으로부터 소스·드레인 전극 영역의 채널 영역측의 단부 상에 걸쳐 형성한다. 이 때, 도 1에 도시하는 바와 같이, 신호선(17), 소스 전극(16), 드레인 전극(18) 및 드레인 배선(19)을 둘러싸야 되는 영역에도 배선 형성 보조층(30)이 형성된다. 이들 배선 형성 보조층(30 및 32)의 형성에 의해서, 배선 형성 보조층(30 및 32)으로 둘러싸여, 도 3(d)에 도시되어 있는 바와 같이, 신호선(17), 소스 전극(16), 드레인 전극(18) 및 드레인 배선(19)이 형성되어야 할 영역에 홈(38)이 남겨진다. 상기한 것으로부터도 명백한 바와 같이, 도시된 예에서는, 배선 형성 보조층(30 및 32)으로서 투명한 감광성 수지 조성물이 사용되고 있다.
이들 홈(38)에는, 신호선(17), 소스 전극(16), 드레인 전극(18) 및 드레인 배선(19)을 잉크젯 인쇄법 등의 인쇄법이나 도금법으로 형성할 수 있다.
배선 폭이 미세한 경우는, 정밀도를 높이기 위해서, 투명 수지층(배선 형성 보조층)(30, 32)의 표면에 발수성을 갖게 하는 처리를 하더라도 된다. 구체적으로는, NF3 등의 불소계 가스를 이용한 플라즈마를 이용하여 표면을 불소 처리하거나, 수지의 포스트베이크 전에 불소계 실릴화제를 수지 전구체에 함침하거나 하는 것 등을 예로서 들 수 있다. 다음에, 잉크젯 인쇄법 등의 인쇄법이나 도금법에 의해, 상기 홈(38)에 배선 전구체를 충전한다. 배선 형성 방법은 잉크의 효율적인 사용의 관점에서 잉크젯법이 바람직하지만, 스크린 인쇄법 등을 이용하여도 된다. 본 실시예에서는 배선 전구체로서 특허 문헌 4(일본 특허 공개 제 2002-324966 호 공보)에 개시되는 것과 동일한 은 페이스트 잉크를 이용하여 배선을 형성하였다. 이 경우, 배선 전구체를 충전한 후, 250℃의 온도로 30분간 소성을 행하여, 신호선(17), 소스 전극(16), 드레인 전극(18) 및 드레인 배선(19)을 형성하였다(도 4 및 도 1).
이렇게 하여, 신호선(17), 소스 전극(16), 드레인 전극(18) 및 드레인 배선(19)의 표면이 배선 형성 보조층(30, 32)의 표면과 실질적으로 동일 평면을 형성하고 있는 TFT가 형성되었다.
다음에, 실질적으로 동일 평면을 형성하는 신호선(17), 소스 전극(16), 드레인 전극(18), 드레인 배선(19), 배선 형성 보조층(30, 32) 상에 층간 절연막(22)(도 1 참조)을 성막하였다. 이 층간 절연막(22)으로서는, 배선 형성 보조층(30, 32)과 마찬가지로, 감광성 투명 수지를 사용할 수 있다. 이와 같이, 감광성 투명 수지를 층간 절연막(22)으로서 성막한 경우, 당해 감광성 투명 수지를 노광, 현상을 행함으로써, 화소 전극(24)으로부터 TFT 전극(여기서는, 드레인 배선(19))으로의 콘택트 홀을 형성할 수 있다. 이에 연속하여, 노출한 표면 전면에 ITO(indium tin oxide)를 스퍼터 성막하고 패터닝함으로써 화소 전극(24)으로 하였다. 또한, ITO 대신에 SnO2 등의 투명 도전막 재료를 이용하여도 된다. 이 표면에 액정의 배향막(26)으로서 폴리이미드막을 형성하고, 대향하는 필터 기판(200)과의 사이에 액정(150)을 사이에 유지함으로써, 액티브 매트릭스 액정 표시 장치를 얻었다.
본 실시예 1에 따른 액티브 매트릭스 액정 표시 장치에 의하면, 신호선(17), 소스 전극(16), 드레인 전극(18) 및 드레인 배선(19)이 평탄화층(30, 32)과 실질적으로 동일 평면을 형성하고 있기 때문에, 액정의 배향 흐트러짐이 적은 고품질의 표시를 얻을 수 있었다.
(실시예 2)
도 5를 참조하여, 본 발명의 실시예 2에 따른 액티브 매트릭스 액정 표시 장치를 설명한다. 도 5에 있어서, 도 1에 도시된 액정 표시 장치와 대응하는 부분은 동일한 참조번호에 의해서 나타내어져 있다. 도 5에 도시된 액티브 매트릭스 액정 표시 장치에서는, 유리 기판(10) 상에 형성된 주사선(11) 및 게이트 전극(12)이 절연막(45) 내에 매설되어 있는 점에서 도 1에 도시된 액정 표시 장치와 서로 상이하며, 이 결과, 주사선(11), 게이트 전극(12) 및 절연막(45)도 실질적으로 동일 평면을 형성하고 있어, 게이트 절연막(13)은 이 평탄화된 표면에 일제히 형성되어 있다.
도 5에 있어서도, 주사선(11)과 신호선(17)의 교차부 부근의 주사선(11)에 게이트 전극(12)이 접속(도시하지 않음)되어 있고, 게이트 절연막(13) 상의 신호선(17)에 소스 또는 드레인 전극(16 또는 18)이 접속되어, 이것에 의해서 박막 트랜지스터(TFT)로의 배선 접속을 형성하고 있다.
또한, 도 1과 마찬가지로, 신호선(17), 소스 전극(16), 드레인 전극(18) 및 드레인 배선(19)을 둘러싸도록 평탄화층(30, 32)이 형성되고, 신호선(17), 소스 전극(16), 드레인 전극(18) 및 드레인 배선(19)과 평탄화층(30, 32)은 실질적으로 동일 평면을 형성하고 있다. 이 평면 상에 층간 절연막(22)을 거쳐서 화소 전극(24)이 배치되어, 액티브 매트릭스 기판을 구성하며, 필터 기판(200)과의 사이에서 액정(150)을 사이에 유지하여 액정 표시 장치를 구성하고 있다. 또한, 도 5에 있어서도, 소스 영역과 드레인 영역을 분리하는 분리 영역에도 평탄화층(32)이 형성되 어 있는데, 이 분리 영역에서의 단차는 다른 부분에 있어서의 단차보다도 0.1 내지 0.2㎛로 낮기 때문에, 평탄화층(32)은 반드시 마련하지 않아도 무방하다.
본 실시예 2에서는, 주사선(11) 및 게이트 전극(12)을 매립 배선으로 하고 있다. 이 배선은 잉크젯법에 의해서 형성할 수 있다. 여기서는, 도 6을 참조하여, 게이트 전극(12)(및 그것에 연속하는 주사선 등의 배선)의 형성 방법을 설명한다. 먼저, 유리 기판(10)의 표면에, 1㎛의 두께의 감광성을 갖는 감광성 투명 수지막을 상기한 절연막(45)으로서 스핀코트법 등의 방법에 의해 형성한다. 절연막(45)으로서, 감광성 투명 수지막을 사용한 경우, 당해 감광성 투명 수지막을 포토레지스트막으로서 이용할 수 있다. 다음에, 감광성 투명 수지막(즉, 절연막(45))을 활성 방사선을 이용하여 선택적으로 노광, 현상 및 제거, 포스트베이크를 행함으로써, 도 6(a)에 도시하는 바와 같이, 감광성 투명 수지막에 홈(52)을 형성한다. 배선 폭이 미세한 경우는, 인쇄 정밀도를 높이기 위해서, 상기 감광성 투명 수지막의 표면에 발수성을 갖게 하는 처리를 행하여도 된다. 구체적으로는, NF3 등의 불소계 가스의 플라즈마를 이용하여 표면을 불소 처리하거나, 수지의 포스트베이크 전에 불소계 실릴화제를 수지 전구체에 함침하거나 하는 것 등이 예시된다.
다음에, 잉크젯 인쇄법 등의 인쇄법이나 도금법에 의해, 상기 홈부에 배선 전구체를 충전한다. 배선 형성 방법은 잉크의 효율적인 사용의 관점에서 잉크젯법이 바람직하지만, 스크린 인쇄법 등을 이용하여도 된다. 본 실시예에서는 배선 전구체로서 특허 문헌 2에 개시되는 것과 마찬가지의 은 페이스트 잉크를 이용하여 배선을 형성하였다. 배선 전구체를 충전한 후 250℃의 온도로 30분간 소성을 행하여, 주사선 및 게이트 전극으로 하였다(도 6(b)).
이 후, 실시예 1에 기재된 방법과 마찬가지의 방법으로, 액티브 매트릭스 액정 표시 장치를 완성하였다.
이 실시예 2는, 주사선(11) 및 게이트 전극(12)에 기인하는 단차를 없애, 평탄화한 구조를 갖고 있기 때문에, 액정(150)의 배향 불량이 적은 양호한 표시를 얻을 수 있었다. 또한, 게이트 전극(12)이 절연막(45)(도 6에서는 감광성 투명 수지막)과 실질적으로 동일 평면을 형성하고 있기 때문에, 게이트 절연막(13)에 단차가 발생하지 않고, 제조 양품률의 열화나 절연 불량이 적은 양호한 TFT를 형성할 수 있었다.
(실시예 3)
본 발명의 실시예 3에서는, 실시예 1 및 2에 이용한 방법과 동일한 수법에 의해, 액티브 매트릭스 유기 EL 표시 장치를 형성하였다. 도 7은 형성한 유기 EL 표시 장치의 구조를 나타내는 단면도이며, 설명의 형편상, 도 1 및 도 5와 동등한 기능을 갖는 부분은 동일한 참조번호로 나타내어져 있다. 도 7에 도시된 유기 EL 표시 장치는 유리 기판(10) 상에 형성된 주사선(11)과 게이트 전극(12)을 구비하며, 도시된 주사선(11) 및 게이트 전극(12)은, 도 5와 마찬가지로, 절연막(45) 내에 매설되어 있다. 이 절연막(45)으로서는, 도 6을 참조하여 설명한 바와 같이, 투명 감광성 수지를 사용할 수 있다.
또한, 도시된 예에서는, 평탄한 표면을 형성하는 주사선(11), 게이트 전극(12), 및 절연막(45) 상에, 게이트 절연막(13)이 형성되고 또한 제 1 및 제 2 반도체층(14 및 15), 소스 및 드레인 전극(16, 18), 드레인 배선(19) 및 신호선(17)이 게이트 절연막(13) 상에 형성되어 있다.
도시된 유기 EL 표시 장치는, 신호선(17)에 접속된 소스 전극(16)(드레인 전극(18)라도 무방함. 그 경우는 소스 전극이 소스 배선을 거쳐서 화소 전극에 접속됨)을 갖는 박막 트랜지스터를 포함하고 있다. 도시된 예에 있어서도, 신호선(17), 소스 전극(16), 드레인 전극(18) 및 드레인 배선(19)을 둘러싸도록 평탄화층(30, 32)이 형성되고, 이들 신호선(17), 소스 전극(16), 드레인 전극(18) 및 드레인 배선(19)과 평탄화층(30, 32)은 실질적으로 동일 평면을 형성하고 있다. 이 평면 상에, 층간 절연막(22)을 거쳐서 ITO로 이루어지는 화소 전극(24)이 배치되고, 화소 전극(24)과 대향 전극(60) 사이에서, 유기 EL층(62)을 샌드위치함으로써, 액티브 매트릭스 유기 EL 표시 장치가 구성되어 있다. 도시된 예에서는, 대향 전극(60)은 보호막(64)에 의해서 덮혀져 있다.
화소 전극(24)의 형성까지는 실시예 1 및 실시예 2와 마찬가지이기 때문에, 여기서는, 유기 EL층(62)을 형성하는 방법에 대하여 주로 설명한다. 화소 전극(24)의 형성 방법에 대하여 개략 설명해 두면, 주사선(11), 게이트 전극 배선(12), 절연막(45)은 실질적으로 동일 평면을 구성하고, 또한, 신호선(17) 및 소스, 드레인 전극 배선(16, 18)도 각각 평탄화층(30 및 32)과 실질적으로 동일한 평면을 형성하고 있기 때문에, 화소 전극(24)의 면에 단차가 없는 평탄한 기판을 얻 을 수 있었다.
유기 EL층(62)은 정공 수송층(66), 발광층(67), 전자 수송층(68)을 포함하며, 그 구성에 대해서는 특별히 한정되지 않고, 공지된 재료 중 어떤 것을 사용하더라도, 본 발명의 작용·효과를 얻을 수 있다. 여기서, 정공 수송층(66)은 발광층(67)으로의 정공의 이동을 효율적으로 실행하고, 또한, 대향 전극(60)으로부터의 전자가 발광층(67)을 넘어 투명 도전성 전극측으로 이동하는 것을 억제하여, 발광층(67)에 있어서의 전자와 정공의 재결합 효율을 높이는 역할을 갖는 것이다. 정공 수송층(66)을 구성하는 재료로서는, 특별히 한정되지 않지만, 예컨대, 1, 1-비스(4-지-p-아미노페닐) 시클로헥산, 갈바졸 및 그 유도체, 트리페닐아민(triphenylamine) 및 그 유도체 등을 사용할 수 있다. 발광층(67)은, 특별히 한정되지 않지만, 도펀트를 함유한 키놀리놀레알루미늄착체, DPVi비페닐 등을 사용할 수 있다. 용도에 따라서, 적, 녹, 청의 발광체를 적층하여 이용하여도 되고, 또한, 표시 장치 등에 있어서는, 적, 녹, 청의 발광체를 매트릭스 형상으로 배치하여 이용하여도 된다. 전자 수송층(68)으로서는, 실롤 유도체, 시클로펜타디엔 유도체 등을 사용할 수 있다.
본 실시예 3에 있어서는, ITO 화소 전극(24) 위에 증착법에 의해 정공 수송층(66), 발광층(67), 전자 수송층(68)을 순차적으로 적층하였다. 다음에, Al을 증착법에 의해 성막하여, 대향 전극(60)으로 하였다. 다음에, 플라즈마 CVD법에 의해, SiNx막을 퇴적하여 보호막(64)으로 하였다.
화소 전극(24)의 재료, 대향 전극(60)의 재료, 보호막(64)의 재료는 상기에 한정되는 일은 없고, 일 함수 등을 고려한 후, 유기 EL 표시 장치의 성능을 충분히 발휘하는 재료이면 된다. 이렇게 하여, 본 실시예 3의 액티브 매트릭스 유기 EL 표시 장치가 완성된다. 이 구성에서는, 주사선(11) 및 게이트 전극(12)에 단차가 없어, 신호선(17), 소스 전극(16), 드레인 전극(18) 및 드레인 배선(19)의 단차에 기인하는 단차도 유기 EL층(62)에 발생하지 않고 평탄한 구조로 되어 있기 때문에, 유기 EL층에서의 전계의 국소 집중 등을 완화할 수 있어 발광 수명이 긴 표시 장치를 얻을 수 있었다. 또한, 게이트 전극(12)이 투명 수지에 의해서 형성되는 절연막(45)과 실질적으로 동일 평면을 형성하고 있기 때문에, 게이트 절연막(13)에 단차가 발생하지 않고, 제조 양품률의 열화나 절연 불량이 적은 양호한 TFT를 형성할 수 있었다. 본 실시예 3에서는 보텀 에미션형의 유기 EL 표시 장치를 구성했지만, 탑 에미션형이라도 마찬가지의 효과를 얻을 수 있고, 또한, 유기 EL층(62)의 구성 순서를 임의로 변경하더라도 마찬가지의 효과를 얻을 수 있다. 본 실시예에서는 유기 EL층(62)의 형성 방법으로서 증착법을 이용했지만, 재료의 특성에 맞추어 잉크젯법 등의 인쇄법으로 형성하여도 본 발명의 효과를 얻을 수 있다.
본 발명은 TFT를 포함하는 액티브 매트릭스 액정 표시 장치, 액티브 매트릭스 유기 EL 표시 장치 등에 적용할 수 있으며, 특히, 대형화가 요구되는 표시 장치를 구성할 수 있다. 또한, 본 발명은, 액티브 매트릭스 표시 장치에 한정되지 않 고, 박막 트랜지스터를 이용하여 CPU, 마이크로 프로세서, 시스템 LSI 등을 구성하는 박막 트랜지스터 집적 회로 장치에도 일반적으로 적용할 수 있다.

Claims (31)

  1. 삭제
  2. 절연성 기판 위에 매트릭스 형상으로 배치된 복수의 박막 트랜지스터와, 이들 박막 트랜지스터에 접속되는 배선을 갖는 액티브 매트릭스 표시 장치에 있어서,
    상기 배선을 둘러싸는 평탄화층을 구비하며,
    상기 배선은 게이트 배선, 소스 배선 및 드레인 배선을 포함하며,
    상기 게이트 배선은 상기 박막 트랜지스터의 게이트 전극에 접속되는 주사선을 구성하고,
    상기 소스 배선 및 상기 드레인 배선은 상기 박막 트랜지스터의 소스 전극 및 드레인 전극에 각각 접속되고,
    상기 소스 배선 및 상기 드레인 배선 중 한쪽은 상기 박막 트랜지스터에 신호를 공급하는 신호선을 구성하고, 다른쪽은 화소 전극에 접속되고,
    상기 평탄화층은 상기 소스 전극, 상기 드레인 전극, 상기 소스 배선 및 상기 드레인 배선을 둘러싸며,
    상기 소스 전극, 상기 드레인 전극, 상기 소스 배선 및 상기 드레인 배선의 표면과 상기 평탄화층의 표면의 단차는 1㎛ 이하인 것
    을 특징으로 하는 액티브 매트릭스 표시 장치.
  3. 제 2 항에 있어서,
    상기 평탄화층은 수지에 의해 형성되어 있는 것을 특징으로 하는 액티브 매트릭스 표시 장치.
  4. 제 3 항에 있어서,
    상기 평탄화층은 감광성 수지 조성물에 의해 형성되어 있는 것을 특징으로 하는 액티브 매트릭스 표시 장치.
  5. 제 2 항에 있어서,
    상기 평탄화층은 무기물을 포함하고 있는 것을 특징으로 하는 액티브 매트릭스 표시 장치.
  6. 제 2 항에 있어서,
    상기 평탄화층은 알칼리 가용성 지환(指環)식 올레핀 수지와 감(感)방사선 성분을 함유하는 수지 조성물을 이용하여 형성되어 있는 것을 특징으로 하는 액티브 매트릭스 표시 장치.
  7. 제 2 항에 있어서,
    상기 소스 전극, 상기 드레인 전극, 상기 소스 배선 및 상기 드레인 배선은 모두 유기물을 함유하고 있는 것을 특징으로 하는 액티브 매트릭스 표시 장치.
  8. 제 2 항에 있어서,
    상기 절연성 기판은 투명 재료에 의해서 형성되어 있는 것을 특징으로 하는 액티브 매트릭스 표시 장치.
  9. 제 2 항에 있어서,
    상기 절연성 기판은 표면이 절연물에 의해 피복된 기판인 것을 특징으로 하는 액티브 매트릭스 표시 장치.
  10. 제 2 항에 있어서,
    상기 표시 장치는 액정 표시 장치인 것을 특징으로 하는 액티브 매트릭스 표시 장치.
  11. 제 2 항에 있어서,
    상기 표시 장치는 유기 EL 표시 장치인 것을 특징으로 하는 액티브 매트릭스 표시 장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 절연성 기판 위에 형성된 복수의 박막 트랜지스터와, 이들 박막 트랜지스터에 접속되는 배선을 갖는 박막 트랜지스터 집적 회로 장치에 있어서,
    상기 배선을 둘러싸는 평탄화층을 구비하며,
    상기 배선은 게이트 배선, 소스 배선 및 드레인 배선을 포함하고,
    상기 게이트 배선은 적어도 하나의 상기 박막 트랜지스터의 게이트 전극에 접속되고,
    상기 소스 배선은 적어도 하나의 상기 박막 트랜지스터의 소스 전극에 접속되고,
    상기 드레인 배선은 적어도 하나의 상기 박막 트랜지스터의 드레인 전극에 접속되고,
    상기 평탄화층은 상기 소스 전극, 상기 드레인 전극, 상기 소스 배선 및 상기 드레인 배선을 둘러싸고,
    상기 소스 전극, 상기 드레인 전극, 상기 소스 배선 및 상기 드레인 배선의 표면과 상기 평탄화층의 표면과의 단차가 1㎛ 이하인
    것을 특징으로 하는 박막 트랜지스터 집적 회로 장치.
  25. 제 24 항에 있어서,
    상기 박막 트랜지스터의 게이트 전극 및 상기 게이트 배선을 포위하도록 절연막이 마련되고,
    상기 박막 트랜지스터의 게이트 전극, 상기 게이트 배선 및 상기 절연막은 동일한 평탄 표면을 형성하며,
    상기 박막 트랜지스터의 게이트 절연막은 상기 평탄한 표면 위에 형성되어 있는 것
    을 특징으로 하는 박막 트랜지스터 집적 회로 장치.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
KR1020067012890A 2003-11-28 2004-11-26 액티브 매트릭스 표시 장치 및 박막 트랜지스터 집적 회로 장치 Expired - Fee Related KR100846006B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00400300 2003-11-28
JP2003400300 2003-11-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020087007159A Division KR20080042900A (ko) 2003-11-28 2004-11-26 액티브 매트릭스 표시 장치 및 그 제조 방법과 박막트랜지스터 집적 회로 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060105802A KR20060105802A (ko) 2006-10-11
KR100846006B1 true KR100846006B1 (ko) 2008-07-11

Family

ID=34674833

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020067012890A Expired - Fee Related KR100846006B1 (ko) 2003-11-28 2004-11-26 액티브 매트릭스 표시 장치 및 박막 트랜지스터 집적 회로 장치
KR1020087007159A Ceased KR20080042900A (ko) 2003-11-28 2004-11-26 액티브 매트릭스 표시 장치 및 그 제조 방법과 박막트랜지스터 집적 회로 장치의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020087007159A Ceased KR20080042900A (ko) 2003-11-28 2004-11-26 액티브 매트릭스 표시 장치 및 그 제조 방법과 박막트랜지스터 집적 회로 장치의 제조 방법

Country Status (7)

Country Link
US (1) US8064003B2 (ko)
EP (1) EP1691340A4 (ko)
JP (1) JP5174322B2 (ko)
KR (2) KR100846006B1 (ko)
CN (1) CN1886770B (ko)
TW (1) TW200524169A (ko)
WO (1) WO2005057530A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055309A1 (en) 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
KR101338301B1 (ko) * 2005-09-16 2013-12-09 고에키자이단호진 고쿠사이카가쿠 신고우자이단 표시 장치 등의 전자 장치의 제조 장치, 제조 방법, 및표시 장치 등의 전자 장치
EP2270583B1 (en) 2005-12-05 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
JP5458486B2 (ja) * 2006-11-22 2014-04-02 三菱電機株式会社 アレイ基板、表示装置、及びその製造方法
KR101326134B1 (ko) 2007-02-07 2013-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI511288B (zh) * 2009-03-27 2015-12-01 Semiconductor Energy Lab 半導體裝置
JP2011100831A (ja) * 2009-11-05 2011-05-19 Sony Corp 半導体装置及び半導体装置を用いた表示装置
KR101793048B1 (ko) * 2011-06-28 2017-11-21 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조방법
WO2013190815A1 (ja) * 2012-06-22 2013-12-27 シャープ株式会社 アクティブマトリクス基板の製造方法及び表示装置の製造方法
WO2015075310A1 (en) * 2013-11-19 2015-05-28 Teknologian Tutkimuskeskus Vtt Oy A method for the fabrication and use of electronic circuits and an electronics circuit structure
CN105511173A (zh) * 2016-01-05 2016-04-20 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板及其制作方法
CN105428243B (zh) * 2016-01-11 2017-10-24 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板和显示装置
CN110208977A (zh) * 2019-06-13 2019-09-06 京东方科技集团股份有限公司 一种显示装置及显示装置的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209463A (ja) 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd 表示装置の配線形成方法、表示装置の製造方法、および表示装置
JP2850564B2 (ja) * 1991-05-09 1999-01-27 富士通株式会社 薄膜トランジスタマトリックス及びその製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184066A (ja) * 1984-10-01 1986-04-28 Oki Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPS6418757U (ko) 1987-07-25 1989-01-30
JPH01173646A (ja) * 1987-12-28 1989-07-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタ製作法
JP2604386B2 (ja) * 1987-09-09 1997-04-30 カシオ計算機株式会社 薄膜トランジスタパネル
JPH069246B2 (ja) * 1987-11-02 1994-02-02 日本電気株式会社 薄膜トランジスタの製造方法
JPH0279308A (ja) * 1988-09-14 1990-03-19 Seiko Epson Corp 電極形成方法
JPH02117142A (ja) * 1988-10-26 1990-05-01 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JPH03116778A (ja) * 1989-09-28 1991-05-17 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法と表示装置の製造方法
JPH04305627A (ja) * 1991-04-03 1992-10-28 Sharp Corp アクティブマトリクス基板の製造方法
JP3164602B2 (ja) * 1991-06-07 2001-05-08 キヤノン株式会社 光センサの製造方法
JP2950156B2 (ja) 1993-12-24 1999-09-20 日本板硝子株式会社 液晶表示装置用基板の製造方法
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
CN1221843C (zh) * 1995-10-03 2005-10-05 精工爱普生株式会社 有源矩阵基板、液晶显示装置及其防止静电破坏的方法
JP4140045B2 (ja) * 1997-08-06 2008-08-27 Ｊｓｒ株式会社 感放射線性樹脂組成物、保護膜、層間絶縁膜およびこれらの膜の形成法
US6389374B1 (en) 1998-06-03 2002-05-14 Fujitsu Limited OBDD variable ordering using sampling based schemes
JP2000047235A (ja) 1998-07-27 2000-02-18 Denso Corp 表示素子用電極基板およびその製造方法
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
CN100483774C (zh) * 1999-12-21 2009-04-29 造型逻辑有限公司 半导体器件及其形成方法
JP3806596B2 (ja) 1999-12-27 2006-08-09 三洋電機株式会社 表示装置およびその製造方法
JP2001188343A (ja) * 1999-12-28 2001-07-10 Nippon Zeon Co Ltd 感光性樹脂組成物
JP4769997B2 (ja) * 2000-04-06 2011-09-07 ソニー株式会社 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法
JP2001311965A (ja) * 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
KR100494683B1 (ko) * 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
JP3661571B2 (ja) 2000-07-07 2005-06-15 セイコーエプソン株式会社 配線の形成方法
JP3548711B2 (ja) 2000-09-25 2004-07-28 シャープ株式会社 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
JP2002296780A (ja) 2001-03-30 2002-10-09 Nippon Zeon Co Ltd 感光性樹脂組成物
JP3774638B2 (ja) 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法
JP3501793B2 (ja) * 2001-05-16 2004-03-02 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
CA2459384A1 (en) * 2001-10-10 2003-04-24 Jsr Corporation Norbornene derivative and norbornene polymer obtained therefrom through ring-opening polymerization
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
JP4094278B2 (ja) * 2001-11-20 2008-06-04 日本電気株式会社 半透過型アクティブマトリクス型液晶表示装置及びその製造方法
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
JP3787839B2 (ja) * 2002-04-22 2006-06-21 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP2003332041A (ja) * 2002-05-15 2003-11-21 Seiko Epson Corp 電気光学装置及び電子機器
CN1799292B (zh) 2003-06-04 2012-02-08 日本瑞翁株式会社 基板制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2850564B2 (ja) * 1991-05-09 1999-01-27 富士通株式会社 薄膜トランジスタマトリックス及びその製造方法
JPH10209463A (ja) 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd 表示装置の配線形成方法、表示装置の製造方法、および表示装置

Also Published As

Publication number Publication date
US8064003B2 (en) 2011-11-22
US20070222933A1 (en) 2007-09-27
EP1691340A4 (en) 2012-06-27
WO2005057530A1 (ja) 2005-06-23
JPWO2005057530A1 (ja) 2007-12-13
CN1886770B (zh) 2011-02-09
TW200524169A (en) 2005-07-16
KR20060105802A (ko) 2006-10-11
EP1691340A1 (en) 2006-08-16
KR20080042900A (ko) 2008-05-15
CN1886770A (zh) 2006-12-27
JP5174322B2 (ja) 2013-04-03

Similar Documents

Publication Publication Date Title
JP3828505B2 (ja) ブラックマトリックスを備えた平板表示装置及びその製造方法
KR100846006B1 (ko) 액티브 매트릭스 표시 장치 및 박막 트랜지스터 집적 회로 장치
CN100454604C (zh) 平板显示器及其制造方法
US8236628B2 (en) Array substrate and manufacturing method
US7402468B2 (en) Flat panel display and method of fabricating the same
CN108198825B (zh) 一种阵列基板及其制备方法、显示面板
US9547252B2 (en) Organic light emitting device
WO2016023294A1 (zh) 阵列基板及制备方法和显示装置
TWI427784B (zh) 畫素結構的製造方法及有機發光元件的製造方法
US11114630B2 (en) Display panel, manufacturing method thereof, display device
CN111162095A (zh) 驱动背板及其制备方法、显示面板、显示装置
US6998640B2 (en) Thin film transistor structure
US20080054268A1 (en) Display device and method of manufacturing the display device
CN111223875A (zh) 显示面板及其制备方法、显示装置
KR100623982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
WO2016078248A1 (zh) 阵列基板及其制备方法、显示装置
TW201342628A (zh) 主動元件及其製造方法
JP2004157151A (ja) 表示装置用マトリクス基板およびその製造方法
KR20050100950A (ko) 유기 전계 발광 소자의 제조방법
CN110993645A (zh) 显示面板及其制备方法、显示装置
TWI594440B (zh) 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法
US20060079036A1 (en) Method of manufacturing gate, thin film transistor and pixel
KR100686336B1 (ko) 액티브 매트릭스 평판표시장치 및 그 제조방법
WO2018161372A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
CN115360141A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

A107 Divisional application of patent
AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

J201 Request for trial against refusal decision
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0104 Divisional application for international application

St.27 status event code: A-0-1-A10-A18-div-PA0104

St.27 status event code: A-0-1-A10-A16-div-PA0104

PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120708

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120708

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000