[go: up one dir, main page]

KR100812086B1 - 반도체 소자의 전압조절장치 - Google Patents

반도체 소자의 전압조절장치 Download PDF

Info

Publication number
KR100812086B1
KR100812086B1 KR1020060119470A KR20060119470A KR100812086B1 KR 100812086 B1 KR100812086 B1 KR 100812086B1 KR 1020060119470 A KR1020060119470 A KR 1020060119470A KR 20060119470 A KR20060119470 A KR 20060119470A KR 100812086 B1 KR100812086 B1 KR 100812086B1
Authority
KR
South Korea
Prior art keywords
voltage
input
output
unit
high voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060119470A
Other languages
English (en)
Inventor
이용섭
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060119470A priority Critical patent/KR100812086B1/ko
Priority to US11/849,716 priority patent/US7843712B2/en
Priority to DE102007042356A priority patent/DE102007042356A1/de
Priority to CNA2007101851754A priority patent/CN101192793A/zh
Priority to JP2007297271A priority patent/JP2008141947A/ja
Application granted granted Critical
Publication of KR100812086B1 publication Critical patent/KR100812086B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 소자의 전압조절장치에 관한 것으로서,
전압을 입력 또는 출력할 수 있는 제1, 제2 입출력부;
상기 제1, 제2, 입출력부 중 어느 하나의 입출력부로부터 전압을 입력 받아 이를 승압하여 다른 입출력부로 출력하는 전압 승압부;
상기 전압 승압부로부터 승압된 전압을 입력 받아 포지티브 또는 네거티브 전압 중 적어도 어느 하나를 선택하여 출력하는 출력 선택부;
상기 전압 승압부로부터 승압된 전압을 입력 받아 출력 전압을 조절하여 생성하는 출력 조절부; 및,
상기 생성된 출력 전압을 출력하는 출력부를 포함한다.

Description

반도체 소자의 전압조절장치{Voltage Regulator of Semiconductor device}
도 1은 종래 기술의 포지티브 고전압 차지 펌프(Positive High Voltage Charge Pump) 회로도,
도 2는 클럭입력도,
도 3은 종래 기술의 포지티브 고전압 차지 펌프의 시뮬레이션(Simulation) 결과도,
도 4는 종래 기술의 네거티브 고전압 차지 펌프(Negative High Voltage Charge Pump) 회로도,
도 5는 종래 기술의 네거티브 고전압 차지 펌프의 시뮬레이션 결과도,
도 6a는 본 발명의 반도체 소자의 전압조절장치를 도시한 블록도,
도 6b는 본 발명의 반도체 소자의 전압조절장치를 도시한 회로도,
도 7은 본 발명의 펌프 스위치(Pump Switch) 회로도,
도 8은 본 발명의 차지 펌프에 의한 포지티브 고전압 시뮬레이션(Positive High Voltage Simulation) 결과도,
도 9는 본 발명의 차지 펌프에 의한 네거티브 고전압 시뮬레이션(Negative High Voltage Simulation) 결과도,
도 10은 본 발명의 레귤레이터 회로도,
도 11은 본 발명의 차지 펌프 및 레귤레이터에 의한 포지티브 고전압 시뮬레이션(Positive High Voltage Simulation) 결과도,
도 12는 본 발명의 차지 펌프 및 레귤레이터에 의한 네거티브 고전압 시뮬레이션(Negative High Voltage Simulation) 결과도이다.
본 발명은 반도체 소자의 전압조절장치에 관한 것으로, 특히 포지티브 고전압(Positive High Voltage)과 네거티브 고전압(Negative High Voltage)을 하나의 차지 펌프를 이용하여 필요에 따라 선택하여 각각 출력할 수 있는 차지 펌프와 포지티브 및 네거티브 전압과 무관하게 원하는 출력 전압을 생성할 수 있는 레귤레이터를 포함하는 반도체 소자의 전압조절장치에 관한 것이다.
일반적으로, 차지 펌프는 전원으로부터 공급되는 전압보다 포지티브 고전압이나 네거티브 고전압을 출력한다. 예를 들어, 디램(DRAM) 등과 같은 반도체 소자의 백-바이어스(Back-bias) 전압 발생기와, 이피롬(EPROM), 이이피롬(EEPROM), 플래쉬 메모리 (Flash Memory) 소자의 셀(cell)에 Date를 쓰기/지우기(Write/Erase)하기 위한 전압을 발생하는 전압 발생기, 시스템 전압보다 높은 전압이 필요한 부품들을 위한 디씨-디씨 컨버터(DC-DC Converter) 등에 사용된다.
도 1은 종래 기술의 포지티브 고전압 차지 펌프 회로도이다.
도 1을 참조하면, 종래 기술의 포지티브 고전압 차지 펌프 회로는 전원 VDD, 다이오드부(110), 커패시터부(120), 클럭부(130)와 출력단 VOUT(140)으로 구성되어 있다.
전원 VDD는 포지티브 고전압을 생성하기 위한 전원으로 사용된다.
다이오드부(110)는 입력전원(VDD)에 순방향으로 접속되어 있는 다이오드(D11)와 이후 순방향으로 다이오드들(D12, D13, D14 및 D15)이 직렬로 순차적으로 접속되어 있다.
커패시터부(120)는 다이오드D11 이후의 다이오드 사이마다 병렬로 순차적으로 C11, C12, C13, C14가 접속되어 있다. 클럭부(130)는 도 2의 클럭입력도에 도시된 것과 같은 제1 클럭신호(CLK1)와 제2 클럭신호(CLK2)는 180의 위상차를 갖는 투-페이스(Two-Phase) 클럭신호로 커패시터부(120)의 커패시터들과 다이오드들이 연결된 반대 접점에 번갈아 가며 접속되어 있다.
출력단 VOUT(140)은 펌프(Pump) 동작에 의해 만들어진 포지티브 고전압을 출력하는 단자이다.
포지티브 차지 펌프의 동작을 설명하기에 앞서 이해를 돕기 위해 다이오드 D11, D12, D13, D14 및 D15의 문턱 전압 Vth(Threshold Voltage Vth)는 동일하다고 가정한다. 도 2의 클럭입력도와 같이 CLK1이 T1 구간 동안 커패시터 C11의 한쪽 노드(Node)에 그라운드 레벨(Ground Level)인 VSS가 전달되고, 이때 다이오드 D11은 턴 온(Turn On)되어 노드 N11에 입력전원 VDD에서 다이오드 D11의 문턱 전압 Vth 만큼 하락한 VDD-Vth의 전원을 충전하여 C11에 축적되는 전하량은 Q1 = C11 X {(VDD-Vth)-VSS}가 된다.
도 2의 클럭입력도와 같이 CLK1이 T2 구간이 되어 커패시터 C11의 그라운드 레벨(Ground Level)이었던 노드가 VDD로 스위칭되면, 커패시터 C11에 충전되었던 전하량은 일정하여야 하므로 T1구간에서 VDD-Vth의 전압이었던 노드 N11은 2VDD-Vth의 전압으로 스위칭된다. 이때 CLK2는 T2 구간 동안 커패시터 C12의 한쪽 노드에 그라운드 레벨인 VSS가 전달되고, 이때 다이오드 D12는 턴 온(Turn On)되어 노드 N12에 노드 N11의 전압 2VDD-Vth에서 다이오드 D12의 문턱 전압 Vth 만큼 하락한 2VDD-2Vth의 전원을 충전하여 C12에 축적되는 전하량은 Q2 = C12 X {(2VDD-2Vth)-VSS}가 된다.
도 2의 클럭입력도와 같이 CLK2가 T3 구간이 되어 커패시터 C12의 그라운드 레벨이었던 노드가 VDD로 스위칭되면, 커패시터 C12에 충전되었던 전하량은 일정하여야 하므로 T3구간에서 2VDD-2Vth의 전압이었던 노드 N12는 3VDD-2Vth의 전압으로 스위칭된다. 이때 CLK1은 T3 구간 동안 커패시터 C13의 한쪽 노드를 그라운드 레벨인 VSS가 전달되고, 이때 다이오드 D13은 턴 온(Turn On)되어 노드 N13에 노드 N12의 전압 3VDD-2Vth에서 다이오드 D13의 문턱 전압 Vth 만큼 하락한 3VDD-3Vth의 전원을 충전하여 C13에 축적되는 전하량은 Q3 = C12 X {(2VDD-2Vth)-VSS}가 된다.
이와 같이 클럭 CLK1과 CLK2가 연속적으로 입력되면, 최종 출력단 VOUT(140)은 5VDD-5Vth의 전압을 출력할 수 있게 된다. 이리하여, 포지티브 고전압 차지 펌프는 입력전원 VDD보다 높은 전압을 생성 할 수 있게 된다. 도 3은 포지티브 고전 압 차지 펌프의 시뮬레이션(Simulation) 결과도이다.
도 4는 종래 기술의 네거티브 고전압 차지 펌프 회로도이다.
도 4를 참조하면, 종래 기술의 네거티브 고전압 차지 펌프 회로는 전원 VSS, 다이오드부(210), 커패시터부(220), 클럭부(230)와 출력단 VOUT(240)으로 구성되어 있다.
전원 VSS는 네거티브 고전압을 생성하기 위한 전원으로 사용된다.
다이오드부(210)는 입력전원(VSS)에 역방향으로 접속되어 있는 다이오드(D21)와 이후의 다이오드 D22, D23, D24 및 D25등이 역방향으로 직렬로 순차적으로 접속되어 있다.
커패시터부(220)는 다이오드 D21 이후 다이오드 사이마다 병렬로 순차적으로 접속되어 있다. 클럭부(230)는 도 2의 클럭입력도와 같이 제1 클럭신호(CLK1)와 제2 클럭신호 (CLK2)는 180°의 위상차를 갖는 투-페이스(Two-Phase) 클럭신호로 커패시터부(220)의 커패시터들과 다이오드들이 연결된 반대 접점에 번갈아 가며 접속되어 있다.
출력단 VOUT(240)은 펌프(Pump) 동작에 의해 만들어진 네거티브 고전압을 출력하는 단자이다.
네거티브 고전압 차지 펌프의 경우, 동작은 포지티브 고전압 차지 펌프와 반대로 이해하면 된다. 단지 입력 전원과 다이오드의 연결 방향이 틀릴 뿐이다. 도 5는 종래 기술의 네거티브 고전압 차지 펌프의 시뮬레이션(Simulation) 결과도이다.
상기와 같은 종래 기술은 포지티브 고전압을 위한 포지티브 고전압 차지 펌프와 네거티브 고전압을 위한 네거티브 고전압 차지 펌프가 각각 필요하게 되어 2개의 차지 펌프를 구성하게 되므로, 현재 시스템 온 칩(System On Chip)을 위한 소형화에 문제점이 있다.
또한, 포지티브 고전압 차지 펌프와 네거티브 고전압 차지 펌프 회로뿐만 아니라 원하는 전압을 출력하기 위한 레귤레이터를 차지 펌프마다 별도로 필요하기에 칩 크기(Chip Size)를 증가시키는 문제가 있다.
또한, 포지티브 고전압 차지 펌프와 네거티브 고전압 차지 펌프를 개별 소자로 사용하는 경우, 오직 하나의 차지 펌프만을 공급받고 필요에 따라 포지티브 고전압 차지 펌프와 네거티브 고전압 차지 펌프를 사용함으로써 얻을 수 있는 생산의 유연성을 저해하는 문제가 있다.
또한, 포지티브 고전압 차지 펌프와 네거티브 고전압 차지 펌프를 개별적으로 설계하고, 검증하기까지 2개의 회로를 개발해야 하므로 개발기간이 길어지는 문제가 있다.
상기와 같은 문제를 해결하기 위해 본 발명은,
포지티브 고전압 차지 펌프와 네거티브 고전압 차지 펌프를 하나의 펌프 회로로 구현함으로써 소형화된 시스템 온 칩(System On Chip)이 가능하게 하는 것을 하나의 목적으로 한다.
또한, 펌프별로 필요했던 레귤레이터를 하나의 레귤레이터로 원하는 출력을 생성함으로써 칩 크기를 감소시켜 원가를 절감하는 것을 또 하나의 목적으로 한다.
또한, 하나의 차지 펌프를 사용하여 포지티브 고전압과 네거티브 고전압을 생성함으로써 생산성을 향상시키는 것을 또 하나의 목적으로 한다.
또한, 포지티브 및 네거티브 차지 펌프를 개별적으로 개발하는 개발 기간을 오직 하나의 차지 펌프만을 개발함으로써 개발기간을 단축하는 것을 또 하나의 목적으로 한다.
본 발명에 따른 반도체 소자의 전압조절장치는,
전압을 입력 또는 출력할 수 있는 제1, 제2 입출력부, 상기 제1, 제2, 입출력부 중 어느 하나의 입출력부로부터 전압을 입력 받아 이를 승압하여 다른 입출력부로 출력하는 전압 승압부, 상기 전압 승압부로부터 승압된 전압을 입력 받아 포지티브 또는 네거티브 전압 중 적어도 어느 하나를 선택하여 출력하는 출력 선택부, 상기 전압 승압부로부터 승압된 전압을 입력 받아 출력 전압을 조절하여 생성하는 출력 조절부 및, 상기 생성된 출력 전압을 출력하는 출력부를 포함한다.
또한, 상기 제1 입출력부는 포지티브 고전압을 생성할 때 전원 VDD가 입력되고, 네거티브 고전압을 생성할 때 네거티브 고전압을 출력한다.
또한, 상기 제2 입출력부는 포지티브 고전압을 생성할 때 포지티브 고전압을 출력하고, 네거티브 고전압을 생성할 때 전원 VSS가 입력된다.
또한, 상기 전압 승압부는 상기 제1, 제2, 입출력부 중 어느 하나의 입출력부로부터 전압을 입력 받아 이를 포지티브 고전압 또는 네거티브 고전압으로 승압하여 다른 입출력부로 출력한다.
또한, 상기 전압 승압부는, 상기 제1, 제2 입출력부와 전기적으로 연결되는 다이오드부, 상기 다이오드부와 전기적으로 연결되는 커패시터부 및, 상기 다이오드부 및 커패시터부와 전기적으로 연결되는 클럭부를 포함한다.
또한, 상기 다이오드부는 상기 제1, 제2 입출력부와 직결로 연결되고, 상기 커패시터부는 상기 다이오드부와 병렬로 연결된다.
또한, 상기 클럭부는 180°의 위상차를 갖는 투-페이스(Two-Phase) 클럭신호로 커패시터부의 커패시터들과 다이오드들이 연결된 반대 접점에 번갈아 가며 접속된다.
또한, 상기 출력 선택부는 상기 제1, 제2 입출력부로부터 승압된 입력받아 포지티브 고전압 또는 네거티브 고전압을 선택하는 펌프 스위치를 포함한다.
또한, 상기 펌프 스위치는 상기 제1, 제2 입출력부의 승압된 전압의 스위칭를 위하여 상기 제1, 제2 입출력부의 단자가 반도체 기판에 연결된 엔모스 트랜지스터를 사용한다.
또한, 상기 펌프 스위치는 VEE 입력에 따라 제1 노드의 전위를 결정하는 제1 엔모스 트랜지스터를 사용한다.
또한, 상기 펌프 스위치는 게이트에 VDD를 입력 받아 제2 노드와 제3 노드를 분리하는 제2 엔모스 트랜지스터를 사용한다.
또한, 상기 펌프 스위치는 상기 제2 입출력부의 입력값이 VSS인 경우, 제2 노드에 VDD를 인가하는 제1 피모스 트랜지스터, 상기 제1 입출력부의 입력값이 VDD인 경우, 제2 노드에 VSS를 인가하는 제3 엔모스 트랜지스터를 사용한다.
또한, 상기 펌프 스위치는 네거티브 차지 펌프 동작시 VSS인 상기 제2 입출력부의 입력값이 게이트로 입력되어 VDD를 제4 노드에 인가하여 제4 엔모스 트랜지스터를 턴 온 시키는 제2 피모스 트랜지스터를 사용한다.
또한, 상기 펌프 스위치는 포지티브 차지 펌프 동작시 포지티브 고전압인 상기 제2 입출력부의 입력값이 게이트로 입력되어 VSS를 제4 노드에 인가하여 제4 엔모스 트랜지스터를 턴 오프 시키는 제5 엔모스 트랜지스터를 사용한다.
또한, 상기 펌프 스위치는 포지티브 차지 펌프 동작시 포지티브 고전압인 상기 제2 입출력부의 입력값이 상기 출력부로 출력될 수 있도록 제6 엔모스 트랜지스터의 게이트에 제3 피모스 트랜지스터를 통하여 포지티브 고전압이 입력된다.
또한, 상기 출력 조절부는 기준 전압을 입력하는 기준 전압 입력부와 상기 전압 승압부로부터 승압된 전압을 상기 제1, 제2 입출력부로부터 입력받아 출력 전압을 조절하는 레귤레이터를 포함한다.
또한, 상기 레귤레이터는 포지티브 고전압의 경우 VDD인 상기 제1 입출력부의 입력값이 게이트로 입력되고, 제1 연산증폭기의 입력과 저항에 의해 분배된 전압이 인가되는 제5 노드에 연결되는 제7 엔모스 트랜지스터를 포함한다.
또한, 상기 레귤레이터는 네거티브 고전압의 경우 VSS인 상기 제2 입출력부의 입력값이 제1 인버터에 입력되고, 그 출력은 게이트로 입력되고, 제1 연산증폭 기의 입력과 저항에 의해 분배된 전압이 인가되는 제6 노드에 연결되는 제8 엔모스 트랜지스터를 포함한다.
또한, 상기 레귤레이터는 포지티브 및 네거티브 고전압 출력 조절을 위하여 목표 전압보다 과도하게 출력 전압이 펌핑(pumping)될 때, 디스차지(Discharge)를 위하여 제1 연산증폭기의 출력을 게이트로 입력받고 VDD와 상기 출력부에 연결된 제4 피모스 트랜지스터를 포함한다.
또한, 상기 레귤레이터는 포지티브 및 네거티브 고전압 출력 조절을 위하여 저항열에서 제6 노드를 VSS로 인가한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 우선, 도면들 중 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호를 나타내고 있음에 유의해야 한다. 본 발명을 설명함에 있어서 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하게 하지 않기 위해 생략한다.
도 6a는 본 발명의 반도체 소자의 전압조절장치를 도시한 블록도, 도 6b는 본 발명의 반도체 소자의 전압조절장치를 도시한 회로도, 도 7은 본 발명의 펌프 스위치(Pump Switch) 회로도, 도 8은 본 발명의 차지 펌프에 의한 포지티브 고전압 시뮬레이션(Positive High Voltage Simulation) 결과도, 도 9는 본 발명의 차지 펌프에 의한 네거티브 고전압 시뮬레이션(Negative High Voltage Simulation) 결과도, 도 10은 본 발명의 레귤레이터 회로도, 도 11은 본 발명의 차지 펌프 및 레귤 레이터에 의한 포지티브 고전압 시뮬레이션(Positive High Voltage Simulation) 결과도, 도 12는 본 발명의 차지 펌프 및 레귤레이터에 의한 네거티브 고전압 시뮬레이션(Negative High Voltage Simulation) 결과도이다.
본 발명의 반도체 소자의 전압조절장치는 도 6a에 도시된 바와 같이, 제1 입출력부(12)는 전원 VDD가 입력되고, 네거티브 고전압을 출력하며, 제2 입출력부(11)는 전원 VSS가 입력되고 포지티브 고전압을 출력한다.
전압 승압부(20)는 상기 제1, 제2 입출력부와 전기적으로 연결되어, 상기 제1, 제2, 입출력부 중 어느 하나의 입출력부로부터 전압을 입력 받아 이를 승압하여 다른 입출력부로 출력한다.
출력 선택부(30)는 상기 전압 승압부(20)로부터 승압된 전압을 입력 받아 포지티브 또는 네거티브 전압 중 적어도 어느 하나를 선택하여 출력한다.
출력 조절부(40)는 상기 전압 승압부(20)로부터 승압된 전압을 입력 받아 출력 전압을 조절하여 생성한다.
그리고, 출력부(50)는 상기 생성된 출력 전압을 출력한다.
도 6b는 도 6a의 반도체 소자의 전압조절장치를 구체화시킨 것으로, 상기 제1 입출력부(12)는 입출력단 VEE(320)이고, 상기 제2 입출력부(11)는 입출력단 VPP(310)이며, 상기 출력부(5)는 VOUT(330)이다. 상기 전압 승압부(20)는 다수개의 다이오드로 구성된 다이오드부(410), 다수개의 커패시터로 구성된 커패시터부(420)와 클럭부(430)을 포함한다.
그리고, 상기 출력 선택부(30)는 포지티브 차지 펌프 동작시에는 포지티브 고전압을 VOUT(330)으로, 네거티브 차지 펌프 동작시에는 네거티브 고전압을 VOUT(330)으로 출력하는 펌프 스위치(440)를 포함한다.
상기 출력 조절부(40)는 기준 전압이 입력되는 기준 전압 입력부(이하, VREF(340))와 레귤레이터(450)와 상기 입출력단(310,320)에서 입력 받은 전압이 출력되는 VOUT(340)를 포함한다.
이하, 편의상 상기 제1, 제2 입출력부와 상기 전압 승압부와 상기 출력 선택부를 합하여 차지 펌프부(500)라 칭하고, 상기 출력 조절부는 레귤레이터부(510)로 칭한다.
차지 펌프부(500)는 포지티브 고전압을 생성할 때 전원 VDD가 입력되고, 네거티브 고전압을 생성할 때 네거티브 고전압을 출력하는 입출력단 VEE(320), 포지티브 고전압을 생성할 때 포지티브 고전압을 출력하고, 네거티브 고전압을 생성할 때 전원 VSS가 입력되는 입출력단 VPP(310), 다이오드부(410), 커패시터부(420), 클럭부(430), 펌프 스위치(Pump Switch)(440)와 차지 펌프의 출력단 VOUT(340)으로 구성되어 있다.
전원 VDD는 포지티브 고전압을 생성하기 위한 전원으로 사용된다.
다이오드부(410)는 입출력단 VPP(310)에서 VEE(320) 방향으로는 역방향으로 접속되어 네거티브 고전압 차지 펌프의 역할을 하고, 입출력단 VEE(320)에서 VPP(310) 방향으로는 순방향으로 접속되어 포지티브 고전압 차지 펌프의 역할을 하게 된다.
커패시터부(420)는 다이오드 D31 이후 다이오드 사이마다 병렬로 순차적으로 접속되어 있다.
클럭부(430)는 도 2의 클럭입력도와 같이 제1 클럭신호(CLK1)와 제2 클럭신호(CLK2)는 180°의 위상차를 갖는 투-페이스(Two-Phase) 클럭신호로 커패시터부(420)의 커패시터들의 다이오드들과 연결된 반대 접점에 번갈아 가며 접속되어 있다. 펌프 스위치(440)는 도 7에 도시된 바와 같이 입출력단 VPP(310), VEE(320)를 입력받아 포지티브 차지 펌프 동작시에는 포지티브 고전압을 VOUT(330)으로, 네거티브 차지 펌프 동작시에는 네거티브 고전압을 VOUT(330)으로 출력한다.
레귤레이터부(510)는 기준전압이 입력되는 VREF(340)와 차지 펌프부(500)로 입력받는 VEE(320), VPP(310), 입출력되는 VOUT(340)과 레귤레이터(450)로 구성되어 있다.
차지 펌프의 동작을 설명하기에 앞서 이해를 돕기 위해 다이오드 D31, D32, D33, D34 및 D35의 문턱 전압 Vth는 동일하다고 가정한다.
우선, 포지티브 차지 펌프 동작시 VEE(320)에 VDD가 인가되고, 도 2의 클럭입력도와 같이 CLK1이 T1 구간 동안 커패시터 C34의 한쪽 노드에 그라운드 레벨인 VSS가 전달되고, 이때 다이오드 D35는 턴 온(Turn On)되어 노드 N34에 VEE(320)의 입력전원 VDD에서 다이오드 D35의 문턱 전압 Vth 만큼 하락한 VDD-Vth의 전원을 충전하여 C34에 축적되는 전하량은 Q1 = C34 X {(VDD-Vth)-VSS}가 된다.
그 다음, 도 2의 클럭입력도와 같이 CLK1이 T2 구간이 되어 커패시터 C34의 그라운드 레벨이었던 노드가 VDD로 스위칭되면, 커패시터 C34에 충전되었던 전하량은 일정하여야 하므로 T1구간에서 VDD-Vth의 전압이었던 노드 N34는 2VDD-Vth의 전압으로 스위칭된다. 이때 CLK2는 T2 구간 동안 커패시터 C33의 한쪽 노드에 그라운드 레벨인 VSS가 전달되고, 이때 다이오드 D34는 턴 온(Turn On)되어 노드 N33에 노드 N34의 전압 2VDD-Vth에서 다이오드 D34의 문턱 전압 Vth 만큼 하락한 2VDD-2Vth의 전원을 충전하여 C33에 축적되는 전하량은 Q2 = C12 X {(2VDD-2Vth)-VSS}가 된다.
그 다음, 도 2의 클럭입력도와 같이 CLK2가 T3 구간이 되어 커패시터 C33의 그라운드 레벨이었던 노드가 VDD로 스위칭되면, 커패시터 C33에 충전되었던 전하량은 일정하여야 하므로 T3 구간에서 2VDD-2Vth의 전압이었던 노드 N33는 3VDD-2Vth의 전압으로 스위칭된다. 이때 CLK1은 T3 구간 동안 커패시터 C32의 한쪽 노드에 그라운드 레벨인 VSS가 전달되고, 이때 다이오드 D33은 턴 온(Turn On)되어 노드 N32에 노드 N33의 전압 3VDD-2Vth에서 다이오드 D33의 문턱 전압 Vth 만큼 하락한 3VDD-3Vth의 전원을 충전하여 C32에 축적되는 전하량은 Q3 = C12 X {(2VDD-2Vth)-VSS}가 된다.
이와 같이 클럭 CLK1과 CLK2가 연속적으로 입력되면, 최종 출력단 VPP(310)는 5VDD-5Vth의 전압을 출력할 수 있게 된다. 이와 같이 VEE(320)에 VDD를 인가하고 클럭 CLK1과 CLK2를 입력하면 포지티브 고전압 차지 펌프가 되어 입력전원 VDD보다 높은 전압을 생성할 수 있게 된다.
이때, 포지티브 고전압 VPP(310)와 전원 VDD인 VEE(320)는 펌프 스위치(440) 에 입력된다. 도 7에 도시된 바와 같이 포지티브 고전압 VPP(310)는 피모스 트랜지스터 PM0(611)과 엔모스 트랜지스터 NM2(612)의 게이트에 인가되어 엔모스 트랜지스터 NM2(612)를 턴 온(Turn On) 시키고, 노드 N41을 VSS로 인가하여 엔모스 트랜지스터 NM0(620)를 턴 오프(Turn Off) 시킨다.
또한, 전원 VDD인 VEE(320)는 엔모스 트랜지스터 NM1(617)을 턴 온(Turn On) 시켜 노드 N44를 VSS로 인가한다. VSS인 N44 노드는 엔모스 트랜지스터 NM4(615)를 통과하여 피모스 트랜지스터 PM1(613) 게이트에 VSS를 인가하여 턴 온(Turn On) 시킨다. 턴 온(Turn On)된 피모스 트랜지스터 PM1(613)은 노드 N41에 포지티브 고전압 VPP를 인가시키고, 피모스 트랜지스터 PM2(614)를 턴 오프(Turn Off), 엔모스 트랜지스터 NM5(619)를 턴 온(Turn On) 시키며 출력단 VOUT(330)에 포지티브 고전압을 출력하게 된다. 도 8은 본 발명의 차지 펌프에 의한 포지티브 고전압 시뮬레이션 결과도이다.
포지티브 고전압이 출력되는 VOUT(330)는 레귤레이터(450)에 입력된다. 레귤레이터(450)에는 기준전압으로 1.0V가 VREF(340)로 입력된다. 도 10에 도시된 바와 같이 VREF(340)는 연산증폭기 AMP71에 입력되고, 등가의 저항을 가진 R11과 R12에 의하여 노드 N51은 VREF(340)와 같은 전압이 생성되고, 노드 N52에는 2VREF의 전압이 생성되게 된다. 이때, N51 노드의 전압은 연산증폭기 AMP72로 입력된다.
Positive 차지 펌프 동작 시 포지티브 고전압 VPP(310)는 인버터 INV71에 입력되어 노드 N58을 VSS로 인가하고 엔모스 트랜지스터 NM71의 게이트로 인가되어 턴 오프(Turn Off)시킨다. 이때 VDD인 VEE(320)는 엔모스 트랜지스터 NM72의 게이 트로 입력되어 노드 N55의 전압을 노드 N56에 인가하여 연산증폭기 AMP72로 입력된다.
포지티브 고전압은 VOUT(330)로 입력되어 저항 R16, R15, R14, R13, R12와 R11에 의하여 분배된다. 등가의 저항 R15, R14, R13, R12와 R11를 R이라 하였을 때 원하는 출력 전압에 맞추어 R16의 값을 정하면 된다.
가령 포지티브 고전압 9V를 생성하기 위해서는 R16을 8R로 맞추면 된다. 포지티브 고전압이 9V를 초과하면 저항 분배에 의해서 N55 노드는 1.0V 이상 상승하게 되고, 이때 턴 온(Turn On)된 엔모스 트랜지스터 NM72를 통하여 연산증폭기 AMP72로 입력되는데, 이때 기준 전압 1.0V인 노드 N51과 비교되어 노드 N57의 전압은 낮아지고, 이는 피모스 트랜지스터 PM71을 턴 온(Turn On) 시키며 차지 펌프로 승압된 VOUT(330)을 VDD로 디스차지(Discharge) 시켜 전압 레벨(Level)을 낮추게 된다.
VOUT(330) 전압이 9V 이하로 떨어지게 되면 N55 노드의 전압 값도 1.0V 이하가 되어 연산증폭기 AMP72로 입력되면 이때 기준 전압 1.0V인 노드 N51과 비교되어 노드 N57의 전압은 높아지고, 이는 피모스 트랜지스터 PM71을 턴 오프(Turn Off) 시키며 VOUT(330)의 전압을 상승 시키게 된다. 이러한 동작을 반복하면 목표로 설정한 9V가 지속적으로 출력되는 레귤레이터 동작을 하게 된다. 도 11은 본 발명의 차지 펌프 및 레귤레이터에 의한 포지티브 고전압 시뮬레이션 결과도이다.
네거티브 차지 펌프 동작시 VPP(310)에 VSS가 인가되고, 그 동작은 포지티브 고전압 차지 펌프와 반대로 이해하면 된다.
이때, 네거티브 고전압 VEE(320)와 전원 VSS인 VEE(310)는 펌프 스위치(440)에 입력된다. 도 7에 도시된 바와 같이, 전원 VSS인 VPP(310)는 피모스 트랜지스터 PM0(611)과 엔모스 트랜지스터 NM2(612)의 게이트에 인가되어 피모스 트랜지스터 PM0(611)를 턴 온(Turn On) 시키고, 노드 N41를 VDD로 인가하여 엔모스 트랜지스터 NM0(620)를 턴 온(Turn On) 시키고 VOUT(330)으로 네거티브 고전압 VEE(320)를 출력한다.
또한, 네거티브 고전압 VEE(320)는 엔모스 트랜지스터 NM1(617)을 턴 오프(Turn Off) 시키고, VSS인 VPP(310)는 피모스 트랜지스터 PM3(616) 턴 온(Turn On)시켜 노드 N44에 VDD를 인가한다. 이에 따라, 엔모스 트랜지스터 NM6(618)는 턴 온(Turn On)되어 노드 N42에 네거티브 고전압 VEE(320)가 인가되어 엔모스 트랜지스터 NM5(619)를 턴 오프(Turn Off)시기게 된다. 도 9는 본 발명의 차지 펌프에 의한 네거티브 고전압 시뮬레이션 결과도이다.
네거티브 고전압이 출력되는 VOUT(330)은 레귤레이터(450)에 입력된다. 레귤레이터(450)에는 기준전압으로 1.0V가 VREF(340)로 입력된다. 도 10에 도시된 바와 같이, VREF(340)는 연산증폭기 AMP71에 입력되고, 등가의 저항을 가진 R11과 R12에 의하여 노드 N51은 VREF(340)와 같은 전압이 생성되고, 노드 N52에는 2VREF의 전압이 생성되게 된다. 이때, N51 노드의 전압은 연산증폭기 AMP72로 입력된다.
네거티브 차지 펌프 동작시 VSS인 VPP(310)는 인버터 INV71에 입력되어 노드 N58를 VDD로 인가하고 엔모스 트랜지스터 NM71의 게이트로 인가되어 턴 온(Turn On)시킨다. 노드 N53의 전압을 노드 N56에 인가하여 연산증폭기 AMP72로 입력된다. 이때, 네거티브 고전압인 VEE(320)는 엔모스 트랜지스터 NM72의 게이트로 입력되어 턴 오프(Turn Off)된다.
네거티브 고전압은 VOUT(330)로 입력되어 저항 R16, R15, R14, R13, R12와 R11에 의하여 분배된다. 등가의 저항 R15, R14, R13, R12와 R11를 R이라 하였을 때, 원하는 출력 전압에 맞추어 R16의 값을 정하면 된다.
가령 네거티브 고전압 -9V를 생성하기 위해서는 R16을 8R로 맞추면 된다. 네거티브 고전압이 -9V 이하가 되면 저항 분배에 의해서 N53 노드는 1.0V 이상 상승하게 되고, 이때 턴 온(Turn On)된 엔모스 트랜지스터 NM71를 통하여 연산증폭기 AMP72로 입력되는데, 이때 기준 전압 1.0V인 노드 N51과 비교되어 노드 N57의 전압은 낮아지고, 이는 피모스 트랜지스터 PM71을 턴 온(Turn On) 시키며 차지 펌프로 승압된 VOUT(330)을 VDD로 Discharge 시켜 -9V 이상이 된다.
VOUT(330) 전압이 -9V 이상이 되면 N53 노드의 전압 값도 1.0V 이하가 되어 연산증폭기 AMP72로 입력되면, 이때 기준 전압 1.0V인 노드 N51과 비교되어 노드 N57의 전압은 높아지고, 이는 피모스 트랜지스터 PM71을 턴 오프(Turn Off) 시키며 VOUT(330)의 전압을 -9V 이하로 하강시키게 된다. 이러한 동작을 반복하면 목표로 설정한 -9V가 지속적으로 출력되는 레귤레이터 동작을 하게 된다. 도 12는 본 발명의 차지 펌프 및 레귤레이터에 의한 네거티브 고전압 시뮬레이션 결과도이다.
이상과 같이 본 발명에 따른 반도체 소자의 전압조절장치를 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
상기한 바와 같은 구성으로 이루어진 본 발명에 따른 반도체 소자의 전압조절장치에 의하면,
포지티브 고전압 차지 펌프와 네거티브 고전압 차지 펌프를 하나의 펌프(Pump)회로로 구현함으로써 소형화된 시스템 온 칩(System On Chip)을 지원할 수 있다.
또한, 펌프별로 필요했던 레귤레이터를 하나의 레귤레이터로 원하는 출력을 생성함으로써 칩 크기를 감소시켜 원가를 절감할 수 있다.
또한, 하나의 차지 펌프를 사용하여 포지티브 고전압과 네거티브 고전압을 생성함으로써 생산성을 향상시킬 수 있다.
또한, 포지티브 및 네거티브 차지 펌프를 개별적으로 개발하던 종래의 방식에 비해, 하나의 차지 펌프만을 개발함으로써 개발기간을 단축할 수 있는 효과가 있다.

Claims (20)

  1. 전압을 입력 또는 출력할 수 있는 제1, 제2 입출력부;
    상기 제1, 제2, 입출력부 중 어느 하나의 입출력부로부터 전압을 입력 받아 이를 승압하여 다른 입출력부로 출력하는 전압 승압부;
    상기 전압 승압부로부터 승압된 전압을 입력 받아 포지티브 또는 네거티브 전압 중 어느 하나를 선택하여 출력하는 출력 선택부;
    상기 전압 승압부로부터 승압된 전압을 입력 받아 출력 전압을 조절하여 생성하는 출력 조절부; 및,
    상기 생성된 출력 전압을 출력하는 출력부
    를 포함하는 반도체 소자의 전압조절장치.
  2. 제 1 항에 있어서,
    상기 제1 입출력부는 포지티브 고전압을 생성할 때 전원 VDD가 입력되고, 네거티브 고전압을 생성할 때 네거티브 고전압을 출력하는 반도체 소자의 전압조절장치.
  3. 제 1 항에 있어서,
    상기 제2 입출력부는 포지티브 고전압을 생성할 때 포지티브 고전압을 출력하고, 네거티브 고전압을 생성할 때 전원 VSS가 입력되는 반도체 소자의 전압조절장치.
  4. 제 1 항에 있어서,
    상기 전압 승압부는 상기 제1, 제2, 입출력부 중 어느 하나의 입출력부로부터 전압을 입력 받아 이를 포지티브 고전압 또는 네거티브 고전압으로 승압하여 다른 입출력부로 출력하는 반도체 소자의 전압조절장치.
  5. 제 1 항에 있어서,
    상기 전압 승압부는,
    상기 제1, 제2 입출력부와 전기적으로 연결되는 다이오드부;
    상기 다이오드부와 전기적으로 연결되는 커패시터부; 및,
    상기 다이오드부 및 커패시터부와 전기적으로 연결되는 클럭부
    를 포함하는 반도체 소자의 전압 조절 장치.
  6. 제 5 항에 있어서,
    상기 다이오드부는 상기 제1, 제2 입출력부와 직결로 연결되고, 상기 커패시터부는 상기 다이오드부와 병렬로 연결되는 반도체 소자의 전압 조절 장치.
  7. 제 5 항에 있어서,
    상기 클럭부는 180°의 위상차를 갖는 투-페이스(Two-Phase) 클럭신호로 커패시터부의 커패시터들과 다이오드들이 연결된 반대 접점에 번갈아 가며 접속되어 있는 반도체 소자의 전압조절장치.
  8. 제 1 항에 있어서,
    상기 출력 선택부는 상기 제1, 제2 입출력부로부터 승압된 전압을 입력받아 포지티브 고전압 또는 네거티브 고전압을 선택하는 펌프 스위치를 포함하는 반도체 소자의 전압조절장치.
  9. 제 8 항에 있어서,
    상기 펌프 스위치는 상기 제1, 제2 입출력부의 승압된 전압의 스위칭를 위하여 상기 제1, 제2 입출력부의 단자가 연결된 엔모스 트랜지스터를 포함하는 반도체 소자의 전압조절장치.
  10. 제 8 항에 있어서,
    상기 펌프 스위치는 상기 제1 입출력부로부터의 입력값에 따라 제1 노드의 전위를 결정하는 제1 엔모스 트랜지스터를 사용하는 반도체 소자의 전압조절장치.
  11. 제 8 항에 있어서,
    상기 펌프 스위치는 게이트에 VDD를 입력 받아 제2 노드와 제3 노드를 분리하는 제2 엔모스 트랜지스터를 사용하는 반도체 소자의 전압조절장치.
  12. 제 8 항에 있어서,
    상기 펌프 스위치는 상기 제2 입출력부의 입력값이 VSS인 경우, 제2 노드에 VDD를 인가하는 제1 피모스 트랜지스터, 상기 제1 입출력부의 입력값이 VDD인 경우, 제2 노드에 VSS를 인가하는 제3 엔모스 트랜지스터를 사용하는 반도체 소자의 전압조절장치.
  13. 제 8 항에 있어서,
    상기 펌프 스위치는 네거티브 차지 펌프 동작시 VSS인 상기 제2 입출력부의 입력값이 게이트로 입력되어 VDD를 제4 노드에 인가하여 제4 엔모스 트랜지스터를 턴 온 시키는 제2 피모스 트랜지스터를 사용하는 반도체 소자의 전압조절장치.
  14. 제 8 항에 있어서,
    상기 펌프 스위치는 포지티브 차지 펌프 동작시 포지티브 고전압인 상기 제2 입출력부의 입력값이 게이트로 입력되어 VSS를 제4 노드에 인가하여 제4 엔모스 트랜지스터를 턴 오프 시키는 제5 엔모스 트랜지스터를 사용하는 반도체 소자의 전압조절장치.
  15. 제 8 항에 있어서,
    상기 펌프 스위치는 포지티브 차지 펌프 동작시 포지티브 고전압인 상기 제2 입출력부의 입력값이 상기 출력부로 출력될 수 있도록 제6 엔모스 트랜지스터의 게이트에 제3 피모스 트랜지스터를 통하여 포지티브 고전압이 입력되는 반도체 소자의 전압조절장치.
  16. 제 1 항에 있어서,
    상기 출력 조절부는 기준 전압을 입력하는 기준 전압 입력부와 상기 전압 승압부로부터 승압된 전압을 상기 제1, 제2 입출력부로부터 입력받아 출력 전압을 조절하는 레귤레이터를 포함하는 반도체 소자의 전압조절장치.
  17. 제 16 항에 있어서,
    상기 레귤레이터는 포지티브 고전압의 경우 VDD인 상기 제1 입출력부의 입력값이 게이트로 입력되고, 제1 연산증폭기의 입력과 저항에 의해 분배된 전압이 인가되는 제5 노드에 연결되는 제7 엔모스 트랜지스터를 포함하는 반도체 소자의 전압조절장치.
  18. 제 16 항에 있어서,
    상기 레귤레이터는 네거티브 고전압의 경우 VSS인 상기 제2 입출력부의 입력값이 제1 인버터에 입력되고, 그 출력은 게이트로 입력되고, 제1 연산증폭기의 입력과 저항에 의해 분배된 전압이 인가되는 제6 노드에 연결되는 제8 엔모스 트랜지스터를 포함하는 반도체 소자의 전압조절장치.
  19. 제 16 항에 있어서,
    상기 레귤레이터는 포지티브 및 네거티브 고전압 출력 조절을 위하여 목표 전압보다 과도하게 출력 전압이 펌핑(pumping)될 때, 디스차지(Discharge)를 위하여 제1 연산증폭기의 출력을 게이트로 입력받고 VDD와 상기 출력부에 연결된 제4 피모스 트랜지스터를 포함하는 반도체 소자의 전압조절장치.
  20. 제 16 항에 있어서,
    상기 레귤레이터는 포지티브 및 네거티브 고전압 출력 조절을 위하여 저항열에서 제6 노드를 VSS로 인가하는 반도체 소자의 전압조절장치.
KR1020060119470A 2006-11-30 2006-11-30 반도체 소자의 전압조절장치 Expired - Fee Related KR100812086B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060119470A KR100812086B1 (ko) 2006-11-30 2006-11-30 반도체 소자의 전압조절장치
US11/849,716 US7843712B2 (en) 2006-11-30 2007-09-04 Charge pump for positive pumping and negative pumping
DE102007042356A DE102007042356A1 (de) 2006-11-30 2007-09-06 Spannungssteuervorrichtung eines Halbleiterbauelements
CNA2007101851754A CN101192793A (zh) 2006-11-30 2007-11-01 半导体器件的电压控制设备
JP2007297271A JP2008141947A (ja) 2006-11-30 2007-11-15 半導体素子の電圧調節装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119470A KR100812086B1 (ko) 2006-11-30 2006-11-30 반도체 소자의 전압조절장치

Publications (1)

Publication Number Publication Date
KR100812086B1 true KR100812086B1 (ko) 2008-03-07

Family

ID=39339051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119470A Expired - Fee Related KR100812086B1 (ko) 2006-11-30 2006-11-30 반도체 소자의 전압조절장치

Country Status (5)

Country Link
US (1) US7843712B2 (ko)
JP (1) JP2008141947A (ko)
KR (1) KR100812086B1 (ko)
CN (1) CN101192793A (ko)
DE (1) DE102007042356A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9467135B2 (en) 2014-08-14 2016-10-11 Samsung Electronics Co., Ltd. System-on-chip including body bias voltage generator

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115597B1 (en) * 2007-03-07 2012-02-14 Impinj, Inc. RFID tags with synchronous power rectifier
EP2000956B1 (en) * 2007-05-31 2010-12-15 Semiconductor Energy Laboratory Co., Ltd. power supply for RFID transponder
JP2011083050A (ja) * 2009-10-02 2011-04-21 Panasonic Corp チャージポンプ回路、チャージポンプ回路の制御方法
TWM391668U (en) * 2010-01-12 2010-11-01 Princeton Technology Corp Charge pump circuit which improves reliability
KR101688600B1 (ko) * 2010-04-14 2016-12-23 삼성전자 주식회사 피드백 클램프블록을 구비하는 샘플링회로, 영상신호증폭회로 및 상기 영상신호증폭회로를 구비하는 이미지센서
US8674751B2 (en) * 2012-04-16 2014-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Reference generation in an integrated circuit device
US20130307496A1 (en) * 2012-05-18 2013-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8867281B2 (en) * 2013-03-15 2014-10-21 Silicon Storage Technology, Inc. Hybrid chargepump and regulation means and method for flash memory device
CN103873986B (zh) * 2013-12-31 2017-02-22 无锡华润矽科微电子有限公司 一种硅麦克风及其中的专用集成电路
CN109994141A (zh) * 2017-12-31 2019-07-09 北京同方微电子有限公司 一种应用于flash结构存储器的共享电荷泵系统
US10707749B2 (en) 2018-07-31 2020-07-07 Samsung Electronics Co., Ltd. Charge pump, and high voltage generator and flash memory device having the same
CN110572027B (zh) * 2019-09-02 2020-11-24 上海华虹宏力半导体制造有限公司 电荷泵电路
KR102909736B1 (ko) 2021-05-07 2026-01-07 삼성전자주식회사 비휘발성 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07177729A (ja) * 1993-12-22 1995-07-14 Mitsubishi Electric Corp チャージポンプ
KR19980054513A (ko) * 1996-12-27 1998-09-25 김영환 포지티브 차지펌프와 네거티브 차지펌프로서 사용가능한 차지펌프
KR20000001571A (ko) * 1998-06-12 2000-01-15 김영환 리페어 퓨즈 제어 회로의 플래쉬 메모리 셀 제어 회로
JP2000049299A (ja) 1998-05-25 2000-02-18 Mitsubishi Electric Corp チャージポンプ回路およびそれを備える不揮発性半導体記憶装置
JP2000152634A (ja) 1998-11-05 2000-05-30 Fujitsu Denso Ltd 正負デュアル電源回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59105528D1 (de) * 1991-02-18 1995-06-22 Siemens Ag Integrierbarer Shunt-Regler.
JPH09198887A (ja) * 1996-01-12 1997-07-31 Nec Corp 高電圧発生回路
EP0822556B1 (en) 1996-08-02 2003-04-02 STMicroelectronics S.r.l. Bidirectional charge pump
US5808506A (en) * 1996-10-01 1998-09-15 Information Storage Devices, Inc. MOS charge pump generation and regulation method and apparatus
AU5165798A (en) * 1996-11-05 1998-05-29 Aplus Flash Technology, Inc. Positive/negative high voltage charge pump system
US6147547A (en) * 1998-05-25 2000-11-14 Mitsubishi Denki Kabushiki Kaisha Charge pump circuit capable of generating positive and negative voltages and nonvolatile semiconductor memory device comprising the same
JP2000134911A (ja) * 1998-10-23 2000-05-12 Sanyo Electric Co Ltd 電源回路
JP2002208290A (ja) * 2001-01-09 2002-07-26 Mitsubishi Electric Corp チャージポンプ回路およびこれを用いた不揮発性メモリの動作方法
DE10107658A1 (de) 2001-02-19 2002-05-23 Infineon Technologies Ag Ladungspumpenanordnung zur Erzeugung positiver und negativer Ausgangsspannungen
US6418040B1 (en) 2001-04-09 2002-07-09 Cypress Semiconductor Corp. Bi-directional architecture for a high-voltage cross-coupled charge pump
JP3937831B2 (ja) 2001-12-18 2007-06-27 富士ゼロックス株式会社 電源装置及びこれを用いた画像形成装置
CN1175331C (zh) 2002-03-28 2004-11-10 华邦电子股份有限公司 具有双向电流的电压调节器
US7142040B2 (en) 2003-03-27 2006-11-28 Device Engineering Co., Ltd. Stabilized power supply circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07177729A (ja) * 1993-12-22 1995-07-14 Mitsubishi Electric Corp チャージポンプ
KR19980054513A (ko) * 1996-12-27 1998-09-25 김영환 포지티브 차지펌프와 네거티브 차지펌프로서 사용가능한 차지펌프
JP2000049299A (ja) 1998-05-25 2000-02-18 Mitsubishi Electric Corp チャージポンプ回路およびそれを備える不揮発性半導体記憶装置
KR20000001571A (ko) * 1998-06-12 2000-01-15 김영환 리페어 퓨즈 제어 회로의 플래쉬 메모리 셀 제어 회로
JP2000152634A (ja) 1998-11-05 2000-05-30 Fujitsu Denso Ltd 正負デュアル電源回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9467135B2 (en) 2014-08-14 2016-10-11 Samsung Electronics Co., Ltd. System-on-chip including body bias voltage generator

Also Published As

Publication number Publication date
JP2008141947A (ja) 2008-06-19
DE102007042356A1 (de) 2008-06-05
CN101192793A (zh) 2008-06-04
US7843712B2 (en) 2010-11-30
US20080130329A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
JP2008141947A (ja) 半導体素子の電圧調節装置
US10192594B2 (en) Semiconductor device
US7579902B2 (en) Charge pump for generation of multiple output-voltage levels
US7586363B2 (en) Diode connected regulation of charge pumps
US7795952B2 (en) Regulation of recovery rates in charge pumps
US8098089B2 (en) Voltage booster
CN112053728B (zh) 电压产生电路以及半导体装置
JP2011511392A (ja) フラッシュメモリデバイスでの電力供給及びシステム
KR20050057957A (ko) 멀티레벨 고전압 발생장치
JP2002247838A (ja) 昇圧回路及びドレイン、ソース間電圧緩和型インバータ回路
CN110703838B (zh) 具有可调输出电压的稳压器
KR100522498B1 (ko) 승압 전압을 정확하고 빠르게 조정할 수 있는 불휘발성반도체 메모리 장치
US7576591B2 (en) Charge pump system and corresponding method for managing voltage generation
CN110211623B (zh) 一种nor flash存储单元阵列的电源系统
US10839864B2 (en) Dynamic power control system for memory device and memory device using the same
US7385852B2 (en) Circuit for generating step-up voltage in non-volatile memory device
CN106816176B (zh) 电源供应装置以及升压装置
US7554386B2 (en) High voltage generation circuit and method for reducing peak current and power noise for a semiconductor memory device
CN114765415B (zh) 电荷泵电路、非易失性存储器
KR100806519B1 (ko) 전하 펌프 회로
KR100701709B1 (ko) 승압 회로
KR20200094630A (ko) 차지 펌프 회로, 반도체 장치 및 반도체 기억장치
JP2014155296A (ja) 昇圧回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

L13-X000 Limitation or reissue of ip right requested

St.27 status event code: A-2-3-L10-L13-lim-X000

U15-X000 Partial renewal or maintenance fee paid modifying the ip right scope

St.27 status event code: A-4-4-U10-U15-oth-X000

FPAY Annual fee payment

Payment date: 20140217

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20150206

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20160204

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20170304

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20170304