[go: up one dir, main page]

KR100810475B1 - 전기 광학 장치, 및 이것을 구비한 전자 기기 - Google Patents

전기 광학 장치, 및 이것을 구비한 전자 기기 Download PDF

Info

Publication number
KR100810475B1
KR100810475B1 KR1020060073850A KR20060073850A KR100810475B1 KR 100810475 B1 KR100810475 B1 KR 100810475B1 KR 1020060073850 A KR1020060073850 A KR 1020060073850A KR 20060073850 A KR20060073850 A KR 20060073850A KR 100810475 B1 KR100810475 B1 KR 100810475B1
Authority
KR
South Korea
Prior art keywords
wiring
signal
potential
frequency
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060073850A
Other languages
English (en)
Other versions
KR20070017075A (ko
Inventor
마사오 무라데
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Priority to KR1020060073850A priority Critical patent/KR100810475B1/ko
Publication of KR20070017075A publication Critical patent/KR20070017075A/ko
Application granted granted Critical
Publication of KR100810475B1 publication Critical patent/KR100810475B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

과제
예를 들어, 액정 장치 등의 전기 광학 장치에 있어서, 예를 들어, 기판 사이즈의 축소를 가능하게 하고, 또한, 화상 신호에 있어서의 노이즈의 영향을 억제하여 고품위의 화상 표시를 가능하게 한다.
해결 수단
전기 광학 장치는, 기판 상에, 화소 영역에 형성된 복수의 화소와, 화소 영역의 주변에 위치하는 주변 영역에 형성된 복수의 화소를 제어하기 위한 주변 회로를 구비한다. 또한, 주변 회로를 제어하기 위한 복수 종류의 신호 중 상이한 종류의 신호를 각각 공급하고, 층간 절연막을 개재하여 상이한 층에 위치하는 복수의 도전막 중 상이한 도전막으로 각각 형성됨과 함께, 주변 영역에서 적어도 일부에 있어서 서로 중첩되는 부분을 갖는 복수의 신호 배선과, 복수의 신호 배선의 기판 상에서 서로 중첩되는 부분 사이에 위치하는 시일드막을 구비한다.
전기광학장치, 시일드막

Description

전기 광학 장치, 및 이것을 구비한 전자 기기{ELECTRO-OPTICAL DEVICE AND ELECTRONIC APPARATUS HAVING THE SAME}
도 1 은 본 발명의 제 1 실시형태에 따른 액정 장치의 전체 구성을 나타내는 평면도.
도 2 는 도 1 의 H-H' 의 단면도.
도 3 은 화상 표시 영역을 구성하는 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로도.
도 4 는 TFT 어레이 기판 상의 화소에 관련된 부분 구성을 나타내는 평면도로서, 적층 구조 중 하층 부분 (도 6 에 있어서의 부호 (6a) (데이터선) 까지의 하층 부분) 에 상당하는 도면.
도 5 는 TFT 어레이 기판 상의 화소에 관련된 부분 구성을 나타내는 평면도로서이고, 적층 구조 중 상층 부분 (도 6 에 있어서의 부호 (6a) (데이터선) 을 넘어서 상층 부분) 에 상당하는 도면.
도 6 은 도 4 및 도 5 를 겹친 경우의 A-A' 단면도.
도 7 은 데이터선 구동 회로 및 샘플링 회로에 관련된 회로 구성, 및 신호 배선 등에 의한 전기적인 접속 관계를 나타내는 설명도.
도 8 은 도 7 에 나타낸 구성 중 전송 신호의 정형에 관한 회로계를 나타내 는 회로도.
도 9 는 도 7 에 있어서의 B-B' 선에서의 단면도.
도 10 은 제 1 변형예에 있어서의 도 9 와 동일한 취지의 단면도.
도 11 은 제 2 변형예에 있어서의 도 9 와 동일한 취지의 단면도.
도 12 는 화상 신호선 및 분기 배선의 레이아웃도.
도 13 은 도 12 에 있어서의 D-D' 선에서의 단면도.
도 14 는 외부 회로 접속 단자의 주변에서의 신호 배선의 레이아웃도.
도 15 는 도 14 에 있어서의 D-D' 선에서의 단면도.
도 16 은 도 14 에 있어서의 E-E' 선에서의 단면도.
도 17 은 도 14 에 있어서의 F-F' 선에서의 단면도.
도 18 은 제 2 실시형태에 있어서의 도 6 과 동일한 취지의 단면도.
도 19 는 전기 광학 장치를 적용한 전자기기의 일례인 프로젝터의 구성을 나타내는 평면도.
도 20 은 전기 광학 장치를 적용한 전자기기의 일례인 퍼스널컴퓨터의 구성을 나타내는 사시도.
도 21 은 전기 광학 장치를 적용한 전자기기의 일례인 휴대전화의 구성을 나타내는 사시도.
*도면의 주요 부호에 대한 설명*
9a : 화소 전극 6a : 데이터선
7 : 샘플링 회로 7s : 샘플링 스위치
10 : TFT 어레이 기판 10a : 화상 표시 영역
11a : 주사선 20 : 대향 기판
21 : 대향 전극 41, 42, 43 : 층간 절연막
50 : 액정층 75 : 유전체막
90 : 신호 배선 91 : 화상 신호선
92 : 인에이블 신호선 95, 95d, 95s : 전원 배선
101 : 데이터선 구동 회로
102, 102c, 102d, 102e : 외부 회로 접속 단자
104 : 주사선 구동 회로 VID1 ∼ VID6 : 화상 신호
ENB1 ∼ ENB4 : 인에이블 신호
본 발명은, 예를 들어, 액정 장치 등의 전기 광학 장치, 및 그 전기 광학 장치를 구비한, 예를 들어, 액정 프로젝터 등의 전자 기기의 기술 분야에 관한 것이다.
이 종류의 전기 광학 장치에서는, 화소 전극 등의 표시용 전극이나, 이를 구동하기 위한 데이터선 구동 회로, 주사선 구동 회로 등의 회로부가 형성된 기판 상에, 그 한 변의 가장자리를 따라, 복수의 외부 회로 접속 단자가 배열되어 있다. 기판 상에는 또한, 이들 복수의 외부 회로 접속 단자로부터 주사선 구동 회로나 데 이터선 구동 회로 등의 회로부에 복수 종류의 신호를 공급하기 위한 복수의 신호 배선이 배선된다.
이러한 신호 배선에 관해서는, 예를 들어, 특허문헌 1 에서는, 원래의 배선에 추가로, 화소 내의 도전막과 동일막으로부터 추가의 배선을 형성하는, 즉 용장 배선 구조로 함으로써 공정수를 증가시키지 않고 배선의 저저항화를 꾀한다는 연구가 이루어지고 있다.
[특허문헌 1] 일본 공개특허공보 2002-229061호
그러나, 서로 상이한 종류의 신호가 공급되는 신호 배선에 관해서는, 기판 상에서 평면적으로 보아, 중첩되지 않도록 구성되어 있기 때문에, 패터닝 가능한 미세화의 한계 이상으로, 서로 인접하는 신호 배선의 간격을, 동일 평면 내에서 좁힐 수 없다. 이 때문에, 신호 배선을 레이아웃하기 위해서 필요한 면적을 축소하기 위해서는, 본질적인 한계가 있어, 전기 광학 장치의 소형화의 폐해가 되고 있다는 문제점이 있다. 나아가, 예를 들어, 전기 광학 장치의 소형화에 수반하여, 신호 배선의 간격이 좁아짐으로써, 서로 인접하는 배선에 공급되는 서로 상이한 종류의 신호 사이에서의 간섭이 커져 버린다는 문제점이 있다. 특히, 데이터선 구동 회로 등을 동작시키기 위한 주파수가 높은 클록 신호 등에 의해 화상 신호에 노이즈가 발생해버린다는 문제점이 있다.
본 발명은, 예를 들어, 상기 기술한 문제점을 감안하여 이루어진 것이며, 예를 들어, 기판 사이즈의 축소가 가능하고, 또한, 화상 신호에 있어서의 노이즈의 영향을 억제하여, 고품위의 화상 표시가 가능한 전기 광학 장치 및 전자 기기를 제공하는 것을 과제로 한다.
과제를 해결하기 위한 수단
본 발명의 전기 광학 장치는, 상기 과제를 해결하기 위해, 기판 상에 화소 영역에 형성된 복수의 화소와, 상기 화소 영역의 주변에 위치하는 주변 영역에 형성된, 상기 복수의 화소를 제어하기 위한 주변 회로와, 상기 주변 회로를 제어하기 위한 복수 종류의 신호 중 다른 종류의 신호를 각각 공급하고, 층간 절연막을 개재하여 상이한 층에 위치하는 복수의 도전막의 각각으로 형성됨과 함께, 상기 주변 영역에서 적어도 일부에 있어서 서로 중첩되는 부분을 갖는 복수의 신호 배선과, 상기 복수의 신호 배선의 서로 중첩되는 부분 사이에 위치하는 시일드막을 구비한다.
본 발명의 전기 광학 장치에 의하면, 그 동작시에는, 외부 회로로부터, 예를 들어, 화상 신호, 클록 신호, 각종 제어 신호, 전원 신호 등이, 예를 들어, 외부 회로 접속 단자를 통해 복수의 신호 배선 및 주변 회로에 공급된다. 복수의 신호 배선 및 주변 회로는, 기판 상의 화소 영역의 주변에 위치하는 주변 영역에 형성되어 있다. 여기에 본 발명에 관련된 「주변 회로」 란, 예를 들어, 화소에 전기적으로 접속된 주사선이나 데이터선을 제어 또는 구동하기 위한 주사선 구동 회로나 데이터선 구동 회로 등의 기판 상에 만들어지는 또는 장착되는 각종 회로를 의미한다. 예를 들어, 데이터선 구동 회로에 의해 화상 신호가 데이터선을 개 재하여 각 화소에 공급된다. 이와 함께, 주사선 구동 회로에 의해 주사선을 개재하여 주사 신호가 각 화소에 공급된다. 화소마다 형성된, 예를 들어, 화소 스위칭용 박막 트랜지스터 (이하, 적절하게 「화소 스위칭용 TFT」 라고 함) 는, 주사선에 게이트가 접속되어 있고, 주사 신호에 따라 화상 신호를 화소 전극으로 선택적으로 공급한다. 이들에 의해, 예를 들어, 화소 전극 및 대향 전극간에 협지된, 예를 들어, 액정 등의 전기 광학 물질을 각 화소에서 구동함으로써, 액티브 매트릭스 구동이 가능하다. 또한, 해당 전기 광학 장치의 구동 방식으로서는, 액티브 매트릭스 구동 방식에 한하지 않고, 패시브 매트릭스 구동 방식, 세그먼트 구동 방식 등의 각종 구동 방식이 생각된다.
본 발명에서는 특히, 복수의 신호 배선은, 층간 절연막을 개재하여 상이한 층에 위치하는 복수의 도전막으로 형성된다. 또한, 복수의 신호 배선은, 주변 영역에 있어서, 기판 상에서 평면적으로 보아 적어도 일부에서 서로 중첩되는 부분을 갖는다. 이에 의해, 기판을 그 법선 방향에서 본 일정 영역 내에, 보다 많은 신호 배선을 서로 쇼트하지 않도록 배선하는 것이 가능해진다. 즉, 한 개 한 개의 배선 폭을 상대적으로 넓게 확보하면서, 보다 많은 신호 배선을 배선하는 것이 가능해진다. 이에 의해, 화소 영역을 넓게 확보하면서, 주변 영역의 삭감에 의한 기판 전체, 나아가 전기 광학 장치의 전체의 소형화를 꾀하는 것이 가능해진다.
나아가, 본 발명에서는 특히, 복수의 신호 배선은, 복수의 도전막 중, 예를 들어, 신호의 종류별로 상이한 도전막으로 각각 형성된다. 여기에 「신호의 종 류」 란, 신호의 주파수 또는 전위의 고저 등의 신호 자체의 성질을 의미한다. 예를 들어, 복수의 신호 배선 중, 주파수가 소정의 주파수보다 높은 신호를 공급하기 위한 신호 배선은, 고주파 신호 배선으로서 하나의 도전막으로 형성되고, 주파수가 소정의 주파수보다 낮은 신호를 공급하기 위한 신호 배선은, 저주파 신호 배선으로서, 고주파 신호 배선과는 상이한 하나의 도전막으로 형성된다.
또한, 본 발명에서는 특히, 복수의 신호 배선의 기판 상에서 서로 중첩되는 부분 사이의 층에 있어서 복수의 신호선과 중첩되도록 형성된 시일드막을 구비한다. 즉, 예를 들어, 복수의 신호 배선 중 하나의 신호 배선과, 다른 신호 배선 사이에서 전자 시일드를 행하기 위해서, 복수의 신호 배선의 기판 상에서 평면적으로 보아, 서로 중첩되는 배선 부분 사이에 위치하는 시일드막을 구비한다. 이에 의해, 하나의 신호 배선과, 다른 신호 배선은, 시일드막에 의해, 서로 신호로부터 발생하는 전자 노이즈가 저감된다. 여기에 본 발명에 관련된 「시일드막」 이란, 도전 등의 전자 시일드 기능을 갖는 막을 의미한다. 또한, 「시일드막」 은, 복수의 신호 배선 중, 하나의 신호 배선과, 다른 신호 배선의 사이에 위치하는 또 다른 신호 배선이어도 된다. 즉, 시일드막과 복수의 도전막 중의 하나가 공용인 경우, 또한, 시일드막과 복수의 신호 배선 중의 하나가 공용인 경우도 포함한다. 이 결과, 특히 화상 신호에 비하여 주파수가 높은 신호인, 예를 들어, 데이터선 구동 회로용의 클록 신호의 화상 신호에 미치게 하는 전자 노이즈가 저감됨으로써, 고품위의 화상 표시가 가능해진다.
이상 설명한 바와 같이, 본 발명의 전기 광학 장치에 의하면, 기판 사이즈를 축소할 수 있고, 전기 광학 장치를 소형화하는 것이 가능함과 함께, 상이한 종류의 신호 사이의 전자적인 간섭을 저감하여, 고품위의 화상 표시가 가능하다.
본 발명의 전기 광학 장치의 일 양태에서는, 상기 기판 상에, 상기 화소 영역에서 서로 교차하도록 형성된 복수의 데이터선 및 복수의 주사선을 더 구비하고, 상기 화소는, 상기 데이터선 및 상기 주사선의 교차에 따라 형성되어 있고, 상기 기판 상에, 하측 전극, 유전체막 및 상측 전극이 순서대로 적층되어 이루어지는 축적 용량을 구비하고, 상기 복수의 도전막 및 상기 시일드막은 각각, 상기 데이터선, 상기 하측 전극 및 상기 상측 전극을 각각 구성하는 도전막 중 어느 하나와 동일막이다.
이 양태에 의하면, 복수의 도전막 및 시일드막은 각각, 데이터선, 하측 전극및 상측 전극을 각각 구성하는 복수의 도전막 중 어느 하나와 동일막이다. 여기에서,「동일막」은, 제조 공정에서의 동일 기회에 성막되는 막을 의미하고, 동일 종류의 막이다. 또한,「동일막이다」는, 한 장의 막으로서 연속하고 있는 것까지 요구하는 취지가 아니고, 기본적으로, 동일막 중 서로 분단되어 있는 막부분이면 충분하다는 취지이다. 따라서, 복수의 신호 배선 및 시일드막은 각각, 데이터선, 하측 전극 또는 상측 전극의 형성과 동일 기회에 형성할 수 있다. 즉, 제조 공정의 복잡화를 초래하는 일없이, 복수의 신호 배선 및 시일드막을 복수의 도전막으로 형성할 수 있다.
또한, 축적 용량에 의해, 예를 들어 화소를 구성하는 화소 전극에 있어서의 전위 유지 특성이 향상되고, 표시의 고콘트라스트화가 가능해진다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 복수의 신호 배선은, 미리 설정된 주파수별로 상기 상이한 도전막으로 각각 형성된다.
이 양태에 의하면, 예를 들어, 복수의 신호 배선 중, 주파수가 소정의 주파수 보다 높은 고주파수 대역의 신호를 공급하기 위한 신호 배선은, 고주파 신호 배선으로서 하나의 도전막으로 형성되고, 주파수가 소정의 주파수 보다 낮은 저주파 대역의 신호를 공급하기 위한 신호 배선은, 저주파 신호 배선으로서, 고주파 신호 배선과는 상이한 하나의 도전막으로 형성된다. 예를 들어, 데이터선 구동 회로를 구동하기 위한 클록 신호, 인에이블 신호 등을 공급하기 위한 신호 배선은, 고주파 신호 배선으로서 형성된다. 한편, 예를 들어, 주사선 구동 회로를 구동하기 위한 클록 신호를 공급하기 위한 신호 배선, 데이터선 구동 회로나 주사선 구동 회로 등의 주변 회로의 동작을 제어하기 위한 각종 제어 신호를 공급하기 위한 신호 배선, 추가로 화상 신호를 공급하기 위한 신호 배선, 즉 화상 신호선은 저주파 신호 배선으로서 형성된다. 또한, 일정 전위 혹은 고정 전위의 신호를 공급하기 위한 신호 배선을, 여기에서의 저주파 신호 배선으로서 취급해도 된다. 따라서, 본 실시형태에 의하면, 기판 상에서 평면적으로 보아, 고주파 신호 배선과 저주파 신호 배선이 서로 중첩되는 배선 부분 사이에 시일드막이 위치한다. 따라서, 예를 들어 화상 신호 등의 저주파의 신호가, 데이터선 구동 회로를 구동하기 위한 클록 신호 등의 고주파의 신호로부터의 전자적인 영향을 받는 것, 즉, 저주파의 신호와 고주파의 신호 사이의 전자적인 간섭이 저감된다. 이로 인해, 고품위의 화상 표시가 가능해진다.
상기 서술한 복수의 신호 배선이, 미리 설정된 주파수 대역별로 상이한 도전막으로 각각 형성되는 양태에서는, 상기 복수의 신호 배선은, 상기 주파수가 제 1 주파수인 신호를 공급하기 위한 제 1 주파수 신호 배선과, 상기 주파수가 상기 제 1 주파수보다도 낮은 제 2 주파수인 신호를 공급하기 위한 제 2 주파수 신호 배선을 포함하고, 상기 제 1 주파수 신호 배선, 상기 시일드막 및 상기 제 2 주파수 신호 배선은, 상기 기판 상에, 이 순서대로 서로 상기 층간 절연막을 개재하여 적층되어도 된다.
이 경우에는, 제 1 주파수 신호 배선, 시일드막 및 제 2 주파수 신호 배선은, 기판 상에, 이 순서대로 서로 층간 절연막을 개재하여 적층된다. 즉, 예를 들어 화상 신호를 공급하는 화상 신호선 등은, 제 2 주파수 신호 배선으로서, 적층 구조에 있어서의 표면에 가까운 쪽에 형성된다. 따라서, 적층 구조의 표면에서 가깝게 형성된 외부 회로 접속 단자와 제 2 주파수 신호 배선을 전기적으로 접속하는 데 필요한 콘택트홀의 수가 적어도 된다. 따라서, 제 2 주파수 신호 배선을 저저항화할 수 있다. 특히, 제 2 주파수 신호 배선으로서 예를 들어 화상 신호선을 저저항화할 수 있기 때문에, 고품위의 화상 표시가 가능해진다. 한편, 예를 들어, 주변 회로를 구동하기 위한 클록 신호 등을 공급하기 위한 신호 배선은, 제 1 주파수 신호 배선으로서, 적층 구조에 있어서의 기판면에 가까운 쪽에 형성된다. 일반적으로, 주변 회로를 구성하는 TFT 등은 기판면에 가까운 쪽에 형성된다. 따라서, 제 1 주파수 신호 배선과 주변 회로 사이의 콘택트홀의 수가 적게 완료된다. 따라서, 제 1 주파수 신호 배선과 주변 회로를 용이하게 접속할 수 있다.
상기 서술한 복수의 신호 배선이, 미리 설정된 주파수 대역별로 상이한 도전막으로 각각 형성되는 양태에서는, 상기 복수의 신호 배선은, 상기 주파수가 제 1 주파수인 신호를 공급하기 위한 제 1 주파수 신호 배선과, 상기 주파수가 상기 제 1 주파수보다도 낮은 제 2 주파수인 신호를 공급하기 위한 제 2 주파수 신호 배선을 포함하고, 상기 제 2 주파수 신호 배선, 상기 시일드막 및 상기 제 1 주파수 신호 배선은, 상기 기판 상에, 이 순서대로 서로 층간 절연막을 개재하여 적층되어도 된다.
이 경우에는, 제 2 주파수 신호 배선, 시일드막 및 제 1 주파수 신호 배선은, 기판 상에, 이 순서대로 서로 층간 절연막을 개재하여 적층된다. 즉, 예를 들어 주변 회로를 구동하기 위한 클록 신호 등의 주파수가 높은 신호를 공급하기 위한 신호 배선은, 제 1 주파수 신호 배선으로서, 적층 구조에 있어서의 표면에 가까운 쪽에 형성된다. 따라서, 주파수가 높은 것에 기인하는, 제 1 주파수 신호 배선으로부터 발생하는 열을 표면에서 방열 혹은 제거할 수 있다. 즉 제 1 주파수 신호 배선을 냉각할 수 있다.
상기 서술한 제 1 및 제 2 주파수 신호 배선을 포함하는 양태에서는, 상기 시일드막은, 일정 전위를 공급하기 위한 정전위 배선이어도 된다.
이 경우에는, 정전위 배선이, 시일드막으로서 기능하기 때문에, 제조 공정의 복잡화를 초래하는 일없이, 상이한 종류의 신호간의 전자적인 간섭을 저감하고, 고품위의 화상 표시가 가능해진다. 또한, 시일드막은, 신호의 전위가 일정 시간 마다 소정 전위로 변화하는, 예를 들어 일정 주기에서 반전하는 소정 전위 신호를 공급하기 위한 소정 전위 배선이어도 된다. 이 경우에도, 각 일정 시간에 대해서 보면, 신호의 전위는 일정하기 때문에, 상기와 동일한 전자적인 간섭을 저감하는 효과가 상응하게 얻어진다.
상기 서술한 정전위 배선이 시일드막으로서 기능하는 양태에서는, 상기 정전위 배선의 배선 폭은, 상기 기판 상에서 평면적으로 보았을 때, 적어도 부분적으로 상기 제 1 및 제 2 주파수 신호 배선의 적어도 일방의 배선 폭보다도 넓어도 된다.
이 경우에는, 정전위 배선의 배선 폭은, 기판 상에서 평면적으로 보아, 적어도 부분적으로 제 1 및 제 2 주파수 신호 배선의 적어도 일방의 배선 폭보다도 넓기 때문에, 제 1 및 제 2 주파수 신호 배선간에 있어서의 전자적 간섭을 한층 더 확실하게 저감할 수 있다. 즉, 정전위 배선의 시일드막으로서의 기능을 향상시킬 수 있다. 또한, 배선 폭이 넓기 때문에, 정전위 배선의 저저항화를 도모할 수 있다. 따라서, 정전위 배선에 의해, 주변 회로에 안정한 정전위 배선 혹은 정전위 전원을 공급할 수 있다.
상기 서술한 정전위 배선이 시일드막으로서 기능하는 양태에서는, 상기 정전위 배선의 배선 폭은, 상기 기판 상에서 평면적으로 보아, 적어도 부분적으로 상기 제 1 및 제 2 주파수 신호 배선의 적어도 일방의 배선 폭보다도 좁아도 된다.
이 경우에는, 정전위 배선, 층간 절연막, 및 제 1 또는 제 2 주파수 신호 배선으로부터 구성되는 용량, 즉 배선 용량을 작게 할 수 있다. 따라서, 정전위 신호의 전위가, 제 1 및 제 2 주파수의 신호의 영향에 의해 변동되는 혹은 흔들리 는 것을 방지할 수 있다. 즉, 제 1 및 제 2 주파수의 신호에 기인하는 전자 노이즈가, 예를 들어 정전위 전원 등의 정전위 신호를 개재하여 화상 신호에 영향을 주는 것을 방지할 수 있다.
상기 서술한 정전위 배선의 배선 폭이 제 1 및 제 2 주파수 신호 배선의 적어도 일방의 배선 폭보다도 좁은 양태에서는, 상기 일정 전위는, 제 1 전위와 그 제 1 전위보다 낮은 전위인 제 2 전위를 가지는 전원 전위이고, 상기 정전위 배선은, 상기 제 1 전위를 공급하기 위한 제 1 전위 전원 배선 및 상기 제 2 전위를 공급하기 위한 제 2 전위 전원 배선으로 이루어지고, 상기 정전위 배선의 배선 폭은, 적어도 부분적으로, 상기 제 1 및 제 2 주파수 신호 배선의 모든 배선 폭보다도 좁고, 상기 제 1 및 제 2 전위 전원 배선은, 상기 기판 상에서 평면적으로 보아, 적어도 부분적으로, 병렬 배치되어 있고 또한 상기 제 1 및 제 2 주파수 신호 배선의 각각과 중첩되도록 배선되어도 된다.
이 경우에는, 제 1 및 제 2 전위 전원 배선은, 기판 상에서 평면적으로 보아, 적어도 부분적으로, 병렬 배치되어 있고 또한 제 1 및 제 2 주파수 신호 배선의 각각과 중첩되도록 배선된다. 따라서, 제 1 및 제 2 주파수 신호 배선간의 전자 노이즈는, 제 1 및 제 2 전위 전원 배선에 의해서 저감된다.
또한, 가령 하나의 제 1 및 제 2 주파수 신호 배선간에 제 1 전위 전원 배선이 배선되고, 다른 하나의 제 1 및 제 2 주파수 신호 배선간에는 제 2 전위 전원 배선이 배선된 경우에는, 양자의 제 1 및 제 2 주파수 신호 배선간에서의 전자적 영향은 상이하다. 그런데 본 양태에서는, 제 1 및 제 2 전위 전원 배선은, 제 1 및 제 2 주파수 신호 배선의 각각과 중첩되기 때문에, 거의 균일한 시일드 효과를 얻을 수 있다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 시일드막과 동일막으로 형성되어 있고, 상기 복수의 신호 배선 중 상기 시일드막보다도 상층측에 형성된 상층측 신호 배선과 상기 주변 회로 중 상기 시일드막보다도 하층측에 형성된 하층측 주변 회로를 전기적으로 중계 접속하는 중계층을 추가로 구비한다.
이 양태에 의하면, 상층측 신호 배선과 하층측 주변 회로는, 중계층을 중계하여, 전기적으로 접속된다. 즉, 상층측 신호 배선과 중계층, 및 중계층과 하측 주변 회로는, 예를 들어 각각의 사이의 층간 절연막에 개공된 콘택트홀을 개재하여, 전기적으로 접속된다. 따라서, 상층측 신호 배선 및 하층측 주변 회로 사이의 층간 거리가 길어 하나의 콘택트홀에서 양자간을 접속하는 것이 곤란해지는 사태를, 회피할 수 있다. 더구나, 중계층은, 시일드막과 동일막으로 형성되기 때문에, 적층 구조 및 제조 공정의 복잡화를 초래하지 않는다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 기판 상에, 상기 복수의 신호 배선 및 시일드막에 전기적으로 각각 접속되어 있고, 상기 주변 영역에 배열된 복수의 외부 회로 접속 단자를 추가로 구비하며, 상기 시일드막은, 상기 기판 상에서 평면적으로 보아, 적어도 부분적으로 상기 시일드막이 전기적으로 접속된 상기 외부 회로 접속 단자에 인접하는 상기 외부 회로 접속 단자에 전기적으로 접속된 상기 신호 배선과 서로 중첩되어진다.
이 양태에 의하면, 시일드막은, 기판 상에서 평면적으로 보아, 적어도 부분 적으로 상기 시일드막이 전기적으로 접속된 외부 회로 접속 단자에 인접하는 외부 회로 접속 단자에 전기적으로 접속된 신호 배선과 서로 중첩된다. 따라서, 복수의 신호 배선이 외부 회로 접속 단자와 전기적으로 접속하는 영역에서도 시일드막이 존재하도록 할 수 있다. 따라서, 서로 층간 절연막을 개재하여 상이한 층에 위치하는 도전막으로 이루어지는 복수의 신호 배선간의 전자적인 간섭을 한층 더 확실하게 저감할 수 있다.
본 발명의 전자 기기는, 상기 과제를 해결하기 위해 상기 서술한 본 발명의 전기 광학 장치를 구비하여 이루어진다.
본 발명의 전자 기기에 의하면, 상기 서술한 본 발명의 전기 광학 장치를 구비하여 이루어지기 때문에, 고품위의 표시가 가능한, 투사형 표시 장치, 휴대 전화, 전자 수첩, 워드 프로세서, 뷰파인더형 또는 모니터 직시형의 비디오 테이프 레코더, 워크 스테이션, 텔레비전 전화, POS 단말, 터치 패널 등의 각종 전자 기기를 실현할 수 있다. 또한, 본 발명의 전자 기기로서, 예를 들어 전자 신문 등의 전기 영동 장치 등도 실현하는 것이 가능하다.
본 발명의 작용 및 그밖의 이득은 다음에 설명하는 실시하기 위한 최선의 형태로부터 분명해진다.
발명을 실시하기 위한 최선의 형태
이하에서는, 본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다. 이하의 실시형태에서는, 본 발명의 전기 광학 장치의 일례인 구동 회로 내장형의 TFT 액티브 매트릭스 구동 방식의 액정 장치를 예로 든다.
<제 1 실시형태>
제 1 실시형태에 관련된 액정 장치에 대해서, 도 1 내지 도 17 을 참조하여 설명한다.
먼저, 도 1 및 도 2 를 참조하여, 본 실시형태에 관련된 액정 장치의 전체 구성에 대해서 설명한다. 여기에 도 1 은, 본 실시형태에 관련된 액정 장치의 구성을 나타내는 평면도이고, 도 2 는, 도 1 의 H-H' 선에서의 단면도이다.
도 1 및 도 2 에 있어서, 본 실시형태에 관련된 액정 장치에서는, TFT 어레이 기판 (10) 과 대향 기판 (20) 이 대향 배치되어 있다. TFT 어레이 기판 (10) 과 대향 기판 (20) 의 사이에 액정층 (50) 이 봉입되어 있고, TFT 어레이 기판 (10) 과 대향 기판 (20) 은, 본 발명에 관련된 「화소 영역」의 일례로서의 화상 표시 영역 (10a) 의 주위에 위치하는 시일 영역에 설치된 시일재 (52) 에 의해 서로 접착되어 있다.
도 1 에 있어서, 시일재 (52) 가 배치된 시일 영역의 내측에 병행하고, 화상 표시 영역 (10a) 의 프레임 영역을 규정하는 차광성의 프레임 차광막 (53) 이, 대향 기판 (20) 측에 설치되어 있다. 주변 영역 중, 시일재 (52) 가 배치된 시일 영역의 외측에 위치하는 영역에는, 데이터선 구동 회로 (101) 및 외부 회로 접속 단자 (102) 가 TFT 어레이 기판 (10) 의 한 변을 따라 설치되어 있다. 이 한 변에 따른 시일 영역보다도 내측에, 샘플링 회로 (7) 가 프레임 차광막 (53) 에 덮이도록 하여 설치되어 있다. 또한, 주사선 구동 회로 (104) 는, 이 한 변에 인접하는 두 변에 따른 시일 영역의 내측에, 프레임 차광막 (53) 에 덮이도록 하여 설치되어 있다. 또한, TFT 어레이 기판 (10) 상에는, 대향 기판 (20) 의 4 개의 코너부에 대향하는 영역에, 양기판 사이를 상하 도통재 (107) 로 접속하기 위한 상하 도통 단자 (106) 가 배치되어 있다. 이들에 의해, TFT 어레이 기판 (10) 과 대향 기판 (20) 의 사이에서 전기적인 도통을 취할 수 있다. 또한, 데이터선 구동 회로 (101), 샘플링 회로 (7) 및 주사선 구동 회로 (104) 는, 본 발명에 관련된 「주변 회로」의 일례이다.
TFT 어레이 기판 (10) 상에는, 외부 회로 접속 단자 (102) 와, 데이터선 구동 회로 (101), 주사선 구동 회로 (104), 상하 도통 단자 (106) 등을 전기적으로 접속하기 위한 신호 배선 (90) 이 형성되어 있다.
도 2 에 있어서, TFT 어레이 기판 (10) 상에는, 구동 소자인 화소 스위칭용의 TFT (Thin Film Transistor) 나 주사선, 데이터선 등의 배선이 만들어진 적층 구조가 형성된다. 화상 표시 영역 (10a) 에는, 화소 스위칭용 TFT 나 주사선, 데이터선 등의 배선의 상층에 화소 전극 (9a) 이 설치되어 있다. 한편, 대향 기판 (20) 에 있어서의 TFT 어레이 기판 (10) 과의 대향면 상에, 차광막 (23) 이 형성되어 있다. 그리고, 차광막 (23) 상에, ITO 등의 투명 재료로 이루어지는 대향 전극 (21) 이 복수의 화소 전극 (9a) 과 대향하여 형성된다.
또한, TFT 어레이 기판 (10) 상에는, 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 외에, 제조 도중이나 출하시의 해당 액정 장치의 품질, 결함 등을 검사하기 위한 검사 회로, 검사용 패턴 등이 형성되어 있어도 된다.
다음으로, 도 3 내지 도 6 을 참조하여, 본 실시형태에 관련된 액정 장치의 화소에 있어서의 구성에 대하여 설명한다. 여기에 도 3 은, 액정 장치의 화상 표시 영역을 구성하는 매트릭스상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로도이다. 도 4 및 도 5 는, TFT 어레이 기판 상의 화소에 관련된 부분 구성을 나타내는 평면도이고, 각각, 후술하는 적층 구조 중 하층 부분 (도 4) 과 상층 부분 (도 5) 에 상당한다. 도 6 은, 도 4 및 도 5 를 중첩한 경우의 A-A' 단면도이다. 또한, 도 6 에 있어서는, 각 층·각 부재를 도면 상에서 인식 가능한 정도의 크기로 하기 위해, 이 각 층·각 부재마다 축척을 다르게 하고 있다.
<화소의 원리적 구성>
도 3 에 있어서, 본 실시형태에 관련된 액정 장치의 화상 표시 영역을 구성하는 매트릭스상으로 형성된 복수의 화소에는, 각각, 화소 전극 (9a) 과 당해 화소 전극 (9a) 을 스위칭 제어하기 위한 TFT (30) 가 형성되어 있고, 화상 신호가 공급되는 데이터선 (6a) 이 당해 TFT (30) 의 소스에 전기적으로 접속되어 있다. 데이터선 (6a) 에 기록한 화상 신호 (VS1, VS2, …, VSn) 는, 이 순서대로 선 순서적으로 공급해도 상관없고, 서로 인접하는 복수의 데이터선 (6a) 끼리에 대하여, 그룹별로 공급해도 된다.
또한, TFT (30) 의 게이트에 주사선 (11a) 이 전기적으로 접속되어 있고, 소정의 타이밍으로, 주사선 (11a) 에 펄스적 주사 신호 (G1, G2, …, Gm) 를, 이 순서대로 선 순서로 인가하도록 구성되어 있다. 화소 전극 (9a) 은, TFT (30) 의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT (30) 를 일정 기간만 그 스위치를 닫음으로써, 데이터선 (6a) 으로부터 공급되는 화상 신호 (VS1, VS2, …, VSn) 를 소정의 타이밍으로 기록한다.
화소 전극 (9a) 을 개재하여 액정에 기록된 소정 레벨의 화상 신호 (VS1, VS2, …, VSn) 는, 대향 기판에 형성된 대향 전극과의 사이에서 일정 기간 유지된다. 액정은, 인가되는 전압 레벨에 의해 분자 집합의 배향이나 질서가 변화됨으로써, 광을 변조시키고, 계조 표시를 가능하게 한다. 노멀리 화이트 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 감소되고, 노멀리 블랙 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 증가되어 전체로서 액정 장치로부터는 화상 신호에 따른 콘트라스트를 갖는 광이 출사된다.
여기에서 유지된 화상 신호가 새는 것을 막기 위해서, 화소 전극 (9a) 과 대향 전극 사이에 형성되는 액정 용량과 병렬로 축적 용량 (70) 이 부가되어 있다. 축적 용량 (70) 의 일방의 전극은 화소 전극 (9a) 과 병렬하여 TFT (30) 의 드레인에 접속되고, 타방의 전극은 정전위가 되도록, 전위 고정의 용량 배선 (400) 에 접속되어 있다.
<화소의 구체적 구성>
다음으로, 도 4 내지 도 5 를 참조하여, 상기 기술한 동작을 실현하는 화소의 구체적 구성에 대하여 설명한다.
도 4 내지 도 5 에서는, 상기 기술한 화소의 각 회로 요소가 패턴화되고, 적층된 도전막으로서 TFT 어레이 기판 (10) 상에 구축되어 있다. TFT 어레이 기 판 (10) 은, 예를 들어, 유리 기판, 석영 기판, SOI 기판, 반도체 기판 등으로 이루어지고, 예를 들어 유리 기판이나 석영 기판으로 이루어지는 대향 기판 (20) 과 대향 배치되어 있다. 또한, 각 회로 요소는, 밑에서부터 순서대로 주사선 (11a) 을 포함하는 제 1 층, TFT (30) 등을 포함하는 제 2 층, 데이터선 (6a) 등을 포함하는 제 3 층, 축적 용량 (70) 등을 포함하는 제 4 층, 화소 전극 (9a) 등을 포함하는 제 5 층으로 이루어진다. 또, 제 1 층-제 2 층간에는 하지 절연막 (12), 제 2 층-제 3 층간에는 제 1 층간 절연막 (41), 제 3 층-제 4 층간에는 제 2 층간 절연막 (42), 제 4 층-제 5 층간에는 제 3 층간 절연막 (43) 이 각각 형성되고, 상기 기술한 각 요소 사이가 단락되는 것을 방지하고 있다. 또한, 이 중, 제 1 층 내지 제 3 층이 하층 부분으로서 도 4 에 나타나고, 제 4 층 내지 제 5 층이 상층 부분으로서 도 5 에 나타나 있다.
(제 1 층의 구성-주사선 등-)
도 4 에 있어서, 제 1 층은, 주사선 (11a) 으로 구성되어 있다. 주사선 (11a) 은, 도 4 의 X 방향을 따라 연장되는 본선부와, 데이터선 (6a) 이 연재하는 도 4 의 Y 방향으로 연장되는 돌출부로 이루어지는 형상으로 패터닝되어 있다. 이러한 주사선 (11a) 은, 예를 들어 도전성 폴리 규소로 이루어지고, 그 외에도 티탄 (Ti), 크롬 (Cr), 텅스텐 (W), 탄탈 (Ta), 몰리브덴 (Mo) 등의 고융점 금속 중의 적어도 하나를 함유하는 금속 단체, 합금, 금속 실리사이드, 폴리 실리사이드 또는 이들의 적층체 등으로 형성될 수 있다.
도 4 및 도 6 에 나타내는 바와 같이, 주사선 (11a) 은, TFT (30) 의 하층측 에, 채널 영역 (1a') 에 대향하는 영역을 포함하도록 배치되어 있고, 도전막으로 이루어진다.
(제 2 층의 구성-TFT 등-)
도 6 에 나타내는 바와 같이, 제 2 층은, TFT (30) 로 구성되어 있다. TFT (30) 는, 예를 들어 LDD (Lightly Doped Drain) 구조로 되어 있고, 게이트 전극 (3a), 반도체층 (1a), 게이트 전극 (3a) 과 반도체층 (1a) 을 절연하는 게이트 절연막을 포함한 절연막 (2) 을 구비하고 있다. 게이트 전극 (3a) 은, 예를 들어 도전성 폴리 규소로 형성된다. 반도체층 (1a) 은, 예를 들어 폴리 규소로 이루어지고, 채널 영역 (1a'), 저농도 소스 영역 (1b) 및 저농도 드레인 영역 (1c), 및 고농도 소스 영역 (1d) 및 고농도 드레인 영역 (1e) 으로 이루어진다. 또한, TFT (30) 는, LDD 구조를 갖는 것이 바람직하지만, 저농도 소스 영역 (1b), 저농도 드레인 영역 (1c) 에 불순물을 투입하지 않는 오프셋 구조이어도 되고, 게이트 전극 (3a) 을 마스크로 하여 불순물을 고농도로 투입하여 고농도 소스 영역 및 고농도 드레인 영역을 형성하는 자기 정합형이어도 된다.
TFT (30) 의 게이트 전극 (3a) 은, 그 일부분 (3b) 에 있어서, 하지 절연막 (12) 에 형성된 콘택트홀 (12cv) 을 개재하여 주사선 (11a) 에 전기적으로 접속되어 있다. 하지 절연막 (12) 은, 예를 들어 실리콘 산화막 등으로 이루어지고, 제 1 층과 제 2 층의 층간 절연 기능의 외에, TFT 어레이 기판 (10) 의 전체 면에 형성됨으로써, 기판 표면의 연마에 의한 거칠기나 오염 등이 야기되는 TFT (30) 의 소자 특성의 변화를 방지하는 기능을 갖고 있다.
또한, 본 실시형태에 관련된 TFT (30) 는, 탑 게이트형이지만, 보톰 게이트형이어도 된다.
(제 3 층의 구성-데이터선 등-)
도 6 에 나타내는 바와 같이, 제 3 층은 데이터선 (6a) 및 중계층 (600) 으로 구성되어 있다.
데이터선 (6a) 은, 밑에서부터 순서대로 알루미늄, 질화 티탄, 질화 규소의 3 층막으로서 형성되어 있다. 데이터선 (6a) 은, TFT (30) 의 채널 영역 (1a') 을 부분적으로 덮도록 형성되어 있다. 이 때문에, 채널 영역 (1a') 에 근접 배치 가능한 데이터선 (6a) 에 의해 상층측으로부터의 입사광에 대하여, TFT (30) 의 채널 영역 (1a') 을 차광할 수 있다. 또한, 데이터선 (6a) 은, 제 1 층간 절연막 (41) 을 관통하는 콘택트홀 (81) 을 개재하여 TFT (30) 의 고농도 소스 영역 (1d) 과 전기적으로 접속되어 있다.
또한, 데이터선 (6a) 에 있어서의 채널 영역 (1a') 에 대향하는 측에는, 데이터선 (6a) 의 본체를 구성하는 Al 막 등의 도전막에 비하여 반사율이 낮은 도전막을 형성해도 된다. 이와 같이 하면, 채널영역 (1a') 에 대한 광의 영향을 저감시킬 수 있다.
중계층 (600) 은, 데이터선 (6a) 과 동일막으로서 형성되어 있다. 중계층 (600) 과 데이터선 (6a) 은, 도 4 에 나타내는 바와 같이, 각각이 분단되도록 형성되어 있다. 또한, 중계층 (600) 은, 제 1 층간 절연막 (41) 을 관통하는 콘택트홀 (83) 을 개재하여 TFT (30) 의 고농도 드레인 영역 (1e) 과 전기적으로 접속되어 있다.
제 1 층간 절연막 (41) 은, 예를 들어 NSG (논실리케이트글라스) 에 의해 형성되어 있다. 그 외, 제 1 층간 절연막 (41) 에는, PSG (인실리케이트글라스), BSG (보론실리케이트글라스), BPSG (보론인실리케이트글라스) 등의 실리케이트글라스, 질화 규소나 산화 규소 등을 사용할 수 있다.
(제 4 층의 구성-축적 용량 등-)
도 6 에 나타내는 바와 같이, 제 4 층은, 축적 용량 (70) 으로 구성되어 있다. 축적 용량 (70) 은, 본 발명에 관련된 「상측 전극」 의 일례로서의 용량 전극 (300) 과 본 발명에 관련된 「하측 전극」 으로서의 하부 전극 (71) 이 본 발명에 관련된 「층간 절연막」 의 일례로서의 유전체막 (75) 을 개재하여 대향 배치된 구성으로 되어 있다.
용량 전극 (300) 의 연재부는, 제 2 층간 절연막 (42) 을 관통하는 콘택트홀 (84) 을 개재하여, 중계층 (600) 과 전기적으로 접속되어 있다.
용량 전극 (300) 또는 하부 전극 (71) 은, 예를 들어, Ti, Cr, W, Ta, Mo 등의 고융점 금속 중 적어도 하나를 함유하는 금속 단체, 합금, 금속 실리사이드, 폴리 실리사이드, 이들을 적층한 것, 또는 바람직하게는 텅스텐 실리사이드로 이루어진다.
유전체막 (75) 은, 도 5 에 나타내는 바와 같이, TFT 어레이 기판 (10) 상에서 평면에서 보아 화소마다의 개구 영역의 간극에 위치하는 비개구 영역에 형성되어 있는, 즉, 개구 영역에 거의 형성되어 있지 않다. 유전체막 (75) 은, 투과 율을 고려하지 않고, 유전율이 높은 규소질화막 등으로 형성되어 있다. 또한, 유전체막으로서는, 규소질화막 외에, 예를 들어, 산화 하프늄 (HfO2), 알루미나 (Al2O3), 산화 탄탈 (Ta2O5) 등의 단층막 또는 다층막을 사용해도 된다.
제 2 층간 절연막 (42) 은, 예를 들어 NSG 에 의해 형성되어 있다. 그 외, 제 2 층간 절연막 (42) 에는, PSG, BSG, BPSG 등의 실리케이트글라스, 질화 규소나 산화 규소 등을 사용할 수 있다. 제 2 층간 절연막 (42) 의 표면은, 화학적 연마 처리 (Chemical Mechanical Polishing: CMP) 나 연마 처리, 스핀 코트 처리, 오목한 곳으로의 매입 처리 등의 평탄화 처리가 이루어져 있다. 따라서, 하층측의 이들 요소에 기인한 요철이 제거되고, 제 2 층간 절연층 (42) 의 표면은 평탄화되어 있다. 또한, 이러한 평탄화 처리는, 다른 층간 절연막의 표면에 대해 실시되어도 된다.
(제 5 층의 구성-화소 전극 등-)
도 6 에 나타내는 바와 같이, 제 4 층의 전체 면에는 제 3 층간 절연막 (43) 이 형성되고, 또한, 제 5 층으로서 화소 전극 (9a) 이 형성되어 있다. 제 3 층간 절연막 (43) 은, 예를 들어 NSG 에 의해 형성되어 있다. 그 외에, 제 3 층간 절연막 (43) 에는, PSG, BSG, BPSG 등의 실리케이트글라스, 질화 규소나 산화 규소 등을 사용할 수 있다. 제 3 층간 절연막 (43) 의 표면은, 제 2 층간 절연막 (42) 과 마찬가지로 CMP 등의 평탄화 처리가 이루어져 있다.
도 4 및 도 5 에 나타내는 바와 같이, 화소 전극 (9a) (도 5 중, 파선 (9a') 으로 윤곽이 나타나 있음) 은, 종횡으로 구획 배열된 화소 영역의 각각에 배치되 고, 그 경계에 데이터선 (6a) 및 주사선 (11a) 이 격자상으로 배열되도록 형성되어 있다. 또한, 화소 전극 (9a) 은, 예를 들어 IT0 (Indium Tin Oxide) 등의 투명 도전막으로 이루어진다.
도 6 에 나타내는 바와 같이, 화소 전극 (9a) 은, 층간 절연막 (43) 을 관통하는 콘택트홀 (85) 을 개재하여, 용량 전극 (300) 의 연재부와 전기적으로 접속되어 있다. 따라서, 화소 전극 (9a) 의 바로 아래의 도전막인 용량 전극 (300) 의 전위는, 화소 전위로 되어 있다. 따라서, 액정 장치의 동작시에 화소 전극 (9a) 과 그 하층의 도전막 사이의 기생 용량에 의해, 화소 전위가 악영향을 받지 않는다.
또한, 상기 기술한 바와 같이, 용량 전극 (300) 의 연재부, 및 중계층 (600) 과 TFT (30) 의 고농도 드레인 영역 (1e) 은, 각각 콘택트홀 (84 및 83) 을 개재하여 전기적으로 접속되어 있다. 즉, 화소 전극 (9a) 과 TFT (30) 의 고농도 드레인 영역 (1e) 은, 중계층 (600) 및 용량 전극 (300) 의 연재부를 중계하여 중계 접속되어 있다.
화소 전극 (9a) 의 상측에는, 러빙 처리 등의 소정의 배향 처리가 실시된 배향막 (16) 이 형성되어 있다.
이상이 TFT 어레이 기판 (10) 측의 화소의 구성이다.
한편, 대향 기판 (20) 에는, 그 대향면의 전체 면에 대향 전극 (21) 이 형성되어 있고, 더욱 그 위 (도 6 에서는 대향 전극 (21) 의 하측) 에 배향막 (22) 이 형성되어 있다. 대향 전극 (21) 은, 화소 전극 (9a) 과 마찬가지로, 예를 들어 ITO 막 등의 투명 도전성막으로 이루어진다. 또한, 대향 기판 (20) 과 대향 전극 (21) 사이에는, TFT (30) 에 있어서의 광 리크 전류의 발생 등을 방지하기 위하여, 적어도 TFT (30) 와 정 반대인 영역을 덮도록 차광막 (23) 이 형성되어 있다.
이와 같이 구성된 TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에는, 액정층 (50) 이 형성되어 있다. 액정층 (50) 은, 기판 (10 및 20) 의 주연부를 시일재에 의해 밀봉하여 형성한 공간에 액정을 봉입하여 형성된다. 액정층 (50) 은, 화소 전극 (9a) 과 대향 전극 (21) 사이에 전계가 인가되어 있지 않은 상태에 있어서, 러빙 처리 등의 배향처리가 실시된 배향막 (16) 및 배향막 (22) 에 의해, 소정의 배향 상태를 취하도록 되어 있다.
이상에서 설명한 화소의 구성은, 도 4 및 도 5 에 나타내는 바와 같이, 각 화소에 공통적이다. 상기 기술한 화상 표시 영역 (10a) (도 1 을 참조) 에는, 이러한 화소가 주기적으로 형성되어 있다.
다음으로, 도 7 및 도 8 을 참조하여, 데이터선 구동 회로 및 샘플링 회로에 관련된 회로 구성, 및 신호 배선 등에 의한 전기적인 접속 관계에 대해서 설명한다. 여기에 도 7 은, 데이터선 구동 회로 및 샘플링 회로에 관련된 회로 구성, 및 신호 배선 등에 의한 전기적인 접속 관계를 나타내는 설명도이다. 도 8 은, 도 7 에 나타낸 구성 중 전송 신호의 정형에 관한 회로계를 나타내는 회로도이다.
도 7 에 있어서, 데이터선 구동 회로 (101) 는, 시프트 레지스터 (51), 논리 회로 (52) 를 구비하고 있다.
시프트 레지스터 (51) 는, 데이터선 구동 회로 (101) 내에 입력되는 소정 주 기의 X 측 클록 신호 (CLX) (및 그 반전 신호 CLX'), 시프트 레지스터 스타트 신호 (DX) 에 기초하여, 각 단으로부터 전송 신호 (Pi) (i=1, …, n) 를 순서대로 출력하도록 구성되어 있다. 액정 장치의 동작시에 있어서, 시프트 레지스터 (51) 에는, 외부 회로로부터 외부 회로 접속 단자 (102) 및 본 발명에 관련된 「정전위 배선」 의 일례로서 전원 배선 (95) 을 개재하여 전원 (VDDX) (및 전원으로서 저전위의 전원 (VSSX)) 이 공급되고, 시프트 레지스터 (51) 를 구성하는 트랜지스터가 구동된다.
논리회로 (52) 는 펄스 폭 제한 수단을 포함하고, 시프트 레지스터 (51) 로부터 순서대로 출력되는 전송 신호 (Pi) 를 인에이블 신호 (ENB1∼ENB4) 에 기초하여 정형하고, 그것을 기초로 하여 최종적으로 샘플링 회로 구동 신호 (Si) 를 출력하는 기능을 갖고 있다. 도 8 에 있어서, 논리 회로 (52) 에는 펄스 폭 제어 수단 (540), 프리차지용 회로 (521) 및 반전 회로 (523) 가 포함된다.
도 8 에 있어서, 펄스 폭 제어 수단 (540) 은, 시프트 레지스터 (51) 로부터 출력된 전송 신호 (Pi) 의 파형을 정형하는 논리 회로를 구비하고 있다. 보다 구체적으로는, 펄스 폭 제어 수단 (540) 은, 시프트 레지스터 (51) 의 각 단에 대응하여 형성된 단위 회로 (540A) 에 의해 구성되고, 단위 회로 (540A) 는 NAND 회로에 의해 구성되어 있다.
도 8 에 있어서, NAND 회로 (540A) 의 게이트에는, 시프트 레지스터 (51) 의 대응되는 단으로부터 출력되는 전송 신호 (Pi) 와, 본 발명에 관계되는 「복수의 신호 배선」 의 일례로서의 4 개의 인에이블 신호선 (92) 에 공급되는 인에이블 신 호 (ENB1 ∼ ENB4) 중 하나가 입력된다. NAND 회로 (540A) 에는, NAND 회로 (540A) 의 전원으로서, 전원 (VDDX) (및 VSSX) 가 도 8 중에서 도시하지 않은 배선을 개재하여 공급된다. 전원 (VDDX) 는, NAND 회로 (540A) 를 구성하는 트랜지스터의 드레인에 입력되는 신호이고, 전원 (VSSX) 는, NAND 회로 (540A) 를 구성하는 트랜지스터의 소스에 입력되는 신호이다.
NAND 회로 (540A) 는, 입력된 전송 신호 (Pi) 및 인에이블 신호 (ENB1 ∼ ENB4)의 논리 연산함으로써 전송 신호 (Pi) 의 정형을 실시한다. 이것에 의해, NAND 회로 (540A) 는, 전송 신호 (Pi) 에 대하여 정형이 행해진 신호인, 정형 신호 (Qai) 를 생성하여 출력한다. 또, 각 단위 회로 (540A) 에는, NAND 회로 이외에, NAND 회로에 입력되는 전송 신호 (Pi) 혹은 인에이블 신호 (ENB1 ∼ ENB4), 및 NAND 회로로부터 출력되는 정형 신호 (Qai) 의 논리를 반전시키는 반전 회로 등이 형성되어도 된다.
전송 신호 (Pi) 의 파형은, 펄스 폭 제어 수단 (540) 에 의해서 보다 펄스 폭이 좁은 인에이블 신호 (ENB1 ∼ ENB4) 의 파형에 기초하여 트리밍 되고, 최종적으로는 펄스 폭이나 펄스 주기 등의 펄스 형상이 제한된다.
논리 회로 (52) 는, 시프트 레지스터 (51) 의 각 단에 대응하여 형성된 프리차지용 회로 (521) 를 구비하고 있다. 단위 회로 (521A) 는, 프리차지용 신호 공급선 (93) 에 공급되는 프리차지용 선택 신호 (NRG) 의 논리를 반전시키는 반전 회로 (521a) 와, 반전 회로 (521a) 에서 논리가 반전된 프리차지용 선택 신호 (NRG) 및 정형 신호 (Qai) 가 게이트에 입력되는 NAND 회로 (521b) 에 의해, 실질 적으로 NOR 회로로서 형성되어 있다. NOR 회로 (521A) 에서는, 정형 신호 (Qai) 및 프리차지용 선택 신호 (NRG) 의 논리합을 연산하여, 정형 신호 (Qai) 및 프리차지용 선택 신호 (NRG) 중 어느 하나를, 출력 신호 (Qbi) 로서 출력한다. 이렇게 하여 출력된 출력 신호 (Qbi) 는, 2 개의 반전 회로 (523) 를 개재하여, 샘플링 회로 구동 신호 (Si) 로서 출력된다.
다시 도 7 에 있어서, 본 발명에 관계되는 「복수의 신호 배선」 의 일례로서의 화상 신호선 (91) 으로부터의 분기 배선 (116) 은, 샘플링 회로 (7) 를 구성하는 TFT 등으로 이루어지는 샘플링 스위치 (7s) 의 소스에 접속되어 있고, 데이터선 구동 회로 (101) 로부터의 샘플링 회로 구동 신호선 (117) 은, 샘플링 스위치 (302) 의 게이트에 접속되어 있다. 따라서, 액정 장치의 동작시에는, 외부 회로로부터 화상 신호 (VID1 ∼ VID6) 용 외부 회로 접속 단자 (102) 에 인가되는 화상 신호는, 화상 신호선 (91) 으로부터의 분기 배선 (116) 을 거쳐 샘플링 회로 (7) 로 공급되고, 여기서, 데이터선 구동 회로 (101) 로부터 샘플링 회로 구동 신호선 (117) 을 거쳐서 공급되는 샘플링 회로 구동 신호 (Si) 에 따른 타이밍에 의해, 샘플링된다. 그리고, 샘플링된 화상 신호는, 각 데이터선 (6a) 에 공급되게 된다.
화상 신호선 (91) 으로부터의 분기 배선 (116) 을 거쳐서 샘플링 회로 (7) 로 공급되는 화상 신호는, 선 순서적으로 공급되어도 문제되지 않지만, 본 실시형태에 있어서는, 화상 신호는, 6 상으로 시리얼-패럴렐 전개된 화상 신호의 각각에 대응하여, 6 개의 데이터선 (6a) 의 세트에 대하여 그룹마다 공급되도록 구성되어 있다. 또, 화상 신호의 상 전개 수에 관해서는, 6 상에 한정되는 것이 아니라, 예를 들어, 9 상, 12 상, 24 상 등, 복수 상에 전개된 화상 신호가, 그 전개 수에 대응된 수를 1 조로 한 데이터선 (6a) 의 조에 대하여 공급되도록 구성해도 된다.
다음으로, 도 6, 도 7, 및 도 9 내지 도 11 을 참조하여 본 실시형태에 관계되는 액정 장치의 신호 배선에 대해서 상세하게 설명한다. 여기에 도 9 는, 도 7 에 있어서의 B-B' 선에서의 단면도이다. 도 10 은, 제 1 변형예에 있어서의 도 9 와 동일한 취지의 단면도이다. 도 11 은, 제 2 변형예에 있어서의 도 9 와 동일한 취지의 단면도이다. 또, 도 9 내지 도 11 에 있어서는, 각 층·각부재를 도면 상에서 인식 가능한 정도의 크기로 하기 위해서, 그 각 층·각 부재마다 축척을 다르게 하고 있다.
도 7 에 있어서, 화상 신호선 (91), 인에이블 신호선 (92) 및 전원 배선 (95) 등의 신호 배선 (90) 은, 각각 대응하는 외부 회로 접속 단자 (102) 로부터 데이터선 구동 회로 (101) 등으로 배선되어 있다. 또, 신호 배선 (90) 으로서, 데이터선 구동 회로 (101) 및 주사선 구동 회로 (104) 등의 주변 회로를 구동하기 위한 클록 신호, 각종 제어 신호, 전원 신호 등을 공급하기 위한 배선도 형성되어 있다.
도 9 에 나타내는 바와 같이, 본 실시형태에서는 특히, 화상 신호선 (91), 인에이블 신호선 (92) 및 전원 배선 (95) 등의 신호 배선 (90) 은, 제 2 층간 절연막 (42) 및 유전체막 (75) 을 개재하여 상이한 층에 위치하는 복수의 도전막으로 형성되어 있다. 따라서, 화상 신호선 (91), 인에이블 신호선 (92) 및 전원 배 선 (95) 등의 신호 배선 (90) 은, TFT 어레이 기판 (10) 상에서 평면적으로 보아 적어도 부분적으로 서로 중첩되도록 배선할 수 있다. 따라서, 기판을 그 법선 방향에서 본 일정 영역 내에, 보다 많은 신호 배선 (90) 을 서로 쇼트하지 않도록 배선하는 것이 가능해진다. 즉, 1 개 1 개의 배선 폭을 상대적으로 넓게 확보하면서, 보다 많은 신호 배선 (90) 을 배선하는 것이 가능해진다. 이것에 의해, 화상 표시 영역 (10a) 을 넓게 확보하면서, 화상 표시 영역 (10a) 의 주변에 위치하는 주변 영역의 삭감에 의한 TFT 어레이 기판 (10) 전체, 나아가서는 액정 장치의 전체의 소형화를 도모할 수 있게 된다.
또한, 본 실시형태에서는 특히, 복수의 신호 배선 (90) 은, 신호의 주파수대역별로 상이한 도전막으로 각각 형성되어 있다. 도 9 에 나타내는 바와 같이, 즉, 화상 신호 (VID1 ∼ VID6) 보다도 높은 주파수인 인에이블 신호 (ENB1 ∼ ENB4) 를 공급하는 인에이블 신호선 (92) 은, 화상 신호를 공급하기 위한 화상 신호선 (91) 과는 상이한 도전막으로 각각 형성되어 있다. 또, 인에이블 신호선 (92) 은, 본 발명에 관계되는 「제 1 주파수 신호 배선」 의 일례이고, 화상 신호선 (91) 은, 본 발명에 관계되는 「제 2 주파수 신호 배선」 의 일례이다. 또한, 화상 신호선 (91) 과 인에이블 신호선 (92) 의 사이에는, 유전체막 (75) 및 제 2 층간 절연막 (42) 을 각각 개재하여, 전원 배선 (95) 이 배선되어 있다. 따라서, 전원 배선 (95) 을 개재하여 공급되는 전원 (VDDX) 의 전위는 일정하기 때문에, 전원 배선 (95) 은, 화상 신호선 (91) 및 인에이블 신호선 (92) 사이에서 시일드막으로서 기능한다. 즉, 화상 신호 및 인에이블 신호 사이에서의, 전자적인 간섭을 저감할 수 있다. 특히, 인에이블 신호 (ENB1 ∼ ENB4) 가, 화상 신호 (VID1 ∼ VID6) 의 주파수보다도 높기 때문에 발생하는, 화상 신호 (VID1 ∼ VID6) 에 대한 전자 노이즈를 저감할 수 있다. 따라서, 고품위의 화상 표시가 가능해진다. 또, 화상 신호의 주파수 대역보다도 높은 주파수의 신호, 예를 들어 데이터선 구동 회로 (101) 를 구동하기 위한 클록 신호 (CLK) 등을 공급하는 신호 배선 (90) 에 대해서도, 마찬가지로, 화상 신호선 (91) 을 형성하는 도전막과는 상이한 도전막으로 형성함으로써, 화상 신호 (VID1 ∼ VID6) 에 대한 전자 노이즈를 저감할 수 있다.
도 6 및 도 9 에 있어서, 본 실시형태에서는 특히, 화상 신호선 (91) 은, 용량 전극 (300) 을 구성하는 도전막과 동일막으로 형성되어 있고, 전원 배선 (95) 은, 하부 전극 (71) 을 구성하는 도전막과 동일막으로 형성되어 있고, 인에이블 신호선 (92) 은, 데이터선 (6a) 을 구성하는 도전막과 동일막으로 형성되어 있다. 따라서, 화상 신호선 (91), 전원 배선 (95) 및 인에이블 신호선 (92) 은 각각, 용량 전극 (300), 하부 전극 (71) 및 데이터선 (6a) 의 형성과 동일한 기회에 형성할 수 있다. 즉, 제조 공정의 복잡화를 초래하지 않고, 복수의 신호 배선 및 시일드막을 복수의 도전막으로 형성할 수 있다. 또, 화상 신호선 (91), 전원 배선 (95) 및 인에이블 신호선 (92) 등의 신호 배선 (90) 은 각각, 용량 전극 (300), 하부 전극 (71) 및 데이터선 (6a) 중 어느 것을 구성하는 도전막과 동일막으로 형성해도 된다. 또한, 화소에 있어서의, 용량 전극 (300), 하부 전극 (71) 및 데이터선 (6a) 이외의 도전막과 동일막으로 형성해도 된다.
또한, 도 9 에 나타내는 바와 같이, 본 실시형태에서는 특히, 인에이블 신호선 (92), 전원 배선 (95) 및 화상 신호선 (91) 은, TFT 어레이 기판 (10) 상에, 이 순서로 제 2 층간 절연막 (42) 및 유전체막 (75) 을 각각 개재하여 적층되어 있다. 즉, 화상 신호선 (91) 은, 적층 구조에 있어서의 표면에 가까운 쪽에 형성된다. 따라서, 적층 구조의 표면 가까이에 형성된 외부 회로 접속 단자 (102) 와 화상 신호선 (91) 을 전기적으로 접속하는 데 필요한 콘택트홀의 수가 적어도 된다. 따라서, 화상 신호선 (91) 을 저저항화할 수 있다. 이것에 의해, 고품위의 화상 표시가 가능해진다. 한편, 인에이블 신호선 (92) 은, 적층 구조에 있어서의 TFT 어레이 기판 (10) 의 표면에 가까운 쪽에 형성된다. 인에이블 신호선 (92) 이 전기적으로 접속되는 논리 회로 (52) 를 구성하는 TFT 등은 기판면에 가까운 쪽에 형성된다. 따라서, 인에이블 신호선 (92) 과 논리 회로 (52) 를 구성하는 TFT 등의 사이의 콘택트홀의 수가 적어도 된다. 따라서, 인에이블 신호선 (92) 과 논리 회로 (52) 를 용이하게 접속할 수 있다.
여기서, 도 10 에 제 1 변형예로서 나타내는 바와 같이, 화상 신호선 (91), 전원 배선 (95) 및 인에이블 신호선 (92) 은, TFT 어레이 기판 (10) 상에, 이 순서로 제 2 층간 절연막 (42) 및 유전체막 (75) 을 각각 개재하여 적층되어 있어도 된다. 즉, 인에이블 신호선 (92) 은, 적층 구조에 있어서의 표면에 가까운 쪽에 형성되어 있어도 된다. 이 경우에는, 인에이블 신호 (ENB1 ∼ ENB4) 의 주파수가 높은 것에 기인하는, 인에이블 신호선 (92) 으로부터 발생하는 열을 적층 구조의 표면으로부터 방열 또는 제거할 수 있다. 즉 인에이블 신호선 (92) 을 냉각 시킬 수 있다.
다시 도 7 에 있어서, 본 실시형태에서는 특히, 전원 배선 (95) 의 배선 폭은, TFT 어레이 기판 (10) 상에서 평면적으로 보아, 화상 신호선 (91) 및 인에이블 신호선 (92) 의 배선 폭보다도 넓다. 바꿔 말하면, 전원 배선 (95) 은, TFT 어레이 기판 (10) 상에서 평면적으로 보아, 복수의 화상 신호선 (91) 및 복수의 인에이블 신호선 (92) 과 부분적으로 서로 중첩되도록 형성되어 있다. 따라서, 화상 신호선 (91) 및 인에이블 신호선 (92) 사이에 있어서의 전자적 간섭을 더욱 확실하게 저감할 수 있고, 즉, 전원 배선 (95) 의 시일드막으로서의 기능을 향상시킬 수 있다. 또한, 전원 배선 (95) 의 배선 폭이 넓기 때문에, 전원 신호 배선 (95) 의 저저항화를 도모할 수 있다. 따라서, 전원 배선 (95) 에 의해서, 데이터선 구동 회로 (101) 에 안정적인 전원 (VDDX) 를 공급할 수 있다.
여기서, 도 11 에 제 2 변형예로서 나타내는 바와 같이, 전원이, 소정 전위를 갖는 전원 (VDDX) 및 전원 (VDDX) 의 전위보다 낮은 전위를 갖는 전원 (VSSX) 를 1 세트로 하는 전원으로서, 전원 (VDDX) 를 공급하기 위한 전원 배선 (95d) 및 전원 (VSSX) 를 공급하기 위한 전원 배선 (95s) 의 배선 폭은, 적어도 부분적으로, 화상 신호선 (91) 및 인에이블 신호선 (92) 의 어느 배선 폭보다도 좁아도 된다. 또, 전원 (VDDX) 는, 본 발명에 관계되는 「제 1 전위」 의 일례이고, 전원 (VSSX) 는, 본 발명에 관계되는 「제 2 전위」의 일례이다. 또한, 전원 배선 (95d) 은, 본 발명에 관계되는 「제 1 전위 전원 배선」 의 일례이고, 전원 배선 (95s) 은, 본 발명에 관계되는 「제 2 전위 전원 배선」 의 일례이다. 또한, 전원 배 선 (95d 및 95s) 는 1 세트로서, TFT 어레이 기판 (10) 상에서 평면적으로 보아, 적어도 부분적으로, 서로 배열되도록 또한 화상 신호선 (91) 및 인에이블 신호선 (92) 의 각각과 중첩되도록 배선되어도 된다. 이 경우에는, 화상 신호선 (91) 및 인에이블 신호선 (92) 사이의 전자 노이즈는, 전원 배선 (95d 및 95s) 에 의해 저감된다. 또한, 가령 하나의 화상 신호선 (91) 및 인에이블 신호선 (92) 사이에 전원 배선 (95d) 이 배선되고, 다른 하나의 화상 신호선 (91) 및 인에이블 신호선 (92) 사이에는 전원 배선 (95s) 이 배선된 경우에는, 양자의 화상 신호선 (91) 및 인에이블 신호선 (92) 사이에 있어서의 전자적 영향은 상이하다. 그런데 본 실시형태에서는, 전원 배선 (95d 및 95s) 는 1 조로서, 화상 신호선 (91) 및 인에이블 신호선 (92) 의 각각과 중첩되기 때문에, 거의 균일한 시일드 효과를 얻을 수 있다.
다음으로, 도 12 및 도 13 을 참조하여, 화상 신호선과 샘플링 회로의 전기적인 접속에 관한 구체적인 구성에 대해서 설명한다. 여기에서 도 12 는, 화상 신호선 및 분기 배선의 레이아웃도이다. 도 13 은, 도 12 에 있어서의 D-D' 선에서의 단면도이다.
도 12 에 나타내는 바와 같이, TFT 어레이 기판 (10) 상에 있어서, 샘플링 회로 구동 신호선 (117) 은, 데이터선 구동 회로 (101) 로부터 화상 신호선 (91) 과 교차하는 방향에 배선되고, 또한 샘플링 스위치 (7s) 마다 분기되어 데이터선 (6a) 이 연장되는 방향으로 배선되어 있다. 또한, 분기 배선 (116) 은, 대응하는 화상 신호선 (91) 에, 유전체막 (75) 에 개공된 콘택트홀 (181) 을 개재하여 전 기적으로 접속되는 일단측으로부터 데이터선 (6a) 이 연장되는 방향으로 배선되어 있다. 그리고, 분기 배선 (116) 의 일부는 샘플링 스위치 (7s) 의 소스 전극을 형성하고, 데이터선 (6a) 의 일부는 샘플링 스위치 (7s) 의 드레인 전극을 형성하며, 샘플링 회로 구동 신호선 (117) 의 일부는 샘플링 스위치 (7s) 의 게이트 전극을 형성한다. 또, 도 12 및 도 13 에 나타내는 바와 같이, 분기 배선 (116) 은, 제 1 층간 절연막 (41) 에 개공된 콘택트홀 (183) 을 개재하여 샘플링 스위치 (7s) 에 있어서의 반도체층 (1a) 과 전기적으로 접속되어 있다.
도 13 에 나타내는 바와 같이, 본 실시형태에서는 특히, 이 분기 배선 (116) 은, 일단이 대응하는 화상 신호선 (91) 에 전기적으로 접속되는, 본 발명에 관계되는 「중계층」 의 일례로서의 중계 배선 (500) 을 포함한다. 중계 배선 (500) 은, 시일드막으로서 기능하는 전원 배선 (95) 을 구성하는 도전막, 즉 하부 전극 (71) 을 구성하는 도전막과 동일막으로 형성되어 있고, 중계 배선 (500) 과 분기 배선 (116) 중 중계 배선 (500) 을 제외하는 분배선과는 제 2 층간 절연막 (42) 에 개공된 콘택트홀 (182) 을 개재하여 전기적으로 접속되어 있다. 즉, 본 발명에 관계되는 「상층측 신호 배선」 의 일례로서의 화상 신호선 (91), 중계 배선 (500), 및 중계 배선 (500) 과 본 발명에 관계되는 「하측 주변 회로」 의 일례로서의 샘플링 회로 (7) 를 구성하는 샘플링 스위치 (7s) 와는, 각각의 사이의 유전체막 (75) 또는 제 2 층간 절연막 (42) 에 개공된 콘택트홀 (181 또는 182) 를 개재하여, 전기적으로 접속되어 있다. 따라서, 화상 신호선 (91) 및 샘플링 회로 (7) 를 구성하는 샘플링 스위치 (7s) 사이의 층간 거리가 길어 하나의 콘택트홀에 의해 양자간의 접속이 곤란해지는 사태를 회피할 수 있다. 또한, 중계 배선 (500) 은, 시일드막으로서 기능하는 전원 배선 (95) 과 동일막으로 형성되기 때문에, 적층 구조 및 제조 공정의 복잡화를 초래하지 않는다.
다음으로, 도 14 내지 도 17 을 참조하여, 외부 회로 접속 단자의 주변에 있어서의 신호 배선의 레이아웃에 대하여 설명한다. 여기에 도 14 는, 외부 회로 접속 단자의 주변에 있어서의 신호 배선의 레이아웃도이다. 도 15 는, 도 14 에 있어서의 D-D' 선에서의 단면도이다. 도 16 은, 도 14 에 있어서의 E-E' 선에서의 단면도이다. 도 17 은, 도 14 에 있어서의 F-F' 선에서의 단면도이다. 또, 도 15 내지 도 17 에 있어서는, 각 층·각 부재를 도면 상에서 인식 가능한 정도의 크기로 하기 위해서, 그 각 층·각 부재마다 축척을 상이하게 한다.
도 14 에 있어서, 화상 신호선 (91), 전원 배선 (95) 및 인에이블 신호선 (92) 은 각각, 대응하는 외부 회로 접속 단자 (102d, 102e 및 102f) 에 전기적으로 접속되어 있다. 외부 회로 접속 단자 (102d, 102e 및 102f) 는 서로 인접하고 있다. 도 15 내지 도 17 에 나타내는 바와 같이, 이들 외부 회로 접속 단자 (102d, 102e 및 102f) 는, 화상 신호선 (91) 을 구성하는 도전막, 즉, 용량 전극 (300) 을 구성하는 도전막과 동일막으로 형성되어 있다.
도 14 및 도 15 에 나타내는 바와 같이, 화상 신호선 (91) 은, 외부 회로 접속 단자 (102d) 와 동일막으로 일체적으로 형성되어 있다.
도 14 및 도 16 에 나타내는 바와 같이, 전원 배선 (95) 은 외부 회로 접속 단자 (102e) 의 주위에 형성된, 유전체막 (75) 에 개공된 콘택트홀 (191) 을 개재 하여, 외부 회로 접속 단자 (102e) 와 전기적으로 접속되어 있다.
도 14 및 도 17 에 나타내는 바와 같이, 인에이블 신호선 (92) 은, 외부 회로 접속 단자 (102f) 의 주위에 형성된, 유전체막 (75) 및 제 2 층간 절연막 (42) 을 관통하는 콘택트홀 (192) 을 개재하여, 외부 회로 접속 단자 (102f) 와 전기적으로 접속되어 있다.
도 14 에 나타내는 바와 같이, 본 실시형태에서는 특히, 전원 배선 (95) 은, TFT 어레이 기판 (10) 상에서 평면적으로 보아, 부분적으로 외부 회로 접속 단자 (102e) 에 인접하는 외부 회로 접속 단자 (102d 및 102f) 에 전기적으로 접속된 화상 신호선 (91) 및 인에이블 신호선 (92) 과 서로 중첩되어 있다. 즉, 화상 신호선 (91) 및 인에이블 신호선 (92) 이 TFT 어레이 기판 (10) 상에서 평면적으로 보아, 외부 회로 접속 단자 (102d 및 102f) 와 각각 접속하는 부분의 주변에 위치하는 영역에도 전원 배선 (95) 의 일부가 존재하고 있다. 따라서, 화상 신호선 (91) 및 인에이블 신호선 (92) 이 외부 회로 접속 단자 (102d 및 102e) 와 전기적으로 각각 접속하는 부분의 주변에 위치하는 영역에서도 시일드막으로의 전원 배선 (95) 에 의해, 화상 신호선 (91) 및 인에이블 신호선 (92) 사이의 전자적인 간섭을 더욱 확실하게 저감시킬 수 있다. 또한, 시일드막으로의 전원 배선 (95) 은, TFT 어레이 기판 (10) 상에서 평면적으로 보아, 외부 회로 접속 단자 (102c 또는 102e) 와 부분적으로 또는 완전히 중첩되도록 해도 된다.
이상 설명한 바와 같이, 본 실시형태의 액정 장치에 의하면, TFT 어레이 기판 (10) 의 사이즈를 축소시킬 수 있고, 액정 장치를 소형화시키는 것이 가능함과 함께, 다른 종류의 신호 사이의 전자적인 간섭을 저감시키고, 고품위의 화상 표시가 가능하다.
<제 2 실시형태>
다음으로, 제 2 실시형태에 관련된 액정 장치에 대하여, 도 18 을 참조하여 설명한다. 여기에 도 18 은, 제 2 실시형태에 있어서의 도 6 과 동일한 취지의 단면도이다. 또한, 도 18 에 있어서, 도 6 에 나타낸 제 1 실시형태에 따른 구성 요소와 같은 구성 요소에 동일한 참조 번호를 부여하여, 그들의 설명은 적절히 생략한다.
도 18 에 있어서, 본 실시형태의 액정 장치에 있어서의 화소는 밑에서 순서대로, 주사선 (11a) 을 포함하는 제 1 층, 게이트전극 (3a) 을 포함하는 제 2 층, 축적용량 (70) 을 포함하는 제 3 층, 데이터선 (6a) 등을 포함하는 제 4 층, 용량 배선 (400) 등을 포함하는 제 5 층, 화소 전극 (9a) 등을 포함하는 제 6 층으로 이루어진다.
제 1 층 및 제 2 층의 구성은 상기 서술한 제 1 실시형태에 있어서의 화소의 구성과 대략 동일하다.
(제 3 층의 구성-축적 용량 등-)
도 18 에 있어서, 제 3 층은, 축적용량 (70) 으로 구성되어 있다. 이 중, 용량 전극 (300) 은, 용량 배선 (400) 에 전기적으로 접속되어 있다. 하부 전극 (71) 은, TFT (30) 의 고농도 드레인 영역 (1e) 및 화소 전극 (9a) 의 각각에 전기적으로 접속되어 있다. 또한, 용량 배선 (400) 은, 본 발명에 관련된 「상 측 전극」의 일례이다.
하부 전극 (71) 과 고농도 드레인 영역 (1e) 은, 제 1 층간 절연막 (41) 에 개공된 콘택트홀 (83) 을 개재하여 접속되어 있다. 또한, 하부 전극 (71) 과 화소 전극 (9a) 은, 콘택트홀 (881, 882, 804 및 89) 이, 중계 전극 (719), 제 2 중계 전극 (6a2), 제 3 중계 전극 (402) 의 각 층을 중계하여 구성된 경로에 의해, 전기적으로 접속되어 있다.
이러한 용량 전극 (300) 에는, 예를 들어, Ti, Cr, W, Ta, Mo 등의 고융점 금속 중의 적어도 하나를 함유하는 금속단체, 합금, 금속 실리사이드, 폴리 실리사이드, 이들을 적층한 것, 또는 바람직하게는 텅스텐실리사이드로 이루어진다. 또, 하부 전극 (71) 에는, 예를 들어 도전성의 폴리 규소가 사용된다.
(제 4 층의 구성-데이터선등-)
도 18 에 있어서, 제 4 층은 데이터선 (6a) 으로 구성되어 있다. 데이터선 (6a) 은 밑에서 순서대로 알루미늄, 질화 티탄, 질화 규소의 3층막으로 형성되어 있다. 또한, 제 4 층에는, 데이터선 (6a) 과 동일막으로서, 제 2 중계 전극 (6a2) 이 형성되어 있다.
이 중, 데이터선 (6a) 은, 제 1 층간 절연막 (41) 및 제 2 층간 절연막 (42) 을 관통하는 콘택트홀 (81) 을 개재하여, TFT (30) 의 고농도 소스영역 (1d) 과 전기적으로 접속되어 있다. 또한, 제 2 중계 전극 (6a2) 은, 상기 서술한 바와 같이, 제 1 층간 절연막 (41) 및 제 2 층간 절연막 (42) 을 관통하는 콘택트홀 (882) 을 개재하여 중계 전극 (719) 에 전기적으로 접속되어 있다.
(제 5 층의 구성-용량 배선 등-)
도 13 에 있어서, 제 5 층은 용량 배선 (400) 및 제 3 중계 전극 (402) 으로 구성되어 있다. 용량 배선 (400) 은, 예를 들어 알루미늄, 질화 티탄을 적층한 2층 구조로 되어 있다. 용량 배선 (400) 과 용량 전극 (300) 은 콘택트홀 (801) 을 개재하여 접속하는 구조로 되어 있다. 또한, 용량 배선 (400) 과 동일막으로서, 제 3 중계 전극 (402) 이 형성되어 있다. 제 3 중계 전극 (402) 은 상기 서술한 바와 같이, 콘택트홀 (804) 및 콘택트홀 (89) 을 개재하여, 제 2 중계 전극 (6a2)-화소 전극 (9a) 사이를 중계하고 있다.
(제 6 층의 구성-화소 전극 등-)
도 13 에 있어서, 제 4 층간 절연막 (44) 에는, 화소 전극 (9a) - 제 3 중계 전극 (402) 사이를 전기적으로 접속하기 위한 콘택트홀 (89) 이 개공되어 있다.
이상이, 본 실시형태의 화소 구조이다.
상기 서술한 바와 같이, 본 실시형태의 화소에 있어서는, 용량 배선 (400),데이터선 (6a), 용량 전극 (300), 하부 전극 (71) 을 각각 형성하는 막은, 도전막이다. 이에 의해, 화상 신호선 (91), 전원 배선 (95), 인에이블 신호선 (92) 등의 신호 배선 (90) 또는 시일드막을 이들 4개의 도전막 중 어느 하나와 동일막으로 형성해도 된다. 그와 마찬가지로, 제 1 실시형태의 액정 장치와 같이, 제조 공정의 복잡화를 초래하는 일이 없고, 화상 신호선 (91), 전원 배선 (95), 인에이블 신호선 (92) 등의 신호 배선 (90) 또는 시일드막의 각각을 서로 다른 도전막으로 형성할 수 있다. 따라서, 화상 신호선 (91), 전원 배선 (95), 인에이블 신 호선 (92) 등의 신호 배선 (90) 을 배선하는 데에 필요한 TFT 어레이 기판 (10) 상의 면적을 작게 할 수 있는 것과 함께, 시일드막에 따라 다른 종류의 신호 사이의 전자적인 간섭을 저감시킬 수 있다.
(전자기기)
이어서, 상기 서술한 전기 광학 장치로 있는 액정 장치를 각종의 전자기기에 적용하는 경우에 대해서 설명한다.
우선, 이 액정 장치를 라이트밸브에 사용한 프로젝터에 대해서 설명한다. 도 19 는, 프로젝터의 구성 예를 도시하는 평면도이다. 이 도 19 에 나타내는 바와 같이, 프로젝터 (1100) 내부에는, 할로겐램프 등의 백색 광원으로 이루어지는 램프유닛 (1102) 이 형성되어 있다. 이 램프유닛 (1102) 으로부터 사출된 투사광은 라이트 가이드 (1104) 내에 배치된 4장의 미러 (1106) 및 2장의 다이크로익 미러 (1108) 에 의해 RGB 의 3원색으로 분리되고, 각 원색에 대응하는 라이트밸브로서의 액정패널 (1110R, 1110B 및 1110G) 에 입사된다.
액정패널 (1110R, 1110B 및 1110G) 의 구성은, 상기 서술한 액정 장치와 동등하고, 화상 신호 처리 회로로부터 공급되는 R, G, B 의 원색 신호로 각각 구동되는 것이다. 그리고, 이들의 액정패널에 의해 변조된 광은, 다이크로익 프리즘 (1112) 에 3 방향으로부터 입사된다. 이 다이크로익 프리즘 (1112) 에 있어서는, R 및 B 의 광이 90도로 굴절되는 한편, G 의 광이 직진한다. 따라서, 각 색의 화상이 합성되는 결과, 투사렌즈 (1114) 를 통하여, 스크린 등에 컬러화상이 투사된다.
여기서, 각 액정패널 (1110R, 1110B 및 1110G) 에 의한 표시 이미지에 대해서 주목하면, 액정패널 (1110G) 에 의한 표시 이미지는, 액정패널 (1110R, 1110B) 에 의한 표시 이미지에 대하여 좌우 반전하는 것이 필요해진다.
또한, 액정패널 (1110R, 1110B 및 1110G) 에는, 다이크로익 미러 (1108) 에 의해, R, G, B 의 각 원색에 대응하는 광이 입사하기 때문에, 컬러필터를 형성할 필요는 없다
이어서, 액정 장치를 모바일형의 PC 에 적용한 예에 대해서 설명한다. 도 20 는, 이 PC 의 구성을 나타내는 사시도이다. 도 20 에 있어서, 컴퓨터 (1200) 는, 키보드 (1202) 를 구비한 본체부 (1204) 와, 액정 표시 유닛 (1206) 으로 구성되어 있다. 이 액정 표시 유닛 (1206) 은, 상술한 액정 장치 (1005) 의 배면에 백라이트를 부가함으로써 구성되어 있다.
또한, 액정 장치를 휴대전화에 적용한 예에 대해서 설명한다. 도 21 는, 이 휴대전화의 구성을 나타내는 사시도이다. 도 21 에 있어서, 휴대전화 (1300) 는, 복수의 조작 버튼 (1302) 과 함께, 반사형의 액정 장치 (1005) 를 구비하는 것이다. 이 반사형의 액정 장치 (1005) 에 있어서는, 필요에 따라 그 전면에 프론트 라이트가 형성된다.
또한, 도 19 내지 도 21 을 참조하여 설명한 전자기기 외에도, 액정 텔레비전이나, 뷰파인더형, 모니터 직시형의 비디오테이프 레코더, 카 내비게이션 장치, 페이저, 전자수첩, 전자계산기, 워드 프로세서, 워크스테이션, 텔레비전 전화, POS 단말, 터치패널을 구비한 장치 등을 들 수 있다. 그리고, 이들의 각종 전자기 기에 적용 가능한 것은 말할 필요도 없다.
또한 본 발명은, 상기 서술한 실시형태로 설명한 액정 장치 이외에도, 규소기판 상에 소자를 형성하는 반사형 액정 장치 (LCOS), 플라즈마 디스플레이 (PDP),전계 방출형 디스플레이 (FED, SED), 유기 EL 디스플레이 등에도 적용가능하다.
본 발명은, 상기 서술한 실시형태에 한정되는 것이 아니라, 청구의 범위 및 명세서 전체로부터 알아낼 수 있는 발명의 요지 또는 사상에 반하지 않은 범위에서 적절히 변경 가능하고, 그와 같은 변경에 수반되는 전기 광학 장치, 및 그 전기 광학 장치를 구비하여 이루어지는 전자기기도 또한 본 발명의 기술적 범위에 포함된다.
본 실시형태의 액정 장치에 의하면, TFT 어레이 기판 (10) 의 사이즈를 축소시킬 수 있고, 액정 장치를 소형화시키는 것이 가능함과 함께, 다른 종류의 신호 사이의 전자적인 간섭을 저감시키고, 고품위의 화상 표시가 가능하다.

Claims (12)

  1. 기판 상에,
    화소 영역에 형성된 복수의 화소,
    상기 화소 영역의 주변에 위치하는 주변 영역에 형성된, 상기 복수의 화소를 제어하기 위한 주변 회로,
    상기 주변 회로를 제어하기 위한 복수 종류의 신호 중 상이한 종류의 신호를 각각 공급하고, 층간 절연막을 개재하여 상이한 층에 위치하는 복수의 제 1 도전막으로 각각 형성됨과 함께, 상기 주변 영역에서 적어도 일부에 있어서 서로 중첩되는 부분을 갖는 복수의 신호 배선, 및
    상기 복수의 신호 배선의 서로 중첩되는 부분 사이의 층에 있어서 상기 복수의 신호 배선과 중첩되도록 형성된 제 2 도전막을 구비하는 것을 특징으로 하는 전기 광학 장치.
  2. 제 1 항에 있어서,
    상기 기판 상에, 상기 화소 영역에서 서로 교차하도록 형성된 복수의 데이터선 및 복수의 주사선을 더 구비하고,
    상기 화소는 상기 데이터선 및 상기 주사선의 교차에 따라 형성되고, 상기 기판 상에, 하측 전극, 유전체막, 및 상측 전극이 순서대로 적층되어 이루어지는 축적 용량을 구비하고,
    상기 복수의 제 1 도전막 및 상기 제 2 도전막은 각각, 상기 데이터선, 상기 하측 전극, 및 상기 상측 전극을 각각 구성하는 도전막 중 어느 하나와 동일막인 것을 특징으로 하는 전기 광학 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 신호 배선은, 미리 설정된 주파수별로 상이한 상기 제 1 도전막으로 각각 형성되는 것을 특징으로 하는 전기 광학 장치.
  4. 제 3 항에 있어서,
    상기 복수의 신호 배선은,
    상기 주파수가 제 1 주파수인 신호를 공급하기 위한 제 1 주파수 신호 배선, 및
    상기 주파수가 상기 제 1 주파수보다도 낮은 제 2 주파수인 신호를 공급하기 위한 제 2 주파수 신호 배선을 포함하고,
    상기 제 1 주파수 신호 배선, 상기 제 2 도전막, 및 상기 제 2 주파수 신호 배선은, 상기 기판 상에, 이 순서로 서로 층간 절연막을 개재하여 적층되는 것을 특징으로 하는 전기 광학 장치.
  5. 제 3 항에 있어서,
    상기 복수의 신호 배선은,
    상기 주파수가 제 1 주파수인 신호를 공급하기 위한 제 1 주파수 신호 배선, 및
    상기 주파수가 상기 제 1 주파수보다도 낮은 제 2 주파수인 신호를 공급하기 위한 제 2 주파수 신호 배선을 포함하고,
    상기 제 2 주파수 신호 배선, 상기 제 2 도전막, 및 상기 제 1 주파수 신호 배선은, 상기 기판 상에, 이 순서로 서로 층간 절연막을 개재하여 적층되는 것을 특징으로 하는 전기 광학 장치.
  6. 제 4 항에 있어서,
    상기 제 2 도전막은 일정 전위를 공급하기 위한 정전위 배선인 것을 특징으로 하는 전기 광학 장치.
  7. 제 6 항에 있어서,
    상기 정전위 배선의 일부 또는 전부의 배선 폭은, 상기 기판 상에서 평면적으로 보아, 상기 제 2 주파수 신호 배선 및 상기 제 1 주파수 신호 배선의 적어도 일방의 배선 폭보다도 넓은 것을 특징으로 하는 전기 광학 장치.
  8. 제 6 항에 있어서,
    상기 정전위 배선의 일부 또는 전부의 배선 폭은, 상기 기판 상에서 평면적으로 보아, 상기 제 1 및 제 2 주파수 신호 배선의 적어도 일방의 배선 폭보다도 좁은 것을 특징으로 하는 전기 광학 장치.
  9. 제 8 항에 있어서,
    상기 일정 전위는 제 1 전위와 상기 제 1 전위보다 낮은 전위인 제 2 전위를 갖는 전원 전위이고,
    상기 정전위 배선은 상기 제 1 전위를 공급하기 위한 제 1 전위 전원 배선 및 상기 제 2 전위를 공급하기 위한 제 2 전위 전원 배선으로 이루어지고,
    상기 정전위 배선의 일부 또는 전부의 배선 폭은, 상기 제 1 및 제 2 주파수 신호 배선 중 어느 배선 폭보다도 좁고,
    상기 제 1 및 제 2 전위 전원 배선의 일부 또는 전부는, 상기 기판 상에서 평면적으로 보아, 병렬로 배치되어 있고, 또한 상기 제 1 및 제 2 주파수 신호 배선 각각과 중첩되도록 배선되는 것을 특징으로 하는 전기 광학 장치.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 도전막과 동일막으로 형성되어 있고, 상기 복수의 신호 배선 중 상기 제 2 도전막보다도 상층측에 형성된 상층측 신호 배선과 상기 주변 회로 중 상기 제 2 도전막보다도 하층측에 형성된 하층측 주변 회로를 전기적으로 중계 접속하는 중계층을 더 구비하는 것을 특징으로 하는 전기 광학 장치.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 기판 상에,
    상기 복수의 신호 배선 및 제 2 도전막에 전기적으로 각각 접속되어 있고, 상기 주변 영역에 배열된 복수의 외부 회로 접속 단자를 더 구비하고,
    상기 제 2 도전막의 일부 또는 전부는 상기 기판 상에서 평면적으로 보아, 상기 제 2 도전막이 전기적으로 접속된 상기 외부 회로 접속 단자에 인접하는 상기 외부 회로 접속 단자에 전기적으로 접속된 상기 신호 배선과 서로 중첩되는 것을 특징으로 하는 전기 광학 장치.
  12. 제 1 항 또는 제 2 항에 기재된 전기 광학 장치를 구비하여 이루어지는 것을 특징으로 하는 전자 기기.
KR1020060073850A 2005-08-05 2006-08-04 전기 광학 장치, 및 이것을 구비한 전자 기기 Active KR100810475B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060073850A KR100810475B1 (ko) 2005-08-05 2006-08-04 전기 광학 장치, 및 이것을 구비한 전자 기기

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00227568 2005-08-05
JPJP-P-2006-00136167 2006-05-16
KR1020060073850A KR100810475B1 (ko) 2005-08-05 2006-08-04 전기 광학 장치, 및 이것을 구비한 전자 기기

Publications (2)

Publication Number Publication Date
KR20070017075A KR20070017075A (ko) 2007-02-08
KR100810475B1 true KR100810475B1 (ko) 2008-03-07

Family

ID=41626528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060073850A Active KR100810475B1 (ko) 2005-08-05 2006-08-04 전기 광학 장치, 및 이것을 구비한 전자 기기

Country Status (1)

Country Link
KR (1) KR100810475B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020013427A1 (ko) * 2018-07-11 2020-01-16 삼성디스플레이주식회사 디스플레이 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10161157A (ja) 1996-12-03 1998-06-19 Sony Corp 表示用半導体装置
KR20000069149A (ko) * 1997-10-31 2000-11-25 야스카와 히데아키 전기 광학장치 및 전자 기기
JP2002049052A (ja) 2000-08-03 2002-02-15 Seiko Epson Corp 電気光学装置
US20020176030A1 (en) * 2001-03-23 2002-11-28 Nec Corporation Liquid crystal display and manufacturing methd of same
KR20040103870A (ko) * 2000-05-19 2004-12-09 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 전자기기
KR20050051851A (ko) * 2003-11-28 2005-06-02 삼성전자주식회사 액정 표시 장치의 구동 회로 기판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10161157A (ja) 1996-12-03 1998-06-19 Sony Corp 表示用半導体装置
KR20000069149A (ko) * 1997-10-31 2000-11-25 야스카와 히데아키 전기 광학장치 및 전자 기기
KR20040103870A (ko) * 2000-05-19 2004-12-09 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 전자기기
JP2002049052A (ja) 2000-08-03 2002-02-15 Seiko Epson Corp 電気光学装置
US20020176030A1 (en) * 2001-03-23 2002-11-28 Nec Corporation Liquid crystal display and manufacturing methd of same
KR20050051851A (ko) * 2003-11-28 2005-06-02 삼성전자주식회사 액정 표시 장치의 구동 회로 기판

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020013427A1 (ko) * 2018-07-11 2020-01-16 삼성디스플레이주식회사 디스플레이 장치
KR20200007114A (ko) * 2018-07-11 2020-01-22 삼성디스플레이 주식회사 디스플레이 장치
KR102605586B1 (ko) * 2018-07-11 2023-11-24 삼성디스플레이 주식회사 디스플레이 장치
US12035583B2 (en) 2018-07-11 2024-07-09 Samsung Display Co., Ltd. Display device including conductive layer overlapping with pad portion

Also Published As

Publication number Publication date
KR20070017075A (ko) 2007-02-08

Similar Documents

Publication Publication Date Title
JP4179199B2 (ja) 電気光学装置及びこれを備えた電子機器
KR20090015841A (ko) 전기 광학 장치 및 전자기기
KR100760883B1 (ko) 전기광학장치 및 그 제조방법, 그리고 전자기기
JP2008191517A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5017923B2 (ja) 電気光学装置、及びこれを備えた電子機器
KR100769069B1 (ko) 전기 광학 장치 및 그 제조 방법, 및 전자 기기
JP4815834B2 (ja) 電気光学装置及び電子機器
KR100755228B1 (ko) 전기 광학 장치 및 전자 기기
JP4640026B2 (ja) 電気光学装置及び電子機器
JP5011680B2 (ja) 電気光学装置、及びこれを備えた電子機器
CN100405197C (zh) 电光装置及具备该装置的电子设备
KR100769068B1 (ko) 전기 광학 장치 및 그 제조 방법, 및 전자 기기
JP4245008B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
KR100810475B1 (ko) 전기 광학 장치, 및 이것을 구비한 전자 기기
JP2008191518A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2007225760A (ja) 電気光学装置、及びこれを備えた電子機器
JP5194714B2 (ja) 電気光学装置及びこれを備えた電子機器
JP5186728B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2008003382A (ja) 電気光学装置及び電子機器
JP2007017478A (ja) 電気光学装置及び電子機器
JP2007272162A (ja) 電気光学装置、及びこれを備えた電子機器
JP5218593B2 (ja) 電気光学装置及びこれを備えた電子機器
JP5055828B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP4945985B2 (ja) 電気光学装置、及びこれを備えた電子機器
JP2007079367A (ja) 電気光学装置、及びこれを備えた電子機器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060804

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070622

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071220

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080228

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080228

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20110127

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120130

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130201

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140204

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150130

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160127

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20170202

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20180220

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20190219

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20190219

Start annual number: 12

End annual number: 12