KR100818077B1 - 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법 - Google Patents

Abstract

본 발명은 정렬 구멍이 형성된 테이프 회로 기판과 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법을 제공한다. 본 발명에 따르면, 각각 단품 패키지 몸체와 한쪽 면에 형성된 솔더 볼로 이루어지는 두 개의 비지에이 단품 패키지를 준비하고, 소정의 회로 패턴이 형성되고 구부릴 수 있으며 양쪽 가장자리에 정렬 구멍이 형성된 테이프 회로 기판을 준비한 후, 테이프 회로 기판의 상하에 각각의 단품 패키지를 부착하여 테이프 회로 기판의 회로 패턴과 단품 패키지의 솔더 볼을 접합시킨다. 이어서, 테이프 회로 기판의 정렬 구멍에 정렬핀을 끼워 정확한 정렬을 이루면서 테이프 회로 기판을 구부려 단품 패키지의 뒷면에 부착하며, 단품 패키지의 뒷면에 부착된 테이프 회로 기판에 솔더 볼을 형성한다.

비지에이 패키지, 적층 패키지, 테이프 회로 기판, 정렬

Description

정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법 {METHOD FOR MANUFACTURING BGA TYPE STACK PACKAGE BY USING ALIGNMENT PIN}

도 1은 본 발명이 적용되는 비지에이 적층 패키지의 일반적 구조를 나타내는 단면도이다.

도 2a 및 도 2b는 도 1에 도시된 비지에이 적층 패키지의 정렬 불량을 나타내는 예시도이다.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 비지에이 적층 패키지 제조 방법을 나타내는 단면도이다.

도 4a 및 도 4b는 본 발명의 실시예에 따른 비지에이 적층 패키지 제조 방법에 사용되는 테이프 회로 기판의 일부를 나타내는 평면도 및 단면도이다.

도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 비지에이 적층 패키지 제조 방법을 나타내는 단면도이다.

도 6은 본 발명의 또 다른 실시예에 따른 비지에이 적층 패키지 제조 방법을 나타내는 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

10: 비지에이 적층 패키지(BGA stack package)

11, 12: 비지에이 단품 패키지(BGA individual package)

13, 20: 테이프 회로 기판(tape circuit substrate)

14, 16: 솔더 볼(solder ball)

15: 단품 패키지 몸체(individual package body)

21: 정렬 구멍(alignment hole)

22: 도금층(plated layer)

30: 정렬판(alignment plate)

31: 정렬핀(alignment pin)

본 발명은 반도체 패키지에 관한 것으로서, 보다 구체적으로는 비지에이 유형의 패키지를 적층하여 구현한 비지에이 적층 패키지의 제조 방법에 관한 것이다.

반도체 산업에서 집적회로 칩에 대한 패키징(packaging) 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전하고 있다. 아울러, 전자 제품의 고성능화가 진행됨에 따라, 한정된 크기의 기판에 더 많은 수의 반도체 패키지를 실장하기 위한 노력들이 계속되고 있다. 이러한 노력의 일환으로 제안된 것이 소위 적층 패키지(stack package)이다. 적층 패키지는 하나의 패키지에 두 개 이상의 집적회로 칩을 내장하는 멀티 칩 패키지(multi chip package)와 달리, 하나의 집적회로 칩을 내장하는 싱글 칩 패키지(single chip package)를 두 개 이상 적층하는 방식이다.

한편, 반도체 패키지의 표면실장 면적을 최소화하고 또한 전기접속 길이를 최소화하여 전기적 특성을 향상시킬 목적으로 솔더 볼(solder ball)을 외부 접속 단자로 사용하는 비지에이(BGA; Ball Grid Array) 패키지에 대한 연구가 활발히 이루어져 왔다. 이러한 비지에이 유형의 패키지를 적층 패키지에 적용한 예가 도 1에 도시되어 있다.

도 1을 참조하면, 비지에이 적층 패키지(10)는 두 개의 비지에이 단품 패키지(11, 12)가 테이프 회로 기판(13)을 사이에 두고 적층되는 구성으로 이루어진다. 각 단품 패키지(11, 12)는 에폭시 몰딩 수지로 형성된 단품 패키지 몸체(15)와 한쪽 면에 규칙적으로 형성된 솔더 볼(16)로 이루어지며, 솔더 볼(16)은 테이프 회로 기판(13)에 물리적으로 접합된다. 테이프 회로 기판(13)은 쉽게 구부릴 수 있기 때문에 한쪽 단품 패키지(12)의 뒷면으로 접혀 부착된 후 적층 패키지(10)의 외부 접속 단자인 솔더 볼(14)이 형성된다. 도면에 도시되지는 않았지만, 각 단품 패키지(11, 12)의 내부에 반도체 칩, 리드 프레임 또는 인쇄 회로 기판, 본딩 와이어 같은 구성요소들이 내장되어 있고, 테이프 회로 기판(13)에 회로 패턴이 형성되어 있음은 주지의 사실이다.

이러한 비지에이 적층 패키지(10)는 테이프 회로 기판(13)을 구부리고 나서 단품 패키지(11, 12)간의 적층을 구현하는데, 이 때 테이프 회로 기판(13)과 단품 패키지(11, 12) 사이 또는 두 단품 패키지(11, 12) 사이의 정확한 정렬이 쉽지 않다. 테이프 회로 기판(13)이 가지는 탄성이 그 요인 중의 하나이다.

비지에이 적층 패키지(10)에서 일반적으로 발생하는 정렬 불량의 두가지 예 가 도 2a와 도 2b에 도시되어 있다. 이와 같이 정렬 불량이 발생하면, 이후 진행되는 여러 공정 단계들(예컨대, 테스트, 모듈 실장, 포장 등)에서 문제를 야기하게 된다.

따라서, 본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 테이프 회로 기판을 사용하여 비지에이 유형의 적층 패키지를 제조할 때 정렬 불량을 방지하고 정확한 수직 정렬을 가능하게 하기 위한 것이다.

이러한 목적을 달성하기 위하여, 본 발명은 정렬 구멍이 형성된 테이프 회로 기판과 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법을 제공한다.

본 발명에 따른 비지에이 적층 패키지의 제조 방법은, 각각 단품 패키지 몸체와 한쪽 면에 형성된 솔더 볼로 이루어지는 두 개의 비지에이 단품 패키지를 준비하는 단계와, 소정의 회로 패턴이 형성되고 구부릴 수 있으며 양쪽 가장자리에 정렬 구멍이 형성된 테이프 회로 기판을 준비하는 단계와, 테이프 회로 기판의 상하에 각각의 단품 패키지를 부착하여 테이프 회로 기판의 회로 패턴과 단품 패키지의 솔더 볼을 접합시키는 단계와, 테이프 회로 기판의 정렬 구멍에 정렬핀을 끼워 정확한 정렬을 이루면서 테이프 회로 기판을 구부려 단품 패키지의 뒷면에 부착하는 단계와, 단품 패키지의 뒷면에 부착된 테이프 회로 기판에 솔더 볼을 형성하는 단계로 이루어진다.

본 발명에 따른 비지에이 적층 패키지의 제조 방법은, 단품 패키지의 뒷면에 부착된 테이프 회로 기판에 솔더 볼을 형성하는 단계 후, 정렬 구멍이 형성된 테이프 회로 기판의 양쪽 가장자리를 제거하는 단계를 더 포함할 수 있다. 또한, 본 발명의 비지에이 적층 패키지 제조 방법에 있어서, 테이프 회로 기판의 정렬 구멍 주위에 도금층이 형성될 수 있고, 테이프 회로 기판을 구부려 단품 패키지의 뒷면에 부착하는 단계는 접착제를 사용하여 이루어지거나 열압착 방식에 의하여 이루어질 수 있으며, 테이프 회로 기판의 정렬 구멍은 테이프 회로 기판이 구부러지는 부분에 더 형성될 수 있다.

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. 첨부 도면에서 일부 구성요소는 도면의 명확한 이해를 돕기 위해 다소 과장되거나 개략적으로 도시되었으며, 동일한 구성요소에는 동일한 참조번호가 사용되었음을 밝혀둔다.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 비지에이 적층 패키지 제조 방법을 나타내는 단면도이다.

먼저, 도 3a에 도시된 바와 같이, 두 개의 비지에이 단품 패키지(11, 12)를 준비한다. 전술했듯이, 각 단품 패키지(11, 12)는 에폭시 몰딩 수지로 형성된 단품 패키지 몸체(15)와 한쪽 면에 규칙적으로 형성된 솔더 볼(16)로 이루어지며 반도체 칩 등이 내장되어 있다.

이어서, 소정의 회로 패턴이 형성된 테이프 회로 기판을 준비한 후, 도 3b에 도시된 바와 같이, 테이프 회로 기판(20)에 각 단품 패키지(11, 12)를 부착한다. 이 때, 테이프 회로 기판(20)에 형성된 회로 패턴과 각 단품 패키지(11, 12)에 형성된 솔더 볼(16)이 접합된다. 특히, 테이프 회로 기판(20)은 네 영역으로 구분되는데, 제1 영역(20a)은 각 단품 패키지(11, 12)에 형성된 솔더 볼(16)이 접합되는 부분이며, 제2 영역(20b)은 구부러지는 부분이며, 제3 영역(20c)은 단품 패키지의 뒷면에 부착된 후 적층 패키지의 외부 접속 단자인 솔더 볼이 형성되는 부분이며, 테이프 회로 기판(20)의 양쪽 가장자리에 해당하는 제4 영역(20d)은 정렬 구멍이 형성되는 부분이다.

테이프 회로 기판의 제4 영역(20d)이 도 4a의 평면도와 도 4b의 단면도에 각각 도시되어 있다. 도 4b는 도 4a의 IV-IV선을 따라 절단한 단면도의 두가지 예를 나타낸다. 도시된 바와 같이, 테이프 회로 기판의 제4 영역(20d)에는 정렬 구멍(21)이 형성되고 정렬 구멍(21)의 주위에 도금층(22)이 형성된다. 도금층(22)은 정렬 구멍(21)의 내부에도 연장되어 형성될 수 있다. 도금층(22)은 테이프 회로 기판의 탄성으로 인하여 정렬 구멍(21)이 변형되는 것을 방지하여 정확한 정렬이 가능하도록 한다.

이어서, 도 3c를 참조하면, 테이프 회로 기판(20)에 부착된 상태의 단품 패키지(11, 12)는 정렬핀(31)이 설치되어 있는 정렬판(30) 위에 놓여진다. 그리고 나서, 테이프 회로 기판(20)을 구부려 위쪽 단품 패키지(11)의 뒷면에 부착한다. 이 때, 테이프 회로 기판(20)과 단품 패키지(11)와의 접합은 접착제를 사용하여 이루어지거나 열압착 방식에 의하여 이루어진다. 특히, 테이프 회로 기판(20)에 형성된 정렬 구멍(21)에는 정렬핀(31)이 끼워져 정확한 정렬을 가능하게 한다.

이와 달리, 테이프 회로 기판(20)을 구부려 정렬판(30)과 아래쪽 단품 패키지(12) 사이에 오도록 하고 정렬핀(31)에 정렬 구멍(21)을 끼워 정렬할 수도 있다. 이 때 테이프 회로 기판(20)은 아래쪽 단품 패키지(12)의 뒷면에 접합된다.

이어서, 도 3d에 도시된 바와 같이, 적층 패키지(10)의 외부 접속 단자 역할을 하는 솔더 볼(14)을 테이프 회로 기판(20)에 형성한 뒤, 테이프 회로 기판(20)의 제4 영역을 테이프 회로 기판(20)으로부터 절단하여 제거하여 적층 패키지(10)를 완성한다.

도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 비지에이 적층 패키지 제조 방법을 나타내는 단면도이다. 도시된 바와 같이, 단품 패키지는 전술한 실시예와 같이 서로 마주 보는 형태가 아니라 같은 방향으로 적층된다. 이러한 구성에서도 전술한 실시예와 마찬가지로 테이프 회로 기판에 형성된 정렬 구멍과 정렬판에 설치된 정렬핀을 이용하여 정확한 정렬이 가능하다. 예시된 바와 달리, 구부러진 테이프 회로 기판이 정렬판과 패키지 사이에 끼이도록 적층 패키지를 뒤집은 형태로 제조하는 것도 가능하다.

도 6은 본 발명의 또 다른 실시예에 따른 비지에이 적층 패키지 제조 방법을 나타내는 단면도이다. 도시된 바와 같이, 정렬핀은 패키지 양쪽에 형성되어 테이프 회로 기판에 삽입된다. 이 경우, 적층 패키지의 크기가 약간 증가하는 단점이 있으나, 보다 정확한 정렬이 가능하고 특히 단품 패키지 사이에 개재된 테이프 회로 기판의 제1 영역이 보다 편평하게 되도록 할 수 있다. 앞서 설명한 실시예들과 마찬가지로, 테이프 회로 기판의 구부러진 부분이 정렬판과 패키지 사이에 끼이도록 하여 정렬을 이룰 수도 있다.

한편, 도면에 도시되지는 않았지만, 테이프 회로 기판과 솔더 볼 사이의 접합 공정은 플럭스(flux) 도포 단계, 솔더 볼 정렬 또는 탑재(mounting) 단계, 리플로우(reflow) 단계로 이루어진다. 또한, 테이프 회로 기판의 표면에는 회로 패턴을 보호하면서 볼 패드(ball pad) 부분만 노출시키도록 보호층이 형성된다.

이상 설명한 바와 같이, 본 발명은 테이프 회로 기판을 사용하여 비지에이 유형의 적층 패키지를 제조할 때 단품 패키지와 테이프 회로 기판간에 또는 단품 패키지 상호간에 정확한 수직 정렬을 이룰 수 있는 장점이 있다. 따라서, 정확한 규격을 갖는 적층 패키지를 제조할 수 있으며, 후속 테스트 공정, 모듈 실장 공정, 포장 공정 등에서 불량을 방지하고 규격화를 가능하게 하는 이점도 있다.

본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (5)

1. 각각 단품 패키지 몸체와 한쪽 면에 형성된 솔더 볼로 이루어지는 두 개의 비지에이 단품 패키지를 준비하는 단계;

   소정의 회로 패턴이 형성되고 구부릴 수 있으며 양쪽 가장자리에 정렬 구멍이 형성된 테이프 회로 기판을 준비하는 단계;

   상기 테이프 회로 기판의 상하에 상기 각각의 단품 패키지를 부착하여 상기 테이프 회로 기판의 회로 패턴과 상기 단품 패키지의 솔더 볼을 접합시키는 단계;

   상기 테이프 회로 기판의 정렬 구멍에 정렬핀을 끼워 정확한 정렬을 이루면서 상기 테이프 회로 기판을 구부려 상기 단품 패키지의 뒷면에 부착하는 단계;

   상기 단품 패키지의 뒷면에 부착된 상기 테이프 회로 기판에 솔더 볼을 형성하는 단계를 포함하는 비지에이 적층 패키지의 제조 방법.
2. 제 1 항에 있어서, 상기 단품 패키지의 뒷면에 부착된 상기 테이프 회로 기판에 솔더 볼을 형성하는 단계 후, 상기 정렬 구멍이 형성된 상기 테이프 회로 기판의 양쪽 가장자리를 제거하는 단계를 더 포함하는 것을 특징으로 하는 비지에이 적층 패키지의 제조 방법.
3. 제 1 항 또는 제 2 항에 있어서, 상기 테이프 회로 기판의 정렬 구멍 주위에 도금층이 형성되는 것을 특징으로 하는 비지에이 적층 패키지의 제조 방법.
4. 제 1 항 또는 제 2 항에 있어서, 상기 테이프 회로 기판을 구부려 상기 단품 패키지의 뒷면에 부착하는 단계는 접착제를 사용하여 이루어지거나 열압착 방식에 의하여 이루어지는 것을 특징으로 하는 비지에이 적층 패키지의 제조 방법.
5. 제 1 항 또는 제 2 항에 있어서, 상기 테이프 회로 기판의 정렬 구멍은 상기 테이프 회로 기판이 구부러지는 부분에 더 형성되는 것을 특징으로 하는 비지에이 적층 패키지의 제조 방법.

Images