[go: up one dir, main page]

KR100817054B1 - 패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트소켓용 가이드 - Google Patents

패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트소켓용 가이드 Download PDF

Info

Publication number
KR100817054B1
KR100817054B1 KR1020060065874A KR20060065874A KR100817054B1 KR 100817054 B1 KR100817054 B1 KR 100817054B1 KR 1020060065874 A KR1020060065874 A KR 1020060065874A KR 20060065874 A KR20060065874 A KR 20060065874A KR 100817054 B1 KR100817054 B1 KR 100817054B1
Authority
KR
South Korea
Prior art keywords
rubber
guide
external connection
connection end
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060065874A
Other languages
English (en)
Other versions
KR20080006752A (ko
Inventor
송윤규
장우진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060065874A priority Critical patent/KR100817054B1/ko
Priority to US11/760,847 priority patent/US20080012592A1/en
Priority to JP2007183635A priority patent/JP2008020458A/ja
Priority to CNA2007101362705A priority patent/CN101105516A/zh
Publication of KR20080006752A publication Critical patent/KR20080006752A/ko
Application granted granted Critical
Publication of KR100817054B1 publication Critical patent/KR100817054B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
    • H01R33/74—Devices having four or more poles, e.g. holders for compact fluorescent lamps
    • H01R33/76—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket
    • H10P74/00—
    • H10W90/724—

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Connecting Device With Holders (AREA)

Abstract

본 발명은 전기배선을 구비하는 2 이상의 러버; 전기 배선을 구비하는 2 이상의 가이드; 및 상기 러버 및 상기 가이드를 수납하는 소켓 프레임을 구비하고, 상기 러버의 개수와 상기 가이드의 개수가 동일하고, 상기 러버 및 상기 가이드가 상기 소켓 프레임의 수납 공간 내에서 최하부에 하나의 러버가 위치하도록 교대로 적층되는 패키지 테스트용 소켓을 제공한다.
본 발명의 패키지 테스트용 소켓을 이용하여 패키지를 테스트하면 멀티칩 반도체 패키지를 제조하여 테스트하지 않더라도 단일칩 반도체 패키지를 이용하여 멀티칩 반도체 패키지의 테스트 결과를 얻을 수 있다.
패키지 테스트용 소켓, 러버, 가이드, 전기배선,

Description

패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트 소켓용 가이드{A socket for testing packages, a rubber for the test socket, and a guide for the test socket}
도 1a 및 도 1b는 각각 종래 기술에 의한 패키지 테스트용 소켓의 측단면도 및 사시도를 나타낸다.
도 2는 종래 기술에 의한 패키지 테스트용 소켓에 사용되는 가이드의 사시도이다.
도 3은 종래 기술에 의한 패키지 테스트용 소켓에 사용되는 러버의 사시도이다.
도 4는 본 발명의 일 실시예에 따른 패키지 테스트용 소켓의 측단면도를 나타낸다.
도 5a 및 도 5b는 각각 본 발명의 일 실시예에 따른 가이드의 사시도 및 측단면도를 나타낸다.
도 6a 및 도 6b는 각각 본 발명의 일 실시예에 따른 러버의 사시도 및 측단면도를 나타낸다.
도 7 및 도 8은 각각 본 발명의 다른 실시예에 따른 패키지 테스트용 소켓의 측단면도를 나타낸다.
<도면의 주요 부분에 대한 부호의 설명>
101: 테스트 벤치 110, 210: 소켓 프레임
212: 고정자 120, 220: 가이드
221: 가이드 전기배선 130, 230: 러버
132, 232: 칩 패키지 연결부 134, 234: 러버 전기배선
224, 236: 외부 접속단 140, 240: 칩 패키지
142, 242: 패키지 볼 250: 러버 고정자
본 발명은 패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트 소켓용 가이드에 관한 것으로서, 더욱 구체적으로는 멀티칩 반도체 패키지를 제조하여 테스트하지 않더라도 단일칩 반도체 패키지를 이용하여 멀티칩 반도체 패키지의 테스트 결과를 얻을 수 있는 패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트 소켓용 가이드에 관한 것이다.
완제품 형태의 반도체 패키지를 제조하기까지는 장기간이 소요되는 것이 일반적이다. 회로를 설계하고 이를 구현하기 위한 공정을 설계한 후, 웨이퍼 상에 실제로 제조하여 테스트를 수행하고 그 결과 발견된 문제점의 해결방안을 반영하여 다시 위의 과정을 반복하게 된다.
최근에는 특히 반도체 메모리에 있어서, 반도체 소자를 하나의 패키지 내에 여러 층으로 쌓아서 집적도를 향상시키는 방법이 많이 이용되고 있다. 그런데, 여러 층으로 적층시키는 경우에는 아래 위의 반도체 소자 사이에 전자기장의 간섭 등에 의하여 오동작이 발생하기 쉬워 회로설계 및/또는 패키지 구성의 노하우가 요청된다.
한편, 지금까지는 위와 같은 멀티칩 반도체 패키지의 개발은 단층 반도체 패키지의 개발이 모두 완료된 후에 착수되었기 때문에, 멀티칩 반도체 패키지가 상용화되기까지는 위의 단층 반도체 패키지 개발에 걸리는 시간과 반도체 소자를 적층시켜 발생하는 문제점을 해결하는 데 걸리는 시간의 합만큼 상용화가 지연되어 고용량의 메모리 반도체의 수요에 적시에 대처하지 못하는 단점이 있었다.
만일, 단층 반도체 패키지를 단순 적층시켜서 테스트할 수 있다면 멀티칩 반도체 패키지를 직접 제조하여 테스트하였을 때 얻을 수 있는 결과를 미리 알 수 있으므로 멀티칩 반도체 패키지를 개발하는 시간을 현저히 단축시키는 것이 가능해질 것이다.
도 1a는 종래의 단층 반도체 패키지를 테스트할 수 있는 소켓(110)을 나타낸 측단면도이다. 상기 소켓(110)은 뚜껑부(110a)와 소켓 프레임(110b)을 포함한다. 상기 소켓 프레임(110b)의 내부에는 러버(130)가 아래쪽에 위치하고 상기 러버(130) 위에 가이드(120)가 위치한다. 그리고, 상기 가이드(120) 내에 칩 패키지(140)가 위치하게 된다.
칩 패키지의 테스트를 준비하는 방법은 먼저, 상기 도 1a의 소켓(110)의 뚜껑부(110a)를 열고 그 내부에 가이드(120)를 장착한 후 상기 가이드(120) 내부에 마련된 칩 패키지 수납공간에 칩 패키지(140)를 넣는다(도 1b 참조). 그런 후 뚜껑부(110a)를 닫고 테스트 벤치(101)를 통해 여러 가지 전기적 및/또는 물리적 실험을 수행한다.
상기 러버(130)는 상기 가이드(120) 내에 수납되는 칩 패키지(140)를 지지할 뿐만 아니라 상기 칩 패키지(140)와 그 하부의 테스트 벤치(101) 사이의 전기적인 연결을 매개하는 역할도 한다. 즉, 도 1a에 나타낸 바와 같이 칩 패키지(140)는 테스트 벤치(101)와 러버 배선(134)을 통해 전기적으로 연결됨으로써 전기 신호를 주고 받을 수 있게 된다. 또, 상기 칩 패키지가 BGA(ball grid array) 패키지인 경우에는 원만한 전기적 접촉을 위해 상기 러버(130) 상에 팝업(132)이 구비될 수도 있다(도 3 참조).
상기 가이드(120)는 상기 칩 패키지(140)는 역할을 하며, 칩 패키지(140)의 크기에 대응하여 내부에 수납 공간이 형성된 가이드(120)를 이용할 수 있다(도 2 참조).
상기 소켓(110)의 뚜껑부(110a)는 내부의 테스트 공간을 밀폐하여 외란으로부터 테스트 결과의 신뢰도를 보호하는 역할을 한다. 특히, 뚜껑부(110a)의 중심에는 칩 패키지를 적절히 눌러 고정시킬 수 있는 고정부(112)가 형성되어 있다. 또한, 상기 고정부(112)의 중심에는 내열/내한 테스트를 수행할 수 있도록 중공부(114)가 형성되어 있을 수 있다.
그러나, 이러한 종래의 소켓으로는 여러 개의 반도체 소자가 하나의 패키지 내에 적층된 멀티칩 반도체 패키지는 테스트할 수 있어도 단층 반도체 패키지를 여 러 개 쌓아서 시험하는 것은 불가능하다.
따라서, 단층 반도체 패키지를 단순 적층시켜 멀티칩 반도체 패키지를 시뮬레이션할 수 있는 패키지 테스트용 소켓에 대한 요구가 있다.
본 발명이 이루고자 하는 첫 번째 기술적 과제는 멀티칩 반도체 패키지를 제조하여 테스트하지 않더라도 단일칩 반도체 패키지를 이용하여 멀티칩 반도체 패키지의 테스트 결과를 얻을 수 있는 패키지 테스트용 소켓을 제공하는 것이다.
본 발명이 이루고자 하는 두 번째 기술적 과제는 상기 패키지 테스트용 소켓에 이용될 수 있는 테스트 소켓용 러버를 제공하는 것이다.
본 발명이 이루고자 하는 세 번째 기술적 과제는 상기 패키지 테스트용 소켓에 이용될 수 있는 테스트 소켓용 가이드를 제공하는 것이다.
본 발명이 이루고자 하는 네 번째 기술적 과제는 멀티칩 반도체 패키지를 제조하여 테스트하지 않더라도 단일칩 반도체 패키지를 이용하여 멀티칩 반도체 패키지의 테스트 결과를 얻을 수 있는 패키지 테스트 방법을 제공하는 것이다.
본 발명은 상기 첫 번째 기술적 과제를 이루기 위하여, 자신의 상부에 재치되는 칩 패키지와 전기적으로 연결될 수 있는 칩 패키지 연결부와, 상기 칩 패키지 연결부와 전기적으로 도통(導通)하고 외부의 전기배선과 전기적으로 접속될 수 있는 외부 접속단을 갖는 전기배선을 구비하는 2 이상의 러버; 칩 패키지를 자신의 내부에 수납할 수 있고, 외부의 전기 배선과 전기적으로 접속될 수 있는 외부 접속 단을 포함하는 전기 배선을 구비하는 2 이상의 가이드; 및 상기 러버 및 상기 가이드를 수납하는 소켓 프레임을 구비하고, 상기 러버의 개수와 상기 가이드의 개수가 동일하고, 상기 러버 및 상기 가이드가 상기 소켓 프레임의 수납 공간 내에서 최하부에 하나의 러버가 위치하도록 교대로 적층되는 패키지 테스트용 소켓을 제공한다.
본 발명의 테스트용 소켓은, 상기 가이드 중 최상부에 위치하는 가이드 위에 위치하고 그 가이드 내부에 수납되는 칩 패키지를 테스트 벤치 방향으로 눌러 고정시킬 수 있는 고정자를 더 포함할 수 있다.
또한, 상기 러버의 각 전기배선은 상기 러버의 상면으로 노출된 외부 접속단과 상기 러버의 하면으로 노출된 외부 접속단을 구비할 수 있다.
또한, 상기 가이드의 각 전기배선은 상기 가이드의 상면으로 노출된 외부 접속단과 상기 가이드의 하면으로 노출된 외부 접속단을 구비할 수 있다.
또한, 상기 가이드와 상기 러버를 상기 소켓 프레임에 수납하였을 때, 상기 가이드의 하면으로 노출된 외부 접속단과 상기 러버의 상면으로 노출된 외부 접속단이 전기적으로 접속될 수 있다.
또한, 상기 가이드와 상기 러버를 상기 소켓 프레임에 수납하였을 때, 상기 가이드의 상면으로 노출된 외부 접속단과 상기 러버의 하면으로 노출된 외부 접속단이 전기적으로 접속될 수 있다.
또한, 최하부에 위치하는 러버의 하면으로 노출된 외부 접속단이 상기 테스트 벤치와 전기적으로 접속될 수 있다.
본 발명은 상기 두 번째 기술적 과제를 이루기 위하여 자신의 상부에 재치되는 칩 패키지와 전기적으로 연결될 수 있는 칩 패키지 연결부와, 상기 칩 패키지 연결부와 전기적으로 도통(導通)하고 외부의 전기배선과 전기적으로 접속될 수 있는 외부 접속단을 갖는 전기배선을 구비하는 테스트 소켓용 러버를 제공한다.
상기 러버의 각 전기배선은 상기 러버의 상면으로 노출된 외부 접속단과 상기 러버의 하면으로 노출된 외부 접속단을 구비할 수 있다.
특히, 상기 각 전기배선은 상기 러버의 상면으로 노출된 외부 접속단과 상기 러버의 하면으로 노출된 외부 접속단이 상기 러버 상면에 수직인 방향으로 연결되고, 상기 두 외부 접속단을 연결하는 전기배선으로부터 상기 러버 상면과 평행한 방향으로 상기 칩 패키지 연결부의 하부까지 연장되고, 상기 칩 패키지 연결부의 하부에서 상기 러버 표면의 수직방향으로 계속 연장되어 상기 칩 패키지 연결부와 연결될 수 있다.
특히, 적층되는 러버 중에서 최하부에 위치하는 러버의 전기배선은 상기 러버의 칩 패키지 연결부와 상기 러버의 하면으로 노출된 외부 접속단이 상기 러버 상면에 수직인 방향으로 연결되고, 상기 칩 패키지 연결부와 상기 러버의 하면으로 노출된 외부 접속단을 연결하는 전기배선으로부터 상기 러버의 상면으로 노출된 외부 접속단의 하부까지 연장되고, 상기 러버의 상면으로 노출된 외부 접속단의 하부에서 상기 러버 표면의 수직방향으로 계속 연장되어 상기 러버의 상면으로 노출된 외부 접속단과 연결될 수 있다.
상기 러버의 전기배선의 재질은 도전성 물질이고, 전기배선이 아닌 부분의 재질은 비도전성 물질일 수 있다.
또한, 상기 테스트 소켓용 러버는, 적층되는 러버 중에서 최하부에 위치하는 러버를 제외한 러버가 자신의 하부에 위치하는 칩 패키지와 마주하는 부분에 러버 고정자를 더 구비할 수 있다.
본 발명은 상기 세 번째 기술적 과제를 이루기 위하여 칩 패키지를 자신의 내부에 수납할 수 있고, 외부의 전기 배선과 전기적으로 접속될 수 있는 외부 접속단을 포함하는 전기 배선을 구비하는 테스트 소켓용 가이드를 제공한다.
또한, 상기 가이드의 각 전기배선은 상기 가이드의 상면으로 노출된 외부 접속단과 상기 가이드의 하면으로 노출된 외부 접속단을 구비할 수 있다.
특히, 상기 각 전기배선은 상기 가이드의 상면으로 노출된 외부 접속단과 상기 가이드의 하면으로 노출된 외부 접속단이 상기 가이드 상면에 수직인 방향으로 연결되는 것일 수 있다.
또한, 상기 가이드의 높이는 자신의 내부에 수납되는 칩 패키지의 높이보다 크거나 같을 수 있다.
본 발명은 상기 네 번째 기술적 과제를 이루기 위하여, 자신의 상부에 재치되는 칩 패키지와 전기적으로 연결될 수 있는 칩 패키지 연결부와, 상기 칩 패키지 연결부와 전기적으로 도통(導通)하고 외부의 전기배선과 전기적으로 접속될 수 있는 외부 접속단을 갖는 전기배선을 구비하는 테스트 소켓용 러버와; 외부의 전기 배선과 전기적으로 접속될 수 있는 외부 접속단을 포함하는 전기 배선을 구비하는 테스트 소켓용 가이드; 및 상기 테스트 소켓용 가이드 내에 재치시킨 칩 패키지를 각각 2 이상 교대로 테스트 벤치 위에 적층시키는 단계를 포함하는 패키지 테스트 방법을 제공한다.
또한, 상기 패키지 테스트 방법은 교대로 적층된 러버 및 가이드 중 최상부의 가이드를 고정자로 고정시키는 단계를 더 포함할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
도 4는 본 발명의 제 1 실시예에 따른 패키지 테스트용 소켓의 측단면도를 나타낸다.
패키지 테스트용 소켓(210)은 뚜껑부(210a)와 소켓 프레임(210b)를 구비한다.
상기 소켓 프레임(210b)는 자신의 내부에 러버(230)와 가이드(220) 등을 수납할 수 있는 공간을 갖는다. 상기 소켓 프레임(210b)의 내부 공간에 2 이상의 러버(230)와 2 이상의 가이드(220)가 교대로 적층된다.
러버
상기 러버(230)는 테스트 시에 그 위에 칩 패키지가 위치하게 되는데, 도 6a 및 도 6b에 나타낸 바와 같이 자신의 상부에 재치되는 칩 패키지(240)와 전기적으로 연결될 수 있는 칩 패키지 연결부(232)를 갖는다. 상기 칩 패키지 연결부(232)는 칩 패키지(240)의 하부 등에 형성된, 예를 들면 솔더볼과 같은 접속 말단과 접촉되어 전기적으로 연결된다.
또한, 상기 러버(230)는 상기 칩 패키지 연결부(232)와 전기적으로 도통(導通)하고 외부의 전기배선과 전기적으로 접속될 수 있는 외부 접속단(236)을 갖는 전기배선(234)을 구비한다. 상기 전기 배선(234)는 도전체로 이루어질 수 있고, 러버(230)의 상기 전기 배선(234) 이외의 부분은 비도전체로 이루어질 수 있다.
상기 러버(230)의 각 전기배선(234)은 상기 러버(230)의 상면으로 노출된 외부 접속단과 상기 러버의 하면으로 노출된 외부 접속단을 구비할 수 있다. 상기 러버(230)의 상면으로 노출된 외부 접속단은 상기 러버(230)의 상부에 위치하는 가이드(220)의 하면으로 노출된 외부 접속단과 접속할 수 있다. 또한, 상기 러버(230)의 하면으로 노출된 외부 접속단은 상기 러버(230)의 하부에 위치하는 가이드(220)의 상면으로 노출된 외부 접속단과 접속할 수 있다.
또한, 상기 각 전기배선(234)에 있어서, 상기 러버(230)의 상면으로 노출된 외부 접속단과 상기 러버의 하면으로 노출된 외부 접속단이 상기 러버(230) 상면과 수직인 방향으로 연결될 수 있다. 또, 이들은 칩 패키지 연결부(232)까지 연장될 수 있다. 즉, 상기 두 외부 접속단을 연결하는 전기배선으로부터 상기 러버(230) 상면과 평행한 방향으로 상기 칩 패키지 연결부(232)의 하부까지 연장되고 상기 칩 패키지 연결부(232)의 하부에서 상기 러버(230) 표면에 수직인 방향으로 연장되어 상기 칩 패키지 연결부(232)와 연결될 수 있다.
상기 칩 패키지(240)가 BGA(ball grid array)인 경우에는 볼과의 원만한 접촉을 위해 상기 칩 패키지 연결부(232) 위에 팝업(232a)이 구비되어 있을 수 있다.
도 6a에서 보는 바와 같이 러버(230)는 칩 패키지 연결부(232)와 러버(230)의 상부 및/또는 하부에 위치하는 가이드(220)과의 전기적인 연결을 위한 외부 접속단(234)을 갖는다. 그러나, 칩 패키지(240)의 크기가 다양할 수 있으므로 상기 칩 패키지 연결부(232)의 배열 형태는 한가지로 국한되지 않고 사방 격자 형태로 배열되어 있는 것일 수 있다. 또한, 외부 접속단(234)의 배열도 상기 칩 패키지 연결부(232)의 배열에 대응하여 다양하게 구현될 수 있으며 도 6a의 형태에 한정되지 않는다.
다만, 최하부에 위치하는 러버(230)의 하면으로 노출된 외부 접속단(234)의 배열 형태는 테스트 벤치(101)와 전기적으로 접속될 수 있도록 구성되어야 한다.
가이드
상기 가이드(220)는 도 5a 및 도 5b에서 보는 바와 같이 칩 패키지(240)를 수용할 수 있는 공간을 자신의 내부에 갖는다. 상기 가이드는 칩 패키지(240)를 수평 방향으로 고정하는 역할을 수행하기 때문에 칩 패키지(240)를 수용할 수 있는 상기 공간은 칩 패키지(240)의 크기에 대응하여 달라질 수 있다.
또한, 상기 칩 패키지(240)는 외부의 전기배선과 전기적으로 접속될 수 있는 외부 접속단(224)을 포함하는 전기 배선(221)을 구비한다. 상기 전기 배선(221)은 도전체로 이루어지고 상기 전기 배선(221) 이외의 상기 가이드(220) 부분은 비도전체로 이루어질 수 있다.
상기 가이드(220)의 각 전기배선(221)은 상기 가이드(220)의 상면으로 노출된 외부 접속단과 상기 가이드의 하면으로 노출된 외부 접속단을 구비할 수 있다. 상기 가이드(220)의 상면으로 노출된 외부 접속단과 상기 가이드의 하면으로 노출된 외부 접속단은 상기 가이드의 상면에 수직인 방향으로 서로 연결될 수 있다.
상기 가이드(220)는 자신의 내부에 수납되는 상기 칩 패키지(240)의 높이보다 크거나 같다. 상기 가이드(220)의 높이는 선택적으로, 상기 가이드(220)의 하부에 위치하는 러버(230)의 칩 패키지 연결부(232) 위에 보다 원만한 접속을 목적으로 하는 팝업(232a) 등이 형성되어 있는 경우는 상기 칩 패키지(240)의 높이와 이들의 높이의 합보다 크거나 같을 수 있다.
앞서 언급한 바와 같이, 상기 소켓 프레임(210b)의 내부 공간에 2 이상의 러버(230)와 2 이상의 가이드(220)가 교대로 적층된다. 다만, 최하부에 러버(230)가 위치하도록 적층되며, 같은 수의 러버(230) 및 가이드(220)가 적층되기 때문에 최상부에는 가이드(220)가 위치하게 된다.
선택적으로, 상기 가이드(220) 중 최상부에 위치하는 가이드(220) 위에 고정자(212)가 더 구비될 수 있다. 상기 고정자(212)는 상기 최상부에 위치하는 가이드(220) 내에 수납되는 칩 패키지(240)를 테스트 벤치(101) 방향으로 눌러 고정시키는 역할을 한다. 선택적으로, 상기 고정자는 상기 뚜껑부(210a)와 일체로 구성될 수 있다.
도 4에서는 상기 고정자(212)가 상기 뚜껑부(210a)와 일체로 구성되고 상기 뚜껑부(210a)가 소켓 프레임(210b)과 경첩 구조를 통해 연결되는 구성을 취하고 있지만 본 발명이 여기에 한정되는 것은 아니다.
도 4, 도 5a, 도 5b 도 6a, 및 도 6b를 참조하여 설명한 본 발명의 제 1 실시예는 칩 패키지가 2개 적층되는 패키지 테스트용 소켓을 설명하였지만, 이는 예시적인 것으로서 3개 이상 적층되는 패키지 테스트용 소켓도 본 발명의 범위에 포함된다.
도 7을 참조하여 본 발명의 제 2 실시예를 설명한다.
본 발명의 제 2 실시예에서, 적층되는 러버 중에서 최하부에 위치하는 러버(330)의 전기배선은 상기 러버(330)의 칩 패키지 연결부와 상기 러버(330)의 하면으로 노출된 외부 접속단이 상기 러버(330) 상면에 수직인 방향으로 연결되고, 상기 칩 패키지 연결부와 상기 러버(330)의 하면으로 노출된 외부 접속단을 연결하는 전기배선으로부터 상기 러버(330)의 상면으로 노출된 외부 접속단의 하부까지 연장되고, 상기 러버(330)의 상면으로 노출된 외부 접속단의 하부에서 상기 러버(330) 표면의 수직방향으로 계속 연장되어 상기 러버(330)의 상면으로 노출된 외부 접속단과 연결된다.
본 발명의 제 1 실시예의 러버와 종래기술에 따른 러버를 비교하면, 칩 패키지 연결부의 간격에 있어서, 제 1 실시예의 러버가 종래기술에 따른 러버보다 더 큰 간격을 가질 수 있다. 이 경우 그 하부에 위치하는 테스트 벤치(101)와 정합되지 않아 테스트 벤치(101)의 설계변경까지 요구될 수 있다.
따라서, 본 발명의 제 2 실시예와 같이 최하부에 위치하는 러버의 전기배선을 설계하면 기존의 테스트 벤치(101)를 그대로 이용할 수 있다.
도 8을 참조하여 본 발명의 제 3 실시예를 설명한다.
본 발명은 적층되는 러버(230) 중에서 최하부에 위치하는 러버를 제외한 러버(230a)가 자신의 하부에 위치하는 칩 패키지와 마주하는 부분에 러버 고정자(250)를 더 구비할 수 있다.
만일, 상기와 같은 러버 고정자(250)이 더 구비되지 않는다면, 상기 러버(230)의 하부에 위치하는 가이드(220)와 그 가이드(220) 내에 수납되는 칩 패키지(240)의 높이가 정확하게 일치하지 않는 경우, 상부에서 고정자(212)가 눌러주는 압력이 하부에 위치하는 칩 패키지(240)에는 잘 전달되지 않을 수 있다.
상기 러버 고정자(250)는 러버(230a)의 일부분으로서 그 위치는 자신의 하부에 위치하는 칩 패키지(240)와 마주하는 부분이다. 상기 러버(230a)는 앞서 전제한 바와 같이 최하부에 위치하는 러버가 아니므로, 자신의 하부에 가이드(220) 및 그 가이드(220) 내에 수납된 칩 패키지(240)가 위치한다. 앞서 설명한 바와 같이 가이드(220) 내부에는 칩 패키지(240)가 수납될 수 있는 공간이 형성되어 있고 그 공간에 칩 패키지(240)가 수납되는데, 그 공간에 대응하는 러버(230a) 부분에 상기 러버 고정자(250)가 위치한다.
상기 러버 고정자(250)의 재질은 가이드(220), 칩 패키지(240) 등의 높이 편차에 유연하게 적용될 수 있는 탄력성이 있는 소재가 바람직하다. 예를 들면, 고무소재, 탄력성이 있는 고분자 소재 등이 바람직하며 이러한 성질을 갖는 한 특별히 한정되지 않는다.
상기 러버 고정자(250)의 높이는 자신의 하부에 위치하는 가이드와 그 가이드 내부에 수납되는 칩 패키지의 높이의 차이와 같거나 조금 더 클 수 있다. 더 구체적으로 설명하면, 고정자(212)로 눌렀을 때 전달되는 힘에 의해서 상기 러버 고정자(250)의 높이가 상기 높이차이 이하로 압축될 수 있을 정도의 높이를 갖는 것이 바람직하다.
본 발명의 제 4 태양은 단층 반도체 패키지를 적층하여 이를 테스트함으로써 멀티칩 반도체 패키지를 테스트하는 것과 같은 효과를 가져올 수 있는 패키지 테스트 방법을 제공한다.
상기 패키지 테스트 방법은,
자신의 상부에 재치되는 칩 패키지와 전기적으로 연결될 수 있는 칩 패키지 연결부와, 상기 칩 패키지 연결부와 전기적으로 도통(導通)하고 외부의 전기배선과 전기적으로 접속될 수 있는 외부 접속단을 갖는 전기배선을 구비하는 테스트 소켓용 러버와;
외부의 전기 배선과 전기적으로 접속될 수 있는 외부 접속단을 포함하는 전기 배선을 구비하는 테스트 소켓용 가이드; 및
상기 테스트 소켓용 가이드 내에 재치시킨 칩 패키지를 각각 2 이상 교대로 테스트 벤치 위에 적층시키는 단계를 포함한다.
바람직하게는, 상기 패키지 테스트 방법은 상기 제 1 실시예의 패키지 테스트용 소켓을 이용하여 수행될 수 있다.
이상에서 살펴본 바와 같이 본 발명의 바람직한 실시예에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
본 발명의 패키지 테스트용 소켓을 이용하여 패키지를 테스트하면 멀티칩 반도체 패키지를 제조하여 테스트하지 않더라도 단일칩 반도체 패키지를 이용하여 멀티칩 반도체 패키지의 테스트 결과를 얻을 수 있다.

Claims (19)

  1. 자신의 상부에 재치되는 칩 패키지와 전기적으로 연결될 수 있는 칩 패키지 연결부와, 상기 칩 패키지 연결부와 전기적으로 도통(導通)하고 외부의 전기배선과 전기적으로 접속될 수 있는 외부 접속단을 갖는 전기배선을 구비하는 2 이상의 러버;
    칩 패키지를 자신의 내부에 수납할 수 있고, 외부의 전기 배선과 전기적으로 접속될 수 있는 외부 접속단을 포함하는 전기 배선을 구비하는 2 이상의 가이드; 및
    상기 러버 및 상기 가이드를 수납하는 소켓 프레임을 구비하고,
    상기 러버의 개수와 상기 가이드의 개수가 동일하고, 상기 러버 및 상기 가이드가 상기 소켓 프레임의 수납 공간 내에서 최하부에 하나의 러버가 위치하도록 교대로 적층되는 패키지 테스트용 소켓.
  2. 제 1 항에 있어서, 상기 가이드 중 최상부에 위치하는 가이드 위에 위치하고 그 가이드 내부에 수납되는 칩 패키지를 테스트 벤치 방향으로 눌러 고정시킬 수 있는 고정자를 더 포함하는 것을 특징으로 하는 패키지 테스트용 소켓.
  3. 제 1 항에 있어서, 상기 러버의 각 전기배선이 상기 러버의 상면으로 노출된 외부 접속단과 상기 러버의 하면으로 노출된 외부 접속단을 구비하는 것을 특징으 로 하는 패키지 테스트용 소켓.
  4. 제 1 항에 있어서, 상기 가이드의 각 전기배선이 상기 가이드의 상면으로 노출된 외부 접속단과 상기 가이드의 하면으로 노출된 외부 접속단을 구비하는 것을 특징으로 하는 패키지 테스트용 소켓.
  5. 제 1 항에 있어서, 상기 가이드와 상기 러버를 상기 소켓 프레임에 수납하였을 때, 상기 가이드의 하면으로 노출된 외부 접속단과 상기 러버의 상면으로 노출된 외부 접속단이 전기적으로 접속되는 것을 특징으로 하는 패키지 테스트용 소켓.
  6. 제 1 항에 있어서, 상기 가이드와 상기 러버를 상기 소켓 프레임에 수납하였을 때, 상기 가이드의 상면으로 노출된 외부 접속단과 상기 러버의 하면으로 노출된 외부 접속단이 전기적으로 접속되는 것을 특징으로 하는 패키지 테스트용 소켓.
  7. 제 1 항에 있어서, 최하부에 위치하는 러버의 하면으로 노출된 외부 접속단이 상기 테스트 벤치와 전기적으로 접속되는 것을 특징으로 하는 패키지 테스트용 소켓.
  8. 자신의 상부에 재치되는 칩 패키지와 전기적으로 연결될 수 있는 칩 패키지 연결부와, 상기 칩 패키지 연결부와 전기적으로 도통(導通)하고 외부의 전기배선과 전기적으로 접속될 수 있는 외부 접속단을 갖는 전기배선을 구비하고,
    상기 러버의 각 전기배선이 상기 러버의 상면으로 노출된 외부 접속단과 상기 러버의 하면으로 노출된 외부 접속단을 구비하는 테스트 소켓용 러버.
  9. 삭제
  10. 제 8 항에 있어서, 상기 각 전기배선은 상기 러버의 상면으로 노출된 외부 접속단과 상기 러버의 하면으로 노출된 외부 접속단이 상기 러버 상면에 수직인 방향으로 연결되고, 상기 두 외부 접속단을 연결하는 전기배선으로부터 상기 러버 상면과 평행한 방향으로 상기 칩 패키지 연결부의 하부까지 연장되고, 상기 칩 패키지 연결부의 하부에서 상기 러버 표면의 수직방향으로 계속 연장되어 상기 칩 패키지 연결부와 연결되는 것을 특징으로 하는 테스트 소켓용 러버.
  11. 제 8 항에 있어서, 적층되는 러버 중에서 최하부에 위치하는 러버의 전기배선은 상기 러버의 칩 패키지 연결부와 상기 러버의 하면으로 노출된 외부 접속단이 상기 러버 상면에 수직인 방향으로 연결되고, 상기 칩 패키지 연결부와 상기 러버의 하면으로 노출된 외부 접속단을 연결하는 전기배선으로부터 상기 러버의 상면으로 노출된 외부 접속단의 하부까지 연장되고, 상기 러버의 상면으로 노출된 외부 접속단의 하부에서 상기 러버 표면의 수직방향으로 계속 연장되어 상기 러버의 상면으로 노출된 외부 접속단과 연결되는 것을 특징으로 하는 테스트 소켓용 러버.
  12. 제 8 항에 있어서, 상기 러버의 전기배선의 재질이 도전성 물질이고, 전기배선이 아닌 부분의 재질이 비도전성 물질인 것을 특징으로 하는 테스트 소켓용 러버.
  13. 제 8 항에 있어서, 적층되는 러버 중에서 최하부에 위치하는 러버를 제외한 러버가 자신의 하부에 위치하는 칩 패키지와 마주하는 부분에 러버 고정자를 더 구비하는 것을 특징으로 하는 테스트 소켓용 러버.
  14. 칩 패키지를 자신의 내부에 수납할 수 있고, 외부의 전기 배선과 전기적으로 접속될 수 있는 외부 접속단을 포함하는 전기 배선을 구비하고,
    상기 가이드의 각 전기배선이 상기 가이드의 상면으로 노출된 외부 접속단과 상기 가이드의 하면으로 노출된 외부 접속단을 구비하는 테스트 소켓용 가이드.
  15. 삭제
  16. 제 14 항에 있어서, 상기 각 전기배선은 상기 가이드의 상면으로 노출된 외부 접속단과 상기 가이드의 하면으로 노출된 외부 접속단이 상기 가이드 상면에 수직인 방향으로 연결되는 것을 특징으로 하는 테스트 소켓용 가이드.
  17. 제 14 항에 있어서, 상기 가이드의 높이가 자신의 내부에 수납되는 칩 패키지의 높이보다 크거나 같은 것을 특징으로 하는 테스트 소켓용 가이드.
  18. 자신의 상부에 재치되는 칩 패키지와 전기적으로 연결될 수 있는 칩 패키지 연결부와, 상기 칩 패키지 연결부와 전기적으로 도통(導通)하고 외부의 전기배선과 전기적으로 접속될 수 있는 외부 접속단을 갖는 전기배선을 구비하는 테스트 소켓용 러버와
    외부의 전기 배선과 전기적으로 접속될 수 있는 외부 접속단을 포함하는 전기 배선을 구비하는 테스트 소켓용 가이드 및 상기 테스트 소켓용 가이드 내에 재치시킨 칩 패키지를
    각각 2 이상 교대로 테스트 벤치 위에 적층시키되,
    이들을 상기 테스트 소켓용 러버와 상기 테스트 소켓용 가이드를 수납할 수 있는 소켓 프레임 내에 적층시키는 단계를 포함하는 패키지 테스트 방법.
  19. 제 18 항에 있어서, 교대로 적층된 러버 및 가이드 중 최상부의 가이드를 고정자로 고정시키는 단계를 더 포함하는 것을 특징으로 하는 패키지 테스트 방법.
KR1020060065874A 2006-07-13 2006-07-13 패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트소켓용 가이드 Expired - Fee Related KR100817054B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060065874A KR100817054B1 (ko) 2006-07-13 2006-07-13 패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트소켓용 가이드
US11/760,847 US20080012592A1 (en) 2006-07-13 2007-06-11 Device and method for testing semiconductor packages
JP2007183635A JP2008020458A (ja) 2006-07-13 2007-07-12 パッケージテスト用ソケット、テストソケット用ラバー及びテストソケット用ガイド
CNA2007101362705A CN101105516A (zh) 2006-07-13 2007-07-12 用于测试半导体封装的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060065874A KR100817054B1 (ko) 2006-07-13 2006-07-13 패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트소켓용 가이드

Publications (2)

Publication Number Publication Date
KR20080006752A KR20080006752A (ko) 2008-01-17
KR100817054B1 true KR100817054B1 (ko) 2008-03-26

Family

ID=38948650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060065874A Expired - Fee Related KR100817054B1 (ko) 2006-07-13 2006-07-13 패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트소켓용 가이드

Country Status (4)

Country Link
US (1) US20080012592A1 (ko)
JP (1) JP2008020458A (ko)
KR (1) KR100817054B1 (ko)
CN (1) CN101105516A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101269919B1 (ko) * 2012-11-20 2013-05-31 주식회사 세미콘테스트 결합형 테스트 소켓

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110099556A (ko) 2010-03-02 2011-09-08 삼성전자주식회사 반도체 패키지 테스트장치
US8829939B2 (en) * 2011-06-03 2014-09-09 Texas Instruments Incorporated Shuttle plate having pockets for accomodating multiple semiconductor package sizes
US9417285B2 (en) * 2013-12-27 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package-on-package testing
JP6621343B2 (ja) * 2016-03-02 2019-12-18 株式会社エンプラス 電気部品用ソケット
CN109313216A (zh) * 2016-06-10 2019-02-05 金亨益 橡胶插座及其制造方法
KR102581480B1 (ko) * 2016-07-27 2023-09-21 삼성전자주식회사 반도체 패키지를 위한 테스트 보드, 테스트 시스템 및 반도체 패키지의 제조 방법
JP7130897B2 (ja) * 2018-10-16 2022-09-06 東芝情報システム株式会社 評価用ソケット装置及びｌｓｉの測定評価方法
CN112485646B (zh) * 2020-12-03 2025-05-02 上海航天科工电器研究院有限公司 基于毛纽扣的bga芯片垂直互连测试模块

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59163842A (ja) 1983-03-09 1984-09-14 Nec Corp 集積回路ソケツト積重ね実装構造
US5247423A (en) 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
KR19990069508A (ko) * 1998-02-10 1999-09-06 구본준 적층형 메모리 모듈
KR20000009154U (ko) * 1998-10-31 2000-05-25 김영환 적층이 가능한 핀 그리드 어레이 패키지
US6920689B2 (en) 2002-12-06 2005-07-26 Formfactor, Inc. Method for making a socket to perform testing on integrated circuits
KR20060120763A (ko) * 2005-05-23 2006-11-28 삼성전자주식회사 반도체 패키지 검사용 소켓

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5740874A (en) * 1980-08-22 1982-03-06 Shinetsu Polymer Co Pressure contact holding type connector
JPS58111166A (ja) * 1981-12-24 1983-07-02 Canon Inc Ｒｏｍパツク
US5033970A (en) * 1987-09-24 1991-07-23 Elastomeric Technologies, Inc. Self-mounted chip carrier
US5186632A (en) * 1991-09-20 1993-02-16 International Business Machines Corporation Electronic device elastomeric mounting and interconnection technology
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
KR100393316B1 (ko) * 1996-08-09 2003-09-19 가부시키가이샤 아드반테스트 반도체디바이스시험장치
US5998875A (en) * 1996-12-19 1999-12-07 Telefonaktiebolaget Lm Ericsson Flip-chip type connection with elastic contacts
JP2934202B2 (ja) * 1997-03-06 1999-08-16 山一電機株式会社 配線基板における導電バンプの形成方法
US6350132B1 (en) * 1998-11-23 2002-02-26 Glatts, Iii George F. Elastomeric connector and associated method of manufacture
US6344684B1 (en) * 2000-07-06 2002-02-05 Advanced Micro Devices, Inc. Multi-layered pin grid array interposer apparatus and method for testing semiconductor devices having a non-pin grid array footprint
JP4085788B2 (ja) * 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器
CN1711636A (zh) * 2002-10-11 2005-12-21 德塞拉股份有限公司 用于多芯片封装的元件、方法和组件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59163842A (ja) 1983-03-09 1984-09-14 Nec Corp 集積回路ソケツト積重ね実装構造
US5247423A (en) 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
KR19990069508A (ko) * 1998-02-10 1999-09-06 구본준 적층형 메모리 모듈
KR20000009154U (ko) * 1998-10-31 2000-05-25 김영환 적층이 가능한 핀 그리드 어레이 패키지
US6920689B2 (en) 2002-12-06 2005-07-26 Formfactor, Inc. Method for making a socket to perform testing on integrated circuits
KR20060120763A (ko) * 2005-05-23 2006-11-28 삼성전자주식회사 반도체 패키지 검사용 소켓

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101269919B1 (ko) * 2012-11-20 2013-05-31 주식회사 세미콘테스트 결합형 테스트 소켓

Also Published As

Publication number Publication date
US20080012592A1 (en) 2008-01-17
JP2008020458A (ja) 2008-01-31
CN101105516A (zh) 2008-01-16
KR20080006752A (ko) 2008-01-17

Similar Documents

Publication Publication Date Title
JP2008020458A (ja) パッケージテスト用ソケット、テストソケット用ラバー及びテストソケット用ガイド
US8253229B2 (en) Semiconductor package and stacked layer type semiconductor package
JP4947656B2 (ja) 積重ねられた集積回路パッケージインパッケージシステムおよびその製造方法
KR101466425B1 (ko) 소켓
JP4900829B2 (ja) 積重ねられた集積回路パッケージインパッケージの製造方法および積重ねられた集積回路パッケージインパッケージシステム
US20100314740A1 (en) Semiconductor package, stack module, card, and electronic system
TWI312561B (en) Structure of package on package and method for fabricating the same
US20120025396A1 (en) Semiconductor device with die stack arrangement including staggered die and efficient wire bonding
US8546938B2 (en) Stacked package including spacers and method of manufacturing the same
US8455349B2 (en) Layered chip package and method of manufacturing same
KR101307423B1 (ko) 테스트 트레이 및 이를 포함한 테스트 핸들러
US8139363B2 (en) Memory card and method of manufacturing the same
KR101497608B1 (ko) 반도체 테스트 소켓 및 수직형 피치 컨버터 제조방법
US20030173950A1 (en) Method and magazine device for testing semiconductor devices
KR102287237B1 (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
US20130241055A1 (en) Multi-Chip Packages and Methods of Manufacturing the Same
JP2019091789A (ja) 半導体装置および電子機器
KR101309081B1 (ko) 번인 테스터
KR102205885B1 (ko) 전기 커넥터 및 전기 시험 장치
CN108630670B (zh) 一种封装模块及堆叠封装结构
US8138080B2 (en) Integrated circuit package system having interconnect stack and external interconnect
US7573724B2 (en) Memory module and connection interface between the memory module and circuit board
CN222867665U (zh) 一种pip堆叠封装结构
US20260011633A1 (en) High die stack package with modular structure
KR101320645B1 (ko) 반도체 패키지 테스트용 소켓에 장착되는 연결모듈 및 이를 포함하는 반도체 패키지 테스트용 소켓

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20110321

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20110321

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000