KR100708243B1

KR100708243B1 - 디스플레이 패널의 전류구동 회로 및 장치

Info

Publication number: KR100708243B1
Application number: KR1020040007356A
Authority: KR
Inventors: 사에끼유따까
Original assignee: 엔이씨 일렉트로닉스 가부시키가이샤
Priority date: 2003-02-06
Filing date: 2004-02-04
Publication date: 2007-04-16
Anticipated expiration: 2024-02-04
Also published as: CN1551075B; US7944411B2; TW200423003A; TWI245250B; KR20040071630A; CN1551075A; US20040233183A1

Abstract

디스플레이 장치의 디스플레이 소자들에 의해 방출되는 광의 강도를 균일하게 하기 위하여, 복수의 전류구동 회로를 각각의 전류구동 회로의 2 개의 단자를 통하여 케스케이드로 접속하고, 각각의 복수의 전류구동 회로는 기준 저항 (Rr) 을 포함하는 기준 전류 생성부 및 복수의 전류 구동부를 구비한다. 기준 저항 (Rr) 은 복수의 전류구동 회로 각각에 제공되는 2 개의 단자와 복수의 전류구동 회로의 기준 저항 (Rr) 사이에 삽입되며, 복수의 전류구동 회로의 기준 저항 (Rr) 과 외부 기준 전류원을 복수의 전류 구동 회로 각각에 제공되는 2 개의 단자를 통하여 캐스케이드 배열로 접속한다. 외부 기준 전류원에 의해 싱크되며 기준 저항 (Rr) 을 통하여 흐르는 기준 전류 (IRef) 는 기준 저항 (Rr) 양단에 전압 강하 (VR) 를 발생시켜, 그 전압 강하 (VR) 를 전류 조정 저항 양단에 인가하여 내부 기준 전류를 전류 구동 회로 내부에 흐르게 한다. 이미지 신호에 응답하여, 전류구동 회로는 전류를 디스플레이 패널의 광방출 소자들로 출력하며, 그 전류량은 복수의 내부 기준 전류 각각을 옵션 인자로 곱하고 그 복수의 내부 기준 전류 각각의 곱으로부터의 전류를 합산함으로써 결정된다. 전류구동 회로 내부를 흐르는 내부 기준 전류의 크기를 전류 구동 회로의 전류 조정 저항값을 변경하여 변경시킬 수 있으므로, 감마 보정을 구동 전류 (즉, 복수의 내부 기준 전류 각각을 곱함으로써 결정되는 전류) 에 고정밀도로 적용할 수 있다.

전류구동 회로

Description

디스플레이 패널의 전류구동 회로 및 장치 {CURRENT-DRIVE CIRCUIT AND APPARATUS FOR DISPLAY PANEL}

도 1 은 복수의 전류구동 IC 를 포함하는 종래의 전류구동 장치의 구성도.

도 2 는 일반적인 전류구동 장치의 구성도.

도 3 은 본 발명의 제 1 실시형태의 전류구동 IC 와 디스플레이 패널 사이의 기하학적 (geometrical) 관계를 나타내는 다이어그램.

도 4 는 본 발명의 제 1 실시형태의 전류구동 IC 의 구성도.

도 5 는 본 발명의 제 1 실시형태의 전류구동 IC 내의 전류원의 구성도.

도 6 은 본 발명의 제 2 실시형태에 따른 전압강하 조정회로의 구성도.

도 7a 는 전압강하 조정회로의 전압특성도.

도 7b 는 전압강하 조정회로의 전압 특성들을 측정하는 경우, 어떻게 전류구동 장치가 바이어스되는 지를 나타내는 개략도.

도 8 은 본 발명의 제 3 실시형태의 전류구동 IC 내의 복수의 전류원을 나타내는 다이어그램.

도 9 는 본 발명의 제 4 실시형태의 변형예에 대한 전류구동 IC 의 구성도.

도 10 은 본 발명의 제 5 실시형태의 전류구동 IC 의 구성도.

도 11 은 본 발명의 제 5 실시형태의 전류원과 전류구동 IC 를 결합한 회로 의 구성도.

도 12 는 도 11 의 전류구동 IC 의 스위치의 구성도.

도 13 은 입력 신호에 대한 구동 전류의 특성 즉, 감마 특성을 나타내는 다이어그램.

도 14 는 본 발명의 제 6 실시형태에 따른, 입력 신호에 의해 표시되는 3 원색 (R, G, 및 B) 중 어느 하나를 표시하는 지에 따라 변화하는 구동전류를 생성하는 전류구동 IC 의 구성도.

도 15 는 본 발명의 전류구동 장치를 싱크 전류용 전류구동 IC (도 11 에 도시함) 뿐만 아니라 소오싱 전류용 전류구동 IC 를 사용할 수 있는 지를 나타내는 소오싱 전류용 전류구동 IC 의 구성도.

※도면의 주요부분에 대한 부호의 설명

1, 2, 3 , 4 : 전류구동 IC 5 : 기준 전류원

5 : IREF 6 : 디스플레이 패널

7 : 강압 조정 회로 8 : 전류구동 IC

9 : 전류구동 회로 10 : 전류구동 IC

11, 12 : OP 앰프 13, 14 : 기준 트랜지스터

본 발명은 디스플레이 패널의 전류구동 회로 및 장치에 관한 것으로, 특히 발광 휘도의 균일성을 개선시키기 위하여 디스플레이 패널이 그 위에 디스플레이 소자들을 포함할 수 있는 전류구동 회로 및 장치에 관한 것이다.

최근에, 마이크로 프로세싱 기술의 진전에 응답하여 반도체 소자들이 더욱 더 작아짐에 따라, 이러한 반도체 소자들을 포함하는 LSI (Large Scale Integrated Circuit) 는 더욱 더 커지고 있다. 예를 들어, 액정 디스플레이 장치와 같은 디스플레이 장치에서, 데이터 라인들을 구동하기 위하여 구동 회로에 제공되는 출력 회로는, 1 화소를 디스플레이하기 위하여 8 비트 디지털 데이터를 수신하고, 256 계조의 2 차원 이미지를 디스플레이하기 위한 전압들을 생성하여 그 전압들을 액정에 인가하여 그 액정을 구동함으로써, 16,770,000 컬러를 디스플레이할 수 있는 액정 디스플레이 패널을 구현한다.

즉, 아날로그 이미지들을 디지털 데이터로 변환하는 경우, 8 비트 또는 16 비트 신호를 사용하여 계조를 특정 강도 레벨과 관련시킨다. 흑백 이미지를 재생하기 위하여, 1-비트 정보 즉, "0" 과 "1" 이 각각 흑과 백을 나타내는 2 계조 표현을 최소 개수의 계조 레벨들로 사용한다.

한편, 종래 기술에서 주지된 바와 같이, 컬러 이미지들을 재생하기 위하여, 삼원색 즉, 적색 (R), 녹색 (G) 및 청색 (B) 을 혼합한다. 예를 들어, 적색 (R), 녹색 (G), 및 청색 (B) 을 256 계조 레벨로 나타내는 경우, 전체 16,770,000 컬러를 256 ×256 ×256 = 16,770,000 의 계산에 따라 디스플레이할 수 있다.

이러한 디스플레이 패널의 구동 회로에 사용되는 전류구동 장치는 일본 공개특허공보 제 13 (2001)-42827 호에 개시되어 있다. 상술한 공보에 개시된 종래 의 전류 구동 장치는 도 1 에 나타낸 바와 같이 직렬로 접속된 복수의 전류구동 집적 회로 (이하, IC 라 함) 를 포함하도록 구성되어 있다. 도 1 을 참조하면, 각각 전류미러 회로를 정전류원으로 사용하는 복수의 전류 구동 IC (1 내지 4) 와 기준 전류원 (5) 을 고전위전원과 저전위전원 사이에 삽입하여, 복수의 전류구동 IC 각각에 내장되는 전류미러 회로들을 케스케이드로 접속하여 복수의 전류구동 IC 를 통과하는 전류를 서로 대략 동일하게 한다.

상술한 전류구동 IC 내의 전류미러 회로들을 MOS 트랜지스터로 구성한 경우, MOS 트랜지스터의 임계 전압 (VT) 의 편차 (variation) 는 전류구동 IC 들의 개수에 비례하여 전류구동 IC 칩들을 통과하는 전류들의 편차를 증가시킨다.

디스플레이 패널의 구동 회로에 사용되는 또 다른 전류구동 장치가 일본 공개특허공보 제 14(2002)-244618 호에 개시되어 있으며, 이를 도 2 에 나타낸다. 도 2 를 참조하면, 전류구동 장치는 전류 공급 유닛 (22) 과 싱크전류 조절 유닛 (23) 을 구비한다. 전류 공급 유닛 (22) 은 서로 다른 레벨의 전류를 소오싱하는 기준 전류원 (I1, I2, ..., In), 및 그 기준 전류원 (I1, I2, ..., In) 들로부터 전류들을 수신하며 제어 신호들 (D1, D2, ..., Dn) 에 응답하여 ON 상태와 OFF 상태 사이를 스위칭하도록 구성된 복수의 스위치 (SW1, SW2, ..., SWn) 를 포함하여, 기준 전류원 (I1, I2, ..., In) 으로부터의 전류를 특정 레벨의 출력 전류에 적절히 결합한다. 이 경우, 복수의 스위치 (SW1, SW2, ..., SWn) 는 기준 전류원 (I1, I2, ..., In) 에 각각 접속되는 일단 및 모두 접속된 타단을 가진다. 싱크 전류 조절 유닛 (23) 은 스위치들 (SW1, SW2, ..., SWn) 로부터의 출력들의 결과로서 특정 레벨의 기준 전류를 수신한 후 싱크 전류의 레벨을 조절하고, 특정 레벨의 싱크 전류를 개별 화소들에 접속되는 데이터 라인들 중 하나로 출력한다.

상술한 예는 일반적인 전류 구동 회로를 나타내고, 주요 컬러들 각각을 예를 들어, n-비트 계조 레벨들로 나타내는 경우, 전류 구동 회로는 2 진 웨이트의 정전류 (I1 내지 In) 의 전류를 결합함으로써 특정 레벨의 전류를 공급한다.

그러나, 2 진 웨이트의 정전류의 공급을 위한 전류구동 회로는, 인접한 정전류가 2 의 인자 만큼 서로 다르게 되므로, 디스플레이 패널에 공급될 출력 전류를 단조증가시키는 경우 출력 전류의 단조증가를 보증할 수 없게 된다. 따라서, 전류구동 회로는 고해상도로 전류를 증가 또는 감소시킬 수 없고 더 큰 개수의 계조 레벨로 특정 컬러를 나타내는 전류를 공급할 수도 없게 된다. 또한, 상술한 전류구동 회로는 디지털 신호에 대응하는 출력 전류에 고정밀도로 감마 보정을 적용할 수 없게 된다.

디스플레이 패널의 구동 회로에 사용된 또 다른 종래의 구동 회로가 일본 공개특허공보 제 13(2001)-350439 호에 개시되어 있다. 상기 공보에 개시된 이미지 디스플레이 장치는 구동 전류의 레벨과 펄스 폭을 조정함으로써 디지털 신호에 대응하는 구동 전류에 감마 (

= 2.0) 보정을 적용할 수 있다. 그러나, 구동 전류가 적은 개수의 계조 레벨들의 표현시에 작은 펄스폭을 가지게 되므로, 특정 휘도 레벨에서 발광 소자를 구동할 수 있는 구동 전류를 잠재적으로 공급할 수 없 게 된다.

상술한 바와 같이, 일본 공개특허 공보 제 13(2001)-42827 호에 개시된 종래의 디스플레이 패널의 전류구동 장치의 경우에, 전류구동 장치는, 복수의 전류구동 IC (1 내지 4) 들이 캐스케이드로 접속되고, 전류 미러 회로들이 복수의 전류구동 IC (1 내지 4) 각각의 내부에 캐스케이드로 접속되고, 거의 동일한 전류가 복수의 전류 구동 IC (1 내지 4) 각각의 내부에 흐르도록 생성된다. 그러나, 전류 미러 회로들 각각이 MOS 트랜지스터로 구성되는 경우, MOS 트랜지스터의 임계 전압의 편차는 전류구동 IC 들의 개수에 비례하여 전류구동 IC 들 사이의 편차 정도를 바람직하지 않게 증가시킨다.

또한, 일본 공개특허공보 제 14(2002)-244618 호에 개시된 전류구동 장치의 경우, 어떤 2 진 웨이트의 정전류 (I1 내지 In) 를 결합하면, 전류구동 회로로 부터의 2 진 웨이트의 정전류들의 집합으로서의 출력 전류의 단조증가성이 악화되므로 더 많은 개수의 계조 레벨들로 특정 컬러를 나타내는 전류를 공급하는 것이 어렵게 된다. 또한, 전류구동 회로가 디지털 신호에 대응하는 출력 전류에 고정밀도로 감마 보정을 적용할 수 없게 된다.

또한, 일본 공개특허공보 제 13(2001)-350439 호에 개시된 전류구동 장치의 경우, 이미지 구동 장치는 구동 전류의 레벨 및 펄스 폭을 조정함으로써 디지털 신호에 대응하는 구동 전류에 감마 보정을 적용한다. 그러나, 구동 전류가 크기에 있어서 매우 작게 되는 경우, MOS 트랜지스터 회로의 구동 전류의 응답 속도는 잠재적으로 낮게 된다.

상술한 문제점들을 고려하여, 본 발명은 기준 전류원에 의해 제공되는 전류를 기준으로 하여 생성된 전류를 디스플레이 패널의 복수의 전류구동 IC 내부에 균일하게 흐르게 하고, 전류구동 IC 를 통하여 고정밀도로 구동 전류를 디스플레이 패널로 출력하고, 또한 그 구동 전류들에 감마 보정을 적용할 수 있는 전류구동 장치를 제공하도록 고안되어 있다.

본 발명에 따른 전류구동 장치는,

캐스케이드로 접속되는 복수의 전류구동 회로로서, 그 복수의 전류구동 회로 각각이 기준 저항을 포함하는 기준 전류 생성부를 구비하도록 구성되며, 그 복수의 전류구동 회로의 외부로부터 생성된 기준 전류가 기준 저항통하여 흐르도록 동작하며, 하나 이상의 내부 기준 전류가 하나 이상의 내부 기준 전류의 흐름에 응답하여 생성되는, 복수의 전류구동 회로; 및

외부 기준 전류를 복수의 전류구동 회로를 통하여 흐르게 하는 기준 전류원을 구비하며,

여기서 전류구동 회로는 하나 이상의 내부 기준 전류를 소망의 개수로 합산하여 소망의 개수의 내부 기준 전류를 디스플레이 패널의 디스플레이 소자로 출력하도록 동작될 수 있다.

또한, 전류구동 장치는 기준 전류 생성부가 복수의 전류 조정 저항을 더 포함하고, 기준 저항 양단에 생성된 기준 전압을 복수의 전류 조정 저항 각각의 양단에 인가하여 하나 이상의 내부 기준 전류를 생성하도록 동작하게 구성되어 있다.

상술한 전류구동 장치의 구성에 따르면, 단일 기준 전류를 복수의 전류구동 회로 각각에 포함되는 기준 저항을 통하여 흐르게 하여, 복수의 전류구동 회로의 기준 저항들을 통하여 흐르는 기준 전류의 크기의 편차를 제거한다.

본 발명의 디스플레이 패널의 전류구동 장치의 제 1 양태에 따르면, 복수의 전류구동 회로로부터 선택되며 고전위전원측에 배치되는 전류구동 회로의 기준 저항은 전압 조정 저항을 통하여 고전위전원에 접속되며, 복수의 전류구동 회로들로부터 선택되며 저전위전원측에 배치되는 전류구동 회로의 기준 저항은 기준전류원에 접속되어 있다.

본 발명의 디스플레이 패널의 전류구동 장치의 제 2 양태에 따르면, 복수의 전류구동 회로 각각은 고전위전원측의 기준 저항의 단자에 접속되는 전압 조정 회로를 구비하며, 그 복수의 전류 구동 회로는 복수의 전류구동 회로가 바이어스되는 경우, 그 복수의 전류구동 회로로부터 선택되며 고전위전원측에 배치되는 전류구동 회로의 전압 조정 회로만이 전압 강하를 가지며, 복수의 전류구동 회로의 나머지가 단락되도록 구성되어 있다.

본 발명의 디스플레이 패널의 전류구동 장치의 제 1 및 제 2 양태를 이용하면 기준 저항 양단의 기준 전압을 복수의 전류구동 회로로부터 선택되며 고전위전원에 가장 가까이에 배치되는 전류구동 회로에 포함되는 전류 조정 저항 양단에 확실하게 인가할 수 있어, 복수의 전류구동 회로에 포함되는 전류 조정 저항 양단의 전압 편차를 감소시킬 수 있다.

본 발명에 따른 전류구동 회로는,

기준 저항을 가지며, 전류구동 회로의 외부로부터 생성되는 기준 전류를 기준 저항을 통하여 흐르게 하고 하나 이상의 내부 기준 전류가 하나 이상의 내부 기준 전류의 흐름에 응답하여 생성되도록 동작하는 기준 전류 생성부를 포함하며,

여기서 전류구동 회로는 하나 이상의 내부 기준 전류를 소망의 개수로 합산하고 소망의 개수의 내부 기준 전류를 출력하도록 동작할 수 있다.

또한, 전류구동 회로는, 기준 전류 생성부가 복수의 전류 조정 저항을 더 구비하며, 기준 저항 양단에 생성되는 기준 전압을 그 복수의 전류 조정 저항 양단에 인가하여 복수의 내부 기준 전류를 생성하도록 동작되게 구성되어 있다.

상술한 전류구동 회로의 구성에 따르면, 전류구동 회로에 포함되는 전류 조정 저항의 저항값을 변경하여 구동 전류를 디스플레이 패널의 디스플레이 소자에 공급할 수 있어 입력 신호에 대한 구동 전류의 특성 (즉, 감마 특성) 에 의해 표시되는 구동 전류를 근사화할 수 있다.

본 발명에 따르면, 장치는,

제 1 및 제 2 단자;

그 제 1 및 제 2 단자 사이에 접속되어 기준 전류를 수신하는 제 1 저항; 및

그 기준 전류에 응답하여 제 1 전류를 생성하는 전류 생성 회로를 구비한다.

상술한 바와 같이 구성된 장치는, 전류 생성 회로가 제 2 저항, 제 1 저항의 일단의 전압에 응답하여 제 2 저항의 일단에 구동 전압을 인가하는 전압 인가 회로, 및 제 1 저항의 타단의 전압에 응답하여 제 2 저항의 타단을 구동하는 제 1 구동 회로를 구비하여 제 1 전류가 제 2 저항을 통하여 흐르도록 구성될 수도 있다.

상술한 바와 같이 구성된 장치는, 전류 생성 회로가 구동 전압이 인가된 일단을 가지는 제 3 저항, 및 제 1 저항의 타단의 전압에 응답하여 제 3 저항을 구동하는 제 2 구동회로를 더 구비하여 제 2 전류가 제 3 저항을 통하여 흐르도록 추가적으로 구성될 수도 있다.

상술한 바와 같이 구성된 장치는, 그 장치가 출력 단자; 활성화되는 경우, 제 1 전류를 출력 단자로 공급하는 제 1 스위치; 및 활성화되는 경우, 제 2 전류를 출력 단자로 공급하는 제 2 스위치를 더 구비하도록 추가적으로 구성될 수도 있다.

본 발명에 따라 구성된 장치는 상술한 본발명의 전류구동 장치 및 전류구동 회로의 설명부에 설명한 효과와 같은 유리한 효과를 제공한다.

먼저, 본 발명의 개요를 설명한다. 도 3 은 본 발명의 전류구동 장치와 본 발명의 전류구동 장치 (전류구동 IC 로 구성됨) 로 구성된 디스플레이 패널 사이의 기하학적 관계를 나타낸다. 도 3 에 나타낸 바와 같이, 본 발명에 따른 전류구동 IC (1 내지 4) 는 각각 기준저항 (Rr) 을 가지며, 이러한 기준 저항 (Rr) 은 직렬접속되며, 또한 저전위측에 배치되는 기준저항 (Rr) 들 중 하나는 외부 기준 전류원 (5) 에 접속되어 있다. 각 전류구동 IC (1 내지 4) 내의 2 개의 단자 (101, 102) 사이에 기준 저항 (Rr) 을 제공함에 의해, 외부 전류원 (IREF) 에 의해 제공되는 외부 기준전류를 기준 저항 (Rr) 을 통하여 흐르게 하여, 저항 (Rr) 양단에 전압강하 (VR) 를 발생시켜 디스플레이 장치의 발광 소자들로부터 방출된 광의 휘도를 균일하게 한다.

도면들에 나타내지는 않았지만, 액정 디스플레이 패널과 같은 디스플레이 패 널은, 액정 패널을 구동하기 위하여, 액정 패널의 주변에 배치되는 구동 장치들을 가진다. 이 경우, 구동 장치들은 구동 신호를 각 소스 라인들로 출력함으로서 소스 라인들을 구동하는 소스 드라이버 및 시분할 방식으로 복수의 소스 라인을 구동하도록 게이트 라인들을 활성화하는 게이트 드라이버이다.

본 발명의 전류구동 장치는 복수의 전류구동 IC (1 내지 4) 에 각각 포함되는 기준 저항 (Rr) 과 기준 전류원 (5) 이 캐스케이드로 접속되고, 각 저항 (Rr) 양단에 전압 강하 (VR) 를 생성하기 위하여 외부 기준전류 (IRef) 를 개별 저항 (Rr) 을 통하여 흐르게 하도록 구성되어 있다. 전압강하 (VR) 를 이용하여, 기준 전류원 (5) 에 의해 제공되는 기준 전류를 기준으로 하여 생성되는 균일한 전류량을 각 전류구동 IC (1 내지 4) 내에 흐르게 할 수 있다.

전류구동 IC (1 내지 4) 로 이루어지는 상술한 전류구동 장치를 이용하여, 전류구동 IC (1 내지 4) 로부터 매우 정확한 구동전류를 디스플레이 패널 (6) 로 출력하고, 또한 그 구동전류에 감마 보정을 적용할 수 있다.

먼저, 본 발명의 제 1 실시형태를 첨부된 도면들을 참조하여 설명한다.

도 4 는 제 1 실시형태에 따른 전류구동 IC 의 구성을 나타낸다. 도 4 를 참조하면, 본 발명의 전류구동 장치는 전류구동 IC (1 내지 4) 와 기준 전류원 (5) 이 고전위전원 (VDD) 과 저전위전원 GND 사이에 케스케이드로 접속되도록 구성되어 있다. 따라서, 개별 전류구동 IC (1 내지 4) 내에 포함되는 기준 저항 (Rr) 과 기준전류원 (5) 도 또한 외부 기준 전류 (IRef) 가 고전위전원 (VDD) 으로부터 개별 전류구동 IC (1 내지 4) 의 기준 저항 (Rr) 을 통하여 흐르도록 케스케 이드로 접속되어 있다.

도 5 는 전류구동 IC (1) 의 구성을 나타낸다. 도 5 를 참조하면, 전류구동 IC (1) 는 OP (operational) 앰프 (11, 12), 전류조정 저항 R, 및 기준 MOS 트랜지스터 (13, 14)(기준 전류 파트로 구성됨) 를 포함하며, 이들 모두는 전류 구동 IC 의 기준 전류 생성부를 구성한다. 기준 저항 (Rr) 은 고전위전원 (VDD) 를 복수의 전압으로 분할하도록 각 전류구동 IC (1 내지 4) 의 단자들 (101 및 102) 사이에 접속되어 있다(도 4 참조). OP 앰프 (11) 는 전압 폴로어로서 사용되며, 그 앰프의 비반전 입력 단자 (+) 를 통하여 기준 저항 (Rr) 의 고전위단에 나타나는 전압 V1 을 수신하고, 그 전압 V1 과 동일한 전압 V3 를 출력한다. 전압 V4 는 내부 기준 전류 I 가 OP 앰프 (11) 의 출력단으로부터 전류 조정 저항 R 을 통하여 흐르게 함으로써 생성된다.

OP 앰프 (12) 는 앰프의 반전 입력 단자 (-) 를 통하여 기준 저항 (Rr) 의 저전위단에 나타나는 전압 V2 를 수신하고, 그 전압 V2 를 전류 조정 저항 R 의 저전위단으로 출력한다. 따라서, 기준 저항 (Rr) 양단에 인가된 전압과 거의 동일한 전압을 전류 조정 저항 R 양단에 인가하여, 내부 기준 전류 I 가 기준 트랜지스터 (13, 14) 을 통하여 흐르게 할 수 있다.

OP 앰프 (11) 의 비반전 입력 단자 (+) 의 전압 V1 및 반전 입력 단자 (-) 의 전압 V3 는, OP 앰프가 근본적으로 2 개의 단자에서 가상 단락점을 가지므로 서로 동일하게 되고, 또한 OP 앰프 (12) 의 반전 입력 단자 (-) 의 전압 V2 와 비반전 입력 단자 (+) 의 전압 V4 도 동일한 이유로 서로 동일하게 된다.

따라서, 식 V1=V3 및 V2=V4 의 결과는 저항 (R, Rr) 양단의 전압을 서로 동일하게 되도록 하여, 이하의 식을 확립한다.

I = IRef ×(Rr/R)

상기 식은 외부 기준 전류 (IRef) 를 기준으로 하여 내부 기준 전류 I 를 각 전류구동 IC (1 내지 4) 내에 생성하도록 교시한다.

다시 도 5 를 참조하면, 외부 기준 전류 (IRef) 로부터의 내부 기준 전류 I 의 변위량인

I 는,

R 이 기준 저항 (Rr) 의 저항값과 전류 조정 저항 R 의 저항값 사이의 차이를 나타내고,

VoS 가 OP 앰프 (11, 12) 의 오프셋 전압들 사이의 차이를 나타냄을 가정하여 아래와 같이 계산되며,

여기서는, R = Rr 및 I = IRef 인 식을 가정한다.

I = 10㎂, R = 200 ㏀,

R = 1 ㏀, 및

VoS = 5mV 로 가정하면,

I = 0.06㎂ 결과는 외부 기준 전류 (IRef) 로부터의 내부 기준 전류 I 의 변위가 외부 기준 전류 (IRef) 의 0.6% 가 됨을 의미한다.

그러나, 외부 기준 전류 (IRef) 로부터의 내부 기준 전류 I 의 변위는 전류구동 IC 가 전류구동 장치 내부에 배치되는 것과 상관없이 동일하게 되므로, 외부 기준 전류 (IRef) 로부터 전류구동 IC (1 내지 4) 내부에 생성되는 내부 기준 전류 I 의 변위 정도를 대략 동일하게 할 수 있다.

한편, 일본 공개특허공보 제 13(2001)-42827호 를 예시하는 도 1 을 참조하면, 전류구동 장치는, 각각 케스케이드로 접속되는 전류 미러 (전류 미러 비율 : 1) 회로들을 포함하는 복수의 전류구동 IC (1 내지 4) 가 케스케이드로 접속되므로, 외부 기준 전류 (IRef) 로부터, 기준 전류원 (IREF) 로부터 가장 멀리 배치되는 전류구동 IC4 내에 생성되는 내부 기준 전류 I 의 변위 I4 는 가장 크게 된다.

즉,

I1 <

I2 <

I3 <

I4 결과의 관계는, 외부 기준 전류 (IRef) 로부터, 기준 전류원 (IREF) 로부터 가장 멀리 배치되는 전류구동 IC 내에 생성되는 내부 기준 전류 I 의 변위가 전류 구동 IC 의 개수에 비례하여 더욱 더 크게 됨을 의미한다.

다시 도 5 를 참조하면, 각 OP 앰프 (11, 12) 에 주지의 오프셋 삭제 회로를 부가하는 경우, 식 2 에 의해 나타내는

Vos 는 거의 0 이 되며, 식 2 에 의해 나타내는

I 를 추가적으로 감소시킬 수 있다.

또한, 식 2 로부터 알 수 있는 바와 같이, 각 OP 앰프 (11,12) 에 오프셋 삭제 회로를 부가하면 도 5 에 나타낸 전압 강하 (VR) 이 외부 기준 전류 (IRef) 로부터의 내부 기준 전류 I 의 변위

I 에 영향을 주는 것을 방지할 수 있다. 이는 저항 (Rr) 의 저항값을 감소시켜, 전압 강하 (VR) 을 감소시킬 수 있다.

즉, 도 5 에 나타낸 각 OP 앰프 (11, 12) 에 오프셋 삭제 회로를 부가하여 저항 (Rr) 양단의 전압 강하 (VR) 를 감소시켜, 케스케이드로 접속될 전류구동 IC 들의 개수를 더 크게 할 수 있다.

제 1 실시형태의 전류구동 장치는 도 4 에 나타내며 각 전류구동 IC (1 내지 4) 에 포함되는 OP 앰프 (11, 12) 가 고전위전원 (VDD) 를 동작전원으로 가지며, 도 4 에 나타낸 각 전류구동 IC (1 내지 4) 에 도 5 에 나타낸 전류구동 IC 의 구성을 적용하도록 구성되어 있다. 이 경우, 도 4 에 나타낸 전류구동 IC4 의 전압 V1 은 고전위전원 (VDD) 와 동일하게 된다.

도 4 의 전류 구동 IC4 의 OP 앰프 (11) 의 동작 전위전원은 고전위전원 (VDD) 이며, OP 앰프 (11) 의 입력 단자에 나타나는 전압 V1 은 (VDD) 와 동일하다. 따라서, 식 V3 (OP 앰프(11) 의 출력 단자에 나타나는 전압) = V1 = VDD 는 이상적인 결과가 된다. 그러나, 실제로는, 소정의 전류를 OP 앰프 (11) 의 출력 트랜지스터를 통하여 흐르게 함으로써 전류를 전류 조정 저항 R 에 공급하므로, 전압 강하가 출력 트랜지스터 양단에 생성되어, V3 < VDD = V1 의 관계를 확립하게 한다. 따라서, 식 I = IRef 는 발생하지 않는다. 그러나, OP 앰프 (11) 의 출력 레지스터가 높은 구동 능력을 가진 전력 트랜지스터에 의해 구현되는 경우, 전력 트랜지스터 양단의 전압 강하는 매우 작게 될 수 있고, 잠재적으로 V3 ≒ VDD = V1 의 관계를 확립할 수 있다. 이 경우, OP 앰프 (11) 의 출력 트랜지스터는 크기가 매우 크게 되며, 다량의 전류를 소비한다.

상술한 문제점을 해결하기 위하여, 저항을 문자 "A" 로 표시되는 위치에 배치 즉, 저항을 고전위전원 (VDD) 과 전류구동 IC4 의 입력 단자 사이에 접속한다. 이 경우, 저항 A 양단의 전압 강하는 예를 들어 약 500mV 인 것이 바람직하므로, 50 ㏀ 내지 100 ㏀ 의 저항값을 가지며 전류구동 IC4 에 포함되는 저항 A 는 고전위전원에 직렬접속되므로, V1 < VDD, V1 = V3 < VDD 및 I = IRef 의 관계를 확립할 수 있다.

따라서, 도 4 에 나타낸 각 전류구동 IC (1 내지 4) 내부의 OP 앰프 (11) 가 고전위전원 (VDD) 를 동작전원으로서 사용하는 경우에도, 문자 "A" 로 표시된 위치에 적절한 저항값을 가지는 저항을 배치하면 OP 앰프 (11) 가 그 2 개의 입력 단자에서 가상 단락점을 가지게 되어, 각 전류구동 IC (1 내지 4) 가 식 I = IRef 로 표시되는 내부 기준 전류 I 를 생성할 수 있다.

본 발명의 제 2 실시형태를 첨부된 도면들을 참조하여 설명한다.

제 1 실시형태에 있어서 문자 "A" 로 표시하여 도 4 에 나타낸 위치에 외부 저항을 배치하지 않은 경우, 전압강하 조정 회로 (7) 들을 전류구동 IC (1 내지 4) 내에 문자 "B" 로 표시된 위치들에 배치할 필요가 있다. 도 6 은 전압강하 조정 회로 (7) 의 구성을 나타낸다. 전압강하 조정 회로 (7) 는 제 1 의 P 채널 MOS 트랜지스터 (71), 정전류원 (72), 인버터 (73), 제 2 의 P 채널 MOS 트랜지스터 (74), 제 3 의 P 채널 MOS 트랜지스터 (75), 및 강압용 저항 Rv(또는 감압 저항)를 포함하며, 여기서 제 1 의 P 채널 MOS 트랜지스터 (71) 와 정전류원 (72) 은 고전위전원 (VDD) 와 저전위전원 GND 사이에 케스케이드로 접속되어 있다. 제 2 의 P 채널 MOS 트랜지스터 (74) 는 제 1 의 P 채널 MOS 트랜지스터 (71) 의 게이트와 강압용 입력 단자 VIN 에 접속된 소스, 및 강압용 출력 단자 VOUT 에 접속된 드레인, 및 인버터 (73) 를 통하여 제 1 의 P 채널 MOS 트랜지스터 (71) 의 드레인에 접속되는 게이트를 가진다. 제 3 의 P 채널 MOS 트랜지스터 (75) 는 고전위전원 (VDD) 에 접속된 게이트를 가진다. 강압용 저항 Rv 는 강압용 입력 단자 VIN 와 강압용 출력 단자 VOUT 사이에 접속되어 있다.

이하, 전압강하 조정 회로 (7) 가 어떻게 동작하는 지를 설명한다.

VIN 단자에서 나타나는 전압이 VDD (=10V) 와 동일하며 VOUT 단자에서 나타나는 전압이 (VDD-2V) 와 동일하다고 가정하면, 케스케이드로 접속된 전류구동 IC (1 내지 4) 중 전류구동 IC4 는, N 채널 MOS 트랜지스터 (75) 가 턴 온되지 않고, P 채널 MOS 트랜지스터 (71) 도 또한 턴 온되지 않는 경우, P 채널 MOS 트랜지스터 (73) 의 입력 단자를 논리 로우 L (0V) 로, P 채널 MOS 트랜지스터 (74) 의 게이트를 논리 하이 H (VDD) 로 하도록 동작한다. 따라서, P 채널 MOS 트랜지스터 (74) 도 또한 턴 온되지 않는다.

즉, 전류 구동 IC4 내의 어떤 트랜지스터가 턴 온되지 않을 수 있으므로, 전류가 저항 Rv 를 통과하여 VIN 단자 및 VOUT 단자 양단에 Rv ×I 의 전압 강하를 발생시킨다.

전류구동 IC3 에 대하여, VIN 단자의 전압이 (VDD-2V) 와 동일하고, VOUT 단자의 전압이 (VDD-4V) 와 동일하므로, P 채널 MOS 트랜지스터 (71)는 턴 온되고, P 채널 MOS 트랜지스터 (74) 도 또한 턴 온된다. 따라서, P 채널 MOS 트랜지스터 (74) 의 온 (on) 저항을 낮게 하면 전류가 P 채널 MOS 트랜지스터 (74) 를 통하여 흐르므로, VIN 단자 및 VOUT 단자 양단의 전압 강하가 매우 작게 된다.

N 채널 MOS 트랜지스터 (75) 는 약하게 턴 온된다. 전류구동 IC3 로부터 전류구동 IC2 및 IC1 까지 살펴보면, 단자 VIN 에 나타나는 전압은 (VDD-6V) 와 동일하며, 단자 VOUT 에 나타나는 전압은 (VDD-8V) 와 동일하게 되므로, P 채널 MOS 트랜지스터 (71) 와 N 채널 MOS 트랜지스터 (75) 가 강하게 턴 온된다.

이 경우, P 채널 MOS 트랜지스터 (74) 가 또한 턴 온 되더라도, 단자 VIN 에서 나타나는 전압은 낮게 되기 때문에, P 채널 MOS 트랜지스터 (74) 는 약하게 턴 온된다. 즉, 전류 I 가 주로 N 채널 MOS 트랜지스터 (75) 를 통과하게 되어, 전류 구동 IC (3) 의 경우와 같이, 각 전류구동 IC (1, 2) 의 전압강하 조정회로 (7) 양단의 전압 강하를, 매우 작게 한다.

도 7a 는 도 6 의 전압강하 조정회로의 전압 특성을 나타내는 곡선 즉, VIN 단자와 VOUT 단자 사이의 전압과 VIN 단자에서 나타나는 전압 사이의 관계이다. 도 7b 에 나타낸 바와 같이, 도 7a 에 나타낸 특성들은 전류원 (IREF) 에 전압 강하 조정회로 (7) 의 VOUT 단자를 접속하고 그 조정회로의 VIN 단자에 0 과 10V 사이의 전압을 인가함으로써 획득된다. 도 7b 를 참조하면, 도 4 의 섹션 B 에 도 6 의 전압 조정 회로 (7) 를 배치 (즉, 전압강하 조정회로 (7) 를 인접한 전류구동 IC 에 직렬접속) 하면 고전위전원 (VDD) 에 가장 가까이에 위치하는 전류구동 IC (4) 의 섹션 B 양단에만 전압 강하가 발생함을 알 수 있다.

즉, 도 7a 에 나타낸 파형은, VDD = 10V 및 전압강하 Vr = 2V 라고 가정하고, 전압 강하가 전류 구동 IC (1 내지 4) 의 저항 (Rr) 양단에 존재하는 경우, 전압 강하 (Vr) 은 전류구동 IC4 의 전압 강하 조정회로 (7) 양단에서만 관찰되고, 나머지 전류구동 IC 의 전압 강하 조정회로 (7) 양단의 전압 강하는 대략 0 이 된다. 따라서, 전류 I = IREF 를 개별 전류구동 IC (1 내지 4) 내부에 공급할 수 있다.

이하, 본 발명의 제 3 실시형태를 설명한다.

도 8 은 제 3 실시형태의 전류구동 IC (8) 내의 복수의 전류원의 구성을 나타낸다. 이 경우, 각각 제 3 실시형태의 전류구동 IC 의 구성을 가지는 전류구동 IC (도 4 에 나타낸 구성과 동일한 구성을 가짐) 는 제 3 실시형태의 전류구동 장치를 구성한다. 전류구동 IC (8) 는 기준 저항 (Rr), OP 앰프 (11 내지 19), 전류 조정 저항 (R1 내지 R8), 기준 MOS 트랜지스터 (131 내지 138 및 141 내지 148)(트랜지스터들 (131 및 141) 과 같은 트랜지스터의 각 세트는 기준 전류 파트를 구성함)를 구비하며, 이들 모두는 전류구동 IC 에서 기준 전류 생성부를 구성한다. 기준 저항 (Rr) 은 고전위전원 (VDD) 을 복수의 전압으로 분할하도록 각 전류구동 IC 의 단자들 (101 및 102) 사이에 접속되어 있다. OP 앰프 (11) 는 전압 폴로어로서 사용되며, 고전위전원측의 기준 저항 (Rr) 의 일단에 나타나는 전압 V1 을 그 비반전 단자 (+) 에 입력에 입력하여 그 전압 V1 에 동일한 전압 V3 으로 출력하게 한다.

또한, 전류 조정 저항 (R1 내지 R8) 을 제공하여 OP 앰프 (11) 로 부터의 출력 전류 (I1 내지 I8) 를 각각 기준 MOS 트랜지스터 (131 내지 138) 를 통하여 흐르게 한다. OP 앰프 (12 내지 19) 는 저전위전원 GND 측의 기준 저항 (Rr) 의 타단에 나타나는 전압 V2 를 각 OP 앰프 (12 내지 19) 의 반전 단자 (-) 에 입력하 고, 전압 V2 와 대략 동일한 전압을 각 OP 앰프 (12 내지 19) 의 비반전 단자 (+) 에 전압 V4 로서 출력하도록 동작한다. 전압 V3 과 V4 사이의 차 전압을 각 전류 조정 저항 (R1 내지 R8) 양단에 인가하여 전류 (I1 내지 I8) 가 기준 MOS 트랜지스터 (131 내지 138 및 141 내지 148)(트랜지스터들 (131 및 141) 과 같은, 트랜지스터들의 각 세트는 기준 전류 파트를 구성함) 를 통하여 흐르게 한다.

즉, 전술한 제 2 실시형태에 사용하며 도 5 에 나타낸 전류구동 IC 내의 복수의 회로들을 이 실시형태의 전류구동 IC (8) 에 제공한 후 (더 상세하게는, 전류 조정 저항의 복수의 세트, 하측의 OP 앰프 및 2 개의 직렬접속된 기준 MOS 트랜지스터를 이 실시형태의 전류구동 IC (8) 에 제공함), 전류 조정 저항 (R1 내지 R8) 을 통하여 흐르는 전류 (I1 내지 I8) 을 조정하기 위하여 그 전류 조정 저항 (R1 내지 R8) 을 조정함으로써, 전류구동 IC (8) 가 거기에 제공되는 복수의 전류원을 가질 수 있게 된다.

또한, 제 3 실시형태에 있어서, 50 ㏀ 내지 100 ㏀ 의 저항값을 가지는 저항은, 도 4 의 섹션 A 에 대응하여, 제 3 실시형태의 전류구동 장치의 섹션에 배치되며, 관계 V1 < VDD 를 확립하도록 고전위전원에 직렬접속되어 있다. 따라서, 제 3 실시형태의 전류구동 IC (8) 에서도, 식 V1 = V3 즉, I = IRef 이 도 5 에 나타낸 실시형태의 경우와 같이 제 3 실시형태의 회로에 대하여 이용가능하므로, 전류구동 IC (8) 내의 OP 앰프 (11) 에 대한 전위전원이 고전위전원 (VDD) 인 경우에도, 도 4 의 섹션 A 에 대응하여, 제 3 실시형태의 전류구동 장치의 섹션에 적절한 저항값을 가지는 저항을 배치하면, OP 앰프 (11) 를 정상적으로 동작시키고 식 I = IRef 로 표시되는 전류 I 를 제 3 실시형태의 전류구동 장치의 전류구동 IC 내부에 공급할 수 있다.

선택적으로, 도 4 의 섹션 B 에 대응하여, 제 3 실시형태의 전류구동 장치의 섹션에 배치하면, 도 6 에 나타내며 인접한 전류구동 IC 에 직렬접속되는 전압강하 조정회로 (7) 는 고전위전원 (VDD) 단자에 가장 가까이에 배치되는, 제 3 실시형태의 전류 구동 장치의 대응하는 섹션 양단에만 전압 강하를 발생시킬 수 있다.

이하, 본 발명의 제 4 실시형태를 설명한다.

제 4 실시형태의 전류구동 IC (8) 는 도 8 에 나타낸 구성과 동일한 구성을 가지며, 전류구동 IC (8) 만이 제 4 실시형태의 전류구동 장치를 구성한다. 제 4 실시형태의 전류구동 IC (8) 는 기준 저항 (Rr), OP 앰프 (11 내지 19), 전류 조정 저항 (R1 내지 R8), 기준 MOS 트랜지스터 (131 내지 138 및 141 내지 148)를 구비하며, 이들 모두는 기준 전류 생성부를 구성한다. 기준 저항 (Rr) 은 고전위전원 (VDD) 와 저전위전원 GND 사이에 접속되어 있다. 이 경우에도 도시되어 있지 않지만, 강압용 저항을 고전위전원 (VDD) 와 고전위전원 (VDD) 측의 단자 (101) 사이에 삽입한다. OP 앰프 (11) 는 전압 폴로어로서 사용되며, 고전위전원측의 기준 저항 (Rr) 의 일단에 나타나는 전압 V1 을 비반전 단자 (+) 에 입력한 후 그 전압 V1 과 동일한 전압 V3 로서 출력할 수 있다.

또한, OP 앰프 (11) 로부터의 출력 전류 (I1 내지 I8) 가 각각 기준 MOS 트랜지스터 (131 내지 138) 를 통하여 흐르도록 전류 조정 저항 (R1 내지 R8) 을 제공한다. OP 앰프 (12 내지 19) 는 저전위전원 GND 측의 기준 저항 (Rr) 의 타 단에 나타나는 전압 V2 를 OP 앰프 (12 내지 19) 각각의 반전 단자 (-) 에 입력하고, 전압 V2 에 대략 동일한 전압을 전압 V4 으로서 OP 앰프 (12 내지 19) 각각의 비반전 단자 (+) 로 출력하도록 동작한다. 전압들 (V3 및 V4) 사이의 차 전압을 전류 조정 저항 (R1 내지 R8) 각각의 양단에 인가하여 전류 (I1 내지 I8) 가 기준 MOS 트랜지스터 (131 내지 138 및 141 내지 148) 를 통하여 흐르게 한다.

제 3 실시형태의 전류구동 IC (8) 는 복수의 전류원을 도 4 의 설명부에 설명된 전류 구동 IC (1 내지 4) 와 같은 복수의 전류 구동 IC 각각에 제공하도록 구성되어 있지만, 단일 전류구동 IC (8) 는 제 4 실시형태의 디스플레이 패널을 가지는 컴팩트한 셀룰라 폰에 포함되어 있다.

즉, 컴팩트한 디스플레이 패널을 가지는 디스플레이 장치에 전류구동 IC 를 적용하는 것을 고려하면, 전류구동 IC 와 디스플레이 패널 사이의 전기적 접속을 제공하는 드라이버 데이터 라인의 개수가 작으므로, 통상적으로는 디스플레이 패널을 구동하기 위한 전류구동 IC 로서 하나의 칩만을 디스플레이 장치에 포함한다.

따라서, 복수의 전류구동 IC 대신에, 단일 전류구동 IC 를 디스플레이 패널을 가지는 디스플레이 장치에 포함하는 경우에도, 단일 전류구동 IC 는 이 실시형태에 나타낸 바와 같이 거기에 제공되는 복수의 전류원을 가질 수 있다.

상술한 제 4 실시형태의 변형예를 도 9 를 참조하여 설명한다. 도 8 의 전류구동 IC 는 OP 앰프 (12 내지 19) 각각의 출력 단자를 전류 조정 저항 (R1 내지 R8) 측에 배치되는 각 기준 MOS 트랜지스터 (131 내지 138) 의 게이트 단자에 접속하도록 구성되어 있다. 도 9 의 전류구동 IC (58) 은 OP 앰프 (12 내지 19) 각각의 출력 단자를 접지 GND 측에 배치되는 기준 MOS 트랜지스터 (161 내지 168) 각각의 게이트 단자에 접속하도록 구성되어 있다.

단일 전류구동 IC 가 컴팩트한 디스플레이 패널을 가지는 셀룰라 폰에 포함되는 경우, 도 9 에 나타낸 회로라도 정전류전원 회로를 구성할 수 있다.

즉, 복수의 전류구동 IC (1 내지 4) 를 다른 실시형태들에 나타낸 바와 같이 접속하는 경우, 개별 전류구동 IC (1 내지 4) 의 단자 (101) 에 나타나는 전압 V3 과 단자 (102) 에 나타나는 전압 V4 는 서로 다르게 되므로, 도 9 에 나타낸 전류구동 IC 를 다른 실시형태들에 사용할 수 없게 된다.

예를 들어, 고전위전원 (VDD) 부근에 위치되는 전류구동 IC (4) 가 배치되는 위치에 도 9 의 전류 구동 IC 를 배치하는 경우, 단자 (102) 에 나타나는 전압 V4 는 (VDD-3V) 내지 (VDD-2V) 의 전압과 동일하게 되므로, 도 9 에 나타낸 관련 회로 (즉, 전류 조정 저항의 복수의 세트, 하측 OP 앰프, 및 2 개의 직렬접속된 기준 MOS 트랜지스터 중 하나) 를, 도 11 의 구동부 (X 및 Y)(후술함) 각각에 접속하면, 구동부들에 의해 공유되는 출력 단자 OUT 에서 나타나는 전위가 이동하는 전압 범위를 더 좁게 할 수 있다.

이는 전류 미러 회로의 제 2 MOS 트랜지스터의 게이트 전압이 (VDD-3V) 내지 (VDD-2V) 의 전압 V4 와 동일하게 되기 때문이다.

따라서, 단일 전류구동 IC 가 디스플레이 장치에 포함되는 경우에도, 단자 (102) 에 나타나는 전압 V4 를 가능한한 낮은 레벨로 설정하면 단자 OUT 의 전위가 제한된 전압 범위에 걸쳐 이동하는 것을 방지할 수 있다.

이하, 본 발명의 제 5 실시형태를 설명한다.

도 10 은 제 5 실시형태에 따른 전류구동 회로의 구성을 나타낸다. 전류구동 회로 (9) 는 복수의 정전류 (I1 내지 I8) 를 전류구동 IC 내부로 흐르게 하는 전류구동 IC (8) 를 사용함으로써 실현되며, 이는 전술한 제 3 실시형태의 설명부에 설명되어 있다. 또한, 예를 들어 도 8 의 전류구동 IC 와 도 10 의 전류구동 회로의 결합으로 구성되는 전류구동 IC 를 도 11 에 나타낸다. 도시하지는 않았지만, 전류구동 IC 를 도 9 의 전류구동 IC 와 도 10 의 전류구동 회로의 결합으로 구성할 수도 있다.

도 10 에 나타낸 바와 같이, 전류 구동 회로 (9) 는 복수의 전류구동부를 가지는 전류 구동부를 구성하며, 여기서 적색 (R), 녹색 (G), 및 청색 (B) 을 256 (8 비트) 개의 계조 레벨로 나타내며, 정전류 (I1 내지 I8) 를 도 8 의 전술한 전류구동 IC 의 설명부에서 설명한 방식과 동일한 방식으로 복수의 전류원에 의해 생성한다.

즉, 전류 구동 회로 (9) 는 전류 출력 단자 OUT, 전류원 (I1 내지 I8), 및 전류 출력 단자 (OUT) 와 전류원 (I1 내지 I8) 사이에 병렬로 접속되는 선택 스위치 (SW1 내지 SW255) 를 구비한다. 이 경우에, 예를 들어, 도 10 에 나타낸 바와 같이, 전류원 I1 들의 세트는 전류 구동부 Q 를 구성하고, 전류원 I8 들의 세트는 전류구동 IC 의 전류 구동부 R 를 구성한다.

이 경우, 도 11 의 전류 구동부 (X 및 Y) 는 도 10 의 전류 구동부 (Q 및 R) 에 대응한다. 전류 (I1 내지 I8) 는 8 개의 2 진 웨이트의 정전류와 다르게 된 다.

즉, 8 개의 2 진 웨이트의 정전류를 전류 구동 회로에 사용하는 경우, 128 : 64 : 32 : 16 : 8 : 4 : 2 : 1 의 스케일링 비율을 달성하기 위하여 서로에 대하여 2 의 인자 만큼 스케일링된 전류를 공급하는데 8 개의 전류원을 사용한다. 이러한 전류원들을 스위치들을 이용하여 선택하여 1 내지 255 개의 전류 레벨 (도 2 에서 n 이 8 과 동일한 경우, 255 개의 풀 스케일 해상도의 전류구동 회로에 의해 공급되는 전류 레벨에 대응) 을 획득한다.

그러나, 본 발명에서는, 정전류원 (I1 내지 I8) 각각을 통하여 흐르는 전류가 1 LSB (1 계조 레벨) 를 나타내며, 또한 정전류원 (I1 내지 I8) 의 전류 레벨들은 I LSB 에 대응하는 전류 레벨 또는 계조 레벨을 변경하도록 적절히 서로 다르게 설정될 수 있다. 예를 들어, 전류 I1 은 1 내지 32 LSB 의 범위에서 1 LSB 를 나타내며, 전류 I2 는 33 내지 64 LSB 의 범위에서 1 LSB 를 나타내며, 마찬가지로, 전류 I8 은 216 내지 255 LSB 의 범위에서 1 LSB 를 나타낸다(도 10 참조).

정전류원 (I1 내지 I8) 에 의해 제공되는 전류 레벨들을 조정하여 구동 전류와 입력 신호 사이의 관계 즉, 후술할 감마 곡선을 생성할 수 있다.

도 10 의 전류구동 회로가, 전류구동 회로의 전류원에 의해 단자 OUT 를 통하여 싱크되는 전류가 단조증가하는 경우, 전류구동 회로에 의해 싱크되는 전류의 크기에 있어서의 단조증가는, 스위치 (SW1 내지 SW255) 를 순차적으로 턴 온시켜 구동 전류를 단조증가시키므로 유지된다.

도 12 는 전류구동 회로의 스위치 (SW1 내지 SW255) 의 구성을 나타낸다. 전류원 (I1 내지 I8) 이 1 내지 255 LSB (즉, 8 비트 해상도) 를 나타내는 전류들을 싱크시키므로, 스위치 (SW1 내지 SW255) 는 도 12 에 나타낸 바와 같이 구성된다. 즉, 개별 스위치 (SW1 내지 SW255) 의 8 개의 MOS 스위치 각각이 연관된 단자들에 적절하게 접속되는 드레인 및 소스를 가지도록 구성되는 경우, 스위치 (SW1 내지 S\255) 를 하나씩 턴 온시켜 싱크 전류를 단조증가시킨다.

구동 전류가 단조증가하는 경우, 정전류원 (I1 내지 I8) 에 의해 싱크되는 전류가 서로 다르게 웨이팅되므로, 구동 전류와 입력 신호 사이의 관계는 도 13 에 나타낸 바와 같은 감마 곡선을 나타내는 연속선 그래프가 된다.

도 10 의 정전류 (I1 내지 I8) 의 크기를 조정 즉, 도 8 의 전류 조정 저항 (R1 내지 R8) 의 저항값을 조정함으로써, 연속선 그래프를 감마 곡선 (

= 2.2) 에 거의 동일하게 할 수 있다. 따라서, 도 10 의 전류구동 회로는 구동 회로에 감마 보정을 적용할 수 있다.

또한, 도 12 의 정전류원 (I1 내지 I8) 각각에 의해 커버되는 디지털 신호들의 세트에 대응하는 세그먼트 폭 (동일한 폭을 도 13 에 나타냄) 을 조정하여 디지털 신호에 대한 구동 전류의 특성을 감마 곡선 (

= 2.2) 에 근사화할 수 있다.

즉, 도 13 을 참조하면, 예를 들어, 구동 전류가 큰, 세그먼트 (I8) 의 연속선 그래프의 선형성은 감마 곡선 (

= 2.2) 에 근사화하도록 디지털 신호에 대한 구동 전류의 특성을 조정하는 소망의 동작에도 불구하고 구별된다. 그 후, 정 전류원 (I8) 에 의해 커버되는 디지털 신호들의 세트에 대응하는 216 내지 255 LSB 의 범위를 예를 들어 232 내지 255 LSB 의 범위로 감소시킨다. 이 경우에는, 정전류원에 의해 싱크된 전류의 크기가 1 LSB 에 대응하므로, 정전류원 (I1) 에 의해 커버되는 디지털 신호들의 세트에 대응하는 1 내지 32 LSB 의 범위가 예를 들어 1 내지 48 LSB 의 범위로 증가함을 고려해야 한다.

상술한 조정에 부가하여, 도 10 의 정전류원 (I1 내지 I8) 의 전류 레벨 즉, 연속선 그래프의 감마값을 도 8 의 저항 (R1 내지 R8) 의 저항값을 조정함으로써 조정할 수도 있다.

이하, 본 발명의 제 6 실시형태를 설명한다.

도 14 는 제 6 실시형태에 따른, 디지털 신호로 표시되는 3 원색 R, G, 및 B 중 어느 하나를 디스플레이할 것인지에 따라 변화하는 구동 전류를 생성하기 위한 전류구동 IC (21) 의 구성을 나타낸다. 전류구동 IC (21) 는 제 1 컬러 스위치 (SWB1, SWG1, SWR1) 및 제 2 컬러 스위치 (SWB2, SWG2, SWR2), OP 앰프 (11, 12), 기준 MOS 트랜지스터 (13, 14), 및 전류 조정 저항 (RB, RG, RR) 을 구비하며, 이들 모두는 전류구동 IC 의 기준 전류 생성부를 구성한다. 제 1 컬러 스위치 (SWB1, SWG1, SWR1) 및 제 2 컬러 스위치 (SWB2, SWG2, SWR2) 는 디스플레이 소자들에 공급될 전류 레벨 및 전류구동 IC 에 적용될 감마 특성에 응답하여 기준 전류의 크기를 선택하는데 사용한다. 제 2 컬러 스위치 (SWB2, SWG2, SWR2) 는 OP 앰프 (11) 의 출력 단자와 전류 조정 저항 (RB, RG, RR) 사이에 각각 배치되어 있다. 이 저항들은 OP 앰프 (12) 의 부하 MOS 트랜지스터 (13) 에 접속되어 있 다.

도 8 의 내부 전류원 (I1 내지 I8) 중 하나에 대응하도록 도 14 의 전류 구동 IC (21) 를 나타낸다. 이 경우에 있어서, 디스플레이 패널의 R, G, B 광방출 소자에 대응하는 구동 전류의 레벨 및 감마 특성이 서로 다른 경우 즉, 전술한 제 5 실시형태의 디지털 입력 신호에 대응하도록 복수의 구동 전류를 생성해야 하는 경우에 적합한 전류원으로서 전류구동 IC (21) 를 제공한다.

전류구동 IC (21) 는, 디스플레이 패널로부터 R (적색) 광을 방출하는 광방출 소자를 전류 구동하는 경우, 스위치 SWR1, SWR2 만을 턴 온 시켜 전류 IR 이 내부 전류원의 저항 RR 을 통과하게 한다.

디스플레이 패널로부터 G (녹색) 광을 방출하는 광방출 소자를 전류구동하는 경우에는, 스위치 SWG1, SWG2 만을 턴 온 시켜 전류 IG 가 내부 전류원의 저항 RG 를 통과하게 한다.

디스플레이 패널로부터 B (청색) 광을 방출하는 광방출 소자를 전류 구동하는 경우에는, 스위치 SWB1, SWB2 만을 턴 온 시켜 전류 IB 가 내부 전류원의 저항 RB 를 통과하게 한다.

상술한 바와 같이, 전류구동 IC (21) 의 스위치들을 스위칭하면 컬러 R, G, 및 B 중 하나를 나타내는 입력 디지털 신호에 응답하여 구동 전류의 레벨을 변경시킬 수 있다.

제 6 실시형태의 회로 구성과 전술한 제 5 실시형태의 회로 구성 사이의 차이는, 제 6 실시형태의 회로가 제 5 실시형태의 회로에 더하여 6 개의 스위치와 저 항 (RR, RG, RB) 를 구비한다는 점에서 명백하게 된다. 제 6 실시형태의 전류구동 회로는 도 10 에 나타낸 전류구동 회로 (9) 와 완전히 동일하게 된다. 따라서, 회로 구성 및 칩 면적을 약간 변경하기만 하면 컬러 R, B, G 중 하나에 대응하는 디지털 신호에 응답하여 디스플레이 패널을 구동하는 전류구동 IC 를 제공할 수 있다.

상술한 바와 같이, 본 발명에 따른 디스플레이 장치의 전류구동 장치는 외부 기준 전류원과, 그 외부 기준 전류원에 의해 생성되는 외부 기준 전류를 기준 레지스터를 통하여 흐르게 하여 그 기준 레지스터 양단에 전압 강하를 생기게 하여 광 방출 소자에 의해 방출되는 광의 세기를 균일화하도록 각 전류구동 IC 내의 2 개의 단자 사이에 제공되는 기준 저항을 구비한다. 이 경우, 상술한 바와 같이 구성된 복수의 전류구동 IC 의 기준 저항 및 외부 전류원을 케스케이드로 접속한다. 따라서, 본 발명에 따른 전류구동 장치는 고정밀도로 디스플레이 패널로 구동 전류를 출력하고 또한 그 구동 전류에 감마 보정을 적용할 수 있어, 시장에서 본 발명의 디스플레이 패널의 전류구동 장치를 다른 전류구동 장치와 차별화할 수 있다.

당업자는 본 발명을 상기 실시형태들 및 설명으로 제한하지 않고, 첨부된 청구항의 범위 및 사상을 벗어남 없이 변화 또는 변경할 수도 있음을 알 수 있다.

예를 들어, 도 11 에서, 출력 단자를 통하여 구동 전류를 싱크하도록 동작하는 전류구동 IC (10) 를 실시형태들로 나타내었지만, 도 15 에 나타내며 출력 단자를 통하여 구동 전류를 소오싱하도록 동작하는 전류구동 IC (60) 를 본 발명에 사용할 수 있다. 전류구동 IC (60) 는 전류구동 IC (10) 의 OP 앰프의 반전 단자 및 비반전 단자를 서로 교환하고, 전류구동 IC (10) 의 N 채널 기준 MOS 트랜지스터를 P 채널 기준 MOS 트랜지스터로 대체하도록 구성되어 있다. 또한, 구동전류를 외부로 소오싱하는 전류구동 장치에 있어서, 복수의 전류구동 IC (60) 는 케스케이드로 접속되며, 외부 기준 전류원 (IREF) 를 고전위전원 (VDD) 와 그 고전위전원에 가장 가까이에 배치되는 전류구동 IC (60) 사이에 삽입한다.

이상 설명한 바와 같이, 본 발명에 따른 디스플레이 패널의 전류구동장치 및 전류구동방법은 외부 기준 전류원과, 그 외부 기준 전류원에 의해 생성되는 외부 기준 전류를 기준 레지스터를 통하여 흐르게 하여 그 기준 레지스터 양단에 전압 강하를 생기게 함으로써 광 방출 소자에 의해 방출되는 광의 세기를 균일화하도록 각 전류구동 IC 내의 2 개의 단자 사이에 제공되는 기준 저항을 구비하여, 복수의 전류구동 IC 의 기준 저항과 외부 전류원을 케스케이드로 접속하므로, 고정밀도로 디스플레이 패널로 구동 전류를 출력하고 또한 그 구동 전류에 감마 보정을 적용할 수 있어, 시장에서 본 발명의 디스플레이 패널의 전류구동 장치를 다른 전류구동 장치와 차별화할 수 있다.

Claims

기준 저항, 및 상기 기준 저항에 기초하여 생성된 전압에 응답하여 하나 이상의 내부 기준 전류를 생성하는 기준 전류 생성 회로를 각각 포함하는 복수의 전류 구동 회로; 및

전류원을 구비하며,

상기 전류원을 통하여 흐르는 전류는 상기 복수의 전류 구동 회로 각각의 기준 저항을 통하여 흐르는 전류와 실질적으로 동일하고, 상기 복수의 전류 구동 회로 중 제 1 전류 구동회로 내의 기준 저항을 통하여 흐르는 전류는 상기 복수의 전류 구동 회로 중 제 2 전류 구동회로 내의 기준 저항을 통하여 흐르는, 디스플레이 패널의 전류구동 장치.
제 1 항에 있어서,

상기 기준 전류 생성 회로는 하나 이상의 전류 조정 저항을 더 구비하며, 상기 기준 저항 양단에 생성되는 기준 전압을 상기 복수의 전류 조정 저항들 각각의 양단에 인가하여 상기 하나 이상의 내부 기준 전류를 생성하도록 동작하는, 디스플레이 패널의 전류구동 장치.
제 1 항에 있어서,

상기 복수의 전류구동 회로로부터 선택되며 고전위전원측에 배치되는 상기 전류구동 회로의 상기 기준 저항은 전압 조정 저항을 통하여 상기 고전위전원에 접속되며,

상기 복수의 전류구동 회로로부터 선택되며 저전위전원측에 배치되는 상기 전류구동 회로의 상기 기준 저항은 상기 기준전류원에 접속되는, 디스플레이 패널의 전류구동 장치.
제 1 항에 있어서,

상기 복수의 전류구동 회로 각각은 고전위전원측의 상기 기준 저항의 단자에 접속되는 전압 조정 회로를 구비하며,

상기 복수의 전류 구동 회로는, 상기 복수의 전류구동 회로가 바이어스되는 경우, 상기 복수의 전류구동 회로로부터 선택되며 상기 고전위전원에 가장 가까이에 배치되는 상기 전류구동 회로의 상기 전압 조정 회로만이 전압 강하를 가지며 상기 복수의 전류구동 회로의 나머지가 단락되도록 구성되는, 디스플레이 패널의 전류구동 장치.
제 4 항에 있어서,

상기 전압 조정 회로는 고전압 단자, 저전압 단자, 상기 고전압 단자와 저전압 단자 사이에 접속되는 강압(step-down) 저항, 그리고 서로 다른 도전 타입을 가지며 상기 강압 저항과 병렬접속되는 제 1 및 제 2 MOS 트랜지스터를 구비하며, 상기 복수의 전류구동 회로는, 상기 복수의 전류 구동 회로가 바이어스되는 경우, 상기 복수의 전류 구동 회로로부터 선택되며 상기 고전위전원에 가장 가까이에 배치되는 상기 전류구동 회로의 상기 전압조정 회로의 상기 강압 저항만이 전압 강하를 가지며, 상기 복수의 전류구동 회로 중 나머지의 상기 전압조정 회로는 상기 제 1 및 제 2 MOS 트랜지스터 중 하나 이상을 턴 온시킴으로써 단락되도록 구성되는, 디스플레이 패널의 전류구동 장치.
제 1 항에 있어서,

상기 기준 전류 생성 회로는 고전위전원측의 상기 기준 저항의 단자에 나타나는 전압을 출력하기 위하여 전압 폴로어로서 제공되는 제 1 OP 앰프, 및 저전위전원측의 상기 기준 저항의 단자에 나타나는 전압을 출력하기 위하여 전압 폴로어로서 제공되는 복수의 제 2 OP 앰프를 구비하며,

상기 기준 전류 생성 회로는 상기 제 1 OP 앰프의 출력 및 상기 복수의 제 2 OP 앰프 각각의 출력을 하나 이상의 전류 조정 저항 각각의 양단에 인가하여 상기 하나 이상의 내부 기준 전류 중 대응하는 하나를 생성하도록 구성되는, 디스플레이 패널의 전류구동 장치.
제 6 항에 있어서,

상기 기준 전류 생성 회로는 상기 복수의 전류 조정 저항 각각과 상기 저전위전원 사이에 배치되는 기준 전류 파트를 더 구비하며, 상기 하나 이상의 내부 기준 전류 중 상기 대응하는 하나가 상기 저전위전원으로 흐르게 하기 위하여 상기 복수의 제 2 OP 앰프 중 대응하는 하나의 출력을 상기 기준 전류 파트에 입력하도록 구성되는, 디스플레이 패널의 전류구동 장치.
제 1 항에 있어서,

상기 복수의 전류구동 회로 각각은 하나 이상의 전류 구동부를 더 구비하며, 상기 하나 이상의 전류 구동부 각각은 상기 하나 이상의 내부 기준 전류 중 대응하는 하나를 반영하여 복수의 미러 전류를 생성하고, 소망의 개수의 미러 전류의 합을 출력하기 위하여 상기 복수의 미러 전류로부터 상기 소망의 개수의 미러 전류를 합산하는, 디스플레이 패널의 전류구동 장치.
제 8 항에 있어서,

상기 하나 이상의 전류구동부 각각은 상기 복수의 미러 전류에 대응하는 복수의 스위치를 더 구비하며, 상기 소망의 개수의 미러 전류의 상기 합산을 허용하기 위하여 상기 복수의 스위치를 선택적으로 턴 온 시키도록 동작하는, 디스플레이 패널의 전류구동 장치.
제 8 항에 있어서,

상기 하나 이상의 전류구동부 각각은 상기 복수의 미러 전류에 대응하는 복수의 스위치를 더 구비하며, 상기 소망의 개수의 미러 전류의 상기 합산을 허용하 기 위하여 상기 복수의 스위치를 선택적으로 턴 온 시키도록 동작하며,

상기 복수의 전류구동 회로 각각은 상기 소망의 개수의 미러 전류의 하나 이상의 세트를 합산하도록 동작하며, 상기 소망의 개수의 미러 전류의 상기 하나 이상의 세트의 합을 상기 디스플레이 소자로 출력하여 상기 디스플레이 소자에 의해 방출되는 광의 휘도를 결정하는, 디스플레이 패널의 전류구동 장치.
제 6 항에 있어서,

3 개의 부저항의 세트가 3 원색에 대응하도록 상기 하나 이상의 전류 조정 저항 각각으로서 제공되며, 3 원색 중 하나를 선택하는 스위치 회로는 상기 3 개의 부저항의 세트와 상기 제 1 OP 앰프 사이에 제공되는, 디스플레이 패널의 전류구동 장치.
제 11 항에 있어서,

상기 스위치 회로는 상기 제 1 의 OP 앰프의 출력과 상기 3 개의 부저항 사이에 제공되는 제 1 스위치 그룹, 및 상기 제 1 의 OP 앰프의 비반전 단자와 상기 3 개의 부저항 사이에 제공되는 제 2 스위치 그룹을 구비하는, 디스플레이 패널의 전류구동 장치.
기준 저항을 포함하며, 전류 구동 회로의 외부로부터 생성되는 기준 전류를 상기 기준 저항을 통하여 흐르게 하고, 상기 기준 저항 양단의 전압에 따라 하나 이상의 내부 기준 전류를 생성하게 하도록 동작하는 기준 전류 생성부를 구비하는,디스플레이 패널의 전류구동 회로.
제 13 항에 있어서,

상기 기준 전류 생성부는 하나 이상의 전류 조정 저항을 더 구비하며, 상기 기준 저항 양단에 생성되는 기준 전압을 상기 하나 이상의 전류 조정 저항 각각의 양단에 인가하여 상기 하나 이상의 내부 기준 전류를 생성하도록 동작하는, 디스플레이 패널의 전류구동 회로.
제 14 항에 있어서,

고전위전원측의 상기 기준 저항의 단자에 나타나는 전압을 출력하기 위하여 전압 폴로어로서 제공되는 제 1 OP 앰프, 및 저전위전원측의 상기 기준 저항의 단자에 나타나는 전압을 출력하기 위하여 전압 폴로어로서 제공되는 복수의 제 2 OP 앰프를 구비하며,

상기 기준 전류 생성부는 상기 제 1 OP 앰프의 출력 및 상기 복수의 제 2 앰프 각각의 출력을 상기 하나 이상의 전류 조정 저항 각각의 양단에 인가하여 상기 하나 이상의 내부 기준 전류 중 대응하는 하나를 생성하도록 동작하는, 디스플레이 패널의 전류구동 회로.
제 15 항에 있어서,

상기 기준 전류 생성부는 하나 이상의 전류 조정 저항 각각과 상기 저전위전원 사이에 배치되는 기준 전류 파트를 더 구비하며, 상기 하나 이상의 내부 기준 전류 중 대응하는 하나를 상기 저전위전원으로 흐르게 하기 위하여 상기 복수의 제 2 OP 앰프 중 대응하는 하나의 출력을 상기 기준 전류 파트에 입력하도록 동작하는, 디스플레이 패널의 전류구동 회로.
제 13 항에 있어서,

하나 이상의 전류구동부를 더 구비하며,

상기 하나 이상의 전류구동부 각각은 상기 하나 이상의 내부 기준 전류 중 대응하는 하나를 반영하여 복수의 미러 전류를 생성하고, 소망의 개수의 미러 전류의 합을 출력하기 위하여 상기 복수의 미러 전류로부터 상기 소망의 개수의 미러 전류를 합산하는, 디스플레이 패널의 전류구동 회로.
제 17 항에 있어서,

상기 하나 이상의 전류구동부 각각은 상기 복수의 미러 전류에 대응하는 복수의 스위치를 구비하며, 상기 소망의 개수의 미러 전류의 상기 합산을 허용하기 위하여 상기 복수의 스위치를 선택적으로 턴 온 시키도록 동작하는, 디스플레이 패널의 전류구동 회로.
제 18 항에 있어서,

상기 기준 전류 생성부는 하나 이상의 전류 조정 저항을 더 구비하며, 상기 기준 저항 양단에 생성되는 기준 전압을 상기 하나 이상의 전류 조정 저항 각각의 양단에 인가하여 상기 하나 이상의 내부 기준 전류를 생성하도록 동작하고,

상기 하나 이상의 전류구동부 각각은 상기 전류구동 회로가 상기 소망의 개수의 미러 전류의 하나 이상의 세트의 합을 출력할 수 있도록 상기 복수의 스위치를 선택적으로 턴 온 시키도록 동작하는, 디스플레이 패널의 전류구동 회로.
제 15 항에 있어서,

3 개의 부저항의 세트는 3 원색에 대응하도록 상기 하나 이상의 전류 조정 저항 각각으로서 제공되고, 3 원색 중 하나를 선택하는 스위치 회로는 상기 3 개의 부저항의 세트와 상기 제 1 OP 앰프 사이에 제공되는, 디스플레이 패널의 전류구동 회로.
삭제
삭제
삭제
삭제
제 1 전력 소스 라인 및 제 2 전력 소스 라인;

제 1 단자, 제 2 단자 및 상기 제 1 단자와 상기 제 2 단자 사이에 접속된 제 1 저항을 각각 구비하는 복수의 전류 구동 IC; 및

상기 복수의 전류 구동 IC와 접속되는 전류원을 구비하며,

상기 복수의 전류 구동 IC 및 상기 전류원은 상기 제 1 전력 소스 라인과 상기 제 2 전력 소스 라인 사이에서 상기 제 1 단자 및 제 2 단자와 케스케이드 배열로 접속되는, 디스플레이 패널의 전류 구동 시스템.
제 25 항에 있어서,

상기 복수의 전류 구동 IC는 상기 제 1 저항 양단에서 발생된 전압에 기초하여 내부 기준 전압을 생성하는, 디스플레이 패널의 전류 구동 시스템.
제 25 항에 있어서,

상기 복수의 전류 구동 회로 IC는 상기 제 1 저항의 일단에 결합되는 제 1 단 및 상기 제 1 저항의 다른 단에 결합되는 제 2 단을 가지는 제 2 저항을 더 포함하는, 디스플레이 패널의 전류 구동 시스템.
제 25 항에 있어서,

상기 복수의 전류 구동 IC는 상기 제 1 단자와 상기 제 1 저항 사이의 노드에 결합된 입력을 가지는 제 1 OP 앰프 및 상기 제 1 OP 앰프의 출력, 상기 제 2 단자와 상기 제 1 저항 사이의 노드에 결합된 입력을 가지는 제 2 OP 앰프 및 상기 제 2 OP 앰프의 출력과, 상기 제 1 OP 앰프의 출력과 상기 제 2 OP 앰프의 출력 사이에 결합된 제 2 저항을 포함하는, 디스플레이 패널의 전류 구동 시스템.
제 1 항에 있어서,

상기 전류 구동 회로는 소망 개수의 상기 하나 이상의 내부 기준 전류를 합산하여, 상기 디스플레이 패널의 디스플레이 소자에 소망 개수의 내부 기준 전류를 출력하도록 동작가능한, 디스플레이 패널의 전류 구동 장치.
제 13 항에 있어서,

상기 전류 구동 회로는 소망 개수의 상기 하나 이상의 내부 기준 전류를 합산하여, 상기 디스플레이 패널의 디스플레이 소자에 소망 개수의 내부 기준 전류를 출력하도록 동작가능한, 디스플레이 패널의 전류 구동 회로.